JP5663639B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5663639B2 JP5663639B2 JP2013180972A JP2013180972A JP5663639B2 JP 5663639 B2 JP5663639 B2 JP 5663639B2 JP 2013180972 A JP2013180972 A JP 2013180972A JP 2013180972 A JP2013180972 A JP 2013180972A JP 5663639 B2 JP5663639 B2 JP 5663639B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pixel
- input
- circuit
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 239000003990 capacitor Substances 0.000 claims description 51
- 150000001875 compounds Chemical class 0.000 claims description 9
- 229910052733 gallium Inorganic materials 0.000 claims description 2
- 229910052738 indium Inorganic materials 0.000 claims 1
- 229910052725 zinc Inorganic materials 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 97
- 238000000034 method Methods 0.000 description 83
- 239000000463 material Substances 0.000 description 72
- 238000005070 sampling Methods 0.000 description 68
- 239000010408 film Substances 0.000 description 51
- 239000010410 layer Substances 0.000 description 51
- 239000000872 buffer Substances 0.000 description 46
- 238000007599 discharging Methods 0.000 description 35
- 239000011159 matrix material Substances 0.000 description 32
- 230000006870 function Effects 0.000 description 31
- 230000002093 peripheral effect Effects 0.000 description 22
- 230000014759 maintenance of location Effects 0.000 description 17
- 239000011521 glass Substances 0.000 description 16
- 238000002347 injection Methods 0.000 description 16
- 239000007924 injection Substances 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 238000007789 sealing Methods 0.000 description 14
- 230000008859 change Effects 0.000 description 13
- 150000002894 organic compounds Chemical class 0.000 description 13
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000005525 hole transport Effects 0.000 description 9
- 239000010409 thin film Substances 0.000 description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 8
- 239000011575 calcium Substances 0.000 description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 7
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 7
- 239000003566 sealing material Substances 0.000 description 7
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- 229910052744 lithium Inorganic materials 0.000 description 6
- 239000012788 optical film Substances 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 239000011701 zinc Substances 0.000 description 6
- 229910017073 AlLi Inorganic materials 0.000 description 5
- 229910017911 MgIn Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 5
- 239000000565 sealant Substances 0.000 description 5
- 230000005236 sound signal Effects 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 102100024032 Linker for activation of T-cells family member 1 Human genes 0.000 description 4
- 229910052791 calcium Inorganic materials 0.000 description 4
- 239000002041 carbon nanotube Substances 0.000 description 4
- 229910021393 carbon nanotube Inorganic materials 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000000737 periodic effect Effects 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- UHOVQNZJYSORNB-UHFFFAOYSA-N Benzene Chemical group C1=CC=CC=C1 UHOVQNZJYSORNB-UHFFFAOYSA-N 0.000 description 3
- 239000002585 base Substances 0.000 description 3
- 150000004696 coordination complex Chemical class 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- -1 or the like) Inorganic materials 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- IYZMXHQDXZKNCY-UHFFFAOYSA-N 1-n,1-n-diphenyl-4-n,4-n-bis[4-(n-phenylanilino)phenyl]benzene-1,4-diamine Chemical compound C1=CC=CC=C1N(C=1C=CC(=CC=1)N(C=1C=CC(=CC=1)N(C=1C=CC=CC=1)C=1C=CC=CC=1)C=1C=CC(=CC=1)N(C=1C=CC=CC=1)C=1C=CC=CC=1)C1=CC=CC=C1 IYZMXHQDXZKNCY-UHFFFAOYSA-N 0.000 description 2
- DHDHJYNTEFLIHY-UHFFFAOYSA-N 4,7-diphenyl-1,10-phenanthroline Chemical compound C1=CC=CC=C1C1=CC=NC2=C1C=CC1=C(C=3C=CC=CC=3)C=CN=C21 DHDHJYNTEFLIHY-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000007983 Tris buffer Substances 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- UFVXQDWNSAGPHN-UHFFFAOYSA-K bis[(2-methylquinolin-8-yl)oxy]-(4-phenylphenoxy)alumane Chemical compound [Al+3].C1=CC=C([O-])C2=NC(C)=CC=C21.C1=CC=C([O-])C2=NC(C)=CC=C21.C1=CC([O-])=CC=C1C1=CC=CC=C1 UFVXQDWNSAGPHN-UHFFFAOYSA-K 0.000 description 2
- XJHCXCQVJFPJIK-UHFFFAOYSA-M caesium fluoride Chemical compound [F-].[Cs+] XJHCXCQVJFPJIK-UHFFFAOYSA-M 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 239000007850 fluorescent dye Substances 0.000 description 2
- 150000002484 inorganic compounds Chemical class 0.000 description 2
- PQXKHYXIUOZZFA-UHFFFAOYSA-M lithium fluoride Chemical compound [Li+].[F-] PQXKHYXIUOZZFA-UHFFFAOYSA-M 0.000 description 2
- IBHBKWKFFTZAHE-UHFFFAOYSA-N n-[4-[4-(n-naphthalen-1-ylanilino)phenyl]phenyl]-n-phenylnaphthalen-1-amine Chemical group C1=CC=CC=C1N(C=1C2=CC=CC=C2C=CC=1)C1=CC=C(C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C3=CC=CC=C3C=CC=2)C=C1 IBHBKWKFFTZAHE-UHFFFAOYSA-N 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229920002620 polyvinyl fluoride Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- POILWHVDKZOXJZ-ARJAWSKDSA-M (z)-4-oxopent-2-en-2-olate Chemical compound C\C([O-])=C\C(C)=O POILWHVDKZOXJZ-ARJAWSKDSA-M 0.000 description 1
- UHXOHPVVEHBKKT-UHFFFAOYSA-N 1-(2,2-diphenylethenyl)-4-[4-(2,2-diphenylethenyl)phenyl]benzene Chemical group C=1C=C(C=2C=CC(C=C(C=3C=CC=CC=3)C=3C=CC=CC=3)=CC=2)C=CC=1C=C(C=1C=CC=CC=1)C1=CC=CC=C1 UHXOHPVVEHBKKT-UHFFFAOYSA-N 0.000 description 1
- VFMUXPQZKOKPOF-UHFFFAOYSA-N 2,3,7,8,12,13,17,18-octaethyl-21,23-dihydroporphyrin platinum Chemical compound [Pt].CCc1c(CC)c2cc3[nH]c(cc4nc(cc5[nH]c(cc1n2)c(CC)c5CC)c(CC)c4CC)c(CC)c3CC VFMUXPQZKOKPOF-UHFFFAOYSA-N 0.000 description 1
- FQJQNLKWTRGIEB-UHFFFAOYSA-N 2-(4-tert-butylphenyl)-5-[3-[5-(4-tert-butylphenyl)-1,3,4-oxadiazol-2-yl]phenyl]-1,3,4-oxadiazole Chemical compound C1=CC(C(C)(C)C)=CC=C1C1=NN=C(C=2C=C(C=CC=2)C=2OC(=NN=2)C=2C=CC(=CC=2)C(C)(C)C)O1 FQJQNLKWTRGIEB-UHFFFAOYSA-N 0.000 description 1
- POXIZPBFFUKMEQ-UHFFFAOYSA-N 2-cyanoethenylideneazanide Chemical group [N-]=C=[C+]C#N POXIZPBFFUKMEQ-UHFFFAOYSA-N 0.000 description 1
- HONWGFNQCPRRFM-UHFFFAOYSA-N 2-n-(3-methylphenyl)-1-n,1-n,2-n-triphenylbenzene-1,2-diamine Chemical compound CC1=CC=CC(N(C=2C=CC=CC=2)C=2C(=CC=CC=2)N(C=2C=CC=CC=2)C=2C=CC=CC=2)=C1 HONWGFNQCPRRFM-UHFFFAOYSA-N 0.000 description 1
- OGGKVJMNFFSDEV-UHFFFAOYSA-N 3-methyl-n-[4-[4-(n-(3-methylphenyl)anilino)phenyl]phenyl]-n-phenylaniline Chemical group CC1=CC=CC(N(C=2C=CC=CC=2)C=2C=CC(=CC=2)C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C=C(C)C=CC=2)=C1 OGGKVJMNFFSDEV-UHFFFAOYSA-N 0.000 description 1
- VHNRJFQYWQZGHR-UHFFFAOYSA-N 5-(4-ethylphenyl)-3-(4-phenylphenyl)-1H-1,2,4-triazole Chemical compound CCc1ccc(cc1)-c1n[nH]c(n1)-c1ccc(cc1)-c1ccccc1 VHNRJFQYWQZGHR-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229920002799 BoPET Polymers 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004261 CaF 2 Inorganic materials 0.000 description 1
- 229920000298 Cellophane Polymers 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 239000005041 Mylar™ Substances 0.000 description 1
- ZCQWOFVYLHDMMC-UHFFFAOYSA-N Oxazole Chemical compound C1=COC=N1 ZCQWOFVYLHDMMC-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 108091006232 SLC7A5 Proteins 0.000 description 1
- FZWLAAWBMGSTSO-UHFFFAOYSA-N Thiazole Chemical compound C1=CSC=N1 FZWLAAWBMGSTSO-UHFFFAOYSA-N 0.000 description 1
- CUJRVFIICFDLGR-UHFFFAOYSA-N acetylacetonate Chemical compound CC(=O)[CH-]C(C)=O CUJRVFIICFDLGR-UHFFFAOYSA-N 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 229910000272 alkali metal oxide Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 150000004982 aromatic amines Chemical class 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- WZJYKHNJTSNBHV-UHFFFAOYSA-N benzo[h]quinoline Chemical group C1=CN=C2C3=CC=CC=C3C=CC2=C1 WZJYKHNJTSNBHV-UHFFFAOYSA-N 0.000 description 1
- GQVWHWAWLPCBHB-UHFFFAOYSA-L beryllium;benzo[h]quinolin-10-olate Chemical compound [Be+2].C1=CC=NC2=C3C([O-])=CC=CC3=CC=C21.C1=CC=NC2=C3C([O-])=CC=CC3=CC=C21 GQVWHWAWLPCBHB-UHFFFAOYSA-L 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- XZCJVWCMJYNSQO-UHFFFAOYSA-N butyl pbd Chemical compound C1=CC(C(C)(C)C)=CC=C1C1=NN=C(C=2C=CC(=CC=2)C=2C=CC=CC=2)O1 XZCJVWCMJYNSQO-UHFFFAOYSA-N 0.000 description 1
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 1
- 229910001634 calcium fluoride Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- XCJYREBRNVKWGJ-UHFFFAOYSA-N copper(II) phthalocyanine Chemical compound [Cu+2].C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 XCJYREBRNVKWGJ-UHFFFAOYSA-N 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- UEEXRMUCXBPYOV-UHFFFAOYSA-N iridium;2-phenylpyridine Chemical compound [Ir].C1=CC=CC=C1C1=CC=CC=N1.C1=CC=CC=C1C1=CC=CC=N1.C1=CC=CC=C1C1=CC=CC=N1 UEEXRMUCXBPYOV-UHFFFAOYSA-N 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000003446 ligand Substances 0.000 description 1
- FUJCRWPEOMXPAD-UHFFFAOYSA-N lithium oxide Chemical compound [Li+].[Li+].[O-2] FUJCRWPEOMXPAD-UHFFFAOYSA-N 0.000 description 1
- 229910001947 lithium oxide Inorganic materials 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- DCZNSJVFOQPSRV-UHFFFAOYSA-N n,n-diphenyl-4-[4-(n-phenylanilino)phenyl]aniline Chemical group C1=CC=CC=C1N(C=1C=CC(=CC=1)C=1C=CC(=CC=1)N(C=1C=CC=CC=1)C=1C=CC=CC=1)C1=CC=CC=C1 DCZNSJVFOQPSRV-UHFFFAOYSA-N 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 150000004866 oxadiazoles Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 150000005041 phenanthrolines Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920000172 poly(styrenesulfonic acid) Polymers 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229940005642 polystyrene sulfonic acid Drugs 0.000 description 1
- 125000004309 pyranyl group Chemical group O1C(C=CC=C1)* 0.000 description 1
- 125000002943 quinolinyl group Chemical group N1=C(C=CC2=CC=CC=C12)* 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- GWDUZCIBPDVBJM-UHFFFAOYSA-L zinc;2-(2-hydroxyphenyl)-3h-1,3-benzothiazole-2-carboxylate Chemical compound [Zn+2].OC1=CC=CC=C1C1(C([O-])=O)SC2=CC=CC=C2N1.OC1=CC=CC=C1C1(C([O-])=O)SC2=CC=CC=C2N1 GWDUZCIBPDVBJM-UHFFFAOYSA-L 0.000 description 1
- QEPMORHSGFRDLW-UHFFFAOYSA-L zinc;2-(2-hydroxyphenyl)-3h-1,3-benzoxazole-2-carboxylate Chemical compound [Zn+2].OC1=CC=CC=C1C1(C([O-])=O)OC2=CC=CC=C2N1.OC1=CC=CC=C1C1(C([O-])=O)OC2=CC=CC=C2N1 QEPMORHSGFRDLW-UHFFFAOYSA-L 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0221—Addressing of scan or signal lines with use of split matrices
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/10—Special adaptations of display systems for operation with variable images
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/10—Special adaptations of display systems for operation with variable images
- G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
Description
本発明は負荷に供給する電流をトランジスタで制御する機能を設けた半導体装置に係り
、信号によって輝度が変化する電流駆動型表示素子で形成された画素や電圧によって輝度
が変化する電圧駆動型表示素子で形成された画素や、その信号線駆動回路や走査線駆動回
路を含む表示装置に関する。また、その駆動方法に関する。また、その表示装置を表示部
に有する電子機器に関する。
、信号によって輝度が変化する電流駆動型表示素子で形成された画素や電圧によって輝度
が変化する電圧駆動型表示素子で形成された画素や、その信号線駆動回路や走査線駆動回
路を含む表示装置に関する。また、その駆動方法に関する。また、その表示装置を表示部
に有する電子機器に関する。
近年、画素を発光ダイオード（ＬＥＤ）などの表示素子で形成した、いわゆる自発光型
の表示装置が注目を浴びている。このような自発光型の表示装置に用いられる表示素子と
しては、有機発光ダイオード（ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎ
ｇ Ｄｉｏｄｅ）、有機ＥＬ素子、エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍ
ｉｎｅｓｃｅｎｃｅ：ＥＬ）素子などとも言う）が注目を集めており、ＥＬディスプレイ
などに用いられるようになってきている。ＯＬＥＤなどの表示素子は自発光型であるため
、液晶ディスプレイに比べて画素の視認性が高く、バックライトが不要で応答速度が速い
等の利点がある。なお、表示素子の輝度は、そこを流れる電流値によって制御される。
の表示装置が注目を浴びている。このような自発光型の表示装置に用いられる表示素子と
しては、有機発光ダイオード（ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎ
ｇ Ｄｉｏｄｅ）、有機ＥＬ素子、エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍ
ｉｎｅｓｃｅｎｃｅ：ＥＬ）素子などとも言う）が注目を集めており、ＥＬディスプレイ
などに用いられるようになってきている。ＯＬＥＤなどの表示素子は自発光型であるため
、液晶ディスプレイに比べて画素の視認性が高く、バックライトが不要で応答速度が速い
等の利点がある。なお、表示素子の輝度は、そこを流れる電流値によって制御される。
このような表示装置の階調を表現する駆動方式として、アナログ階調方式とデジタル階調
方式がある。アナログ方式には、表示素子の発光強度をアナログ制御する方式と表示素子
の発光時間をアナログ制御する方式がある。アナログ階調方式においては表示素子の発光
強度をアナログ制御する方式がよく用いられている。しかし、発光強度をアナログ制御す
る方式は、画素毎の薄膜トランジスタ（以下ＴＦＴともいう）の特性のバラツキの影響を
受けやすく、画素毎の輝度にもバラツキが生じてしまう。一方、デジタル階調方式はデジ
タル制御で表示素子をオンオフさせ、階調を表現している。デジタル階調方式の場合、画
素毎の輝度の均一性に優れているが、発光・非発光の２状態しかないため、このままでは
、２階調しか表現できない。そこで、別の手法を組み合わせて、多階調化を図ることが行
われている。多階調化のための手法としては、画素の発光面積に重みをつけてその選択に
より階調表示を行う面積階調方式と、発光時間に重みをつけてその選択により階調表示を
行う時間階調方式とがある。そして、デジタル階調方式の場合には、高精細化にも適して
いる時間階調法が用いられることが多い。
方式がある。アナログ方式には、表示素子の発光強度をアナログ制御する方式と表示素子
の発光時間をアナログ制御する方式がある。アナログ階調方式においては表示素子の発光
強度をアナログ制御する方式がよく用いられている。しかし、発光強度をアナログ制御す
る方式は、画素毎の薄膜トランジスタ（以下ＴＦＴともいう）の特性のバラツキの影響を
受けやすく、画素毎の輝度にもバラツキが生じてしまう。一方、デジタル階調方式はデジ
タル制御で表示素子をオンオフさせ、階調を表現している。デジタル階調方式の場合、画
素毎の輝度の均一性に優れているが、発光・非発光の２状態しかないため、このままでは
、２階調しか表現できない。そこで、別の手法を組み合わせて、多階調化を図ることが行
われている。多階調化のための手法としては、画素の発光面積に重みをつけてその選択に
より階調表示を行う面積階調方式と、発光時間に重みをつけてその選択により階調表示を
行う時間階調方式とがある。そして、デジタル階調方式の場合には、高精細化にも適して
いる時間階調法が用いられることが多い。
ここで、デジタル階調方式において、時間階調法を用いることにより高精細化が可能とな
る。しかし、高精細化が進むにつれ、画素数が増える。よって、信号の書き込みを行う画
素数も増加することになる。
る。しかし、高精細化が進むにつれ、画素数が増える。よって、信号の書き込みを行う画
素数も増加することになる。
また、高階調表示を行うためにも、サブフレーム数を増加しなければならない。よって、
画素への信号の書き込みの回数が増加する。
画素への信号の書き込みの回数が増加する。
したがって、高精細化や高階調表示に伴い、信号の書き込み動作に伴う充放電の回数も増
加し、消費電力の増加が問題となっている。
加し、消費電力の増加が問題となっている。
そこで、画素への信号の書き込みの回数を減らし、消費電力の低減を図ることが可能な表
示装置を提供することを課題とする。
示装置を提供することを課題とする。
本発明の表示装置は、画素へ書き込みを行う信号と、すでに画素に書き込まれている信号
とが等しいとき、その画素に信号の入力を停止する手段を有している。
とが等しいとき、その画素に信号の入力を停止する手段を有している。
つまり、書き込みを行う一行分の画素の信号が、すでにその画素行に書き込まれている信
号と等しいとき、その画素行を選択しない。つまり、その画素行が接続された走査線に画
素を選択しない信号を入力し続けるか、走査線をフローティングにする。
号と等しいとき、その画素行を選択しない。つまり、その画素行が接続された走査線に画
素を選択しない信号を入力し続けるか、走査線をフローティングにする。
本発明の表示装置は、行方向と列方向に対応してマトリクスに複数の画素が配置された画
素部と、画素の点灯又は非点灯を制御する信号を信号線に入力する信号線駆動回路と、前
記信号を書き込む画素を選択する走査線駆動回路と、を有し、前記画素はそれぞれ書き込
まれた前記信号を保存する手段を備え、前記走査線駆動回路は、前記画素に書き込む前記
信号と、前記画素に保存された前記信号とが等しいとき、前記画素への信号の書き込みを
停止する手段を有する。
素部と、画素の点灯又は非点灯を制御する信号を信号線に入力する信号線駆動回路と、前
記信号を書き込む画素を選択する走査線駆動回路と、を有し、前記画素はそれぞれ書き込
まれた前記信号を保存する手段を備え、前記走査線駆動回路は、前記画素に書き込む前記
信号と、前記画素に保存された前記信号とが等しいとき、前記画素への信号の書き込みを
停止する手段を有する。
また、本発明の表示装置は、行方向と列方向に対応してマトリクスに複数の画素が配置さ
れた画素部と、画素の点灯又は非点灯を制御する信号を信号線に入力する信号線駆動回路
と、信号を書き込む画素を選択する走査線駆動回路と、を有し、該画素はそれぞれ書き込
まれた信号を保存する手段を備え、該走査線駆動回路は、該画素に書き込む信号と、該画
素に保存された信号とが等しいとき、該画素の選択を停止する手段を有する。
れた画素部と、画素の点灯又は非点灯を制御する信号を信号線に入力する信号線駆動回路
と、信号を書き込む画素を選択する走査線駆動回路と、を有し、該画素はそれぞれ書き込
まれた信号を保存する手段を備え、該走査線駆動回路は、該画素に書き込む信号と、該画
素に保存された信号とが等しいとき、該画素の選択を停止する手段を有する。
また、本発明の表示装置は、行方向と列方向に対応してマトリクスに複数の画素が配置さ
れた画素部と、画素の点灯又は非点灯を制御する信号を信号線に入力する信号線駆動回路
と、信号を書き込む画素行を選択する走査線駆動回路と、を有し、該画素はそれぞれ書き
込まれた信号を保存する手段を備え、該走査線駆動回路は、画素行に書き込む信号と、該
画素行に保存された信号とが等しいとき、該画素行への信号の書き込みを停止する手段を
有する。
れた画素部と、画素の点灯又は非点灯を制御する信号を信号線に入力する信号線駆動回路
と、信号を書き込む画素行を選択する走査線駆動回路と、を有し、該画素はそれぞれ書き
込まれた信号を保存する手段を備え、該走査線駆動回路は、画素行に書き込む信号と、該
画素行に保存された信号とが等しいとき、該画素行への信号の書き込みを停止する手段を
有する。
また、本発明の表示装置は、行方向と列方向に対応してマトリクスに複数の画素が配置さ
れた画素部と、画素の点灯又は非点灯を制御する信号を信号線に入力する信号線駆動回路
と、信号を書き込む画素行を選択する走査線駆動回路と、を有し、該画素はそれぞれ書き
込まれた信号を保存する手段を備え、該走査線駆動回路は、該画素行に書き込む信号と、
該画素行に保存された信号とが等しいとき、該画素行の選択を停止する手段を有する。
れた画素部と、画素の点灯又は非点灯を制御する信号を信号線に入力する信号線駆動回路
と、信号を書き込む画素行を選択する走査線駆動回路と、を有し、該画素はそれぞれ書き
込まれた信号を保存する手段を備え、該走査線駆動回路は、該画素行に書き込む信号と、
該画素行に保存された信号とが等しいとき、該画素行の選択を停止する手段を有する。
また、本発明の表示装置は、行方向と列方向に対応してマトリクスに複数の画素が配置さ
れた画素部と、画素の点灯又は非点灯を制御するビデオ信号を信号線に入力する信号線駆
動回路と、該ビデオ信号を書き込む画素行を選択する走査線駆動回路と、を有し、該画素
はそれぞれ書き込まれた該ビデオ信号を保存する手段を備え、該走査線駆動回路は、画素
行に書き込む該ビデオ信号と、該画素行に保存された該ビデオ信号とが等しいとき、該画
素行へのビデオ信号の書き込みを停止する手段を有する。
れた画素部と、画素の点灯又は非点灯を制御するビデオ信号を信号線に入力する信号線駆
動回路と、該ビデオ信号を書き込む画素行を選択する走査線駆動回路と、を有し、該画素
はそれぞれ書き込まれた該ビデオ信号を保存する手段を備え、該走査線駆動回路は、画素
行に書き込む該ビデオ信号と、該画素行に保存された該ビデオ信号とが等しいとき、該画
素行へのビデオ信号の書き込みを停止する手段を有する。
また、本発明の表示装置は、行方向と列方向に対応してマトリクスに複数の画素が配置さ
れた画素部と、画素の点灯又は非点灯を制御するビデオ信号を信号線に入力する信号線駆
動回路と、該ビデオ信号を書き込む画素行を選択する走査線駆動回路と、を有し、該画素
はそれぞれ書き込まれた該ビデオ信号を保存する手段を備え、該走査線駆動回路は、該画
素行に書き込む該ビデオ信号と、該画素行に保存された該ビデオ信号とが等しいとき、該
画素行の選択を停止する手段を有する。
れた画素部と、画素の点灯又は非点灯を制御するビデオ信号を信号線に入力する信号線駆
動回路と、該ビデオ信号を書き込む画素行を選択する走査線駆動回路と、を有し、該画素
はそれぞれ書き込まれた該ビデオ信号を保存する手段を備え、該走査線駆動回路は、該画
素行に書き込む該ビデオ信号と、該画素行に保存された該ビデオ信号とが等しいとき、該
画素行の選択を停止する手段を有する。
また、本発明の表示装置は、行方向と列方向に対応してマトリクスに複数の画素が配置さ
れた画素部と、画素の点灯又は非点灯を制御するビデオ信号を信号線に入力する信号線駆
動回路と、該ビデオ信号を書き込む画素行を選択する走査線駆動回路と、該信号線駆動回
路と該走査線駆動回路へ信号を供給するコントローラとを有し、該画素はそれぞれ書き込
まれた該ビデオ信号を保存する手段を備え、該走査線駆動回路は、画素行に書き込む該ビ
デオ信号と、該画素行に保存された該ビデオ信号とが等しいとき、該画素行へのビデオ信
号の書き込みを停止する手段を有し、該コントローラは、画素行に書き込む該ビデオ信号
と、該画素行に保存された該ビデオ信号とが等しいとき、該信号線駆動回路にビデオ信号
の入力を停止する手段を有する。
れた画素部と、画素の点灯又は非点灯を制御するビデオ信号を信号線に入力する信号線駆
動回路と、該ビデオ信号を書き込む画素行を選択する走査線駆動回路と、該信号線駆動回
路と該走査線駆動回路へ信号を供給するコントローラとを有し、該画素はそれぞれ書き込
まれた該ビデオ信号を保存する手段を備え、該走査線駆動回路は、画素行に書き込む該ビ
デオ信号と、該画素行に保存された該ビデオ信号とが等しいとき、該画素行へのビデオ信
号の書き込みを停止する手段を有し、該コントローラは、画素行に書き込む該ビデオ信号
と、該画素行に保存された該ビデオ信号とが等しいとき、該信号線駆動回路にビデオ信号
の入力を停止する手段を有する。
また、本発明の表示装置は、１フレーム期間を複数のサブフレーム期間に分割して階調を
表現する表示装置であって、行方向と列方向に対応してマトリクスに複数の画素が配置さ
れた画素部と、画素の点灯又は非点灯を制御するデジタルビデオ信号を信号線に入力する
信号線駆動回路と、該デジタルビデオ信号を書き込む画素行を選択する走査線駆動回路と
、を有し、該画素はそれぞれ書き込まれた該デジタルビデオ信号を保存する手段を備え、
該走査線駆動回路は、あるサブフレーム期間において、画素行に書き込む該デジタルビデ
オ信号が、前のサブフレーム期間における該画素行の該デジタルビデオ信号と等しいとき
、該画素行へのデジタルビデオ信号の書き込みを停止する手段を有する。
表現する表示装置であって、行方向と列方向に対応してマトリクスに複数の画素が配置さ
れた画素部と、画素の点灯又は非点灯を制御するデジタルビデオ信号を信号線に入力する
信号線駆動回路と、該デジタルビデオ信号を書き込む画素行を選択する走査線駆動回路と
、を有し、該画素はそれぞれ書き込まれた該デジタルビデオ信号を保存する手段を備え、
該走査線駆動回路は、あるサブフレーム期間において、画素行に書き込む該デジタルビデ
オ信号が、前のサブフレーム期間における該画素行の該デジタルビデオ信号と等しいとき
、該画素行へのデジタルビデオ信号の書き込みを停止する手段を有する。
また、本発明の表示装置は、１フレーム期間を複数のサブフレーム期間に分割して階調を
表現する表示装置であって、行方向と列方向に対応してマトリクスに複数の画素が配置さ
れた画素部と、画素の点灯又は非点灯を制御するデジタルビデオ信号を信号線に入力する
信号線駆動回路と、該デジタルビデオ信号を書き込む画素行を選択する走査線駆動回路と
、を有し、該画素はそれぞれ書き込まれた該デジタルビデオ信号を保存する手段を備え、
該走査線駆動回路は、あるサブフレーム期間において、画素行に書き込む該デジタルビデ
オ信号が、前のサブフレーム期間における該画素行の該デジタルビデオ信号と等しいとき
、該画素行の選択を停止する手段を有する。
表現する表示装置であって、行方向と列方向に対応してマトリクスに複数の画素が配置さ
れた画素部と、画素の点灯又は非点灯を制御するデジタルビデオ信号を信号線に入力する
信号線駆動回路と、該デジタルビデオ信号を書き込む画素行を選択する走査線駆動回路と
、を有し、該画素はそれぞれ書き込まれた該デジタルビデオ信号を保存する手段を備え、
該走査線駆動回路は、あるサブフレーム期間において、画素行に書き込む該デジタルビデ
オ信号が、前のサブフレーム期間における該画素行の該デジタルビデオ信号と等しいとき
、該画素行の選択を停止する手段を有する。
また、本発明の表示装置は、１フレーム期間を複数のサブフレーム期間に分割して階調を
表現する表示装置であって、行方向と列方向に対応してマトリクスに複数の画素が配置さ
れた画素部と、画素の点灯又は非点灯を制御するデジタルビデオ信号を信号線に入力する
信号線駆動回路と、該デジタルビデオ信号を書き込む画素行を選択する走査線駆動回路と
、該信号線駆動回路と該走査線駆動回路へ信号を供給するコントローラと、を有し、を有
し、該画素はそれぞれ書き込まれた該デジタルビデオ信号を保存する手段を備え、該走査
線駆動回路は、あるサブフレーム期間において、画素行に書き込む該デジタルビデオ信号
が、前のサブフレーム期間における該画素行の該デジタルビデオ信号と等しいとき、該画
素行へのデジタルビデオ信号の書き込みを停止する手段を有し、該コントローラは、画素
行に書き込む該デジタルビデオ信号と、該画素行に保存された該デジタルビデオ信号とが
等しいとき、該信号線駆動回路に該デジタルビデオ信号の入力を停止する手段を有する。
表現する表示装置であって、行方向と列方向に対応してマトリクスに複数の画素が配置さ
れた画素部と、画素の点灯又は非点灯を制御するデジタルビデオ信号を信号線に入力する
信号線駆動回路と、該デジタルビデオ信号を書き込む画素行を選択する走査線駆動回路と
、該信号線駆動回路と該走査線駆動回路へ信号を供給するコントローラと、を有し、を有
し、該画素はそれぞれ書き込まれた該デジタルビデオ信号を保存する手段を備え、該走査
線駆動回路は、あるサブフレーム期間において、画素行に書き込む該デジタルビデオ信号
が、前のサブフレーム期間における該画素行の該デジタルビデオ信号と等しいとき、該画
素行へのデジタルビデオ信号の書き込みを停止する手段を有し、該コントローラは、画素
行に書き込む該デジタルビデオ信号と、該画素行に保存された該デジタルビデオ信号とが
等しいとき、該信号線駆動回路に該デジタルビデオ信号の入力を停止する手段を有する。
また、本発明の表示装置の駆動方法は、走査線駆動回路と、信号線駆動回路と、該走査線
駆動回路から行方向に伸張して設けられた複数の走査線と、該信号線駆動回路から列方向
に伸張して設けられた複数の信号線と、該走査線と該信号線に対応してマトリクスに複数
の画素が配置された画素部と、を有し、該画素はそれぞれ書き込まれた信号を保存する手
段を備え、該走査線駆動回路は、出力制御回路を備え、該出力制御回路は、画素行に書き
込む信号と、該画素行に保存された信号とが等しいとき、該画素行に接続された走査線へ
該画素行を非選択にする信号を入力する。
駆動回路から行方向に伸張して設けられた複数の走査線と、該信号線駆動回路から列方向
に伸張して設けられた複数の信号線と、該走査線と該信号線に対応してマトリクスに複数
の画素が配置された画素部と、を有し、該画素はそれぞれ書き込まれた信号を保存する手
段を備え、該走査線駆動回路は、出力制御回路を備え、該出力制御回路は、画素行に書き
込む信号と、該画素行に保存された信号とが等しいとき、該画素行に接続された走査線へ
該画素行を非選択にする信号を入力する。
また、本発明の表示装置の駆動方法は、走査線駆動回路と、信号線駆動回路と、該走査線
駆動回路から行方向に伸張して設けられた複数の走査線と、該信号線駆動回路から列方向
に伸張して設けられた複数の信号線と、該走査線と該信号線に対応してマトリクスに複数
の画素が配置された画素部と、を有し、該画素はそれぞれ書き込まれた信号を保存する手
段を備え、該走査線駆動回路は、出力制御回路を備え、該出力制御回路は、画素行に書き
込む信号と、該画素行に保存された信号とが等しいとき、該画素行に接続された走査線を
フローティングにする。
駆動回路から行方向に伸張して設けられた複数の走査線と、該信号線駆動回路から列方向
に伸張して設けられた複数の信号線と、該走査線と該信号線に対応してマトリクスに複数
の画素が配置された画素部と、を有し、該画素はそれぞれ書き込まれた信号を保存する手
段を備え、該走査線駆動回路は、出力制御回路を備え、該出力制御回路は、画素行に書き
込む信号と、該画素行に保存された信号とが等しいとき、該画素行に接続された走査線を
フローティングにする。
また、本発明の表示装置の駆動方法は、行方向と列方向に対応してマトリクスに複数の画
素が配置された画素部と、画素の点灯又は非点灯を制御するビデオ信号を信号線に入力す
る信号線駆動回路と、該ビデオ信号を書き込む画素行を選択する走査線駆動回路と、を有
し、該画素はそれぞれ書き込まれた該ビデオ信号を保存する手段を備え、該走査線駆動回
路は、パルス出力回路と、出力制御回路とを備え、該パルス出力回路は、該画素行を選択
するタイミングをとるパルスを出力制御回路に入力し、該出力制御回路は、該画素行に接
続された走査線に該パルスを出力するかしないかを制御する。
素が配置された画素部と、画素の点灯又は非点灯を制御するビデオ信号を信号線に入力す
る信号線駆動回路と、該ビデオ信号を書き込む画素行を選択する走査線駆動回路と、を有
し、該画素はそれぞれ書き込まれた該ビデオ信号を保存する手段を備え、該走査線駆動回
路は、パルス出力回路と、出力制御回路とを備え、該パルス出力回路は、該画素行を選択
するタイミングをとるパルスを出力制御回路に入力し、該出力制御回路は、該画素行に接
続された走査線に該パルスを出力するかしないかを制御する。
また、本発明の表示装置の駆動方法は、行方向と列方向に対応してマトリクスに複数の画
素が配置された画素部と、画素の点灯又は非点灯を制御するビデオ信号を信号線に入力す
る信号線駆動回路と、該ビデオ信号を書き込む画素行を選択する走査線駆動回路と、を有
し、該画素はそれぞれ書き込まれた該ビデオ信号を保存する手段を備え、該走査線駆動回
路は、パルス出力回路と、パルス出力制御回路とを備え、該信号線駆動回路は、信号出力
制御回路を備え、該パルス出力回路は、該画素行を選択するタイミングをとるパルスをパ
ルス出力制御回路に入力し、該パルス出力制御回路は、該画素行に接続された走査線に該
パルスを出力するかしないかを制御し、該信号出力制御回路は、該パルスを出力しないと
きに、該信号線をフローティングにする。
素が配置された画素部と、画素の点灯又は非点灯を制御するビデオ信号を信号線に入力す
る信号線駆動回路と、該ビデオ信号を書き込む画素行を選択する走査線駆動回路と、を有
し、該画素はそれぞれ書き込まれた該ビデオ信号を保存する手段を備え、該走査線駆動回
路は、パルス出力回路と、パルス出力制御回路とを備え、該信号線駆動回路は、信号出力
制御回路を備え、該パルス出力回路は、該画素行を選択するタイミングをとるパルスをパ
ルス出力制御回路に入力し、該パルス出力制御回路は、該画素行に接続された走査線に該
パルスを出力するかしないかを制御し、該信号出力制御回路は、該パルスを出力しないと
きに、該信号線をフローティングにする。
また、本発明の表示装置の駆動方法の具体的な構成を以下に示す。
第１の構成は、１フレーム期間中のあるサブフレーム期間において、画素への信号の書き
込みを行う画素行における一行分のビデオ信号のデータが、すでにその画素行に書き込ま
れている一行分の画素のデータと同じ場合に、走査線駆動回路が水平期間においてその画
素行を選択しないための信号を走査線に入力する表示装置である。
込みを行う画素行における一行分のビデオ信号のデータが、すでにその画素行に書き込ま
れている一行分の画素のデータと同じ場合に、走査線駆動回路が水平期間においてその画
素行を選択しないための信号を走査線に入力する表示装置である。
第２の構成は、１フレーム期間中のあるサブフレーム期間において、画素への信号の書き
込みを行う画素行における一行分のビデオ信号のデータが、すでにその画素行に書き込ま
れている一行分の画素のデータと同じ場合に、水平期間において、その画素行の走査線を
フローティングにする表示装置である。
込みを行う画素行における一行分のビデオ信号のデータが、すでにその画素行に書き込ま
れている一行分の画素のデータと同じ場合に、水平期間において、その画素行の走査線を
フローティングにする表示装置である。
第３の構成は、１フレーム期間中のあるサブフレーム期間において、画素への信号の書き
込みを行う画素行における一行分のビデオ信号のデータが、すでにその画素行に書き込ま
れている一行分の画素のデータと同じ場合に、走査線駆動回路が水平期間においてその画
素行を選択しないための信号を入力し、且つその画素行の書き込み時間において全ての信
号線に固定電位を設定する表示装置である。
込みを行う画素行における一行分のビデオ信号のデータが、すでにその画素行に書き込ま
れている一行分の画素のデータと同じ場合に、走査線駆動回路が水平期間においてその画
素行を選択しないための信号を入力し、且つその画素行の書き込み時間において全ての信
号線に固定電位を設定する表示装置である。
第４の構成は、１フレーム期間中のあるサブフレーム期間において、画素への信号の書き
込みを行う画素行における一行分のビデオ信号のデータが、すでにその画素行に書き込ま
れている一行分の画素のデータと同じ場合に、水平期間において、その画素行の走査線を
フローティングにし、且つその画素行の書き込み時間において全ての信号線に固定電位を
設定する表示装置である。
込みを行う画素行における一行分のビデオ信号のデータが、すでにその画素行に書き込ま
れている一行分の画素のデータと同じ場合に、水平期間において、その画素行の走査線を
フローティングにし、且つその画素行の書き込み時間において全ての信号線に固定電位を
設定する表示装置である。
第５の構成は、１フレーム期間中のあるサブフレーム期間において、画素への信号の書き
込みを行う画素行における一行分のビデオ信号のデータが、すでにその画素行に書き込ま
れている一行分の画素のデータと同じ場合に、走査線駆動回路が水平期間においてその画
素行を選択しないための信号を入力し、且つその画素行の書き込み時間において全ての信
号線をフローティングにする表示装置である。
込みを行う画素行における一行分のビデオ信号のデータが、すでにその画素行に書き込ま
れている一行分の画素のデータと同じ場合に、走査線駆動回路が水平期間においてその画
素行を選択しないための信号を入力し、且つその画素行の書き込み時間において全ての信
号線をフローティングにする表示装置である。
第６の構成は、１フレーム期間中のあるサブフレーム期間において、画素への信号の書き
込みを行う画素行における一行分のビデオ信号のデータが、すでにその画素行に書き込ま
れている一行分の画素のデータと同じ場合に、水平期間において、その画素行の走査線を
フローティングにし、且つその画素行の書き込み時間において全ての信号線をフローティ
ングにする表示装置である。
込みを行う画素行における一行分のビデオ信号のデータが、すでにその画素行に書き込ま
れている一行分の画素のデータと同じ場合に、水平期間において、その画素行の走査線を
フローティングにし、且つその画素行の書き込み時間において全ての信号線をフローティ
ングにする表示装置である。
第７の構成は、１フレーム期間中のあるサブフレーム期間において、画素への信号の書き
込みを行う画素行における一行分のビデオ信号のデータが、前回のサブフレーム期間にお
ける一行分のビデオ信号のデータと同じ場合に、走査線駆動回路が水平期間においてその
画素行を選択しないための信号を入力する表示装置である。
込みを行う画素行における一行分のビデオ信号のデータが、前回のサブフレーム期間にお
ける一行分のビデオ信号のデータと同じ場合に、走査線駆動回路が水平期間においてその
画素行を選択しないための信号を入力する表示装置である。
第８構成は、１フレーム期間中のあるサブフレーム期間において、画素への信号の書き込
みを行う画素行における一行分のビデオ信号のデータが、前回のサブフレーム期間におけ
る一行分のビデオ信号のデータと同じ場合に、水平期間において、その画素行の走査線を
フローティングにする表示装置である。
みを行う画素行における一行分のビデオ信号のデータが、前回のサブフレーム期間におけ
る一行分のビデオ信号のデータと同じ場合に、水平期間において、その画素行の走査線を
フローティングにする表示装置である。
第９の構成は、１フレーム期間中のあるサブフレーム期間において、画素への信号の書き
込みを行う画素行における一行分のビデオ信号のデータが、前回のサブフレーム期間にお
ける一行分のビデオ信号のデータと同じ場合に、走査線駆動回路が水平期間においてその
画素行を選択しないための信号を入力し、且つその画素行の書き込み時間において全ての
信号線に固定電位を設定する表示装置である。
込みを行う画素行における一行分のビデオ信号のデータが、前回のサブフレーム期間にお
ける一行分のビデオ信号のデータと同じ場合に、走査線駆動回路が水平期間においてその
画素行を選択しないための信号を入力し、且つその画素行の書き込み時間において全ての
信号線に固定電位を設定する表示装置である。
第１０の構成は、１フレーム期間中のあるサブフレーム期間において、画素への信号の書
き込みを行う画素行における一行分のビデオ信号のデータが、前回のサブフレーム期間に
おける一行分のビデオ信号のデータと同じ場合に、水平期間において、その画素行の走査
線をフローティングにし、且つその画素行の書き込み時間において全ての信号線に固定電
位を設定する表示装置である。
き込みを行う画素行における一行分のビデオ信号のデータが、前回のサブフレーム期間に
おける一行分のビデオ信号のデータと同じ場合に、水平期間において、その画素行の走査
線をフローティングにし、且つその画素行の書き込み時間において全ての信号線に固定電
位を設定する表示装置である。
第１１の構成は、１フレーム期間中のあるサブフレーム期間において、画素への信号の書
き込みを行う画素行における一行分のビデオ信号のデータが、前回のサブフレーム期間に
おける一行分のビデオ信号のデータと同じ場合に、走査線駆動回路が水平期間においてそ
の画素行を選択しないための信号を入力し、且つその画素行の書き込み時間において全て
の信号線をフローティングにする表示装置である。
き込みを行う画素行における一行分のビデオ信号のデータが、前回のサブフレーム期間に
おける一行分のビデオ信号のデータと同じ場合に、走査線駆動回路が水平期間においてそ
の画素行を選択しないための信号を入力し、且つその画素行の書き込み時間において全て
の信号線をフローティングにする表示装置である。
第１２の構成は、１フレーム期間中のあるサブフレーム期間において、画素への信号の書
き込みを行う画素行における一行分のビデオ信号のデータが、前回のサブフレーム期間に
おける一行分のビデオ信号のデータと同じ場合に、水平期間において、その画素行の走査
線をフローティングにし、且つその画素行の書き込み時間において全ての信号線をフロー
ティングにする表示装置である。
き込みを行う画素行における一行分のビデオ信号のデータが、前回のサブフレーム期間に
おける一行分のビデオ信号のデータと同じ場合に、水平期間において、その画素行の走査
線をフローティングにし、且つその画素行の書き込み時間において全ての信号線をフロー
ティングにする表示装置である。
なお、明細書に示すスイッチは、様々な形態のものを用いることができ、一例として、
電気的スイッチや機械的なスイッチなどがある。つまり、電流の流れを制御できるもので
あればよく、特定のものに限定されず、様々なものを用いることができる。例えば、トラ
ンジスタでもよいし、ダイオード（ＰＮダイオード、ＰＩＮダイオード、ショットキーダ
イオード、ダイオード接続のトランジスタなど）でもよいし、それらを組み合わせた論理
回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは
、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されな
い。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジ
スタを用いることが望ましい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域を設
けているものやマルチゲート構造にしているもの等がある。また、スイッチとして動作さ
せるトランジスタのソース端子の電位が、低電位側電源（Ｖｓｓ、ＧＮＤ、０Ｖなど）に
近い状態で動作する場合はＮチャネル型を、反対に、ソース端子の電位が、高電位側電源
（Ｖｄｄなど）に近い状態で動作する場合はＰチャネル型を用いることが望ましい。なぜ
なら、ゲートソース間電圧の絶対値を大きくできるため、スイッチとして、動作しやすい
からである。なお、Ｎチャネル型とＰチャネル型の両方を用いて、ＣＭＯＳ型のスイッチ
にしてもよい。ＣＭＯＳ型のスイッチにすると、スイッチを介して出力する電圧（つまり
スイッチへの入力電圧）が、出力電圧に対して、高かったり、低かったりして、状況が変
化する場合においても、適切に動作させることが出来る。
電気的スイッチや機械的なスイッチなどがある。つまり、電流の流れを制御できるもので
あればよく、特定のものに限定されず、様々なものを用いることができる。例えば、トラ
ンジスタでもよいし、ダイオード（ＰＮダイオード、ＰＩＮダイオード、ショットキーダ
イオード、ダイオード接続のトランジスタなど）でもよいし、それらを組み合わせた論理
回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは
、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されな
い。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジ
スタを用いることが望ましい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域を設
けているものやマルチゲート構造にしているもの等がある。また、スイッチとして動作さ
せるトランジスタのソース端子の電位が、低電位側電源（Ｖｓｓ、ＧＮＤ、０Ｖなど）に
近い状態で動作する場合はＮチャネル型を、反対に、ソース端子の電位が、高電位側電源
（Ｖｄｄなど）に近い状態で動作する場合はＰチャネル型を用いることが望ましい。なぜ
なら、ゲートソース間電圧の絶対値を大きくできるため、スイッチとして、動作しやすい
からである。なお、Ｎチャネル型とＰチャネル型の両方を用いて、ＣＭＯＳ型のスイッチ
にしてもよい。ＣＭＯＳ型のスイッチにすると、スイッチを介して出力する電圧（つまり
スイッチへの入力電圧）が、出力電圧に対して、高かったり、低かったりして、状況が変
化する場合においても、適切に動作させることが出来る。
なお、本発明において、接続されているとは、電気的に接続されている場合と直接接続
されている場合とを含むものとする。したがって、本発明が開示する構成において、所定
の接続関係に加え、その間に電気的な接続を可能とする他の素子（例えば、スイッチやト
ランジスタや容量素子やインダクタや抵抗素子やダイオードなど）が配置されていてもよ
い。あるいは、間に他の素子を挟まずに、直接接続されて、配置されていてもよい。なお
、電気的な接続を可能とする他の素子を間に介さずに接続されていて、直接接続されてい
る場合のみを含む場合であって、電気的に接続されている場合を含まない場合には、直接
接続されている、と記載するものとする。なお、電気的に接続されている、と記載する場
合は、電気的に接続されている場合と直接接続されている場合とを含むものとする。
されている場合とを含むものとする。したがって、本発明が開示する構成において、所定
の接続関係に加え、その間に電気的な接続を可能とする他の素子（例えば、スイッチやト
ランジスタや容量素子やインダクタや抵抗素子やダイオードなど）が配置されていてもよ
い。あるいは、間に他の素子を挟まずに、直接接続されて、配置されていてもよい。なお
、電気的な接続を可能とする他の素子を間に介さずに接続されていて、直接接続されてい
る場合のみを含む場合であって、電気的に接続されている場合を含まない場合には、直接
接続されている、と記載するものとする。なお、電気的に接続されている、と記載する場
合は、電気的に接続されている場合と直接接続されている場合とを含むものとする。
なお、画素に配置するのは、特定の表示素子に限定されない。画素に配置する表示素子の
例としては、ＥＬ素子（有機ＥＬ素子、無機ＥＬ素子又は有機物材料び無機材料を含むＥ
Ｌ素子）、電子放出素子、液晶素子、電子インク、光回折素子、放電素子、微小鏡面素子
（ＤＭＤ：Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、圧電素子、カー
ボンナノチューブなど、電気磁気的作用によりコントラストが変化する表示媒体を適用す
ることができる。なお、ＥＬ素子を用いたＥＬパネル方式の表示装置としてはＥＬディス
プレイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ（
ＦＥＤ：Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）やＳＥＤ方式平面型ディスプ
レイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔ
ｅｒ Ｄｉｓｐｌｙ）など、液晶素子を用いた液晶パネル方式の表示装置としては液晶デ
ィスプレイ、電子インクを用いたデジタルペーパー方式の表示装置としては電子ペーパー
、光回折素子を用いた表示装置としてはグレーティングライトバルブ（ＧＬＶ）方式のデ
ィスプレイ、放電素子を用いたＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）方
式のディスプレイとしてはプラズマディスプレイ、微小鏡面素子を用いたＤＭＤパネル方
式の表示装置としてはデジタル・ライト・プロセッシング（ＤＬＰ）方式の表示装置、圧
電素子を用いた表示装置としては圧電セラミックディスプレイ、カーボンナノチューブを
用いた表示装置としてはナノ放射ディスプレイ（ＮＥＤ：Ｎａｎｏ Ｅｍｉｓｓｉｖｅ
Ｄｉｓｐｌａｙ）、などがある。なお、時間階調方式を用いているものや、メモリ性のあ
る画素を有しているもの（画素にＳＲＡＭやＤＲＡＭなどを有しているものや、メモリ性
素子（信号を記憶できるような素子）を有しているもの）などに好適である。
例としては、ＥＬ素子（有機ＥＬ素子、無機ＥＬ素子又は有機物材料び無機材料を含むＥ
Ｌ素子）、電子放出素子、液晶素子、電子インク、光回折素子、放電素子、微小鏡面素子
（ＤＭＤ：Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、圧電素子、カー
ボンナノチューブなど、電気磁気的作用によりコントラストが変化する表示媒体を適用す
ることができる。なお、ＥＬ素子を用いたＥＬパネル方式の表示装置としてはＥＬディス
プレイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ（
ＦＥＤ：Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）やＳＥＤ方式平面型ディスプ
レイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔ
ｅｒ Ｄｉｓｐｌｙ）など、液晶素子を用いた液晶パネル方式の表示装置としては液晶デ
ィスプレイ、電子インクを用いたデジタルペーパー方式の表示装置としては電子ペーパー
、光回折素子を用いた表示装置としてはグレーティングライトバルブ（ＧＬＶ）方式のデ
ィスプレイ、放電素子を用いたＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）方
式のディスプレイとしてはプラズマディスプレイ、微小鏡面素子を用いたＤＭＤパネル方
式の表示装置としてはデジタル・ライト・プロセッシング（ＤＬＰ）方式の表示装置、圧
電素子を用いた表示装置としては圧電セラミックディスプレイ、カーボンナノチューブを
用いた表示装置としてはナノ放射ディスプレイ（ＮＥＤ：Ｎａｎｏ Ｅｍｉｓｓｉｖｅ
Ｄｉｓｐｌａｙ）、などがある。なお、時間階調方式を用いているものや、メモリ性のあ
る画素を有しているもの（画素にＳＲＡＭやＤＲＡＭなどを有しているものや、メモリ性
素子（信号を記憶できるような素子）を有しているもの）などに好適である。
なお、本発明において、トランジスタは、様々な形態のトランジスタを適用させること
が出来る。よって、適用可能なトランジスタの種類に限定はない。したがって、非晶質シ
リコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦ
Ｔ）、半導体基板やＳＯＩ基板を用いて形成されるＭＯＳ型トランジスタ、接合型トラン
ジスタ、バイポーラトランジスタ、ＺｎＯ、ａ−ＩｎＧａＺｎＯなどの化合物半導体を用
いたトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他の
トランジスタを適用することができる。なお、非単結晶半導体膜には水素またはハロゲン
が含まれていてもよい。また、トランジスタが配置されている基板の種類は、様々なもの
を用いることができ、特定のものに限定されることはない。従って例えば、単結晶基板、
ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材
基板などに配置することが出来る。また、ある基板でトランジスタを形成し、その後、別
の基板にトランジスタを移動させて、別の基板上に配置するようにしてもよい。
が出来る。よって、適用可能なトランジスタの種類に限定はない。したがって、非晶質シ
リコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦ
Ｔ）、半導体基板やＳＯＩ基板を用いて形成されるＭＯＳ型トランジスタ、接合型トラン
ジスタ、バイポーラトランジスタ、ＺｎＯ、ａ−ＩｎＧａＺｎＯなどの化合物半導体を用
いたトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他の
トランジスタを適用することができる。なお、非単結晶半導体膜には水素またはハロゲン
が含まれていてもよい。また、トランジスタが配置されている基板の種類は、様々なもの
を用いることができ、特定のものに限定されることはない。従って例えば、単結晶基板、
ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材
基板などに配置することが出来る。また、ある基板でトランジスタを形成し、その後、別
の基板にトランジスタを移動させて、別の基板上に配置するようにしてもよい。
なお、トランジスタの構成は、様々な形態をとることができる。特定の構成に限定されな
い。例えば、ゲート本数が２本以上になっているマルチゲート構造を用いてもよい。マル
チゲート構造にすることにより、オフ電流を低減したり、トランジスタの耐圧を向上させ
て信頼性を良くしたり、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても
、ドレイン・ソース間電流があまり変化せず、フラットな特性にすることができる。また
、チャネルの上下にゲート電極が配置されている構造でもよい。チャネルの上下にゲート
電極が配置されている構造にすることにより、チャネル領域が増えるため、電流値を大き
くしたり、空乏層ができやすくなってＳ値をよくしたりすることができる。また、チャネ
ルの上にゲート電極が配置されている構造でもよいし、チャネルの下にゲート電極が配置
されている構造でもよいし、正スタガ構造であってもよいし、逆スタガ構造でもよいし、
チャネル領域が複数の領域に分かれていてもよいし、並列に接続されていてもよいし、直
列に接続されていてもよい。また、チャネル（もしくはその一部）にソース電極やドレイ
ン電極が重なっていてもよい。チャネル（もしくはその一部）にソース電極やドレイン電
極が重なってい構造にすることにより、チャネルの一部に電荷がたまって、動作が不安定
になることを防ぐことができる。また、ＬＤＤ領域があってもよい。ＬＤＤ領域を設ける
ことにより、オフ電流を低減したり、トランジスタの耐圧を向上させて信頼性を良くした
り、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース
間電流があまり変化せず、フラットな特性にすることができる。
い。例えば、ゲート本数が２本以上になっているマルチゲート構造を用いてもよい。マル
チゲート構造にすることにより、オフ電流を低減したり、トランジスタの耐圧を向上させ
て信頼性を良くしたり、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても
、ドレイン・ソース間電流があまり変化せず、フラットな特性にすることができる。また
、チャネルの上下にゲート電極が配置されている構造でもよい。チャネルの上下にゲート
電極が配置されている構造にすることにより、チャネル領域が増えるため、電流値を大き
くしたり、空乏層ができやすくなってＳ値をよくしたりすることができる。また、チャネ
ルの上にゲート電極が配置されている構造でもよいし、チャネルの下にゲート電極が配置
されている構造でもよいし、正スタガ構造であってもよいし、逆スタガ構造でもよいし、
チャネル領域が複数の領域に分かれていてもよいし、並列に接続されていてもよいし、直
列に接続されていてもよい。また、チャネル（もしくはその一部）にソース電極やドレイ
ン電極が重なっていてもよい。チャネル（もしくはその一部）にソース電極やドレイン電
極が重なってい構造にすることにより、チャネルの一部に電荷がたまって、動作が不安定
になることを防ぐことができる。また、ＬＤＤ領域があってもよい。ＬＤＤ領域を設ける
ことにより、オフ電流を低減したり、トランジスタの耐圧を向上させて信頼性を良くした
り、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース
間電流があまり変化せず、フラットな特性にすることができる。
なお、すでに述べたように、本発明におけるトランジスタは、どのようなタイプのトラン
ジスタでもよいし、どのような基板上に形成されていてもよい。したがって、回路の全て
ガラス基板上に形成されていてもよいし、プラスチック基板に形成されていてもよいし、
単結晶基板に形成されていてもよいし、ＳＯＩ基板上に形成されていてもよいし、どのよ
うな基板上に形成されていてもよい。あるいは、回路の一部が、ある基板に形成されてお
り、回路の別の一部が、別の基板に形成されていてもよい。つまり、回路の全てが同じ基
板上に形成されていなくてもよい。例えば、回路の一部は、ガラス基板上にＴＦＴを用い
て形成し、回路の別の一部は、単結晶基板上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉ
ｐ Ｏｎ Ｇｌａｓｓ）で接続してガラス基板上に配置してもよい。あるいは、そのＩＣ
チップをＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）やプリント基板を用
いてガラス基板と接続してもよい。
ジスタでもよいし、どのような基板上に形成されていてもよい。したがって、回路の全て
ガラス基板上に形成されていてもよいし、プラスチック基板に形成されていてもよいし、
単結晶基板に形成されていてもよいし、ＳＯＩ基板上に形成されていてもよいし、どのよ
うな基板上に形成されていてもよい。あるいは、回路の一部が、ある基板に形成されてお
り、回路の別の一部が、別の基板に形成されていてもよい。つまり、回路の全てが同じ基
板上に形成されていなくてもよい。例えば、回路の一部は、ガラス基板上にＴＦＴを用い
て形成し、回路の別の一部は、単結晶基板上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉ
ｐ Ｏｎ Ｇｌａｓｓ）で接続してガラス基板上に配置してもよい。あるいは、そのＩＣ
チップをＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）やプリント基板を用
いてガラス基板と接続してもよい。
なお、トランジスタとは、それぞれ、ゲートと、ドレインと、ソースとを含む少なくとも
三つの端子を有する素子である。ゲートとは、ゲート電極とゲート配線（ゲート線または
ゲート信号線等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。ゲー
ト電極とは、チャネル領域やＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域な
どを形成する半導体と、ゲート絶縁膜を介してオーバーラップしている部分の導電膜のこ
とを言う。ゲート配線とは、各画素のゲート電極の間を接続したり、ゲート電極と別の配
線とを接続したりするための配線のことを言う。
三つの端子を有する素子である。ゲートとは、ゲート電極とゲート配線（ゲート線または
ゲート信号線等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。ゲー
ト電極とは、チャネル領域やＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域な
どを形成する半導体と、ゲート絶縁膜を介してオーバーラップしている部分の導電膜のこ
とを言う。ゲート配線とは、各画素のゲート電極の間を接続したり、ゲート電極と別の配
線とを接続したりするための配線のことを言う。
ただし、ゲート電極としても機能し、ゲート配線としても機能するような部分も存在する
。そのような領域は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。つまり
、ゲート電極とゲート配線とが、明確に区別できないような領域も存在する。例えば、延
伸して配置されているゲート配線とオーバーラップしてチャネル領域がある場合、その領
域はゲート配線として機能しているが、ゲート電極としても機能していることになる。よ
って、そのような領域は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。
。そのような領域は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。つまり
、ゲート電極とゲート配線とが、明確に区別できないような領域も存在する。例えば、延
伸して配置されているゲート配線とオーバーラップしてチャネル領域がある場合、その領
域はゲート配線として機能しているが、ゲート電極としても機能していることになる。よ
って、そのような領域は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。
また、ゲート電極と同じ材料で形成され、ゲート電極とつながっている領域も、ゲート電
極と呼んでも良い。同様に、ゲート配線と同じ材料で形成され、ゲート配線とつながって
いる領域も、ゲート配線と呼んでも良い。このような領域は、厳密な意味では、チャネル
領域とオーバーラップしていなかったり、別のゲート電極と接続させる機能を有してなか
ったりする場合がある。しかし、製造マージンなどの関係で、ゲート電極やゲート配線と
同じ材料で形成され、ゲート電極やゲート配線とつながっている領域がある。よって、そ
のような領域もゲート電極やゲート配線と呼んでも良い。
極と呼んでも良い。同様に、ゲート配線と同じ材料で形成され、ゲート配線とつながって
いる領域も、ゲート配線と呼んでも良い。このような領域は、厳密な意味では、チャネル
領域とオーバーラップしていなかったり、別のゲート電極と接続させる機能を有してなか
ったりする場合がある。しかし、製造マージンなどの関係で、ゲート電極やゲート配線と
同じ材料で形成され、ゲート電極やゲート配線とつながっている領域がある。よって、そ
のような領域もゲート電極やゲート配線と呼んでも良い。
また、例えば、マルチゲートのトランジスタにおいて、１つのトランジスタのゲート電極
と、別のトランジスタのゲート電極とは、ゲート電極と同じ材料で形成された導電膜で接
続される場合が多い。そのような領域は、ゲート電極とゲート電極とを接続させるための
領域であるため、ゲート配線と呼んでも良いが、マルチゲートのトランジスタを１つのト
ランジスタであると見なすことも出来るため、ゲート電極と呼んでも良い。つまり、ゲー
ト電極やゲート配線と同じ材料で形成され、それらとつながって配置されているものは、
ゲート電極やゲート配線と呼んでも良い。また、例えば、ゲート電極とゲート配線とを接
続してさせている部分の導電膜も、ゲート電極と呼んでも良いし、ゲート配線と呼んでも
良い。
と、別のトランジスタのゲート電極とは、ゲート電極と同じ材料で形成された導電膜で接
続される場合が多い。そのような領域は、ゲート電極とゲート電極とを接続させるための
領域であるため、ゲート配線と呼んでも良いが、マルチゲートのトランジスタを１つのト
ランジスタであると見なすことも出来るため、ゲート電極と呼んでも良い。つまり、ゲー
ト電極やゲート配線と同じ材料で形成され、それらとつながって配置されているものは、
ゲート電極やゲート配線と呼んでも良い。また、例えば、ゲート電極とゲート配線とを接
続してさせている部分の導電膜も、ゲート電極と呼んでも良いし、ゲート配線と呼んでも
良い。
なお、ゲート端子とは、ゲート電極の領域や、ゲート電極と電気的に接続されている領域
について、その一部分のことを言う。
について、その一部分のことを言う。
なお、ソースとは、ソース領域とソース電極とソース配線（ソース線またはソース信号線
等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。ソース領域とは、
Ｐ型不純物（ボロンやガリウムなど）やＮ型不純物（リンやヒ素など）が多く含まれる半
導体領域のことを言う。従って、少しだけＰ型不純物やＮ型不純物が含まれる領域、いわ
ゆる、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域は、ソース領域には含ま
れない。ソース電極とは、ソース領域とは別の材料で形成され、ソース領域と電気的に接
続されて配置されている部分の導電層のことを言う。ただし、ソース電極は、ソース領域
も含んでソース電極と呼ぶこともある。ソース配線とは、各画素のソース電極の間を接続
したり、ソース電極と別の配線とを接続したりするための配線のことを言う。
等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。ソース領域とは、
Ｐ型不純物（ボロンやガリウムなど）やＮ型不純物（リンやヒ素など）が多く含まれる半
導体領域のことを言う。従って、少しだけＰ型不純物やＮ型不純物が含まれる領域、いわ
ゆる、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域は、ソース領域には含ま
れない。ソース電極とは、ソース領域とは別の材料で形成され、ソース領域と電気的に接
続されて配置されている部分の導電層のことを言う。ただし、ソース電極は、ソース領域
も含んでソース電極と呼ぶこともある。ソース配線とは、各画素のソース電極の間を接続
したり、ソース電極と別の配線とを接続したりするための配線のことを言う。
しかしながら、ソース電極としても機能し、ソース配線としても機能するような部分も存
在する。そのような領域は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。
つまり、ソース電極とソース配線とが、明確に区別できないような領域も存在する。例え
ば、延伸して配置されているソース配線とオーバーラップしてソース領域がある場合、そ
の領域はソース配線として機能しているが、ソース電極としても機能していることになる
。よって、そのような領域は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い
。
在する。そのような領域は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。
つまり、ソース電極とソース配線とが、明確に区別できないような領域も存在する。例え
ば、延伸して配置されているソース配線とオーバーラップしてソース領域がある場合、そ
の領域はソース配線として機能しているが、ソース電極としても機能していることになる
。よって、そのような領域は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い
。
また、ソース電極と同じ材料で形成され、ソース電極とつながっている領域や、ソース電
極とソース電極とを接続する部分も、ソース電極と呼んでも良い。また、ソース領域とオ
ーバーラップしている部分も、ソース電極と呼んでも良い。同様に、ソース配線と同じ材
料で形成され、ソース配線とつながっている領域も、ソース配線と呼んでも良い。このよ
うな領域は、厳密な意味では、別のソース電極と接続させる機能を有していたりすること
がない場合がある。しかし、製造マージンなどの関係で、ソース電極やソース配線と同じ
材料で形成され、ソース電極やソース配線とつながっている領域がある。よって、そのよ
うな領域もソース電極やソース配線と呼んでも良い。
極とソース電極とを接続する部分も、ソース電極と呼んでも良い。また、ソース領域とオ
ーバーラップしている部分も、ソース電極と呼んでも良い。同様に、ソース配線と同じ材
料で形成され、ソース配線とつながっている領域も、ソース配線と呼んでも良い。このよ
うな領域は、厳密な意味では、別のソース電極と接続させる機能を有していたりすること
がない場合がある。しかし、製造マージンなどの関係で、ソース電極やソース配線と同じ
材料で形成され、ソース電極やソース配線とつながっている領域がある。よって、そのよ
うな領域もソース電極やソース配線と呼んでも良い。
また、例えば、ソース電極とソース配線とを接続してさせている部分の導電膜も、ソース
電極と呼んでも良いし、ソース配線と呼んでも良い。
電極と呼んでも良いし、ソース配線と呼んでも良い。
なお、ソース端子とは、ソース領域や、ソース電極や、ソース電極と電気的に接続されて
いる領域について、その一部分のことを言う。
いる領域について、その一部分のことを言う。
なお、ドレインについては、ソースと同様である。
なお、本発明において、ある物の上に形成されている、あるいは、〜上に形成されている
、というように、〜の上に、あるいは、〜上に、という記載については、ある物の上に直
接接していることに限定されない。直接接してはいない場合、つまり、間に別のものが挟
まっている場合も含むものとする。従って例えば、層Ａの上に（もしくは層Ａ上に）、層
Ｂが形成されている、という場合は、層Ａの上に直接接して層Ｂが形成されている場合と
、層Ａの上に直接接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直
接接して層Ｂが形成されている場合とを含むものとする。また、〜の上方に、という記載
についても同様であり、ある物の上に直接接していることに限定されず、間に別のものが
挟まっている場合も含むものとする。従って例えば、層Ａの上方に、層Ｂが形成されてい
る、という場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直接
接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂが形
成されている場合とを含むものとする。なお、〜の下に、あるいは、〜の下方に、の場合
についても、同様であり、直接接している場合と、接していない場合とを含むこととする
。
、というように、〜の上に、あるいは、〜上に、という記載については、ある物の上に直
接接していることに限定されない。直接接してはいない場合、つまり、間に別のものが挟
まっている場合も含むものとする。従って例えば、層Ａの上に（もしくは層Ａ上に）、層
Ｂが形成されている、という場合は、層Ａの上に直接接して層Ｂが形成されている場合と
、層Ａの上に直接接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直
接接して層Ｂが形成されている場合とを含むものとする。また、〜の上方に、という記載
についても同様であり、ある物の上に直接接していることに限定されず、間に別のものが
挟まっている場合も含むものとする。従って例えば、層Ａの上方に、層Ｂが形成されてい
る、という場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直接
接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂが形
成されている場合とを含むものとする。なお、〜の下に、あるいは、〜の下方に、の場合
についても、同様であり、直接接している場合と、接していない場合とを含むこととする
。
なお、本発明においては、一画素とは、明るさを制御できる要素一つ分を示すものとする
。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで
明るさを表現する。従って、そのときは、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカ
ラー表示装置の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素
から構成されるものとする。なお、色要素は、三色に限定されず、それ以上でもよく、例
えば、ＲＧＢＷ（Ｗは白）や、ＲＧＢに、イエロー、シアン、マゼンダを追加したものな
どがある。また、別の例としては、１つの色要素について、複数の領域を用いて明るさを
制御する場合は、その領域一つ分を一画素とする。よって、一例としては、面積階調を行
う場合、一つの色要素につき、明るさを制御する領域が複数あり、その全体で階調を表現
するわけであるが、明るさを制御する領域の一つ分を一画素とする。よって、その場合は
、一つの色要素は、複数の画素で構成されることとなる。また、その場合、画素によって
、表示に寄与する領域の大きさが異なっている場合がある。また、一つの色要素につき複
数ある、明るさを制御する領域において、つまり、一つの色要素を構成する複数の画素に
おいて、各々に供給する信号を僅かに異ならせるようにして、視野角を広げるようにして
もよい。
。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで
明るさを表現する。従って、そのときは、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカ
ラー表示装置の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素
から構成されるものとする。なお、色要素は、三色に限定されず、それ以上でもよく、例
えば、ＲＧＢＷ（Ｗは白）や、ＲＧＢに、イエロー、シアン、マゼンダを追加したものな
どがある。また、別の例としては、１つの色要素について、複数の領域を用いて明るさを
制御する場合は、その領域一つ分を一画素とする。よって、一例としては、面積階調を行
う場合、一つの色要素につき、明るさを制御する領域が複数あり、その全体で階調を表現
するわけであるが、明るさを制御する領域の一つ分を一画素とする。よって、その場合は
、一つの色要素は、複数の画素で構成されることとなる。また、その場合、画素によって
、表示に寄与する領域の大きさが異なっている場合がある。また、一つの色要素につき複
数ある、明るさを制御する領域において、つまり、一つの色要素を構成する複数の画素に
おいて、各々に供給する信号を僅かに異ならせるようにして、視野角を広げるようにして
もよい。
なお、本発明において、画素は、マトリクス状に配置（配列）されている場合を含んでい
る。ここで、画素がマトリクス状に配置（配列）されているとは、縦縞と横縞を組み合わ
せたいわゆる格子状に配置されている場合を含んでいる。そして、三色の色要素（例えば
ＲＧＢ）でフルカラー表示を行う場合に、三つの色要素のドットがいわゆるデルタ配置さ
れている場合も含むものとする。さらに、ベイヤー配置されている場合も含んでいる。ま
た、色要素のドット毎にその発光領域の大きさが異なっていてもよい。
る。ここで、画素がマトリクス状に配置（配列）されているとは、縦縞と横縞を組み合わ
せたいわゆる格子状に配置されている場合を含んでいる。そして、三色の色要素（例えば
ＲＧＢ）でフルカラー表示を行う場合に、三つの色要素のドットがいわゆるデルタ配置さ
れている場合も含むものとする。さらに、ベイヤー配置されている場合も含んでいる。ま
た、色要素のドット毎にその発光領域の大きさが異なっていてもよい。
なお、本明細書において、半導体装置とは半導体素子（トランジスタやダイオードなど）
を含む回路を有する装置をいう。
を含む回路を有する装置をいう。
画素への信号の書き込みの回数を減らすことができ、消費電力の低減を図ることが可能な
表示装置を提供することができる。
表示装置を提供することができる。
つまり、本発明の表示装置は、画素への信号の書き込みの際の充放電の回数を減らすこと
により、消費電力の低減を図ることができる。
により、消費電力の低減を図ることができる。
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの
異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することな
くその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って
、本実施の形態の記載内容に限定して解釈されるものではない。
異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することな
くその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って
、本実施の形態の記載内容に限定して解釈されるものではない。
本発明の表示装置は、走査線駆動回路と、信号線駆動回路と、走査線と信号線に対応して
複数の画素がマトリクスに配置された画素部とを有し、各画素は、書き込まれた信号を保
存する手段を有している。
複数の画素がマトリクスに配置された画素部とを有し、各画素は、書き込まれた信号を保
存する手段を有している。
走査線駆動回路は、信号の書き込みを行う画素行を選択する信号を走査線に入力する。ま
た、信号線駆動回路は画素へ書き込む信号を信号線に入力する。
た、信号線駆動回路は画素へ書き込む信号を信号線に入力する。
本発明の表示装置の動作について説明する。書き込み期間（アドレス期間）においては、
走査線駆動回路により、画素を選択する信号が入力された走査線に接続された画素行が選
択される。そして、選択された画素行のそれぞれの画素に、各列の信号線から信号が書き
込まれる。そして、各画素は書き込まれた信号を保存する。こうして、発光期間（サステ
ィン期間）には、画素は書き込まれた信号により制御される状態（点灯状態や非点灯状態
など）を維持する。
走査線駆動回路により、画素を選択する信号が入力された走査線に接続された画素行が選
択される。そして、選択された画素行のそれぞれの画素に、各列の信号線から信号が書き
込まれる。そして、各画素は書き込まれた信号を保存する。こうして、発光期間（サステ
ィン期間）には、画素は書き込まれた信号により制御される状態（点灯状態や非点灯状態
など）を維持する。
この動作をくり返し行うことにより、動画表示や静止画表示の書き換え等を行うことがで
きる。
きる。
そして、本発明の表示装置は、信号の書き込みを行う画素の信号のデータが、すでにその
画素へ書き込まれている画素のデータ（つまり、画素に保存されているデータ）と等しい
ときに、画素に信号を入力しない手段を有している。
画素へ書き込まれている画素のデータ（つまり、画素に保存されているデータ）と等しい
ときに、画素に信号を入力しない手段を有している。
なお、走査線には複数の画素が接続されている。そして、走査線によりそれらの画素が選
択されることで、それらの画素への信号の書き込みが可能となる。よって、信号の書き込
みを行う走査線に接続されている画素行の信号のデータが、すでにその画素行に書き込ま
れている信号のデータと等しいとき、その画素行への信号の入力をしない手段を有してい
る。つまり、ある一つの走査線に接続されている複数の画素単位で、書き込みを行う画素
の信号のデータと、すでにそれらの画素に書き込まれている信号のデータが一致している
かを判断し、一致している場合には、それらの画素へ信号の入力を停止する手段を有して
いる。
択されることで、それらの画素への信号の書き込みが可能となる。よって、信号の書き込
みを行う走査線に接続されている画素行の信号のデータが、すでにその画素行に書き込ま
れている信号のデータと等しいとき、その画素行への信号の入力をしない手段を有してい
る。つまり、ある一つの走査線に接続されている複数の画素単位で、書き込みを行う画素
の信号のデータと、すでにそれらの画素に書き込まれている信号のデータが一致している
かを判断し、一致している場合には、それらの画素へ信号の入力を停止する手段を有して
いる。
また、走査線駆動回路は、信号の書き込みを行う画素行の信号のデータが、すでにその画
素行に書き込まれている信号のデータと等しいとき、その画素行を選択する信号をその画
素行が接続された走査線に入力しない手段を有している。
素行に書き込まれている信号のデータと等しいとき、その画素行を選択する信号をその画
素行が接続された走査線に入力しない手段を有している。
本発明の表示装置の基本的な構成を図７１に示す。本発明の表示装置は、信号線駆動回路
７１０１と走査線駆動回路７１０２と画素部７１０３とを有する。画素部７１０３には走
査線Ｇ１〜Ｇｍと信号線Ｓ１〜Ｓｎとに対応してマトリクスに画素７１０４が配置されて
いる。なお、各画素７１０４は、書き込まれた信号を保存する手段を有している。
７１０１と走査線駆動回路７１０２と画素部７１０３とを有する。画素部７１０３には走
査線Ｇ１〜Ｇｍと信号線Ｓ１〜Ｓｎとに対応してマトリクスに画素７１０４が配置されて
いる。なお、各画素７１０４は、書き込まれた信号を保存する手段を有している。
走査線駆動回路７１０２は、走査線Ｇ１〜Ｇｍのいずれか一の走査線Ｇｉに信号を入力す
ることにより、信号を書き込む画素を選択する。つまり、画素を選択する信号が入力され
た走査線Ｇｉ（走査線Ｇ１〜Ｇｍのいずれか一）に接続された画素行が選択される。
ることにより、信号を書き込む画素を選択する。つまり、画素を選択する信号が入力され
た走査線Ｇｉ（走査線Ｇ１〜Ｇｍのいずれか一）に接続された画素行が選択される。
また、信号線駆動回路７１０１には、ビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）が入力されて
いる。そして、信号線駆動回路７１０１は、各列の画素に対応したビデオ信号を信号線Ｓ
１〜Ｓｎのそれぞれに入力する。なお、信号線駆動回路７１０１から信号線Ｓ１〜Ｓｎに
入力される信号はビデオ信号に限られない。例えば、全ての列の画素に、画素を強制的に
非点灯とする信号（消去信号）を入力しても構わない。
いる。そして、信号線駆動回路７１０１は、各列の画素に対応したビデオ信号を信号線Ｓ
１〜Ｓｎのそれぞれに入力する。なお、信号線駆動回路７１０１から信号線Ｓ１〜Ｓｎに
入力される信号はビデオ信号に限られない。例えば、全ての列の画素に、画素を強制的に
非点灯とする信号（消去信号）を入力しても構わない。
表示装置の動作について説明する。
画素への信号書き込み動作時には、走査線駆動回路７１０２により、信号を書き込む画素
行を選択する。そして、信号線駆動回路７１０１から信号線Ｓ１〜Ｓｎを介して、この選
択された画素行のそれぞれの列の画素７１０４へ信号が書き込まれる。なお、画素７１０
４へ信号が書き込まれると、各画素は書き込まれた信号を保存する。
行を選択する。そして、信号線駆動回路７１０１から信号線Ｓ１〜Ｓｎを介して、この選
択された画素行のそれぞれの列の画素７１０４へ信号が書き込まれる。なお、画素７１０
４へ信号が書き込まれると、各画素は書き込まれた信号を保存する。
同様に、次々と画素７１０４を選択し、それらの画素７１０４に信号を書き込む。そして
、画素部７１０３の全ての画素７１０４に信号の書き込みが行われると画素７１０４への
書き込み期間が終了する。
、画素部７１０３の全ての画素７１０４に信号の書き込みが行われると画素７１０４への
書き込み期間が終了する。
そして、画素７１０４は書き込まれた信号を一定期間保存しているため、画素の発光動作
時には、画素へ書き込まれた信号に応じた各画素の状態（点灯又は非点灯）を維持するこ
とができる。
時には、画素へ書き込まれた信号に応じた各画素の状態（点灯又は非点灯）を維持するこ
とができる。
そして、書き込み動作と発光動作をくり返し行うことにより、動画を表示することができ
る。また、静止画表示の場合においても、画像が書き換えられる度に書き込み動作と発光
動作が行われる。
る。また、静止画表示の場合においても、画像が書き換えられる度に書き込み動作と発光
動作が行われる。
ここで、本発明の表示装置は、信号の書き込みを行う画素への信号のデータが、すでにそ
の画素へ書き込まれている画素の信号のデータと一致している場合、その画素へは信号の
書き込みを停止するようにする。つまり、その画素行の信号書き込み動作時において、そ
の画素行を選択しない場合、その画素行の走査線にその画素行が選択されない信号を入力
しつづけるか、若しくはその画素行の走査線をフローティングにする。こうすることによ
り、その画素行への信号の書き込みを停止するようにする。つまり、１本の走査線につな
がっている画素に書き込まれた信号のデータが、それらの画素へ書き込みを行おうとする
信号のデータと全て一致しているときだけ、その画素に信号の書き込みを停止する。よっ
て、それらの画素のうち一つでも信号のデータが異なる場合には、その走査線につながっ
ている画素の全てに信号の書き込みを行う。なぜなら、走査線に画素を選択する信号を入
力すると、信号線の電位が否応なしに画素に入力されてしまう。そして、画素のデータが
書き換わってしまう。そのため、全ての信号のデータが一致する場合のみ、その走査線を
選択しないようにする。
の画素へ書き込まれている画素の信号のデータと一致している場合、その画素へは信号の
書き込みを停止するようにする。つまり、その画素行の信号書き込み動作時において、そ
の画素行を選択しない場合、その画素行の走査線にその画素行が選択されない信号を入力
しつづけるか、若しくはその画素行の走査線をフローティングにする。こうすることによ
り、その画素行への信号の書き込みを停止するようにする。つまり、１本の走査線につな
がっている画素に書き込まれた信号のデータが、それらの画素へ書き込みを行おうとする
信号のデータと全て一致しているときだけ、その画素に信号の書き込みを停止する。よっ
て、それらの画素のうち一つでも信号のデータが異なる場合には、その走査線につながっ
ている画素の全てに信号の書き込みを行う。なぜなら、走査線に画素を選択する信号を入
力すると、信号線の電位が否応なしに画素に入力されてしまう。そして、画素のデータが
書き換わってしまう。そのため、全ての信号のデータが一致する場合のみ、その走査線を
選択しないようにする。
ここで、画素を選択する信号を走査線に入力すると、走査線の配線交差容量や走査線に接
続されたトランジスタのゲート容量に代表される負荷容量に電荷を充放電することになる
。そこで、本発明の表示装置のように、信号の書き込みを行う走査線に接続されている画
素行の信号のデータが、すでにその画素行に書き込まれている信号のデータと等しいとき
、その画素行に接続された走査線にその画素行を選択する信号を入力しないようにする。
すると、充放電の回数を減らすことができ、消費電力を低減することができる。
続されたトランジスタのゲート容量に代表される負荷容量に電荷を充放電することになる
。そこで、本発明の表示装置のように、信号の書き込みを行う走査線に接続されている画
素行の信号のデータが、すでにその画素行に書き込まれている信号のデータと等しいとき
、その画素行に接続された走査線にその画素行を選択する信号を入力しないようにする。
すると、充放電の回数を減らすことができ、消費電力を低減することができる。
また、信号の書き込みを行う走査線に接続されている画素行の信号のデータが、すでにそ
の画素行に書き込まれている信号のデータと等しい場合、その画素行への信号書き込み動
作時において、その画素行分の信号線をフローティングにすると、さらに大幅な消費電力
の低減を図ることができる。なぜなら、一つの走査線に接続されている画素と同数の信号
線の配線交差容量への充放電を省略することができるからである。なお、フローティング
にしなくとも、その信号線に入力した直前の信号をそのまま出力するようにしてもよい。
なぜなら、その信号線にはすでに配線交差容量への充放電が完了しているため、それほど
消費電力はかからないからである。また、消費電力を抑えられるのであれば、他の電位を
設定してもよい。例えば、画素へ書き込まれた信号が漏れにくいような電位を入力しても
よい。
の画素行に書き込まれている信号のデータと等しい場合、その画素行への信号書き込み動
作時において、その画素行分の信号線をフローティングにすると、さらに大幅な消費電力
の低減を図ることができる。なぜなら、一つの走査線に接続されている画素と同数の信号
線の配線交差容量への充放電を省略することができるからである。なお、フローティング
にしなくとも、その信号線に入力した直前の信号をそのまま出力するようにしてもよい。
なぜなら、その信号線にはすでに配線交差容量への充放電が完了しているため、それほど
消費電力はかからないからである。また、消費電力を抑えられるのであれば、他の電位を
設定してもよい。例えば、画素へ書き込まれた信号が漏れにくいような電位を入力しても
よい。
また、さらに、ビデオ信号の書き込みを行う行の走査線に接続されている画素行の信号の
データが、すでにその画素行に書き込まれている信号のデータと等しい場合、信号線駆動
回路にそのビデオ信号の入力を停止するようにするとよい。ビデオ信号を入力しなくても
、その画素行には、すでに同じビデオ信号が保存されており、書き換える必要がないため
、問題なく動作できる。こうすることにより、さらなる消費電力の低減を図ることが可能
である。なぜなら、シリアルなデータとして信号線駆動回路７１０１にビデオ信号が入力
されるため、ビデオ信号を伝送するビデオ信号線には、高い周波数のビデオ信号が入力さ
れる。よって、この消費電力は高いものとなる。したがって、このビデオ信号の入力を減
らすことにより、さらなる消費電力の低減が可能となる。
データが、すでにその画素行に書き込まれている信号のデータと等しい場合、信号線駆動
回路にそのビデオ信号の入力を停止するようにするとよい。ビデオ信号を入力しなくても
、その画素行には、すでに同じビデオ信号が保存されており、書き換える必要がないため
、問題なく動作できる。こうすることにより、さらなる消費電力の低減を図ることが可能
である。なぜなら、シリアルなデータとして信号線駆動回路７１０１にビデオ信号が入力
されるため、ビデオ信号を伝送するビデオ信号線には、高い周波数のビデオ信号が入力さ
れる。よって、この消費電力は高いものとなる。したがって、このビデオ信号の入力を減
らすことにより、さらなる消費電力の低減が可能となる。
特に本発明は、解像度（縦×横）がＶＧＡ（６４０×４８０）以上高い表示装置に好適で
ある。なぜなら、解像度が高くなるにつれて画素数が増え、それに伴い走査線や信号線の
数が増えるからである。つまり、一つの走査線に６４０個の画素が接続されている場合、
画素を選択するためには、走査線の配線交差容量の他に例えば６４０個のトランジスタの
ゲート容量に電荷の充放電を行うことになる。また、１画素がＲ（赤）、Ｇ（緑）、Ｂ（
青）の色要素からなる場合には１９２０（６４０×３）個分のゲート容量となる。さらに
、信号線の数も６４０本（１画素がＲＧＢの色要素からなる場合には１９２０本）となる
。
ある。なぜなら、解像度が高くなるにつれて画素数が増え、それに伴い走査線や信号線の
数が増えるからである。つまり、一つの走査線に６４０個の画素が接続されている場合、
画素を選択するためには、走査線の配線交差容量の他に例えば６４０個のトランジスタの
ゲート容量に電荷の充放電を行うことになる。また、１画素がＲ（赤）、Ｇ（緑）、Ｂ（
青）の色要素からなる場合には１９２０（６４０×３）個分のゲート容量となる。さらに
、信号線の数も６４０本（１画素がＲＧＢの色要素からなる場合には１９２０本）となる
。
よって、走査線の充放電の回数が減ると大幅な消費電力の低減が図られる。また、そのと
き、信号線をフローティングにするか又は前の行に入力していた信号を入力することによ
り大幅な消費電力の低減を図ることが可能となる。
き、信号線をフローティングにするか又は前の行に入力していた信号を入力することによ
り大幅な消費電力の低減を図ることが可能となる。
ＶＧＡ以上高い解像度（縦×横）としては、例えば、ＳＶＧＡ（８００×６００）、ＸＧ
Ａ（１０２４×７６８）、Ｑｕａｄ−ＶＧＡ（１３８０×９６０）、ＳＸＧＡ（１２８０
×１０２４）、ＳＸＧＡ＋（１４００×１０５０）、ＵＸＧＡ（１６００×１２００）、
ＱＸＧＡ（２０４８×１５３６）、ＱＵＸＧＡ（３２００×２４００）、ＱＵＸＧＡ Ｗ
ｉｄｅ（３８４０×２４００）などである。なお、ここに示した解像度は例示であってこ
れに限定されない。
Ａ（１０２４×７６８）、Ｑｕａｄ−ＶＧＡ（１３８０×９６０）、ＳＸＧＡ（１２８０
×１０２４）、ＳＸＧＡ＋（１４００×１０５０）、ＵＸＧＡ（１６００×１２００）、
ＱＸＧＡ（２０４８×１５３６）、ＱＵＸＧＡ（３２００×２４００）、ＱＵＸＧＡ Ｗ
ｉｄｅ（３８４０×２４００）などである。なお、ここに示した解像度は例示であってこ
れに限定されない。
なお、画素部において行方向と列方向にマトリクスに配置された画素を有する表示装置に
おいて、一行分の画素に信号を入力するための画素を選択する走査線が複数の場合には、
その一行分の画素のうち、一つの走査線に接続された画素行分のデータについて、比較す
る。例えば、一行分の画素に信号を入力するための画素を選択する走査線が２つの場合に
ついて図７９に示す。信号線駆動回路７９０１と、第１の走査線駆動回路７９０２と、第
２の走査線駆動回路７９０６と、画素部とを備え、画素部は第１の画素領域７９０３と第
２の画素領域７９０７とからなる。そして、信号線駆動回路７９０１からは信号線Ｓ１〜
Ｓｎと信号線Ｓ’１〜Ｓ’ｎとが画素部に伸張して配置されている。また、第１の走査線
駆動回路７９０２からは走査線Ｇ１〜Ｇｍが第１の画素領域７９０３に伸張して配置され
ている。また、第２の走査線駆動回路７９０６からは走査線Ｇ’１〜Ｇ’ｍが第２の画素
領域７９０７に伸張して配置されている。つまり、第１の画素領域７９０３においては、
第１の走査線駆動回路７９０２から走査線Ｇ１〜Ｇｍのいずれか一に画素を選択する信号
を入力することにより、第１の画素領域７９０３の画素行を選択し、そのとき信号線駆動
回路７９０１から信号線Ｓ１〜Ｓｎに入力される信号が各画素７９０４に書き込まれる。
また、第２の画素領域７９０７においては、第２の走査線駆動回路７９０６から走査線Ｇ
’１〜Ｇ’ｍのいずれか一に画素を選択する信号を入力することにより、第２の画素領域
７９０７の画素行を選択し、そのとき信号線駆動回路７９０１から信号線Ｓ’１〜Ｓ’ｎ
に入力される信号が各画素７９０４に書き込まれる。このような構成の場合、それぞれの
画素領域毎に信号の書き込みを行う画素行のデータがすでにその画素行に入力されている
データと等しいかどうかを比較し、等しい場合には、その画素行へ信号の書き込みを停止
する。
おいて、一行分の画素に信号を入力するための画素を選択する走査線が複数の場合には、
その一行分の画素のうち、一つの走査線に接続された画素行分のデータについて、比較す
る。例えば、一行分の画素に信号を入力するための画素を選択する走査線が２つの場合に
ついて図７９に示す。信号線駆動回路７９０１と、第１の走査線駆動回路７９０２と、第
２の走査線駆動回路７９０６と、画素部とを備え、画素部は第１の画素領域７９０３と第
２の画素領域７９０７とからなる。そして、信号線駆動回路７９０１からは信号線Ｓ１〜
Ｓｎと信号線Ｓ’１〜Ｓ’ｎとが画素部に伸張して配置されている。また、第１の走査線
駆動回路７９０２からは走査線Ｇ１〜Ｇｍが第１の画素領域７９０３に伸張して配置され
ている。また、第２の走査線駆動回路７９０６からは走査線Ｇ’１〜Ｇ’ｍが第２の画素
領域７９０７に伸張して配置されている。つまり、第１の画素領域７９０３においては、
第１の走査線駆動回路７９０２から走査線Ｇ１〜Ｇｍのいずれか一に画素を選択する信号
を入力することにより、第１の画素領域７９０３の画素行を選択し、そのとき信号線駆動
回路７９０１から信号線Ｓ１〜Ｓｎに入力される信号が各画素７９０４に書き込まれる。
また、第２の画素領域７９０７においては、第２の走査線駆動回路７９０６から走査線Ｇ
’１〜Ｇ’ｍのいずれか一に画素を選択する信号を入力することにより、第２の画素領域
７９０７の画素行を選択し、そのとき信号線駆動回路７９０１から信号線Ｓ’１〜Ｓ’ｎ
に入力される信号が各画素７９０４に書き込まれる。このような構成の場合、それぞれの
画素領域毎に信号の書き込みを行う画素行のデータがすでにその画素行に入力されている
データと等しいかどうかを比較し、等しい場合には、その画素行へ信号の書き込みを停止
する。
つまり、本発明の表示装置は第１の画素領域７９０３の画素行へ書き込む信号のデータが
すでにその画素行に書き込まれているデータと等しいとき、その画素行へ信号の入力を停
止する。また、第２の画素領域７９０７の画素行へ書き込む信号のデータがすでにその画
素行に書き込まれているデータと等しいとき、その画素行へ信号の入力を停止する。よっ
て、画素部の一行分の画素において、第１の画素領域７９０３の画素行又は第２の画素領
域７９０７の画素行に入力する信号のデータと、すでにそれぞれの画素行に書き込まれて
いる信号のデータと比較する。そして、第１の画素領域７９０３の画素行のみ、書き込む
信号のデータと書き込まれている信号のデータが等しい場合には、第１の画素領域７９０
３のその画素行は選択しないが第２の画素領域７９０７の画素行は選択する。逆に、第２
の画素領域７９０７の画素行のみ、書き込む信号のデータと書き込まれている信号のデー
タが等しい場合には、第２の画素領域７９０７のその画素行は選択しないが第１の画素領
域７９０３の画素行は選択する。
すでにその画素行に書き込まれているデータと等しいとき、その画素行へ信号の入力を停
止する。また、第２の画素領域７９０７の画素行へ書き込む信号のデータがすでにその画
素行に書き込まれているデータと等しいとき、その画素行へ信号の入力を停止する。よっ
て、画素部の一行分の画素において、第１の画素領域７９０３の画素行又は第２の画素領
域７９０７の画素行に入力する信号のデータと、すでにそれぞれの画素行に書き込まれて
いる信号のデータと比較する。そして、第１の画素領域７９０３の画素行のみ、書き込む
信号のデータと書き込まれている信号のデータが等しい場合には、第１の画素領域７９０
３のその画素行は選択しないが第２の画素領域７９０７の画素行は選択する。逆に、第２
の画素領域７９０７の画素行のみ、書き込む信号のデータと書き込まれている信号のデー
タが等しい場合には、第２の画素領域７９０７のその画素行は選択しないが第１の画素領
域７９０３の画素行は選択する。
なお、第１の画素領域の走査線Ｇ１〜Ｇｍと第２の画素領域の走査線Ｇ’１〜Ｇ’ｍの数
は同じでなくてもよい。また、信号線Ｓ１〜Ｓｎと信号線Ｓ’１〜Ｓ’ｎの数も同じでな
くてもよい。また、画素部は、２つの画素領域からなる場合に限定されない。つまり、３
つ以上の画素領域であってもよい。
は同じでなくてもよい。また、信号線Ｓ１〜Ｓｎと信号線Ｓ’１〜Ｓ’ｎの数も同じでな
くてもよい。また、画素部は、２つの画素領域からなる場合に限定されない。つまり、３
つ以上の画素領域であってもよい。
このように、本発明の表示装置は、一つの走査線に接続された画素行に入力する信号のデ
ータが、すでにその画素行に入力されている信号のデータと等しいときにその画素行へ信
号の入力を停止するものである。
ータが、すでにその画素行に入力されている信号のデータと等しいときにその画素行へ信
号の入力を停止するものである。
このように、一行分の画素へ信号の書き込みを行うための画素を選択する走査線を２つに
することにより、信号入力をとめる頻度が高くなる。なぜなら、すでに入力されているデ
ータと同じかどうかを比較するときの画素数が少なくなるからである。数が少ないためデ
ータが等しくなりやすい。そのため、消費電力を低減しやすくなる。
することにより、信号入力をとめる頻度が高くなる。なぜなら、すでに入力されているデ
ータと同じかどうかを比較するときの画素数が少なくなるからである。数が少ないためデ
ータが等しくなりやすい。そのため、消費電力を低減しやすくなる。
（実施の形態１）
本実施の形態では、本発明を時間階調方式に適用した場合における表示装置とその動作に
ついて詳しく説明する。
本実施の形態では、本発明を時間階調方式に適用した場合における表示装置とその動作に
ついて詳しく説明する。
図１に示す表示装置は、信号線駆動回路１０１と、走査線駆動回路１０２と、画素部１０
３とを有している。また、信号線駆動回路１０１から列方向に伸張した信号線Ｓ１〜Ｓｎ
と、走査線駆動回路から行方向に伸張した走査線Ｇ１〜Ｇｍに対応して、複数の画素１０
４が画素部１０３にマトリクスに配置されている。また、走査線駆動回路１０２は、出力
制御回路１０５を有している。
３とを有している。また、信号線駆動回路１０１から列方向に伸張した信号線Ｓ１〜Ｓｎ
と、走査線駆動回路から行方向に伸張した走査線Ｇ１〜Ｇｍに対応して、複数の画素１０
４が画素部１０３にマトリクスに配置されている。また、走査線駆動回路１０２は、出力
制御回路１０５を有している。
走査線駆動回路１０２には、クロック信号（Ｇ＿ＣＬＫ）、クロック反転信号（Ｇ＿ＣＬ
ＫＢ）、スタートパルス信号（Ｇ＿ＳＰ）、出力制御信号（Ｇ＿ＥＮＡＢＬＥ）などの信
号が入力される。
ＫＢ）、スタートパルス信号（Ｇ＿ＳＰ）、出力制御信号（Ｇ＿ＥＮＡＢＬＥ）などの信
号が入力される。
クロック信号（Ｇ＿ＣＬＫ）は、一定の間隔でＨ（Ｈｉｇｈｔ）とＬ（Ｌｏｗ）を繰り返
す信号で、クロック反転信号（Ｇ＿ＣＬＫＢ）は、クロック信号（Ｇ＿ＣＬＫ）と極性の
反転する信号である。そして、これらの信号により、走査線駆動回路１０２の同期をとっ
たり、処理の実行のタイミングを制御する。よって、走査線駆動回路１０２にスタートパ
ルス信号（Ｇ＿ＳＰ）が入力されると、クロック信号（Ｇ＿ＣＬＫ）やクロック反転信号
（Ｇ＿ＣＬＫＢ）にしたがって、画素行が接続された各走査線Ｇ１〜Ｇｍにそれぞれの画
素行を選択するタイミングの走査信号が生成される。つまり、この走査信号は、走査線駆
動回路１０２に接続された走査線を介して画素行を一つずつ順に選択するタイミングの信
号である。
す信号で、クロック反転信号（Ｇ＿ＣＬＫＢ）は、クロック信号（Ｇ＿ＣＬＫ）と極性の
反転する信号である。そして、これらの信号により、走査線駆動回路１０２の同期をとっ
たり、処理の実行のタイミングを制御する。よって、走査線駆動回路１０２にスタートパ
ルス信号（Ｇ＿ＳＰ）が入力されると、クロック信号（Ｇ＿ＣＬＫ）やクロック反転信号
（Ｇ＿ＣＬＫＢ）にしたがって、画素行が接続された各走査線Ｇ１〜Ｇｍにそれぞれの画
素行を選択するタイミングの走査信号が生成される。つまり、この走査信号は、走査線駆
動回路１０２に接続された走査線を介して画素行を一つずつ順に選択するタイミングの信
号である。
また、信号線駆動回路１０１には、クロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ
＿ＣＬＫＢ）、スタートパルス信号（Ｓ＿ＳＰ）、ビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）
などの信号が入力される。
＿ＣＬＫＢ）、スタートパルス信号（Ｓ＿ＳＰ）、ビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）
などの信号が入力される。
クロック信号（Ｓ＿ＣＬＫ）は、一定の間隔でＨ（Ｈｉｇｈｔ）とＬ（Ｌｏｗ）を繰り返
す信号で、クロック反転信号（Ｓ＿ＣＬＫＢ）は、クロック信号（Ｓ＿ＣＬＫ）と極性の
反転する信号である。そして、これらの信号により、信号線駆動回路１０１の同期をとっ
たり、処理の実行のタイミングを制御する。よって、信号線駆動回路１０１にスタートパ
ルス信号（Ｓ＿ＳＰ）が入力されると、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号
（Ｓ＿ＣＬＫＢ）にしたがって、画素の列に対応したサンプリングパルスが生成される。
つまり、サンプリングパルスは、ある画素へ書き込むビデオ信号が信号線駆動回路１０１
に入力されているときに、その画素の列のデータとして変換するためのタイミングを制御
する信号である。よってこのサンプリングパルスにより、シリアルのデータとして信号線
駆動回路１０１に入力されるビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）をパラレルのデータに
することができる。なお、線順次方式の表示装置の場合には、このパラレルのビデオ信号
のデータは、信号線駆動回路１０１で保持し、同時に信号線Ｓ１〜Ｓｎのそれぞれへ入力
する。また、点順次方式の場合には、サンプリングパルスのタイミングに従ってシリアル
のビデオ信号のデータをパラレルのビデオ信号のデータとして順々に信号線Ｓ１〜Ｓｎの
それぞれに入力する。こうして、信号線駆動回路１０１は、それぞれ各列の画素に応じた
ビデオ信号を信号線Ｓ１〜Ｓｎのそれぞれへ入力する。
す信号で、クロック反転信号（Ｓ＿ＣＬＫＢ）は、クロック信号（Ｓ＿ＣＬＫ）と極性の
反転する信号である。そして、これらの信号により、信号線駆動回路１０１の同期をとっ
たり、処理の実行のタイミングを制御する。よって、信号線駆動回路１０１にスタートパ
ルス信号（Ｓ＿ＳＰ）が入力されると、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号
（Ｓ＿ＣＬＫＢ）にしたがって、画素の列に対応したサンプリングパルスが生成される。
つまり、サンプリングパルスは、ある画素へ書き込むビデオ信号が信号線駆動回路１０１
に入力されているときに、その画素の列のデータとして変換するためのタイミングを制御
する信号である。よってこのサンプリングパルスにより、シリアルのデータとして信号線
駆動回路１０１に入力されるビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）をパラレルのデータに
することができる。なお、線順次方式の表示装置の場合には、このパラレルのビデオ信号
のデータは、信号線駆動回路１０１で保持し、同時に信号線Ｓ１〜Ｓｎのそれぞれへ入力
する。また、点順次方式の場合には、サンプリングパルスのタイミングに従ってシリアル
のビデオ信号のデータをパラレルのビデオ信号のデータとして順々に信号線Ｓ１〜Ｓｎの
それぞれに入力する。こうして、信号線駆動回路１０１は、それぞれ各列の画素に応じた
ビデオ信号を信号線Ｓ１〜Ｓｎのそれぞれへ入力する。
したがって、通常は走査線駆動回路１０２によって生成された走査信号のタイミングで信
号の書き込みを行う画素行が選択される。そして、信号線駆動回路１０１から信号線Ｓ１
〜Ｓｎに入力されたビデオ信号は、選択された画素行の各列の画素１０４に書き込まれる
。そして、各画素１０４は書き込まれたビデオ信号のデータを一定期間保存する。
号の書き込みを行う画素行が選択される。そして、信号線駆動回路１０１から信号線Ｓ１
〜Ｓｎに入力されたビデオ信号は、選択された画素行の各列の画素１０４に書き込まれる
。そして、各画素１０４は書き込まれたビデオ信号のデータを一定期間保存する。
各画素行が順次選択され、全ての画素１０４に各画素１０４に対応したビデオ信号が書き
込まれると画素への信号の書き込みが終了する。なお、各画素１０４は、書き込まれた信
号のデータを一定期間保持することによって、点灯又は非点灯の状態を維持することがで
きる。
込まれると画素への信号の書き込みが終了する。なお、各画素１０４は、書き込まれた信
号のデータを一定期間保持することによって、点灯又は非点灯の状態を維持することがで
きる。
そして、各画素１０４に書き込まれたビデオ信号のデータによって各画素１０４の点灯又
は非点灯を制御し、発光時間の長さによって階調を表現する。なお、１表示領域（１フレ
ーム）分の画像を完全に表示するための期間を１フレーム期間といい、本実施の形態の表
示装置は１フレーム期間に複数のサブフレーム期間を有する。この１フレーム期間中の各
サブフレーム期間の長さは概略等しくても、異なっていてもよい。つまり、１フレーム期
間中において、サブフレーム期間毎に各画素１０４の点灯又は非点灯を制御し、画素１０
４毎の点灯時間の合計時間の違いによって階調を表現する。
は非点灯を制御し、発光時間の長さによって階調を表現する。なお、１表示領域（１フレ
ーム）分の画像を完全に表示するための期間を１フレーム期間といい、本実施の形態の表
示装置は１フレーム期間に複数のサブフレーム期間を有する。この１フレーム期間中の各
サブフレーム期間の長さは概略等しくても、異なっていてもよい。つまり、１フレーム期
間中において、サブフレーム期間毎に各画素１０４の点灯又は非点灯を制御し、画素１０
４毎の点灯時間の合計時間の違いによって階調を表現する。
このように、通常は、走査線駆動回路１０２に接続された走査線Ｇ１〜Ｇｍを介して、そ
れぞれの走査線に接続された画素行の全てを選択する。しかし、本発明の表示装置は、あ
る走査線に接続された画素へ書き込む信号が、すでにその画素へ書き込まれている信号と
同じ場合に、その画素を選択しない。つまり、１フレーム期間中のあるサブフレーム期間
において、画素への信号の書き込みを行う画素行における一行分の信号のデータが、すで
にその画素行へ書き込まれている一行分の信号のデータと同じ場合には、その画素行に信
号を入力しないようにする。信号を入力しなくても、すでに書き込まれている信号と同じ
なので問題ない。
れぞれの走査線に接続された画素行の全てを選択する。しかし、本発明の表示装置は、あ
る走査線に接続された画素へ書き込む信号が、すでにその画素へ書き込まれている信号と
同じ場合に、その画素を選択しない。つまり、１フレーム期間中のあるサブフレーム期間
において、画素への信号の書き込みを行う画素行における一行分の信号のデータが、すで
にその画素行へ書き込まれている一行分の信号のデータと同じ場合には、その画素行に信
号を入力しないようにする。信号を入力しなくても、すでに書き込まれている信号と同じ
なので問題ない。
そこで、１フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを
行う画素行における一行分の信号のデータが、すでにその画素行へ書き込まれている一行
分の信号のデータと一致するか否かを示す出力制御信号（Ｇ＿ＥＮＡＢＬＥ）が走査線駆
動回路１０２へ入力されている。そして、一致することを示す出力制御信号（Ｇ＿ＥＮＡ
ＢＬＥ（Ｌ））が走査線駆動回路１０２に入力されていた場合には、その画素行へ信号を
入力しないようにする。そのため、走査線駆動回路１０２は、その画素行の接続された走
査線に、その画素行を選択する信号を入力しないようにする。つまり、その画素行の走査
線に画素行を選択しないためのＬ信号を入力するか、その画素行の走査線をフローティン
グにする。その結果、その走査線に接続された画素には、信号が入力されない。
行う画素行における一行分の信号のデータが、すでにその画素行へ書き込まれている一行
分の信号のデータと一致するか否かを示す出力制御信号（Ｇ＿ＥＮＡＢＬＥ）が走査線駆
動回路１０２へ入力されている。そして、一致することを示す出力制御信号（Ｇ＿ＥＮＡ
ＢＬＥ（Ｌ））が走査線駆動回路１０２に入力されていた場合には、その画素行へ信号を
入力しないようにする。そのため、走査線駆動回路１０２は、その画素行の接続された走
査線に、その画素行を選択する信号を入力しないようにする。つまり、その画素行の走査
線に画素行を選択しないためのＬ信号を入力するか、その画素行の走査線をフローティン
グにする。その結果、その走査線に接続された画素には、信号が入力されない。
また、さらに、１フレーム期間中のあるサブフレーム期間において、画素への信号の書き
込みを行う画素行における一行分の信号のデータが、すでにその画素行へ書き込まれてい
る一行分の信号のデータと同じ場合、信号線駆動回路へビデオ信号（Ｖｉｄｅｏ Ｄａｔ
ａ）の入力を行わないようにするとよい。こうすることにより、さらなる消費電力の低減
を図ることが可能である。なぜなら、信号線駆動回路１０１にはビデオ信号線を介して、
シリアルなデータとしてビデオ信号が入力されるため、ビデオ信号線には高い周波数の信
号が入力される。よって、この消費電力は高いものとなる。したがって、このビデオ信号
の入力を減らすことにより、さらなる消費電力の低減が可能となる。なお通常、ビデオ信
号などはＦＰＣ等から信号線駆動回路へ供給される。ここで、本発明の表示装置の表示パ
ネルの構成の一例を図７２に示す。基板７２００上に信号線駆動回路７２０１と走査線駆
動回路７２０２と画素部７２０３とを有し、画素部７２０３には走査線と信号線に対応し
てマトリクスに画素７２０４が配置されている。そして、この表示パネルにはＦＰＣ７２
０５が接続されている。つまり、ＦＰＣ７２０５から表示パネルの走査線駆動回路７２０
２にクロック信号（Ｇ＿ＣＬＫ）や、クロック反転信号（Ｇ＿ＣＬＫＢ）や、スタートパ
ルス信号（Ｇ＿ＳＰ）など、信号線駆動回路７２０１にクロック信号（Ｓ＿ＣＬＫ）や、
クロック反転信号（Ｓ＿ＣＬＫＢ）や、スタートパルス信号（Ｓ＿ＳＰ）や、ビデオ信号
（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄａｔａ）などが入力されている。つまり、信号の書き
込みを行わない画素行のビデオ信号のデータは、ＦＰＣ７２０５から信号線駆動回路７２
０１へ入力しないようにすることにより、より消費電力を低減する。
込みを行う画素行における一行分の信号のデータが、すでにその画素行へ書き込まれてい
る一行分の信号のデータと同じ場合、信号線駆動回路へビデオ信号（Ｖｉｄｅｏ Ｄａｔ
ａ）の入力を行わないようにするとよい。こうすることにより、さらなる消費電力の低減
を図ることが可能である。なぜなら、信号線駆動回路１０１にはビデオ信号線を介して、
シリアルなデータとしてビデオ信号が入力されるため、ビデオ信号線には高い周波数の信
号が入力される。よって、この消費電力は高いものとなる。したがって、このビデオ信号
の入力を減らすことにより、さらなる消費電力の低減が可能となる。なお通常、ビデオ信
号などはＦＰＣ等から信号線駆動回路へ供給される。ここで、本発明の表示装置の表示パ
ネルの構成の一例を図７２に示す。基板７２００上に信号線駆動回路７２０１と走査線駆
動回路７２０２と画素部７２０３とを有し、画素部７２０３には走査線と信号線に対応し
てマトリクスに画素７２０４が配置されている。そして、この表示パネルにはＦＰＣ７２
０５が接続されている。つまり、ＦＰＣ７２０５から表示パネルの走査線駆動回路７２０
２にクロック信号（Ｇ＿ＣＬＫ）や、クロック反転信号（Ｇ＿ＣＬＫＢ）や、スタートパ
ルス信号（Ｇ＿ＳＰ）など、信号線駆動回路７２０１にクロック信号（Ｓ＿ＣＬＫ）や、
クロック反転信号（Ｓ＿ＣＬＫＢ）や、スタートパルス信号（Ｓ＿ＳＰ）や、ビデオ信号
（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄａｔａ）などが入力されている。つまり、信号の書き
込みを行わない画素行のビデオ信号のデータは、ＦＰＣ７２０５から信号線駆動回路７２
０１へ入力しないようにすることにより、より消費電力を低減する。
ここで、本実施の形態の表示装置の走査線駆動回路１０２に適用可能な走査線駆動回路の
一例を図６（ａ）に示す。
一例を図６（ａ）に示す。
まず、図６（ａ）に示す走査線駆動回路は、パルス出力回路６０１と出力制御回路６０２
とバッファ回路６０３とを有する。パルス出力回路６０１には、クロック信号（Ｇ＿ＣＬ
Ｋ）、クロック反転信号（Ｇ＿ＣＬＫＢ）及びスタートパルス信号（Ｇ＿ＳＰ）などが入
力されている。そして、それらの信号のタイミングに従って、出力制御回路６０２に走査
信号（ＳＣ．１〜ＳＣ．ｍ）を入力する。
とバッファ回路６０３とを有する。パルス出力回路６０１には、クロック信号（Ｇ＿ＣＬ
Ｋ）、クロック反転信号（Ｇ＿ＣＬＫＢ）及びスタートパルス信号（Ｇ＿ＳＰ）などが入
力されている。そして、それらの信号のタイミングに従って、出力制御回路６０２に走査
信号（ＳＣ．１〜ＳＣ．ｍ）を入力する。
ここで、出力制御回路６０２には出力制御信号（Ｇ＿ＥＮＡＢＬＥ）が入力されている。
そして、出力制御信号（Ｇ＿ＥＮＡＢＬＥ）により、信号の書き込みを停止する画素行の
選択を停止するように制御している。出力制御回路６０２から出力された走査信号（ＳＣ
．１〜ＳＣ．ｍ）はバッファ回路６０３によって、電流供給能力の高い画素選択信号（Ｇ
．１〜Ｇ．ｍ）に変換され、走査線Ｇ１〜Ｇｍに入力される。
そして、出力制御信号（Ｇ＿ＥＮＡＢＬＥ）により、信号の書き込みを停止する画素行の
選択を停止するように制御している。出力制御回路６０２から出力された走査信号（ＳＣ
．１〜ＳＣ．ｍ）はバッファ回路６０３によって、電流供給能力の高い画素選択信号（Ｇ
．１〜Ｇ．ｍ）に変換され、走査線Ｇ１〜Ｇｍに入力される。
次に、図６（ａ）のさらに詳しい構成例を図６（ｂ）に示す。また、図３３のタイミング
チャートを用いてこの走査線駆動回路の動作について説明する。
チャートを用いてこの走査線駆動回路の動作について説明する。
パルス出力回路６１１は複数段のフリップフロップ回路（ＦＦ）６１４とＡＮＤゲート６
１５を有し、ＡＮＤゲート６１５の二つの入力端子は、隣り合うフリップフロップ回路（
ＦＦ）６１４の出力端子が接続されている。つまり、各段のフリップフロップ回路（ＦＦ
）６１４はＡＮＤゲート６１５より一つ冗長に設けられ、隣り合うフリップフロップ回路
（ＦＦ）６１４の出力が、走査線Ｇ１〜Ｇｍに対応して設けられた各段のＡＮＤゲート６
１５に入力される。
１５を有し、ＡＮＤゲート６１５の二つの入力端子は、隣り合うフリップフロップ回路（
ＦＦ）６１４の出力端子が接続されている。つまり、各段のフリップフロップ回路（ＦＦ
）６１４はＡＮＤゲート６１５より一つ冗長に設けられ、隣り合うフリップフロップ回路
（ＦＦ）６１４の出力が、走査線Ｇ１〜Ｇｍに対応して設けられた各段のＡＮＤゲート６
１５に入力される。
それぞれのフリップフロップ回路（ＦＦ）６１４にはクロック信号（Ｇ＿ＣＬＫ）、クロ
ック反転信号（Ｇ＿ＣＬＫＢ）が入力され、フリップフロップ回路６１４の第１段目にス
タートパルス信号（Ｇ＿ＳＰ）が入力される。図３３においてパルス３３０１がスタート
パルス信号である。このパルス３３０１は、次の段のフリップフロップ回路６１４に入力
される際にクロック信号の１パルス分遅れる。よって、冗長に設けられた第１段目のフリ
ップフロップ回路６１４と次の段のフリップフロップ回路６１４の出力が入力される一段
目のＡＮＤゲート６１５の出力はパルス３３０２のようにクロック信号の１パルス分にな
る。このパルス３３０２は走査信号ＳＣ．１として出力制御回路６１２の一段目に対応し
たＡＮＤゲート６１６の一方の入力端子に入力される。同様にｉ行目のＡＮＤゲート６１
５の出力はパルス３３０３、ｍ行目のＡＮＤゲート６１５の出力はパルス３３０４のよう
にそれぞれ走査信号ＳＣ．ｉ、走査信号ＳＣ．ｍとして出力制御回路６１２のそれぞれの
段のＡＮＤゲート６１６の一方の入力端子に入力される。
ック反転信号（Ｇ＿ＣＬＫＢ）が入力され、フリップフロップ回路６１４の第１段目にス
タートパルス信号（Ｇ＿ＳＰ）が入力される。図３３においてパルス３３０１がスタート
パルス信号である。このパルス３３０１は、次の段のフリップフロップ回路６１４に入力
される際にクロック信号の１パルス分遅れる。よって、冗長に設けられた第１段目のフリ
ップフロップ回路６１４と次の段のフリップフロップ回路６１４の出力が入力される一段
目のＡＮＤゲート６１５の出力はパルス３３０２のようにクロック信号の１パルス分にな
る。このパルス３３０２は走査信号ＳＣ．１として出力制御回路６１２の一段目に対応し
たＡＮＤゲート６１６の一方の入力端子に入力される。同様にｉ行目のＡＮＤゲート６１
５の出力はパルス３３０３、ｍ行目のＡＮＤゲート６１５の出力はパルス３３０４のよう
にそれぞれ走査信号ＳＣ．ｉ、走査信号ＳＣ．ｍとして出力制御回路６１２のそれぞれの
段のＡＮＤゲート６１６の一方の入力端子に入力される。
また、出力制御回路６１２のそれぞれの段のＡＮＤゲート６１６の他方の入力端子には共
に出力制御信号（Ｇ＿ＥＮＡＢＬＥ）が入力されている。この出力制御信号にしたがって
それぞれの段のＡＮＤゲート６１６に入力された走査信号ＳＣ．１〜ＳＣ．ｍのタイミン
グで画素を選択するかしないかが制御される。つまり、ＡＮＤゲート６１６に、入力され
た走査信号ＳＣ．１〜ＳＣ．ｍのタイミングで画素を選択する場合には、走査信号ＳＣ１
．１〜ＳＣ．ｍはバッファ回路６１３の各段のバッファ回路６１７により電流供給能力の
高い画素選択信号Ｇ．１〜Ｇ．ｍに変換される。そして、それぞれの走査線Ｇ１〜Ｇｍに
画素選択信号Ｇ．１〜Ｇ．ｍが入力される。
に出力制御信号（Ｇ＿ＥＮＡＢＬＥ）が入力されている。この出力制御信号にしたがって
それぞれの段のＡＮＤゲート６１６に入力された走査信号ＳＣ．１〜ＳＣ．ｍのタイミン
グで画素を選択するかしないかが制御される。つまり、ＡＮＤゲート６１６に、入力され
た走査信号ＳＣ．１〜ＳＣ．ｍのタイミングで画素を選択する場合には、走査信号ＳＣ１
．１〜ＳＣ．ｍはバッファ回路６１３の各段のバッファ回路６１７により電流供給能力の
高い画素選択信号Ｇ．１〜Ｇ．ｍに変換される。そして、それぞれの走査線Ｇ１〜Ｇｍに
画素選択信号Ｇ．１〜Ｇ．ｍが入力される。
一方、ＡＮＤゲート６１６に入力された走査信号ＳＣ．１〜ＳＣ．ｍを出力しない場合に
は、図３３に示すように、ｉ行目の走査信号ＳＣ．ｉが出力されるタイミングと同時に出
力制御信号（Ｇ＿ＥＮＡＢＬＥ）にパルス３３０８が入力され、ｉ行目の画素を選択する
画素選択信号Ｇ．ｉのパルスは出力されない。なお、パルス３３０８は、Ｌレベルの信号
であり、１フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを
行うｉ行目における画素一行分の信号のデータが、すでにそのｉ行目の画素へ書き込まれ
ている信号のデータと同じ場合に入力される信号である。こうして、ｉ行目の画素が接続
された走査線には画素選択信号Ｇ．ｉのパルスは入力されず、ｉ行目の画素は選択されな
い。
は、図３３に示すように、ｉ行目の走査信号ＳＣ．ｉが出力されるタイミングと同時に出
力制御信号（Ｇ＿ＥＮＡＢＬＥ）にパルス３３０８が入力され、ｉ行目の画素を選択する
画素選択信号Ｇ．ｉのパルスは出力されない。なお、パルス３３０８は、Ｌレベルの信号
であり、１フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを
行うｉ行目における画素一行分の信号のデータが、すでにそのｉ行目の画素へ書き込まれ
ている信号のデータと同じ場合に入力される信号である。こうして、ｉ行目の画素が接続
された走査線には画素選択信号Ｇ．ｉのパルスは入力されず、ｉ行目の画素は選択されな
い。
なお、本実施の形態に適用可能な走査線駆動回路１０２の構成は図６の構成に限られない
。よって、ある走査線に接続された画素を選択しないとき、その走査線をフローティング
にするような構成であってもよい。
。よって、ある走査線に接続された画素を選択しないとき、その走査線をフローティング
にするような構成であってもよい。
なお、画素を選択する信号を走査線に入力すると、走査線の配線交差容量や走査線に接続
されたトランジスタのゲート容量に代表される負荷容量に電荷を充放電することになる。
そこで、本実施の形態に示す表示装置のように、信号の書き込みを行う走査線に接続され
ている画素行の信号のデータが、すでにその画素行に書き込まれている信号のデータと等
しいとき、その画素行の接続された走査線にその画素行を選択する信号を入力しないよう
にすると、充放電の回数を減らすことができ、消費電力を低減することができる。
されたトランジスタのゲート容量に代表される負荷容量に電荷を充放電することになる。
そこで、本実施の形態に示す表示装置のように、信号の書き込みを行う走査線に接続され
ている画素行の信号のデータが、すでにその画素行に書き込まれている信号のデータと等
しいとき、その画素行の接続された走査線にその画素行を選択する信号を入力しないよう
にすると、充放電の回数を減らすことができ、消費電力を低減することができる。
また、本発明の表示装置は、信号線駆動回路１０１にも出力制御回路を有していることが
好ましい。そして、１フレーム期間中のあるサブフレーム期間において、画素への信号の
書き込みを行う画素行における一行分の信号のデータが、すでにその画素行へ書き込まれ
ている一行分の信号のデータと同じ場合には、信号線駆動回路１０１の出力制御回路もビ
デオ信号を出力しないようにするとよい。そのときの、信号線駆動回路１０１からの出力
は、画素を点灯状態とする信号でもよいし、非点灯状態とする信号でもよい。１行前の信
号と同じ信号を入力してもよい。同じ信号の場合、充放電しないので、電力を消費しない
。信号線には、できるだけ消費電力がかからないような信号を入力すればよい。また、信
号線Ｓ１〜Ｓｎをフローティングにしてもよい。なぜなら、画素に信号を入力しないため
、信号線の電位は何でもよい。そのため、最も消費電力が少なくなるような状態にすれば
よい。
好ましい。そして、１フレーム期間中のあるサブフレーム期間において、画素への信号の
書き込みを行う画素行における一行分の信号のデータが、すでにその画素行へ書き込まれ
ている一行分の信号のデータと同じ場合には、信号線駆動回路１０１の出力制御回路もビ
デオ信号を出力しないようにするとよい。そのときの、信号線駆動回路１０１からの出力
は、画素を点灯状態とする信号でもよいし、非点灯状態とする信号でもよい。１行前の信
号と同じ信号を入力してもよい。同じ信号の場合、充放電しないので、電力を消費しない
。信号線には、できるだけ消費電力がかからないような信号を入力すればよい。また、信
号線Ｓ１〜Ｓｎをフローティングにしてもよい。なぜなら、画素に信号を入力しないため
、信号線の電位は何でもよい。そのため、最も消費電力が少なくなるような状態にすれば
よい。
そこで、その画素行分の信号線をフローティングにすると、さらに大幅な消費電力の低減
を図ることができる。なぜなら、走査線に接続されている画素分と同数の信号線の配線交
差容量への充放電を省略することができるからである。なお、フローティングにしなくと
も、その信号線に入力した直前の信号をそのまま出力するようにしても、その信号線には
すでに配線交差容量への充放電が完了しているため、それほど消費電力はかからないから
である。
を図ることができる。なぜなら、走査線に接続されている画素分と同数の信号線の配線交
差容量への充放電を省略することができるからである。なお、フローティングにしなくと
も、その信号線に入力した直前の信号をそのまま出力するようにしても、その信号線には
すでに配線交差容量への充放電が完了しているため、それほど消費電力はかからないから
である。
なお、本発明の表示装置は、画素行を選択しているときに、信号線駆動回路から信号線の
一列づつにビデオ信号を入力し、画素の一つずつに信号の書き込みを行う点順次方式であ
ってもよいし、選択している画素行の全ての画素に同時に信号の書き込みを行う線順次方
式であってもよい。
一列づつにビデオ信号を入力し、画素の一つずつに信号の書き込みを行う点順次方式であ
ってもよいし、選択している画素行の全ての画素に同時に信号の書き込みを行う線順次方
式であってもよい。
なお、本実施の形態において、説明した駆動方法は部分表示（いわゆるパーシャル表示）
を行う際にも用いることができる。つまり、図７６（Ａ）は画面全面に表示を行う場合を
示しており、図７６（Ｂ）は上部に表示をし、下部は非表示としている場合であり、図７
６（Ｃ）は上部と下部を非表示とし、その間の領域を表示領域としている場合である。非
表示領域の画素に一度、非表示とする信号が書き込まれたら、表示領域の画素にくり返し
信号の書き込みを行う際には非表示領域の画素を選択しないようにすれば消費電力を減ら
すことができる。なお、リフレッシュ動作として、表示領域の画素へ信号を数回書き込ん
だら、非表示領域の画素も非表示とする信号を書き込むようにしてもよい。
を行う際にも用いることができる。つまり、図７６（Ａ）は画面全面に表示を行う場合を
示しており、図７６（Ｂ）は上部に表示をし、下部は非表示としている場合であり、図７
６（Ｃ）は上部と下部を非表示とし、その間の領域を表示領域としている場合である。非
表示領域の画素に一度、非表示とする信号が書き込まれたら、表示領域の画素にくり返し
信号の書き込みを行う際には非表示領域の画素を選択しないようにすれば消費電力を減ら
すことができる。なお、リフレッシュ動作として、表示領域の画素へ信号を数回書き込ん
だら、非表示領域の画素も非表示とする信号を書き込むようにしてもよい。
（実施の形態２）
本実施の形態においては、本発明の線順次方式の表示装置とその動作について説明する。
本実施の形態においては、本発明の線順次方式の表示装置とその動作について説明する。
図３に線順次方式の表示装置の模式図を示す。信号線駆動回路３０１が図１の表示装置の
信号線駆動回路１０１に相当する。他の共通するところは図１と共通の符号を用いて、そ
の説明を省略する。
信号線駆動回路１０１に相当する。他の共通するところは図１と共通の符号を用いて、そ
の説明を省略する。
信号線駆動回路３０１は、パルス出力回路３０２と、第１ラッチ回路３０３と、第２ラッ
チ回路３０４と、出力制御回路３０５と、を有する。
チ回路３０４と、出力制御回路３０５と、を有する。
パルス出力回路３０２には、クロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ＿ＣＬ
ＫＢ）、スタートパルス信号（Ｓ＿ＳＰ）などが入力される。そして、これらの信号のタ
イミングにしたがって、サンプリングパルスが出力される。
ＫＢ）、スタートパルス信号（Ｓ＿ＳＰ）などが入力される。そして、これらの信号のタ
イミングにしたがって、サンプリングパルスが出力される。
パルス出力回路３０２により出力されたサンプリングパルスは、第１のラッチ回路３０３
に入力される。第１のラッチ回路３０３にはビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）が入力
されており、サンプリングパルスが入力されるタイミングに従って、第１のラッチ回路３
０３の各段にビデオ信号のデータを保持する。
に入力される。第１のラッチ回路３０３にはビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）が入力
されており、サンプリングパルスが入力されるタイミングに従って、第１のラッチ回路３
０３の各段にビデオ信号のデータを保持する。
第１のラッチ回路３０３において、最終段までビデオ信号のデータの保持が完了すると、
水平帰線期間中に、第２のラッチ回路３０４にラッチパルス信号（Ｌａｔｃｈ Ｐｕｌｓ
ｅ）が入力され、第１のラッチ回路３０３に保持されていたビデオ信号のデータは、一斉
に第２のラッチ回路３０４に転送される。その後、第２のラッチ回路３０４に保持された
ビデオ信号のデータは画素１行分が同時に出力制御回路３０５に出力される。
水平帰線期間中に、第２のラッチ回路３０４にラッチパルス信号（Ｌａｔｃｈ Ｐｕｌｓ
ｅ）が入力され、第１のラッチ回路３０３に保持されていたビデオ信号のデータは、一斉
に第２のラッチ回路３０４に転送される。その後、第２のラッチ回路３０４に保持された
ビデオ信号のデータは画素１行分が同時に出力制御回路３０５に出力される。
出力制御回路３０５には出力制御信号（Ｓ＿ＥＮＡＢＬＥ）が入力されている。そして、
出力制御信号のレベルにより、出力制御回路３０５がビデオ信号を出力するかしないかを
決定する。つまり、ビデオ信号を信号線Ｓ１〜Ｓｎに入力するかしないかを決定する。な
お、本実施の形態の表示装置は、信号線駆動回路に出力制御回路３０５を有していなくと
も消費電力の低減を図ることができるが、出力制御回路３０５を有することにより、さら
なる消費電力の低減を図ることができる。出力制御回路３０５により、ビデオ信号を出力
しない場合には、信号線Ｓ１〜Ｓｎをフローティングにしてもいいし、信号線Ｓ１〜Ｓｎ
に固定電位を出力してもいいし、前の行の画素へ入力していたのと同じ信号を出力し続け
てもよい。つまり、消費電力が小さくなるような電位を出力しておけばよい。消費電力を
低減するには、電荷の充放電を行わないようにすればよい。電位を変化させると電荷が充
放電されるので、電位を変化させなければよい。
出力制御信号のレベルにより、出力制御回路３０５がビデオ信号を出力するかしないかを
決定する。つまり、ビデオ信号を信号線Ｓ１〜Ｓｎに入力するかしないかを決定する。な
お、本実施の形態の表示装置は、信号線駆動回路に出力制御回路３０５を有していなくと
も消費電力の低減を図ることができるが、出力制御回路３０５を有することにより、さら
なる消費電力の低減を図ることができる。出力制御回路３０５により、ビデオ信号を出力
しない場合には、信号線Ｓ１〜Ｓｎをフローティングにしてもいいし、信号線Ｓ１〜Ｓｎ
に固定電位を出力してもいいし、前の行の画素へ入力していたのと同じ信号を出力し続け
てもよい。つまり、消費電力が小さくなるような電位を出力しておけばよい。消費電力を
低減するには、電荷の充放電を行わないようにすればよい。電位を変化させると電荷が充
放電されるので、電位を変化させなければよい。
ここで、本実施の形態の線順次の方式の表示装置の信号線駆動回路３０１に適用可能な信
号線駆動回路の一例を図８（ａ）に示す。
号線駆動回路の一例を図８（ａ）に示す。
図８（ａ）に示す信号線駆動回路はパルス出力回路８０１、第１のラッチ回路８０２、第
２のラッチ回路８０３、出力制御回路８０４を有する。パルス出力回路８０１には、クロ
ック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ＿ＣＬＫＢ）、スタートパルス信号（Ｓ
＿ＳＰ）が入力される。これらの信号にしたがって順次サンプリングパルスが出力される
。
２のラッチ回路８０３、出力制御回路８０４を有する。パルス出力回路８０１には、クロ
ック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ＿ＣＬＫＢ）、スタートパルス信号（Ｓ
＿ＳＰ）が入力される。これらの信号にしたがって順次サンプリングパルスが出力される
。
パルス出力回路８０１から出力されるサンプリングパルスは第１のラッチ回路８０２に入
力され、その信号のタイミングにしたがってビデオ信号（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ
Ｄａｔａ）が第１のラッチ回路８０２に保持される。
力され、その信号のタイミングにしたがってビデオ信号（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ
Ｄａｔａ）が第１のラッチ回路８０２に保持される。
第１のラッチ回路８０２において、最終段までビデオ信号の保持が完了すると、水平帰線
期間中に、第２のラッチ回路８０３にラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）が入力さ
れ、第１のラッチ回路８０２に保持されていたビデオ信号は、一斉に第２のラッチ回路８
０３に転送される。
期間中に、第２のラッチ回路８０３にラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）が入力さ
れ、第１のラッチ回路８０２に保持されていたビデオ信号は、一斉に第２のラッチ回路８
０３に転送される。
第２のラッチ回路８０３に転送されたビデオ信号は、出力制御回路８０４に入力される。
さらに、出力制御回路８０４には出力制御信号（Ｓ＿ＥＮＡＢＬＥ）が入力されており、
この信号によりビデオ信号を信号線Ｓ１〜Ｓｎに出力するかしないかが制御される。
さらに、出力制御回路８０４には出力制御信号（Ｓ＿ＥＮＡＢＬＥ）が入力されており、
この信号によりビデオ信号を信号線Ｓ１〜Ｓｎに出力するかしないかが制御される。
なお、出力制御回路８０４では、ビデオ信号を出力しないときに、信号線Ｓ１〜Ｓｎをフ
ローティングにしてもいいし、固定電位を設定してもよい。固定電位としては、消費電力
を低減するような電位を設定しておけばよい。
ローティングにしてもいいし、固定電位を設定してもよい。固定電位としては、消費電力
を低減するような電位を設定しておけばよい。
なお、出力制御信号（Ｓ＿ＥＮＡＢＬＥ）は、１フレーム期間中のあるサブフレーム期間
において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータが
、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合に、出力制御
信号はＬレベルとなり、一行分のデータが一つでも異なる場合に出力制御信号がＨレベル
となる。
において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータが
、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合に、出力制御
信号はＬレベルとなり、一行分のデータが一つでも異なる場合に出力制御信号がＨレベル
となる。
つまり、出力制御信号（Ｓ＿ＥＮＡＢＬＥ）がＬレベルのときには、出力制御回路８０４
からビデオ信号が出力されず、Ｈレベルのとき出力制御回路８０４からビデオ信号が出力
される。
からビデオ信号が出力されず、Ｈレベルのとき出力制御回路８０４からビデオ信号が出力
される。
図８（ｂ）には、信号線駆動回路のさらに詳細な構成を示す。また、図３４のタイミング
チャートを用いてこの信号線駆動回路の動作について説明する。
チャートを用いてこの信号線駆動回路の動作について説明する。
パルス出力回路８１１はフリップフロップ回路（ＦＦ）８１５等を複数段用いて構成され
、クロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ＿ＣＬＫＢ）、スタートパルス信
号（Ｓ＿ＳＰ）が入力される。
、クロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ＿ＣＬＫＢ）、スタートパルス信
号（Ｓ＿ＳＰ）が入力される。
なお、図３４において、ＴＧｉ−１、ＴＧｉ、ＴＧｉ＋１、ＴＧｉ＋２はあるサブフレー
ム期間におけるそれぞれｉ−１行目の画素、ｉ行目の画素、ｉ＋１行目、ｉ＋２行目の画
素へ入力するビデオ信号を信号線駆動回路の第１のラッチ回路８１２にラッチする期間を
示している。つまり、１ゲート選択期間に相当する。そして、ＴＧｉ−１にはビデオ信号
のデータ３４０４、ＴＧｉにはビデオ信号のデータ３４０５、ＴＧｉ＋１にはビデオ信号
のデータ３４０６が第１のラッチ回路８１２に入力される。
ム期間におけるそれぞれｉ−１行目の画素、ｉ行目の画素、ｉ＋１行目、ｉ＋２行目の画
素へ入力するビデオ信号を信号線駆動回路の第１のラッチ回路８１２にラッチする期間を
示している。つまり、１ゲート選択期間に相当する。そして、ＴＧｉ−１にはビデオ信号
のデータ３４０４、ＴＧｉにはビデオ信号のデータ３４０５、ＴＧｉ＋１にはビデオ信号
のデータ３４０６が第１のラッチ回路８１２に入力される。
まず、ＴＧｉ−１についての動作の説明をする。それぞれのフリップフロップ回路（ＦＦ
）８１５にはクロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ＿ＣＬＫＢ）が入力さ
れ、フリップフロップ回路８１５の第１段目にスタートパルス信号（Ｓ＿ＳＰ）が入力さ
れる。図３４において、パルス３４０１がＴＧｉ−１のスタートパルス信号である。
）８１５にはクロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ＿ＣＬＫＢ）が入力さ
れ、フリップフロップ回路８１５の第１段目にスタートパルス信号（Ｓ＿ＳＰ）が入力さ
れる。図３４において、パルス３４０１がＴＧｉ−１のスタートパルス信号である。
このパルス３４０１は、次の段のフリップフロップ回路８１５に入力される際にクロック
信号のパルス分遅れる。このパルス３４０２はサンプリングパルスＳａｍｐ．１として第
１のラッチ回路８１２の一列目の画素に対応したＬＡＴ１に入力される。同様にｎ段目の
フリップフロップ回路８１５の出力はパルス３４０３のようにサンプリングパルスＳａｍ
ｐ．ｎとして第１のラッチ回路８１２のｎ列目の画素に対応したＬＡＴ１に入力される。
信号のパルス分遅れる。このパルス３４０２はサンプリングパルスＳａｍｐ．１として第
１のラッチ回路８１２の一列目の画素に対応したＬＡＴ１に入力される。同様にｎ段目の
フリップフロップ回路８１５の出力はパルス３４０３のようにサンプリングパルスＳａｍ
ｐ．ｎとして第１のラッチ回路８１２のｎ列目の画素に対応したＬＡＴ１に入力される。
また、ＴＧｉ−１において、第１のラッチ回路８１２には、ビデオ信号のデータ３４０４
が入力されており、サンプリングパルスが入力されるタイミングに従って、画素の各列に
対応した各段のＬＡＴ１にビデオ信号を保持する。なお、ここでのサンプリングパルスが
入力されるタイミングとは、サンプリングパルスがＨレベルからＬレベルに立ち下がると
きのことである。このときに、第１のラッチ回路８１２に入力されているビデオ信号が、
第１のラッチ回路８１２のそれぞれの段に保持される。
が入力されており、サンプリングパルスが入力されるタイミングに従って、画素の各列に
対応した各段のＬＡＴ１にビデオ信号を保持する。なお、ここでのサンプリングパルスが
入力されるタイミングとは、サンプリングパルスがＨレベルからＬレベルに立ち下がると
きのことである。このときに、第１のラッチ回路８１２に入力されているビデオ信号が、
第１のラッチ回路８１２のそれぞれの段に保持される。
第１のラッチ回路８１２において、最終段までビデオ信号の保持が完了すると、水平帰線
期間中に、第２のラッチ回路８１３にラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）３４０７
が入力され、第１のラッチ回路８１２に保持されていたビデオ信号は、一斉に第２のラッ
チ回路８１３に転送される。その後、第２のラッチ回路８１３に保持されたビデオ信号は
１行分が同時に出力制御回路８１４へ入力される。
期間中に、第２のラッチ回路８１３にラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）３４０７
が入力され、第１のラッチ回路８１２に保持されていたビデオ信号は、一斉に第２のラッ
チ回路８１３に転送される。その後、第２のラッチ回路８１３に保持されたビデオ信号は
１行分が同時に出力制御回路８１４へ入力される。
なお、出力制御回路８１４には出力制御信号（Ｓ＿ＥＮＡＢＬＥ）が入力されており、こ
の信号のレベルによりビデオ信号を信号線Ｓ１〜Ｓｎに出力するかしないかが制御される
。
の信号のレベルによりビデオ信号を信号線Ｓ１〜Ｓｎに出力するかしないかが制御される
。
なお、出力制御信号（Ｓ＿ＥＮＡＢＬＥ）は、１フレーム期間中のあるサブフレーム期間
において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータが
、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合に、出力制御
信号はＬレベルとなり、一行分のデータが一つでも異なる場合に出力制御信号がＨレベル
となる。
において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータが
、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合に、出力制御
信号はＬレベルとなり、一行分のデータが一つでも異なる場合に出力制御信号がＨレベル
となる。
つまり、出力制御信号（Ｓ＿ＥＮＡＢＬＥ）がＬレベルのときには、出力制御回路８１４
の各段に設けられたアナログスイッチがオフするため出力制御回路８１４からビデオ信号
が出力されず、Ｈレベルのときには、各段に設けられたアナログスイッチがオンするため
出力制御回路８１４からビデオ信号が出力される。
の各段に設けられたアナログスイッチがオフするため出力制御回路８１４からビデオ信号
が出力されず、Ｈレベルのときには、各段に設けられたアナログスイッチがオンするため
出力制御回路８１４からビデオ信号が出力される。
続いて、ＴＧｉに移る。すると、出力制御信号（Ｓ＿ＥＮＡＢＬＥ）はＨレベルであるた
め第２のラッチ回路８１３に保持されたビデオ信号のデータ３４０４が出力制御回路８１
４を介して信号線Ｓ１〜Ｓｎに出力される。そして、再び、フリップフロップ回路８１５
の第１段目にスタートパルス信号（Ｓ＿ＳＰ）が入力される。パルス３４０８がＴＧｉの
スタートパルス信号である。すると、再びサンプリングパルスが出力される。そして、こ
のサンプリングパルスのタイミングに従ってビデオ信号のデータ３４０５が第１のラッチ
回路８１２の各段に保持される。そして、ラッチパルス３４０９が入力されると、このビ
デオ信号のデータ３４０５が第２のラッチ回路８１３に一斉に転送される。そして、この
ビデオ信号のデータ３４０５は１行分が同時に出力制御回路８１４へ入力される。
め第２のラッチ回路８１３に保持されたビデオ信号のデータ３４０４が出力制御回路８１
４を介して信号線Ｓ１〜Ｓｎに出力される。そして、再び、フリップフロップ回路８１５
の第１段目にスタートパルス信号（Ｓ＿ＳＰ）が入力される。パルス３４０８がＴＧｉの
スタートパルス信号である。すると、再びサンプリングパルスが出力される。そして、こ
のサンプリングパルスのタイミングに従ってビデオ信号のデータ３４０５が第１のラッチ
回路８１２の各段に保持される。そして、ラッチパルス３４０９が入力されると、このビ
デオ信号のデータ３４０５が第２のラッチ回路８１３に一斉に転送される。そして、この
ビデオ信号のデータ３４０５は１行分が同時に出力制御回路８１４へ入力される。
続いて、ＴＧｉ＋１に移る。すると、出力制御信号（Ｓ＿ＥＮＡＢＬＥ）はＬレベルであ
るため第２のラッチ回路８１３に保持されたビデオ信号のデータ３４０５は出力制御回路
８１４から出力されない。つまり、信号線Ｓ１〜Ｓｎはフローティングとなっている。そ
して、再び、フリップフロップ回路８１５の第１段目にスタートパルス信号（Ｓ＿ＳＰ）
が入力される。パルス３４１０がＴＧｉ＋１のスタートパルス信号である。すると、再び
サンプリングパルスが出力される。そして、このサンプリングパルスのタイミングに従っ
てビデオ信号のデータ３４０６が第１のラッチ回路８１２の各段に保持される。そして、
ラッチパルス３４１２が入力されると、このビデオ信号のデータ３４０６が第２のラッチ
回路８１３に一斉に転送される。そして、このビデオ信号のデータ３４０６は１行分が同
時に出力制御回路８１４へ入力される。
るため第２のラッチ回路８１３に保持されたビデオ信号のデータ３４０５は出力制御回路
８１４から出力されない。つまり、信号線Ｓ１〜Ｓｎはフローティングとなっている。そ
して、再び、フリップフロップ回路８１５の第１段目にスタートパルス信号（Ｓ＿ＳＰ）
が入力される。パルス３４１０がＴＧｉ＋１のスタートパルス信号である。すると、再び
サンプリングパルスが出力される。そして、このサンプリングパルスのタイミングに従っ
てビデオ信号のデータ３４０６が第１のラッチ回路８１２の各段に保持される。そして、
ラッチパルス３４１２が入力されると、このビデオ信号のデータ３４０６が第２のラッチ
回路８１３に一斉に転送される。そして、このビデオ信号のデータ３４０６は１行分が同
時に出力制御回路８１４へ入力される。
続いて、ＴＧｉ＋２に移る。すると、出力制御信号（Ｓ＿ＥＮＡＢＬＥ）はＨレベルであ
るため第２のラッチ回路８１３に保持されたビデオ信号のデータ３４０６が出力制御回路
８１４を介して信号線Ｓ１〜Ｓｎに出力される。また、再び、フリップフロップ回路８１
５の第１段目にスタートパルス信号（Ｓ＿ＳＰ）が入力される。パルス３４１３がＴＧｉ
＋２のスタートパルス信号である。
るため第２のラッチ回路８１３に保持されたビデオ信号のデータ３４０６が出力制御回路
８１４を介して信号線Ｓ１〜Ｓｎに出力される。また、再び、フリップフロップ回路８１
５の第１段目にスタートパルス信号（Ｓ＿ＳＰ）が入力される。パルス３４１３がＴＧｉ
＋２のスタートパルス信号である。
そして、書き込み期間においては、上述した動作を繰り返し、サブフレーム分のビデオ信
号の処理を行う。さらに、サブフレーム分の処理を繰り返すことで１フレームの画像を表
示することができる。
号の処理を行う。さらに、サブフレーム分の処理を繰り返すことで１フレームの画像を表
示することができる。
なお、ｉ行目の画素へ書き込むビデオ信号のデータがすでにｉ行目の画素に書き込まれて
いる信号のデータと等しいため、ｉ行目の画素への信号書き込み時間、つまり、ＴＧｉ＋
１の間は信号線Ｓ１〜Ｓｎをフローティングにしている。よって、信号線への充放電を省
略することができ、消費電力の低減を図ることができる。
いる信号のデータと等しいため、ｉ行目の画素への信号書き込み時間、つまり、ＴＧｉ＋
１の間は信号線Ｓ１〜Ｓｎをフローティングにしている。よって、信号線への充放電を省
略することができ、消費電力の低減を図ることができる。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に
変換する期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号
（Ｓ＿ＳＰ）のパルスを入力しないようにしてもよい。つまり、図６８に示すように、Ｔ
Ｇｉのときには、スタートパルス信号（Ｓ＿ＳＰ）のパルスを入力しない。よって、パル
ス出力回路８１１からサンプリングパルスが出力されないため、第１のラッチ回路８１２
でのビデオ信号のデータ３４０５の保持が行われない。したがって、第１のラッチ回路８
１２への電荷の充放電を省略することができる。よって、さらなる消費電力を低減するこ
とができる。他の信号の説明は図３４と同様であるので省略する。
変換する期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号
（Ｓ＿ＳＰ）のパルスを入力しないようにしてもよい。つまり、図６８に示すように、Ｔ
Ｇｉのときには、スタートパルス信号（Ｓ＿ＳＰ）のパルスを入力しない。よって、パル
ス出力回路８１１からサンプリングパルスが出力されないため、第１のラッチ回路８１２
でのビデオ信号のデータ３４０５の保持が行われない。したがって、第１のラッチ回路８
１２への電荷の充放電を省略することができる。よって、さらなる消費電力を低減するこ
とができる。他の信号の説明は図３４と同様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に
変換する期間においては、信号線駆動回路へビデオ信号の入力を停止するようにしてもよ
い。つまり、図６９に示すように、ＴＧｉのときには、ビデオ信号（Ｖｉｄｅｏ Ｄａｔ
ａ）を信号線駆動回路へ入力しないようにしてもよい。なぜならこのときＴＧｉで保持す
るビデオ信号は、信号線Ｓ１〜Ｓｎへ出力されないため、そもそもビデオ信号の入力をす
る必要がないからである。そして、このビデオ信号の入力を停止することにより、ビデオ
線への電荷の充放電が省略できるので消費電力が低減される。そして、ＴＧｉはビデオ線
へ消費電力が小さくなるような電位を入力すればよい。または、ビデオ信号をフローティ
ングにしてもよい。他の信号の説明は図３４と同様であるので省略する。なお、このよう
な場合、外部から信号が入力される接続端子と信号線駆動回路が画素部を挟んで形成され
ている場合に特に有効である。そのような構成を図８０に示す。図８０は、基板８０００
上に信号線駆動回路８００１、走査線駆動回路８００２、画素部８００３及び接続端子部
８００５を有している。画素部８００３上には、画素部８００３を覆うように対向電極８
００４が形成され、対向電極８００４は、接続端子部に形成された対向電極の低電源電位
が入力される複数の接続端子８００７から伸張した接続端子８００７のパッドより幅広の
配線とコンタクトホール８００８を介して接続されている。そして、ビデオ信号が入力さ
れる接続端子８００６はビデオ線８００９により信号線駆動回路８００１と接続されてい
る。本構成の場合には、対向電極８００４への電源供給ラインの抵抗（接続端子８００７
とＦＰＣ端子との接触抵抗や、対向電極８００４と接続端子８００７との間の配線抵抗な
ど）を小さくすることができる。よって、電源供給ラインでの電圧降下を低減し、対向電
極の電位を正常にすることができる。そして、ビデオ線８００９のように引き回し配線が
長くなっても、ビデオ線８００９の充放電を減らすことができるので消費電力の低減を図
ることができる。
変換する期間においては、信号線駆動回路へビデオ信号の入力を停止するようにしてもよ
い。つまり、図６９に示すように、ＴＧｉのときには、ビデオ信号（Ｖｉｄｅｏ Ｄａｔ
ａ）を信号線駆動回路へ入力しないようにしてもよい。なぜならこのときＴＧｉで保持す
るビデオ信号は、信号線Ｓ１〜Ｓｎへ出力されないため、そもそもビデオ信号の入力をす
る必要がないからである。そして、このビデオ信号の入力を停止することにより、ビデオ
線への電荷の充放電が省略できるので消費電力が低減される。そして、ＴＧｉはビデオ線
へ消費電力が小さくなるような電位を入力すればよい。または、ビデオ信号をフローティ
ングにしてもよい。他の信号の説明は図３４と同様であるので省略する。なお、このよう
な場合、外部から信号が入力される接続端子と信号線駆動回路が画素部を挟んで形成され
ている場合に特に有効である。そのような構成を図８０に示す。図８０は、基板８０００
上に信号線駆動回路８００１、走査線駆動回路８００２、画素部８００３及び接続端子部
８００５を有している。画素部８００３上には、画素部８００３を覆うように対向電極８
００４が形成され、対向電極８００４は、接続端子部に形成された対向電極の低電源電位
が入力される複数の接続端子８００７から伸張した接続端子８００７のパッドより幅広の
配線とコンタクトホール８００８を介して接続されている。そして、ビデオ信号が入力さ
れる接続端子８００６はビデオ線８００９により信号線駆動回路８００１と接続されてい
る。本構成の場合には、対向電極８００４への電源供給ラインの抵抗（接続端子８００７
とＦＰＣ端子との接触抵抗や、対向電極８００４と接続端子８００７との間の配線抵抗な
ど）を小さくすることができる。よって、電源供給ラインでの電圧降下を低減し、対向電
極の電位を正常にすることができる。そして、ビデオ線８００９のように引き回し配線が
長くなっても、ビデオ線８００９の充放電を減らすことができるので消費電力の低減を図
ることができる。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に
変換する期間においては、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫ
Ｂ）等の入力を停止するようにしてもよい。つまり、図７０に示すように、ＴＧｉのとき
には、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）を信号線駆動回
路へ入力しないようにしてもよい。例えば、クロック信号（Ｓ＿ＣＬＫ）とクロック反転
信号（Ｓ＿ＣＬＫＢ）とで互いに反転している一定の電位（一方がＨレベル、他方がＬレ
ベル）を入力するようにしてもよい。なぜなら、一定の電位にしておけば、電荷の充放電
が行われない。よって、消費電力が低減されるからである。他の信号の説明は図３４と同
様であるので省略する。
変換する期間においては、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫ
Ｂ）等の入力を停止するようにしてもよい。つまり、図７０に示すように、ＴＧｉのとき
には、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）を信号線駆動回
路へ入力しないようにしてもよい。例えば、クロック信号（Ｓ＿ＣＬＫ）とクロック反転
信号（Ｓ＿ＣＬＫＢ）とで互いに反転している一定の電位（一方がＨレベル、他方がＬレ
ベル）を入力するようにしてもよい。なぜなら、一定の電位にしておけば、電荷の充放電
が行われない。よって、消費電力が低減されるからである。他の信号の説明は図３４と同
様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に
変換する期間においては、ラッチパルスの入力を停止するようにしてもよい。つまり、図
１０４に示すように、ＴＧｉのときには、ラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）を信
号線駆動回路へ入力しないようにしてもよい。すると、第１のラッチ回路８１２から第２
のラッチ回路８１３への信号の転送が行われないため、電荷の充放電を省略することがで
きる。よって、消費電力を低減することができる。他の信号の説明は図３４と同様である
ので省略する。
変換する期間においては、ラッチパルスの入力を停止するようにしてもよい。つまり、図
１０４に示すように、ＴＧｉのときには、ラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）を信
号線駆動回路へ入力しないようにしてもよい。すると、第１のラッチ回路８１２から第２
のラッチ回路８１３への信号の転送が行われないため、電荷の充放電を省略することがで
きる。よって、消費電力を低減することができる。他の信号の説明は図３４と同様である
ので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に
変換する期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号
（Ｓ＿ＳＰ）のパルスを入力しないようにしてもよい。また、信号線駆動回路へビデオ信
号の入力を停止するようにしてもよい。つまり、図８２に示すように、ＴＧｉのときには
、スタートパルス信号（Ｓ＿ＳＰ）のパルスを入力しない。よって、パルス出力回路８１
１からサンプリングパルスが出力されないため、第１のラッチ回路８１２でのビデオ信号
のデータ３４０５の保持が行われない。したがって、第１のラッチ回路８１２への電荷の
充放電を省略することができる。また、ビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）を信号線駆
動回路へ入力しない。なぜならＴＧｉで保持したビデオ信号は、信号線Ｓ１〜Ｓｎへ出力
されないため、そもそもビデオ信号の入力をする必要がないからである。そして、このお
ビデオ信号の入力を停止することにより、ビデオ線への電荷の充放電が省略できるので消
費電力が低減される。そして、ＴＧｉはビデオ線へ消費電力が小さくなるような電位を入
力すればよい。よって、消費電力を低減することができる。他の信号の説明は図３４と同
様であるので省略する。
変換する期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号
（Ｓ＿ＳＰ）のパルスを入力しないようにしてもよい。また、信号線駆動回路へビデオ信
号の入力を停止するようにしてもよい。つまり、図８２に示すように、ＴＧｉのときには
、スタートパルス信号（Ｓ＿ＳＰ）のパルスを入力しない。よって、パルス出力回路８１
１からサンプリングパルスが出力されないため、第１のラッチ回路８１２でのビデオ信号
のデータ３４０５の保持が行われない。したがって、第１のラッチ回路８１２への電荷の
充放電を省略することができる。また、ビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）を信号線駆
動回路へ入力しない。なぜならＴＧｉで保持したビデオ信号は、信号線Ｓ１〜Ｓｎへ出力
されないため、そもそもビデオ信号の入力をする必要がないからである。そして、このお
ビデオ信号の入力を停止することにより、ビデオ線への電荷の充放電が省略できるので消
費電力が低減される。そして、ＴＧｉはビデオ線へ消費電力が小さくなるような電位を入
力すればよい。よって、消費電力を低減することができる。他の信号の説明は図３４と同
様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に
変換する期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号
（Ｓ＿ＳＰ）のパルスを入力しないようにしてもよい。また、クロック信号（Ｓ＿ＣＬＫ
）やクロック反転信号（Ｓ＿ＣＬＫＢ）等の入力を停止するようにしてもよい。つまり、
図８３に示すように、ＴＧｉのときには、スタートパルス信号（Ｓ＿ＳＰ）のパルスを入
力しない。よって、パルス出力回路８１１からサンプリングパルスが出力されないため、
第１のラッチ回路８１２でのビデオ信号のデータ３４０５の保持が行われない。したがっ
て、第１のラッチ回路８１２への電荷の充放電を省略することができる。よって、消費電
力を低減することができる。また、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ
＿ＣＬＫＢ）を信号線駆動回路へ入力しない。例えば、クロック信号（Ｓ＿ＣＬＫ）とク
ロック反転信号（Ｓ＿ＣＬＫＢ）で反転している一定の電位（一方がＨレベル、他方がＬ
レベル）を入力するようにしてもよい。なぜなら、一定の電位にしておけば、電荷の充放
電が行われない。よって、消費電力が低減されるからである。他の信号の説明は図３４と
同様であるので省略する。
変換する期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号
（Ｓ＿ＳＰ）のパルスを入力しないようにしてもよい。また、クロック信号（Ｓ＿ＣＬＫ
）やクロック反転信号（Ｓ＿ＣＬＫＢ）等の入力を停止するようにしてもよい。つまり、
図８３に示すように、ＴＧｉのときには、スタートパルス信号（Ｓ＿ＳＰ）のパルスを入
力しない。よって、パルス出力回路８１１からサンプリングパルスが出力されないため、
第１のラッチ回路８１２でのビデオ信号のデータ３４０５の保持が行われない。したがっ
て、第１のラッチ回路８１２への電荷の充放電を省略することができる。よって、消費電
力を低減することができる。また、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ
＿ＣＬＫＢ）を信号線駆動回路へ入力しない。例えば、クロック信号（Ｓ＿ＣＬＫ）とク
ロック反転信号（Ｓ＿ＣＬＫＢ）で反転している一定の電位（一方がＨレベル、他方がＬ
レベル）を入力するようにしてもよい。なぜなら、一定の電位にしておけば、電荷の充放
電が行われない。よって、消費電力が低減されるからである。他の信号の説明は図３４と
同様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に
変換する期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号
（Ｓ＿ＳＰ）のパルスを入力しないようにしてもよい。また、ラッチパルスの入力を停止
するようにしてもよい。つまり、図８４に示すように、ＴＧｉのときには、スタートパル
ス信号（Ｓ＿ＳＰ）のパルスを入力しない。よって、パルス出力回路８１１からサンプリ
ングパルスが出力されないため、第１のラッチ回路８１２でのビデオ信号のデータ３４０
５の保持が行われない。したがって、第１のラッチ回路８１２への電荷の充放電を省略す
ることができる。また、ラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）を信号線駆動回路へ入
力しない。すると、第１のラッチ回路８１２から第２のラッチ回路８１３への信号の転送
が行われないため、電荷の充放電を省略することができる。よって、さらに消費電力を低
減することができる。他の信号の説明は図３４と同様であるので省略する。
変換する期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号
（Ｓ＿ＳＰ）のパルスを入力しないようにしてもよい。また、ラッチパルスの入力を停止
するようにしてもよい。つまり、図８４に示すように、ＴＧｉのときには、スタートパル
ス信号（Ｓ＿ＳＰ）のパルスを入力しない。よって、パルス出力回路８１１からサンプリ
ングパルスが出力されないため、第１のラッチ回路８１２でのビデオ信号のデータ３４０
５の保持が行われない。したがって、第１のラッチ回路８１２への電荷の充放電を省略す
ることができる。また、ラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）を信号線駆動回路へ入
力しない。すると、第１のラッチ回路８１２から第２のラッチ回路８１３への信号の転送
が行われないため、電荷の充放電を省略することができる。よって、さらに消費電力を低
減することができる。他の信号の説明は図３４と同様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に
変換する期間においては、信号線駆動回路へビデオ信号の入力を停止するようにしてもよ
い。また、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）等の入力を
停止するようにしてもよい。つまり、図８５に示すように、ＴＧｉのときには、ビデオ信
号（Ｖｉｄｅｏ Ｄａｔａ）を信号線駆動回路へ入力しないようにしてもよい。なぜなら
ＴＧｉで保持したビデオ信号は、信号線Ｓ１〜Ｓｎへ出力されないため、そもそもビデオ
信号の入力をする必要がないからである。そして、このおビデオ信号の入力を停止するこ
とにより、ビデオ線への電荷の充放電が省略できるので消費電力が低減される。そして、
ＴＧｉはビデオ線へ消費電力が小さくなるような電位を入力すればよい。さらに、ＴＧｉ
のときには、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）を信号線
駆動回路へ入力しない。例えば、クロック信号（Ｓ＿ＣＬＫ）とクロック反転信号（Ｓ＿
ＣＬＫＢ）で反転している一定の電位（一方がＨレベル、他方がＬレベル）を入力するよ
うにしてもよい。なぜなら、一定の電位にしておけば、電荷の充放電が行われない。よっ
て、消費電力が低減されるからである。他の信号の説明は図３４と同様であるので省略す
る。
変換する期間においては、信号線駆動回路へビデオ信号の入力を停止するようにしてもよ
い。また、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）等の入力を
停止するようにしてもよい。つまり、図８５に示すように、ＴＧｉのときには、ビデオ信
号（Ｖｉｄｅｏ Ｄａｔａ）を信号線駆動回路へ入力しないようにしてもよい。なぜなら
ＴＧｉで保持したビデオ信号は、信号線Ｓ１〜Ｓｎへ出力されないため、そもそもビデオ
信号の入力をする必要がないからである。そして、このおビデオ信号の入力を停止するこ
とにより、ビデオ線への電荷の充放電が省略できるので消費電力が低減される。そして、
ＴＧｉはビデオ線へ消費電力が小さくなるような電位を入力すればよい。さらに、ＴＧｉ
のときには、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）を信号線
駆動回路へ入力しない。例えば、クロック信号（Ｓ＿ＣＬＫ）とクロック反転信号（Ｓ＿
ＣＬＫＢ）で反転している一定の電位（一方がＨレベル、他方がＬレベル）を入力するよ
うにしてもよい。なぜなら、一定の電位にしておけば、電荷の充放電が行われない。よっ
て、消費電力が低減されるからである。他の信号の説明は図３４と同様であるので省略す
る。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に
変換する期間においては、信号線駆動回路へビデオ信号の入力を停止するようにしてもよ
い。また、ラッチパルスの入力を停止するようにしてもよい。つまり、図８６に示すよう
に、ＴＧｉのときには、ビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）を信号線駆動回路へ入力し
ないようにしてもよい。なぜならＴＧｉで保持したビデオ信号は、信号線Ｓ１〜Ｓｎへ出
力されないため、そもそもビデオ信号の入力をする必要がないからである。そして、この
おビデオ信号の入力を停止することにより、ビデオ線への電荷の充放電が省略できるので
消費電力が低減される。そして、ＴＧｉはビデオ線へ消費電力が小さくなるような電位を
入力すればよい。また、ＴＧｉのときには、ラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）を
信号線駆動回路へ入力しない。すると、第１のラッチ回路８１２から第２のラッチ回路８
１３への信号の転送が行われないため、電荷の充放電を省略することができる。よって、
消費電力を低減することができる。他の信号の説明は図３４と同様であるので省略する。
変換する期間においては、信号線駆動回路へビデオ信号の入力を停止するようにしてもよ
い。また、ラッチパルスの入力を停止するようにしてもよい。つまり、図８６に示すよう
に、ＴＧｉのときには、ビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）を信号線駆動回路へ入力し
ないようにしてもよい。なぜならＴＧｉで保持したビデオ信号は、信号線Ｓ１〜Ｓｎへ出
力されないため、そもそもビデオ信号の入力をする必要がないからである。そして、この
おビデオ信号の入力を停止することにより、ビデオ線への電荷の充放電が省略できるので
消費電力が低減される。そして、ＴＧｉはビデオ線へ消費電力が小さくなるような電位を
入力すればよい。また、ＴＧｉのときには、ラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）を
信号線駆動回路へ入力しない。すると、第１のラッチ回路８１２から第２のラッチ回路８
１３への信号の転送が行われないため、電荷の充放電を省略することができる。よって、
消費電力を低減することができる。他の信号の説明は図３４と同様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に
変換する期間においては、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫ
Ｂ）等の入力を停止するようにしてもよい。また、ラッチパルスの入力を停止するように
してもよい。つまり、図８７に示すように、ＴＧｉのときには、クロック信号（Ｓ＿ＣＬ
Ｋ）やクロック反転信号（Ｓ＿ＣＬＫＢ）を信号線駆動回路へ入力しないようにしてもよ
い。例えば、クロック信号（Ｓ＿ＣＬＫ）とクロック反転信号（Ｓ＿ＣＬＫＢ）で反転し
ている一定の電位（一方がＨレベル、他方がＬレベル）を入力するようにしてもよい。な
ぜなら、一定の電位にしておけば、電荷の充放電が行われない。よって、消費電力が低減
されるからである。さらに、ＴＧｉのときには、ラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ
）を信号線駆動回路へ入力しないようにしてもよい。すると、第１のラッチ回路８１２か
ら第２のラッチ回路８１３への信号の転送が行われないため、電荷の充放電を省略するこ
とができる。よって、消費電力を低減することができる。他の信号の説明は図３４と同様
であるので省略する。
変換する期間においては、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫ
Ｂ）等の入力を停止するようにしてもよい。また、ラッチパルスの入力を停止するように
してもよい。つまり、図８７に示すように、ＴＧｉのときには、クロック信号（Ｓ＿ＣＬ
Ｋ）やクロック反転信号（Ｓ＿ＣＬＫＢ）を信号線駆動回路へ入力しないようにしてもよ
い。例えば、クロック信号（Ｓ＿ＣＬＫ）とクロック反転信号（Ｓ＿ＣＬＫＢ）で反転し
ている一定の電位（一方がＨレベル、他方がＬレベル）を入力するようにしてもよい。な
ぜなら、一定の電位にしておけば、電荷の充放電が行われない。よって、消費電力が低減
されるからである。さらに、ＴＧｉのときには、ラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ
）を信号線駆動回路へ入力しないようにしてもよい。すると、第１のラッチ回路８１２か
ら第２のラッチ回路８１３への信号の転送が行われないため、電荷の充放電を省略するこ
とができる。よって、消費電力を低減することができる。他の信号の説明は図３４と同様
であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に
変換する期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号
（Ｓ＿ＳＰ）のパルスを入力しないようにしてもよい。また、信号線駆動回路へビデオ信
号の入力を停止するようにしてもよい。また、クロック信号（Ｓ＿ＣＬＫ）やクロック反
転信号（Ｓ＿ＣＬＫＢ）等の入力を停止するようにしてもよい。つまり、図８８に示すよ
うに、ＴＧｉのときには、スタートパルス信号（Ｓ＿ＳＰ）のパルスを入力しない。よっ
て、パルス出力回路８１１からサンプリングパルスが出力されないため、第１のラッチ回
路８１２でのビデオ信号のデータ３４０５の保持が行われない。したがって、第１のラッ
チ回路８１２への電荷の充放電を省略することができる。また、ビデオ信号（Ｖｉｄｅｏ
Ｄａｔａ）を信号線駆動回路へ入力しない。なぜならＴＧｉで保持したビデオ信号は、
信号線Ｓ１〜Ｓｎへ出力されないため、そもそもビデオ信号の入力をする必要がないから
である。そして、このおビデオ信号の入力を停止することにより、ビデオ線への電荷の充
放電が省略できるので消費電力が低減される。そして、ＴＧｉはビデオ線へ消費電力が小
さくなるような電位を入力すればよい。よって、消費電力を低減することができる。また
、ＴＧｉのときには、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）
を信号線駆動回路へ入力しないようにしてもよい。例えば、クロック信号（Ｓ＿ＣＬＫ）
とクロック反転信号（Ｓ＿ＣＬＫＢ）で反転している一定の電位（一方がＨレベル、他方
がＬレベル）を入力するようにしてもよい。なぜなら、一定の電位にしておけば、電荷の
充放電が行われない。よって、消費電力が低減されるからである。他の信号の説明は図３
４と同様であるので省略する。
変換する期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号
（Ｓ＿ＳＰ）のパルスを入力しないようにしてもよい。また、信号線駆動回路へビデオ信
号の入力を停止するようにしてもよい。また、クロック信号（Ｓ＿ＣＬＫ）やクロック反
転信号（Ｓ＿ＣＬＫＢ）等の入力を停止するようにしてもよい。つまり、図８８に示すよ
うに、ＴＧｉのときには、スタートパルス信号（Ｓ＿ＳＰ）のパルスを入力しない。よっ
て、パルス出力回路８１１からサンプリングパルスが出力されないため、第１のラッチ回
路８１２でのビデオ信号のデータ３４０５の保持が行われない。したがって、第１のラッ
チ回路８１２への電荷の充放電を省略することができる。また、ビデオ信号（Ｖｉｄｅｏ
Ｄａｔａ）を信号線駆動回路へ入力しない。なぜならＴＧｉで保持したビデオ信号は、
信号線Ｓ１〜Ｓｎへ出力されないため、そもそもビデオ信号の入力をする必要がないから
である。そして、このおビデオ信号の入力を停止することにより、ビデオ線への電荷の充
放電が省略できるので消費電力が低減される。そして、ＴＧｉはビデオ線へ消費電力が小
さくなるような電位を入力すればよい。よって、消費電力を低減することができる。また
、ＴＧｉのときには、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）
を信号線駆動回路へ入力しないようにしてもよい。例えば、クロック信号（Ｓ＿ＣＬＫ）
とクロック反転信号（Ｓ＿ＣＬＫＢ）で反転している一定の電位（一方がＨレベル、他方
がＬレベル）を入力するようにしてもよい。なぜなら、一定の電位にしておけば、電荷の
充放電が行われない。よって、消費電力が低減されるからである。他の信号の説明は図３
４と同様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に
変換する期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号
（Ｓ＿ＳＰ）のパルスを入力しないようにしてもよい。また、クロック信号（Ｓ＿ＣＬＫ
）やクロック反転信号（Ｓ＿ＣＬＫＢ）等の入力を停止するようにしてもよい。また、ラ
ッチパルスの入力を停止するようにしてもよい。つまり、図８９に示すように、ＴＧｉの
ときには、スタートパルス信号（Ｓ＿ＳＰ）のパルスを入力しない。よって、パルス出力
回路８１１からサンプリングパルスが出力されないため、第１のラッチ回路８１２でのビ
デオ信号のデータ３４０５の保持が行われない。したがって、第１のラッチ回路８１２へ
の電荷の充放電を省略することができる。よって、消費電力を低減することができる。ま
た、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）を信号線駆動回路
へ入力しない。例えば、クロック信号（Ｓ＿ＣＬＫ）とクロック反転信号（Ｓ＿ＣＬＫＢ
）で反転している一定の電位（一方がＨレベル、他方がＬレベル）を入力するようにして
もよい。なぜなら、一定の電位にしておけば、電荷の充放電が行われない。よって、消費
電力が低減されるからである。また、ＴＧｉのときには、ラッチパルス（Ｌａｔｃｈ Ｐ
ｕｌｓｅ）を信号線駆動回路へ入力しないようにしてもよい。すると、第１のラッチ回路
８１２から第２のラッチ回路８１３への信号の転送が行われないため、電荷の充放電を省
略することができる。よって、消費電力を低減することができる。他の信号の説明は図３
４と同様であるので省略する。
変換する期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号
（Ｓ＿ＳＰ）のパルスを入力しないようにしてもよい。また、クロック信号（Ｓ＿ＣＬＫ
）やクロック反転信号（Ｓ＿ＣＬＫＢ）等の入力を停止するようにしてもよい。また、ラ
ッチパルスの入力を停止するようにしてもよい。つまり、図８９に示すように、ＴＧｉの
ときには、スタートパルス信号（Ｓ＿ＳＰ）のパルスを入力しない。よって、パルス出力
回路８１１からサンプリングパルスが出力されないため、第１のラッチ回路８１２でのビ
デオ信号のデータ３４０５の保持が行われない。したがって、第１のラッチ回路８１２へ
の電荷の充放電を省略することができる。よって、消費電力を低減することができる。ま
た、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）を信号線駆動回路
へ入力しない。例えば、クロック信号（Ｓ＿ＣＬＫ）とクロック反転信号（Ｓ＿ＣＬＫＢ
）で反転している一定の電位（一方がＨレベル、他方がＬレベル）を入力するようにして
もよい。なぜなら、一定の電位にしておけば、電荷の充放電が行われない。よって、消費
電力が低減されるからである。また、ＴＧｉのときには、ラッチパルス（Ｌａｔｃｈ Ｐ
ｕｌｓｅ）を信号線駆動回路へ入力しないようにしてもよい。すると、第１のラッチ回路
８１２から第２のラッチ回路８１３への信号の転送が行われないため、電荷の充放電を省
略することができる。よって、消費電力を低減することができる。他の信号の説明は図３
４と同様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に
変換する期間においては、信号線駆動回路へビデオ信号の入力を停止するようにしてもよ
い。また、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）等の入力を
停止するようにしてもよい。また、ラッチパルスの入力を停止するようにしてもよい。つ
まり、図９０に示すように、ＴＧｉのときには、ビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）を
信号線駆動回路へ入力しないようにしてもよい。なぜならＴＧｉで保持したビデオ信号は
、信号線Ｓ１〜Ｓｎへ出力されないため、そもそもビデオ信号の入力をする必要がないか
らである。そして、このおビデオ信号の入力を停止することにより、ビデオ線への電荷の
充放電が省略できるので消費電力が低減される。そして、ＴＧｉはビデオ線へ消費電力が
小さくなるような電位を入力すればよい。さらに、ＴＧｉのときには、クロック信号（Ｓ
＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）を信号線駆動回路へ入力しない。例えば
、クロック信号（Ｓ＿ＣＬＫ）とクロック反転信号（Ｓ＿ＣＬＫＢ）で反転している一定
の電位（一方がＨレベル、他方がＬレベル）を入力するようにしてもよい。なぜなら、一
定の電位にしておけば、電荷の充放電が行われない。よって、消費電力が低減されるから
である。また、ＴＧｉのときには、ラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）を信号線駆
動回路へ入力しないようにしてもよい。すると、第１のラッチ回路８１２から第２のラッ
チ回路８１３への信号の転送が行われないため、電荷の充放電を省略することができる。
よって、消費電力を低減することができる。他の信号の説明は図３４と同様であるので省
略する。
変換する期間においては、信号線駆動回路へビデオ信号の入力を停止するようにしてもよ
い。また、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）等の入力を
停止するようにしてもよい。また、ラッチパルスの入力を停止するようにしてもよい。つ
まり、図９０に示すように、ＴＧｉのときには、ビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）を
信号線駆動回路へ入力しないようにしてもよい。なぜならＴＧｉで保持したビデオ信号は
、信号線Ｓ１〜Ｓｎへ出力されないため、そもそもビデオ信号の入力をする必要がないか
らである。そして、このおビデオ信号の入力を停止することにより、ビデオ線への電荷の
充放電が省略できるので消費電力が低減される。そして、ＴＧｉはビデオ線へ消費電力が
小さくなるような電位を入力すればよい。さらに、ＴＧｉのときには、クロック信号（Ｓ
＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）を信号線駆動回路へ入力しない。例えば
、クロック信号（Ｓ＿ＣＬＫ）とクロック反転信号（Ｓ＿ＣＬＫＢ）で反転している一定
の電位（一方がＨレベル、他方がＬレベル）を入力するようにしてもよい。なぜなら、一
定の電位にしておけば、電荷の充放電が行われない。よって、消費電力が低減されるから
である。また、ＴＧｉのときには、ラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）を信号線駆
動回路へ入力しないようにしてもよい。すると、第１のラッチ回路８１２から第２のラッ
チ回路８１３への信号の転送が行われないため、電荷の充放電を省略することができる。
よって、消費電力を低減することができる。他の信号の説明は図３４と同様であるので省
略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に
変換する期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号
（Ｓ＿ＳＰ）のパルスを入力しないようにしてもよい。また、信号線駆動回路へビデオ信
号の入力を停止するようにしてもよい。また、クロック信号（Ｓ＿ＣＬＫ）やクロック反
転信号（Ｓ＿ＣＬＫＢ）等の入力を停止するようにしてもよい。また、ラッチパルスの入
力を停止するようにしてもよい。つまり、図９１に示すように、ＴＧｉのときには、スタ
ートパルス信号（Ｓ＿ＳＰ）のパルスを入力しない。よって、パルス出力回路８１１から
サンプリングパルスが出力されないため、第１のラッチ回路８１２でのビデオ信号のデー
タ３４０５の保持が行われない。したがって、第１のラッチ回路８１２への電荷の充放電
を省略することができる。また、ビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）を信号線駆動回路
へ入力しない。なぜならＴＧｉで保持したビデオ信号は、信号線Ｓ１〜Ｓｎへ出力されな
いため、そもそもビデオ信号の入力をする必要がないからである。そして、このおビデオ
信号の入力を停止することにより、ビデオ線への電荷の充放電が省略できるので消費電力
が低減される。そして、ＴＧｉはビデオ線へ消費電力が小さくなるような電位を入力すれ
ばよい。よって、消費電力を低減することができる。また、ＴＧｉのときには、クロック
信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）を信号線駆動回路へ入力しない
ようにしてもよい。例えば、クロック信号（Ｓ＿ＣＬＫ）とクロック反転信号（Ｓ＿ＣＬ
ＫＢ）で反転している一定の電位（一方がＨレベル、他方がＬレベル）を入力するように
してもよい。なぜなら、一定の電位にしておけば、電荷の充放電が行われない。よって、
消費電力が低減されるからである。また、ＴＧｉのときには、ラッチパルス（Ｌａｔｃｈ
Ｐｕｌｓｅ）を信号線駆動回路へ入力しないようにしてもよい。すると、第１のラッチ
回路８１２から第２のラッチ回路８１３への信号の転送が行われないため、電荷の充放電
を省略することができる。よって、消費電力を低減することができる。他の信号の説明は
図３４と同様であるので省略する。
変換する期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号
（Ｓ＿ＳＰ）のパルスを入力しないようにしてもよい。また、信号線駆動回路へビデオ信
号の入力を停止するようにしてもよい。また、クロック信号（Ｓ＿ＣＬＫ）やクロック反
転信号（Ｓ＿ＣＬＫＢ）等の入力を停止するようにしてもよい。また、ラッチパルスの入
力を停止するようにしてもよい。つまり、図９１に示すように、ＴＧｉのときには、スタ
ートパルス信号（Ｓ＿ＳＰ）のパルスを入力しない。よって、パルス出力回路８１１から
サンプリングパルスが出力されないため、第１のラッチ回路８１２でのビデオ信号のデー
タ３４０５の保持が行われない。したがって、第１のラッチ回路８１２への電荷の充放電
を省略することができる。また、ビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）を信号線駆動回路
へ入力しない。なぜならＴＧｉで保持したビデオ信号は、信号線Ｓ１〜Ｓｎへ出力されな
いため、そもそもビデオ信号の入力をする必要がないからである。そして、このおビデオ
信号の入力を停止することにより、ビデオ線への電荷の充放電が省略できるので消費電力
が低減される。そして、ＴＧｉはビデオ線へ消費電力が小さくなるような電位を入力すれ
ばよい。よって、消費電力を低減することができる。また、ＴＧｉのときには、クロック
信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）を信号線駆動回路へ入力しない
ようにしてもよい。例えば、クロック信号（Ｓ＿ＣＬＫ）とクロック反転信号（Ｓ＿ＣＬ
ＫＢ）で反転している一定の電位（一方がＨレベル、他方がＬレベル）を入力するように
してもよい。なぜなら、一定の電位にしておけば、電荷の充放電が行われない。よって、
消費電力が低減されるからである。また、ＴＧｉのときには、ラッチパルス（Ｌａｔｃｈ
Ｐｕｌｓｅ）を信号線駆動回路へ入力しないようにしてもよい。すると、第１のラッチ
回路８１２から第２のラッチ回路８１３への信号の転送が行われないため、電荷の充放電
を省略することができる。よって、消費電力を低減することができる。他の信号の説明は
図３４と同様であるので省略する。
なお、本発明の表示装置に適用可能な信号線駆動回路はこれに限られない。つまり、１フ
レーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行に
おける一行分の画素のビデオ信号のデータが、すでにその画素行に書き込まれている一行
分の信号のデータと同じ場合に、その画素行が選択されていなければその画素行への信号
の書き込みは行われない。よって、前の行の画素へ入力した信号をそのまま信号線へ入力
し続けてもいいし、消費電力が小さくなる電位を信号線へ入力し続ける構成であってもよ
い。
レーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行に
おける一行分の画素のビデオ信号のデータが、すでにその画素行に書き込まれている一行
分の信号のデータと同じ場合に、その画素行が選択されていなければその画素行への信号
の書き込みは行われない。よって、前の行の画素へ入力した信号をそのまま信号線へ入力
し続けてもいいし、消費電力が小さくなる電位を信号線へ入力し続ける構成であってもよ
い。
よって、出力制御回路８１４は有していなくともよい。しかし、上述したように、前の行
の画素へ入力した信号をそのまま出力するとより消費電力が低減されるため、信号の書き
込みを停止する画素行のビデオ信号を、第１のラッチ回路８１２にてラッチさせるための
期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号（Ｓ＿Ｓ
Ｐ）のパルスを入力しないようにするか、ラッチパルスの入力を停止するようにするのが
望ましい。
の画素へ入力した信号をそのまま出力するとより消費電力が低減されるため、信号の書き
込みを停止する画素行のビデオ信号を、第１のラッチ回路８１２にてラッチさせるための
期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号（Ｓ＿Ｓ
Ｐ）のパルスを入力しないようにするか、ラッチパルスの入力を停止するようにするのが
望ましい。
つまり、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号
に変換する期間においては、ラッチパルスの入力を停止するようにする。つまり、図９２
に示すように、ＴＧｉのときには、ラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）を信号線駆
動回路へ入力しないようにしてもよい。すると、第１のラッチ回路８１２から第２のラッ
チ回路８１３への信号の転送が行われないため、電荷の充放電を省略することができる。
よって、消費電力を低減することができる。また、ＴＧｉでラッチパルスが入力されない
ことから、第１のラッチ回路８１２から第２のラッチ回路８１３へはビデオ信号のデータ
３４０５の転送が行われない。よって、第２のラッチ回路８１３にはビデオ信号のデータ
３４０４のデータがそのまま保持されている。そして、ＴＧｉ＋１においてもこの信号を
信号線Ｓ１〜Ｓｎへ出力する。よって、信号線Ｓ１〜Ｓｎへ改めて充放電を行う必要がな
いため消費電力を低減することができる。他の信号の説明は図３４と同様であるので省略
する。
に変換する期間においては、ラッチパルスの入力を停止するようにする。つまり、図９２
に示すように、ＴＧｉのときには、ラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）を信号線駆
動回路へ入力しないようにしてもよい。すると、第１のラッチ回路８１２から第２のラッ
チ回路８１３への信号の転送が行われないため、電荷の充放電を省略することができる。
よって、消費電力を低減することができる。また、ＴＧｉでラッチパルスが入力されない
ことから、第１のラッチ回路８１２から第２のラッチ回路８１３へはビデオ信号のデータ
３４０５の転送が行われない。よって、第２のラッチ回路８１３にはビデオ信号のデータ
３４０４のデータがそのまま保持されている。そして、ＴＧｉ＋１においてもこの信号を
信号線Ｓ１〜Ｓｎへ出力する。よって、信号線Ｓ１〜Ｓｎへ改めて充放電を行う必要がな
いため消費電力を低減することができる。他の信号の説明は図３４と同様であるので省略
する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に
変換する期間においては、ラッチパルスの入力を停止するようにする。また、信号のデー
タ保持の開始のきっかけとなるスタートパルス信号（Ｓ＿ＳＰ）のパルスを入力しないよ
うにしてもよい。つまり、図９３に示すように、ＴＧｉのときには、ラッチパルス（Ｌａ
ｔｃｈ Ｐｕｌｓｅ）を信号線駆動回路へ入力しないようにしてもよい。すると、第１の
ラッチ回路８１２から第２のラッチ回路８１３への信号の転送が行われないため、電荷の
充放電を省略することができる。よって、消費電力を低減することができる。また、ＴＧ
ｉでラッチパルスが入力されないことから、第１のラッチ回路８１２から第２のラッチ回
路８１３へはビデオ信号のデータ３４０５の転送が行われない。よって、第２のラッチ回
路８１３にはビデオ信号のデータ３４０４のデータがそのまま保持されている。そして、
ＴＧｉ＋１においてもこの信号を信号線Ｓ１〜Ｓｎへ出力する。よって、信号線Ｓ１〜Ｓ
ｎへ改めて充放電を行う必要がないため消費電力を低減することができる。また、ＴＧｉ
において、第１のラッチ回路８１２から第２のラッチ回路８１３へは信号の転送が行われ
ないため、ＴＧｉのときには、スタートパルス信号（Ｓ＿ＳＰ）のパルスを入力しない。
よって、パルス出力回路８１１からサンプリングパルスが出力されないため、第１のラッ
チ回路８１２でのビデオ信号のデータ３４０５の保持が行われない。したがって、第１の
ラッチ回路８１２への電荷の充放電を省略することができる。他の信号の説明は図３４と
同様であるので省略する。
変換する期間においては、ラッチパルスの入力を停止するようにする。また、信号のデー
タ保持の開始のきっかけとなるスタートパルス信号（Ｓ＿ＳＰ）のパルスを入力しないよ
うにしてもよい。つまり、図９３に示すように、ＴＧｉのときには、ラッチパルス（Ｌａ
ｔｃｈ Ｐｕｌｓｅ）を信号線駆動回路へ入力しないようにしてもよい。すると、第１の
ラッチ回路８１２から第２のラッチ回路８１３への信号の転送が行われないため、電荷の
充放電を省略することができる。よって、消費電力を低減することができる。また、ＴＧ
ｉでラッチパルスが入力されないことから、第１のラッチ回路８１２から第２のラッチ回
路８１３へはビデオ信号のデータ３４０５の転送が行われない。よって、第２のラッチ回
路８１３にはビデオ信号のデータ３４０４のデータがそのまま保持されている。そして、
ＴＧｉ＋１においてもこの信号を信号線Ｓ１〜Ｓｎへ出力する。よって、信号線Ｓ１〜Ｓ
ｎへ改めて充放電を行う必要がないため消費電力を低減することができる。また、ＴＧｉ
において、第１のラッチ回路８１２から第２のラッチ回路８１３へは信号の転送が行われ
ないため、ＴＧｉのときには、スタートパルス信号（Ｓ＿ＳＰ）のパルスを入力しない。
よって、パルス出力回路８１１からサンプリングパルスが出力されないため、第１のラッ
チ回路８１２でのビデオ信号のデータ３４０５の保持が行われない。したがって、第１の
ラッチ回路８１２への電荷の充放電を省略することができる。他の信号の説明は図３４と
同様であるので省略する。
つまり、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号
に変換する期間においては、ラッチパルスの入力を停止するようにする。また、信号線駆
動回路へビデオ信号の入力を停止するようにしてもよい。つまり、図９４に示すように、
ＴＧｉのときには、ラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）を信号線駆動回路へ入力し
ない。すると、第１のラッチ回路８１２から第２のラッチ回路８１３への信号の転送が行
われないため、電荷の充放電を省略することができる。よって、消費電力を低減すること
ができる。また、ＴＧｉでラッチパルスが入力されないことから、第１のラッチ回路８１
２から第２のラッチ回路８１３へはビデオ信号のデータ３４０５の転送が行われない。よ
って、第２のラッチ回路８１３にはビデオ信号のデータ３４０４のデータがそのまま保持
されている。そして、ＴＧｉ＋１においてもこの信号を信号線Ｓ１〜Ｓｎへ出力する。よ
って、信号線Ｓ１〜Ｓｎへ改めて充放電を行う必要がないため消費電力を低減することが
できる。ＴＧｉのときには、ビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）を信号線駆動回路へ入
力しないようにしてもよい。なぜならＴＧｉで保持したビデオ信号は、信号線Ｓ１〜Ｓｎ
へ出力されないため、そもそもビデオ信号の入力をする必要がないからである。そして、
このおビデオ信号の入力を停止することにより、ビデオ線への電荷の充放電が省略できる
ので消費電力が低減される。そして、ＴＧｉはビデオ線へ消費電力が小さくなるような電
位を入力すればよい。また、他の信号の説明は図３４と同様であるので省略する。
に変換する期間においては、ラッチパルスの入力を停止するようにする。また、信号線駆
動回路へビデオ信号の入力を停止するようにしてもよい。つまり、図９４に示すように、
ＴＧｉのときには、ラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）を信号線駆動回路へ入力し
ない。すると、第１のラッチ回路８１２から第２のラッチ回路８１３への信号の転送が行
われないため、電荷の充放電を省略することができる。よって、消費電力を低減すること
ができる。また、ＴＧｉでラッチパルスが入力されないことから、第１のラッチ回路８１
２から第２のラッチ回路８１３へはビデオ信号のデータ３４０５の転送が行われない。よ
って、第２のラッチ回路８１３にはビデオ信号のデータ３４０４のデータがそのまま保持
されている。そして、ＴＧｉ＋１においてもこの信号を信号線Ｓ１〜Ｓｎへ出力する。よ
って、信号線Ｓ１〜Ｓｎへ改めて充放電を行う必要がないため消費電力を低減することが
できる。ＴＧｉのときには、ビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）を信号線駆動回路へ入
力しないようにしてもよい。なぜならＴＧｉで保持したビデオ信号は、信号線Ｓ１〜Ｓｎ
へ出力されないため、そもそもビデオ信号の入力をする必要がないからである。そして、
このおビデオ信号の入力を停止することにより、ビデオ線への電荷の充放電が省略できる
ので消費電力が低減される。そして、ＴＧｉはビデオ線へ消費電力が小さくなるような電
位を入力すればよい。また、他の信号の説明は図３４と同様であるので省略する。
つまり、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号
に変換する期間においては、ラッチパルスの入力を停止するようにする。また、クロック
信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）等の入力を停止するようにする
。つまり、図９５に示すように、ＴＧｉのときには、ラッチパルス（Ｌａｔｃｈ Ｐｕｌ
ｓｅ）を信号線駆動回路へ入力しないようにしてもよい。すると、第１のラッチ回路８１
２から第２のラッチ回路８１３への信号の転送が行われないため、電荷の充放電を省略す
ることができる。よって、消費電力を低減することができる。また、ＴＧｉでラッチパル
スが入力されないことから、第１のラッチ回路８１２から第２のラッチ回路８１３へはビ
デオ信号のデータ３４０５の転送が行われない。よって、第２のラッチ回路８１３にはビ
デオ信号のデータ３４０４のデータがそのまま保持されている。そして、ＴＧｉ＋１にお
いてもこの信号を信号線Ｓ１〜Ｓｎへ出力する。よって、信号線Ｓ１〜Ｓｎへ改めて充放
電を行う必要がないため消費電力を低減することができる。また、ＴＧｉのときには、ク
ロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）を信号線駆動回路へ入力
しないようにしてもよい。例えば、クロック信号（Ｓ＿ＣＬＫ）とクロック反転信号（Ｓ
＿ＣＬＫＢ）で反転している一定の電位（一方がＨレベル、他方がＬレベル）を入力する
ようにしてもよい。なぜなら、一定の電位にしておけば、電荷の充放電が行われない。よ
って、消費電力が低減されるからである。他の信号の説明は図３４と同様であるので省略
する。
に変換する期間においては、ラッチパルスの入力を停止するようにする。また、クロック
信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）等の入力を停止するようにする
。つまり、図９５に示すように、ＴＧｉのときには、ラッチパルス（Ｌａｔｃｈ Ｐｕｌ
ｓｅ）を信号線駆動回路へ入力しないようにしてもよい。すると、第１のラッチ回路８１
２から第２のラッチ回路８１３への信号の転送が行われないため、電荷の充放電を省略す
ることができる。よって、消費電力を低減することができる。また、ＴＧｉでラッチパル
スが入力されないことから、第１のラッチ回路８１２から第２のラッチ回路８１３へはビ
デオ信号のデータ３４０５の転送が行われない。よって、第２のラッチ回路８１３にはビ
デオ信号のデータ３４０４のデータがそのまま保持されている。そして、ＴＧｉ＋１にお
いてもこの信号を信号線Ｓ１〜Ｓｎへ出力する。よって、信号線Ｓ１〜Ｓｎへ改めて充放
電を行う必要がないため消費電力を低減することができる。また、ＴＧｉのときには、ク
ロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）を信号線駆動回路へ入力
しないようにしてもよい。例えば、クロック信号（Ｓ＿ＣＬＫ）とクロック反転信号（Ｓ
＿ＣＬＫＢ）で反転している一定の電位（一方がＨレベル、他方がＬレベル）を入力する
ようにしてもよい。なぜなら、一定の電位にしておけば、電荷の充放電が行われない。よ
って、消費電力が低減されるからである。他の信号の説明は図３４と同様であるので省略
する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に
変換する期間においては、ラッチパルスの入力を停止するようにする。また、信号のデー
タ保持の開始のきっかけとなるスタートパルス信号（Ｓ＿ＳＰ）のパルスを入力しないよ
うにしてもよい。また、信号線駆動回路へビデオ信号の入力を停止するようにする。つま
り、図９６に示すように、ＴＧｉのときには、ラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）
を信号線駆動回路へ入力しないようにしてもよい。すると、第１のラッチ回路８１２から
第２のラッチ回路８１３への信号の転送が行われないため、電荷の充放電を省略すること
ができる。よって、消費電力を低減することができる。また、ＴＧｉでラッチパルスが入
力されないことから、第１のラッチ回路８１２から第２のラッチ回路８１３へはビデオ信
号のデータ３４０５の転送が行われない。よって、第２のラッチ回路８１３にはビデオ信
号のデータ３４０４のデータがそのまま保持されている。そして、ＴＧｉ＋１においても
この信号を信号線Ｓ１〜Ｓｎへ出力する。よって、信号線Ｓ１〜Ｓｎへ改めて充放電を行
う必要がないため消費電力を低減することができる。また、ＴＧｉにおいて、第１のラッ
チ回路８１２から第２のラッチ回路８１３へは信号の転送が行われないため、ＴＧｉのと
きには、スタートパルス信号（Ｓ＿ＳＰ）のパルスを入力しない。よって、パルス出力回
路８１１からサンプリングパルスが出力されないため、第１のラッチ回路８１２でのビデ
オ信号のデータ３４０５の保持が行われない。したがって、第１のラッチ回路８１２への
電荷の充放電を省略することができる。ＴＧｉのときには、ビデオ信号（Ｖｉｄｅｏ Ｄ
ａｔａ）を信号線駆動回路へ入力しないようにしてもよい。なぜならＴＧｉで保持したビ
デオ信号は、信号線Ｓ１〜Ｓｎへ出力されないため、そもそもビデオ信号の入力をする必
要がないからである。そして、このおビデオ信号の入力を停止することにより、ビデオ線
への電荷の充放電が省略できるので消費電力が低減される。そして、ＴＧｉはビデオ線へ
消費電力が小さくなるような電位を入力すればよい。他の信号の説明は図３４と同様であ
るので省略する。
変換する期間においては、ラッチパルスの入力を停止するようにする。また、信号のデー
タ保持の開始のきっかけとなるスタートパルス信号（Ｓ＿ＳＰ）のパルスを入力しないよ
うにしてもよい。また、信号線駆動回路へビデオ信号の入力を停止するようにする。つま
り、図９６に示すように、ＴＧｉのときには、ラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）
を信号線駆動回路へ入力しないようにしてもよい。すると、第１のラッチ回路８１２から
第２のラッチ回路８１３への信号の転送が行われないため、電荷の充放電を省略すること
ができる。よって、消費電力を低減することができる。また、ＴＧｉでラッチパルスが入
力されないことから、第１のラッチ回路８１２から第２のラッチ回路８１３へはビデオ信
号のデータ３４０５の転送が行われない。よって、第２のラッチ回路８１３にはビデオ信
号のデータ３４０４のデータがそのまま保持されている。そして、ＴＧｉ＋１においても
この信号を信号線Ｓ１〜Ｓｎへ出力する。よって、信号線Ｓ１〜Ｓｎへ改めて充放電を行
う必要がないため消費電力を低減することができる。また、ＴＧｉにおいて、第１のラッ
チ回路８１２から第２のラッチ回路８１３へは信号の転送が行われないため、ＴＧｉのと
きには、スタートパルス信号（Ｓ＿ＳＰ）のパルスを入力しない。よって、パルス出力回
路８１１からサンプリングパルスが出力されないため、第１のラッチ回路８１２でのビデ
オ信号のデータ３４０５の保持が行われない。したがって、第１のラッチ回路８１２への
電荷の充放電を省略することができる。ＴＧｉのときには、ビデオ信号（Ｖｉｄｅｏ Ｄ
ａｔａ）を信号線駆動回路へ入力しないようにしてもよい。なぜならＴＧｉで保持したビ
デオ信号は、信号線Ｓ１〜Ｓｎへ出力されないため、そもそもビデオ信号の入力をする必
要がないからである。そして、このおビデオ信号の入力を停止することにより、ビデオ線
への電荷の充放電が省略できるので消費電力が低減される。そして、ＴＧｉはビデオ線へ
消費電力が小さくなるような電位を入力すればよい。他の信号の説明は図３４と同様であ
るので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に
変換する期間においては、ラッチパルスの入力を停止するようにする。また、信号のデー
タ保持の開始のきっかけとなるスタートパルス信号（Ｓ＿ＳＰ）のパルスを入力しないよ
うにしてもよい。また、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ
）等の入力を停止するようにする。つまり、図９７に示すように、ＴＧｉのときには、ラ
ッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）を信号線駆動回路へ入力しないようにしてもよい
。すると、第１のラッチ回路８１２から第２のラッチ回路８１３への信号の転送が行われ
ないため、電荷の充放電を省略することができる。よって、消費電力を低減することがで
きる。また、ＴＧｉでラッチパルスが入力されないことから、第１のラッチ回路８１２か
ら第２のラッチ回路８１３へはビデオ信号のデータ３４０５の転送が行われない。よって
、第２のラッチ回路８１３にはビデオ信号のデータ３４０４のデータがそのまま保持され
ている。そして、ＴＧｉ＋１においてもこの信号を信号線Ｓ１〜Ｓｎへ出力する。よって
、信号線Ｓ１〜Ｓｎへ改めて充放電を行う必要がないため消費電力を低減することができ
る。また、ＴＧｉにおいて、第１のラッチ回路８１２から第２のラッチ回路８１３へは信
号の転送が行われないため、ＴＧｉのときには、スタートパルス信号（Ｓ＿ＳＰ）のパル
スを入力しない。よって、パルス出力回路８１１からサンプリングパルスが出力されない
ため、第１のラッチ回路８１２でのビデオ信号のデータ３４０５の保持が行われない。し
たがって、第１のラッチ回路８１２への電荷の充放電を省略することができる。ＴＧｉの
ときには、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）を信号線駆
動回路へ入力しないようにしてもよい。例えば、クロック信号（Ｓ＿ＣＬＫ）とクロック
反転信号（Ｓ＿ＣＬＫＢ）で反転している一定の電位（一方がＨレベル、他方がＬレベル
）を入力するようにしてもよい。なぜなら、一定の電位にしておけば、電荷の充放電が行
われない。よって、消費電力が低減されるからである。他の信号の説明は図３４と同様で
あるので省略する。
変換する期間においては、ラッチパルスの入力を停止するようにする。また、信号のデー
タ保持の開始のきっかけとなるスタートパルス信号（Ｓ＿ＳＰ）のパルスを入力しないよ
うにしてもよい。また、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ
）等の入力を停止するようにする。つまり、図９７に示すように、ＴＧｉのときには、ラ
ッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）を信号線駆動回路へ入力しないようにしてもよい
。すると、第１のラッチ回路８１２から第２のラッチ回路８１３への信号の転送が行われ
ないため、電荷の充放電を省略することができる。よって、消費電力を低減することがで
きる。また、ＴＧｉでラッチパルスが入力されないことから、第１のラッチ回路８１２か
ら第２のラッチ回路８１３へはビデオ信号のデータ３４０５の転送が行われない。よって
、第２のラッチ回路８１３にはビデオ信号のデータ３４０４のデータがそのまま保持され
ている。そして、ＴＧｉ＋１においてもこの信号を信号線Ｓ１〜Ｓｎへ出力する。よって
、信号線Ｓ１〜Ｓｎへ改めて充放電を行う必要がないため消費電力を低減することができ
る。また、ＴＧｉにおいて、第１のラッチ回路８１２から第２のラッチ回路８１３へは信
号の転送が行われないため、ＴＧｉのときには、スタートパルス信号（Ｓ＿ＳＰ）のパル
スを入力しない。よって、パルス出力回路８１１からサンプリングパルスが出力されない
ため、第１のラッチ回路８１２でのビデオ信号のデータ３４０５の保持が行われない。し
たがって、第１のラッチ回路８１２への電荷の充放電を省略することができる。ＴＧｉの
ときには、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）を信号線駆
動回路へ入力しないようにしてもよい。例えば、クロック信号（Ｓ＿ＣＬＫ）とクロック
反転信号（Ｓ＿ＣＬＫＢ）で反転している一定の電位（一方がＨレベル、他方がＬレベル
）を入力するようにしてもよい。なぜなら、一定の電位にしておけば、電荷の充放電が行
われない。よって、消費電力が低減されるからである。他の信号の説明は図３４と同様で
あるので省略する。
つまり、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号
に変換する期間においては、ラッチパルスの入力を停止するようにする。また、信号線駆
動回路へビデオ信号の入力を停止するようにしてもよい。また、クロック信号（Ｓ＿ＣＬ
Ｋ）やクロック反転信号（Ｓ＿ＣＬＫＢ）等の入力を停止するようにする。つまり、図９
８に示すように、ＴＧｉのときには、ラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）を信号線
駆動回路へ入力しない。すると、第１のラッチ回路８１２から第２のラッチ回路８１３へ
の信号の転送が行われないため、電荷の充放電を省略することができる。よって、消費電
力を低減することができる。また、ＴＧｉでラッチパルスが入力されないことから、第１
のラッチ回路８１２から第２のラッチ回路８１３へはビデオ信号のデータ３４０５の転送
が行われない。よって、第２のラッチ回路８１３にはビデオ信号のデータ３４０４のデー
タがそのまま保持されている。そして、ＴＧｉ＋１においてもこの信号を信号線Ｓ１〜Ｓ
ｎへ出力する。よって、信号線Ｓ１〜Ｓｎへ改めて充放電を行う必要がないため消費電力
を低減することができる。ＴＧｉのときには、ビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）を信
号線駆動回路へ入力しないようにしてもよい。なぜならＴＧｉで保持したビデオ信号は、
信号線Ｓ１〜Ｓｎへ出力されないため、そもそもビデオ信号の入力をする必要がないから
である。そして、このおビデオ信号の入力を停止することにより、ビデオ線への電荷の充
放電が省略できるので消費電力が低減される。そして、ＴＧｉはビデオ線へ消費電力が小
さくなるような電位を入力すればよい。ＴＧｉのときには、クロック信号（Ｓ＿ＣＬＫ）
やクロック反転信号（Ｓ＿ＣＬＫＢ）を信号線駆動回路へ入力しないようにしてもよい。
例えば、クロック信号（Ｓ＿ＣＬＫ）とクロック反転信号（Ｓ＿ＣＬＫＢ）で反転してい
る一定の電位（一方がＨレベル、他方がＬレベル）を入力するようにしてもよい。なぜな
ら、一定の電位にしておけば、電荷の充放電が行われない。よって、消費電力が低減され
るからである。また、他の信号の説明は図３４と同様であるので省略する。
に変換する期間においては、ラッチパルスの入力を停止するようにする。また、信号線駆
動回路へビデオ信号の入力を停止するようにしてもよい。また、クロック信号（Ｓ＿ＣＬ
Ｋ）やクロック反転信号（Ｓ＿ＣＬＫＢ）等の入力を停止するようにする。つまり、図９
８に示すように、ＴＧｉのときには、ラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）を信号線
駆動回路へ入力しない。すると、第１のラッチ回路８１２から第２のラッチ回路８１３へ
の信号の転送が行われないため、電荷の充放電を省略することができる。よって、消費電
力を低減することができる。また、ＴＧｉでラッチパルスが入力されないことから、第１
のラッチ回路８１２から第２のラッチ回路８１３へはビデオ信号のデータ３４０５の転送
が行われない。よって、第２のラッチ回路８１３にはビデオ信号のデータ３４０４のデー
タがそのまま保持されている。そして、ＴＧｉ＋１においてもこの信号を信号線Ｓ１〜Ｓ
ｎへ出力する。よって、信号線Ｓ１〜Ｓｎへ改めて充放電を行う必要がないため消費電力
を低減することができる。ＴＧｉのときには、ビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）を信
号線駆動回路へ入力しないようにしてもよい。なぜならＴＧｉで保持したビデオ信号は、
信号線Ｓ１〜Ｓｎへ出力されないため、そもそもビデオ信号の入力をする必要がないから
である。そして、このおビデオ信号の入力を停止することにより、ビデオ線への電荷の充
放電が省略できるので消費電力が低減される。そして、ＴＧｉはビデオ線へ消費電力が小
さくなるような電位を入力すればよい。ＴＧｉのときには、クロック信号（Ｓ＿ＣＬＫ）
やクロック反転信号（Ｓ＿ＣＬＫＢ）を信号線駆動回路へ入力しないようにしてもよい。
例えば、クロック信号（Ｓ＿ＣＬＫ）とクロック反転信号（Ｓ＿ＣＬＫＢ）で反転してい
る一定の電位（一方がＨレベル、他方がＬレベル）を入力するようにしてもよい。なぜな
ら、一定の電位にしておけば、電荷の充放電が行われない。よって、消費電力が低減され
るからである。また、他の信号の説明は図３４と同様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に
変換する期間においては、ラッチパルスの入力を停止するようにする。また、信号のデー
タ保持の開始のきっかけとなるスタートパルス信号（Ｓ＿ＳＰ）のパルスを入力しないよ
うにしてもよい。また、信号線駆動回路へビデオ信号の入力を停止するようにする。また
、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）等の入力を停止する
ようにする。つまり、図９９に示すように、ＴＧｉのときには、ラッチパルス（Ｌａｔｃ
ｈ Ｐｕｌｓｅ）を信号線駆動回路へ入力しないようにしてもよい。すると、第１のラッ
チ回路８１２から第２のラッチ回路８１３への信号の転送が行われないため、電荷の充放
電を省略することができる。よって、消費電力を低減することができる。また、ＴＧｉで
ラッチパルスが入力されないことから、第１のラッチ回路８１２から第２のラッチ回路８
１３へはビデオ信号のデータ３４０５の転送が行われない。よって、第２のラッチ回路８
１３にはビデオ信号のデータ３４０４のデータがそのまま保持されている。そして、ＴＧ
ｉ＋１においてもこの信号を信号線Ｓ１〜Ｓｎへ出力する。よって、信号線Ｓ１〜Ｓｎへ
改めて充放電を行う必要がないため消費電力を低減することができる。また、ＴＧｉにお
いて、第１のラッチ回路８１２から第２のラッチ回路８１３へは信号の転送が行われない
ため、ＴＧｉのときには、スタートパルス信号（Ｓ＿ＳＰ）のパルスを入力しない。よっ
て、パルス出力回路８１１からサンプリングパルスが出力されないため、第１のラッチ回
路８１２でのビデオ信号のデータ３４０５の保持が行われない。したがって、第１のラッ
チ回路８１２への電荷の充放電を省略することができる。ＴＧｉのときには、ビデオ信号
（Ｖｉｄｅｏ Ｄａｔａ）を信号線駆動回路へ入力しないようにしてもよい。なぜならＴ
Ｇｉで保持したビデオ信号は、信号線Ｓ１〜Ｓｎへ出力されないため、そもそもビデオ信
号の入力をする必要がないからである。そして、このおビデオ信号の入力を停止すること
により、ビデオ線への電荷の充放電が省略できるので消費電力が低減される。そして、Ｔ
Ｇｉはビデオ線へ消費電力が小さくなるような電位を入力すればよい。ＴＧｉのときには
、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）を信号線駆動回路へ
入力しないようにしてもよい。例えば、クロック信号（Ｓ＿ＣＬＫ）とクロック反転信号
（Ｓ＿ＣＬＫＢ）で反転している一定の電位（一方がＨレベル、他方がＬレベル）を入力
するようにしてもよい。なぜなら、一定の電位にしておけば、電荷の充放電が行われない
。よって、消費電力が低減されるからである。他の信号の説明は図３４と同様であるので
省略する。
変換する期間においては、ラッチパルスの入力を停止するようにする。また、信号のデー
タ保持の開始のきっかけとなるスタートパルス信号（Ｓ＿ＳＰ）のパルスを入力しないよ
うにしてもよい。また、信号線駆動回路へビデオ信号の入力を停止するようにする。また
、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）等の入力を停止する
ようにする。つまり、図９９に示すように、ＴＧｉのときには、ラッチパルス（Ｌａｔｃ
ｈ Ｐｕｌｓｅ）を信号線駆動回路へ入力しないようにしてもよい。すると、第１のラッ
チ回路８１２から第２のラッチ回路８１３への信号の転送が行われないため、電荷の充放
電を省略することができる。よって、消費電力を低減することができる。また、ＴＧｉで
ラッチパルスが入力されないことから、第１のラッチ回路８１２から第２のラッチ回路８
１３へはビデオ信号のデータ３４０５の転送が行われない。よって、第２のラッチ回路８
１３にはビデオ信号のデータ３４０４のデータがそのまま保持されている。そして、ＴＧ
ｉ＋１においてもこの信号を信号線Ｓ１〜Ｓｎへ出力する。よって、信号線Ｓ１〜Ｓｎへ
改めて充放電を行う必要がないため消費電力を低減することができる。また、ＴＧｉにお
いて、第１のラッチ回路８１２から第２のラッチ回路８１３へは信号の転送が行われない
ため、ＴＧｉのときには、スタートパルス信号（Ｓ＿ＳＰ）のパルスを入力しない。よっ
て、パルス出力回路８１１からサンプリングパルスが出力されないため、第１のラッチ回
路８１２でのビデオ信号のデータ３４０５の保持が行われない。したがって、第１のラッ
チ回路８１２への電荷の充放電を省略することができる。ＴＧｉのときには、ビデオ信号
（Ｖｉｄｅｏ Ｄａｔａ）を信号線駆動回路へ入力しないようにしてもよい。なぜならＴ
Ｇｉで保持したビデオ信号は、信号線Ｓ１〜Ｓｎへ出力されないため、そもそもビデオ信
号の入力をする必要がないからである。そして、このおビデオ信号の入力を停止すること
により、ビデオ線への電荷の充放電が省略できるので消費電力が低減される。そして、Ｔ
Ｇｉはビデオ線へ消費電力が小さくなるような電位を入力すればよい。ＴＧｉのときには
、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）を信号線駆動回路へ
入力しないようにしてもよい。例えば、クロック信号（Ｓ＿ＣＬＫ）とクロック反転信号
（Ｓ＿ＣＬＫＢ）で反転している一定の電位（一方がＨレベル、他方がＬレベル）を入力
するようにしてもよい。なぜなら、一定の電位にしておけば、電荷の充放電が行われない
。よって、消費電力が低減されるからである。他の信号の説明は図３４と同様であるので
省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に
変換する期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号
（Ｓ＿ＳＰ）のパルスを入力しないようにしてもよい。つまり、図１００に示すように、
ＴＧｉのときには、スタートパルス信号（Ｓ＿ＳＰ）のパルスを入力しない。よって、パ
ルス出力回路８１１からサンプリングパルスが出力されないため、第１のラッチ回路８１
２でのビデオ信号のデータ３４０５の保持が行われない。したがって、第１のラッチ回路
８１２への電荷の充放電を省略することができる。よって、ラッチパルス３４０９が入力
されることによって、第２のラッチ回路８１３に転送される信号のデータはもともと第２
のラッチ回路８１３に保持されているデータと同じなので、第２のラッチ回路８１３への
充放電はほとんどない。また、ＴＧｉ＋１にて信号線Ｓ１〜Ｓｎへ出力する信号のデータ
もＴＧｉにて信号線Ｓ１〜Ｓｎへ出力したビデオ信号のデータ３４０４なので、信号線Ｓ
１〜Ｓｎへの電荷の充放電はほとんどない。よって、消費電力を低減することができる。
また、他の信号の説明は図３４と同様であるので省略する。
変換する期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号
（Ｓ＿ＳＰ）のパルスを入力しないようにしてもよい。つまり、図１００に示すように、
ＴＧｉのときには、スタートパルス信号（Ｓ＿ＳＰ）のパルスを入力しない。よって、パ
ルス出力回路８１１からサンプリングパルスが出力されないため、第１のラッチ回路８１
２でのビデオ信号のデータ３４０５の保持が行われない。したがって、第１のラッチ回路
８１２への電荷の充放電を省略することができる。よって、ラッチパルス３４０９が入力
されることによって、第２のラッチ回路８１３に転送される信号のデータはもともと第２
のラッチ回路８１３に保持されているデータと同じなので、第２のラッチ回路８１３への
充放電はほとんどない。また、ＴＧｉ＋１にて信号線Ｓ１〜Ｓｎへ出力する信号のデータ
もＴＧｉにて信号線Ｓ１〜Ｓｎへ出力したビデオ信号のデータ３４０４なので、信号線Ｓ
１〜Ｓｎへの電荷の充放電はほとんどない。よって、消費電力を低減することができる。
また、他の信号の説明は図３４と同様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に
変換する期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号
（Ｓ＿ＳＰ）のパルスを入力しないようにしてもよい。また、信号線駆動回路へビデオ信
号の入力を停止する。つまり、図１０１に示すように、ＴＧｉのときには、スタートパル
ス信号（Ｓ＿ＳＰ）のパルスを入力しない。よって、パルス出力回路８１１からサンプリ
ングパルスが出力されないため、第１のラッチ回路８１２でのビデオ信号のデータ３４０
５の保持が行われない。したがって、第１のラッチ回路８１２への電荷の充放電を省略す
ることができる。よって、ラッチパルス３４０９が入力されることによって、第２のラッ
チ回路８１３に転送される信号のデータはもともと第２のラッチ回路８１３に保持されて
いるデータと同じなので、第２のラッチ回路８１３への充放電はほとんどない。また、Ｔ
Ｇｉ＋１にて信号線Ｓ１〜Ｓｎへ出力する信号のデータも信号線Ｓ１〜Ｓｎへ出力したビ
デオ信号のデータ３４０４なので、信号線Ｓ１〜Ｓｎへの電荷の充放電はほとんどない。
よって、消費電力を低減することができる。ＴＧｉのときには、ビデオ信号（Ｖｉｄｅｏ
Ｄａｔａ）を信号線駆動回路へ入力しないようにしてもよい。なぜならＴＧｉで保持し
たビデオ信号は、信号線Ｓ１〜Ｓｎへ出力されないため、そもそもビデオ信号の入力をす
る必要がないからである。そして、このおビデオ信号の入力を停止することにより、ビデ
オ線への電荷の充放電が省略できるので消費電力が低減される。そして、ＴＧｉはビデオ
線へ消費電力が小さくなるような電位を入力すればよい。また、他の信号の説明は図３４
と同様であるので省略する。
変換する期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号
（Ｓ＿ＳＰ）のパルスを入力しないようにしてもよい。また、信号線駆動回路へビデオ信
号の入力を停止する。つまり、図１０１に示すように、ＴＧｉのときには、スタートパル
ス信号（Ｓ＿ＳＰ）のパルスを入力しない。よって、パルス出力回路８１１からサンプリ
ングパルスが出力されないため、第１のラッチ回路８１２でのビデオ信号のデータ３４０
５の保持が行われない。したがって、第１のラッチ回路８１２への電荷の充放電を省略す
ることができる。よって、ラッチパルス３４０９が入力されることによって、第２のラッ
チ回路８１３に転送される信号のデータはもともと第２のラッチ回路８１３に保持されて
いるデータと同じなので、第２のラッチ回路８１３への充放電はほとんどない。また、Ｔ
Ｇｉ＋１にて信号線Ｓ１〜Ｓｎへ出力する信号のデータも信号線Ｓ１〜Ｓｎへ出力したビ
デオ信号のデータ３４０４なので、信号線Ｓ１〜Ｓｎへの電荷の充放電はほとんどない。
よって、消費電力を低減することができる。ＴＧｉのときには、ビデオ信号（Ｖｉｄｅｏ
Ｄａｔａ）を信号線駆動回路へ入力しないようにしてもよい。なぜならＴＧｉで保持し
たビデオ信号は、信号線Ｓ１〜Ｓｎへ出力されないため、そもそもビデオ信号の入力をす
る必要がないからである。そして、このおビデオ信号の入力を停止することにより、ビデ
オ線への電荷の充放電が省略できるので消費電力が低減される。そして、ＴＧｉはビデオ
線へ消費電力が小さくなるような電位を入力すればよい。また、他の信号の説明は図３４
と同様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に
変換する期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号
（Ｓ＿ＳＰ）のパルスを入力しないようにしてもよい。また、クロック信号（Ｓ＿ＣＬＫ
）やクロック反転信号（Ｓ＿ＣＬＫＢ）等の入力を停止する。つまり、図１０２に示すよ
うに、ＴＧｉのときには、スタートパルス信号（Ｓ＿ＳＰ）のパルスを入力しない。よっ
て、パルス出力回路８１１からサンプリングパルスが出力されないため、第１のラッチ回
路８１２でのビデオ信号のデータ３４０５の保持が行われない。したがって、第１のラッ
チ回路８１２への電荷の充放電を省略することができる。よって、ラッチパルス３４０９
が入力されることによって、第２のラッチ回路８１３に転送される信号のデータはもとも
と第２のラッチ回路８１３に保持されているデータと同じなので、第２のラッチ回路８１
３への充放電はほとんどない。また、ＴＧｉ＋１にて信号線Ｓ１〜Ｓｎへ出力する信号の
データもにて信号線Ｓ１〜Ｓｎへ出力したビデオ信号のデータ３４０４なので、信号線Ｓ
１〜Ｓｎへの電荷の充放電はほとんどない。よって、消費電力を低減することができる。
ＴＧｉのときには、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）を
信号線駆動回路へ入力しないようにしてもよい。例えば、クロック信号（Ｓ＿ＣＬＫ）と
クロック反転信号（Ｓ＿ＣＬＫＢ）で反転している一定の電位（一方がＨレベル、他方が
Ｌレベル）を入力するようにしてもよい。なぜなら、一定の電位にしておけば、電荷の充
放電が行われない。よって、消費電力が低減されるからである。また、他の信号の説明は
図３４と同様であるので省略する。
変換する期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号
（Ｓ＿ＳＰ）のパルスを入力しないようにしてもよい。また、クロック信号（Ｓ＿ＣＬＫ
）やクロック反転信号（Ｓ＿ＣＬＫＢ）等の入力を停止する。つまり、図１０２に示すよ
うに、ＴＧｉのときには、スタートパルス信号（Ｓ＿ＳＰ）のパルスを入力しない。よっ
て、パルス出力回路８１１からサンプリングパルスが出力されないため、第１のラッチ回
路８１２でのビデオ信号のデータ３４０５の保持が行われない。したがって、第１のラッ
チ回路８１２への電荷の充放電を省略することができる。よって、ラッチパルス３４０９
が入力されることによって、第２のラッチ回路８１３に転送される信号のデータはもとも
と第２のラッチ回路８１３に保持されているデータと同じなので、第２のラッチ回路８１
３への充放電はほとんどない。また、ＴＧｉ＋１にて信号線Ｓ１〜Ｓｎへ出力する信号の
データもにて信号線Ｓ１〜Ｓｎへ出力したビデオ信号のデータ３４０４なので、信号線Ｓ
１〜Ｓｎへの電荷の充放電はほとんどない。よって、消費電力を低減することができる。
ＴＧｉのときには、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）を
信号線駆動回路へ入力しないようにしてもよい。例えば、クロック信号（Ｓ＿ＣＬＫ）と
クロック反転信号（Ｓ＿ＣＬＫＢ）で反転している一定の電位（一方がＨレベル、他方が
Ｌレベル）を入力するようにしてもよい。なぜなら、一定の電位にしておけば、電荷の充
放電が行われない。よって、消費電力が低減されるからである。また、他の信号の説明は
図３４と同様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に
変換する期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号
（Ｓ＿ＳＰ）のパルスを入力しないようにしてもよい。また、信号線駆動回路へビデオ信
号の入力を停止する。また、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬ
ＫＢ）等の入力を停止するつまり、図１０３に示すように、ＴＧｉのときには、スタート
パルス信号（Ｓ＿ＳＰ）のパルスを入力しない。よって、パルス出力回路８１１からサン
プリングパルスが出力されないため、第１のラッチ回路８１２でのビデオ信号のデータ３
４０５の保持が行われない。したがって、第１のラッチ回路８１２への電荷の充放電を省
略することができる。よって、ラッチパルス３４０９が入力されることによって、第２の
ラッチ回路８１３に転送される信号のデータはもともと第２のラッチ回路８１３に保持さ
れているデータと同じなので、第２のラッチ回路８１３への充放電はほとんどない。また
、ＴＧｉ＋１にて信号線Ｓ１〜Ｓｎへ出力する信号のデータも信号線Ｓ１〜Ｓｎへ出力し
たビデオ信号のデータ３４０４なので、信号線Ｓ１〜Ｓｎへの電荷の充放電はほとんどな
い。よって、消費電力を低減することができる。ＴＧｉのときには、ビデオ信号（Ｖｉｄ
ｅｏ Ｄａｔａ）を信号線駆動回路へ入力しないようにしてもよい。なぜならＴＧｉで保
持したビデオ信号は、信号線Ｓ１〜Ｓｎへ出力されないため、そもそもビデオ信号の入力
をする必要がないからである。そして、このおビデオ信号の入力を停止することにより、
ビデオ線への電荷の充放電が省略できるので消費電力が低減される。そして、ＴＧｉはビ
デオ線へ消費電力が小さくなるような電位を入力すればよい。ＴＧｉのときには、クロッ
ク信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）を信号線駆動回路へ入力しな
いようにしてもよい。例えば、クロック信号（Ｓ＿ＣＬＫ）とクロック反転信号（Ｓ＿Ｃ
ＬＫＢ）で反転している一定の電位（一方がＨレベル、他方がＬレベル）を入力するよう
にしてもよい。なぜなら、一定の電位にしておけば、電荷の充放電が行われない。よって
、消費電力が低減されるからである。また、他の信号の説明は図３４と同様であるので省
略する。
変換する期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号
（Ｓ＿ＳＰ）のパルスを入力しないようにしてもよい。また、信号線駆動回路へビデオ信
号の入力を停止する。また、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬ
ＫＢ）等の入力を停止するつまり、図１０３に示すように、ＴＧｉのときには、スタート
パルス信号（Ｓ＿ＳＰ）のパルスを入力しない。よって、パルス出力回路８１１からサン
プリングパルスが出力されないため、第１のラッチ回路８１２でのビデオ信号のデータ３
４０５の保持が行われない。したがって、第１のラッチ回路８１２への電荷の充放電を省
略することができる。よって、ラッチパルス３４０９が入力されることによって、第２の
ラッチ回路８１３に転送される信号のデータはもともと第２のラッチ回路８１３に保持さ
れているデータと同じなので、第２のラッチ回路８１３への充放電はほとんどない。また
、ＴＧｉ＋１にて信号線Ｓ１〜Ｓｎへ出力する信号のデータも信号線Ｓ１〜Ｓｎへ出力し
たビデオ信号のデータ３４０４なので、信号線Ｓ１〜Ｓｎへの電荷の充放電はほとんどな
い。よって、消費電力を低減することができる。ＴＧｉのときには、ビデオ信号（Ｖｉｄ
ｅｏ Ｄａｔａ）を信号線駆動回路へ入力しないようにしてもよい。なぜならＴＧｉで保
持したビデオ信号は、信号線Ｓ１〜Ｓｎへ出力されないため、そもそもビデオ信号の入力
をする必要がないからである。そして、このおビデオ信号の入力を停止することにより、
ビデオ線への電荷の充放電が省略できるので消費電力が低減される。そして、ＴＧｉはビ
デオ線へ消費電力が小さくなるような電位を入力すればよい。ＴＧｉのときには、クロッ
ク信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）を信号線駆動回路へ入力しな
いようにしてもよい。例えば、クロック信号（Ｓ＿ＣＬＫ）とクロック反転信号（Ｓ＿Ｃ
ＬＫＢ）で反転している一定の電位（一方がＨレベル、他方がＬレベル）を入力するよう
にしてもよい。なぜなら、一定の電位にしておけば、電荷の充放電が行われない。よって
、消費電力が低減されるからである。また、他の信号の説明は図３４と同様であるので省
略する。
（実施の形態３）
続いて、図４に点順次方式の表示装置の模式図を示す。信号線駆動回路４０１が図１の表
示装置の信号線駆動回路１０１に相当する。他の共通するところは図１と共通の符号を用
いて、その説明を省略する。
続いて、図４に点順次方式の表示装置の模式図を示す。信号線駆動回路４０１が図１の表
示装置の信号線駆動回路１０１に相当する。他の共通するところは図１と共通の符号を用
いて、その説明を省略する。
信号線駆動回路４０１は、パルス出力回路４０２と、スイッチ群４０３と、出力制御回路
４０４と、を有する。
４０４と、を有する。
パルス出力回路４０２には、クロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ＿ＣＬ
ＫＢ）、スタートパルス信号（Ｓ＿ＳＰ）などが入力される。そして、これらの信号のタ
イミングにしたがって、サンプリングパルスが出力される。
ＫＢ）、スタートパルス信号（Ｓ＿ＳＰ）などが入力される。そして、これらの信号のタ
イミングにしたがって、サンプリングパルスが出力される。
パルス出力回路４０２により出力されたサンプリングパルスは、スイッチ群４０３に入力
される。スイッチ群４０３のそれぞれのスイッチの一方の端子にはビデオ信号（Ｖｉｄｅ
ｏ Ｄａｔａ）が入力されており、他方の端子が出力制御回路４０４を介して信号線Ｓ１
〜Ｓｎへ接続されている。スイッチ群４０３は、サンプリングパルスが入力されるタイミ
ングに従って、各段のスイッチが順次オンする。
される。スイッチ群４０３のそれぞれのスイッチの一方の端子にはビデオ信号（Ｖｉｄｅ
ｏ Ｄａｔａ）が入力されており、他方の端子が出力制御回路４０４を介して信号線Ｓ１
〜Ｓｎへ接続されている。スイッチ群４０３は、サンプリングパルスが入力されるタイミ
ングに従って、各段のスイッチが順次オンする。
そして、出力制御回路４０４には出力制御信号（Ｓ＿ＥＮＡＢＬＥ）が入力されている。
そして、出力制御信号のレベルにより、出力制御回路４０４がビデオ信号を信号線Ｓ１〜
Ｓｎに出力するかしないかを決定する。出力制御回路４０４により、信号線Ｓ１〜Ｓｎへ
ビデオ信号を出力しない場合には、信号線Ｓ１〜Ｓｎをフローティングにしてもいいし、
信号線Ｓ１〜Ｓｎにある所定の電位を出力してもいいし、前の行の画素へ入力したのと同
じ信号を入力してもよい。つまり、消費電力が小さくなるような電位を設定しておけばよ
い。消費電力を低減するには、信号線を電荷充放電しないようにすればよい。電位を変化
させると電荷が充放電されるので電位を変化させなければよい。
そして、出力制御信号のレベルにより、出力制御回路４０４がビデオ信号を信号線Ｓ１〜
Ｓｎに出力するかしないかを決定する。出力制御回路４０４により、信号線Ｓ１〜Ｓｎへ
ビデオ信号を出力しない場合には、信号線Ｓ１〜Ｓｎをフローティングにしてもいいし、
信号線Ｓ１〜Ｓｎにある所定の電位を出力してもいいし、前の行の画素へ入力したのと同
じ信号を入力してもよい。つまり、消費電力が小さくなるような電位を設定しておけばよ
い。消費電力を低減するには、信号線を電荷充放電しないようにすればよい。電位を変化
させると電荷が充放電されるので電位を変化させなければよい。
なお、出力制御信号は、１フレーム期間中のあるサブフレーム期間において、画素への信
号の書き込みを行う画素行における一行分のビデオ信号のデータが、すでに画素行に書き
込まれている一行分のビデオ信号のデータと同じ場合にビデオ信号を出力しないためのＬ
レベルの信号とし、一つでも異なる場合にはビデオ信号を出力するＨレベルの信号とする
。
号の書き込みを行う画素行における一行分のビデオ信号のデータが、すでに画素行に書き
込まれている一行分のビデオ信号のデータと同じ場合にビデオ信号を出力しないためのＬ
レベルの信号とし、一つでも異なる場合にはビデオ信号を出力するＨレベルの信号とする
。
また、出力制御回路４０４を設けない構成としてもよい。その場合には、１フレーム期間
中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行
分のビデオ信号のデータが、すでにその画素行に書き込まれている一行分の信号のデータ
と同じ場合に、サンプリングスイッチを順次選択するような信号を出力するために入力す
るスタートパルス信号（Ｓ＿ＳＰ）をスイッチ群４０３に入力しないようにする。すると
、パルス出力回路４０２からはサンプリングパルスが出力されないため、スイッチ群４０
３はオンせず、全ての段においてオフしているため信号線Ｓ１〜Ｓｎをフローティングに
することができる。こうして、スイッチ群４０３の各段のスイッチをオンするために必要
となる充放電を省略することができ消費電力の低減を図ることができる。また、このとき
スイッチ群４０３にその画素行のビデオ信号のデータを入力しないようにするとさらに消
費電力が低減されるため好ましい。
中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行
分のビデオ信号のデータが、すでにその画素行に書き込まれている一行分の信号のデータ
と同じ場合に、サンプリングスイッチを順次選択するような信号を出力するために入力す
るスタートパルス信号（Ｓ＿ＳＰ）をスイッチ群４０３に入力しないようにする。すると
、パルス出力回路４０２からはサンプリングパルスが出力されないため、スイッチ群４０
３はオンせず、全ての段においてオフしているため信号線Ｓ１〜Ｓｎをフローティングに
することができる。こうして、スイッチ群４０３の各段のスイッチをオンするために必要
となる充放電を省略することができ消費電力の低減を図ることができる。また、このとき
スイッチ群４０３にその画素行のビデオ信号のデータを入力しないようにするとさらに消
費電力が低減されるため好ましい。
ここで、本実施の形態の点順次の方式の表示装置の信号線駆動回路４０１に適用可能な信
号線駆動回路の一例を図９（ａ）に示す。
号線駆動回路の一例を図９（ａ）に示す。
図９（ａ）の信号線駆動回路はパルス出力回路９０１、スイッチ群９０２、出力制御回路
９０３を有する。パルス出力回路９０１には、クロック信号（Ｓ＿ＣＬＫ）、クロック反
転信号（Ｓ＿ＣＬＫＢ）、スタートパルス信号（Ｓ＿ＳＰ）が入力される。これらの信号
にしたがって順次サンプリングパルスが出力される。
９０３を有する。パルス出力回路９０１には、クロック信号（Ｓ＿ＣＬＫ）、クロック反
転信号（Ｓ＿ＣＬＫＢ）、スタートパルス信号（Ｓ＿ＳＰ）が入力される。これらの信号
にしたがって順次サンプリングパルスが出力される。
パルス出力回路９０１から出力されるサンプリングパルスはスイッチ群９０２に入力され
、その信号のタイミングにしたがってビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）が出力制御回
路９０３に入力される。
、その信号のタイミングにしたがってビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）が出力制御回
路９０３に入力される。
さらに、出力制御回路９０３には出力制御信号（Ｓ＿ＥＮＡＢＬＥ）が入力されており、
この信号によりビデオ信号を信号線Ｓ１〜Ｓｎに出力するかしないかが制御される。
この信号によりビデオ信号を信号線Ｓ１〜Ｓｎに出力するかしないかが制御される。
なお、出力制御回路９０３では、ビデオ信号を出力しないときに、信号線Ｓ１〜Ｓｎをフ
ローティングにしてもいいし、固定電位を設定してもよい。固定電位としては、消費電力
を低減するような電位を設定しておけばよい。
ローティングにしてもいいし、固定電位を設定してもよい。固定電位としては、消費電力
を低減するような電位を設定しておけばよい。
なお、出力制御信号（Ｓ＿ＥＮＡＢＬＥ）は、１フレーム期間中のあるサブフレーム期間
において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータが
、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合に、出力制御
信号はＬレベルとなり、一行分のデータが一つでも異なる場合に出力制御信号がＨレベル
となる。
において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータが
、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合に、出力制御
信号はＬレベルとなり、一行分のデータが一つでも異なる場合に出力制御信号がＨレベル
となる。
つまり、出力制御信号（Ｓ＿ＥＮＡＢＬＥ）がＬレベルのときには、出力制御回路９０３
からビデオ信号が出力されず、Ｈレベルのとき出力制御回路９０３からビデオ信号が出力
される。
からビデオ信号が出力されず、Ｈレベルのとき出力制御回路９０３からビデオ信号が出力
される。
図９（ｂ）には、信号線駆動回路のさらに詳細な構成を示す。また、図８１のタイミング
チャートを用いてこの信号線駆動回路の動作について説明する。
チャートを用いてこの信号線駆動回路の動作について説明する。
パルス出力回路９１１は複数段のフリップフロップ回路（ＦＦ）９１４と、ＡＮＤゲート
９１５を有し、ＡＮＤゲート９１５の二つの入力端子は、隣り合うフリップフロップ回路
（ＦＦ）９１４との出力端子と接続されている。つまり、各段のフリップフロップ回路（
ＦＦ）９１４はＡＮＤゲート９１５より一つ冗長に設けられ、隣り合うフリップフロップ
回路（ＦＦ）９１４の出力が、信号線Ｓ１〜Ｓｎに対応して設けられた各段のＡＮＤゲー
ト９１５に入力される。
９１５を有し、ＡＮＤゲート９１５の二つの入力端子は、隣り合うフリップフロップ回路
（ＦＦ）９１４との出力端子と接続されている。つまり、各段のフリップフロップ回路（
ＦＦ）９１４はＡＮＤゲート９１５より一つ冗長に設けられ、隣り合うフリップフロップ
回路（ＦＦ）９１４の出力が、信号線Ｓ１〜Ｓｎに対応して設けられた各段のＡＮＤゲー
ト９１５に入力される。
なお、図８１において、ＴＧｉ−１、ＴＧｉ、ＴＧｉ＋１はあるサブフレーム期間におけ
るそれぞれｉ−１行目の画素、ｉ行目の画素、ｉ＋１行目の画素へビデオ信号を入力する
期間を示している。そして、ＴＧｉ−１にはビデオ信号のデータ８１０６、ＴＧｉにはビ
デオ信号のデータ８１０５、ＴＧｉ＋１にはビデオ信号のデータ８１０４が信号線駆動回
路に入力されている。
るそれぞれｉ−１行目の画素、ｉ行目の画素、ｉ＋１行目の画素へビデオ信号を入力する
期間を示している。そして、ＴＧｉ−１にはビデオ信号のデータ８１０６、ＴＧｉにはビ
デオ信号のデータ８１０５、ＴＧｉ＋１にはビデオ信号のデータ８１０４が信号線駆動回
路に入力されている。
まず、ＴＧｉ＋１についての動作の説明をする。それぞれのフリップフロップ回路（ＦＦ
）９１４にはクロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ＿ＣＬＫＢ）が入力さ
れ、フリップフロップ回路９１４の第１段目にスタートパルス信号（Ｓ＿ＳＰ）が入力さ
れる。図８１において、パルス８１０１がＴＧｉ＋１のスタートパルス信号である。
）９１４にはクロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ＿ＣＬＫＢ）が入力さ
れ、フリップフロップ回路９１４の第１段目にスタートパルス信号（Ｓ＿ＳＰ）が入力さ
れる。図８１において、パルス８１０１がＴＧｉ＋１のスタートパルス信号である。
このパルス８１０１は、次の段のフリップフロップ回路９１４に入力される際にクロック
信号のパルス分遅れる。よって、冗長に設けられた第１段目のフリップフロップ回路９１
４と次の段のフリップフロップ回路９１４の出力が入力される一行目のＡＮＤゲート９１
５の出力は、パルス８１０２のようにクロックパルス分の波長となる。このパルス８１０
２はサンプリングパルスＳａｍｐ．１としてスイッチ群９１２の一列目の画素に対応した
スイッチのオンオフを制御する。同様にｎ列目のＡＮＤゲート９１５の出力はパルス８１
０３のようにサンプリングパルスＳａｍｐ．ｎとしてスイッチ群９１２のｎ列目の画素に
対応したスイッチのオンオフを制御する。
信号のパルス分遅れる。よって、冗長に設けられた第１段目のフリップフロップ回路９１
４と次の段のフリップフロップ回路９１４の出力が入力される一行目のＡＮＤゲート９１
５の出力は、パルス８１０２のようにクロックパルス分の波長となる。このパルス８１０
２はサンプリングパルスＳａｍｐ．１としてスイッチ群９１２の一列目の画素に対応した
スイッチのオンオフを制御する。同様にｎ列目のＡＮＤゲート９１５の出力はパルス８１
０３のようにサンプリングパルスＳａｍｐ．ｎとしてスイッチ群９１２のｎ列目の画素に
対応したスイッチのオンオフを制御する。
また、ＴＧｉ＋１において、スイッチ群９１２には、ビデオ信号のデータ８１０４が入力
されており、サンプリングパルスが入力されるタイミングに従って、画素の各列に対応し
た各段のスイッチをオンさせる。
されており、サンプリングパルスが入力されるタイミングに従って、画素の各列に対応し
た各段のスイッチをオンさせる。
なお、出力制御回路９１３には出力制御信号（Ｓ＿ＥＮＡＢＬＥ）が入力されており、こ
の信号のレベルによりビデオ信号を信号線Ｓ１〜Ｓｎに出力するかしないかが制御される
。
の信号のレベルによりビデオ信号を信号線Ｓ１〜Ｓｎに出力するかしないかが制御される
。
なお、出力制御信号（Ｓ＿ＥＮＡＢＬＥ）は、１フレーム期間中のあるサブフレーム期間
において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータが
、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合に、出力制御
信号はＬレベルとなり、一行分のデータが一つでも異なる場合に出力制御信号がＨレベル
となる。
において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータが
、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合に、出力制御
信号はＬレベルとなり、一行分のデータが一つでも異なる場合に出力制御信号がＨレベル
となる。
つまり、出力制御信号（Ｓ＿ＥＮＡＢＬＥ）がＬレベルのときには、出力制御回路９１３
の各段に設けられたアナログスイッチがオフするため出力制御回路９１３からビデオ信号
が出力されず、Ｈレベルのときには、各段に設けられたアナログスイッチがオンするため
出力制御回路９１３からビデオ信号の出力が可能となる。
の各段に設けられたアナログスイッチがオフするため出力制御回路９１３からビデオ信号
が出力されず、Ｈレベルのときには、各段に設けられたアナログスイッチがオンするため
出力制御回路９１３からビデオ信号の出力が可能となる。
また、ＴＧｉ＋１において、出力制御信号（Ｓ＿ＥＮＡＢＬＥ）はＨレベルの信号なので
、出力制御回路の各段のアナログスイッチはオンしている。よって、スイッチ群９１２の
オンした段に対応する信号線へそれぞれの列の画素のビデオ信号が入力される。
、出力制御回路の各段のアナログスイッチはオンしている。よって、スイッチ群９１２の
オンした段に対応する信号線へそれぞれの列の画素のビデオ信号が入力される。
なお、図８１においては、ＴＧｉ−１のときにも、ＴＧｉ＋１と同様にフリップフロップ
回路９１４の第１段目にスタートパルス信号（Ｓ＿ＳＰ）が入力される。図８１において
、パルス８１０８がＴＧｉ−１のスタートパルス信号である。そして、ビデオ信号のデー
タ８１０６は、出力制御回路９１３から出力される。
回路９１４の第１段目にスタートパルス信号（Ｓ＿ＳＰ）が入力される。図８１において
、パルス８１０８がＴＧｉ−１のスタートパルス信号である。そして、ビデオ信号のデー
タ８１０６は、出力制御回路９１３から出力される。
しかし、図８１において、ＴＧｉのときには、スタートパルス信号が入力されないため、
サンプリングパルスが生成されず、スイッチ群９１２の各段のスイッチはオンせずオフし
ているため、ビデオ信号のデータ８１０５は出力制御回路９１３へ入力されない。
サンプリングパルスが生成されず、スイッチ群９１２の各段のスイッチはオンせずオフし
ているため、ビデオ信号のデータ８１０５は出力制御回路９１３へ入力されない。
また、出力制御信号（Ｓ＿ＥＮＡＢＬＥ）がＬレベルであることから、出力制御回路９１
３の各段に設けられたアナログスイッチがオフするため信号線Ｓ１〜Ｓｎはフローティン
グとなる。
３の各段に設けられたアナログスイッチがオフするため信号線Ｓ１〜Ｓｎはフローティン
グとなる。
つまり、ｉ行目の画素に入力されている信号のデータはビデオ信号のデータ８１０５と等
しいためｉ行目の画素には信号の書き込みを停止する。信号線等への充放電を省略し、消
費電力を削減している。
しいためｉ行目の画素には信号の書き込みを停止する。信号線等への充放電を省略し、消
費電力を削減している。
なお、出力制御回路９１３は有していなくともよい。なぜならＴＧｉにはスタートパルス
信号（Ｓ＿ＳＰ）が入力されないため、スイッチ群９１２の各段のスイッチはオンしない
ためフローティングとなっているからである。
信号（Ｓ＿ＳＰ）が入力されないため、スイッチ群９１２の各段のスイッチはオンしない
ためフローティングとなっているからである。
また、信号の書き込みを停止する画素行のビデオ信号は、信号線駆動回路へビデオ信号の
入力を停止するようにしてもよい。つまり、図８２に示すように、ＴＧｉのときには、ビ
デオ信号（Ｖｉｄｅｏ Ｄａｔａ）を信号線駆動回路へ入力しないようにしてもよい。そ
して、ＴＧｉは消費電力が小さくなるような電位を入力すればよい。他の信号の説明は図
８１と同様であるので省略する。
入力を停止するようにしてもよい。つまり、図８２に示すように、ＴＧｉのときには、ビ
デオ信号（Ｖｉｄｅｏ Ｄａｔａ）を信号線駆動回路へ入力しないようにしてもよい。そ
して、ＴＧｉは消費電力が小さくなるような電位を入力すればよい。他の信号の説明は図
８１と同様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号は信号線駆動回路へクロック信号な
等の入力を停止するようにしてもよい。つまり、図８３に示すように、ＴＧｉのときには
、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）を信号線駆動回路へ
入力しないようにしてもよい。他の信号の説明は図８１と同様であるので省略する。
等の入力を停止するようにしてもよい。つまり、図８３に示すように、ＴＧｉのときには
、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）を信号線駆動回路へ
入力しないようにしてもよい。他の信号の説明は図８１と同様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号は信号線駆動回路へビデオ信号やク
ロック信号等の入力を停止するようにしてもよい。つまり、図８４に示すように、ＴＧｉ
のときには、クロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ＿ＣＬＫＢ）及びビデ
オ信号（Ｖｉｄｅｏ Ｄａｔａ）を信号線駆動回路へ入力しないようにしてもよい。他の
信号の説明は図８１と同様であるので省略する。
ロック信号等の入力を停止するようにしてもよい。つまり、図８４に示すように、ＴＧｉ
のときには、クロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ＿ＣＬＫＢ）及びビデ
オ信号（Ｖｉｄｅｏ Ｄａｔａ）を信号線駆動回路へ入力しないようにしてもよい。他の
信号の説明は図８１と同様であるので省略する。
なお、本発明の表示装置に適用可能な信号線駆動回路はこれに限られない。つまり、１フ
レーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行に
おける一行分の画素のビデオ信号のデータが、すでにその画素行に書き込まれている一行
分の信号のデータと同じ場合に、その画素行が選択されていなければその画素行への信号
の書き込みは行われないため、前の行の画素へ入力した信号をそのまま信号線へ入力し続
けてもいいし、消費電力が小さくなる電位を信号線へ入力し続ける構成であってもよい。
レーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行に
おける一行分の画素のビデオ信号のデータが、すでにその画素行に書き込まれている一行
分の信号のデータと同じ場合に、その画素行が選択されていなければその画素行への信号
の書き込みは行われないため、前の行の画素へ入力した信号をそのまま信号線へ入力し続
けてもいいし、消費電力が小さくなる電位を信号線へ入力し続ける構成であってもよい。
（実施の形態４）
本実施の形態では、実施の形態１、実施の形態２及び実施の形態３で示した表示装置の周
辺駆動回路（走査線駆動回路や信号線駆動回路）に適用可能な他の構成を示す。
本実施の形態では、実施の形態１、実施の形態２及び実施の形態３で示した表示装置の周
辺駆動回路（走査線駆動回路や信号線駆動回路）に適用可能な他の構成を示す。
本発明の表示装置に適用可能な走査線駆動回路の構成について図５（ａ）に示す。
まず、図５（ａ）に示す走査線駆動回路は、パルス出力回路５０１とバッファ回路５０２
とを有する。パルス出力回路５０１には、クロック信号（Ｇ＿ＣＬＫ）、クロック反転信
号（Ｇ＿ＣＬＫＢ）及びスタートパルス信号（Ｇ＿ＳＰ）などが入力されている。そして
、それらの信号のタイミングに従って、バッファ回路５０２に走査信号（ＳＣ．１〜ＳＣ
．ｍ）を入力する。走査信号はバッファ回路５０２によって、電流供給能力の高い画素選
択信号（Ｇ．１〜Ｇ．ｍ）に変換され、走査線Ｇ１〜Ｇｍに入力される。ここで、バッフ
ァ回路５０２には出力制御信号（Ｇ＿ＥＮＡＢＬＥ）が入力されている。そして、出力制
御信号（Ｇ＿ＥＮＡＢＬＥ）により、画素選択信号Ｇ．１〜Ｇ．ｍのうち信号の書き込み
を停止する画素行の走査線への入力を停止するように制御している。
とを有する。パルス出力回路５０１には、クロック信号（Ｇ＿ＣＬＫ）、クロック反転信
号（Ｇ＿ＣＬＫＢ）及びスタートパルス信号（Ｇ＿ＳＰ）などが入力されている。そして
、それらの信号のタイミングに従って、バッファ回路５０２に走査信号（ＳＣ．１〜ＳＣ
．ｍ）を入力する。走査信号はバッファ回路５０２によって、電流供給能力の高い画素選
択信号（Ｇ．１〜Ｇ．ｍ）に変換され、走査線Ｇ１〜Ｇｍに入力される。ここで、バッフ
ァ回路５０２には出力制御信号（Ｇ＿ＥＮＡＢＬＥ）が入力されている。そして、出力制
御信号（Ｇ＿ＥＮＡＢＬＥ）により、画素選択信号Ｇ．１〜Ｇ．ｍのうち信号の書き込み
を停止する画素行の走査線への入力を停止するように制御している。
さらに詳しい構成例を図５（ｂ）に示す。
パルス出力回路５１１は複数段のフリップフロップ回路（ＦＦ）５１３とＡＮＤゲート５
１４を有し、ＡＮＤゲート５１４の二つの入力端子は、隣り合うフリップフロップ回路（
ＦＦ）５１３の出力端子が接続されている。つまり、各段のフリップフロップ回路（ＦＦ
）５１３はＡＮＤゲート５１４より一つ冗長に設けられ、隣り合うフリップフロップ回路
（ＦＦ）５１３の出力が、走査線Ｇ１〜Ｇｍに対応して設けられた各段のＡＮＤゲート５
１４に入力される。
１４を有し、ＡＮＤゲート５１４の二つの入力端子は、隣り合うフリップフロップ回路（
ＦＦ）５１３の出力端子が接続されている。つまり、各段のフリップフロップ回路（ＦＦ
）５１３はＡＮＤゲート５１４より一つ冗長に設けられ、隣り合うフリップフロップ回路
（ＦＦ）５１３の出力が、走査線Ｇ１〜Ｇｍに対応して設けられた各段のＡＮＤゲート５
１４に入力される。
それぞれのフリップフロップ回路（ＦＦ）５１３にはクロック信号（Ｇ＿ＣＬＫ）、クロ
ック反転信号（Ｇ＿ＣＬＫＢ）が入力され、フリップフロップ回路５１３の第１段目にス
タートパルス信号（Ｇ＿ＳＰ）が入力される。スタートパルス信号は、次の段のフリップ
フロップ回路５１３に入力される際にクロック信号の１パルス分遅れる。よって、冗長に
設けられた第１段目のフリップフロップ回路５１３と次の段のフリップフロップ回路５１
３の出力が入力される一行目のＡＮＤゲート５１４の出力されるパルスはクロック信号の
１パルス分になる。このパルスは走査信号ＳＣ．１として出力制御回路５１２の一段目に
対応したバッファ回路（Ｂｕｆ．）５１５の入力端子に入力される。同様にｉ行目のＡＮ
Ｄゲート５１４の出力、ｍ行目のＡＮＤゲート５１４の出力はそれぞれ走査信号として出
力制御回路５１２のそれぞれの段のバッファ回路５１５の入力端子に入力される。
ック反転信号（Ｇ＿ＣＬＫＢ）が入力され、フリップフロップ回路５１３の第１段目にス
タートパルス信号（Ｇ＿ＳＰ）が入力される。スタートパルス信号は、次の段のフリップ
フロップ回路５１３に入力される際にクロック信号の１パルス分遅れる。よって、冗長に
設けられた第１段目のフリップフロップ回路５１３と次の段のフリップフロップ回路５１
３の出力が入力される一行目のＡＮＤゲート５１４の出力されるパルスはクロック信号の
１パルス分になる。このパルスは走査信号ＳＣ．１として出力制御回路５１２の一段目に
対応したバッファ回路（Ｂｕｆ．）５１５の入力端子に入力される。同様にｉ行目のＡＮ
Ｄゲート５１４の出力、ｍ行目のＡＮＤゲート５１４の出力はそれぞれ走査信号として出
力制御回路５１２のそれぞれの段のバッファ回路５１５の入力端子に入力される。
また、出力制御回路５１２の各段のバッファ回路５１５はそれぞれ出力制御端子を有し、
出力制御信号（Ｇ＿ＥＮＡＢＬＥ）が入力されている。出力制御回路５１２によって、電
流供給能力の高い画素選択信号（Ｇ．１〜Ｇ．ｍ）に変換され、走査線Ｇ１〜Ｇｍに入力
される。ここで、出力制御回路５１２の各段には共に出力制御信号（Ｇ＿ＥＮＡＢＬＥ）
が入力されている。そして、出力制御信号（Ｇ＿ＥＮＡＢＬＥ）にしたがって出力制御回
路５１２の段毎に走査信号（ＳＣ．１〜ＳＣ．ｍ）の電流供給能力を高くした画素選択信
号（Ｇ．１〜Ｇ．ｍ）を出力するかしないかを決定する。
出力制御信号（Ｇ＿ＥＮＡＢＬＥ）が入力されている。出力制御回路５１２によって、電
流供給能力の高い画素選択信号（Ｇ．１〜Ｇ．ｍ）に変換され、走査線Ｇ１〜Ｇｍに入力
される。ここで、出力制御回路５１２の各段には共に出力制御信号（Ｇ＿ＥＮＡＢＬＥ）
が入力されている。そして、出力制御信号（Ｇ＿ＥＮＡＢＬＥ）にしたがって出力制御回
路５１２の段毎に走査信号（ＳＣ．１〜ＳＣ．ｍ）の電流供給能力を高くした画素選択信
号（Ｇ．１〜Ｇ．ｍ）を出力するかしないかを決定する。
なお、出力制御回路を備えたバッファ回路の一例を図５（ｃ）に示す。Ｐチャネル型トラ
ンジスタ５２１とＰチャネル型トランジスタ５２２と、Ｎチャネル型トランジスタ５２３
と、Ｎチャネル型トランジスタ５２４とが直列に接続されている。そして、Ｐチャネル型
トランジスタ５２１のソース端子に高電源電位Ｖｄｄが設定され、Ｎチャネル型トランジ
スタ５２４のソース端子に低電源電位Ｖｓｓが設定されている。Ｎチャネル型トランジス
タ５２４のゲート端子には出力制御信号（Ｇ＿ＥＮＡＢＬＥ）が入力され、Ｐチャネル型
トランジスタ５２１のゲート端子にはインバータ５２５により出力制御信号（Ｇ＿ＥＮＡ
ＢＬＥ）が反転された信号が入力されている。そして、Ｐチャネル型トランジスタ５２２
及びＮチャネル型トランジスタ５２３のゲート端子は共に接続され、走査信号（ＳＣ．１
〜ＳＣ．ｍのいずれか一）が入力される。ここで、出力制御信号（Ｇ＿ＥＮＡＢＬＥ）が
Ｈレベルのときには、Ｎチャネル型トランジスタ５２４及びＰチャネル型トランジスタ５
２１がオンしているため、走査信号（ＳＣ．１〜ＳＣ．ｍのいずれか一）の反転した信号
をＰチャネル型トランジスタ５２２又はＮチャネル型トランジスタ５２３のいずれかから
出力する。一方、出力制御信号（Ｇ＿ＥＮＡＢＬＥ）がＬレベルのときには、Ｎチャネル
型トランジスタ５２４及びＰチャネル型トランジスタ５２１がオフしているため、バッフ
ァ回路から信号は出力されず、このバッファ回路の接続されている走査線はフローティン
グとなる。なお、図５（ｃ）の場合だと走査信号（ＳＣ．１〜ＳＣ．ｍ）と画素選択信号
（Ｇ．１〜Ｇ．ｍ）のレベルが反転してしまうので、さらに各段に奇数個ずつ、例えば１
つずつのインバータを設けるとよい。この場合、さらに設けるインバータは図５（ｃ）に
示すバッファ回路の入力側に配置するとよい。図５（ｃ）に示すバッファ回路の出力側に
配置すると、さらに設けるインバータの入力がフローティングになった場合、走査線への
出力が不安定な状態となるからである。
ンジスタ５２１とＰチャネル型トランジスタ５２２と、Ｎチャネル型トランジスタ５２３
と、Ｎチャネル型トランジスタ５２４とが直列に接続されている。そして、Ｐチャネル型
トランジスタ５２１のソース端子に高電源電位Ｖｄｄが設定され、Ｎチャネル型トランジ
スタ５２４のソース端子に低電源電位Ｖｓｓが設定されている。Ｎチャネル型トランジス
タ５２４のゲート端子には出力制御信号（Ｇ＿ＥＮＡＢＬＥ）が入力され、Ｐチャネル型
トランジスタ５２１のゲート端子にはインバータ５２５により出力制御信号（Ｇ＿ＥＮＡ
ＢＬＥ）が反転された信号が入力されている。そして、Ｐチャネル型トランジスタ５２２
及びＮチャネル型トランジスタ５２３のゲート端子は共に接続され、走査信号（ＳＣ．１
〜ＳＣ．ｍのいずれか一）が入力される。ここで、出力制御信号（Ｇ＿ＥＮＡＢＬＥ）が
Ｈレベルのときには、Ｎチャネル型トランジスタ５２４及びＰチャネル型トランジスタ５
２１がオンしているため、走査信号（ＳＣ．１〜ＳＣ．ｍのいずれか一）の反転した信号
をＰチャネル型トランジスタ５２２又はＮチャネル型トランジスタ５２３のいずれかから
出力する。一方、出力制御信号（Ｇ＿ＥＮＡＢＬＥ）がＬレベルのときには、Ｎチャネル
型トランジスタ５２４及びＰチャネル型トランジスタ５２１がオフしているため、バッフ
ァ回路から信号は出力されず、このバッファ回路の接続されている走査線はフローティン
グとなる。なお、図５（ｃ）の場合だと走査信号（ＳＣ．１〜ＳＣ．ｍ）と画素選択信号
（Ｇ．１〜Ｇ．ｍ）のレベルが反転してしまうので、さらに各段に奇数個ずつ、例えば１
つずつのインバータを設けるとよい。この場合、さらに設けるインバータは図５（ｃ）に
示すバッファ回路の入力側に配置するとよい。図５（ｃ）に示すバッファ回路の出力側に
配置すると、さらに設けるインバータの入力がフローティングになった場合、走査線への
出力が不安定な状態となるからである。
また、本発明の表示装置に適用可能な別の走査線駆動回路の構成例について説明する。
まず、図７（ａ）に示す走査線駆動回路は、パルス出力回路７０１とバッファ回路７０２
と出力制御回路７０３とを有する。パルス出力回路７０１には、クロック信号（Ｇ＿ＣＬ
Ｋ）、クロック反転信号（Ｇ＿ＣＬＫＢ）及びスタートパルス信号（Ｇ＿ＳＰ）などが入
力されている。そして、それらの信号のタイミングに従って、バッファ回路７０２に走査
信号（ＳＣ．１〜ＳＣ．ｍ）を入力する。走査信号（ＳＣ．１〜ＳＣ．ｍ）はバッファ回
路７０２によって、電流供給能力の高い画素選択信号（Ｇ．１〜Ｇ．ｍ）に変換され、出
力制御回路７０３に入力される。ここで、出力制御回路７０３には出力制御信号（Ｇ＿Ｅ
ＮＡＢＬＥ）が入力されている。そして、出力制御信号（Ｇ＿ＥＮＡＢＬＥ）により、画
素選択信号（Ｇ．１〜Ｇ．ｍ）のうち信号の書き込みを停止する画素行の走査線への出力
を停止するように制御している。
と出力制御回路７０３とを有する。パルス出力回路７０１には、クロック信号（Ｇ＿ＣＬ
Ｋ）、クロック反転信号（Ｇ＿ＣＬＫＢ）及びスタートパルス信号（Ｇ＿ＳＰ）などが入
力されている。そして、それらの信号のタイミングに従って、バッファ回路７０２に走査
信号（ＳＣ．１〜ＳＣ．ｍ）を入力する。走査信号（ＳＣ．１〜ＳＣ．ｍ）はバッファ回
路７０２によって、電流供給能力の高い画素選択信号（Ｇ．１〜Ｇ．ｍ）に変換され、出
力制御回路７０３に入力される。ここで、出力制御回路７０３には出力制御信号（Ｇ＿Ｅ
ＮＡＢＬＥ）が入力されている。そして、出力制御信号（Ｇ＿ＥＮＡＢＬＥ）により、画
素選択信号（Ｇ．１〜Ｇ．ｍ）のうち信号の書き込みを停止する画素行の走査線への出力
を停止するように制御している。
さらに詳しい構成例を図７（ｂ）に示す。パルス出力回路７１１は複数段のフリップフロ
ップ回路（ＦＦ）７１４とＡＮＤゲート７１５を有し、ＡＮＤゲート７１５の二つの入力
端子は、隣り合うフリップフロップ回路（ＦＦ）７１４の出力端子が接続されている。つ
まり、各段のフリップフロップ回路（ＦＦ）７１４はＡＮＤゲート７１５より一つ冗長に
設けられ、隣り合うフリップフロップ回路（ＦＦ）７１４の出力が、走査線Ｇ１〜Ｇｍに
対応して設けられた各段のＡＮＤゲート７１５に入力される。
ップ回路（ＦＦ）７１４とＡＮＤゲート７１５を有し、ＡＮＤゲート７１５の二つの入力
端子は、隣り合うフリップフロップ回路（ＦＦ）７１４の出力端子が接続されている。つ
まり、各段のフリップフロップ回路（ＦＦ）７１４はＡＮＤゲート７１５より一つ冗長に
設けられ、隣り合うフリップフロップ回路（ＦＦ）７１４の出力が、走査線Ｇ１〜Ｇｍに
対応して設けられた各段のＡＮＤゲート７１５に入力される。
それぞれのフリップフロップ回路（ＦＦ）７１４にはクロック信号（Ｇ＿ＣＬＫ）、クロ
ック反転信号（Ｇ＿ＣＬＫＢ）が入力され、フリップフロップ回路７１４の第１段目にス
タートパルス信号（Ｇ＿ＳＰ）が入力される。スタートパルス信号は、次の段のフリップ
フロップ回路７１４に入力される際にクロック信号の１パルス分遅れる。よって、冗長に
設けられた第１段目のフリップフロップ回路７１４と次の段のフリップフロップ回路７１
４の出力が入力される一行目のＡＮＤゲート７１５の出力されるパルスはクロック信号の
１パルス分になる。このパルスは走査信号ＳＣ．１としてバッファ回路７１２の一段目に
対応したバッファ回路（Ｂｕｆ．）７１６の入力端子に入力される。同様にｉ行目のＡＮ
Ｄゲート７１５の出力、ｍ行目のＡＮＤゲート７１５の出力はそれぞれ走査信号としてバ
ッファ回路７１２のそれぞれの段のバッファ回路７１６の入力端子に入力される。
ック反転信号（Ｇ＿ＣＬＫＢ）が入力され、フリップフロップ回路７１４の第１段目にス
タートパルス信号（Ｇ＿ＳＰ）が入力される。スタートパルス信号は、次の段のフリップ
フロップ回路７１４に入力される際にクロック信号の１パルス分遅れる。よって、冗長に
設けられた第１段目のフリップフロップ回路７１４と次の段のフリップフロップ回路７１
４の出力が入力される一行目のＡＮＤゲート７１５の出力されるパルスはクロック信号の
１パルス分になる。このパルスは走査信号ＳＣ．１としてバッファ回路７１２の一段目に
対応したバッファ回路（Ｂｕｆ．）７１６の入力端子に入力される。同様にｉ行目のＡＮ
Ｄゲート７１５の出力、ｍ行目のＡＮＤゲート７１５の出力はそれぞれ走査信号としてバ
ッファ回路７１２のそれぞれの段のバッファ回路７１６の入力端子に入力される。
また、バッファ回路７１２の各段のバッファ回路７１６とそれぞれ対応する走査線Ｇ１〜
Ｇｍとは出力制御回路７１３の各段のスイッチ７１７を介して接続されている。このスイ
ッチ７１７は、それぞれ制御端子を有し、制御端子に出力制御信号（Ｇ＿ＥＮＡＢＬＥ）
が入力されている。そして、出力制御信号（Ｇ＿ＥＮＡＢＬＥ）にしたがってバッファ回
路７１２の段毎に走査信号（ＳＣ．１〜ＳＣ．ｍ）の電流供給能力を高くした画素選択信
号（Ｇ．１〜Ｇ．ｍ）を出力するかしないかを決定する。ここで、例えば一段目のバッフ
ァ回路７１６から画素選択信号Ｇ．１のパルスが出力されるタイミングのときに、出力制
御信号（Ｇ＿ＥＮＡＢＬＥ）がＬレベルである場合は、一段目のスイッチ７１７がオフす
るため、一段目のスイッチ７１７に接続されている走査線Ｇ１はフローティングになる。
一方、全ての段において、バッファ回路７１６から画素選択信号（Ｇ．１〜Ｇ．ｍ）のパ
ルスが出力されるタイミングときに、出力制御信号（Ｇ＿ＥＮＡＢＬＥ）がＨレベルのと
きには、全ての段のスイッチ７１７は、１垂直期間中オンしているため、走査線Ｇ１〜Ｇ
ｍに画素選択信号（Ｇ．１〜Ｇ．ｍ）が順次入力される。
Ｇｍとは出力制御回路７１３の各段のスイッチ７１７を介して接続されている。このスイ
ッチ７１７は、それぞれ制御端子を有し、制御端子に出力制御信号（Ｇ＿ＥＮＡＢＬＥ）
が入力されている。そして、出力制御信号（Ｇ＿ＥＮＡＢＬＥ）にしたがってバッファ回
路７１２の段毎に走査信号（ＳＣ．１〜ＳＣ．ｍ）の電流供給能力を高くした画素選択信
号（Ｇ．１〜Ｇ．ｍ）を出力するかしないかを決定する。ここで、例えば一段目のバッフ
ァ回路７１６から画素選択信号Ｇ．１のパルスが出力されるタイミングのときに、出力制
御信号（Ｇ＿ＥＮＡＢＬＥ）がＬレベルである場合は、一段目のスイッチ７１７がオフす
るため、一段目のスイッチ７１７に接続されている走査線Ｇ１はフローティングになる。
一方、全ての段において、バッファ回路７１６から画素選択信号（Ｇ．１〜Ｇ．ｍ）のパ
ルスが出力されるタイミングときに、出力制御信号（Ｇ＿ＥＮＡＢＬＥ）がＨレベルのと
きには、全ての段のスイッチ７１７は、１垂直期間中オンしているため、走査線Ｇ１〜Ｇ
ｍに画素選択信号（Ｇ．１〜Ｇ．ｍ）が順次入力される。
また、走査線駆動回路としては、図３５（ａ）のような構成を用いてもよい。
デコーダ回路３５０１に走査線選択データが入力され、そのデータにより選択された画素
行に対応するパルス信号が出力される。そして、バッファ回路３５０２により電流供給能
力の高くした信号が画素選択信号としてＧ１〜Ｇｍのいずれかに出力される。
行に対応するパルス信号が出力される。そして、バッファ回路３５０２により電流供給能
力の高くした信号が画素選択信号としてＧ１〜Ｇｍのいずれかに出力される。
より詳しい構成は図３５（ｂ）に示す。ここでは、４つの走査線選択データにより１６個
の走査線を選択する場合についての一例を示す。
の走査線を選択する場合についての一例を示す。
デコーダ回路３５１１には、画素行を選択する走査線Ｇ１〜Ｇ１６に対応して設けられた
ＡＮＤゲート３５１３を有する。また、デコーダ回路３５１１には、入力１〜入力４の４
つの走査線選択データが入力されている。そして、各ＡＮＤゲート３５１３は入力１又は
この反転したデータ、入力２又はこの反転したデータ、入力３又はこの反転したデータ及
び入力４又はこの反転したデータがそれぞれのＡＮＤゲート３５１３毎に異なった組み合
わせにより選択される。
こうして、４つの入力により、１６個の走査線Ｇ１〜Ｇ１６を任意に選択することができ
る。
ＡＮＤゲート３５１３を有する。また、デコーダ回路３５１１には、入力１〜入力４の４
つの走査線選択データが入力されている。そして、各ＡＮＤゲート３５１３は入力１又は
この反転したデータ、入力２又はこの反転したデータ、入力３又はこの反転したデータ及
び入力４又はこの反転したデータがそれぞれのＡＮＤゲート３５１３毎に異なった組み合
わせにより選択される。
こうして、４つの入力により、１６個の走査線Ｇ１〜Ｇ１６を任意に選択することができ
る。
なお、本発明の表示装置の走査線駆動回路は上述した構成に限定されるものではない。例
えば、レベルシフタを有していてもよい。なお、レベルシフタとは、信号のレベルをシフ
トさせるものである。
えば、レベルシフタを有していてもよい。なお、レベルシフタとは、信号のレベルをシフ
トさせるものである。
例えば、図１１（ａ）の構成はパルス出力回路５０１の出力がレベルシフタ１１０１に入
力され、レベルシフタ１１０１の出力がバッファ回路５０２に入力され、バッファ回路５
０２から走査線Ｇ１〜Ｇｍに順次画素を選択する信号を入力するものである。この構成は
、図５（ａ）の構成にレベルシフタ１１０１を追加したもので、詳細は図５（ａ）の説明
を参照されたい。
力され、レベルシフタ１１０１の出力がバッファ回路５０２に入力され、バッファ回路５
０２から走査線Ｇ１〜Ｇｍに順次画素を選択する信号を入力するものである。この構成は
、図５（ａ）の構成にレベルシフタ１１０１を追加したもので、詳細は図５（ａ）の説明
を参照されたい。
また、図１１（ｂ）の構成はパルス出力回路６０１の出力が出力制御回路６０２に入力さ
れ、出力制御回路６０２の出力がレベルシフタ１１０２に入力され、レベルシフタ１１０
２の出力がバッファ回路６０３に入力され、バッファ回路６０３から走査線Ｇ１〜Ｇｍに
順次画素を選択する信号を入力するものである。この構成は、図６（ａ）の構成にレベル
シフタ１１０２を追加したもので、詳細は図６（ａ）の説明を参照されたい。
れ、出力制御回路６０２の出力がレベルシフタ１１０２に入力され、レベルシフタ１１０
２の出力がバッファ回路６０３に入力され、バッファ回路６０３から走査線Ｇ１〜Ｇｍに
順次画素を選択する信号を入力するものである。この構成は、図６（ａ）の構成にレベル
シフタ１１０２を追加したもので、詳細は図６（ａ）の説明を参照されたい。
また、図１１（ｃ）の構成はパルス出力回路７０１の出力がレベルシフタ１１０３に入力
され、レベルシフタ１１０３の出力がバッファ回路７０２に入力され、バッファ回路７０
２の出力が出力制御回路７０３に入力され、出力制御回路７０３から走査線Ｇ１〜Ｇｍに
順次画素を選択する信号を入力するものである。この構成は、図７（ａ）の構成にレベル
シフタ１１０３を追加したもので、詳細は図７（ａ）の説明を参照されたい。
され、レベルシフタ１１０３の出力がバッファ回路７０２に入力され、バッファ回路７０
２の出力が出力制御回路７０３に入力され、出力制御回路７０３から走査線Ｇ１〜Ｇｍに
順次画素を選択する信号を入力するものである。この構成は、図７（ａ）の構成にレベル
シフタ１１０３を追加したもので、詳細は図７（ａ）の説明を参照されたい。
また、図１１（ｄ）の構成はデコーダ回路３５０１の出力がレベルシフタ１１０４に入力
され、レベルシフタ１１０４の出力がバッファ回路３５０２に入力され、バッファ回路３
５０２から走査線Ｇ１〜Ｇｍに順次画素を選択する信号を入力するものである。この構成
は、図３５（ａ）の構成にレベルシフタ１１０４を追加したもので、詳細は図３５（ａ）
の説明を参照されたい。
され、レベルシフタ１１０４の出力がバッファ回路３５０２に入力され、バッファ回路３
５０２から走査線Ｇ１〜Ｇｍに順次画素を選択する信号を入力するものである。この構成
は、図３５（ａ）の構成にレベルシフタ１１０４を追加したもので、詳細は図３５（ａ）
の説明を参照されたい。
このように、本発明の表示装置には様々な構成の走査線駆動回路を適用することができる
。つまり、一つの走査線に接続された画素行に入力する信号が、すでにその画素行に入力
されている信号と同じ場合に、その画素行を選択しないような構成であればよい。つまり
、その画素行の接続された走査線に入力する信号を画素の選択されないＬレベルの信号と
するか、その走査線をフローティングにすればよい。
。つまり、一つの走査線に接続された画素行に入力する信号が、すでにその画素行に入力
されている信号と同じ場合に、その画素行を選択しないような構成であればよい。つまり
、その画素行の接続された走査線に入力する信号を画素の選択されないＬレベルの信号と
するか、その走査線をフローティングにすればよい。
また、実施の形態２で示した図８とは異なる構成であって、本発明の線順次方式の表示装
置に適用可能な信号線駆動回路を図７７（ａ）、（ｂ）に示す。
置に適用可能な信号線駆動回路を図７７（ａ）、（ｂ）に示す。
図７７（ａ）に示す信号線駆動回路はパルス出力回路７７０１、出力制御回路７７０２、
第１のラッチ回路７７０３、第２のラッチ回路７７０４を有する。パルス出力回路７７０
１には、クロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ＿ＣＬＫＢ）、スタートパ
ルス信号（Ｓ＿ＳＰ）が入力される。これらの信号にしたがって順次サンプリングパルス
が出力される。
第１のラッチ回路７７０３、第２のラッチ回路７７０４を有する。パルス出力回路７７０
１には、クロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ＿ＣＬＫＢ）、スタートパ
ルス信号（Ｓ＿ＳＰ）が入力される。これらの信号にしたがって順次サンプリングパルス
が出力される。
パルス出力回路７７０１から出力されるサンプリングパルスは出力制御回路７７０２に入
力される。また、出力制御回路７７０２には出力制御信号（Ｓ＿ＥＮＡＢＬＥ）が入力さ
れており、この信号によりサンプリングパルスを第１のラッチ回路７７０３に入力するか
否かが制御される。
力される。また、出力制御回路７７０２には出力制御信号（Ｓ＿ＥＮＡＢＬＥ）が入力さ
れており、この信号によりサンプリングパルスを第１のラッチ回路７７０３に入力するか
否かが制御される。
ここで、出力制御信号（Ｓ＿ＥＮＡＢＬＥ）は、１フレーム期間中のあるサブフレーム期
間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータ
が、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合に、出力制
御信号はＬレベルとなり、一行分のデータが一つでも異なる場合に出力制御信号がＨレベ
ルとなる。
間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータ
が、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合に、出力制
御信号はＬレベルとなり、一行分のデータが一つでも異なる場合に出力制御信号がＨレベ
ルとなる。
そして、出力制御回路７７０２に入力される出力制御信号（Ｓ＿ＥＮＡＢＬＥ）がＨレベ
ルのときにはサンプリングパルスを出力するため、サンプリングパルスは第１のラッチ回
路７７０３に入力され、その信号のタイミングにしたがってビデオ信号（Ｖｉｄｅｏ Ｄ
ａｔａ）が第１のラッチ回路７７０３に保持される。第１のラッチ回路７７０３において
、最終段までビデオ信号の保持が完了すると、水平帰線期間中に、第２のラッチ回路７７
０４にラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）が入力され、第１のラッチ回路７７０３
に保持されていたビデオ信号は、一斉に第２のラッチ回路７７０４に転送される。
ルのときにはサンプリングパルスを出力するため、サンプリングパルスは第１のラッチ回
路７７０３に入力され、その信号のタイミングにしたがってビデオ信号（Ｖｉｄｅｏ Ｄ
ａｔａ）が第１のラッチ回路７７０３に保持される。第１のラッチ回路７７０３において
、最終段までビデオ信号の保持が完了すると、水平帰線期間中に、第２のラッチ回路７７
０４にラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）が入力され、第１のラッチ回路７７０３
に保持されていたビデオ信号は、一斉に第２のラッチ回路７７０４に転送される。
一方、出力制御信号（Ｓ＿ＥＮＡＢＬＥ）がＬレベルのときには、出力制御回路７７０２
からサンプリングパルスが出力されず、第１のラッチ回路７７０３にはビデオ信号のラッ
チが行われない。よって、消費電力を低減することができる。
からサンプリングパルスが出力されず、第１のラッチ回路７７０３にはビデオ信号のラッ
チが行われない。よって、消費電力を低減することができる。
その後、第２のラッチ回路７７０４に入力されている信号が信号線Ｓ１〜Ｓｎへ入力され
る。
る。
なお、出力制御信号（Ｓ＿ＥＮＡＢＬＥ）がＬレベルのときには、第１のラッチ回路７７
０３ではビデオ信号のラッチが行われないため、前の行のビデオ信号が入力されたままで
ある。よって、第２のラッチ回路７７０４に保持されているデータも前の行のビデオ信号
のままである。しかし、このとき走査線駆動回路が画素を選択していないため、画素へは
信号が書き込まれない。よって、消費電力を低減することができる。また、第２のラッチ
回路７７０４から各信号線Ｓ１〜Ｓｎに入力する信号は、すでにそれぞれの信号線に充放
電が行われているため消費電力はあまりかからない。
０３ではビデオ信号のラッチが行われないため、前の行のビデオ信号が入力されたままで
ある。よって、第２のラッチ回路７７０４に保持されているデータも前の行のビデオ信号
のままである。しかし、このとき走査線駆動回路が画素を選択していないため、画素へは
信号が書き込まれない。よって、消費電力を低減することができる。また、第２のラッチ
回路７７０４から各信号線Ｓ１〜Ｓｎに入力する信号は、すでにそれぞれの信号線に充放
電が行われているため消費電力はあまりかからない。
図７７（ｂ）には、信号線駆動回路のさらに詳細な構成を示す。
パルス出力回路７７１１はフリップフロップ回路（ＦＦ）７７１５等を複数段用いて構成
され、クロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ＿ＣＬＫＢ）、スタートパル
ス信号（Ｓ＿ＳＰ）が入力される。これらの信号のタイミングに従って順次サンプリング
パルスが出力される。なお、図７７（ｂ）の構成においては、次の段のフリップフロップ
回路に入力される度にスタートパルス信号（Ｓ＿ＳＰ）が１パルス分遅れる構成のフリッ
プフロップ回路７７１５で構成されるパルス出力回路７７１１を用いたが、上述した図５
２のパルス出力回路５２１１のような構成を用いてもよい。
され、クロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ＿ＣＬＫＢ）、スタートパル
ス信号（Ｓ＿ＳＰ）が入力される。これらの信号のタイミングに従って順次サンプリング
パルスが出力される。なお、図７７（ｂ）の構成においては、次の段のフリップフロップ
回路に入力される度にスタートパルス信号（Ｓ＿ＳＰ）が１パルス分遅れる構成のフリッ
プフロップ回路７７１５で構成されるパルス出力回路７７１１を用いたが、上述した図５
２のパルス出力回路５２１１のような構成を用いてもよい。
パルス出力回路７７１１により出力されたサンプリングパルスは、出力制御回路７７１２
に入力される。また、出力制御回路７７１２には出力制御信号（Ｓ＿ＥＮＡＢＬＥ）が入
力されており、この信号によりサンプリングパルスを第１のラッチ回路７７１３に入力す
るか否かが制御される。
に入力される。また、出力制御回路７７１２には出力制御信号（Ｓ＿ＥＮＡＢＬＥ）が入
力されており、この信号によりサンプリングパルスを第１のラッチ回路７７１３に入力す
るか否かが制御される。
ここで、出力制御信号（Ｓ＿ＥＮＡＢＬＥ）は、１フレーム期間中のあるサブフレーム期
間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータ
が、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合に、出力制
御信号はＬレベルとなり、一行分のデータが一つでも異なる場合に出力制御信号がＨレベ
ルとなる。
間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータ
が、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合に、出力制
御信号はＬレベルとなり、一行分のデータが一つでも異なる場合に出力制御信号がＨレベ
ルとなる。
そして、出力制御回路７７１２に入力される出力制御信号（Ｓ＿ＥＮＡＢＬＥ）がＨレベ
ルのときにはサンプリングパルスを出力するため、サンプリングパルスは第１のラッチ回
路７７１３の各段のＬＡＴ１に入力され、その信号のタイミングにしたがってビデオ信号
（Ｖｉｄｅｏ Ｄａｔａ）が第１のラッチ回路７７１３に保持される。第１のラッチ回路
７７１３において、最終段までビデオ信号の保持が完了すると、水平帰線期間中に、第２
のラッチ回路７７１４にラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）が入力され、第１のラ
ッチ回路７７１３に保持されていたビデオ信号は、一斉に第２のラッチ回路７７１４に転
送される。
ルのときにはサンプリングパルスを出力するため、サンプリングパルスは第１のラッチ回
路７７１３の各段のＬＡＴ１に入力され、その信号のタイミングにしたがってビデオ信号
（Ｖｉｄｅｏ Ｄａｔａ）が第１のラッチ回路７７１３に保持される。第１のラッチ回路
７７１３において、最終段までビデオ信号の保持が完了すると、水平帰線期間中に、第２
のラッチ回路７７１４にラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）が入力され、第１のラ
ッチ回路７７１３に保持されていたビデオ信号は、一斉に第２のラッチ回路７７１４に転
送される。
一方、出力制御信号（Ｓ＿ＥＮＡＢＬＥ）がＬレベルのときには、出力制御回路７７１２
からサンプリングパルスが出力されず、第１のラッチ回路７７１３にはビデオ信号のラッ
チが行われない。よって、消費電力を低減することができる。
からサンプリングパルスが出力されず、第１のラッチ回路７７１３にはビデオ信号のラッ
チが行われない。よって、消費電力を低減することができる。
その後、第２のラッチ回路７７１４に入力されている信号が信号線Ｓ１〜Ｓｎへ入力され
る。
る。
なお、出力制御信号（Ｓ＿ＥＮＡＢＬＥ）がＬレベルのときには、第１のラッチ回路７７
１３ではビデオ信号のラッチが行われないため、前の行のビデオ信号が入力されたままで
ある。よって、第２のラッチ回路７７１４に保持されているデータも前の行のビデオ信号
のままである。しかし、このとき走査線駆動回路が画素を選択していないため、画素へは
信号が書き込まれない。よって、消費電力を低減することができる。また、第２のラッチ
回路７７１４から各信号線Ｓ１〜Ｓｎに入力する信号は、すでにそれぞれの信号線に充放
電が行われているため消費電力はあまりかからない。
１３ではビデオ信号のラッチが行われないため、前の行のビデオ信号が入力されたままで
ある。よって、第２のラッチ回路７７１４に保持されているデータも前の行のビデオ信号
のままである。しかし、このとき走査線駆動回路が画素を選択していないため、画素へは
信号が書き込まれない。よって、消費電力を低減することができる。また、第２のラッチ
回路７７１４から各信号線Ｓ１〜Ｓｎに入力する信号は、すでにそれぞれの信号線に充放
電が行われているため消費電力はあまりかからない。
また、実施の形態３で示した図９とは異なる構成であって、本発明の点順次方式の表示装
置に適用可能な信号線駆動回路を図７８（ａ）、（ｂ）に示す。
置に適用可能な信号線駆動回路を図７８（ａ）、（ｂ）に示す。
図７８（ａ）に示す信号線駆動回路はパルス出力回路７８０１、出力制御回路７８０２、
スイッチ群７８０３、を有する。パルス出力回路７８０１には、クロック信号（Ｓ＿ＣＬ
Ｋ）、クロック反転信号（Ｓ＿ＣＬＫＢ）、スタートパルス信号（Ｓ＿ＳＰ）が入力され
る。これらの信号にしたがって順次サンプリングパルスが出力される。
スイッチ群７８０３、を有する。パルス出力回路７８０１には、クロック信号（Ｓ＿ＣＬ
Ｋ）、クロック反転信号（Ｓ＿ＣＬＫＢ）、スタートパルス信号（Ｓ＿ＳＰ）が入力され
る。これらの信号にしたがって順次サンプリングパルスが出力される。
パルス出力回路７８０１から出力されるサンプリングパルスは出力制御回路７８０２に入
力される。また、出力制御回路７８０２には出力制御信号（Ｓ＿ＥＮＡＢＬＥ）が入力さ
れており、この信号によりサンプリングパルスをスイッチ群７８０３に入力するか否かが
制御される。
力される。また、出力制御回路７８０２には出力制御信号（Ｓ＿ＥＮＡＢＬＥ）が入力さ
れており、この信号によりサンプリングパルスをスイッチ群７８０３に入力するか否かが
制御される。
ここで、出力制御信号（Ｓ＿ＥＮＡＢＬＥ）は、１フレーム期間中のあるサブフレーム期
間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータ
が、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合に、出力制
御信号はＬレベルとなり、一行分のデータが一つでも異なる場合に出力制御信号がＨレベ
ルとなる。
間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータ
が、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合に、出力制
御信号はＬレベルとなり、一行分のデータが一つでも異なる場合に出力制御信号がＨレベ
ルとなる。
そして、出力制御回路７８０２に入力される出力制御信号（Ｓ＿ＥＮＡＢＬＥ）がＨレベ
ルのときにはサンプリングパルスを出力するため、サンプリングパルスはスイッチ群７８
０３に入力され、その信号のタイミングにしたがってスイッチ群７８０３の各段のスイッ
チがオンする。スイッチ群７８０３の最終段までスイッチがオンすると画素１行分のビデ
オ信号が信号線Ｓ１〜Ｓｎに出力される。
ルのときにはサンプリングパルスを出力するため、サンプリングパルスはスイッチ群７８
０３に入力され、その信号のタイミングにしたがってスイッチ群７８０３の各段のスイッ
チがオンする。スイッチ群７８０３の最終段までスイッチがオンすると画素１行分のビデ
オ信号が信号線Ｓ１〜Ｓｎに出力される。
一方、出力制御信号（Ｓ＿ＥＮＡＢＬＥ）がＬレベルのときには、出力制御回路７８０２
からサンプリングパルスが出力されず、スイッチ群７８０３の各段のスイッチはオンせず
オフのままである。よって、信号線Ｓ１〜Ｓｎはフローティングとなり、充放電が行われ
ない。よって、消費電力を低減することができる。
からサンプリングパルスが出力されず、スイッチ群７８０３の各段のスイッチはオンせず
オフのままである。よって、信号線Ｓ１〜Ｓｎはフローティングとなり、充放電が行われ
ない。よって、消費電力を低減することができる。
図７８（ｂ）には、信号線駆動回路のさらに詳細な構成を示す。
パルス出力回路７８１１はフリップフロップ回路（ＦＦ）７８１４等を複数段用いて構成
され、クロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ＿ＣＬＫＢ）、スタートパル
ス信号（Ｓ＿ＳＰ）が入力される。これらの信号のタイミングに従って順次サンプリング
パルスが出力される。なお、図７８（ｂ）の構成においては、次の段のフリップフロップ
回路に入力される度にスタートパルス信号（Ｓ＿ＳＰ）が１パルス分遅れる構成のフリッ
プフロップ回路７８１４で構成されるパルス出力回路７８１１を用いたが、上述した図５
２のパルス出力回路５２１１のような構成を用いてもよい。
され、クロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ＿ＣＬＫＢ）、スタートパル
ス信号（Ｓ＿ＳＰ）が入力される。これらの信号のタイミングに従って順次サンプリング
パルスが出力される。なお、図７８（ｂ）の構成においては、次の段のフリップフロップ
回路に入力される度にスタートパルス信号（Ｓ＿ＳＰ）が１パルス分遅れる構成のフリッ
プフロップ回路７８１４で構成されるパルス出力回路７８１１を用いたが、上述した図５
２のパルス出力回路５２１１のような構成を用いてもよい。
パルス出力回路７８１１により出力されたサンプリングパルスは、出力制御回路７８１２
に入力される。また、出力制御回路７８１２には出力制御信号（Ｓ＿ＥＮＡＢＬＥ）が入
力されており、この信号によりサンプリングパルスをスイッチ群７８１３に入力するか否
かが制御される。
に入力される。また、出力制御回路７８１２には出力制御信号（Ｓ＿ＥＮＡＢＬＥ）が入
力されており、この信号によりサンプリングパルスをスイッチ群７８１３に入力するか否
かが制御される。
ここで、出力制御信号（Ｓ＿ＥＮＡＢＬＥ）は、１フレーム期間中のあるサブフレーム期
間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータ
が、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合に、出力制
御信号はＬレベルとなり、一行分のデータが一つでも異なる場合に出力制御信号がＨレベ
ルとなる。
間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータ
が、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合に、出力制
御信号はＬレベルとなり、一行分のデータが一つでも異なる場合に出力制御信号がＨレベ
ルとなる。
そして、出力制御回路７８１２に入力される出力制御信号（Ｓ＿ＥＮＡＢＬＥ）がＨレベ
ルのときにはサンプリングパルスを出力するため、サンプリングパルスはスイッチ群７８
１３の各段のスイッチがオンする。スイッチ群７８１３の最終段までスイッチがオンする
と画素１行分のビデオ信号が信号線Ｓ１〜Ｓｎに出力される。
ルのときにはサンプリングパルスを出力するため、サンプリングパルスはスイッチ群７８
１３の各段のスイッチがオンする。スイッチ群７８１３の最終段までスイッチがオンする
と画素１行分のビデオ信号が信号線Ｓ１〜Ｓｎに出力される。
一方、出力制御信号（Ｓ＿ＥＮＡＢＬＥ）がＬレベルのときには、出力制御回路７８１２
からサンプリングパルスが出力されず、スイッチ群７８１３の各段のスイッチはオンせず
オフのままである。よって、信号線Ｓ１〜Ｓｎはフローティングとなり、充放電が行われ
ない。よって、消費電力を低減することができる。
からサンプリングパルスが出力されず、スイッチ群７８１３の各段のスイッチはオンせず
オフのままである。よって、信号線Ｓ１〜Ｓｎはフローティングとなり、充放電が行われ
ない。よって、消費電力を低減することができる。
（実施の形態５）
本実施の形態においては、実施の形態１に示した表示装置に適用可能な画素及び駆動方法
について説明する。つまり、時間階調法を用いた表示装置の画素や駆動方法について説明
する。
本実施の形態においては、実施の形態１に示した表示装置に適用可能な画素及び駆動方法
について説明する。つまり、時間階調法を用いた表示装置の画素や駆動方法について説明
する。
実施の形態１の表示装置に適用可能な画素構成について説明する。なお、図１０、図１３
、図１５、図１６、図１７、図１８、図１９、図２１、図４７、図５３及び図６７に示す
画素は、表示素子として例えばＥＬ素子などのような自発光型の表示素子が適している。
なお、これらは一画素のみを図示しているが、表示装置の画素部には行方向と列方向にマ
トリクスに複数の画素が配置されている。
、図１５、図１６、図１７、図１８、図１９、図２１、図４７、図５３及び図６７に示す
画素は、表示素子として例えばＥＬ素子などのような自発光型の表示素子が適している。
なお、これらは一画素のみを図示しているが、表示装置の画素部には行方向と列方向にマ
トリクスに複数の画素が配置されている。
図１０に示す画素は、駆動用トランジスタ１００１、スイッチング用トランジスタ１００
２、容量素子１００３、表示素子１００４、走査線１００５、信号線１００６、電源線１
００７を有している。スイッチング用トランジスタ１００２は、ゲート端子が走査線１０
０５に接続され、第１端子（ソース端子又はドレイン端子）が信号線１００６に接続され
、第２端子（ソース端子又はドレイン端子）が駆動用トランジスタ１００１のゲート端子
と接続されている。また、スイッチング用トランジスタ１００２の第２端子は容量素子１
００３を介して電源線１００７と接続されている。さらに、駆動用トランジスタ１００１
は第１端子（ソース端子又はドレイン端子）が電源線１００７に接続され、第２端子（ソ
ース端子又はドレイン端子）が表示素子１００４の第１の電極と接続されている。表示素
子１００４の第２の電極１００８には低電源電位が設定されている。なお、低電源電位と
は、電源線１００７に設定される高電源電位を基準にして低電源電位＜高電源電位を満た
す電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。こ
の高電源電位と低電源電位との電位差を表示素子１００４に印加して、表示素子１００４
に電流を流して表示素子１００４を発光させるため、高電源電位と低電源電位との電位差
が表示素子１００４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
なお、容量素子１００３は駆動用トランジスタ１００１のゲート容量を代用して省略する
ことも可能である。駆動用トランジスタ１００１のゲート容量については、ソース領域や
ドレイン領域やＬＤＤ領域などとゲート電極とが重なってオーバーラップしているような
領域で容量が形成されていてもよいし、チャネル領域とゲート電極との間で容量が形成さ
れていてもよい。
２、容量素子１００３、表示素子１００４、走査線１００５、信号線１００６、電源線１
００７を有している。スイッチング用トランジスタ１００２は、ゲート端子が走査線１０
０５に接続され、第１端子（ソース端子又はドレイン端子）が信号線１００６に接続され
、第２端子（ソース端子又はドレイン端子）が駆動用トランジスタ１００１のゲート端子
と接続されている。また、スイッチング用トランジスタ１００２の第２端子は容量素子１
００３を介して電源線１００７と接続されている。さらに、駆動用トランジスタ１００１
は第１端子（ソース端子又はドレイン端子）が電源線１００７に接続され、第２端子（ソ
ース端子又はドレイン端子）が表示素子１００４の第１の電極と接続されている。表示素
子１００４の第２の電極１００８には低電源電位が設定されている。なお、低電源電位と
は、電源線１００７に設定される高電源電位を基準にして低電源電位＜高電源電位を満た
す電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。こ
の高電源電位と低電源電位との電位差を表示素子１００４に印加して、表示素子１００４
に電流を流して表示素子１００４を発光させるため、高電源電位と低電源電位との電位差
が表示素子１００４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
なお、容量素子１００３は駆動用トランジスタ１００１のゲート容量を代用して省略する
ことも可能である。駆動用トランジスタ１００１のゲート容量については、ソース領域や
ドレイン領域やＬＤＤ領域などとゲート電極とが重なってオーバーラップしているような
領域で容量が形成されていてもよいし、チャネル領域とゲート電極との間で容量が形成さ
れていてもよい。
走査線１００５で画素が選択されているとき、つまりスイッチング用トランジスタ１００
２がオンになっているときに信号線１００６から画素にビデオ信号が入力される。そして
、ビデオ信号に相当する電圧分の電荷が容量素子１００３に蓄積され、容量素子１００３
はその電圧を保持する。この電圧は駆動用トランジスタ１００１のゲート端子と第１端子
間の電圧であり、駆動用トランジスタ１００１のゲートソース間電圧Ｖｇｓに相当する。
２がオンになっているときに信号線１００６から画素にビデオ信号が入力される。そして
、ビデオ信号に相当する電圧分の電荷が容量素子１００３に蓄積され、容量素子１００３
はその電圧を保持する。この電圧は駆動用トランジスタ１００１のゲート端子と第１端子
間の電圧であり、駆動用トランジスタ１００１のゲートソース間電圧Ｖｇｓに相当する。
一般に、トランジスタの動作領域は、線形領域と飽和領域とに分けることが出来る。その
境目は、ドレインソース間電圧をＶｄｓ、ゲートソース間電圧をＶｇｓ、しきい値電圧を
Ｖｔｈとすると、（Ｖｇｓ−Ｖｔｈ）＝Ｖｄｓの時になる。（Ｖｇｓ−Ｖｔｈ）＞Ｖｄｓ
の場合は、線形領域であり、Ｖｄｓ、Ｖｇｓの大きさによって電流値が決まる。一方、（
Ｖｇｓ−Ｖｔｈ）＜Ｖｄｓの場合は飽和領域になり、理想的には、Ｖｄｓが変化しても、
電流値はほとんど変わらない。つまり、Ｖｇｓの大きさだけによって電流値が決まる。
境目は、ドレインソース間電圧をＶｄｓ、ゲートソース間電圧をＶｇｓ、しきい値電圧を
Ｖｔｈとすると、（Ｖｇｓ−Ｖｔｈ）＝Ｖｄｓの時になる。（Ｖｇｓ−Ｖｔｈ）＞Ｖｄｓ
の場合は、線形領域であり、Ｖｄｓ、Ｖｇｓの大きさによって電流値が決まる。一方、（
Ｖｇｓ−Ｖｔｈ）＜Ｖｄｓの場合は飽和領域になり、理想的には、Ｖｄｓが変化しても、
電流値はほとんど変わらない。つまり、Ｖｇｓの大きさだけによって電流値が決まる。
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ１００１のゲート端子に
は、駆動用トランジスタ１００１が十分にオンするか、オフするかの二つの状態となるよ
うなビデオ信号を入力する。つまり、駆動用トランジスタ１００１は線形領域で動作させ
る。
は、駆動用トランジスタ１００１が十分にオンするか、オフするかの二つの状態となるよ
うなビデオ信号を入力する。つまり、駆動用トランジスタ１００１は線形領域で動作させ
る。
よって、駆動用トランジスタ１００１がオンするビデオ信号であるときには、理想的には
電源線１００７に設定されている電源電位Ｖｄｄをそのまま表示素子１００４の第１の電
極に設定する。
電源線１００７に設定されている電源電位Ｖｄｄをそのまま表示素子１００４の第１の電
極に設定する。
つまり、理想的には表示素子１００４に印加する電圧を一定にし、表示素子１００４から
得られる輝度を一定にする。そして、１フレーム期間内に複数のサブフレーム期間を設け
、サブフレーム期間毎に画素へのビデオ信号の書き込みを行い、サブフレーム期間毎に画
素の点灯又は非点灯を制御し、その点灯しているサブフレーム期間の合計によって、階調
を表現する。
得られる輝度を一定にする。そして、１フレーム期間内に複数のサブフレーム期間を設け
、サブフレーム期間毎に画素へのビデオ信号の書き込みを行い、サブフレーム期間毎に画
素の点灯又は非点灯を制御し、その点灯しているサブフレーム期間の合計によって、階調
を表現する。
次に、図１３の画素構成について説明する。図１３に示す画素は、駆動用トランジスタ１
３０１、スイッチング用トランジスタ１３０２、電流制御用トランジスタ１３０９、容量
素子１３０３、表示素子１３０４、走査線１３０５、信号線１３０６、電源線１３０７、
配線１３１０を有している。スイッチング用トランジスタ１３０２は、ゲート端子が走査
線１３０５に接続され、第１端子（ソース端子又はドレイン端子）が信号線１３０６に接
続され、第２端子（ソース端子又はドレイン端子）が駆動用トランジスタ１３０１のゲー
ト端子と接続されている。また、スイッチング用トランジスタ１３０２の第２端子は容量
素子１３０３を介して電源線１３０７と接続されている。さらに、駆動用トランジスタ１
３０１は、第１端子（ソース端子又はドレイン端子）も電源線１３０７に接続され、第２
端子（ソース端子又はドレイン端子）が、電流制御用トランジスタ１３０９の第１端子（
ソース端子又はドレイン端子）と接続されている。電流制御用トランジスタ１３０９は、
第２端子（ソース端子に又はドレイン端子）が表示素子１３０４の第１電極と接続され、
ゲート端子が配線１３１０と接続されている。つまり、駆動用トランジスタ１３０１と電
流制御用トランジスタ１３０９は直列に接続されている。なお、表示素子１３０４の第２
の電極１３０８には低電源電位が設定されている。なお、低電源電位とは、電源線１３０
７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低
電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。
３０１、スイッチング用トランジスタ１３０２、電流制御用トランジスタ１３０９、容量
素子１３０３、表示素子１３０４、走査線１３０５、信号線１３０６、電源線１３０７、
配線１３１０を有している。スイッチング用トランジスタ１３０２は、ゲート端子が走査
線１３０５に接続され、第１端子（ソース端子又はドレイン端子）が信号線１３０６に接
続され、第２端子（ソース端子又はドレイン端子）が駆動用トランジスタ１３０１のゲー
ト端子と接続されている。また、スイッチング用トランジスタ１３０２の第２端子は容量
素子１３０３を介して電源線１３０７と接続されている。さらに、駆動用トランジスタ１
３０１は、第１端子（ソース端子又はドレイン端子）も電源線１３０７に接続され、第２
端子（ソース端子又はドレイン端子）が、電流制御用トランジスタ１３０９の第１端子（
ソース端子又はドレイン端子）と接続されている。電流制御用トランジスタ１３０９は、
第２端子（ソース端子に又はドレイン端子）が表示素子１３０４の第１電極と接続され、
ゲート端子が配線１３１０と接続されている。つまり、駆動用トランジスタ１３０１と電
流制御用トランジスタ１３０９は直列に接続されている。なお、表示素子１３０４の第２
の電極１３０８には低電源電位が設定されている。なお、低電源電位とは、電源線１３０
７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低
電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。
また、本画素構成においては、画素の点灯時に一定の電流を表示素子１３０４に供給する
ため、電流制御用トランジスタ１３０９を飽和領域で動作させる。つまり、電流制御用ト
ランジスタ１３０９のゲートソース間電圧Ｖｇｓとドレインソース間電圧Ｖｄｓが（Ｖｇ
ｓ−Ｖｔｈ）＜Ｖｄｓとなるように配線１３１０と電源線１３０７と第２の電極１３０８
の電位を設定する。なお、Ｖｔｈは電流制御用トランジスタ１３０９のしきい値電圧を示
している。よって、理想的には、Ｖｄｓが変化しても、電流値はほとんど変わらない。つ
まり、Ｖｇｓの大きさだけによって電流値が決まるため、電源線１３０７と配線１３１０
に設定された電位により電流値が決定される。なお、容量素子１３０３は駆動用トランジ
スタ１３０１のゲート容量を代用して削除しても良い。
ため、電流制御用トランジスタ１３０９を飽和領域で動作させる。つまり、電流制御用ト
ランジスタ１３０９のゲートソース間電圧Ｖｇｓとドレインソース間電圧Ｖｄｓが（Ｖｇ
ｓ−Ｖｔｈ）＜Ｖｄｓとなるように配線１３１０と電源線１３０７と第２の電極１３０８
の電位を設定する。なお、Ｖｔｈは電流制御用トランジスタ１３０９のしきい値電圧を示
している。よって、理想的には、Ｖｄｓが変化しても、電流値はほとんど変わらない。つ
まり、Ｖｇｓの大きさだけによって電流値が決まるため、電源線１３０７と配線１３１０
に設定された電位により電流値が決定される。なお、容量素子１３０３は駆動用トランジ
スタ１３０１のゲート容量を代用して削除しても良い。
走査線１３０５で画素が選択されているとき、つまりスイッチング用トランジスタ１３０
２がオンになっているときに信号線１３０６から画素にビデオ信号が入力される。そして
、ビデオ信号に相当する電圧分の電荷が容量素子１３０３に蓄積され、容量素子１３０３
はその電圧を保持する。この電圧は駆動用トランジスタ１３０１のゲート端子と第１端子
間の電圧であり、駆動用トランジスタ１３０１のゲートソース間電圧Ｖｇｓに相当する。
２がオンになっているときに信号線１３０６から画素にビデオ信号が入力される。そして
、ビデオ信号に相当する電圧分の電荷が容量素子１３０３に蓄積され、容量素子１３０３
はその電圧を保持する。この電圧は駆動用トランジスタ１３０１のゲート端子と第１端子
間の電圧であり、駆動用トランジスタ１３０１のゲートソース間電圧Ｖｇｓに相当する。
そして、この駆動用トランジスタ１３０１のＶｇｓが駆動用トランジスタ１３０１を十分
にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆
動用トランジスタ１３０１は線形領域で動作させる。
にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆
動用トランジスタ１３０１は線形領域で動作させる。
よって、駆動用トランジスタ１３０１がオンするビデオ信号であるときには、理想的には
電源線１３０７に設定されている電源電位Ｖｄｄをそのまま電流制御用トランジスタ１３
０９の第１端子に設定する。このとき、電流制御用トランジスタ１３０９の第１端子がソ
ース端子となり、配線１３１０と電源線１３０７によって設定される電流制御用トランジ
スタ１３０９のゲートソース間電圧によって、表示素子１３０４に供給される電流が決定
される。
電源線１３０７に設定されている電源電位Ｖｄｄをそのまま電流制御用トランジスタ１３
０９の第１端子に設定する。このとき、電流制御用トランジスタ１３０９の第１端子がソ
ース端子となり、配線１３１０と電源線１３０７によって設定される電流制御用トランジ
スタ１３０９のゲートソース間電圧によって、表示素子１３０４に供給される電流が決定
される。
つまり、理想的には表示素子１３０４に印加する電流を一定にし、表示素子１３０４から
得られる輝度を一定にする。そして、１フレーム期間内に複数のサブフレーム期間を設け
、サブフレーム期間毎に画素へのビデオ信号の書き込みを行い、サブフレーム期間毎に画
素の点灯非点灯を制御し、その点灯しているサブフレーム期間の合計によって、階調を表
現する。
得られる輝度を一定にする。そして、１フレーム期間内に複数のサブフレーム期間を設け
、サブフレーム期間毎に画素へのビデオ信号の書き込みを行い、サブフレーム期間毎に画
素の点灯非点灯を制御し、その点灯しているサブフレーム期間の合計によって、階調を表
現する。
続いて、図１５の画素構成について説明する。図１５に示す画素は、駆動用トランジスタ
１５０１、スイッチング用トランジスタ１５０２、容量素子１５０３、表示素子１５０４
、第１の走査線１５０５、信号線１５０６、電源線１５０７、整流素子１５０９、第２の
走査線１５１０を有している。スイッチング用トランジスタ１５０２は、ゲート端子が第
１の走査線１５０５に接続され、第１端子（ソース端子又はドレイン端子）が信号線１５
０６に接続され、第２端子（ソース端子又はドレイン端子）が駆動用トランジスタ１５０
１のゲート端子と接続されている。さらに、駆動用トランジスタ１５０１のゲート端子は
整流素子１５０９を介して第２の走査線１５１０と接続されている。また、スイッチング
用トランジスタ１５０２の第２端子は容量素子１５０３を介して電源線１５０７と接続さ
れている。また、駆動用トランジスタ１５０１は、第１端子（ソース端子又はドレイン端
子）が電源線１５０７に接続され、第２端子（ソース端子又はドレイン端子）が表示素子
１５０４の第１の電極と接続されている。表示素子１５０４の第２の電極１５０８には低
電源電位が設定されている。なお、低電源電位とは、電源線１５０７に設定される高電源
電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例え
ばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を
表示素子１５０４に印加して、表示素子１５０４に電流を流して表示素子１５０４を発光
させるため、高電源電位と低電源電位との電位差が表示素子１５０４の順方向しきい値電
圧以上となるようにそれぞれの電位を設定する。なお、容量素子１５０３は駆動用トラン
ジスタ１５０１のゲート容量を代用して削除しても良い。
１５０１、スイッチング用トランジスタ１５０２、容量素子１５０３、表示素子１５０４
、第１の走査線１５０５、信号線１５０６、電源線１５０７、整流素子１５０９、第２の
走査線１５１０を有している。スイッチング用トランジスタ１５０２は、ゲート端子が第
１の走査線１５０５に接続され、第１端子（ソース端子又はドレイン端子）が信号線１５
０６に接続され、第２端子（ソース端子又はドレイン端子）が駆動用トランジスタ１５０
１のゲート端子と接続されている。さらに、駆動用トランジスタ１５０１のゲート端子は
整流素子１５０９を介して第２の走査線１５１０と接続されている。また、スイッチング
用トランジスタ１５０２の第２端子は容量素子１５０３を介して電源線１５０７と接続さ
れている。また、駆動用トランジスタ１５０１は、第１端子（ソース端子又はドレイン端
子）が電源線１５０７に接続され、第２端子（ソース端子又はドレイン端子）が表示素子
１５０４の第１の電極と接続されている。表示素子１５０４の第２の電極１５０８には低
電源電位が設定されている。なお、低電源電位とは、電源線１５０７に設定される高電源
電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例え
ばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を
表示素子１５０４に印加して、表示素子１５０４に電流を流して表示素子１５０４を発光
させるため、高電源電位と低電源電位との電位差が表示素子１５０４の順方向しきい値電
圧以上となるようにそれぞれの電位を設定する。なお、容量素子１５０３は駆動用トラン
ジスタ１５０１のゲート容量を代用して削除しても良い。
本画素構成は、図１０の画素に、整流素子１５０９と第２の走査線１５１０を追加したも
のである。よって、駆動用トランジスタ１５０１、スイッチング用トランジスタ１５０２
、容量素子１５０３、表示素子１５０４、第１の走査線１５０５、信号線１５０６、電源
線１５０７は、それぞれ図１０の画素の駆動用トランジスタ１００１、スイッチング用ト
ランジスタ１００２、容量素子１００３、表示素子１００４、走査線１００５、信号線１
００６、電源線１００７に相当し、書き込みの動作や発光の動作は同様であるためここで
はその説明を省略する。
のである。よって、駆動用トランジスタ１５０１、スイッチング用トランジスタ１５０２
、容量素子１５０３、表示素子１５０４、第１の走査線１５０５、信号線１５０６、電源
線１５０７は、それぞれ図１０の画素の駆動用トランジスタ１００１、スイッチング用ト
ランジスタ１００２、容量素子１００３、表示素子１００４、走査線１００５、信号線１
００６、電源線１００７に相当し、書き込みの動作や発光の動作は同様であるためここで
はその説明を省略する。
消去動作について説明する。消去動作時には、第２の走査線１５１０にＨレベルの信号を
入力する。すると、整流素子１５０９に電流が流れ、容量素子１５０３によって保持され
ていた駆動用トランジスタ１５０１のゲート電位をある電位に設定することができる。つ
まり、駆動用トランジスタ１５０１のゲート端子の電位を、ある電位に設定し、画素へ書
き込まれたビデオ信号に関わらず、駆動用トランジスタ１５０１を強制的にオフさせるこ
とができる。
入力する。すると、整流素子１５０９に電流が流れ、容量素子１５０３によって保持され
ていた駆動用トランジスタ１５０１のゲート電位をある電位に設定することができる。つ
まり、駆動用トランジスタ１５０１のゲート端子の電位を、ある電位に設定し、画素へ書
き込まれたビデオ信号に関わらず、駆動用トランジスタ１５０１を強制的にオフさせるこ
とができる。
なお、整流素子１５０９には、ダイオード接続したトランジスタを用いることが可能であ
る。さらに、ダイオード接続したトランジスタの他にも、ＰＮ接合やＰＩＮ接合のダイオ
ードやショットキー型のダイオードやカーボンナノチューブで形成されたダイオードなど
を用いてもよい。ダイオード接続したＮチャネル型トランジスタを適用した場合を図１６
に示す。ダイオード接続トランジスタ１６０１の第１端子（ソース端子又はドレイン端子
）を駆動用トランジスタ１５０１のゲート端子と接続する、またダイオード接続トランジ
スタ１６０１の第２端子（ソース端子又はドレイン端子）をゲート端子と接続するととも
に、第２の走査線１５１０に接続する。すると、第２の走査線１５１０がＬレベルのとき
にはダイオード接続トランジスタ１６０１はゲート端子とソース端子が接続されているた
め電流が流れないが、第２の走査線１５１０にＨレベルの信号を入力したときにダイオー
ド接続トランジスタ１６０１の第２端子はドレイン端子となるためダイオード接続トラン
ジスタ１６０１に電流が流れる。よって、ダイオード接続トランジスタ１６０１は整流作
用を奏する。
る。さらに、ダイオード接続したトランジスタの他にも、ＰＮ接合やＰＩＮ接合のダイオ
ードやショットキー型のダイオードやカーボンナノチューブで形成されたダイオードなど
を用いてもよい。ダイオード接続したＮチャネル型トランジスタを適用した場合を図１６
に示す。ダイオード接続トランジスタ１６０１の第１端子（ソース端子又はドレイン端子
）を駆動用トランジスタ１５０１のゲート端子と接続する、またダイオード接続トランジ
スタ１６０１の第２端子（ソース端子又はドレイン端子）をゲート端子と接続するととも
に、第２の走査線１５１０に接続する。すると、第２の走査線１５１０がＬレベルのとき
にはダイオード接続トランジスタ１６０１はゲート端子とソース端子が接続されているた
め電流が流れないが、第２の走査線１５１０にＨレベルの信号を入力したときにダイオー
ド接続トランジスタ１６０１の第２端子はドレイン端子となるためダイオード接続トラン
ジスタ１６０１に電流が流れる。よって、ダイオード接続トランジスタ１６０１は整流作
用を奏する。
また、ダイオード接続したＰチャネル型トランジスタを適用した場合は図１７に示す。ダ
イオード接続トランジスタ１７０１の第１端子（ソース端子又はドレイン端子）を第２の
走査線１５１０に接続する。また、ダイオード接続トランジスタ１７０１の第２端子（ソ
ース端子又はドレイン端子）をゲート端子と接続するとともに、駆動用トランジスタ１５
０１のゲート端子と接続する。すると、第２の走査線１５１０がＬレベルのときにはダイ
オード接続トランジスタ１７０１はゲート端子とソース端子が接続されているため電流が
流れないが、第２の走査線１５１０にＨレベルの信号を入力したときにダイオード接続ト
ランジスタ１７０１の第２端子はドレイン端子となるため電流が流れる。よって、ダイオ
ード接続トランジスタ１７０１は整流作用を奏する。なお、第２の走査線１５１０に入力
するＬレベルの信号は、画素に非点灯となるビデオ信号が書き込まれているときに整流素
子１５０９、ダイオード接続トランジスタ１６０１、ダイオード接続トランジスタ１７０
１に電流が流れないような電位とする。また、第２の走査線１５１０に入力するＨレベル
の信号は、画素に書き込まれたビデオ信号に関わらず、駆動用トランジスタ１５０１がオ
フするような電位をゲート端子に設定することができるような電位とする。
イオード接続トランジスタ１７０１の第１端子（ソース端子又はドレイン端子）を第２の
走査線１５１０に接続する。また、ダイオード接続トランジスタ１７０１の第２端子（ソ
ース端子又はドレイン端子）をゲート端子と接続するとともに、駆動用トランジスタ１５
０１のゲート端子と接続する。すると、第２の走査線１５１０がＬレベルのときにはダイ
オード接続トランジスタ１７０１はゲート端子とソース端子が接続されているため電流が
流れないが、第２の走査線１５１０にＨレベルの信号を入力したときにダイオード接続ト
ランジスタ１７０１の第２端子はドレイン端子となるため電流が流れる。よって、ダイオ
ード接続トランジスタ１７０１は整流作用を奏する。なお、第２の走査線１５１０に入力
するＬレベルの信号は、画素に非点灯となるビデオ信号が書き込まれているときに整流素
子１５０９、ダイオード接続トランジスタ１６０１、ダイオード接続トランジスタ１７０
１に電流が流れないような電位とする。また、第２の走査線１５１０に入力するＨレベル
の信号は、画素に書き込まれたビデオ信号に関わらず、駆動用トランジスタ１５０１がオ
フするような電位をゲート端子に設定することができるような電位とする。
また、画素へ書き込まれた信号を消去させるために消去用トランジスタを設けてもよい。
図１８に示す画素は、図１０の画素に消去用トランジスタ１８０９と第２の走査線１８１
０を追加したものである。よって、駆動用トランジスタ１８０１、スイッチング用トラン
ジスタ１８０２、容量素子１８０３、表示素子１８０４、第１の走査線１８０５、信号線
１８０６、電源線１８０７は、それぞれ図１０の画素の駆動用トランジスタ１００１、ス
イッチング用トランジスタ１００２、容量素子１００３、表示素子１００４、走査線１０
０５、信号線１００６、電源線１００７に相当し、書き込みの動作や発光の動作は同様で
あるためここではその説明を省略する。
図１８に示す画素は、図１０の画素に消去用トランジスタ１８０９と第２の走査線１８１
０を追加したものである。よって、駆動用トランジスタ１８０１、スイッチング用トラン
ジスタ１８０２、容量素子１８０３、表示素子１８０４、第１の走査線１８０５、信号線
１８０６、電源線１８０７は、それぞれ図１０の画素の駆動用トランジスタ１００１、ス
イッチング用トランジスタ１００２、容量素子１００３、表示素子１００４、走査線１０
０５、信号線１００６、電源線１００７に相当し、書き込みの動作や発光の動作は同様で
あるためここではその説明を省略する。
消去動作について説明する。消去動作時には、第２の走査線１８１０にＨレベルの信号を
入力する。すると、消去用トランジスタ１８０９がオンし、駆動用トランジスタ１８０１
のゲート端子と第１端子を同電位にすることができる。つまり、駆動用トランジスタ１８
０１のゲートソース間電圧を０Ｖにすることができる。なお、第２の走査線１８１０のＨ
レベルの電位は、電源線１８０７の電位よりも消去用トランジスタ１８０９のしきい値電
圧Ｖｔｈ以上高いことが望ましい。こうして、駆動用トランジスタ１８０１を強制的にオ
フさせることができる。
入力する。すると、消去用トランジスタ１８０９がオンし、駆動用トランジスタ１８０１
のゲート端子と第１端子を同電位にすることができる。つまり、駆動用トランジスタ１８
０１のゲートソース間電圧を０Ｖにすることができる。なお、第２の走査線１８１０のＨ
レベルの電位は、電源線１８０７の電位よりも消去用トランジスタ１８０９のしきい値電
圧Ｖｔｈ以上高いことが望ましい。こうして、駆動用トランジスタ１８０１を強制的にオ
フさせることができる。
また、整流素子や消去用トランジスタは図１３のような画素構成に適用することも可能で
ある。一例として、図１３の画素に整流素子を追加した構成を図１９に示す。図１９の構
成において、駆動用トランジスタ１３０１のゲート端子が整流素子１９０１を介して第２
の走査線１９０２と接続されている。なお、書き込みの動作や発光の動作は図１３の説明
と同様であるためここではその説明を省略する。
ある。一例として、図１３の画素に整流素子を追加した構成を図１９に示す。図１９の構
成において、駆動用トランジスタ１３０１のゲート端子が整流素子１９０１を介して第２
の走査線１９０２と接続されている。なお、書き込みの動作や発光の動作は図１３の説明
と同様であるためここではその説明を省略する。
消去動作について説明する。消去動作時には、第２の走査線１９０２にＨレベルの信号を
入力する。すると、整流素子１９０１に電流が流れ、容量素子１３０３によって保持され
ていた駆動用トランジスタ１３０１のゲート電位をある電位に設定することができる。つ
まり、駆動用トランジスタ１３０１のゲート端子の電位を、ある電位に設定し、画素へ書
き込まれたビデオ信号に関わらず、駆動用トランジスタ１３０１を強制的にオフさせるこ
とができる。こうして、画素を強制的に非点灯にする。なお、整流素子１９０１としては
Ｎチャネル型のトランジスタやＰチャネル型のトランジスタをダイオード接続したものを
用いることができる。
入力する。すると、整流素子１９０１に電流が流れ、容量素子１３０３によって保持され
ていた駆動用トランジスタ１３０１のゲート電位をある電位に設定することができる。つ
まり、駆動用トランジスタ１３０１のゲート端子の電位を、ある電位に設定し、画素へ書
き込まれたビデオ信号に関わらず、駆動用トランジスタ１３０１を強制的にオフさせるこ
とができる。こうして、画素を強制的に非点灯にする。なお、整流素子１９０１としては
Ｎチャネル型のトランジスタやＰチャネル型のトランジスタをダイオード接続したものを
用いることができる。
図１５、図１６、図１７、図１８、図１９のように第２の走査線を設けて、第２の走査線
を選択することにより画素を非点灯とする信号を駆動用トランジスタのゲート端子に入力
する場合には、例えば、図７４に示すような表示装置の構成を用いることができる。
を選択することにより画素を非点灯とする信号を駆動用トランジスタのゲート端子に入力
する場合には、例えば、図７４に示すような表示装置の構成を用いることができる。
信号線駆動回路７４０１、第１の走査線駆動回路７４０２、第２の走査線駆動回路７４０
５、画素部７４０３と、を有している。また、信号線駆動回路７４０１から列方向に伸張
した信号線Ｓ１〜Ｓｎと、第１の走査線駆動回路７４０２及び第２の走査線駆動回路７４
０５から行方向に伸張したそれぞれの第１の走査線Ｇ１〜Ｇｍ、第２の走査線Ｒ１〜Ｒｍ
に対応して、複数の画素７４０４が画素部７４０３にマトリクスに配置されている。
５、画素部７４０３と、を有している。また、信号線駆動回路７４０１から列方向に伸張
した信号線Ｓ１〜Ｓｎと、第１の走査線駆動回路７４０２及び第２の走査線駆動回路７４
０５から行方向に伸張したそれぞれの第１の走査線Ｇ１〜Ｇｍ、第２の走査線Ｒ１〜Ｒｍ
に対応して、複数の画素７４０４が画素部７４０３にマトリクスに配置されている。
第１の走査線駆動回路７４０２には、クロック信号（Ｇ＿ＣＬＫ）、クロック反転信号（
Ｇ＿ＣＬＫＢ）、スタートパルス信号（Ｇ＿ＳＰ）などの信号が入力される。そして、そ
れらの信号にしたがって、選択する画素行の第１の走査線Ｇｉ（第１の走査線Ｇ１〜Ｇｍ
のうちいずれか一）に信号を出力する。そして、信号の書き込みを行う画素行を選択する
。
Ｇ＿ＣＬＫＢ）、スタートパルス信号（Ｇ＿ＳＰ）などの信号が入力される。そして、そ
れらの信号にしたがって、選択する画素行の第１の走査線Ｇｉ（第１の走査線Ｇ１〜Ｇｍ
のうちいずれか一）に信号を出力する。そして、信号の書き込みを行う画素行を選択する
。
また、第２の走査線駆動回路７４０５には、クロック信号（Ｒ＿ＣＬＫ）、クロック反転
信号（Ｒ＿ＣＬＫＢ）、スタートパルス信号（Ｒ＿ＳＰ）などの信号が入力される。そし
て、それらの信号にしたがって、選択する画素行の第２の走査線Ｒｉ（第２の走査線Ｒ１
〜Ｒｍのうちいずれか一）に信号を出力する。そして、信号の消去を行う画素行を選択す
る。
信号（Ｒ＿ＣＬＫＢ）、スタートパルス信号（Ｒ＿ＳＰ）などの信号が入力される。そし
て、それらの信号にしたがって、選択する画素行の第２の走査線Ｒｉ（第２の走査線Ｒ１
〜Ｒｍのうちいずれか一）に信号を出力する。そして、信号の消去を行う画素行を選択す
る。
また、信号線駆動回路７４０１には、クロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（
Ｓ＿ＣＬＫＢ）、スタートパルス信号（Ｓ＿ＳＰ）、ビデオ信号（Ｄｉｇｉｔａｌ Ｖｉ
ｄｅｏ Ｄａｔａ）などの信号が入力される。そして、それらの信号にしたがって、各信
号線Ｓ１〜Ｓｎへそれぞれ各列の画素に応じたビデオ信号を出力する。
Ｓ＿ＣＬＫＢ）、スタートパルス信号（Ｓ＿ＳＰ）、ビデオ信号（Ｄｉｇｉｔａｌ Ｖｉ
ｄｅｏ Ｄａｔａ）などの信号が入力される。そして、それらの信号にしたがって、各信
号線Ｓ１〜Ｓｎへそれぞれ各列の画素に応じたビデオ信号を出力する。
よって、信号線Ｓ１〜Ｓｎに入力されたビデオ信号は、第１の走査線Ｇｉ（走査線Ｇ１〜
Ｇｍのうちいずれか一）に入力された信号によって選択された画素行の各列の画素７４０
４に書き込まれる。そして、各第１の走査線Ｇ１〜Ｇｍにより各画素行が選択され、全て
の画素７４０４に各画素７４０４に対応したビデオ信号が書き込まれる。そして、各画素
７４０４は書き込まれたビデオ信号のデータを一定期間保持する。そして各画素７４０４
は、ビデオ信号のデータを一定期間保持することによって、点灯又は非点灯の状態を維持
することができる。
Ｇｍのうちいずれか一）に入力された信号によって選択された画素行の各列の画素７４０
４に書き込まれる。そして、各第１の走査線Ｇ１〜Ｇｍにより各画素行が選択され、全て
の画素７４０４に各画素７４０４に対応したビデオ信号が書き込まれる。そして、各画素
７４０４は書き込まれたビデオ信号のデータを一定期間保持する。そして各画素７４０４
は、ビデオ信号のデータを一定期間保持することによって、点灯又は非点灯の状態を維持
することができる。
ここで、本実施の形態の表示装置は、各画素７４０４に書き込まれた信号のデータによっ
て各画素７４０４の点灯又は非点灯を制御し、発光時間の長さによって階調を表現する時
間階調方式の表示装置である。なお、１表示領域分の画像を完全に表示するための期間を
１フレーム期間といい、本発明の表示装置は１フレーム期間に複数のサブフレーム期間を
有する。この１フレーム期間中の各サブフレーム期間の長さは概略等しくても、異なって
いてもよい。つまり、１フレーム期間中において、サブフレーム期間毎に各画素７４０４
の点灯又は非点灯を制御し、画素７４０４毎の点灯時間の合計時間の違いによって階調を
表現する。
て各画素７４０４の点灯又は非点灯を制御し、発光時間の長さによって階調を表現する時
間階調方式の表示装置である。なお、１表示領域分の画像を完全に表示するための期間を
１フレーム期間といい、本発明の表示装置は１フレーム期間に複数のサブフレーム期間を
有する。この１フレーム期間中の各サブフレーム期間の長さは概略等しくても、異なって
いてもよい。つまり、１フレーム期間中において、サブフレーム期間毎に各画素７４０４
の点灯又は非点灯を制御し、画素７４０４毎の点灯時間の合計時間の違いによって階調を
表現する。
また、本実施の形態の表示装置は、信号線駆動回路７４０１や第１の走査線駆動回路７４
０２及び第２の走査線駆動回路７４０５に出力制御回路を有している。つまり、１フレー
ム期間中のあるサブフレーム期間において、画素への信号の書き込み又は消去を行う画素
行における一行分のビデオ信号のデータが、すでにその画素行へ書き込まれている一行分
のビデオ信号のデータと同じ場合に、第１の走査線駆動回路７４０２又は第２の走査線駆
動回路７４０５の出力制御回路は、その画素行を選択する信号を出力しないようにする。
つまり、その画素行の走査線に画素行を選択しないためのＬ信号を入力するか、その画素
行の走査線をフローティングにする。また、信号線駆動回路７４０１の出力制御回路もビ
デオ信号を出力しないようにする。信号線駆動回路７４０１からの出力は、画素を点灯状
態とする信号でもよいし、非点灯状態とする信号でもよい。できるだけ消費電力がかから
ないような信号を入力すればよい。また、信号線Ｓ１〜Ｓｎをフローティングにしてもよ
い。
０２及び第２の走査線駆動回路７４０５に出力制御回路を有している。つまり、１フレー
ム期間中のあるサブフレーム期間において、画素への信号の書き込み又は消去を行う画素
行における一行分のビデオ信号のデータが、すでにその画素行へ書き込まれている一行分
のビデオ信号のデータと同じ場合に、第１の走査線駆動回路７４０２又は第２の走査線駆
動回路７４０５の出力制御回路は、その画素行を選択する信号を出力しないようにする。
つまり、その画素行の走査線に画素行を選択しないためのＬ信号を入力するか、その画素
行の走査線をフローティングにする。また、信号線駆動回路７４０１の出力制御回路もビ
デオ信号を出力しないようにする。信号線駆動回路７４０１からの出力は、画素を点灯状
態とする信号でもよいし、非点灯状態とする信号でもよい。できるだけ消費電力がかから
ないような信号を入力すればよい。また、信号線Ｓ１〜Ｓｎをフローティングにしてもよ
い。
したがって、本実施の形態の表示装置によれば、ある画素行に着目して、その画素行にす
でに入力されている信号が、これから入力しようとしている信号と同じであれば、その画
素行には信号を入力しないようにすることができるので、走査線や信号線の充放電の回数
を減らすことができ、消費電力の低減を図ることができる。
でに入力されている信号が、これから入力しようとしている信号と同じであれば、その画
素行には信号を入力しないようにすることができるので、走査線や信号線の充放電の回数
を減らすことができ、消費電力の低減を図ることができる。
また、図２１の画素構成の場合には、整流素子を設けなくとも画素を強制的に非点灯にす
ることができる。例えば、図１３の画素構成において、配線１３１０の代わりに第２の走
査線２１０１を設け、電流制御用トランジスタ１３０９のゲート端子を第２の走査線２１
０１に接続する。画素に書き込まれたビデオ信号に関わらず、画素を強制的に非点灯にす
るには、第２の走査線２１０１にＨレベルの信号を入力する。すると、電流制御用トラン
ジスタ１３０９がオフするため、画素に書き込まれたビデオ信号にかかわらず画素を非点
灯にすることができる。なお、強制的に画素を非点灯にするとき以外には、第２の走査線
２１０１は一定の電位を設定しておき、電流制御用トランジスタ１３０９に流れる電流が
一定になるようにしておく。
ることができる。例えば、図１３の画素構成において、配線１３１０の代わりに第２の走
査線２１０１を設け、電流制御用トランジスタ１３０９のゲート端子を第２の走査線２１
０１に接続する。画素に書き込まれたビデオ信号に関わらず、画素を強制的に非点灯にす
るには、第２の走査線２１０１にＨレベルの信号を入力する。すると、電流制御用トラン
ジスタ１３０９がオフするため、画素に書き込まれたビデオ信号にかかわらず画素を非点
灯にすることができる。なお、強制的に画素を非点灯にするとき以外には、第２の走査線
２１０１は一定の電位を設定しておき、電流制御用トランジスタ１３０９に流れる電流が
一定になるようにしておく。
続いて図４７の画素について説明する。図４７の画素は、電流源回路４７０１と、スイッ
チ４７０２と、表示素子４７０３と、信号保持手段４７０４と、電源線４７０５とを有す
る。
チ４７０２と、表示素子４７０３と、信号保持手段４７０４と、電源線４７０５とを有す
る。
表示素子４７０３の画素電極はスイッチ４７０２と電流源回路４７０１を介して電源線４
７０５と接続されている。
７０５と接続されている。
なお、信号保持手段４７０４には画素の点灯非点灯を制御する信号が入力され、この信号
を保持する。そして、この信号によりスイッチ４７０２のオンオフが制御される。
を保持する。そして、この信号によりスイッチ４７０２のオンオフが制御される。
また、表示素子４７０３の対向電極４７０６と電源線４７０５に設定する電位は電流源回
路４７０１にプログラミングした電流値の電流を正常に供給することができるように設定
する。
路４７０１にプログラミングした電流値の電流を正常に供給することができるように設定
する。
本画素構成によれば、一定の電流値を電流源回路４７０１にプログラミングすることで、
常に表示素子４７０３へ一定の電流を供給することができるので、画素毎の発光のばらつ
きを改善することができる。また、表示素子４７０３の電流電圧特性が、温度変化に起因
して変化しても、一定の電流を供給することができるので、温度変化に伴う表示素子４７
０３の輝度の変化を抑制することができる。
常に表示素子４７０３へ一定の電流を供給することができるので、画素毎の発光のばらつ
きを改善することができる。また、表示素子４７０３の電流電圧特性が、温度変化に起因
して変化しても、一定の電流を供給することができるので、温度変化に伴う表示素子４７
０３の輝度の変化を抑制することができる。
また、表示素子４７０３は経時的に劣化してしまい、電流電圧特性が変化してしまう。し
かし、本画素構成では、一定の電流を供給することができるので、経時劣化に伴う表示素
子４７０３の輝度の変化を抑制することができる。また、経時劣化が進むと、電流輝度特
性が変化する。つまり、同じ電流値の電流を流しても劣化した表示素子４７０３の輝度は
劣化していない表示素子４７０３よりも輝度が低くなってしまう。そこで、本画素におい
て、電流源回路４７０１にプログラミングする電流値を経時変化に伴ってプログラムする
ことにより経時変化に伴う輝度の減少を抑制することができる。
かし、本画素構成では、一定の電流を供給することができるので、経時劣化に伴う表示素
子４７０３の輝度の変化を抑制することができる。また、経時劣化が進むと、電流輝度特
性が変化する。つまり、同じ電流値の電流を流しても劣化した表示素子４７０３の輝度は
劣化していない表示素子４７０３よりも輝度が低くなってしまう。そこで、本画素におい
て、電流源回路４７０１にプログラミングする電流値を経時変化に伴ってプログラムする
ことにより経時変化に伴う輝度の減少を抑制することができる。
図４７の画素の基本的な構成の一例を図５３に示す。駆動用トランジスタ５３０１と、ス
イッチング用トランジスタ５３０２と、容量素子５３０３と、表示素子５３０４と、走査
線５３０５と、信号線５３０６と、電源線５３０７と、電流源回路５３０９とを有する。
イッチング用トランジスタ５３０２と、容量素子５３０３と、表示素子５３０４と、走査
線５３０５と、信号線５３０６と、電源線５３０７と、電流源回路５３０９とを有する。
スイッチング用トランジスタ５３０２は、ゲート端子が走査線５３０５に接続され、第１
端子（ソース端子又はドレイン端子）が信号線５３０６に接続され、第２端子（ソース端
子又はドレイン端子）が駆動用トランジスタ５３０１のゲート端子と接続されている。ま
た、スイッチング用トランジスタ５３０２の第２端子（ソース端子又はドレイン端子）は
容量素子５３０３を介して電源線５３０７と接続されている。さらに、駆動用トランジス
タ５３０１は第１端子（ソース端子又はドレイン端子）が電流源回路５３０９を介して電
源線５３０７に接続され、第２端子（ソース端子又はドレイン端子）が表示素子５３０４
の第１の電極と接続されている。表示素子５３０４の第２の電極５３０８には低電源電位
が設定されている。なお、低電源電位とは、電源線５３０７に設定される高電源電位を基
準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ
、０Ｖなどが設定されていても良い。この高電源電位と低電源電位は、電流源回路５３０
９にプログラミングした電流値の電流を正常に流せるような電位を設定する。なお、容量
素子５３０３は駆動用トランジスタ５３０１のゲート容量を代用して省略することも可能
である。駆動用トランジスタ５３０１のゲート容量については、ソース領域やドレイン領
域やＬＤＤ領域などとゲート電極とが重なってオーバーラップしているような領域で容量
が形成されていてもよいし、チャネル領域とゲート電極との間で容量が形成されていても
よい。
端子（ソース端子又はドレイン端子）が信号線５３０６に接続され、第２端子（ソース端
子又はドレイン端子）が駆動用トランジスタ５３０１のゲート端子と接続されている。ま
た、スイッチング用トランジスタ５３０２の第２端子（ソース端子又はドレイン端子）は
容量素子５３０３を介して電源線５３０７と接続されている。さらに、駆動用トランジス
タ５３０１は第１端子（ソース端子又はドレイン端子）が電流源回路５３０９を介して電
源線５３０７に接続され、第２端子（ソース端子又はドレイン端子）が表示素子５３０４
の第１の電極と接続されている。表示素子５３０４の第２の電極５３０８には低電源電位
が設定されている。なお、低電源電位とは、電源線５３０７に設定される高電源電位を基
準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ
、０Ｖなどが設定されていても良い。この高電源電位と低電源電位は、電流源回路５３０
９にプログラミングした電流値の電流を正常に流せるような電位を設定する。なお、容量
素子５３０３は駆動用トランジスタ５３０１のゲート容量を代用して省略することも可能
である。駆動用トランジスタ５３０１のゲート容量については、ソース領域やドレイン領
域やＬＤＤ領域などとゲート電極とが重なってオーバーラップしているような領域で容量
が形成されていてもよいし、チャネル領域とゲート電極との間で容量が形成されていても
よい。
本画素構成の動作について説明する。走査線５３０５で画素が選択されているとき、つま
りスイッチング用トランジスタ５３０２がオンになっているときに信号線５３０６から画
素にビデオ信号が入力される。そして、電荷が容量素子５３０３に蓄積され、容量素子５
３０３は駆動用トランジスタ５３０１のゲート電位を保持する。
りスイッチング用トランジスタ５３０２がオンになっているときに信号線５３０６から画
素にビデオ信号が入力される。そして、電荷が容量素子５３０３に蓄積され、容量素子５
３０３は駆動用トランジスタ５３０１のゲート電位を保持する。
一般に、トランジスタの動作領域は、線形領域と飽和領域とに分けることが出来る。その
境目は、ドレインソース間電圧をＶｄｓ、ゲートとソース間電圧をＶｇｓ、しきい値電圧
をＶｔｈとすると、（Ｖｇｓ−Ｖｔｈ）＝Ｖｄｓの時になる。（Ｖｇｓ−Ｖｔｈ）＞Ｖｄ
ｓの場合は、線形領域であり、Ｖｄｓ、Ｖｇｓの大きさによって電流値が決まる。一方、
（Ｖｇｓ−Ｖｔｈ）＜Ｖｄｓの場合は飽和領域になり、理想的には、Ｖｄｓが変化しても
、電流値はほとんど変わらない。つまり、Ｖｇｓの大きさだけによって電流値が決まる。
境目は、ドレインソース間電圧をＶｄｓ、ゲートとソース間電圧をＶｇｓ、しきい値電圧
をＶｔｈとすると、（Ｖｇｓ−Ｖｔｈ）＝Ｖｄｓの時になる。（Ｖｇｓ−Ｖｔｈ）＞Ｖｄ
ｓの場合は、線形領域であり、Ｖｄｓ、Ｖｇｓの大きさによって電流値が決まる。一方、
（Ｖｇｓ−Ｖｔｈ）＜Ｖｄｓの場合は飽和領域になり、理想的には、Ｖｄｓが変化しても
、電流値はほとんど変わらない。つまり、Ｖｇｓの大きさだけによって電流値が決まる。
ここで、本構成の場合には、駆動用トランジスタ５３０１は線形領域で動作させる。駆動
用トランジスタ５３０１のゲート端子には、駆動用トランジスタ５３０１が十分にオンす
るか、オフするかの二つの状態となるようなビデオ信号を入力する。
用トランジスタ５３０１のゲート端子には、駆動用トランジスタ５３０１が十分にオンす
るか、オフするかの二つの状態となるようなビデオ信号を入力する。
よって、駆動用トランジスタ５３０１がオンするビデオ信号であるときには、電流源回路
５３０９にプログラミングされた電流値の電流をそのまま表示素子５３０４の第１の電極
に設定する。
５３０９にプログラミングされた電流値の電流をそのまま表示素子５３０４の第１の電極
に設定する。
つまり、表示素子５３０４に印加する電流を一定にし、表示素子５３０４から得られる輝
度を一定にする。そして、１フレーム期間内に複数のサブフレーム期間を設け、サブフレ
ーム期間毎に画素へのビデオ信号の書き込みを行い、サブフレーム期間毎に画素の点灯又
は非点灯を制御し、その点灯しているサブフレーム期間の合計によって、階調を表現する
。
度を一定にする。そして、１フレーム期間内に複数のサブフレーム期間を設け、サブフレ
ーム期間毎に画素へのビデオ信号の書き込みを行い、サブフレーム期間毎に画素の点灯又
は非点灯を制御し、その点灯しているサブフレーム期間の合計によって、階調を表現する
。
さらに、詳しい構成例を図６７に示す。駆動用トランジスタ６７０１と、スイッチング用
トランジスタ６７０２と、第１の容量素子６７０３と、表示素子６７０４と、走査線６７
０５と、信号線６７０６と、電源線６７０７と、電流源トランジスタ６７１２と、第２の
容量素子６７１３と、第１のスイッチ６７１４と、第２のスイッチ６７１５とを有する。
トランジスタ６７０２と、第１の容量素子６７０３と、表示素子６７０４と、走査線６７
０５と、信号線６７０６と、電源線６７０７と、電流源トランジスタ６７１２と、第２の
容量素子６７１３と、第１のスイッチ６７１４と、第２のスイッチ６７１５とを有する。
スイッチング用トランジスタ６７０２は、ゲート端子が走査線６７０５に接続され、第１
端子（ソース端子又はドレイン端子）が信号線６７０６に接続され、第２端子（ソース端
子又はドレイン端子）が駆動用トランジスタ６７０１のゲート端子と接続されている。ま
た、スイッチング用トランジスタ６７０２の第２端子（ソース端子又はドレイン端子）は
第１の容量素子６７０３を介して電源線６７０７と接続されている。さらに、駆動用トラ
ンジスタ６７０１は第１端子（ソース端子又はドレイン端子）が、電流源トランジスタ６
７１２の第１端子（ソース端子又はドレイン端子）に接続されている。そして、電流源ト
ランジスタ６７１２の第２端子（ソース端子又はドレイン端子）は電源線６７０７に接続
されている。また、電流源トランジスタ６７１２の第１端子は第２のスイッチ６７１５を
介して電流供給線６７１１と接続されている。また、電流源トランジスタ６７１２は、第
２端子が第１のスイッチ６７１４を介してゲート端子と接続されている。また、電流源ト
ランジスタ６７１２は、ゲート端子と第１端子との間に第２の容量素子６７１３が接続さ
れている。また、電流供給線６７１１は電流源６７１０を介して配線６７１６と接続され
ている。
端子（ソース端子又はドレイン端子）が信号線６７０６に接続され、第２端子（ソース端
子又はドレイン端子）が駆動用トランジスタ６７０１のゲート端子と接続されている。ま
た、スイッチング用トランジスタ６７０２の第２端子（ソース端子又はドレイン端子）は
第１の容量素子６７０３を介して電源線６７０７と接続されている。さらに、駆動用トラ
ンジスタ６７０１は第１端子（ソース端子又はドレイン端子）が、電流源トランジスタ６
７１２の第１端子（ソース端子又はドレイン端子）に接続されている。そして、電流源ト
ランジスタ６７１２の第２端子（ソース端子又はドレイン端子）は電源線６７０７に接続
されている。また、電流源トランジスタ６７１２の第１端子は第２のスイッチ６７１５を
介して電流供給線６７１１と接続されている。また、電流源トランジスタ６７１２は、第
２端子が第１のスイッチ６７１４を介してゲート端子と接続されている。また、電流源ト
ランジスタ６７１２は、ゲート端子と第１端子との間に第２の容量素子６７１３が接続さ
れている。また、電流供給線６７１１は電流源６７１０を介して配線６７１６と接続され
ている。
本構成においては、電流源トランジスタ６７１２と第２の容量素子６７１３と、第１のス
イッチ６７１４と、第２のスイッチ６７１５とから構成される電流源回路６７０９が図５
３の画素の電流源回路５３０９に相当し、画素への信号の書き込み動作や発光動作につい
ては共通するため省略する。よって、ここでは、電流源回路６７０９へのプログラミング
について説明する。
イッチ６７１４と、第２のスイッチ６７１５とから構成される電流源回路６７０９が図５
３の画素の電流源回路５３０９に相当し、画素への信号の書き込み動作や発光動作につい
ては共通するため省略する。よって、ここでは、電流源回路６７０９へのプログラミング
について説明する。
電流源回路６７０９へ電流をプログラミングする際、第１のスイッチ６７１４及び第２の
スイッチ６７１５をオンにする。すると、過渡的には電流源６７１０に流れる電流が分散
して第２の容量素子６７１３及び電流源トランジスタ６７１２に流れる。そして、定常状
態になると、電流源６７１０に流れる電流が電流源トランジスタ６７１２に流れるように
なる。そして、その電流を流すための電流源トランジスタ６７１２のゲート端子と第１端
子間電圧、つまり、ゲート端子とソース端子間の電圧Ｖｇｓ分の電荷が容量素子６７１３
に蓄積されている。
スイッチ６７１５をオンにする。すると、過渡的には電流源６７１０に流れる電流が分散
して第２の容量素子６７１３及び電流源トランジスタ６７１２に流れる。そして、定常状
態になると、電流源６７１０に流れる電流が電流源トランジスタ６７１２に流れるように
なる。そして、その電流を流すための電流源トランジスタ６７１２のゲート端子と第１端
子間電圧、つまり、ゲート端子とソース端子間の電圧Ｖｇｓ分の電荷が容量素子６７１３
に蓄積されている。
この状態になったら、第１のスイッチ６７１４及び第２のスイッチ６７１５をオフにする
。こうして、容量素子６７１３によって、電流源トランジスタ６７１２のゲート端子とソ
ース端子間の電圧Ｖｇｓを保持する。すると、電流源回路６７０９へのプログラミングは
完了する。つまり、駆動用トランジスタ６７０１がオンすれば、表示素子６７０４へ電流
源６７１０に流れる電流と概略等しい電流を流すことができる。
。こうして、容量素子６７１３によって、電流源トランジスタ６７１２のゲート端子とソ
ース端子間の電圧Ｖｇｓを保持する。すると、電流源回路６７０９へのプログラミングは
完了する。つまり、駆動用トランジスタ６７０１がオンすれば、表示素子６７０４へ電流
源６７１０に流れる電流と概略等しい電流を流すことができる。
なお、本実施の形態の表示装置には様々な画素を適用することができ、上述した画素に限
られない。
られない。
続いて、実施の形態１に示す表示装置に適用可能な駆動方法について説明する。
まず、画素への信号書き込み期間（アドレス期間）と発光期間（サスティン期間）とが分
離されている場合の駆動方法について図１４を用いて説明する。ここでは、一例として４
ビットのデジタル時間階調の場合について説明する。
離されている場合の駆動方法について図１４を用いて説明する。ここでは、一例として４
ビットのデジタル時間階調の場合について説明する。
なお、１表示領域分の画像を完全に表示するための期間を１フレーム期間という。１フレ
ーム期間は複数のサブフレーム期間を有し、１サブフレーム期間はアドレス期間とサステ
ィン期間とを有する。アドレス期間Ｔａ１〜Ｔａ４は、全行分の画素への信号書き込みに
かかる時間を示し、期間Ｔｂ１〜Ｔｂ４は一行分の画素（又は一画素分）への信号書き込
みにかかる時間を示している。また、サスティン期間Ｔｓ１〜Ｔｓ４は、画素へ書き込ま
れたビデオ信号にしたがって点灯又は非点灯状態を維持する時間を示し、その長さの比を
Ｔｓ１：Ｔｓ２：Ｔｓ３：Ｔｓ４＝２３：２２：２１：２０＝８：４：２：１としている
。どのサスティン期間で発光するかによって階調を表現している。
ーム期間は複数のサブフレーム期間を有し、１サブフレーム期間はアドレス期間とサステ
ィン期間とを有する。アドレス期間Ｔａ１〜Ｔａ４は、全行分の画素への信号書き込みに
かかる時間を示し、期間Ｔｂ１〜Ｔｂ４は一行分の画素（又は一画素分）への信号書き込
みにかかる時間を示している。また、サスティン期間Ｔｓ１〜Ｔｓ４は、画素へ書き込ま
れたビデオ信号にしたがって点灯又は非点灯状態を維持する時間を示し、その長さの比を
Ｔｓ１：Ｔｓ２：Ｔｓ３：Ｔｓ４＝２３：２２：２１：２０＝８：４：２：１としている
。どのサスティン期間で発光するかによって階調を表現している。
動作について説明する。まず、アドレス期間Ｔａ１において、１行目から順に走査線に
画素選択信号が入力され、画素が選択される。そして、画素が選択されているときに、信
号線から画素へビデオ信号が入力される。そして、画素にビデオ信号が書き込まれると、
画素は再び信号が入力されるまでその信号を保持する。この書き込まれたビデオ信号によ
ってサスティン期間Ｔｓ１における各画素の点灯、非点灯が制御される。同様に、アドレ
ス期間Ｔａ２、Ｔａ３、Ｔａ４において画素へビデオ信号が入力され、そのビデオ信号に
よってサスティン期間Ｔｓ２、Ｔｓ３、Ｔｓ４における各画素の点灯、非点灯が制御され
る。そして、それぞれのサブフレーム期間において、アドレス期間中は点灯せず、アドレ
ス期間が終了した後、サスティン期間が始まり、点灯させるための信号が書き込まれてい
る画素が点灯する。
画素選択信号が入力され、画素が選択される。そして、画素が選択されているときに、信
号線から画素へビデオ信号が入力される。そして、画素にビデオ信号が書き込まれると、
画素は再び信号が入力されるまでその信号を保持する。この書き込まれたビデオ信号によ
ってサスティン期間Ｔｓ１における各画素の点灯、非点灯が制御される。同様に、アドレ
ス期間Ｔａ２、Ｔａ３、Ｔａ４において画素へビデオ信号が入力され、そのビデオ信号に
よってサスティン期間Ｔｓ２、Ｔｓ３、Ｔｓ４における各画素の点灯、非点灯が制御され
る。そして、それぞれのサブフレーム期間において、アドレス期間中は点灯せず、アドレ
ス期間が終了した後、サスティン期間が始まり、点灯させるための信号が書き込まれてい
る画素が点灯する。
ここで、本発明の表示装置においては、前のサブフレーム期間におけるアドレス期間に入
力したビデオ信号と、後のサブフレーム期間において入力するビデオ信号とが一行分の画
素において同じ場合に、後のサブフレーム期間においてはその一行分の画素への信号の書
き込みを停止するようにする。
力したビデオ信号と、後のサブフレーム期間において入力するビデオ信号とが一行分の画
素において同じ場合に、後のサブフレーム期間においてはその一行分の画素への信号の書
き込みを停止するようにする。
なお、１フレーム期間中の１番最初のサブフレーム期間においては１つ前のフレーム期間
の最後のサブフレーム期間の同じ行の１行分の画素と信号のデータを比較する。そして、
その１行分の画素の信号のデータが同じときには、１フレーム期間中の１番最初のサブフ
レーム期間のその行の画素へは信号の書き込みを行わない。
の最後のサブフレーム期間の同じ行の１行分の画素と信号のデータを比較する。そして、
その１行分の画素の信号のデータが同じときには、１フレーム期間中の１番最初のサブフ
レーム期間のその行の画素へは信号の書き込みを行わない。
その結果、電荷の充放電を減らし、消費電力を低減することができる。
例えば、後のサブフレーム期間においては、その一行分の画素の接続された走査線には、
画素を選択する信号を入力しないことにより、走査線の配線交差容量やその走査線に接続
されたトランジスタのゲート容量への電荷の充放電を省略することができる。そのため、
その走査線には画素を選択しない信号を入力し続けてもいいし、その走査線をフローティ
ングにしてもいい。
画素を選択する信号を入力しないことにより、走査線の配線交差容量やその走査線に接続
されたトランジスタのゲート容量への電荷の充放電を省略することができる。そのため、
その走査線には画素を選択しない信号を入力し続けてもいいし、その走査線をフローティ
ングにしてもいい。
また、後のサブフレーム期間においては、その一行分の画素への信号の書き込みを時間に
おいて、その信号線をフローティングにするか、電荷の充放電が少なくなる電位をその信
号線に入力するようにすることにより、消費電力を低減することができる。電荷の充放電
が少なくなる電位としては、直前に書き込みを行った一行分の画素への信号をそのまま信
号線に入力するとよい。
おいて、その信号線をフローティングにするか、電荷の充放電が少なくなる電位をその信
号線に入力するようにすることにより、消費電力を低減することができる。電荷の充放電
が少なくなる電位としては、直前に書き込みを行った一行分の画素への信号をそのまま信
号線に入力するとよい。
なお、ここでは４ビット階調を表現する場合について説明したが、ビット数及び階調数は
これに限定されない。また、点灯の順番はＴｓ１、Ｔｓ２、Ｔｓ３、Ｔｓ４である必要は
なく、ランダムでもよいし、複数に分割して発光をさせてもよい。
これに限定されない。また、点灯の順番はＴｓ１、Ｔｓ２、Ｔｓ３、Ｔｓ４である必要は
なく、ランダムでもよいし、複数に分割して発光をさせてもよい。
なお、このような駆動方法は、例えば、図１０で示した画素や、図１３で示した画素を有
する表示装置において用いることができる。アドレス期間Ｔａ１〜Ｔａ４において、表示
素子１００４の第２の電極１００８や、表示素子１３０４の第２の電極１３０８の電位を
サスティン期間より高く設定し、表示素子１００４のや表示素子１３０４の順方向しきい
値電圧以下となるようにすればよい。あるいは、表示素子１３０４の第２電極１３０８を
フローティングにすればよい。
する表示装置において用いることができる。アドレス期間Ｔａ１〜Ｔａ４において、表示
素子１００４の第２の電極１００８や、表示素子１３０４の第２の電極１３０８の電位を
サスティン期間より高く設定し、表示素子１００４のや表示素子１３０４の順方向しきい
値電圧以下となるようにすればよい。あるいは、表示素子１３０４の第２電極１３０８を
フローティングにすればよい。
続いて、画素への信号書き込み期間（アドレス期間）と発光期間（サスティン期間）とが
分離されていない場合の駆動方法について説明する。つまり、ビデオ信号の書き込み動作
が完了した行の画素は、次に画素へ信号の書き込み（又は消去）が行われるまで、信号を
保持する。書き込み動作から次にこの画素へ信号の書き込みが行われるまでの期間をデー
タ保持時間という。そして、このデータ保持時間中は画素に書き込まれたビデオ信号に従
って、画素が点灯又は非点灯となる。同じ動作が、最終行まで行われ、アドレス期間が終
了する。そして、データ保持時間が終了した行から順に次のサブフレーム期間の信号書き
込み動作へ移る。
分離されていない場合の駆動方法について説明する。つまり、ビデオ信号の書き込み動作
が完了した行の画素は、次に画素へ信号の書き込み（又は消去）が行われるまで、信号を
保持する。書き込み動作から次にこの画素へ信号の書き込みが行われるまでの期間をデー
タ保持時間という。そして、このデータ保持時間中は画素に書き込まれたビデオ信号に従
って、画素が点灯又は非点灯となる。同じ動作が、最終行まで行われ、アドレス期間が終
了する。そして、データ保持時間が終了した行から順に次のサブフレーム期間の信号書き
込み動作へ移る。
このように、信号書き込み動作が完了しデータ保持時間となると、直ちに画素へ書き込ま
れたビデオ信号に従って画素が点灯又は非点灯となる駆動方法の場合には、データ保持時
間をアドレス期間より短くしようとしても、同時に２行に信号を入力できないため、アド
レス期間を重ならないようにしなければならないので、データ保持時間を短くすることが
できない。よってその結果、高階調表示を行うことが困難になる。
れたビデオ信号に従って画素が点灯又は非点灯となる駆動方法の場合には、データ保持時
間をアドレス期間より短くしようとしても、同時に２行に信号を入力できないため、アド
レス期間を重ならないようにしなければならないので、データ保持時間を短くすることが
できない。よってその結果、高階調表示を行うことが困難になる。
よって、消去期間を設けることによって、アドレス期間より短いデータ保持時間を設定す
る。消去期間を設けアドレス期間より短いデータ保持時間を設定する場合の駆動方法につ
いて図２０（Ａ）を用いて説明する。
る。消去期間を設けアドレス期間より短いデータ保持時間を設定する場合の駆動方法につ
いて図２０（Ａ）を用いて説明する。
アドレス期間Ｔａ１において、１行目から順に走査線に走査信号が入力され、画素が選択
される。そして、画素が選択されているときに、信号線から画素へビデオ信号が入力され
る。そして、画素にビデオ信号が書き込まれると、画素は再び信号が入力されるまでその
信号を保持する。この書き込まれたビデオ信号によってサスティン期間Ｔｓ１における各
画素の点灯、非点灯が制御される。つまり、ビデオ信号の書き込み動作が完了した行にお
いては、直ちに書き込まれたビデオ信号にしたがって、画素が点灯又は非点灯の状態とな
る。同じ動作が、最終行まで行われ、アドレス期間Ｔａ１が終了する。そして、データ保
持時間が終了した行から順に次のサブフレーム期間の信号書き込み動作へ移る。同様に、
アドレス期間Ｔａ２、Ｔａ３、Ｔａ４において画素へビデオ信号が入力され、そのビデオ
信号によってサスティン期間Ｔｓ２、Ｔｓ３、Ｔｓ４における各画素の点灯、非点灯が制
御される。そして、サスティン期間ＴＳ４はその終期を消去動作の開始によって設定され
る。なぜなら、各行の消去時間Ｔｅに画素に書き込まれた信号の消去が行われると、次の
画素への信号の書き込みが行われるまでは、アドレス期間に画素に書き込まれたビデオ信
号に関わらず、強制的に非点灯となるからである。つまり、消去時間Ｔｅが始まった行の
画素からデータ保持時間が終了する。
される。そして、画素が選択されているときに、信号線から画素へビデオ信号が入力され
る。そして、画素にビデオ信号が書き込まれると、画素は再び信号が入力されるまでその
信号を保持する。この書き込まれたビデオ信号によってサスティン期間Ｔｓ１における各
画素の点灯、非点灯が制御される。つまり、ビデオ信号の書き込み動作が完了した行にお
いては、直ちに書き込まれたビデオ信号にしたがって、画素が点灯又は非点灯の状態とな
る。同じ動作が、最終行まで行われ、アドレス期間Ｔａ１が終了する。そして、データ保
持時間が終了した行から順に次のサブフレーム期間の信号書き込み動作へ移る。同様に、
アドレス期間Ｔａ２、Ｔａ３、Ｔａ４において画素へビデオ信号が入力され、そのビデオ
信号によってサスティン期間Ｔｓ２、Ｔｓ３、Ｔｓ４における各画素の点灯、非点灯が制
御される。そして、サスティン期間ＴＳ４はその終期を消去動作の開始によって設定され
る。なぜなら、各行の消去時間Ｔｅに画素に書き込まれた信号の消去が行われると、次の
画素への信号の書き込みが行われるまでは、アドレス期間に画素に書き込まれたビデオ信
号に関わらず、強制的に非点灯となるからである。つまり、消去時間Ｔｅが始まった行の
画素からデータ保持時間が終了する。
よって、アドレス期間とサスティン期間とを分離せずに、アドレス期間より短い高階調且
つデューティー比（１フレーム期間中の点灯期間の割合）の高い表示装置を提供すること
ができる。また、瞬間輝度を低くすることが可能であるため表示素子の信頼性の向上を図
ることが可能である。
つデューティー比（１フレーム期間中の点灯期間の割合）の高い表示装置を提供すること
ができる。また、瞬間輝度を低くすることが可能であるため表示素子の信頼性の向上を図
ることが可能である。
ここで、本発明の表示装置においては、１フレーム期間中のあるサブフレーム期間におい
て、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータが、すで
にその画素行に書き込まれている一行分のビデオ信号のデータと同じ場合に、その一行分
の画素への信号の書き込みを停止するようにする。つまり、このような駆動方法は、高階
調表示を行うときに好適である。そして高階調表示を行うときには、画素への信号の書き
込み回数を増えてしまう。よって、本発明の表示装置のように充放電の回数を減らすこと
にことで、消費電力の低減を図ることができるからである。
て、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータが、すで
にその画素行に書き込まれている一行分のビデオ信号のデータと同じ場合に、その一行分
の画素への信号の書き込みを停止するようにする。つまり、このような駆動方法は、高階
調表示を行うときに好適である。そして高階調表示を行うときには、画素への信号の書き
込み回数を増えてしまう。よって、本発明の表示装置のように充放電の回数を減らすこと
にことで、消費電力の低減を図ることができるからである。
なお、ここでは４ビット階調を表現する場合について説明したが、ビット数及び階調数は
これに限定されない。また、点灯の順番はＴｓ１、ＴＳ２、ＴＳ３、ＴＳ４である必要は
なく、ランダムでもよいし、複数に分割して発光をしてもよい。
これに限定されない。また、点灯の順番はＴｓ１、ＴＳ２、ＴＳ３、ＴＳ４である必要は
なく、ランダムでもよいし、複数に分割して発光をしてもよい。
上記の消去時間を開始するための消去動作は図１５、図１６、図１７の構成において第２
の走査線１５１０、図１８の構成において第２の走査線１８１０、図１９構成において第
２の走査線１９０２に信号を入力することにより画素を選択して行うことができる。
の走査線１５１０、図１８の構成において第２の走査線１８１０、図１９構成において第
２の走査線１９０２に信号を入力することにより画素を選択して行うことができる。
このような画素を有する表示装置の一例を図７４に示す。信号線駆動回路７４０１、第１
の走査線駆動回路７４０２、第２の走査線駆動回路７４０５、画素部７４０３を有し、画
素部７４０３には画素７４０４が第１の走査線Ｇ１〜Ｇｍ及び第２の走査線Ｒ１〜Ｒｍと
信号線Ｓ１〜Ｓｎに対応してマトリクスに配置されている。
の走査線駆動回路７４０２、第２の走査線駆動回路７４０５、画素部７４０３を有し、画
素部７４０３には画素７４０４が第１の走査線Ｇ１〜Ｇｍ及び第２の走査線Ｒ１〜Ｒｍと
信号線Ｓ１〜Ｓｎに対応してマトリクスに配置されている。
なお、第１の走査線Ｇｉ（第１の走査線Ｇ１〜Ｇｍのうちいずれか一）は図１５、図１６
、図１７の第１の走査線１５０５や、図１８の第１の走査線１８０５や、図１９の第１の
走査線１３０５に相当し、第２の走査線Ｒｉ（第２の走査線Ｒ１〜Ｒｍのうちいずれか一
）は図１５、図１６、図１７の第２の走査線１５１０や、図１８の第２の走査線１８１０
や、図１９の第２の走査線１９０２に相当し、信号線Ｓｊ（信号線Ｓ１〜Ｓｎのうちいず
れか一）は、図１５、図１６、図１７の第１の信号線１５０６や、図１８の信号線１８０
６や、図１９の信号線１３０６に相当する。
、図１７の第１の走査線１５０５や、図１８の第１の走査線１８０５や、図１９の第１の
走査線１３０５に相当し、第２の走査線Ｒｉ（第２の走査線Ｒ１〜Ｒｍのうちいずれか一
）は図１５、図１６、図１７の第２の走査線１５１０や、図１８の第２の走査線１８１０
や、図１９の第２の走査線１９０２に相当し、信号線Ｓｊ（信号線Ｓ１〜Ｓｎのうちいず
れか一）は、図１５、図１６、図１７の第１の信号線１５０６や、図１８の信号線１８０
６や、図１９の信号線１３０６に相当する。
第１の走査線駆動回路７４０２には、クロック信号（Ｇ＿ＣＬＫ）、クロック反転信号（
Ｇ＿ＣＬＫＢ）、スタートパルス信号（Ｇ＿ＳＰ）、出力制御信号（Ｇ＿ＥＮＡＢＬＥ）
などの信号が入力される。そして、それらの信号にしたがって、選択する画素行の第１の
走査線Ｇｉ（第１の走査線Ｇ１〜Ｇｍのうちいずれか一）に信号を出力する。
Ｇ＿ＣＬＫＢ）、スタートパルス信号（Ｇ＿ＳＰ）、出力制御信号（Ｇ＿ＥＮＡＢＬＥ）
などの信号が入力される。そして、それらの信号にしたがって、選択する画素行の第１の
走査線Ｇｉ（第１の走査線Ｇ１〜Ｇｍのうちいずれか一）に信号を出力する。
第２の走査線駆動回路７４０５には、クロック信号（Ｒ＿ＣＬＫ）、クロック反転信号（
Ｒ＿ＣＬＫＢ）、スタートパルス信号（Ｒ＿ＳＰ）、出力制御信号（Ｒ＿ＥＮＡＢＬＥ）
などの信号が入力される。そして、それらの信号にしたがって、選択する画素行の第２の
走査線Ｒｉ（第２の走査線Ｒ１〜Ｒｍのうちいずれか一）に信号を出力する。
Ｒ＿ＣＬＫＢ）、スタートパルス信号（Ｒ＿ＳＰ）、出力制御信号（Ｒ＿ＥＮＡＢＬＥ）
などの信号が入力される。そして、それらの信号にしたがって、選択する画素行の第２の
走査線Ｒｉ（第２の走査線Ｒ１〜Ｒｍのうちいずれか一）に信号を出力する。
また、信号線駆動回路７４０１には、クロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（
Ｓ＿ＣＬＫＢ）、スタートパルス信号（Ｓ＿ＳＰ）、ビデオ信号（Ｄｉｇｉｔａｌ Ｖｉ
ｄｅｏ Ｄａｔａ）、出力制御信号（Ｓ＿ＥＮＡＢＬＥ）などの信号が入力される。そし
て、それらの信号にしたがって、各信号線Ｓ１〜Ｓｎへそれぞれ各列の画素に応じたビデ
オ信号を出力する。
Ｓ＿ＣＬＫＢ）、スタートパルス信号（Ｓ＿ＳＰ）、ビデオ信号（Ｄｉｇｉｔａｌ Ｖｉ
ｄｅｏ Ｄａｔａ）、出力制御信号（Ｓ＿ＥＮＡＢＬＥ）などの信号が入力される。そし
て、それらの信号にしたがって、各信号線Ｓ１〜Ｓｎへそれぞれ各列の画素に応じたビデ
オ信号を出力する。
よって、信号線Ｓ１〜Ｓｎに入力されたビデオ信号は、第１の走査線Ｇｉ（第１の走査線
Ｇ１〜Ｇｍのうちいずれか一）に入力された信号によって選択された画素行の各列の画素
７４０４に書き込まれる。そして、各第１の走査線Ｇ１〜Ｇｍにより各画素行が選択され
、全ての画素７４０４に各画素７４０４に対応したビデオ信号が書き込まれる。そして、
各画素７４０４は書き込まれたビデオ信号のデータを一定期間保持する。各画素７４０４
は、ビデオ信号のデータを一定期間保持することによって、点灯又は非点灯の状態を維持
することができる。
Ｇ１〜Ｇｍのうちいずれか一）に入力された信号によって選択された画素行の各列の画素
７４０４に書き込まれる。そして、各第１の走査線Ｇ１〜Ｇｍにより各画素行が選択され
、全ての画素７４０４に各画素７４０４に対応したビデオ信号が書き込まれる。そして、
各画素７４０４は書き込まれたビデオ信号のデータを一定期間保持する。各画素７４０４
は、ビデオ信号のデータを一定期間保持することによって、点灯又は非点灯の状態を維持
することができる。
また、第２の走査線Ｒｉ（第１の走査線Ｒ１〜Ｒｍのうちいずれか一）に入力された信号
によって選択された画素行の各列の画素７４０４には、画素を非点灯とする信号（消去信
号ともいう）が書き込まれる。そして、各第２の走査線Ｒ１〜Ｒｍにより各画素行を選択
することで、非点灯期間を設定することができる。例えば、図２０において、消去時間Ｔ
ｅがこの第２の走査線Ｒｉにおける１ゲート選択期間（１水平期間）である。
によって選択された画素行の各列の画素７４０４には、画素を非点灯とする信号（消去信
号ともいう）が書き込まれる。そして、各第２の走査線Ｒ１〜Ｒｍにより各画素行を選択
することで、非点灯期間を設定することができる。例えば、図２０において、消去時間Ｔ
ｅがこの第２の走査線Ｒｉにおける１ゲート選択期間（１水平期間）である。
また、本発明の表示装置は、信号線駆動回路７４０１や第１の走査線駆動回路７４０２や
第２の走査線駆動回路７４０５に出力制御回路を有している。
第２の走査線駆動回路７４０５に出力制御回路を有している。
つまり、１フレーム期間中のあるサブフレーム期間において、画素へのビデオ信号の書き
込みを行う画素行における一行分のビデオ信号のデータが、すでにその画素行へ書き込ま
れている一行分の信号（ビデオ信号や消去信号）のデータと一致するか否かを示す情報が
、出力制御信号（Ｇ＿ＥＮＡＢＬＥ）により第１の走査線駆動回路７４０２へ、出力制御
信号（Ｓ＿ＥＮＡＢＬＥ）により信号線駆動回路７４０１へ伝えられる。この消去信号は
以前のサブフレーム期間において、第２の走査線駆動回路により選択された、一行分の画
素を非点灯にする。一致する場合には、第１の走査線駆動回路７４０２の出力制御回路は
、その画素行を選択する信号を出力しないようにする。つまり、その画素行の第１の走査
線に画素行を選択しないためのＬ信号を入力するか、その画素行の第１の走査線をフロー
ティングにする。また、信号線駆動回路７４０１の出力制御回路もビデオ信号を出力しな
いようにする。信号線駆動回路７４０１からの出力は、画素を点灯状態とする信号でもよ
いし、非点灯状態とする信号でもよい。できるだけ消費電力がかからないような信号を入
力すればよい。また、信号線Ｓ１〜Ｓｎをフローティングにしてもよい。
込みを行う画素行における一行分のビデオ信号のデータが、すでにその画素行へ書き込ま
れている一行分の信号（ビデオ信号や消去信号）のデータと一致するか否かを示す情報が
、出力制御信号（Ｇ＿ＥＮＡＢＬＥ）により第１の走査線駆動回路７４０２へ、出力制御
信号（Ｓ＿ＥＮＡＢＬＥ）により信号線駆動回路７４０１へ伝えられる。この消去信号は
以前のサブフレーム期間において、第２の走査線駆動回路により選択された、一行分の画
素を非点灯にする。一致する場合には、第１の走査線駆動回路７４０２の出力制御回路は
、その画素行を選択する信号を出力しないようにする。つまり、その画素行の第１の走査
線に画素行を選択しないためのＬ信号を入力するか、その画素行の第１の走査線をフロー
ティングにする。また、信号線駆動回路７４０１の出力制御回路もビデオ信号を出力しな
いようにする。信号線駆動回路７４０１からの出力は、画素を点灯状態とする信号でもよ
いし、非点灯状態とする信号でもよい。できるだけ消費電力がかからないような信号を入
力すればよい。また、信号線Ｓ１〜Ｓｎをフローティングにしてもよい。
また、１フレーム期間中のあるサブフレーム期間において、信号の消去を行う画素行へす
でに書き込まれている一行分の画素の信号のデータが全て非点灯の場合、その情報が出力
制御信号（Ｇ＿ＥＮＡＢＬＥ）により第２の走査線駆動回路７４０５へ伝えられる。する
と第２の走査線駆動回路７４０５の出力制御回路は、その画素行を選択する信号を出力し
ないようにする。つまり、その画素行の第２の走査線に画素行を選択しないためのＬ信号
を入力するか、その画素行の第２の走査線をフローティングにする。また、信号線駆動回
路７４０１の出力制御回路もビデオ信号を出力しないようにする。
でに書き込まれている一行分の画素の信号のデータが全て非点灯の場合、その情報が出力
制御信号（Ｇ＿ＥＮＡＢＬＥ）により第２の走査線駆動回路７４０５へ伝えられる。する
と第２の走査線駆動回路７４０５の出力制御回路は、その画素行を選択する信号を出力し
ないようにする。つまり、その画素行の第２の走査線に画素行を選択しないためのＬ信号
を入力するか、その画素行の第２の走査線をフローティングにする。また、信号線駆動回
路７４０１の出力制御回路もビデオ信号を出力しないようにする。
したがって、本発明の表示装置によれば、ある画素行に着目して、その画素行にすでに入
力されている信号が、これから入力しようとしている信号と同じであれば、その画素行に
は信号を入力しないようにすることができるので、走査線や信号線の充放電の回数を減ら
すことができ、消費電力の低減を図ることができる。
力されている信号が、これから入力しようとしている信号と同じであれば、その画素行に
は信号を入力しないようにすることができるので、走査線や信号線の充放電の回数を減ら
すことができ、消費電力の低減を図ることができる。
また、図１０の画素構成によっても、図２０（Ｂ）に示すように、１水平期間において、
書き込み動作用の書き込み時間と消去動作用の消去時間を設けることによって、図２０（
Ａ）のようにデータ保持時間がアドレス期間より短い場合の階調を表現することができる
。例えば、図３７に示すように、１水平期間を２つに分割する。ここでは、前半が書き込
み時間、後半が消去時間として説明する。そして、分割された水平期間内で、各々の走査
線１００５を選択し、そのときに対応する信号を信号線１００６に入力する。例えば、あ
る１水平期間において、前半はｉ行目を選択し、後半はｊ行目を選択する。すると、１水
平期間において、あたかも同時に２行分を選択したかのように動作させることが可能とな
る。つまり、それぞれの１水平期間の前半の書き込み時間を用いて、書き込み時間Ｔｂ１
〜Ｔｂ４に信号線１００６から画素へビデオ信号を書き込む。そして、このときの１水平
期間の後半の消去時間には画素を選択しない。また、別の１水平期間の後半の消去時間を
用いて消去時間Ｔｅに信号線１００６から画素へ消去信号を入力する。このときの１水平
期間の前半の書き込み時間には画素を選択しない。このようにすることによって、開口率
の高い画素を有する表示装置を提供することができ、歩留まりの向上を図ることができる
。
書き込み動作用の書き込み時間と消去動作用の消去時間を設けることによって、図２０（
Ａ）のようにデータ保持時間がアドレス期間より短い場合の階調を表現することができる
。例えば、図３７に示すように、１水平期間を２つに分割する。ここでは、前半が書き込
み時間、後半が消去時間として説明する。そして、分割された水平期間内で、各々の走査
線１００５を選択し、そのときに対応する信号を信号線１００６に入力する。例えば、あ
る１水平期間において、前半はｉ行目を選択し、後半はｊ行目を選択する。すると、１水
平期間において、あたかも同時に２行分を選択したかのように動作させることが可能とな
る。つまり、それぞれの１水平期間の前半の書き込み時間を用いて、書き込み時間Ｔｂ１
〜Ｔｂ４に信号線１００６から画素へビデオ信号を書き込む。そして、このときの１水平
期間の後半の消去時間には画素を選択しない。また、別の１水平期間の後半の消去時間を
用いて消去時間Ｔｅに信号線１００６から画素へ消去信号を入力する。このときの１水平
期間の前半の書き込み時間には画素を選択しない。このようにすることによって、開口率
の高い画素を有する表示装置を提供することができ、歩留まりの向上を図ることができる
。
ここで、本発明の表示装置においては、１フレーム期間中のあるサブフレーム期間におい
て、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータが、すで
にその画素行に入力されている一行分の信号（ビデオ信号や消去信号）のデータと同じ場
合に、その一行分の画素へのビデオ信号の書き込みを停止するようにする。１フレーム期
間中のあるサブフレーム期間において、画素への消去信号の入力を行う画素行における一
行分の信号（ビデオ信号や消去信号）のデータが、画素を非点灯とする信号である場合に
、その一行分の画素への消去信号の入力を停止するようにする。高階調表示を行うときに
は、画素への信号の書き込みや消去回数が増えてしまう。しかし、本発明の表示装置は充
放電の回数を減らすことにことで、消費電力の低減を図ることができる。つまり、このよ
うな駆動方法は、高階調表示を行うときに好適である。
て、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータが、すで
にその画素行に入力されている一行分の信号（ビデオ信号や消去信号）のデータと同じ場
合に、その一行分の画素へのビデオ信号の書き込みを停止するようにする。１フレーム期
間中のあるサブフレーム期間において、画素への消去信号の入力を行う画素行における一
行分の信号（ビデオ信号や消去信号）のデータが、画素を非点灯とする信号である場合に
、その一行分の画素への消去信号の入力を停止するようにする。高階調表示を行うときに
は、画素への信号の書き込みや消去回数が増えてしまう。しかし、本発明の表示装置は充
放電の回数を減らすことにことで、消費電力の低減を図ることができる。つまり、このよ
うな駆動方法は、高階調表示を行うときに好適である。
このような画素を有する表示装置の一例を図７５に示す。信号線駆動回路７５０１、第１
の走査線駆動回路７５０２、第２の走査線駆動回路７５０５、画素部７５０３を有し、画
素部７５０３には画素７５０４が走査線Ｇ１〜Ｇｍと信号線Ｓ１〜Ｓｎに対応してマトリ
クスに配置されている。
の走査線駆動回路７５０２、第２の走査線駆動回路７５０５、画素部７５０３を有し、画
素部７５０３には画素７５０４が走査線Ｇ１〜Ｇｍと信号線Ｓ１〜Ｓｎに対応してマトリ
クスに配置されている。
第１の走査線駆動回路７５０２は、パルス出力回路７５０６と、出力制御回路７５０７と
、スイッチ群７５１０と、を有している。
、スイッチ群７５１０と、を有している。
第２の走査線駆動回路７５０５は、パルス出力回路７５０９と、出力制御回路７５０８と
、スイッチ群７５１１と、を有している。
、スイッチ群７５１１と、を有している。
なお、走査線Ｇｉ（走査線Ｇ１〜Ｇｍのいずれか一）は図１０の走査線１００５に相当し
、信号線Ｓｊ（信号線Ｓ１〜Ｓｎのうちいずれか一）は図１０の信号線１００６に相当す
る。
、信号線Ｓｊ（信号線Ｓ１〜Ｓｎのうちいずれか一）は図１０の信号線１００６に相当す
る。
第１の走査線駆動回路７５０２には、クロック信号（Ｇ＿ＣＬＫ）、クロック反転信号（
Ｇ＿ＣＬＫＢ）、スタートパルス信号（Ｇ＿ＳＰ）、出力制御信号（Ｇ＿ＥＮＡＢＬＥ）
、制御信号（ＷＥ）などの信号が入力される。そして、それらの信号にしたがって、選択
する画素行の第１の走査線Ｇｉ（第１の走査線Ｇ１〜Ｇｍのうちいずれか一）に画素を選
択する信号を出力する。なお、このときの信号は図３７のタイミングチャートに示すよう
に１水平期間の前半に出力されるパルスである。
Ｇ＿ＣＬＫＢ）、スタートパルス信号（Ｇ＿ＳＰ）、出力制御信号（Ｇ＿ＥＮＡＢＬＥ）
、制御信号（ＷＥ）などの信号が入力される。そして、それらの信号にしたがって、選択
する画素行の第１の走査線Ｇｉ（第１の走査線Ｇ１〜Ｇｍのうちいずれか一）に画素を選
択する信号を出力する。なお、このときの信号は図３７のタイミングチャートに示すよう
に１水平期間の前半に出力されるパルスである。
第２の走査線駆動回路７５０５には、クロック信号（Ｒ＿ＣＬＫ）、クロック反転信号（
Ｒ＿ＣＬＫＢ）、スタートパルス信号（Ｒ＿ＳＰ）、出力制御信号（Ｒ＿ＥＮＡＢＬＥ）
、制御信号（ＷＥ’）などの信号が入力される。そして、それらの信号にしたがって、選
択する画素行の第２の走査線Ｒｉ（第２の走査線Ｒ１〜Ｒｍのうちいずれか一）に信号を
出力する。なお、このときの信号は図３７のタイミングチャートに示すように１水平期間
の後半に出力されるパルスである。
Ｒ＿ＣＬＫＢ）、スタートパルス信号（Ｒ＿ＳＰ）、出力制御信号（Ｒ＿ＥＮＡＢＬＥ）
、制御信号（ＷＥ’）などの信号が入力される。そして、それらの信号にしたがって、選
択する画素行の第２の走査線Ｒｉ（第２の走査線Ｒ１〜Ｒｍのうちいずれか一）に信号を
出力する。なお、このときの信号は図３７のタイミングチャートに示すように１水平期間
の後半に出力されるパルスである。
また、信号線駆動回路７５０１には、クロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（
Ｓ＿ＣＬＫＢ）、スタートパルス信号（Ｓ＿ＳＰ）、ビデオ信号（Ｄｉｇｉｔａｌ Ｖｉ
ｄｅｏ Ｄａｔａ）、出力制御信号（Ｓ＿ＥＮＡＢＬＥ）などの信号が入力される。そし
て、それらの信号にしたがって、各信号線Ｓ１〜Ｓｎへそれぞれ各列の画素に応じたビデ
オ信号を出力する。
Ｓ＿ＣＬＫＢ）、スタートパルス信号（Ｓ＿ＳＰ）、ビデオ信号（Ｄｉｇｉｔａｌ Ｖｉ
ｄｅｏ Ｄａｔａ）、出力制御信号（Ｓ＿ＥＮＡＢＬＥ）などの信号が入力される。そし
て、それらの信号にしたがって、各信号線Ｓ１〜Ｓｎへそれぞれ各列の画素に応じたビデ
オ信号を出力する。
よって、信号線Ｓ１〜Ｓｎに入力されたビデオ信号は、第１の走査線駆動回路７５０２か
ら走査線Ｇｉ（走査線Ｇ１〜Ｇｍのうちいずれか一）に入力された信号によって選択され
た画素行の各列の画素７５０４に書き込まれる。そして、各走査線Ｇ１〜Ｇｍにより各画
素行が選択され、全ての画素７５０４に各画素７５０４に対応したビデオ信号が書き込ま
れる。そして、各画素７５０４は書き込まれたビデオ信号のデータを一定期間保持する。
各画素７５０４は、ビデオ信号のデータを一定期間保持することによって、点灯又は非点
灯の状態を維持することができる。
ら走査線Ｇｉ（走査線Ｇ１〜Ｇｍのうちいずれか一）に入力された信号によって選択され
た画素行の各列の画素７５０４に書き込まれる。そして、各走査線Ｇ１〜Ｇｍにより各画
素行が選択され、全ての画素７５０４に各画素７５０４に対応したビデオ信号が書き込ま
れる。そして、各画素７５０４は書き込まれたビデオ信号のデータを一定期間保持する。
各画素７５０４は、ビデオ信号のデータを一定期間保持することによって、点灯又は非点
灯の状態を維持することができる。
また、第２の走査線駆動回路７５０５から走査線Ｇｉ（走査線Ｇ１〜Ｇｍのうちいずれか
一）に入力された信号によって選択された画素行の各列の画素７５０４には、画素を非点
灯とする信号（消去信号ともいう）が信号線Ｓ１〜Ｓｎから書き込まれる。そして、各走
査線Ｇ１〜Ｇｍにより各画素行を選択することで、非点灯期間を設定することができる。
例えば、第２の走査線駆動回路７５０５から走査線Ｇｉに入力された信号によってｉ行目
の画素が選択される時間は、図２０において、消去時間Ｔｅである。
一）に入力された信号によって選択された画素行の各列の画素７５０４には、画素を非点
灯とする信号（消去信号ともいう）が信号線Ｓ１〜Ｓｎから書き込まれる。そして、各走
査線Ｇ１〜Ｇｍにより各画素行を選択することで、非点灯期間を設定することができる。
例えば、第２の走査線駆動回路７５０５から走査線Ｇｉに入力された信号によってｉ行目
の画素が選択される時間は、図２０において、消去時間Ｔｅである。
また、本発明の表示装置は、信号線駆動回路７５０１や第１の走査線駆動回路７５０２や
第２の走査線駆動回路７５０５に出力制御回路を有している。つまり、１フレーム期間中
のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行分
の信号（ビデオ信号や消去信号）のデータが、すでにその画素行へ書き込まれている一行
分の信号（ビデオ信号や消去信号）のデータと一致するか否かを示す信号が、出力制御信
号（Ｇ＿ＥＮＡＢＬＥ）により第１の走査線駆動回路７５０２に、出力制御信号（Ｒ＿Ｅ
ＮＡＢＬＥ）により第２の走査線駆動回路７５０５に、出力制御信号（Ｓ＿ＥＮＡＢＬＥ
）により信号線駆動回路７５０１に入力され、一致する場合には、第１の走査線駆動回路
７５０２や第２の走査線駆動回路７５０５の出力制御回路は、その画素行を選択する信号
を出力しないようにする。つまり、その画素行の走査線に画素行を選択しないためのＬ信
号を入力するか、その画素行の走査線をフローティングにする。また、信号線駆動回路７
５０１の出力制御回路もビデオ信号を出力しないようにする。信号線駆動回路７５０１か
らの出力は、画素を点灯状態とする信号でもよいし、非点灯状態とする信号でもよい。で
きるだけ消費電力がかからないような信号を入力すればよい。また、信号線Ｓ１〜Ｓｎを
フローティングにしてもよい。
第２の走査線駆動回路７５０５に出力制御回路を有している。つまり、１フレーム期間中
のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行分
の信号（ビデオ信号や消去信号）のデータが、すでにその画素行へ書き込まれている一行
分の信号（ビデオ信号や消去信号）のデータと一致するか否かを示す信号が、出力制御信
号（Ｇ＿ＥＮＡＢＬＥ）により第１の走査線駆動回路７５０２に、出力制御信号（Ｒ＿Ｅ
ＮＡＢＬＥ）により第２の走査線駆動回路７５０５に、出力制御信号（Ｓ＿ＥＮＡＢＬＥ
）により信号線駆動回路７５０１に入力され、一致する場合には、第１の走査線駆動回路
７５０２や第２の走査線駆動回路７５０５の出力制御回路は、その画素行を選択する信号
を出力しないようにする。つまり、その画素行の走査線に画素行を選択しないためのＬ信
号を入力するか、その画素行の走査線をフローティングにする。また、信号線駆動回路７
５０１の出力制御回路もビデオ信号を出力しないようにする。信号線駆動回路７５０１か
らの出力は、画素を点灯状態とする信号でもよいし、非点灯状態とする信号でもよい。で
きるだけ消費電力がかからないような信号を入力すればよい。また、信号線Ｓ１〜Ｓｎを
フローティングにしてもよい。
したがって、本発明の表示装置によれば、ある画素行に着目して、その画素行にすでに入
力されている信号が、これから入力しようとしている信号と同じであれば、その画素行に
は信号を入力しないようにすることができるので、走査線や信号線の充放電の回数を減ら
すことができ、消費電力の低減を図ることができる。
力されている信号が、これから入力しようとしている信号と同じであれば、その画素行に
は信号を入力しないようにすることができるので、走査線や信号線の充放電の回数を減ら
すことができ、消費電力の低減を図ることができる。
なお、本発明の表示装置の画素構成は上述した構成に限られず、様々な画素構成を適用す
ることが可能である。また、本発明の駆動方法は上述した駆動方法に限られずさまざまな
駆動方法を適用することが可能である。
ることが可能である。また、本発明の駆動方法は上述した駆動方法に限られずさまざまな
駆動方法を適用することが可能である。
なお、本発明の表示装置によれば、１フレーム期間中のあるサブフレーム期間において、
画素への信号の書き込みを行う画素行における一行分の信号のデータが、すでにその画素
行に書き込まれている一行分の信号のデータと同じ場合に、その一行分の画素への信号の
書き込みを停止するようにするため、充放電の回数を減らすことができ、消費電力の低減
を図ることが可能である。
画素への信号の書き込みを行う画素行における一行分の信号のデータが、すでにその画素
行に書き込まれている一行分の信号のデータと同じ場合に、その一行分の画素への信号の
書き込みを停止するようにするため、充放電の回数を減らすことができ、消費電力の低減
を図ることが可能である。
特に、高階調の表示を行うためサブフレーム数が増えた場合に、より消費電力の低減を図
ることが可能である。
ることが可能である。
なお、本実施の形態の表示装置の走査線駆動回路には図５１の構成を適用することができ
る。
る。
まず、図５１に示す走査線駆動回路は、パルス出力回路５１０１と、出力制御回路５１０
２と、バッファ回路５１０３と、スイッチ群５１０４とを有する。パルス出力回路５１０
１は複数段のフリップフロップ回路（ＦＦ）５１０５とＡＮＤゲート５１０６とを有し、
ＡＮＤゲート５１０６の二つの入力端子は、隣り合うフリップフロップ回路（ＦＦ）５１
０５の出力端子が接続されている。つまり、各段のフリップフロップ回路（ＦＦ）５１０
５はＡＮＤゲート５１０６より一つ冗長に設けられ、隣り合うフリップフロップ回路（Ｆ
Ｆ）５１０５の出力が、走査線Ｇ１〜Ｇｍに対応して設けられた各段のＡＮＤゲート５１
０６に入力される。
２と、バッファ回路５１０３と、スイッチ群５１０４とを有する。パルス出力回路５１０
１は複数段のフリップフロップ回路（ＦＦ）５１０５とＡＮＤゲート５１０６とを有し、
ＡＮＤゲート５１０６の二つの入力端子は、隣り合うフリップフロップ回路（ＦＦ）５１
０５の出力端子が接続されている。つまり、各段のフリップフロップ回路（ＦＦ）５１０
５はＡＮＤゲート５１０６より一つ冗長に設けられ、隣り合うフリップフロップ回路（Ｆ
Ｆ）５１０５の出力が、走査線Ｇ１〜Ｇｍに対応して設けられた各段のＡＮＤゲート５１
０６に入力される。
それぞれのフリップフロップ回路（ＦＦ）５１０５にはクロック信号（Ｇ＿ＣＬＫ）、ク
ロック反転信号（Ｇ＿ＣＬＫＢ）が入力され、フリップフロップ回路５１０５の第１段目
にスタートパルス信号（Ｇ＿ＳＰ）が入力される。スタートパルス信号は、次の段のフリ
ップフロップ回路５１０５に入力される際にクロック信号の１パルス分遅れる。よって、
冗長に設けられた第１段目のフリップフロップ回路５１０５と次の段のフリップフロップ
回路５１０５の出力が入力される一行目のＡＮＤゲート５１０６から出力されるパルスは
クロック信号の１パルス分になる。このパルスは走査信号ＳＣ．１として出力制御回路５
１０２の一段目に対応したＡＮＤゲート５１０７の一方の入力端子に入力される。同様に
ｉ行目のＡＮＤゲート５１０６の出力、ｍ行目のＡＮＤゲート５１０６の出力はそれぞれ
走査信号として出力制御回路５１０２のそれぞれの段のＡＮＤゲート５１０７の一方の入
力端子に入力される。出力制御回路５１０２のＡＮＤゲート５１０６の他方の入力端子に
は出力制御信号（Ｇ＿ＥＮＡＢＬＥ）が入力されている。そして、出力制御信号（Ｇ＿Ｅ
ＮＡＢＬＥ）にしたがって走査信号を出力するかしないかを決定する。ここで、例えば一
段目のＡＮＤゲート５１０６から走査信号のパルスが出力されるタイミングのときに、出
力制御信号（Ｇ＿ＥＮＡＢＬＥ）がＬレベルである場合は、一段目のＡＮＤゲート５１０
７の出力はＬレベルとなる。一方、全ての段において、ＡＮＤゲート５１０６から走査信
号のパルスが出力されるタイミングときに、出力制御信号（Ｇ＿ＥＮＡＢＬＥ）がＨレベ
ルのときには、出力制御回路５１０２からは走査信号のパルスが順次出力される。
ロック反転信号（Ｇ＿ＣＬＫＢ）が入力され、フリップフロップ回路５１０５の第１段目
にスタートパルス信号（Ｇ＿ＳＰ）が入力される。スタートパルス信号は、次の段のフリ
ップフロップ回路５１０５に入力される際にクロック信号の１パルス分遅れる。よって、
冗長に設けられた第１段目のフリップフロップ回路５１０５と次の段のフリップフロップ
回路５１０５の出力が入力される一行目のＡＮＤゲート５１０６から出力されるパルスは
クロック信号の１パルス分になる。このパルスは走査信号ＳＣ．１として出力制御回路５
１０２の一段目に対応したＡＮＤゲート５１０７の一方の入力端子に入力される。同様に
ｉ行目のＡＮＤゲート５１０６の出力、ｍ行目のＡＮＤゲート５１０６の出力はそれぞれ
走査信号として出力制御回路５１０２のそれぞれの段のＡＮＤゲート５１０７の一方の入
力端子に入力される。出力制御回路５１０２のＡＮＤゲート５１０６の他方の入力端子に
は出力制御信号（Ｇ＿ＥＮＡＢＬＥ）が入力されている。そして、出力制御信号（Ｇ＿Ｅ
ＮＡＢＬＥ）にしたがって走査信号を出力するかしないかを決定する。ここで、例えば一
段目のＡＮＤゲート５１０６から走査信号のパルスが出力されるタイミングのときに、出
力制御信号（Ｇ＿ＥＮＡＢＬＥ）がＬレベルである場合は、一段目のＡＮＤゲート５１０
７の出力はＬレベルとなる。一方、全ての段において、ＡＮＤゲート５１０６から走査信
号のパルスが出力されるタイミングときに、出力制御信号（Ｇ＿ＥＮＡＢＬＥ）がＨレベ
ルのときには、出力制御回路５１０２からは走査信号のパルスが順次出力される。
出力制御回路５１０２から出力された走査信号はバッファ回路５１０３の各段のバッファ
回路５１０８に入力され、電流供給能力が高い画素選択信号として出力される。
回路５１０８に入力され、電流供給能力が高い画素選択信号として出力される。
バッファ回路５１０３から出力された画素選択信号は一水平期間中の前半又は後半がスイ
ッチ群５１０４を介して走査線Ｇ１〜Ｇｍに供給される。つまり、スイッチ群５１０４の
各段のスイッチ５１０９は一水平期間中の前半又は後半にオンする。
ッチ群５１０４を介して走査線Ｇ１〜Ｇｍに供給される。つまり、スイッチ群５１０４の
各段のスイッチ５１０９は一水平期間中の前半又は後半にオンする。
（実施の形態６）
本実施の形態では、本発明の表示装置の主要な構成について説明する。まず、図２のブロ
ック図を用いて説明する。本構成は、１フレーム期間中のあるサブフレーム期間において
、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータが、前回の
サブフレーム期間における一行分のビデオ信号のデータと同じ場合には、その画素行に信
号の書き込みを停止するようにする表示装置である。
本実施の形態では、本発明の表示装置の主要な構成について説明する。まず、図２のブロ
ック図を用いて説明する。本構成は、１フレーム期間中のあるサブフレーム期間において
、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータが、前回の
サブフレーム期間における一行分のビデオ信号のデータと同じ場合には、その画素行に信
号の書き込みを停止するようにする表示装置である。
アナログビデオ信号（Ａｎａｌｏｇ Ｖｉｄｅｏ Ｄａｔａ）がアナログデジタル変換回
路２０１に入力されると、デジタルビデオ信号（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄａｔａ
）に変換し、アナログデジタル変換回路２０１からメモリ書き込み選択回路２０２にデジ
タルビデオ信号を入力する。
路２０１に入力されると、デジタルビデオ信号（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄａｔａ
）に変換し、アナログデジタル変換回路２０１からメモリ書き込み選択回路２０２にデジ
タルビデオ信号を入力する。
メモリ書き込み選択回路２０２では、ディスプレイコントローラ２０７から入力される信
号に従って、フレームメモリＡ２０３又はフレームメモリＢ２０４のいずれかにサブフレ
ーム毎のデータに分割して、１フレーム分のデジタルビデオ信号を書き込む。なお、図２
では、フレームメモリＡ２０３及びフレームメモリＢ２０４内のそれぞれのサブフレーム
としてＳＦ１、ＳＦ２、ＳＦ３を示しているがサブフレームの数はこれに限定されない。
号に従って、フレームメモリＡ２０３又はフレームメモリＢ２０４のいずれかにサブフレ
ーム毎のデータに分割して、１フレーム分のデジタルビデオ信号を書き込む。なお、図２
では、フレームメモリＡ２０３及びフレームメモリＢ２０４内のそれぞれのサブフレーム
としてＳＦ１、ＳＦ２、ＳＦ３を示しているがサブフレームの数はこれに限定されない。
また、判別回路２０５では、ディスプレイコントローラ２０７から入力される信号にした
がって、フレームメモリＡ２０３又はフレームメモリＢ２０４のいずれかにおいて、画素
へビデオ信号を書き込むタイミングが前後の関係にあるサブフレーム期間の互いの対応す
る一行分の画素に入力するビデオ信号のデータを比較する。そして、この一行分の画素に
入力するビデオ信号のデータが一致するか、しないかを示す書き込み制御信号をメモリ読
み出し選択回路２０６及びディスプレイコントローラ２０７に入力する。
がって、フレームメモリＡ２０３又はフレームメモリＢ２０４のいずれかにおいて、画素
へビデオ信号を書き込むタイミングが前後の関係にあるサブフレーム期間の互いの対応す
る一行分の画素に入力するビデオ信号のデータを比較する。そして、この一行分の画素に
入力するビデオ信号のデータが一致するか、しないかを示す書き込み制御信号をメモリ読
み出し選択回路２０６及びディスプレイコントローラ２０７に入力する。
そして、メモリ読み出し選択回路２０６は、ディスプレイコントローラ２０７からの信号
に従って、フレームメモリＡ２０３又はフレームメモリＢ２０４のいずれかに書き込まれ
た１フレーム分のデジタルビデオ信号を読み出し、そのビデオ信号をディスプレイコント
ローラ２０７へ入力する。ここで、判別回路２０５によって、画素へビデオ信号を書き込
むタイミングが前後の関係にあるサブフレーム期間の互いのそれぞれの対応する一行分の
画素に入力するビデオ信号のデータが一致していたことを示す信号がメモリ読み出し選択
回路２０６に入力されていた場合には、メモリ読み出し選択回路２０６では、ディスプレ
イコントローラ２０７からの信号に関わらず、フレームメモリＡ２０３又はフレームメモ
リＢ２０４のいずれかに書き込まれた１フレーム分のデジタルビデオ信号のうち、後のサ
ブフレーム期間のその一行分の画素のビデオ信号の読み出しを停止する。
に従って、フレームメモリＡ２０３又はフレームメモリＢ２０４のいずれかに書き込まれ
た１フレーム分のデジタルビデオ信号を読み出し、そのビデオ信号をディスプレイコント
ローラ２０７へ入力する。ここで、判別回路２０５によって、画素へビデオ信号を書き込
むタイミングが前後の関係にあるサブフレーム期間の互いのそれぞれの対応する一行分の
画素に入力するビデオ信号のデータが一致していたことを示す信号がメモリ読み出し選択
回路２０６に入力されていた場合には、メモリ読み出し選択回路２０６では、ディスプレ
イコントローラ２０７からの信号に関わらず、フレームメモリＡ２０３又はフレームメモ
リＢ２０４のいずれかに書き込まれた１フレーム分のデジタルビデオ信号のうち、後のサ
ブフレーム期間のその一行分の画素のビデオ信号の読み出しを停止する。
また、ディスプレイコントローラ２０７は、スタートパルス信号（Ｇ＿ＳＰ、Ｓ＿ＳＰ）
やクロック信号（Ｇ＿ＣＬＫ、Ｓ＿ＣＬＫ）や出力制御信号（Ｇ＿ＥＮＡＢＬＥ、Ｓ＿Ｅ
ＮＡＢＬＥ）や駆動電圧やビデオ信号（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄａｔａ）などを
ディスプレイ２０８に入力する。
やクロック信号（Ｇ＿ＣＬＫ、Ｓ＿ＣＬＫ）や出力制御信号（Ｇ＿ＥＮＡＢＬＥ、Ｓ＿Ｅ
ＮＡＢＬＥ）や駆動電圧やビデオ信号（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄａｔａ）などを
ディスプレイ２０８に入力する。
つまり、ディスプレイコントローラ２０７は、１フレーム期間中のあるサブフレーム期間
において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータが
、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合に、その画素
行のビデオ信号をシリアルデータからパラレルデータに変換するサンプリングパルスを出
力しないようにするため、その画素行に対応するスタートパルス信号（Ｓ＿ＳＰ）信号を
出力しないようにする。また、ディスプレイコントローラ２０７は、走査線駆動回路から
の走査信号や信号線駆動回路からのビデオ信号の出力をするかしないかを制御するための
出力制御信号（Ｇ＿ＥＮＡＢＬＥ、Ｓ＿ＥＮＡＢＬＥ）をディスプレイ２０８に入力する
。
において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータが
、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合に、その画素
行のビデオ信号をシリアルデータからパラレルデータに変換するサンプリングパルスを出
力しないようにするため、その画素行に対応するスタートパルス信号（Ｓ＿ＳＰ）信号を
出力しないようにする。また、ディスプレイコントローラ２０７は、走査線駆動回路から
の走査信号や信号線駆動回路からのビデオ信号の出力をするかしないかを制御するための
出力制御信号（Ｇ＿ＥＮＡＢＬＥ、Ｓ＿ＥＮＡＢＬＥ）をディスプレイ２０８に入力する
。
なお、図２においてのディスプレイ２０８は、基板上に画素がマトリクスに配置された画
素部と、画素部の周辺駆動回路（走査線駆動回路や信号線駆動回路など）とが形成された
表示パネルに該当する。なお、表示パネルは、周辺駆動回路をＩＣチップ上に形成し、Ｃ
ＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）等により基板上に実装されたものであっても、周辺
駆動回路を画素部とともに基板上に一体形成されたものであってもよい。なお、ＩＣチッ
プとは、半導体基板若しくは絶縁基板の表面又は半導体基板の内部に、半導体素子を含む
素子で電子回路を構成しているチップ状のものをいう。なお、ＩＣチップの中で、シリコ
ンウェハ上に回路パターンを焼き付けて製造されたものを半導体チップともいう。
素部と、画素部の周辺駆動回路（走査線駆動回路や信号線駆動回路など）とが形成された
表示パネルに該当する。なお、表示パネルは、周辺駆動回路をＩＣチップ上に形成し、Ｃ
ＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）等により基板上に実装されたものであっても、周辺
駆動回路を画素部とともに基板上に一体形成されたものであってもよい。なお、ＩＣチッ
プとは、半導体基板若しくは絶縁基板の表面又は半導体基板の内部に、半導体素子を含む
素子で電子回路を構成しているチップ状のものをいう。なお、ＩＣチップの中で、シリコ
ンウェハ上に回路パターンを焼き付けて製造されたものを半導体チップともいう。
次に、他の表示装置の主要な構成について説明する。図２３に示すブロック図を用いて説
明する。
明する。
アナログビデオ信号（Ａｎａｌｏｇ ｖｉｄｅｏ ｄａｔａ）がアナログデジタル変換回
路２３０１に入力されると、デジタルビデオ信号（Ｄｉｇｉｔａｌ ｖｉｄｅｏ ｄａｔ
ａ）に変換し、アナログデジタル変換回路２３０１からメモリ書き込み選択回路２３０２
にデジタルビデオ信号を入力する。
路２３０１に入力されると、デジタルビデオ信号（Ｄｉｇｉｔａｌ ｖｉｄｅｏ ｄａｔ
ａ）に変換し、アナログデジタル変換回路２３０１からメモリ書き込み選択回路２３０２
にデジタルビデオ信号を入力する。
メモリ書き込み選択回路２３０２では、ディスプレイコントローラ２３０７から入力され
る信号に従って、フレームメモリＡ２３０３又はフレームメモリＢ２３０４のいずれかに
サブフレーム毎のデータに分割して１フレーム分のデジタルビデオ信号を書き込む。なお
、図２３では、フレームメモリＡ２３０３及びフレームメモリＢ２３０４内のサブフレー
ムとしてＳＦ１、ＳＦ２、ＳＦ３を示しているがサブフレームの数はこれに限定されない
。
る信号に従って、フレームメモリＡ２３０３又はフレームメモリＢ２３０４のいずれかに
サブフレーム毎のデータに分割して１フレーム分のデジタルビデオ信号を書き込む。なお
、図２３では、フレームメモリＡ２３０３及びフレームメモリＢ２３０４内のサブフレー
ムとしてＳＦ１、ＳＦ２、ＳＦ３を示しているがサブフレームの数はこれに限定されない
。
また、メモリ読み出し選択回路２３０６は、ディスプレイコントローラ２３０７からの信
号に従って、フレームメモリＡ２３０３又はフレームメモリＢ２３０４のいずれかに書き
込まれた１フレーム分のデジタルビデオ信号を読み出し、そのビデオ信号をラインメモリ
２３０９へ入力する。
号に従って、フレームメモリＡ２３０３又はフレームメモリＢ２３０４のいずれかに書き
込まれた１フレーム分のデジタルビデオ信号を読み出し、そのビデオ信号をラインメモリ
２３０９へ入力する。
また、判別回路２３０５には、フレームメモリＡ２３０３又はフレームメモリＢ２３０４
のいずれの、どのサブフレームの、どの画素行のデータがラインメモリ２３０９に入力さ
れたかを示す信号がディスプレイコントローラ２３０７から入力される。その信号にした
がって画素一行分のデータと前のサブフレームにおける同じ行の画素一行分のデータと比
較する。そして、この一行分の画素に入力するビデオ信号のデータが一致するか、しない
かを示す書き込み制御信号をラインメモリ２３０９及びディスプレイコントローラ２３０
７に入力する。
のいずれの、どのサブフレームの、どの画素行のデータがラインメモリ２３０９に入力さ
れたかを示す信号がディスプレイコントローラ２３０７から入力される。その信号にした
がって画素一行分のデータと前のサブフレームにおける同じ行の画素一行分のデータと比
較する。そして、この一行分の画素に入力するビデオ信号のデータが一致するか、しない
かを示す書き込み制御信号をラインメモリ２３０９及びディスプレイコントローラ２３０
７に入力する。
ラインメモリ２３０９から一行分の画素に入力するビデオ信号のデータをディスプレイコ
ントローラ２３０７に入力する。ここで、判別回路２３０５によって、ラインメモリ２３
０９に入力された画素行のデータが前のサブフレームにおいてその画素行に書き込まれた
データと一致していたことを示す信号がラインメモリ２３０９に入力されていた場合には
、ラインメモリ２３０９は、その一行分の画素のビデオ信号をディスプレイコントローラ
２３０７に入力しない。
ントローラ２３０７に入力する。ここで、判別回路２３０５によって、ラインメモリ２３
０９に入力された画素行のデータが前のサブフレームにおいてその画素行に書き込まれた
データと一致していたことを示す信号がラインメモリ２３０９に入力されていた場合には
、ラインメモリ２３０９は、その一行分の画素のビデオ信号をディスプレイコントローラ
２３０７に入力しない。
また、ディスプレイコントローラ２３０７は、スタートパルス信号（Ｇ＿ＳＰ、Ｓ＿ＳＰ
）やクロック信号（Ｇ＿ＣＬＫ、Ｓ＿ＣＬＫ）や出力制御信号（Ｇ＿ＥＮＡＢＬＥ、Ｓ＿
ＥＮＡＢＬＥ）や駆動電圧やビデオ信号（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄａｔａ）など
をディスプレイ２３０８に入力する。
）やクロック信号（Ｇ＿ＣＬＫ、Ｓ＿ＣＬＫ）や出力制御信号（Ｇ＿ＥＮＡＢＬＥ、Ｓ＿
ＥＮＡＢＬＥ）や駆動電圧やビデオ信号（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄａｔａ）など
をディスプレイ２３０８に入力する。
つまり、ディスプレイコントローラ２３０７は、１フレーム期間中のあるサブフレーム期
間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータ
が、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合に、その画
素行のビデオ信号をシリアルデータからパラレルデータに変換するサンプリングパルスを
出力しないようにするため、その画素行に対応するスタートパルス信号（Ｓ＿ＳＰ）を出
力しないようにする。また、ディスプレイコントローラ２３０７は、走査線駆動回路から
の走査信号や信号線駆動回路からのビデオ信号の出力をするかしないかを制御するための
出力制御信号（Ｇ＿ＥＮＡＢＬＥ、Ｓ＿ＥＮＡＢＬＥ）をディスプレイ２３０８に入力す
る。また、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合にそ
のビデオ信号のデータはディスプレイ２３０８に入力しない。
間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータ
が、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合に、その画
素行のビデオ信号をシリアルデータからパラレルデータに変換するサンプリングパルスを
出力しないようにするため、その画素行に対応するスタートパルス信号（Ｓ＿ＳＰ）を出
力しないようにする。また、ディスプレイコントローラ２３０７は、走査線駆動回路から
の走査信号や信号線駆動回路からのビデオ信号の出力をするかしないかを制御するための
出力制御信号（Ｇ＿ＥＮＡＢＬＥ、Ｓ＿ＥＮＡＢＬＥ）をディスプレイ２３０８に入力す
る。また、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合にそ
のビデオ信号のデータはディスプレイ２３０８に入力しない。
なお、本発明の表示装置の主要な構成を示すブロック図は図２や、図２３の構成に限定さ
れない。画素へ入力する信号がすでにその画素に入力されている信号と同じ場合にその画
素へ信号の入力を停止するようにする構成であれば構わない。よって、ここでの画素へ入
力する信号はビデオ信号に限らず、画素を強制的に非点灯にする信号（消去信号）であっ
ても構わない。
れない。画素へ入力する信号がすでにその画素に入力されている信号と同じ場合にその画
素へ信号の入力を停止するようにする構成であれば構わない。よって、ここでの画素へ入
力する信号はビデオ信号に限らず、画素を強制的に非点灯にする信号（消去信号）であっ
ても構わない。
（実施の形態７）
本実施の形態においては、実施の形態６で示した図２の判別回路２０５や図２３の判別回
路２３０５に適用可能な回路構成について説明する。
本実施の形態においては、実施の形態６で示した図２の判別回路２０５や図２３の判別回
路２３０５に適用可能な回路構成について説明する。
判別回路の一例を図３８に示す。直列に画素列と同数のスイッチ４００６が接続されてい
る。直列に接続されたスイッチ４００６の一端はＬレベルの電位（ここではＧＮＤとする
）が設定され、他端は出力端子４００９と接続されている。また、直列に接続されたスイ
ッチ４００６の他端と出力端子４００９の間にプルアップ抵抗４００７を介してＨレベル
の電位（例えば電源電位Ｖｄｄ）が設定されている配線４００８が接続されている。した
がって、直列に接続されたスイッチ４００６の全てがオンしているときには出力端子４０
０９から出力される出力制御信号（ＥＮＡＢＬＥ）はＬレベルの信号となる。一方、直列
に接続されたスイッチ４００６の一つでもオフしていると出力端子４００９から出力され
る出力制御信号（ＥＮＡＢＬＥ）はＨレベルの信号となる。
る。直列に接続されたスイッチ４００６の一端はＬレベルの電位（ここではＧＮＤとする
）が設定され、他端は出力端子４００９と接続されている。また、直列に接続されたスイ
ッチ４００６の他端と出力端子４００９の間にプルアップ抵抗４００７を介してＨレベル
の電位（例えば電源電位Ｖｄｄ）が設定されている配線４００８が接続されている。した
がって、直列に接続されたスイッチ４００６の全てがオンしているときには出力端子４０
０９から出力される出力制御信号（ＥＮＡＢＬＥ）はＬレベルの信号となる。一方、直列
に接続されたスイッチ４００６の一つでもオフしていると出力端子４００９から出力され
る出力制御信号（ＥＮＡＢＬＥ）はＨレベルの信号となる。
ＮＯＲゲート４００３には前後するサブフレームの同じ画素行の同じ画素列のビデオ信号
のデータがそれぞれ入力されている。また、ＡＮＤゲート４００４にも前後するサブフレ
ームの同じ画素行の同じ画素列のビデオ信号のデータがそれぞれ入力されている。そして
、ＮＯＲゲート４００３とＡＮＤゲートのそれぞれの出力がＯＲゲート４００５に入力さ
れる。そして、ＯＲゲート４００５の出力によりスイッチ４００６のオンオフを制御する
。
のデータがそれぞれ入力されている。また、ＡＮＤゲート４００４にも前後するサブフレ
ームの同じ画素行の同じ画素列のビデオ信号のデータがそれぞれ入力されている。そして
、ＮＯＲゲート４００３とＡＮＤゲートのそれぞれの出力がＯＲゲート４００５に入力さ
れる。そして、ＯＲゲート４００５の出力によりスイッチ４００６のオンオフを制御する
。
つまり、ＳＦｘ−１のｉ行目の画素データ４００１とＳＦｘのｉ行目の画素データ４００
２のうち同じあるｊ列の画素データの比較結果はｊ列の画素に対応するスイッチ４００６
のオンオフによって決定される。つまりｊ列の画素に対応するスイッチ４００６がオンす
るときには、ＳＦｘ−１のｉ行目の画素データ４００１とＳＦｘのｉ行目の画素データ４
００２のうち、同じあるｊ列の画素データが一致した場合である。そして不一致の場合に
はｊ列の画素に対応するスイッチ４００６はオフする。つまり、ＳＦｘ−１のｉ行目の画
素データ４００１とＳＦｘのｉ行目の画素データ４００２の全ての画素列のデータが一致
した場合にのみ出力制御信号（ＥＮＡＢＬＥ）はＬレベルとなり、一つの画素列でも不一
致している場合には出力制御信号（ＥＮＡＢＬＥ）はＨレベルとなる。
２のうち同じあるｊ列の画素データの比較結果はｊ列の画素に対応するスイッチ４００６
のオンオフによって決定される。つまりｊ列の画素に対応するスイッチ４００６がオンす
るときには、ＳＦｘ−１のｉ行目の画素データ４００１とＳＦｘのｉ行目の画素データ４
００２のうち、同じあるｊ列の画素データが一致した場合である。そして不一致の場合に
はｊ列の画素に対応するスイッチ４００６はオフする。つまり、ＳＦｘ−１のｉ行目の画
素データ４００１とＳＦｘのｉ行目の画素データ４００２の全ての画素列のデータが一致
した場合にのみ出力制御信号（ＥＮＡＢＬＥ）はＬレベルとなり、一つの画素列でも不一
致している場合には出力制御信号（ＥＮＡＢＬＥ）はＨレベルとなる。
判別回路の動作について更に詳しく説明する。まず、ＳＦｘ−１のｉ行目の画素データ４
００１とＳＦｘのｉ行目の画素データ４００２が全ての列において一致している場合につ
いて説明する。図３９では、ＳＦｘ−１のｉ行目の画素データ４００１とＳＦｘのｉ行目
の画素データ４００２が１列目はＨレベル、Ｈレベル、２列目はＬレベル、Ｌレベル、３
列目はＨレベル、Ｈレベル、・・・ｎ−１列目はＨレベル、Ｈレベル、ｎ列目はＬレベル
、Ｌレベルであるとする。つまり、ＳＦｘ−１のｉ行目の画素データ４００１とＳＦｘの
ｉ行目の画素データ４００２が全ての列において一致している。
００１とＳＦｘのｉ行目の画素データ４００２が全ての列において一致している場合につ
いて説明する。図３９では、ＳＦｘ−１のｉ行目の画素データ４００１とＳＦｘのｉ行目
の画素データ４００２が１列目はＨレベル、Ｈレベル、２列目はＬレベル、Ｌレベル、３
列目はＨレベル、Ｈレベル、・・・ｎ−１列目はＨレベル、Ｈレベル、ｎ列目はＬレベル
、Ｌレベルであるとする。つまり、ＳＦｘ−１のｉ行目の画素データ４００１とＳＦｘの
ｉ行目の画素データ４００２が全ての列において一致している。
すると、１列目は共にＨレベルであるため、ＮＯＲゲート４００３とＡＮＤゲート４００
４の入力端子には共にＨレベルが入力されている。するとＮＯＲゲート４００３の出力は
Ｌレベル、ＡＮＤゲート４００４の出力はＨレベルとなる。よって、ＯＲゲート４００５
の入力端子にはＨレベルとＬレベルの信号が入力されるためＯＲゲートの出力はＨレベル
となる。そして、１列目のスイッチ４００６はこのＯＲゲートから出力されるＨレベルの
信号によりオンする。また、２列目は共にＬレベルであるため、ＮＯＲゲート４００３と
ＡＮＤゲート４００４の入力端子には共にＬレベルが入力されている。するとＮＯＲゲー
ト４００３の出力はＨレベル、ＡＮＤゲート４００４の出力はＬレベルとなる。よって、
ＯＲゲート４００５の入力端子にはＨレベルとＬレベルの信号が入力されるためＯＲゲー
トの出力はＨレベルとなる。そして、２列目のスイッチ４００６はこのＯＲゲートから出
力されるＨレベルの信号によりオンする。同様に全ての列のスイッチ４００６がオンし、
出力端子４００９の出力制御信号（ＥＮＡＢＬＥ）はＬレベルとなる。
４の入力端子には共にＨレベルが入力されている。するとＮＯＲゲート４００３の出力は
Ｌレベル、ＡＮＤゲート４００４の出力はＨレベルとなる。よって、ＯＲゲート４００５
の入力端子にはＨレベルとＬレベルの信号が入力されるためＯＲゲートの出力はＨレベル
となる。そして、１列目のスイッチ４００６はこのＯＲゲートから出力されるＨレベルの
信号によりオンする。また、２列目は共にＬレベルであるため、ＮＯＲゲート４００３と
ＡＮＤゲート４００４の入力端子には共にＬレベルが入力されている。するとＮＯＲゲー
ト４００３の出力はＨレベル、ＡＮＤゲート４００４の出力はＬレベルとなる。よって、
ＯＲゲート４００５の入力端子にはＨレベルとＬレベルの信号が入力されるためＯＲゲー
トの出力はＨレベルとなる。そして、２列目のスイッチ４００６はこのＯＲゲートから出
力されるＨレベルの信号によりオンする。同様に全ての列のスイッチ４００６がオンし、
出力端子４００９の出力制御信号（ＥＮＡＢＬＥ）はＬレベルとなる。
次に、ＳＦｘ−１のｉ行目の画素データ４００１とＳＦｘのｉ行目の画素データ４００２
のうち一つでも不一致の列の画素データがある場合について説明する。図４０では、ＳＦ
ｘ−１のｉ行目の画素データ４００１とＳＦｘのｉ行目の画素データ４００２が１列目は
Ｈレベル、Ｈレベル、２列目はＬレベル、Ｈレベル、３列目はＨレベル、Ｌレベル、・・
・ｎ−１列目はＬレベル、Ｌレベル、ｎ列目はＬレベル、Ｌレベルであるとする。つまり
、ＳＦｘ−１のｉ行目の画素データ４００１とＳＦｘのｉ行目の画素データ４００２のう
ち、すくなくとも２列目と３列目の画素データが不一致である。
のうち一つでも不一致の列の画素データがある場合について説明する。図４０では、ＳＦ
ｘ−１のｉ行目の画素データ４００１とＳＦｘのｉ行目の画素データ４００２が１列目は
Ｈレベル、Ｈレベル、２列目はＬレベル、Ｈレベル、３列目はＨレベル、Ｌレベル、・・
・ｎ−１列目はＬレベル、Ｌレベル、ｎ列目はＬレベル、Ｌレベルであるとする。つまり
、ＳＦｘ−１のｉ行目の画素データ４００１とＳＦｘのｉ行目の画素データ４００２のう
ち、すくなくとも２列目と３列目の画素データが不一致である。
すると、１列目は共にＨレベルであるため、ＮＯＲゲート４００３とＡＮＤゲート４００
４の入力端子には共にＨレベルが入力されている。するとＮＯＲゲート４００３の出力は
Ｌレベル、ＡＮＤゲート４００４の出力はＨレベルとなる。よって、ＯＲゲート４００５
の入力端子にはＨレベルとＬレベルの信号が入力されるためＯＲゲートの出力はＨレベル
となる。そして、１列目のスイッチ４００６はこのＯＲゲートから出力されるＨレベルの
信号によりオンする。一方、２列目はＳＦｘ−１のｉ行目の画素データがＬレベル、ＳＦ
ｘのｉ行目の画素データがＨレベルであるため、ＮＯＲゲート４００３とＡＮＤゲート４
００４のそれぞれの入力端子には、Ｌレベル及びＨレベルが入力されている。するとＮＯ
Ｒゲート４００３の出力はＬレベル、ＡＮＤゲート４００４の出力はＬレベルとなる。よ
って、ＯＲゲート４００５の入力端子には共にＬレベルの信号が入力されるためＯＲゲー
ト４００５の出力はＬレベルとなる。そして、２列目のスイッチ４００６はこのＯＲゲー
トから出力されるＬレベルの信号によりオフする。また、３列目もＳＦｘ−１のｉ行目の
画素データがＨレベル、ＳＦｘのｉ行目の画素データがＬレベルであるため、ＯＲゲート
４００５の出力はＬレベルとなる。そして、３列目のスイッチ４００６はこのＯＲ４００
５ゲートから出力されるＬレベルの信号によりオフする。したがって、少なくとも２列目
と３列目のスイッチ４００６がオフし、出力端子４００９の出力制御信号（ＥＮＡＢＬＥ
）はＨレベルとなる。
４の入力端子には共にＨレベルが入力されている。するとＮＯＲゲート４００３の出力は
Ｌレベル、ＡＮＤゲート４００４の出力はＨレベルとなる。よって、ＯＲゲート４００５
の入力端子にはＨレベルとＬレベルの信号が入力されるためＯＲゲートの出力はＨレベル
となる。そして、１列目のスイッチ４００６はこのＯＲゲートから出力されるＨレベルの
信号によりオンする。一方、２列目はＳＦｘ−１のｉ行目の画素データがＬレベル、ＳＦ
ｘのｉ行目の画素データがＨレベルであるため、ＮＯＲゲート４００３とＡＮＤゲート４
００４のそれぞれの入力端子には、Ｌレベル及びＨレベルが入力されている。するとＮＯ
Ｒゲート４００３の出力はＬレベル、ＡＮＤゲート４００４の出力はＬレベルとなる。よ
って、ＯＲゲート４００５の入力端子には共にＬレベルの信号が入力されるためＯＲゲー
ト４００５の出力はＬレベルとなる。そして、２列目のスイッチ４００６はこのＯＲゲー
トから出力されるＬレベルの信号によりオフする。また、３列目もＳＦｘ−１のｉ行目の
画素データがＨレベル、ＳＦｘのｉ行目の画素データがＬレベルであるため、ＯＲゲート
４００５の出力はＬレベルとなる。そして、３列目のスイッチ４００６はこのＯＲ４００
５ゲートから出力されるＬレベルの信号によりオフする。したがって、少なくとも２列目
と３列目のスイッチ４００６がオフし、出力端子４００９の出力制御信号（ＥＮＡＢＬＥ
）はＨレベルとなる。
なお、図３８の構成は一例であって、判別回路の構成はこれに限られない。
よって、図７３のような構成でもよい。
画素行と同数のＯＲゲート７３０３の二つの入力端子には前後するサブフレームの同じ画
素行の同じ画素列のビデオ信号のデータがそれぞれ入力されている。また、各ＯＲゲート
７３０３の出力がＯＲゲートの数と同数の入力端子を持つＡＮＤゲート７３０４の入力端
子にそれぞれ入力されている。そして、ＡＮＤゲートの出力によりスイッチ７３０５のオ
ンオフを制御する。
素行の同じ画素列のビデオ信号のデータがそれぞれ入力されている。また、各ＯＲゲート
７３０３の出力がＯＲゲートの数と同数の入力端子を持つＡＮＤゲート７３０４の入力端
子にそれぞれ入力されている。そして、ＡＮＤゲートの出力によりスイッチ７３０５のオ
ンオフを制御する。
つまり、ＳＦｘ−１のｉ行目の画素データ７３０１とＳＦｘのｉ行目の画素データ７３０
２のうち同じあるｊ列の画素データの比較結果はｊ列の画素に対応するＯＲゲート７３０
３の出力によって決定される。つまりｊ列の画素に対応するＯＲゲート７３０３の出力が
Ｈレベルであるときには、ＳＦｘ−１のｉ行目の画素データ７３０１とＳＦｘのｉ行目の
画素データ７３０２のうち、同じあるｊ列の画素データが一致した場合である。そして不
一致の場合にはｊ列の画素に対応するＯＲゲート７３０３の出力はＬレベルとなる。そし
て、全ての画素の列に対応するＯＲゲート７３０３の出力がＨレベルとなったときのみＡ
ＮＤゲート７３０４の出力はＨレベルとなり、スイッチ７３０５がオンする。つまり、Ｓ
Ｆｘ−１のｉ行目の画素データ７３０１とＳＦｘのｉ行目の画素データ７３０２の全ての
画素列のデータが一致した場合にのみ出力制御信号（ＥＮＡＢＬＥ）はＬレベルとなり、
一つの画素列でも不一致している場合には出力制御信号（ＥＮＡＢＬＥ）はＨレベルとな
る。
２のうち同じあるｊ列の画素データの比較結果はｊ列の画素に対応するＯＲゲート７３０
３の出力によって決定される。つまりｊ列の画素に対応するＯＲゲート７３０３の出力が
Ｈレベルであるときには、ＳＦｘ−１のｉ行目の画素データ７３０１とＳＦｘのｉ行目の
画素データ７３０２のうち、同じあるｊ列の画素データが一致した場合である。そして不
一致の場合にはｊ列の画素に対応するＯＲゲート７３０３の出力はＬレベルとなる。そし
て、全ての画素の列に対応するＯＲゲート７３０３の出力がＨレベルとなったときのみＡ
ＮＤゲート７３０４の出力はＨレベルとなり、スイッチ７３０５がオンする。つまり、Ｓ
Ｆｘ−１のｉ行目の画素データ７３０１とＳＦｘのｉ行目の画素データ７３０２の全ての
画素列のデータが一致した場合にのみ出力制御信号（ＥＮＡＢＬＥ）はＬレベルとなり、
一つの画素列でも不一致している場合には出力制御信号（ＥＮＡＢＬＥ）はＨレベルとな
る。
なお、本実施の形態において示した判別回路は例示であってこれに限定されない。
（実施の形態８）
本実施の形態では、表示装置に用いる表示パネルの構成について図３６（ａ）、（ｂ）を
用いて説明する。
本実施の形態では、表示装置に用いる表示パネルの構成について図３６（ａ）、（ｂ）を
用いて説明する。
本実施の形態では、本発明の表示装置に適用可能な表示パネルについて図３６を用いて説
明する。なお、図３６（ａ）は、表示パネルを示す上面図、図３６（ｂ）は図３６（ａ）
をＡ−Ａ’で切断した断面図である。点線で示された信号線駆動回路３６０１、画素部３
６０２、第２の走査線駆動回路３６０３、第１の走査線駆動回路３６０６を有する。また
、封止基板３６０４、シール材３６０５を有し、シール材３６０５で囲まれた内側は、空
間３６０７になっている。
明する。なお、図３６（ａ）は、表示パネルを示す上面図、図３６（ｂ）は図３６（ａ）
をＡ−Ａ’で切断した断面図である。点線で示された信号線駆動回路３６０１、画素部３
６０２、第２の走査線駆動回路３６０３、第１の走査線駆動回路３６０６を有する。また
、封止基板３６０４、シール材３６０５を有し、シール材３６０５で囲まれた内側は、空
間３６０７になっている。
なお、配線３６０８は第２の走査線駆動回路３６０３、第１の走査線駆動回路３６０６
及び信号線駆動回路３６０１に入力される信号を伝送するための配線であり、外部入力端
子となるＦＰＣ（フレキシブルプリントサーキット）３６０９からビデオ信号、クロック
信号、スタート信号等を受け取る。ＦＰＣ３６０９と表示パネルとの接合部上にはＩＣチ
ップ（メモリ回路や、バッファ回路などが形成された半導体チップ）３６１９がＣＯＧ（
Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）等で実装されている。なお、ここではＦＰＣしか図示され
ていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。
本明細書における表示装置とは、表示パネル本体だけでなく、それにＦＰＣもしくはＰＷ
Ｂが取り付けられた状態をも含むものとする。また、ＩＣチップなどが実装されたものを
含むものとする。
及び信号線駆動回路３６０１に入力される信号を伝送するための配線であり、外部入力端
子となるＦＰＣ（フレキシブルプリントサーキット）３６０９からビデオ信号、クロック
信号、スタート信号等を受け取る。ＦＰＣ３６０９と表示パネルとの接合部上にはＩＣチ
ップ（メモリ回路や、バッファ回路などが形成された半導体チップ）３６１９がＣＯＧ（
Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）等で実装されている。なお、ここではＦＰＣしか図示され
ていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。
本明細書における表示装置とは、表示パネル本体だけでなく、それにＦＰＣもしくはＰＷ
Ｂが取り付けられた状態をも含むものとする。また、ＩＣチップなどが実装されたものを
含むものとする。
次に、断面構造について図３６（ｂ）を用いて説明する。基板３６１０上には画素部３
６０２とその周辺駆動回路（第２の走査線駆動回路３６０３、第１の走査線駆動回路３６
０６及び信号線駆動回路３６０１）が形成されているが、ここでは、信号線駆動回路３６
０１と、画素部３６０２が示されている。
６０２とその周辺駆動回路（第２の走査線駆動回路３６０３、第１の走査線駆動回路３６
０６及び信号線駆動回路３６０１）が形成されているが、ここでは、信号線駆動回路３６
０１と、画素部３６０２が示されている。
なお、信号線駆動回路３６０１はＮチャネル型ＴＦＴ３６２０やＰチャネル型ＴＦＴ３
６２１を用いてＣＭＯＳ回路を構成している。また、本実施の形態では、基板上に周辺駆
動回路を一体形成した表示パネルを示すが、必ずしもその必要はなく、周辺駆動回路の全
部若しくは一部をＩＣチップなどに形成し、ＣＯＧなどで実装しても良い。
６２１を用いてＣＭＯＳ回路を構成している。また、本実施の形態では、基板上に周辺駆
動回路を一体形成した表示パネルを示すが、必ずしもその必要はなく、周辺駆動回路の全
部若しくは一部をＩＣチップなどに形成し、ＣＯＧなどで実装しても良い。
また、画素部３６０２はスイッチング用ＴＦＴ３６１１と、駆動用ＴＦＴ３６１２とを
含む画素を構成する複数の回路を有している。なお、駆動用ＴＦＴ３６１２のソース電極
は第１の電極３６１３と接続されている。また、第１の電極３６１３の端部を覆って絶縁
物３６１４が形成されている。ここでは、ポジ型の感光性アクリル樹脂膜を用いることに
より形成する。
含む画素を構成する複数の回路を有している。なお、駆動用ＴＦＴ３６１２のソース電極
は第１の電極３６１３と接続されている。また、第１の電極３６１３の端部を覆って絶縁
物３６１４が形成されている。ここでは、ポジ型の感光性アクリル樹脂膜を用いることに
より形成する。
また、カバレッジを良好なものとするため、絶縁物３６１４の上端部または下端部に曲
率を有する曲面が形成されるようにする。例えば、絶縁物３６１４の材料としてポジ型の
感光性アクリルを用いた場合、絶縁物３６１４の上端部のみに曲率半径（０．２μｍ〜３
μｍ）を有する曲面を持たせることが好ましい。また、絶縁物３６１４として、感光性の
光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解
性となるポジ型のいずれも使用することができる。
率を有する曲面が形成されるようにする。例えば、絶縁物３６１４の材料としてポジ型の
感光性アクリルを用いた場合、絶縁物３６１４の上端部のみに曲率半径（０．２μｍ〜３
μｍ）を有する曲面を持たせることが好ましい。また、絶縁物３６１４として、感光性の
光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解
性となるポジ型のいずれも使用することができる。
第１の電極３６１３上には、有機化合物を含む層３６１６、および第２の電極３６１７
がそれぞれ形成されている。ここで、陽極として機能する第１の電極３６１３に用いる材
料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ＩＴＯ（インジウ
ムスズ酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）膜、窒化チタン膜、クロム膜、タン
グステン膜、Ｚｎ膜、Ｐｔ膜などの単層膜の他、窒化チタンとアルミニウムを主成分とす
る膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構
造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好な
オーミックコンタクトがとれ、さらに陽極として機能させることができる。
がそれぞれ形成されている。ここで、陽極として機能する第１の電極３６１３に用いる材
料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ＩＴＯ（インジウ
ムスズ酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）膜、窒化チタン膜、クロム膜、タン
グステン膜、Ｚｎ膜、Ｐｔ膜などの単層膜の他、窒化チタンとアルミニウムを主成分とす
る膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構
造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好な
オーミックコンタクトがとれ、さらに陽極として機能させることができる。
また、有機化合物を含む層３６１６は、蒸着マスクを用いた蒸着法、またはインクジェ
ット法によって形成される。有機化合物を含む層３６１６には、元素周期律第４族金属錯
体をその一部に用いることとし、その他、組み合わせて用いることのできる材料としては
、低分子系材料であっても高分子系材料であっても良い。また、有機化合物を含む層に用
いる材料としては、通常、有機化合物を単層もしくは積層で用いる場合が多いが、本実施
の形態においては、有機化合物からなる膜の一部に無機化合物を用いる構成も含めること
とする。さらに、公知の三重項材料を用いることも可能である。
ット法によって形成される。有機化合物を含む層３６１６には、元素周期律第４族金属錯
体をその一部に用いることとし、その他、組み合わせて用いることのできる材料としては
、低分子系材料であっても高分子系材料であっても良い。また、有機化合物を含む層に用
いる材料としては、通常、有機化合物を単層もしくは積層で用いる場合が多いが、本実施
の形態においては、有機化合物からなる膜の一部に無機化合物を用いる構成も含めること
とする。さらに、公知の三重項材料を用いることも可能である。
さらに、有機化合物を含む層３６１６上に形成される第２の電極（陰極）３６１７に用
いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合
金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、またはＣａ３Ｎ２）を用いればよい。なお
、有機化合物を含む層３６１６で生じた光が第２の電極３６１７を透過させる場合には、
第２の電極（陰極）３６１７として、膜厚を薄くした金属薄膜と、透明導電膜（ＩＴＯ（
インジウムスズ酸化物）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、酸化亜
鉛（ＺｎＯ）等）との積層を用いるのが良い。
いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合
金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、またはＣａ３Ｎ２）を用いればよい。なお
、有機化合物を含む層３６１６で生じた光が第２の電極３６１７を透過させる場合には、
第２の電極（陰極）３６１７として、膜厚を薄くした金属薄膜と、透明導電膜（ＩＴＯ（
インジウムスズ酸化物）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、酸化亜
鉛（ＺｎＯ）等）との積層を用いるのが良い。
さらにシール材３６０５で封止基板３６０４を基板３６１０と貼り合わせることにより
、基板３６１０、封止基板３６０４、およびシール材３６０５で囲まれた空間３６０７に
表示素子３６１８が備えられた構造になっている。なお、空間３６０７には、不活性気体
（窒素やアルゴン等）が充填される場合の他、シール材３６０５で充填される構成も含む
ものとする。
、基板３６１０、封止基板３６０４、およびシール材３６０５で囲まれた空間３６０７に
表示素子３６１８が備えられた構造になっている。なお、空間３６０７には、不活性気体
（窒素やアルゴン等）が充填される場合の他、シール材３６０５で充填される構成も含む
ものとする。
なお、シール材３６０５にはエポキシ系樹脂を用いるのが好ましい。また、これらの材
料はできるだけ水分や酸素を透過しない材料であることが望ましい。また、封止基板３６
０４に用いる材料としてガラス基板や石英基板の他、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒ
ｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）、ＰＶＦ（ポリビニルフロライド）、マイラー
、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。
料はできるだけ水分や酸素を透過しない材料であることが望ましい。また、封止基板３６
０４に用いる材料としてガラス基板や石英基板の他、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒ
ｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）、ＰＶＦ（ポリビニルフロライド）、マイラー
、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。
以上のようにして、表示パネルを得ることができる。
図３６示すように、信号線駆動回路３６０１、画素部３６０２、第２の走査線駆動回路３
６０３及び第１の走査線駆動回路３６０６を一体形成することで、表示装置の低コスト化
が図れる。
６０３及び第１の走査線駆動回路３６０６を一体形成することで、表示装置の低コスト化
が図れる。
なお、表示パネルの構成としては、図３６（ａ）に示したように信号線駆動回路３６０１
、画素部３６０２、第２の走査線駆動回路３６０３及び第１の走査線駆動回路３６０６を
一体形成した構成に限られず、信号線駆動回路３６０１に相当する図４２（ａ）に示す信
号線駆動回路４２０１をＩＣチップ上に形成して、ＣＯＧ等で表示パネルに実装した構成
としても良い。なお、図４２（ａ）の基板４２００、画素部４２０２、第２の走査線駆動
回路４２０３、第１の走査線駆動回路４２０４、ＦＰＣ４２０５、ＩＣチップ４２０６、
ＩＣチップ４２０７、封止基板４２０８、シール材４２０９は図３６（ａ）の基板３６１
０、画素部３６０２、第２の走査線駆動回路３６０３、第１の走査線駆動回路３６０６、
ＦＰＣ３６０９、ＩＣチップ３６１９、ＩＣチップ３６１９、封止基板３６０４、シール
材３６０５に相当する。
、画素部３６０２、第２の走査線駆動回路３６０３及び第１の走査線駆動回路３６０６を
一体形成した構成に限られず、信号線駆動回路３６０１に相当する図４２（ａ）に示す信
号線駆動回路４２０１をＩＣチップ上に形成して、ＣＯＧ等で表示パネルに実装した構成
としても良い。なお、図４２（ａ）の基板４２００、画素部４２０２、第２の走査線駆動
回路４２０３、第１の走査線駆動回路４２０４、ＦＰＣ４２０５、ＩＣチップ４２０６、
ＩＣチップ４２０７、封止基板４２０８、シール材４２０９は図３６（ａ）の基板３６１
０、画素部３６０２、第２の走査線駆動回路３６０３、第１の走査線駆動回路３６０６、
ＦＰＣ３６０９、ＩＣチップ３６１９、ＩＣチップ３６１９、封止基板３６０４、シール
材３６０５に相当する。
つまり、高速動作が要求される信号線駆動回路のみを、ＣＭＯＳ等を用いてＩＣチップに
形成し、低消費電力化を図る。また、ＩＣチップはシリコンウエハ等の半導体チップとす
ることで、より高速動作且つ低消費電力化を図れる。
形成し、低消費電力化を図る。また、ＩＣチップはシリコンウエハ等の半導体チップとす
ることで、より高速動作且つ低消費電力化を図れる。
そして、第１の走査線駆動回路４２０３や第２の走査線駆動回路４２０４を画素部４２０
２と一体形成することで、低コスト化が図れる。
２と一体形成することで、低コスト化が図れる。
こうして、高精細な表示装置の低コスト化が図れる。また、ＦＰＣ３６０９と基板３６１
０との接続部において機能回路（メモリ回路やバッファ回路）が形成されたＩＣチップを
実装することで基板面積を有効利用することができる。
０との接続部において機能回路（メモリ回路やバッファ回路）が形成されたＩＣチップを
実装することで基板面積を有効利用することができる。
また、図３６（ａ）の信号線駆動回路３６０１、第２の走査線駆動回路３６０３及び第１
の走査線駆動回路３６０６に相当する図４２（ｂ）の信号線駆動回路４２１１、第２の走
査線駆動回路４２１４及び第１の走査線駆動回路４２１３をＩＣチップ上に形成して、Ｃ
ＯＧ等で表示パネルに実装した構成としても良い。この場合には高精細な表示装置をより
低消費電力にすることが可能である。よって、より消費電力が少ない表示装置とするため
、画素部に用いられるトランジスタの半導体層にはポリシリコンを用いることが望ましい
。なお、図４２（ｂ）の基板４２１０、画素部４２１２、第ＦＰＣ４２１５、ＩＣチップ
４２１６、ＩＣチップ４２１７、封止基板４２１８、シール材４２１９は図３６（ａ）の
基板３６１０、画素部３６０２、ＦＰＣ３６０９、ＩＣチップ３６１９、ＩＣチップ３６
１９、封止基板３６０４、シール材３６０５に相当する。
の走査線駆動回路３６０６に相当する図４２（ｂ）の信号線駆動回路４２１１、第２の走
査線駆動回路４２１４及び第１の走査線駆動回路４２１３をＩＣチップ上に形成して、Ｃ
ＯＧ等で表示パネルに実装した構成としても良い。この場合には高精細な表示装置をより
低消費電力にすることが可能である。よって、より消費電力が少ない表示装置とするため
、画素部に用いられるトランジスタの半導体層にはポリシリコンを用いることが望ましい
。なお、図４２（ｂ）の基板４２１０、画素部４２１２、第ＦＰＣ４２１５、ＩＣチップ
４２１６、ＩＣチップ４２１７、封止基板４２１８、シール材４２１９は図３６（ａ）の
基板３６１０、画素部３６０２、ＦＰＣ３６０９、ＩＣチップ３６１９、ＩＣチップ３６
１９、封止基板３６０４、シール材３６０５に相当する。
また、画素部４２１２のトランジスタの半導体層にアモルファスシリコンを用いることに
より低コスト化を図ることができる。さらに、大型の表示パネルを作製することも可能と
なる。
より低コスト化を図ることができる。さらに、大型の表示パネルを作製することも可能と
なる。
上述した表示パネルの構成を、図４１（ａ）の模式図で示す。基板４１０１上に、複数の
画素が配置された画素部４１０２を有し、画素部４１０２の周辺には、第２の走査線駆動
回路４１０３、第１の走査線駆動回路４１０４及び信号線駆動回路４１０５を有している
。
画素が配置された画素部４１０２を有し、画素部４１０２の周辺には、第２の走査線駆動
回路４１０３、第１の走査線駆動回路４１０４及び信号線駆動回路４１０５を有している
。
第２の走査線駆動回路４１０３、第１の走査線駆動回路４１０４及び信号線駆動回路４１
０５に入力される信号はフレキシブルプリントサーキット（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎ
ｔ Ｃｉｒｃｕｉｔ：ＦＰＣ）４１０６を介して外部より供給される。
０５に入力される信号はフレキシブルプリントサーキット（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎ
ｔ Ｃｉｒｃｕｉｔ：ＦＰＣ）４１０６を介して外部より供給される。
なお、図示していないが、ＦＰＣ４１０６上にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）や
ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）等によりＩＣチップが実装さ
れていても良い。つまり、画素部４１０２と一体形成が困難な、第２の走査線駆動回路４
１０３、第１の走査線駆動回路４１０４及び信号線駆動回路４１０５の一部のメモリ回路
やバッファ回路などをＩＣチップ上に形成して表示装置に実装しても良い。
ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）等によりＩＣチップが実装さ
れていても良い。つまり、画素部４１０２と一体形成が困難な、第２の走査線駆動回路４
１０３、第１の走査線駆動回路４１０４及び信号線駆動回路４１０５の一部のメモリ回路
やバッファ回路などをＩＣチップ上に形成して表示装置に実装しても良い。
ここで、本発明の表示装置は、図４１（ｂ）に示すように、第２の走査線駆動回路４１０
３及び第１の走査線駆動回路４１０４を画素部４１０２の片側に配置しても良い。なお、
図４１（ｂ）に示す表示装置は、図４１（ａ）に示す表示装置と、第２の走査線駆動回路
４１０３の配置が異なるだけであるので同様の符号を用いている。また、第２の走査線駆
動回路４１０３及び第１の走査線駆動回路４１０４は一つの駆動回路で同様の機能を果た
すようにしても良いし、いずれか一つの走査線駆動回路であってもよい。つまり、画素構
成や駆動方法により適宜構成を変更すればよい。
３及び第１の走査線駆動回路４１０４を画素部４１０２の片側に配置しても良い。なお、
図４１（ｂ）に示す表示装置は、図４１（ａ）に示す表示装置と、第２の走査線駆動回路
４１０３の配置が異なるだけであるので同様の符号を用いている。また、第２の走査線駆
動回路４１０３及び第１の走査線駆動回路４１０４は一つの駆動回路で同様の機能を果た
すようにしても良いし、いずれか一つの走査線駆動回路であってもよい。つまり、画素構
成や駆動方法により適宜構成を変更すればよい。
また、画素の行方向及び列方向にそれぞれ第１の走査線駆動回路、第２の走査線駆動回路
及び信号線駆動回路を設けなくても良い。例えば、図４３（ａ）に示すようにＩＣチップ
上に形成された周辺駆動回路４３０１が図４２（ｂ）に示す、第２の走査線駆動回路４２
１４、第１の走査線駆動回路４２１３及び信号線駆動回路４２１１の機能を有するように
しても良い。なお、図４３（ａ）の基板４３００、画素部４３０２、第ＦＰＣ４３０４、
ＩＣチップ４３０５、ＩＣチップ４３０６、封止基板４３０７、シール材４３０８は図３
６（ａ）の基板３６１０、画素部３６０２、ＦＰＣ３６０９、ＩＣチップ３６１９、ＩＣ
チップ３６１９、封止基板３６０４、シール材３６０５に相当する。
及び信号線駆動回路を設けなくても良い。例えば、図４３（ａ）に示すようにＩＣチップ
上に形成された周辺駆動回路４３０１が図４２（ｂ）に示す、第２の走査線駆動回路４２
１４、第１の走査線駆動回路４２１３及び信号線駆動回路４２１１の機能を有するように
しても良い。なお、図４３（ａ）の基板４３００、画素部４３０２、第ＦＰＣ４３０４、
ＩＣチップ４３０５、ＩＣチップ４３０６、封止基板４３０７、シール材４３０８は図３
６（ａ）の基板３６１０、画素部３６０２、ＦＰＣ３６０９、ＩＣチップ３６１９、ＩＣ
チップ３６１９、封止基板３６０４、シール材３６０５に相当する。
なお、図４３（ａ）の表示装置の信号線の接続を説明する模式図を図４３（ｂ）に示す。
基板４３１０、周辺駆動回路４３１１、画素部４３１２、ＦＰＣ４３１３、ＦＰＣ４３１
４有する。ＦＰＣ４３１３より周辺駆動回路４３１１に外部からの信号及び電源電位が入
力される。そして、周辺駆動回路４３１１からの出力は、画素部４３１２の有する画素に
接続された行方向の走査線や列方向の信号線に入力される。
基板４３１０、周辺駆動回路４３１１、画素部４３１２、ＦＰＣ４３１３、ＦＰＣ４３１
４有する。ＦＰＣ４３１３より周辺駆動回路４３１１に外部からの信号及び電源電位が入
力される。そして、周辺駆動回路４３１１からの出力は、画素部４３１２の有する画素に
接続された行方向の走査線や列方向の信号線に入力される。
さらに、表示素子３６１８に適用可能な表示素子の例を図４４（ａ）、（ｂ）に示す。つ
まり、実施の形態１で示した画素に適用可能な表示素子の構成について図４４（ａ）、（
ｂ）を用いて説明する。
まり、実施の形態１で示した画素に適用可能な表示素子の構成について図４４（ａ）、（
ｂ）を用いて説明する。
図４４（ａ）の表示素子は、基板４４０１の上に陽極４４０２、正孔注入材料からなる正
孔注入層４４０３、その上に正孔輸送材料からなる正孔輸送層４４０４、発光層４４０５
、電子輸送材料からなる電子輸送層４４０６、電子注入材料からなる電子注入層４４０７
、そして陰極４４０８を積層させた素子構造である。ここで、発光層４４０５は、一種類
の発光材料のみから形成されることもあるが、２種類以上の材料から形成されてもよい。
また本発明の素子の構造は、この構造に限定されない。
孔注入層４４０３、その上に正孔輸送材料からなる正孔輸送層４４０４、発光層４４０５
、電子輸送材料からなる電子輸送層４４０６、電子注入材料からなる電子注入層４４０７
、そして陰極４４０８を積層させた素子構造である。ここで、発光層４４０５は、一種類
の発光材料のみから形成されることもあるが、２種類以上の材料から形成されてもよい。
また本発明の素子の構造は、この構造に限定されない。
また、図４４で示した各機能層を積層した積層構造の他、高分子化合物を用いた素子、
発光層に三重項励起状態から発光する三重項発光材料を利用した高効率素子など、バリエ
ーションは多岐にわたる。ホールブロック層によってキャリヤの再結合領域を制御し、発
光領域を二つの領域にわけることによって得られる白色表示素子などにも応用可能である
。
発光層に三重項励起状態から発光する三重項発光材料を利用した高効率素子など、バリエ
ーションは多岐にわたる。ホールブロック層によってキャリヤの再結合領域を制御し、発
光領域を二つの領域にわけることによって得られる白色表示素子などにも応用可能である
。
図４４に示す本発明の素子作製方法は、まず、陽極４４０２（ＩＴＯ）を有する基板４
４０１に正孔注入材料、正孔輸送材料、発光材料を順に蒸着する。次に電子輸送材料、電
子注入材料を蒸着し、最後に陰極４４０８を蒸着で形成する。
４０１に正孔注入材料、正孔輸送材料、発光材料を順に蒸着する。次に電子輸送材料、電
子注入材料を蒸着し、最後に陰極４４０８を蒸着で形成する。
次に、正孔注入材料、正孔輸送材料、電子輸送材料、電子注入材料、発光材料の材料に
好適な材料を以下に列挙する。
好適な材料を以下に列挙する。
正孔注入材料としては、有機化合物でればポルフィリン系の化合物や、フタロシアニン（
以下「Ｈ２Ｐｃ」と記す）、銅フタロシアニン（以下「ＣｕＰｃ」と記す）などが有効で
ある。また、使用する正孔輸送材料よりもイオン化ポテンシャルの値が小さく、かつ、正
孔輸送機能をもつ材料であれば、これも正孔注入材料として使用できる。導電性高分子化
合物に化学ドーピングを施した材料もあり、ポリスチレンスルホン酸（以下「ＰＳＳ」と
記す）をドープしたポリエチレンジオキシチオフェン（以下「ＰＥＤＯＴ」と記す）や、
ポリアニリンなどが挙げられる。また、絶縁体の高分子化合物も陽極の平坦化の点で有効
であり、ポリイミド（以下「ＰＩ」と記す）がよく用いられる。さらに、無機化合物も用
いられ、金や白金などの金属薄膜の他、酸化アルミニウム（以下「アルミナ」と記す）の
超薄膜などがある。
以下「Ｈ２Ｐｃ」と記す）、銅フタロシアニン（以下「ＣｕＰｃ」と記す）などが有効で
ある。また、使用する正孔輸送材料よりもイオン化ポテンシャルの値が小さく、かつ、正
孔輸送機能をもつ材料であれば、これも正孔注入材料として使用できる。導電性高分子化
合物に化学ドーピングを施した材料もあり、ポリスチレンスルホン酸（以下「ＰＳＳ」と
記す）をドープしたポリエチレンジオキシチオフェン（以下「ＰＥＤＯＴ」と記す）や、
ポリアニリンなどが挙げられる。また、絶縁体の高分子化合物も陽極の平坦化の点で有効
であり、ポリイミド（以下「ＰＩ」と記す）がよく用いられる。さらに、無機化合物も用
いられ、金や白金などの金属薄膜の他、酸化アルミニウム（以下「アルミナ」と記す）の
超薄膜などがある。
正孔輸送材料として最も広く用いられているのは、芳香族アミン系（すなわち、ベンゼ
ン環−窒素の結合を有するもの）の化合物である。広く用いられている材料として、４，
４’−ビス（ジフェニルアミノ）−ビフェニル（以下、「ＴＡＤ」と記す）や、その誘導
体である４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフ
ェニル（以下、「ＴＰＤ」と記す）、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェ
ニル−アミノ］−ビフェニル（以下、「α−ＮＰＤ」と記す）がある。４，４’，４”−
トリス（Ｎ，Ｎ− ジフェニル−アミノ）−トリフェニルアミン（以下、「ＴＤＡＴＡ」
と記す）、４，４’，４”−トリス［Ｎ−（３−メチルフェニル）−Ｎ− フェニル−ア
ミノ］−トリフェニルアミン（以下、「ＭＴＤＡＴＡ」と記す）などのスターバースト型
芳香族アミン化合物が挙げられる。
ン環−窒素の結合を有するもの）の化合物である。広く用いられている材料として、４，
４’−ビス（ジフェニルアミノ）−ビフェニル（以下、「ＴＡＤ」と記す）や、その誘導
体である４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフ
ェニル（以下、「ＴＰＤ」と記す）、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェ
ニル−アミノ］−ビフェニル（以下、「α−ＮＰＤ」と記す）がある。４，４’，４”−
トリス（Ｎ，Ｎ− ジフェニル−アミノ）−トリフェニルアミン（以下、「ＴＤＡＴＡ」
と記す）、４，４’，４”−トリス［Ｎ−（３−メチルフェニル）−Ｎ− フェニル−ア
ミノ］−トリフェニルアミン（以下、「ＭＴＤＡＴＡ」と記す）などのスターバースト型
芳香族アミン化合物が挙げられる。
電子輸送材料としては、金属錯体がよく用いられ、先に述べたＡｌｑ、ＢＡｌｑ、トリ
ス（４−メチル−８−キノリノラト）アルミニウム（以下、「Ａｌｍｑ」と記す）、ビス
（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（以下、「Ｂｅｂｑ」と記す
）などのキノリン骨格またはベンゾキノリン骨格を有する金属錯体などがある。また、ビ
ス［２−（２−ヒドロキシフェニル）−ベンゾオキサゾラト］亜鉛（以下、「Ｚｎ（ＢＯ
Ｘ）２」と記す）、ビス［２−（２−ヒドロキシフェニル）−ベンゾチアゾラト］亜鉛（
以下、「Ｚｎ（ＢＴＺ）２」と記す）などのオキサゾール系、チアゾール系配位子を有す
る金属錯体もある。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−
ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（以下、「ＰＢＤ」と記す
）、ＯＸＤ−７などのオキサジアゾール誘導体、ＴＡＺ、３−（４−ｔｅｒｔ−ブチルフ
ェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリ
アゾール（以下、「ｐ−ＥｔＴＡＺ」と記す）などのトリアゾール誘導体、バソフェナン
トロリン（以下、「ＢＰｈｅｎ」と記す）、ＢＣＰなどのフェナントロリン誘導体が電子
輸送性を有する。
ス（４−メチル−８−キノリノラト）アルミニウム（以下、「Ａｌｍｑ」と記す）、ビス
（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（以下、「Ｂｅｂｑ」と記す
）などのキノリン骨格またはベンゾキノリン骨格を有する金属錯体などがある。また、ビ
ス［２−（２−ヒドロキシフェニル）−ベンゾオキサゾラト］亜鉛（以下、「Ｚｎ（ＢＯ
Ｘ）２」と記す）、ビス［２−（２−ヒドロキシフェニル）−ベンゾチアゾラト］亜鉛（
以下、「Ｚｎ（ＢＴＺ）２」と記す）などのオキサゾール系、チアゾール系配位子を有す
る金属錯体もある。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−
ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（以下、「ＰＢＤ」と記す
）、ＯＸＤ−７などのオキサジアゾール誘導体、ＴＡＺ、３−（４−ｔｅｒｔ−ブチルフ
ェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリ
アゾール（以下、「ｐ−ＥｔＴＡＺ」と記す）などのトリアゾール誘導体、バソフェナン
トロリン（以下、「ＢＰｈｅｎ」と記す）、ＢＣＰなどのフェナントロリン誘導体が電子
輸送性を有する。
電子注入材料としては、上で述べた電子輸送材料を用いることができる。その他に、フッ
化カルシウム、フッ化リチウム、フッ化セシウムなどの金属ハロゲン化物や、酸化リチウ
ムなどのアルカリ金属酸化物のような絶縁体の、超薄膜がよく用いられる。また、リチウ
ムアセチルアセトネート（以下、「Ｌｉ（ａｃａｃ）」と記す）や８−キノリノラト−リ
チウム（以下、「Ｌｉｑ」と記す）などのアルカリ金属錯体も有効である。
化カルシウム、フッ化リチウム、フッ化セシウムなどの金属ハロゲン化物や、酸化リチウ
ムなどのアルカリ金属酸化物のような絶縁体の、超薄膜がよく用いられる。また、リチウ
ムアセチルアセトネート（以下、「Ｌｉ（ａｃａｃ）」と記す）や８−キノリノラト−リ
チウム（以下、「Ｌｉｑ」と記す）などのアルカリ金属錯体も有効である。
発光材料としては、先に述べたＡｌｑ、Ａｌｍｑ、ＢｅＢｑ、ＢＡｌｑ、Ｚｎ（ＢＯＸ）
２、Ｚｎ（ＢＴＺ）２などの金属錯体の他、各種蛍光色素が有効である。蛍光色素として
は、青色の４，４’−ビス（２，２ − ジフェニル−ビニル）−ビフェニルや、赤橙色
の４−（ジシアノメチレン）−２−メチル−６−（ｐ−ジメチルアミノスチリル）−４Ｈ
−ピランなどがある。また、三重項発光材料も可能であり、白金ないしはイリジウムを中
心金属とする錯体が主体である。三重項発光材料として、トリス（２−フェニルピリジン
）イリジウム、ビス（２−（４’−トリル）ピリジナト−Ｎ，Ｃ２’）アセチルアセトナ
トイリジウム（以下「ａｃａｃＩｒ（ｔｐｙ）２」と記す）、 ２，３，７，８，１２，
１３，１７，１８−オクタエチル−２１Ｈ，２３Ｈポルフィリン−白金などが知られてい
る。
２、Ｚｎ（ＢＴＺ）２などの金属錯体の他、各種蛍光色素が有効である。蛍光色素として
は、青色の４，４’−ビス（２，２ − ジフェニル−ビニル）−ビフェニルや、赤橙色
の４−（ジシアノメチレン）−２−メチル−６−（ｐ−ジメチルアミノスチリル）−４Ｈ
−ピランなどがある。また、三重項発光材料も可能であり、白金ないしはイリジウムを中
心金属とする錯体が主体である。三重項発光材料として、トリス（２−フェニルピリジン
）イリジウム、ビス（２−（４’−トリル）ピリジナト−Ｎ，Ｃ２’）アセチルアセトナ
トイリジウム（以下「ａｃａｃＩｒ（ｔｐｙ）２」と記す）、 ２，３，７，８，１２，
１３，１７，１８−オクタエチル−２１Ｈ，２３Ｈポルフィリン−白金などが知られてい
る。
以上で述べたような各機能を有する材料を、各々組み合わせ、高信頼性の表示素子を作製
することができる。
することができる。
また、実施の形態１で示した画素構成の駆動用トランジスタの極性を変更し、Ｎチャネル
型のトランジスタにして、表示素子の対向電極の電位と電源線に設定する電位との高低を
逆にすれば、図４４（ａ）とは逆の順番に層を形成した表示素子を用いることができる。
つまり、図４４（ｂ）に示すように、基板４４０１の上に陰極４４０８、電子注入材料か
らなる電子注入層４４０７、その上に電子輸送材料からなる電子輸送層４４０６、発光層
４４０５、正孔輸送材料からなる正孔輸送層４４０４、正孔注入材料からなる正孔注入層
４４０３、そして陽極４４０２を積層させた素子構造である。
型のトランジスタにして、表示素子の対向電極の電位と電源線に設定する電位との高低を
逆にすれば、図４４（ａ）とは逆の順番に層を形成した表示素子を用いることができる。
つまり、図４４（ｂ）に示すように、基板４４０１の上に陰極４４０８、電子注入材料か
らなる電子注入層４４０７、その上に電子輸送材料からなる電子輸送層４４０６、発光層
４４０５、正孔輸送材料からなる正孔輸送層４４０４、正孔注入材料からなる正孔注入層
４４０３、そして陽極４４０２を積層させた素子構造である。
また、表示素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよ
い。そして、基板上にＴＦＴ及び表示素子を形成し、基板とは逆側の面から発光を取り出
す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の
面から発光を取り出す両面射出構造の表示素子があり、本発明の画素構成はどの射出構造
の表示素子にも適用することができる。
い。そして、基板上にＴＦＴ及び表示素子を形成し、基板とは逆側の面から発光を取り出
す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の
面から発光を取り出す両面射出構造の表示素子があり、本発明の画素構成はどの射出構造
の表示素子にも適用することができる。
上面射出構造の表示素子について図４５（ａ）を用いて説明する。
基板４５００上に下地膜４５０５を介して駆動用ＴＦＴ４５０１が形成され、駆動用ＴＦ
Ｔ４５０１のソース電極に接して第１の電極４５０２が形成され、その上に有機化合物を
含む層４５０３と第２の電極４５０４が形成されている。
Ｔ４５０１のソース電極に接して第１の電極４５０２が形成され、その上に有機化合物を
含む層４５０３と第２の電極４５０４が形成されている。
また、第１の電極４５０２は表示素子の陽極である。そして第２の電極４５０４は表示素
子の陰極である。つまり、第１の電極４５０２と第２の電極４５０４とで有機化合物を含
む層４５０３が挟まれているところが表示素子となる。
子の陰極である。つまり、第１の電極４５０２と第２の電極４５０４とで有機化合物を含
む層４５０３が挟まれているところが表示素子となる。
また、ここで、陽極として機能する第１の電極４５０２に用いる材料としては、仕事関数
の大きい材料を用いることが望ましい。例えば、窒化チタン膜、クロム膜、タングステン
膜、Ｚｎ膜、Ｐｔ膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との
積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造等を用
いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミッ
クコンタクトがとれ、さらに陽極として機能させることができる。光を反射する金属膜を
用いることで光を透過させない陽極を形成することができる。
の大きい材料を用いることが望ましい。例えば、窒化チタン膜、クロム膜、タングステン
膜、Ｚｎ膜、Ｐｔ膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との
積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造等を用
いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミッ
クコンタクトがとれ、さらに陽極として機能させることができる。光を反射する金属膜を
用いることで光を透過させない陽極を形成することができる。
また、陰極として機能する第２の電極４５０４に用いる材料としては、仕事関数の小さい
材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、Ｃ
ａＦ２、またはＣａ３Ｎ２）からなる金属薄膜と、透明導電膜（ＩＴＯ（インジウムスズ
酸化物）、インジウム亜鉛酸化物（ＩＺＯ）、酸化亜鉛（ＺｎＯ）等）との積層を用いる
のが良い。こうして薄い金属薄膜と、透明性を有する透明導電膜を用いることで光を透過
させることが可能な陰極を形成することができる。
材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、Ｃ
ａＦ２、またはＣａ３Ｎ２）からなる金属薄膜と、透明導電膜（ＩＴＯ（インジウムスズ
酸化物）、インジウム亜鉛酸化物（ＩＺＯ）、酸化亜鉛（ＺｎＯ）等）との積層を用いる
のが良い。こうして薄い金属薄膜と、透明性を有する透明導電膜を用いることで光を透過
させることが可能な陰極を形成することができる。
こうして、図４５（ａ）の矢印に示すように表示素子からの光を上面に取り出すことが可
能になる。つまり、図３６の表示パネルに適用した場合には、基板３６１０側に光が射出
することになる。従って上面射出構造の表示素子を表示装置に用いる場合には封止基板３
６０４は光透過性を有する基板を用いる。
能になる。つまり、図３６の表示パネルに適用した場合には、基板３６１０側に光が射出
することになる。従って上面射出構造の表示素子を表示装置に用いる場合には封止基板３
６０４は光透過性を有する基板を用いる。
また、光学フィルムを設ける場合には、封止基板３６０４に光学フィルムを設ければよ
い。
い。
なお、第１の電極４５０２を陰極として機能するＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ等の仕事
関数の小さい材料からなる金属膜を用いることができる。そして、第２の電極４５０４に
はＩＴＯ（インジウムスズ酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）などの透明導電
膜を用いることができる。よって、この構成によれば、上面射出の透過率を高くすること
ができる。
関数の小さい材料からなる金属膜を用いることができる。そして、第２の電極４５０４に
はＩＴＯ（インジウムスズ酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）などの透明導電
膜を用いることができる。よって、この構成によれば、上面射出の透過率を高くすること
ができる。
また、下面射出構造の表示素子について図４５（ｂ）を用いて説明する。射出構造以外は
図４５（ａ）と同じ構造の表示素子であるため同じ符号を用いて説明する。
図４５（ａ）と同じ構造の表示素子であるため同じ符号を用いて説明する。
ここで、陽極として機能する第１の電極４５０２に用いる材料としては、仕事関数の大き
い材料を用いることが望ましい。例えば、ＩＴＯ（インジウムスズ酸化物）膜、インジウ
ム亜鉛酸化物（ＩＺＯ）膜などの透明導電膜を用いることができる。透明性を有する透明
導電膜を用いることで光を透過させることが可能な陽極を形成することができる。
い材料を用いることが望ましい。例えば、ＩＴＯ（インジウムスズ酸化物）膜、インジウ
ム亜鉛酸化物（ＩＺＯ）膜などの透明導電膜を用いることができる。透明性を有する透明
導電膜を用いることで光を透過させることが可能な陽極を形成することができる。
また、陰極として機能する第２の電極４５０４に用いる材料としては、仕事関数の小さい
材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、Ｃ
ａＦ２、またはＣａ３Ｎ２）からなる金属膜を用いることができる。こうして、光を反射
する金属膜を用いることで光が透過しない陰極を形成することができる。
材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、Ｃ
ａＦ２、またはＣａ３Ｎ２）からなる金属膜を用いることができる。こうして、光を反射
する金属膜を用いることで光が透過しない陰極を形成することができる。
こうして、図４５（ｂ）の矢印に示すように表示素子からの光を下面に取り出すことが可
能になる。つまり、図３６の表示パネルに適用した場合には、基板３６１０側に光が射出
することになる。従って下面射出構造の表示素子を表示装置に用いる場合には基板３６１
０は光透過性を有する基板を用いる。
能になる。つまり、図３６の表示パネルに適用した場合には、基板３６１０側に光が射出
することになる。従って下面射出構造の表示素子を表示装置に用いる場合には基板３６１
０は光透過性を有する基板を用いる。
また、光学フィルムを設ける場合には、基板３６１０に光学フィルムを設ければよい。
両面射出構造の表示素子について図４５（ｃ）を用いて説明する。射出構造以外は図４５
（ａ）と同じ構造の表示素子であるため同じ符号を用いて説明する。
（ａ）と同じ構造の表示素子であるため同じ符号を用いて説明する。
ここで、陽極として機能する第１の電極４５０２に用いる材料としては、仕事関数の大き
い材料を用いることが望ましい。例えば、ＩＴＯ（インジウムスズ酸化物）膜、インジウ
ム亜鉛酸化物（ＩＺＯ）膜などの透明導電膜を用いることができる。透明性を有する透明
導電膜を用いることで光を透過させることが可能な陽極を形成することができる。
い材料を用いることが望ましい。例えば、ＩＴＯ（インジウムスズ酸化物）膜、インジウ
ム亜鉛酸化物（ＩＺＯ）膜などの透明導電膜を用いることができる。透明性を有する透明
導電膜を用いることで光を透過させることが可能な陽極を形成することができる。
また、陰極として機能する第２の電極４５０４に用いる材料としては、仕事関数の小さい
材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、Ｃ
ａＦ２、またはＣａ３Ｎ２）からなる金属薄膜と、透明導電膜（ＩＴＯ（インジウムスズ
酸化物）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等
）との積層を用いるのが良い。こうして薄い金属薄膜と、透明性を有する透明導電膜を用
いることで光を透過させることが可能な陰極を形成することができる。
材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、Ｃ
ａＦ２、またはＣａ３Ｎ２）からなる金属薄膜と、透明導電膜（ＩＴＯ（インジウムスズ
酸化物）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等
）との積層を用いるのが良い。こうして薄い金属薄膜と、透明性を有する透明導電膜を用
いることで光を透過させることが可能な陰極を形成することができる。
こうして、図４５（ｃ）の矢印に示すように表示素子からの光を両面に取り出すことが可
能になる。つまり、図３６の表示パネルに適用した場合には、基板３６１０側と封止基板
３６０４側に光が射出することになる。従って両面射出構造の表示素子を表示装置に用い
る場合には基板３６１０および封止基板３６０４は、ともに光透過性を有する基板を用い
る。
能になる。つまり、図３６の表示パネルに適用した場合には、基板３６１０側と封止基板
３６０４側に光が射出することになる。従って両面射出構造の表示素子を表示装置に用い
る場合には基板３６１０および封止基板３６０４は、ともに光透過性を有する基板を用い
る。
また、光学フィルムを設ける場合には、基板３６１０および封止基板３６０４の両方に
光学フィルムを設ければよい。
光学フィルムを設ければよい。
また、白色の表示素子とカラーフィルターを用いてフルカラー表示を実現する表示装置に
も本発明を適用することが可能である。
も本発明を適用することが可能である。
図４６に示すように、基板４６００上に下地膜４６０２が形成され、その上に駆動用ＴＦ
Ｔ４６０１が形成され、駆動用ＴＦＴ４６０１のソース電極に接して第１の電極４６０３
が形成され、その上に有機化合物を含む層４６０４と第２の電極４６０５が形成されてい
る。
Ｔ４６０１が形成され、駆動用ＴＦＴ４６０１のソース電極に接して第１の電極４６０３
が形成され、その上に有機化合物を含む層４６０４と第２の電極４６０５が形成されてい
る。
また、第１の電極４６０３は表示素子の陽極である。そして第２の電極４６０５は表示素
子の陰極である。つまり、第１の電極４６０３と第２の電極４６０５とで有機化合物を含
む層４６０４が挟まれているところが表示素子となる。図４６の構成では白色光を発光す
る。そして、表示素子の上部に赤色のカラーフィルター４６０６Ｒ、緑色のカラーフィル
ター４６０６Ｇ、青色のカラーフィルター４６０６Ｂを設けられており、フルカラー表示
を行うことができる。また、これらのカラーフィルターを隔離するブラックマトリクス（
ＢＭともいう）４６０７が設けられている。
子の陰極である。つまり、第１の電極４６０３と第２の電極４６０５とで有機化合物を含
む層４６０４が挟まれているところが表示素子となる。図４６の構成では白色光を発光す
る。そして、表示素子の上部に赤色のカラーフィルター４６０６Ｒ、緑色のカラーフィル
ター４６０６Ｇ、青色のカラーフィルター４６０６Ｂを設けられており、フルカラー表示
を行うことができる。また、これらのカラーフィルターを隔離するブラックマトリクス（
ＢＭともいう）４６０７が設けられている。
上述した表示素子の構成は組み合わせて用いることができ、本発明の表示装置に適宜用
いることができる。また、上述した表示パネルの構成や、表示素子は例示であり、もちろ
ん他の構成を本発明の表示装置に適用することもできる。
いることができる。また、上述した表示パネルの構成や、表示素子は例示であり、もちろ
ん他の構成を本発明の表示装置に適用することもできる。
（実施の形態９）
本発明は様々な電子機器に適用することができる。具体的には電子機器の表示部に適用す
ることができる。そのような電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル
型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオ
コンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電
話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉ
ｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像
を表示しうる発光装置を備えた装置）などが挙げられる。
本発明は様々な電子機器に適用することができる。具体的には電子機器の表示部に適用す
ることができる。そのような電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル
型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオ
コンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電
話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉ
ｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像
を表示しうる発光装置を備えた装置）などが挙げられる。
図２６（Ａ）は発光装置であり、筐体２６００１、支持台２６００２、表示部２６００３
、スピーカー部２６００４、ビデオ入力端子２６００５等を含む。本発明の表示装置を表
示部２６００３に用いることができる。なお、発光装置は、パーソナルコンピュータ用、
テレビジョン放送受信用、広告表示用などの全ての情報表示用発光装置が含まれる。本発
明の表示装置を表示部２６００３に用いた発光装置は、消費電力の低減を図ることができ
る。
、スピーカー部２６００４、ビデオ入力端子２６００５等を含む。本発明の表示装置を表
示部２６００３に用いることができる。なお、発光装置は、パーソナルコンピュータ用、
テレビジョン放送受信用、広告表示用などの全ての情報表示用発光装置が含まれる。本発
明の表示装置を表示部２６００３に用いた発光装置は、消費電力の低減を図ることができ
る。
図２６（Ｂ）はカメラであり、本体２６１０１、表示部２６１０２、受像部２６１０３、
操作キー２６１０４、外部接続ポート２６１０５、シャッター２６１０６等を含む。
操作キー２６１０４、外部接続ポート２６１０５、シャッター２６１０６等を含む。
本発明を表示部２６１０２に用いたデジタルカメラは、消費電力の低減を図ることができ
る。
る。
図２６（Ｃ）はコンピュータであり、本体２６２０１、筐体２６２０２、表示部２６２
０３、キーボード２６２０４、外部接続ポート２６２０５、ポインティングマウス２６２
０６等を含む。本発明を表示部２６２０３に用いたコンピュータは、消費電力の低減を図
ることができる。
０３、キーボード２６２０４、外部接続ポート２６２０５、ポインティングマウス２６２
０６等を含む。本発明を表示部２６２０３に用いたコンピュータは、消費電力の低減を図
ることができる。
図２６（Ｄ）はモバイルコンピュータであり、本体２６３０１、表示部２６３０２、ス
イッチ２６３０３、操作キー２６３０４、赤外線ポート２６３０５等を含む。本発明を表
示部２６３０２に用いたモバイルコンピュータは、消費電力の低減を図ることができる。
イッチ２６３０３、操作キー２６３０４、赤外線ポート２６３０５等を含む。本発明を表
示部２６３０２に用いたモバイルコンピュータは、消費電力の低減を図ることができる。
図２６（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）で
あり、本体２６４０１、筐体２６４０２、表示部Ａ２６４０３、表示部Ｂ２６４０４、記
録媒体（ＤＶＤ等）読み込み部２６４０５、操作キー２６４０６、スピーカー部２６４０
７等を含む。表示部Ａ２６４０３は主として画像情報を表示し、表示部Ｂ２６４０４は主
として文字情報を表示することができる。本発明を表示部Ａ２６４０３や表示部Ｂ２６４
０４に用いた画像再生装置は、消費電力の低減を図ることができる。
あり、本体２６４０１、筐体２６４０２、表示部Ａ２６４０３、表示部Ｂ２６４０４、記
録媒体（ＤＶＤ等）読み込み部２６４０５、操作キー２６４０６、スピーカー部２６４０
７等を含む。表示部Ａ２６４０３は主として画像情報を表示し、表示部Ｂ２６４０４は主
として文字情報を表示することができる。本発明を表示部Ａ２６４０３や表示部Ｂ２６４
０４に用いた画像再生装置は、消費電力の低減を図ることができる。
図２６（Ｆ）はゴーグル型ディスプレイであり、本体２６５０１、表示部２６５０２、
アーム部２６５０３を含む。本発明を表示部２６５０２に用いたゴーグル型ディスプレイ
は、消費電力の低減を図ることができる。
アーム部２６５０３を含む。本発明を表示部２６５０２に用いたゴーグル型ディスプレイ
は、消費電力の低減を図ることができる。
図２６（Ｇ）はビデオカメラであり、本体２６６０１、表示部２６６０２、筐体２６６
０３、外部接続ポート２６６０４、リモコン受信部２６６０５、受像部２６６０６、バッ
テリー２６６０７、音声入力部２６６０８、操作キー２６６０９等を含む。本発明を表示
部２６６０２に用いたビデオカメラは、消費電力の低減を図ることができる。
０３、外部接続ポート２６６０４、リモコン受信部２６６０５、受像部２６６０６、バッ
テリー２６６０７、音声入力部２６６０８、操作キー２６６０９等を含む。本発明を表示
部２６６０２に用いたビデオカメラは、消費電力の低減を図ることができる。
図２６（Ｈ）は携帯電話機であり、本体２６７０１、筐体２６７０２、表示部２６７０
３、音声入力部２６７０４、音声出力部２６７０５、操作キー２６７０６、外部接続ポー
ト２６７０７、アンテナ２６７０８等を含む。
３、音声入力部２６７０４、音声出力部２６７０５、操作キー２６７０６、外部接続ポー
ト２６７０７、アンテナ２６７０８等を含む。
近年、携帯電話機はゲーム機能やカメラ機能、電子マネー機能等を搭載し、高付加価値の
携帯電話機のニーズが強くなっている。このように多機能化し、携帯電話機は使用頻度が
高まる一方で、一回の充電により長時間使用できることが要求される。本発明を表示部２
６７０３に用いた携帯電話機は消費電力の低減を図ることができる。よって、長時間の使
用が可能となる。
携帯電話機のニーズが強くなっている。このように多機能化し、携帯電話機は使用頻度が
高まる一方で、一回の充電により長時間使用できることが要求される。本発明を表示部２
６７０３に用いた携帯電話機は消費電力の低減を図ることができる。よって、長時間の使
用が可能となる。
このように本発明は、あらゆる電子機器に適用することが可能である。
（実施の形態１０）
本実施の形態においては、画素部を複数の領域に分けて、それぞれの領域で別々に画素へ
の信号の書き込みを行うことが可能な表示装置について説明する。つまり、領域毎にドラ
イバから信号の書き込みを行うようにしてもよい。
本実施の形態においては、画素部を複数の領域に分けて、それぞれの領域で別々に画素へ
の信号の書き込みを行うことが可能な表示装置について説明する。つまり、領域毎にドラ
イバから信号の書き込みを行うようにしてもよい。
画素部を２つの領域に分割し、それぞれ別の駆動回路によって信号の書き込みを行うこと
ができる表示装置の例を図２４に示す。
ができる表示装置の例を図２４に示す。
図２４に示す表示装置は第１の画素領域２４０５と、第２の画素領域２４０６と、第１の
画素領域２４０５の画素行を選択する走査線駆動回路２４０３と、第１の画素領域２４０
５にビデオ信号を入力する信号線駆動回路２４０１と、第２の画素領域２４０６の画素行
を選択する走査線駆動回路２４０４と、第１の画素領域２４０６にビデオ信号を入力する
信号線駆動回路２４０２と、を有する。
画素領域２４０５の画素行を選択する走査線駆動回路２４０３と、第１の画素領域２４０
５にビデオ信号を入力する信号線駆動回路２４０１と、第２の画素領域２４０６の画素行
を選択する走査線駆動回路２４０４と、第１の画素領域２４０６にビデオ信号を入力する
信号線駆動回路２４０２と、を有する。
第１の画素領域２４０５には走査線Ｇ１〜Ｇｍと信号線Ｓ１〜Ｓｎに対応してマトリクス
に画素２４０７が配置されている。また第２の画素領域２４０６には走査線Ｇ’１〜Ｇ’
ｍと信号線Ｓ’１〜Ｓ’ｎに対応してマトリクスに画素２４０７が配置されている。
に画素２４０７が配置されている。また第２の画素領域２４０６には走査線Ｇ’１〜Ｇ’
ｍと信号線Ｓ’１〜Ｓ’ｎに対応してマトリクスに画素２４０７が配置されている。
走査線駆動回路２４０３には、クロック信号（Ｇ１＿ＣＬＫ）、クロック反転信号（Ｇ１
＿ＣＬＫＢ）、スタートパルス信号（Ｇ１＿ＳＰ）、出力制御信号（Ｇ１＿ＥＮＡＢＬＥ
）などが入力され、信号を書き込む画素行を選択する。そして、信号線駆動回路２４０１
には、クロック信号（Ｓ１＿ＣＬＫ）、クロック反転信号（Ｓ１＿ＣＬＫＢ）、スタート
パルス信号（Ｓ１＿ＳＰ）、出力制御信号（Ｓ１＿ＥＮＡＢＬＥ）、ビデオ信号（Ｄｉｇ
ｉｔａｌ Ｖｉｄｅｏ Ｄａｔａ１）などが入力され、走査線駆動回路２４０３により選
択されている画素行にビデオ信号を入力する。なお、画素行の選択は走査線Ｇ１〜Ｇｍに
走査信号を、画素行へのビデオ信号の入力は信号線Ｓ１〜Ｓｎへそれぞれビデオ信号を入
力することにより行われる。
＿ＣＬＫＢ）、スタートパルス信号（Ｇ１＿ＳＰ）、出力制御信号（Ｇ１＿ＥＮＡＢＬＥ
）などが入力され、信号を書き込む画素行を選択する。そして、信号線駆動回路２４０１
には、クロック信号（Ｓ１＿ＣＬＫ）、クロック反転信号（Ｓ１＿ＣＬＫＢ）、スタート
パルス信号（Ｓ１＿ＳＰ）、出力制御信号（Ｓ１＿ＥＮＡＢＬＥ）、ビデオ信号（Ｄｉｇ
ｉｔａｌ Ｖｉｄｅｏ Ｄａｔａ１）などが入力され、走査線駆動回路２４０３により選
択されている画素行にビデオ信号を入力する。なお、画素行の選択は走査線Ｇ１〜Ｇｍに
走査信号を、画素行へのビデオ信号の入力は信号線Ｓ１〜Ｓｎへそれぞれビデオ信号を入
力することにより行われる。
なお、前のサブフレーム期間におけるアドレス期間に入力したビデオ信号と、後のサブフ
レーム期間において入力するビデオ信号とが一行分の画素において同じ場合に、後のサブ
フレーム期間においてはその一行分の画素への信号の書き込みを行わないようにする。そ
のため、前のサブフレーム期間におけるアドレス期間に入力したビデオ信号と、後のサブ
フレーム期間において入力するビデオ信号とが一行分の画素において同じかどうかを示す
出力制御信号（Ｇ１＿ＥＮＡＢＬＥ、Ｓ１＿ＥＮＡＢＬＥ）が走査線駆動回路２４０３及
び信号線駆動回路２４０１にそれぞれ入力される。
レーム期間において入力するビデオ信号とが一行分の画素において同じ場合に、後のサブ
フレーム期間においてはその一行分の画素への信号の書き込みを行わないようにする。そ
のため、前のサブフレーム期間におけるアドレス期間に入力したビデオ信号と、後のサブ
フレーム期間において入力するビデオ信号とが一行分の画素において同じかどうかを示す
出力制御信号（Ｇ１＿ＥＮＡＢＬＥ、Ｓ１＿ＥＮＡＢＬＥ）が走査線駆動回路２４０３及
び信号線駆動回路２４０１にそれぞれ入力される。
また、走査線駆動回路２４０４には、クロック信号（Ｇ２＿ＣＬＫ）、クロック反転信号
（Ｇ２＿ＣＬＫＢ）、スタートパルス信号（Ｇ２＿ＳＰ）、出力制御信号（Ｇ２＿ＥＮＡ
ＢＬＥ）などが入力され、信号を書き込む画素行を選択する。そして、信号線駆動回路２
４０２には、クロック信号（Ｓ２＿ＣＬＫ）、クロック反転信号（Ｓ２＿ＣＬＫＢ）、ス
タートパルス信号（Ｓ２＿ＳＰ）、出力制御信号（Ｓ２＿ＥＮＡＢＬＥ）、ビデオ信号（
Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄａｔａ２）などが入力され、走査線駆動回路２４０４に
より選択されている画素行にビデオ信号を入力する。なお、画素行の選択は走査線Ｇ’１
〜Ｇ’ｍに走査信号を、画素行へのビデオ信号の入力は信号線Ｓ’１〜Ｓ’ｎへそれぞれ
ビデオ信号を入力することにより行われる。
（Ｇ２＿ＣＬＫＢ）、スタートパルス信号（Ｇ２＿ＳＰ）、出力制御信号（Ｇ２＿ＥＮＡ
ＢＬＥ）などが入力され、信号を書き込む画素行を選択する。そして、信号線駆動回路２
４０２には、クロック信号（Ｓ２＿ＣＬＫ）、クロック反転信号（Ｓ２＿ＣＬＫＢ）、ス
タートパルス信号（Ｓ２＿ＳＰ）、出力制御信号（Ｓ２＿ＥＮＡＢＬＥ）、ビデオ信号（
Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄａｔａ２）などが入力され、走査線駆動回路２４０４に
より選択されている画素行にビデオ信号を入力する。なお、画素行の選択は走査線Ｇ’１
〜Ｇ’ｍに走査信号を、画素行へのビデオ信号の入力は信号線Ｓ’１〜Ｓ’ｎへそれぞれ
ビデオ信号を入力することにより行われる。
なお、前のサブフレーム期間におけるアドレス期間に入力したビデオ信号と、後のサブフ
レーム期間において入力するビデオ信号とが一行分の画素において同じ場合に、後のサブ
フレーム期間においてはその一行分の画素への信号の書き込みを行わないようにする。そ
のため、前のサブフレーム期間におけるアドレス期間に入力したビデオ信号と、後のサブ
フレーム期間において入力するビデオ信号とが一行分の画素において同じかどうかを示す
出力制御信号（Ｇ２＿ＥＮＡＢＬＥ、Ｓ２＿ＥＮＡＢＬＥ）が走査線駆動回路２４０４及
び信号線駆動回路２４０２にそれぞれ入力される。
レーム期間において入力するビデオ信号とが一行分の画素において同じ場合に、後のサブ
フレーム期間においてはその一行分の画素への信号の書き込みを行わないようにする。そ
のため、前のサブフレーム期間におけるアドレス期間に入力したビデオ信号と、後のサブ
フレーム期間において入力するビデオ信号とが一行分の画素において同じかどうかを示す
出力制御信号（Ｇ２＿ＥＮＡＢＬＥ、Ｓ２＿ＥＮＡＢＬＥ）が走査線駆動回路２４０４及
び信号線駆動回路２４０２にそれぞれ入力される。
なお、第１の画素領域２４０５と第２の画素領域２４０６とは別々にビデオ信号が書き込
まれるが、第１の画素領域２４０５と第２の画素領域２４０６とで一つの表示部としての
画像を表示する。つまり、一つの表示部としての画像のデータが、ビデオ信号（Ｄｉｇｉ
ｔａｌ Ｖｉｄｅｏ Ｄａｔａ１）とビデオ信号（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄａｔ
ａ２）に分割されてそれぞれの信号線駆動回路に入力されている。
まれるが、第１の画素領域２４０５と第２の画素領域２４０６とで一つの表示部としての
画像を表示する。つまり、一つの表示部としての画像のデータが、ビデオ信号（Ｄｉｇｉ
ｔａｌ Ｖｉｄｅｏ Ｄａｔａ１）とビデオ信号（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄａｔ
ａ２）に分割されてそれぞれの信号線駆動回路に入力されている。
本構成のように画素部を分割することにより、信号書き込み期間を短くすることができる
ため、高精細化かつ高階調表示が可能な表示装置を提供することが可能となる。
ため、高精細化かつ高階調表示が可能な表示装置を提供することが可能となる。
なお、高精細化かつ高階調表示に伴って、信号の書き込み回数が増えてしまうことによっ
て消費電力が増加してしまう。しかし、本発明の表示装置は前のサブフレーム期間におけ
るアドレス期間に入力したビデオ信号と、後のサブフレーム期間において入力するビデオ
信号とが一行分の画素において同じ場合に、後のサブフレーム期間においてはその一行分
の画素への信号の書き込みを行わないようにするため、消費電力を低減することができる
。
て消費電力が増加してしまう。しかし、本発明の表示装置は前のサブフレーム期間におけ
るアドレス期間に入力したビデオ信号と、後のサブフレーム期間において入力するビデオ
信号とが一行分の画素において同じ場合に、後のサブフレーム期間においてはその一行分
の画素への信号の書き込みを行わないようにするため、消費電力を低減することができる
。
また、本実施の形態の構成は、画素領域毎に画素への信号の書き込みができるので大表示
容量の表示装置（表示画素数の多い表示装置）に適用するとよい。つまり、表示容量が大
きくなると、全行の画素への書き込みに要する時間が長くなってしまうが、本実施の形態
の構成のように画素領域毎に画素への信号の書き込みを行えば領域を分けた分だけ全ての
画素への書き込みにようする時間を短くすることができる。
容量の表示装置（表示画素数の多い表示装置）に適用するとよい。つまり、表示容量が大
きくなると、全行の画素への書き込みに要する時間が長くなってしまうが、本実施の形態
の構成のように画素領域毎に画素への信号の書き込みを行えば領域を分けた分だけ全ての
画素への書き込みにようする時間を短くすることができる。
本実施例では、実施の形態１で示した表示装置において、１フレーム期間中のあるサブフ
レーム期間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号
のデータが、画素に書き込まれている一行分のデータと同じときに、そのビデオ信号を画
素に入力しない場合について図１２（Ａ）、（Ｂ）を用いて詳しく説明する。図１２（Ａ
）はある１フレーム期間における信号書き込動作と信号消去動作とを、横方向を時間軸、
縦方向を画素行軸として表したものである。
レーム期間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号
のデータが、画素に書き込まれている一行分のデータと同じときに、そのビデオ信号を画
素に入力しない場合について図１２（Ａ）、（Ｂ）を用いて詳しく説明する。図１２（Ａ
）はある１フレーム期間における信号書き込動作と信号消去動作とを、横方向を時間軸、
縦方向を画素行軸として表したものである。
ここでは、ｉ行目の画素行に着目して説明する。ｉ行目の画素行において、第１のサブフ
レーム期間の信号書き込み時間をＳＦ１ａ（ｉ）とし、第２、第３、第４、第５、第６の
サブフレーム期間のそれぞれの信号書き込み時間をＳＦ２ａ（ｉ）、ＳＦ３ａ（ｉ）、Ｓ
Ｆ４ａ（ｉ）、ＳＦ５ａ（ｉ）、ＳＦ６ａ（ｉ）とする。また、図１２（Ｂ）を用いてｉ
行目の画素に着目した点灯期間と非点灯期間について説明する。ｉ行目に着目すると画素
への信号書き込み時間はデータ保持期間に比べて非常に短いため図１２（Ｂ）では省略し
てある。ＳＦ１ａ（ｉ）に信号が書き込まれると第１のサブフレーム期間のデータ保持期
間ＳＦ１ｓ（ｉ）となり、第２のサブフレーム期間の信号書き込み時間ＳＦ２ａ（ｉ）の
始まりとともに、このデータ保持期間ＳＦ１ｓ（ｉ）の終期となる。そして、信号書き込
み時間ＳＦ２ａ（ｉ）により画素へ信号が書き込まれると第２のサブフレーム期間のデー
タ保持期間ＳＦ２ｓ（ｉ）が始まり、信号消去動作によりデータ保持期間ＳＦ２ｓ（ｉ）
の終期となる。そして、消去動作によりｉ行目の画素の信号が消去されてから、第３のサ
ブフレーム期間の信号書き込み期間ＳＦ３ａ（ｉ）の始まりまでは、非点灯期間となる。
同様に、第３のサブフレーム期間のデータ保持期間ＳＦ３ｓ（ｉ）は、第３のサブフレー
ム期間の信号書き込み時間ＳＦ３ａ（ｉ）により画素へ信号が書き込まれてから第４のサ
ブフレーム期間の信号書き込み時間ＳＦ４ａ（ｉ）まで、第４のサブフレーム期間のデー
タ保持期間ＳＦ４ｓ（ｉ）は、第４のサブフレーム期間の信号書き込み時間ＳＦ４ａ（ｉ
）により画素へ信号が書き込まれてから第５のサブフレーム期間の信号書き込み時間ＳＦ
５ａ（ｉ）まで、第５のサブフレーム期間のデータ保持期間ＳＦ５ｓ（ｉ）は、第５のサ
ブフレーム期間の信号書き込み時間ＳＦ５ａ（ｉ）により画素へ信号が書き込まれてから
信号消去動作によりｉ行目の画素の信号が消去されるまで、第６のサブフレーム期間のデ
ータ保持期間ＳＦ６ｓ（ｉ）は、第６のサブフレーム期間の信号書き込み時間ＳＦ６ａ（
ｉ）により画素へ信号が書き込まれてから、次のフレーム期間の第１のサブフレーム期間
の信号書き込み時間ＳＦ１ａ（ｉ）までとなる。
レーム期間の信号書き込み時間をＳＦ１ａ（ｉ）とし、第２、第３、第４、第５、第６の
サブフレーム期間のそれぞれの信号書き込み時間をＳＦ２ａ（ｉ）、ＳＦ３ａ（ｉ）、Ｓ
Ｆ４ａ（ｉ）、ＳＦ５ａ（ｉ）、ＳＦ６ａ（ｉ）とする。また、図１２（Ｂ）を用いてｉ
行目の画素に着目した点灯期間と非点灯期間について説明する。ｉ行目に着目すると画素
への信号書き込み時間はデータ保持期間に比べて非常に短いため図１２（Ｂ）では省略し
てある。ＳＦ１ａ（ｉ）に信号が書き込まれると第１のサブフレーム期間のデータ保持期
間ＳＦ１ｓ（ｉ）となり、第２のサブフレーム期間の信号書き込み時間ＳＦ２ａ（ｉ）の
始まりとともに、このデータ保持期間ＳＦ１ｓ（ｉ）の終期となる。そして、信号書き込
み時間ＳＦ２ａ（ｉ）により画素へ信号が書き込まれると第２のサブフレーム期間のデー
タ保持期間ＳＦ２ｓ（ｉ）が始まり、信号消去動作によりデータ保持期間ＳＦ２ｓ（ｉ）
の終期となる。そして、消去動作によりｉ行目の画素の信号が消去されてから、第３のサ
ブフレーム期間の信号書き込み期間ＳＦ３ａ（ｉ）の始まりまでは、非点灯期間となる。
同様に、第３のサブフレーム期間のデータ保持期間ＳＦ３ｓ（ｉ）は、第３のサブフレー
ム期間の信号書き込み時間ＳＦ３ａ（ｉ）により画素へ信号が書き込まれてから第４のサ
ブフレーム期間の信号書き込み時間ＳＦ４ａ（ｉ）まで、第４のサブフレーム期間のデー
タ保持期間ＳＦ４ｓ（ｉ）は、第４のサブフレーム期間の信号書き込み時間ＳＦ４ａ（ｉ
）により画素へ信号が書き込まれてから第５のサブフレーム期間の信号書き込み時間ＳＦ
５ａ（ｉ）まで、第５のサブフレーム期間のデータ保持期間ＳＦ５ｓ（ｉ）は、第５のサ
ブフレーム期間の信号書き込み時間ＳＦ５ａ（ｉ）により画素へ信号が書き込まれてから
信号消去動作によりｉ行目の画素の信号が消去されるまで、第６のサブフレーム期間のデ
ータ保持期間ＳＦ６ｓ（ｉ）は、第６のサブフレーム期間の信号書き込み時間ＳＦ６ａ（
ｉ）により画素へ信号が書き込まれてから、次のフレーム期間の第１のサブフレーム期間
の信号書き込み時間ＳＦ１ａ（ｉ）までとなる。
ここで、ＳＦ１ａ（ｉ）における一行分の画素全てのビデオ信号のデータがＳＦ２ａ（ｉ
）における一行分の画素全てのビデオ信号のデータと同じならば、ＳＦ２ａ（ｉ）におい
ては、ｉ行目の画素への信号の書き込みを停止するようにする。また、ＳＦ３ａ（ｉ）に
おける一行分の画素全てのビデオ信号のデータが画素を非点灯とするデータであれば、Ｓ
Ｆ３ａ（ｉ）においては、ｉ行目の画素への信号の書き込みを停止するようにする。また
、同様に、ＳＦ４ａ（ｉ）における一行分の画素全てのビデオ信号のデータがＳＦ３ａ（
ｉ）における一行分の画素全てのビデオ信号のデータと同じならば、ＳＦ４ａ（ｉ）にお
いては、ｉ行目の画素への信号の書き込みを停止するようにする。また、ＳＦ５ａ（ｉ）
における一行分の画素全てのビデオ信号のデータがＳＦ４ａ（ｉ）における一行分の画素
全てのビデオ信号のデータと同じならば、ＳＦ５ａ（ｉ）においては、ｉ行目の画素への
信号の書き込みを停止するようにする。また、ＳＦ６ａ（ｉ）における一行分の画素全て
のビデオ信号のデータが画素を非点灯とするデータであれば、ＳＦ６ａ（ｉ）においては
、ｉ行目の画素への信号の書き込みを停止するようにする。
）における一行分の画素全てのビデオ信号のデータと同じならば、ＳＦ２ａ（ｉ）におい
ては、ｉ行目の画素への信号の書き込みを停止するようにする。また、ＳＦ３ａ（ｉ）に
おける一行分の画素全てのビデオ信号のデータが画素を非点灯とするデータであれば、Ｓ
Ｆ３ａ（ｉ）においては、ｉ行目の画素への信号の書き込みを停止するようにする。また
、同様に、ＳＦ４ａ（ｉ）における一行分の画素全てのビデオ信号のデータがＳＦ３ａ（
ｉ）における一行分の画素全てのビデオ信号のデータと同じならば、ＳＦ４ａ（ｉ）にお
いては、ｉ行目の画素への信号の書き込みを停止するようにする。また、ＳＦ５ａ（ｉ）
における一行分の画素全てのビデオ信号のデータがＳＦ４ａ（ｉ）における一行分の画素
全てのビデオ信号のデータと同じならば、ＳＦ５ａ（ｉ）においては、ｉ行目の画素への
信号の書き込みを停止するようにする。また、ＳＦ６ａ（ｉ）における一行分の画素全て
のビデオ信号のデータが画素を非点灯とするデータであれば、ＳＦ６ａ（ｉ）においては
、ｉ行目の画素への信号の書き込みを停止するようにする。
以上のように、１つ前のサブフレームにおいて入力した信号（ビデオ信号や消去信号）と
、１行分の画素のビデオ信号のデータが一致する場合には、そのサブフレーム期間のその
画素行への信号の書き込みを停止するようにする。例えば、その画素行を選択する走査線
駆動回路の信号を出力しないようにする。つまり、その画素行の走査線に画素行を選択し
ないためのＬ信号を入力するか、その画素行の走査線をフローティングにする。また、信
号線駆動回路もビデオ信号を出力しないようにする。信号線駆動回路からの出力は、画素
を点灯状態とする信号でもよいし、非点灯状態とする信号でもよい。できるだけ消費電力
がかからないような信号を入力すればよい。また、信号線をフローティングにしてもよい
。
、１行分の画素のビデオ信号のデータが一致する場合には、そのサブフレーム期間のその
画素行への信号の書き込みを停止するようにする。例えば、その画素行を選択する走査線
駆動回路の信号を出力しないようにする。つまり、その画素行の走査線に画素行を選択し
ないためのＬ信号を入力するか、その画素行の走査線をフローティングにする。また、信
号線駆動回路もビデオ信号を出力しないようにする。信号線駆動回路からの出力は、画素
を点灯状態とする信号でもよいし、非点灯状態とする信号でもよい。できるだけ消費電力
がかからないような信号を入力すればよい。また、信号線をフローティングにしてもよい
。
こうすることにより、充放電の回数を減らすことができ、消費電力の低減を図ることが可
能となる。
能となる。
本実施例では、実施の形態１で示した表示装置において、１フレーム期間中のあるサブフ
レーム期間において、画素への信号の消去を行う画素行における一行分のビデオ信号のデ
ータの全てが、画素を非点灯とするデータのときに、その画素行の信号を消去しない場合
について図１２（Ａ）、（Ｂ）を用いて詳しく説明する。図１２（Ａ）はある１フレーム
期間における信号書き込動作と信号消去動作とを、横方向を時間軸、縦方向を画素行軸と
して表したものである。
レーム期間において、画素への信号の消去を行う画素行における一行分のビデオ信号のデ
ータの全てが、画素を非点灯とするデータのときに、その画素行の信号を消去しない場合
について図１２（Ａ）、（Ｂ）を用いて詳しく説明する。図１２（Ａ）はある１フレーム
期間における信号書き込動作と信号消去動作とを、横方向を時間軸、縦方向を画素行軸と
して表したものである。
ここでは、ｉ行目の画素行に着目して説明する。ｉ行目の画素行において、第１のサブフ
レーム期間の信号書き込み時間をＳＦ１ａ（ｉ）とし、第２、第３、第４、第５、第６の
サブフレーム期間のそれぞれの信号書き込み時間をＳＦ２ａ（ｉ）、ＳＦ３ａ（ｉ）、Ｓ
Ｆ４ａ（ｉ）、ＳＦ５ａ（ｉ）、ＳＦ６ａ（ｉ）とする。また、第２のサブフレーム期間
の信号消去時間をＳＦ２ｅ（ｉ）、第５のサブフレーム期間の信号消去時間をＳＦ５ｅ（
ｉ）とする。また、図１２（Ｂ）を用いてｉ行目の画素に着目した点灯期間と非点灯期間
について説明する。ｉ行目に着目すると画素への信号書き込み時間はデータ保持期間に比
べて非常に短いため図１２（Ｂ）では省略してある。ＳＦ１ａ（ｉ）に信号が書き込まれ
ると第１のサブフレーム期間のデータ保持期間ＳＦ１ｓ（ｉ）となり、第２のサブフレー
ム期間の信号書き込み時間ＳＦ２ａ（ｉ）の始まりとともに、このデータ保持期間ＳＦ１
ｓ（ｉ）の終期となる。そして、信号書き込み時間ＳＦ２ａ（ｉ）により画素へ信号が書
き込まれると第２のサブフレーム期間のデータ保持期間ＳＦ２ｓ（ｉ）が始まり、信号消
去動作によりデータ保持期間ＳＦ２ｓ（ｉ）の終期となる。そして、消去動作によりｉ行
目の画素の信号が消去されてから、第３のサブフレーム期間の信号書き込み期間ＳＦ３ａ
（ｉ）の始まりまでは、非点灯期間となる。同様に、第３のサブフレーム期間のデータ保
持期間ＳＦ３ｓ（ｉ）は、第３のサブフレーム期間の信号書き込み時間ＳＦ３ａ（ｉ）に
より画素へ信号が書き込まれてから第４のサブフレーム期間の信号書き込み時間ＳＦ４ａ
（ｉ）まで、第４のサブフレーム期間のデータ保持期間ＳＦ４ｓ（ｉ）は、第４のサブフ
レーム期間の信号書き込み時間ＳＦ４ａ（ｉ）により画素へ信号が書き込まれてから第５
のサブフレーム期間の信号書き込み時間ＳＦ５ａ（ｉ）まで、第５のサブフレーム期間の
データ保持期間ＳＦ５ｓ（ｉ）は、第５のサブフレーム期間の信号書き込み時間ＳＦ５ａ
（ｉ）により画素へ信号が書き込まれてから信号消去動作によりｉ行目の画素の信号が消
去されるまで、第６のサブフレーム期間のデータ保持期間ＳＦ６ｓ（ｉ）は、第６のサブ
フレーム期間の信号書き込み時間ＳＦ６ａ（ｉ）により画素へ信号が書き込まれてから、
次のフレーム期間の第１のサブフレーム期間の信号書き込み時間ＳＦ１ａ（ｉ）までとな
る。
レーム期間の信号書き込み時間をＳＦ１ａ（ｉ）とし、第２、第３、第４、第５、第６の
サブフレーム期間のそれぞれの信号書き込み時間をＳＦ２ａ（ｉ）、ＳＦ３ａ（ｉ）、Ｓ
Ｆ４ａ（ｉ）、ＳＦ５ａ（ｉ）、ＳＦ６ａ（ｉ）とする。また、第２のサブフレーム期間
の信号消去時間をＳＦ２ｅ（ｉ）、第５のサブフレーム期間の信号消去時間をＳＦ５ｅ（
ｉ）とする。また、図１２（Ｂ）を用いてｉ行目の画素に着目した点灯期間と非点灯期間
について説明する。ｉ行目に着目すると画素への信号書き込み時間はデータ保持期間に比
べて非常に短いため図１２（Ｂ）では省略してある。ＳＦ１ａ（ｉ）に信号が書き込まれ
ると第１のサブフレーム期間のデータ保持期間ＳＦ１ｓ（ｉ）となり、第２のサブフレー
ム期間の信号書き込み時間ＳＦ２ａ（ｉ）の始まりとともに、このデータ保持期間ＳＦ１
ｓ（ｉ）の終期となる。そして、信号書き込み時間ＳＦ２ａ（ｉ）により画素へ信号が書
き込まれると第２のサブフレーム期間のデータ保持期間ＳＦ２ｓ（ｉ）が始まり、信号消
去動作によりデータ保持期間ＳＦ２ｓ（ｉ）の終期となる。そして、消去動作によりｉ行
目の画素の信号が消去されてから、第３のサブフレーム期間の信号書き込み期間ＳＦ３ａ
（ｉ）の始まりまでは、非点灯期間となる。同様に、第３のサブフレーム期間のデータ保
持期間ＳＦ３ｓ（ｉ）は、第３のサブフレーム期間の信号書き込み時間ＳＦ３ａ（ｉ）に
より画素へ信号が書き込まれてから第４のサブフレーム期間の信号書き込み時間ＳＦ４ａ
（ｉ）まで、第４のサブフレーム期間のデータ保持期間ＳＦ４ｓ（ｉ）は、第４のサブフ
レーム期間の信号書き込み時間ＳＦ４ａ（ｉ）により画素へ信号が書き込まれてから第５
のサブフレーム期間の信号書き込み時間ＳＦ５ａ（ｉ）まで、第５のサブフレーム期間の
データ保持期間ＳＦ５ｓ（ｉ）は、第５のサブフレーム期間の信号書き込み時間ＳＦ５ａ
（ｉ）により画素へ信号が書き込まれてから信号消去動作によりｉ行目の画素の信号が消
去されるまで、第６のサブフレーム期間のデータ保持期間ＳＦ６ｓ（ｉ）は、第６のサブ
フレーム期間の信号書き込み時間ＳＦ６ａ（ｉ）により画素へ信号が書き込まれてから、
次のフレーム期間の第１のサブフレーム期間の信号書き込み時間ＳＦ１ａ（ｉ）までとな
る。
ここで、ＳＦ２ａ（ｉ）における一行分の画素全てのビデオ信号のデータが、画素を非点
灯とするデータの場合ＳＦ２ｅ（ｉ）においては、ｉ行目の画素への信号の消去を停止す
るようにする。また、ＳＦ５ａ（ｉ）における一行分の画素全てのビデオ信号のデータが
、画素を非点灯とするデータの場合ＳＦ５ｅ（ｉ）においては、ｉ行目の画素への信号の
消去を停止するようにする。
灯とするデータの場合ＳＦ２ｅ（ｉ）においては、ｉ行目の画素への信号の消去を停止す
るようにする。また、ＳＦ５ａ（ｉ）における一行分の画素全てのビデオ信号のデータが
、画素を非点灯とするデータの場合ＳＦ５ｅ（ｉ）においては、ｉ行目の画素への信号の
消去を停止するようにする。
以上のように、信号を消去する場合、その直前に入力したビデオ信号に関して、１行分の
画素の全てのデータが、画素を非点灯とするデータである場合、その画素行の信号の消去
を停止するようにする。例えば、その画素行を選択する走査線駆動回路の信号を出力しな
いようにする。つまり、その画素行の走査線に画素行を選択しないためのＬ信号を入力す
るか、その画素行の走査線をフローティングにする。信号線駆動回路からは、その画素行
のビデオ信号を入力しつづけてもいいし、消去信号でもよい。できるだけ消費電力がかか
らないような信号を入力すればよい。また、信号線をフローティングにしてもよい。
画素の全てのデータが、画素を非点灯とするデータである場合、その画素行の信号の消去
を停止するようにする。例えば、その画素行を選択する走査線駆動回路の信号を出力しな
いようにする。つまり、その画素行の走査線に画素行を選択しないためのＬ信号を入力す
るか、その画素行の走査線をフローティングにする。信号線駆動回路からは、その画素行
のビデオ信号を入力しつづけてもいいし、消去信号でもよい。できるだけ消費電力がかか
らないような信号を入力すればよい。また、信号線をフローティングにしてもよい。
こうすることにより、充放電の回数を減らすことができ、消費電力の低減を図ることが可
能となる。
能となる。
本実施例では、実施の形態１で示した表示装置において、１フレーム期間中のあるサブフ
レーム期間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号
のデータが、画素に書き込まれている一行分のデータと同じ場合に、そのビデオ信号を画
素に入力しない。さらに、画素への信号の消去を行う画素行における一行分のビデオ信号
のデータの全てが、画素を非点灯とするデータの場合に、その画素行の信号を消去しない
場合について図１２（Ａ）、（Ｂ）を用いて説明する。
レーム期間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号
のデータが、画素に書き込まれている一行分のデータと同じ場合に、そのビデオ信号を画
素に入力しない。さらに、画素への信号の消去を行う画素行における一行分のビデオ信号
のデータの全てが、画素を非点灯とするデータの場合に、その画素行の信号を消去しない
場合について図１２（Ａ）、（Ｂ）を用いて説明する。
ここでは、ｉ行目の画素行に着目して説明する。ｉ行目の画素行において、第１のサブフ
レーム期間の信号書き込み時間をＳＦ１ａ（ｉ）とし、第２、第３、第４、第５、第６の
サブフレーム期間のそれぞれの信号書き込み時間をＳＦ２ａ（ｉ）、ＳＦ３ａ（ｉ）、Ｓ
Ｆ４ａ（ｉ）、ＳＦ５ａ（ｉ）、ＳＦ６ａ（ｉ）とする。また、第２のサブフレーム期間
の信号消去時間をＳＦ２ｅ（ｉ）、第５のサブフレーム期間の信号消去時間をＳＦ５ｅ（
ｉ）とする。また、図１２（Ｂ）を用いてｉ行目の画素に着目した点灯期間と非点灯期間
について説明する。ｉ行目に着目すると画素への信号書き込み時間はデータ保持期間に比
べて非常に短いため図１１（Ｂ）では省略してある。ＳＦ１ａ（ｉ）に信号が書き込まれ
ると第１のサブフレーム期間のデータ保持期間ＳＦ１ｓ（ｉ）となり、第２のサブフレー
ム期間の信号書き込み時間ＳＦ２ａ（ｉ）の始まりとともに、このデータ保持期間ＳＦ１
ｓ（ｉ）の終期となる。そして、信号書き込み時間ＳＦ２ａ（ｉ）により画素へ信号が書
き込まれると第２のサブフレーム期間のデータ保持期間ＳＦ２ｓ（ｉ）が始まり、信号消
去動作によりデータ保持期間ＳＦ２ｓ（ｉ）の終期となる。そして、消去動作によりｉ行
目の画素の信号が消去されてから、第３のサブフレーム期間の信号書き込み期間ＳＦ３ａ
（ｉ）の始まりまでは、非点灯期間となる。同様に、第３のサブフレーム期間のデータ保
持期間ＳＦ３ｓ（ｉ）は、第３のサブフレーム期間の信号書き込み時間ＳＦ３ａ（ｉ）に
より画素へ信号が書き込まれてから第４のサブフレーム期間の信号書き込み時間ＳＦ４ａ
（ｉ）まで、第４のサブフレーム期間のデータ保持期間ＳＦ４ｓ（ｉ）は、第４のサブフ
レーム期間の信号書き込み時間ＳＦ４ａ（ｉ）により画素へ信号が書き込まれてから第５
のサブフレーム期間の信号書き込み時間ＳＦ５ａ（ｉ）まで、第５のサブフレーム期間の
データ保持期間ＳＦ５ｓ（ｉ）は、第５のサブフレーム期間の信号書き込み時間ＳＦ５ａ
（ｉ）により画素へ信号が書き込まれてから信号消去動作によりｉ行目の画素の信号が消
去されるまで、第６のサブフレーム期間のデータ保持期間ＳＦ６ｓ（ｉ）は、第６のサブ
フレーム期間の信号書き込み時間ＳＦ６ａ（ｉ）により画素へ信号が書き込まれてから、
次のフレーム期間の第１のサブフレーム期間の信号書き込み時間ＳＦ１ａ（ｉ）までとな
る。
レーム期間の信号書き込み時間をＳＦ１ａ（ｉ）とし、第２、第３、第４、第５、第６の
サブフレーム期間のそれぞれの信号書き込み時間をＳＦ２ａ（ｉ）、ＳＦ３ａ（ｉ）、Ｓ
Ｆ４ａ（ｉ）、ＳＦ５ａ（ｉ）、ＳＦ６ａ（ｉ）とする。また、第２のサブフレーム期間
の信号消去時間をＳＦ２ｅ（ｉ）、第５のサブフレーム期間の信号消去時間をＳＦ５ｅ（
ｉ）とする。また、図１２（Ｂ）を用いてｉ行目の画素に着目した点灯期間と非点灯期間
について説明する。ｉ行目に着目すると画素への信号書き込み時間はデータ保持期間に比
べて非常に短いため図１１（Ｂ）では省略してある。ＳＦ１ａ（ｉ）に信号が書き込まれ
ると第１のサブフレーム期間のデータ保持期間ＳＦ１ｓ（ｉ）となり、第２のサブフレー
ム期間の信号書き込み時間ＳＦ２ａ（ｉ）の始まりとともに、このデータ保持期間ＳＦ１
ｓ（ｉ）の終期となる。そして、信号書き込み時間ＳＦ２ａ（ｉ）により画素へ信号が書
き込まれると第２のサブフレーム期間のデータ保持期間ＳＦ２ｓ（ｉ）が始まり、信号消
去動作によりデータ保持期間ＳＦ２ｓ（ｉ）の終期となる。そして、消去動作によりｉ行
目の画素の信号が消去されてから、第３のサブフレーム期間の信号書き込み期間ＳＦ３ａ
（ｉ）の始まりまでは、非点灯期間となる。同様に、第３のサブフレーム期間のデータ保
持期間ＳＦ３ｓ（ｉ）は、第３のサブフレーム期間の信号書き込み時間ＳＦ３ａ（ｉ）に
より画素へ信号が書き込まれてから第４のサブフレーム期間の信号書き込み時間ＳＦ４ａ
（ｉ）まで、第４のサブフレーム期間のデータ保持期間ＳＦ４ｓ（ｉ）は、第４のサブフ
レーム期間の信号書き込み時間ＳＦ４ａ（ｉ）により画素へ信号が書き込まれてから第５
のサブフレーム期間の信号書き込み時間ＳＦ５ａ（ｉ）まで、第５のサブフレーム期間の
データ保持期間ＳＦ５ｓ（ｉ）は、第５のサブフレーム期間の信号書き込み時間ＳＦ５ａ
（ｉ）により画素へ信号が書き込まれてから信号消去動作によりｉ行目の画素の信号が消
去されるまで、第６のサブフレーム期間のデータ保持期間ＳＦ６ｓ（ｉ）は、第６のサブ
フレーム期間の信号書き込み時間ＳＦ６ａ（ｉ）により画素へ信号が書き込まれてから、
次のフレーム期間の第１のサブフレーム期間の信号書き込み時間ＳＦ１ａ（ｉ）までとな
る。
ここで、ＳＦ１ａ（ｉ）における一行分の画素全てのビデオ信号のデータがＳＦ２ａ（ｉ
）における一行分の画素全てのビデオ信号のデータと同じならば、ＳＦ２ａ（ｉ）におい
ては、ｉ行目の画素への信号の書き込みを停止するようにする。また、ＳＦ３ａ（ｉ）に
おける一行分の画素全てのビデオ信号のデータが画素を非点灯とするデータであれば、Ｓ
Ｆ３ａ（ｉ）においては、ｉ行目の画素への信号の書き込みを停止するようにする。また
、同様に、ＳＦ４ａ（ｉ）における一行分の画素全てのビデオ信号のデータがＳＦ３ａ（
ｉ）における一行分の画素全てのビデオ信号のデータと同じならば、ＳＦ４ａ（ｉ）にお
いては、ｉ行目の画素への信号の書き込みを停止するようにする。また、ＳＦ５ａ（ｉ）
における一行分の画素全てのビデオ信号のデータがＳＦ４ａ（ｉ）における一行分の画素
全てのビデオ信号のデータと同じならば、ＳＦ５ａ（ｉ）においては、ｉ行目の画素への
信号の書き込みを停止するようにする。また、ＳＦ６ａ（ｉ）における一行分の画素全て
のビデオ信号のデータが画素を非点灯とするデータであれば、ＳＦ６ａ（ｉ）においては
、ｉ行目の画素への信号の書き込みを停止するようにする。
）における一行分の画素全てのビデオ信号のデータと同じならば、ＳＦ２ａ（ｉ）におい
ては、ｉ行目の画素への信号の書き込みを停止するようにする。また、ＳＦ３ａ（ｉ）に
おける一行分の画素全てのビデオ信号のデータが画素を非点灯とするデータであれば、Ｓ
Ｆ３ａ（ｉ）においては、ｉ行目の画素への信号の書き込みを停止するようにする。また
、同様に、ＳＦ４ａ（ｉ）における一行分の画素全てのビデオ信号のデータがＳＦ３ａ（
ｉ）における一行分の画素全てのビデオ信号のデータと同じならば、ＳＦ４ａ（ｉ）にお
いては、ｉ行目の画素への信号の書き込みを停止するようにする。また、ＳＦ５ａ（ｉ）
における一行分の画素全てのビデオ信号のデータがＳＦ４ａ（ｉ）における一行分の画素
全てのビデオ信号のデータと同じならば、ＳＦ５ａ（ｉ）においては、ｉ行目の画素への
信号の書き込みを停止するようにする。また、ＳＦ６ａ（ｉ）における一行分の画素全て
のビデオ信号のデータが画素を非点灯とするデータであれば、ＳＦ６ａ（ｉ）においては
、ｉ行目の画素への信号の書き込みを停止するようにする。
また、ＳＦ２ａ（ｉ）における一行分の画素全てのビデオ信号のデータが、画素を非点灯
とするデータの場合ＳＦ２ｅ（ｉ）においては、ｉ行目の画素への信号の消去を停止する
ようにする。また、ＳＦ５ａ（ｉ）における一行分の画素全てのビデオ信号のデータが、
画素を非点灯とするデータの場合ＳＦ５ｅ（ｉ）においては、ｉ行目の画素への信号の消
去を停止するようにする。
とするデータの場合ＳＦ２ｅ（ｉ）においては、ｉ行目の画素への信号の消去を停止する
ようにする。また、ＳＦ５ａ（ｉ）における一行分の画素全てのビデオ信号のデータが、
画素を非点灯とするデータの場合ＳＦ５ｅ（ｉ）においては、ｉ行目の画素への信号の消
去を停止するようにする。
以上のように、１つ前のサブフレームにおいて入力した信号（ビデオ信号や消去信号）と
、１行分の画素のビデオ信号のデータが一致する場合には、そのサブフレーム期間のその
画素行への信号の書き込みを停止するようにする。例えば、その画素行を選択する走査線
駆動回路の信号を出力しないようにする。つまり、その画素行の走査線に画素行を選択し
ないためのＬ信号を入力するか、その画素行の走査線をフローティングにする。また、信
号線駆動回路もビデオ信号を出力しないようにする。信号線駆動回路からの出力は、画素
を点灯状態とする信号でもよいし、非点灯状態とする信号でもよい。できるだけ消費電力
がかからないような信号を入力すればよい。また、信号線をフローティングにしてもよい
。さらに、信号を消去する場合、その直前に入力したビデオ信号に関して、１行分の画素
の全てのデータが、画素を非点灯とするデータである場合、その画素行の信号の消去を停
止するようにする。例えば、その画素行を選択する走査線駆動回路の信号を出力しないよ
うにする。つまり、その画素行の走査線に画素行を選択しないためのＬ信号を入力するか
、その画素行の走査線をフローティングにする。信号線駆動回路からは、その画素行のビ
デオ信号を入力しつづけてもいいし、消去信号でもよい。できるだけ消費電力がかからな
いような信号を入力すればよい。また、信号線をフローティングにしてもよい。
、１行分の画素のビデオ信号のデータが一致する場合には、そのサブフレーム期間のその
画素行への信号の書き込みを停止するようにする。例えば、その画素行を選択する走査線
駆動回路の信号を出力しないようにする。つまり、その画素行の走査線に画素行を選択し
ないためのＬ信号を入力するか、その画素行の走査線をフローティングにする。また、信
号線駆動回路もビデオ信号を出力しないようにする。信号線駆動回路からの出力は、画素
を点灯状態とする信号でもよいし、非点灯状態とする信号でもよい。できるだけ消費電力
がかからないような信号を入力すればよい。また、信号線をフローティングにしてもよい
。さらに、信号を消去する場合、その直前に入力したビデオ信号に関して、１行分の画素
の全てのデータが、画素を非点灯とするデータである場合、その画素行の信号の消去を停
止するようにする。例えば、その画素行を選択する走査線駆動回路の信号を出力しないよ
うにする。つまり、その画素行の走査線に画素行を選択しないためのＬ信号を入力するか
、その画素行の走査線をフローティングにする。信号線駆動回路からは、その画素行のビ
デオ信号を入力しつづけてもいいし、消去信号でもよい。できるだけ消費電力がかからな
いような信号を入力すればよい。また、信号線をフローティングにしてもよい。
こうすることにより、充放電の回数を減らすことができ、消費電力の低減を図ることが可
能となる。
能となる。
なお、非点灯がずっと続く場合には、１回画素に信号を入力したら、その後ずっと画素に
信号が入力されないことになってしまう。よって、その場合には、画素に入力された信号
が漏れて表示がおかしくなってしまう前に、定期的に信号を入力すればよい。なお、信号
の漏れを少なくするため、信号線には画素を非点灯にする信号を入力し続けておくことが
望ましい。なお、点灯がずっと続く場合には、消去信号を入力するときに画素の信号が書
き換わるので、問題はない。
信号が入力されないことになってしまう。よって、その場合には、画素に入力された信号
が漏れて表示がおかしくなってしまう前に、定期的に信号を入力すればよい。なお、信号
の漏れを少なくするため、信号線には画素を非点灯にする信号を入力し続けておくことが
望ましい。なお、点灯がずっと続く場合には、消去信号を入力するときに画素の信号が書
き換わるので、問題はない。
本実施例においては、実施の形態１に示した表示装置におけるより好適な駆動方法につい
て説明する。
て説明する。
本発明の表示装置は、１フレーム期間を複数のサブフレーム期間に分割して、サブフレー
ム期間毎に各画素の発光又は非発光を制御し、画素毎の発光時間の合計時間の違いによっ
て階調を表現する時間階調方式の駆動方法において、特に、各サブフレーム期間における
点灯回数を順次足し合わせていくことにより階調を表現する駆動方法に好適である。つま
り、階調数が大きくなるにしたがって、点灯するサブフレームが増えていくようにする。
そのため、小さい階調において点灯しているサブフレームは大きい階調においても点灯し
ていることになる。このような階調方式を、重ね合わせ時間階調方式という。
ム期間毎に各画素の発光又は非発光を制御し、画素毎の発光時間の合計時間の違いによっ
て階調を表現する時間階調方式の駆動方法において、特に、各サブフレーム期間における
点灯回数を順次足し合わせていくことにより階調を表現する駆動方法に好適である。つま
り、階調数が大きくなるにしたがって、点灯するサブフレームが増えていくようにする。
そのため、小さい階調において点灯しているサブフレームは大きい階調においても点灯し
ていることになる。このような階調方式を、重ね合わせ時間階調方式という。
重ね合わせ時間階調方式において、３ビットの階調を表す場合について図２２（Ａ）、（
Ｂ）を用いて説明する。図２２（Ａ）はある１フレーム期間における信号書き込動作につ
いて、横方向を時間軸、縦方向を画素行軸として表したものである。３ビットの階調を表
現するためには１フレーム期間を７つのサブフレーム期間に分割する。
Ｂ）を用いて説明する。図２２（Ａ）はある１フレーム期間における信号書き込動作につ
いて、横方向を時間軸、縦方向を画素行軸として表したものである。３ビットの階調を表
現するためには１フレーム期間を７つのサブフレーム期間に分割する。
なお、ここでは、ｉ行目の画素行に着目して説明する。ｉ行目の画素行において、第１の
サブフレーム期間の信号書き込み時間をＳＦ１ａ（ｉ）とし、第２、第３、第４、第５、
第６、第７のサブフレーム期間のそれぞれの信号書き込み時間をＳＦ２ａ（ｉ）、ＳＦ３
ａ（ｉ）、ＳＦ４ａ（ｉ）、ＳＦ５ａ（ｉ）、ＳＦ６ａ（ｉ）、ＳＦ７ａ（ｉ）とする。
サブフレーム期間の信号書き込み時間をＳＦ１ａ（ｉ）とし、第２、第３、第４、第５、
第６、第７のサブフレーム期間のそれぞれの信号書き込み時間をＳＦ２ａ（ｉ）、ＳＦ３
ａ（ｉ）、ＳＦ４ａ（ｉ）、ＳＦ５ａ（ｉ）、ＳＦ６ａ（ｉ）、ＳＦ７ａ（ｉ）とする。
また、図２２（Ｂ）を用いてｉ行目の画素に着目した点灯期間について説明する。ｉ行目
に着目すると画素への信号書き込み時間はデータ保持期間に比べて非常に短いため図２２
（Ｂ）では省略してある。ＳＦ１ａ（ｉ）に信号が書き込まれると第１のサブフレーム期
間のデータ保持期間ＳＦ１ｓ（ｉ）となり、第２のサブフレーム期間の信号書き込み時間
ＳＦ２ａ（ｉ）の始まりとともに、このデータ保持期間ＳＦ１ｓ（ｉ）の終期となる。同
様に、それぞれのサブフレーム期間において、信号書き込みが行われるとデータ保持期間
が開始し、次のサブフレームの信号書き込みによりデータ保持期間の終期となる。こうし
て、第２、第３、第４、第５、第６、第７のサブフレーム期間のそれぞれのデータ保持期
間ＳＦ２ｓ（ｉ）、ＳＦ３ｓ（ｉ）、ＳＦ４ｓ（ｉ）、ＳＦ５ｓ（ｉ）、ＳＦ６ｓ（ｉ）
、ＳＦ７ｓ（ｉ）が設定される。こうして設定されたデータ保持期間ＳＦ１ｓ（ｉ）、Ｓ
Ｆ２ｓ（ｉ）、ＳＦ３ｓ（ｉ）、ＳＦ４ｓ（ｉ）、ＳＦ５ｓ（ｉ）、ＳＦ６ｓ（ｉ）、Ｓ
Ｆ７ｓ（ｉ）は等しい時間である。
に着目すると画素への信号書き込み時間はデータ保持期間に比べて非常に短いため図２２
（Ｂ）では省略してある。ＳＦ１ａ（ｉ）に信号が書き込まれると第１のサブフレーム期
間のデータ保持期間ＳＦ１ｓ（ｉ）となり、第２のサブフレーム期間の信号書き込み時間
ＳＦ２ａ（ｉ）の始まりとともに、このデータ保持期間ＳＦ１ｓ（ｉ）の終期となる。同
様に、それぞれのサブフレーム期間において、信号書き込みが行われるとデータ保持期間
が開始し、次のサブフレームの信号書き込みによりデータ保持期間の終期となる。こうし
て、第２、第３、第４、第５、第６、第７のサブフレーム期間のそれぞれのデータ保持期
間ＳＦ２ｓ（ｉ）、ＳＦ３ｓ（ｉ）、ＳＦ４ｓ（ｉ）、ＳＦ５ｓ（ｉ）、ＳＦ６ｓ（ｉ）
、ＳＦ７ｓ（ｉ）が設定される。こうして設定されたデータ保持期間ＳＦ１ｓ（ｉ）、Ｓ
Ｆ２ｓ（ｉ）、ＳＦ３ｓ（ｉ）、ＳＦ４ｓ（ｉ）、ＳＦ５ｓ（ｉ）、ＳＦ６ｓ（ｉ）、Ｓ
Ｆ７ｓ（ｉ）は等しい時間である。
ここで、ＳＦ１ａ（ｉ）における一行分の画素全てのビデオ信号のデータがＳＦ２ａ（ｉ
）における一行分の画素全てのビデオ信号のデータと同じならば、ＳＦ２ａ（ｉ）におい
ては、ｉ行目の画素への信号の書き込みを停止するようにする。また、ＳＦ３ａ（ｉ）に
おける一行分の画素全てのビデオ信号のデータがＳＦ２ａ（ｉ）における一行分の画素全
てのビデオ信号のデータと同じならば、ＳＦ３ａ（ｉ）においては、ｉ行目の画素への信
号の書き込みを停止するようにする。また、ＳＦ４ａ（ｉ）における一行分の画素全ての
ビデオ信号のデータがＳＦ３ａ（ｉ）における一行分の画素全てのビデオ信号のデータと
同じならば、ＳＦ４ａ（ｉ）においては、ｉ行目の画素への信号の書き込みを停止するよ
うにする。また、ＳＦ５ａ（ｉ）における一行分の画素全てのビデオ信号のデータがＳＦ
４ａ（ｉ）における一行分の画素全てのビデオ信号のデータと同じならば、ＳＦ５ａ（ｉ
）においては、ｉ行目の画素への信号の書き込みを停止するようにする。ＳＦ６ａ（ｉ）
における一行分の画素全てのビデオ信号のデータがＳＦ５ａ（ｉ）における一行分の画素
全てのビデオ信号のデータと同じならば、ＳＦ６ａ（ｉ）においては、ｉ行目の画素への
信号の書き込みを停止するようにする。また、ＳＦ７ａ（ｉ）における一行分の画素全て
のビデオ信号のデータがＳＦ６ａ（ｉ）における一行分の画素全てのビデオ信号のデータ
と同じならば、ＳＦ７ａ（ｉ）においては、ｉ行目の画素への信号の書き込みを停止する
ようにする。
）における一行分の画素全てのビデオ信号のデータと同じならば、ＳＦ２ａ（ｉ）におい
ては、ｉ行目の画素への信号の書き込みを停止するようにする。また、ＳＦ３ａ（ｉ）に
おける一行分の画素全てのビデオ信号のデータがＳＦ２ａ（ｉ）における一行分の画素全
てのビデオ信号のデータと同じならば、ＳＦ３ａ（ｉ）においては、ｉ行目の画素への信
号の書き込みを停止するようにする。また、ＳＦ４ａ（ｉ）における一行分の画素全ての
ビデオ信号のデータがＳＦ３ａ（ｉ）における一行分の画素全てのビデオ信号のデータと
同じならば、ＳＦ４ａ（ｉ）においては、ｉ行目の画素への信号の書き込みを停止するよ
うにする。また、ＳＦ５ａ（ｉ）における一行分の画素全てのビデオ信号のデータがＳＦ
４ａ（ｉ）における一行分の画素全てのビデオ信号のデータと同じならば、ＳＦ５ａ（ｉ
）においては、ｉ行目の画素への信号の書き込みを停止するようにする。ＳＦ６ａ（ｉ）
における一行分の画素全てのビデオ信号のデータがＳＦ５ａ（ｉ）における一行分の画素
全てのビデオ信号のデータと同じならば、ＳＦ６ａ（ｉ）においては、ｉ行目の画素への
信号の書き込みを停止するようにする。また、ＳＦ７ａ（ｉ）における一行分の画素全て
のビデオ信号のデータがＳＦ６ａ（ｉ）における一行分の画素全てのビデオ信号のデータ
と同じならば、ＳＦ７ａ（ｉ）においては、ｉ行目の画素への信号の書き込みを停止する
ようにする。
以上のように、１つ前のサブフレームにおいて入力した信号（ビデオ信号）と、１行分の
画素のビデオ信号のデータが一致する場合には、そのサブフレーム期間のその画素行への
信号の書き込みを停止するようにする。例えば、その画素行を選択する走査線駆動回路の
信号を出力しないようにする。つまり、その画素行の走査線に画素行を選択しないための
Ｌ信号を入力するか、その画素行の走査線をフローティングにする。また、信号線駆動回
路もビデオ信号を出力しないようにする。信号線駆動回路からの出力は、画素を点灯状態
とする信号でもよいし、非点灯状態とする信号でもよい。できるだけ消費電力がかからな
いような信号を入力すればよい。また、信号線をフローティングにしてもよい。
画素のビデオ信号のデータが一致する場合には、そのサブフレーム期間のその画素行への
信号の書き込みを停止するようにする。例えば、その画素行を選択する走査線駆動回路の
信号を出力しないようにする。つまり、その画素行の走査線に画素行を選択しないための
Ｌ信号を入力するか、その画素行の走査線をフローティングにする。また、信号線駆動回
路もビデオ信号を出力しないようにする。信号線駆動回路からの出力は、画素を点灯状態
とする信号でもよいし、非点灯状態とする信号でもよい。できるだけ消費電力がかからな
いような信号を入力すればよい。また、信号線をフローティングにしてもよい。
こうすることにより、充放電の回数を減らすことができ、消費電力の低減を図ることが可
能となる。
能となる。
特に、重ね合わせ時間階調方式を採用すると、どの階調域においても点灯又は非点灯が連
続して行われるため、前後のサブフレームにおいて１行分の画素のビデオ信号のデータが
一致する確率が飛躍的に高くなるからである。
続して行われるため、前後のサブフレームにおいて１行分の画素のビデオ信号のデータが
一致する確率が飛躍的に高くなるからである。
ここで、階調数毎にそれぞれのサブフレーム期間の点灯又は非点灯を説明する図を図２７
に示す。丸印（○）がついているサブフレームでは点灯し、ばつ印（×）がついているサ
ブフレームでは非点灯の状態を示す。そして、各階調数において、点灯させるサブフレー
ムを足し合わせていくことにより階調を表現している。階調数０では、ＳＦ１〜ＳＦ７が
非点灯となる。階調数１ではＳＦ１のみ点灯し、ＳＦ２〜ＳＦ７は非点灯となる。階調数
２ではＳＦ１、ＳＦ２が点灯、ＳＦ３〜ＳＦ７は非点灯、階調数３ではＳＦ１〜ＳＦ３が
点灯、ＳＦ４〜ＳＦ７が非点灯、階調数４ではＳＦ１〜ＳＦ４が点灯、ＳＦ５〜ＳＦ７が
非点灯、階調数５ではＳＦ１〜ＳＦ５が点灯、ＳＦ６、ＳＦ７が非点灯、階調数６ではＳ
Ｆ１〜ＳＦ６が点灯、ＳＦ７が非点灯、階調数７ではＳＦ１〜ＳＦ７が全て点灯となる。
に示す。丸印（○）がついているサブフレームでは点灯し、ばつ印（×）がついているサ
ブフレームでは非点灯の状態を示す。そして、各階調数において、点灯させるサブフレー
ムを足し合わせていくことにより階調を表現している。階調数０では、ＳＦ１〜ＳＦ７が
非点灯となる。階調数１ではＳＦ１のみ点灯し、ＳＦ２〜ＳＦ７は非点灯となる。階調数
２ではＳＦ１、ＳＦ２が点灯、ＳＦ３〜ＳＦ７は非点灯、階調数３ではＳＦ１〜ＳＦ３が
点灯、ＳＦ４〜ＳＦ７が非点灯、階調数４ではＳＦ１〜ＳＦ４が点灯、ＳＦ５〜ＳＦ７が
非点灯、階調数５ではＳＦ１〜ＳＦ５が点灯、ＳＦ６、ＳＦ７が非点灯、階調数６ではＳ
Ｆ１〜ＳＦ６が点灯、ＳＦ７が非点灯、階調数７ではＳＦ１〜ＳＦ７が全て点灯となる。
よって、階調数が大きいときには各サブフレーム期間において点灯が繰り返され、階調数
が小さいときには各サブフレーム期間において非点灯が繰り返されていることが分かる。
したがって、図３１（ａ）に示すように表示画面全体が明るい場合や、図３１（ｂ）に示
すように表示画面全体が暗い場合や、図３１（ｃ）に示すように画面全体の表示が極端に
明るい表示と極端に暗い表示からなる場合に本発明の表示装置は大幅な消費電力の低減を
図ることができる。
が小さいときには各サブフレーム期間において非点灯が繰り返されていることが分かる。
したがって、図３１（ａ）に示すように表示画面全体が明るい場合や、図３１（ｂ）に示
すように表示画面全体が暗い場合や、図３１（ｃ）に示すように画面全体の表示が極端に
明るい表示と極端に暗い表示からなる場合に本発明の表示装置は大幅な消費電力の低減を
図ることができる。
例えば、図３１（ａ）に示すように表示画面全体が明るい場合において、例えばある画素
行の全ての画素が階調数５〜７であったとすると、ＳＦ１〜ＳＦ５までは、その画素行の
画素は全て点灯している。よって、ＳＦ１においてその画素行に信号の書き込みを行った
後、再びその画素行へ信号を書き込むのはＳＦ６のときである。つまり、その画素行への
４回の信号の書き込みを省略することが可能となる。
行の全ての画素が階調数５〜７であったとすると、ＳＦ１〜ＳＦ５までは、その画素行の
画素は全て点灯している。よって、ＳＦ１においてその画素行に信号の書き込みを行った
後、再びその画素行へ信号を書き込むのはＳＦ６のときである。つまり、その画素行への
４回の信号の書き込みを省略することが可能となる。
また、図３１（ｂ）に示すように表示画面全体が暗い場合において、例えばある画素行の
全ての画素が階調数０〜２であったとすると、ＳＦ３〜ＳＦ７は、その画素行の画素は全
て非点灯である。よって、ＳＦ３においてその画素行に信号を書き込みを行った後は再び
その画素行へ信号を書き込まずに済む。つまり、その画素行への４回の信号の書き込みを
省略することが可能となる。
全ての画素が階調数０〜２であったとすると、ＳＦ３〜ＳＦ７は、その画素行の画素は全
て非点灯である。よって、ＳＦ３においてその画素行に信号を書き込みを行った後は再び
その画素行へ信号を書き込まずに済む。つまり、その画素行への４回の信号の書き込みを
省略することが可能となる。
また、図３１（ｃ）に示すように表示画面全体が極端に明るい表示と極端に暗い表示から
なる場合において、例えばある画素行の全ての画素が階調数０、１、６、７であったとす
ると、ＳＦ２〜ＳＦ６までは、その画素行の画素は全て点灯しているか全て非点灯である
。よって、ＳＦ２においてその画素行に信号を書き込みを行った後、再びその画素行へ信
号を書き込むのはＳＦ７のときである。つまり、その画素行への４回の信号の書き込みを
省略することが可能となる。
なる場合において、例えばある画素行の全ての画素が階調数０、１、６、７であったとす
ると、ＳＦ２〜ＳＦ６までは、その画素行の画素は全て点灯しているか全て非点灯である
。よって、ＳＦ２においてその画素行に信号を書き込みを行った後、再びその画素行へ信
号を書き込むのはＳＦ７のときである。つまり、その画素行への４回の信号の書き込みを
省略することが可能となる。
なお図３１（ａ）ではパーソナルコンピュータの表示画面に晴れの日の昼の空を表示して
いる場合について示したが、一例であってこれに限らない。
いる場合について示したが、一例であってこれに限らない。
また、図３１（ｂ）ではパーソナルコンピュータの表示画面に夜の空を表示している場合
について示したが、一例であってこれに限らない。
について示したが、一例であってこれに限らない。
また、図３１（ｃ）ではパーソナルコンピュータの表示画面に文字を表示している場合に
ついて示したが、一例であってこれに限らない。
ついて示したが、一例であってこれに限らない。
なお、図２７のように重ね合わせ時間階調方式を用いると、１フレーム期間内において、
サブフレーム期間の点灯か非点灯かが切り替わるのは一度のみのため、階調数が中間であ
っても前後のサブフレーム期間において、一行分の画素のデータが一致する確率は高いこ
とになる。よって、充放電の回数を減らすことができ、消費電力の低減を図ることが可能
となる。
サブフレーム期間の点灯か非点灯かが切り替わるのは一度のみのため、階調数が中間であ
っても前後のサブフレーム期間において、一行分の画素のデータが一致する確率は高いこ
とになる。よって、充放電の回数を減らすことができ、消費電力の低減を図ることが可能
となる。
また、このような駆動方法を用いることにより、疑似輪郭を低減することもできる。なぜ
なら、ある階調よりも高い階調においては、そのある階調およびその階調より低い階調に
おいて画素が点灯しているサブフレーム期間の全てにおいて画素が点灯しているからであ
る。よって、視線が動いても、階調の変わり目において、不正確な明るさで見えてしまう
ことを防ぐことができる。
なら、ある階調よりも高い階調においては、そのある階調およびその階調より低い階調に
おいて画素が点灯しているサブフレーム期間の全てにおいて画素が点灯しているからであ
る。よって、視線が動いても、階調の変わり目において、不正確な明るさで見えてしまう
ことを防ぐことができる。
また、階調数に対して選択するサブフレームの選択順序を変えることにより発光重心を中
心にすることが可能となる。図３２にその一例を示す。階調数０では、ＳＦ１〜ＳＦ７が
非点灯となる。階調数１ではＳＦ４のみ点灯し、ＳＦ１〜ＳＦ３、ＳＦ５〜７は非点灯と
なる。階調数２では、ＳＦ３及びＳＦ４が点灯し、ＳＦ１、ＳＦ２、ＳＦ５〜７が非点灯
、階調数３ではＳＦ３〜ＳＦ５が点灯、ＳＦ１、ＳＦ２、ＳＦ６、ＳＦ７が非点灯、階調
数４ではＳＦ２〜ＳＦ５が点灯、ＳＦ１、ＳＦ６、ＳＦ７が非点灯、階調数５ではＳＦ２
〜ＳＦ６が点灯、ＳＦ１、ＳＦ７が非点灯、階調数６ではＳＦ１〜ＳＦ６が点灯、ＳＦ７
が非点灯、階調数７ではＳＦ１〜ＳＦ７が全て点灯となる。つまり、低い階調数のとき点
灯させるサブフレームを真ん中のサブフレームから開始し、階調数が高くなるにつれて点
灯させるサブフレームは、真ん中のサブフレームから近いものから順に選択する方法であ
る。このように、サブフレームを選択することにより、発光重心を中心にすることができ
、きれいな表示を行うことができる。
心にすることが可能となる。図３２にその一例を示す。階調数０では、ＳＦ１〜ＳＦ７が
非点灯となる。階調数１ではＳＦ４のみ点灯し、ＳＦ１〜ＳＦ３、ＳＦ５〜７は非点灯と
なる。階調数２では、ＳＦ３及びＳＦ４が点灯し、ＳＦ１、ＳＦ２、ＳＦ５〜７が非点灯
、階調数３ではＳＦ３〜ＳＦ５が点灯、ＳＦ１、ＳＦ２、ＳＦ６、ＳＦ７が非点灯、階調
数４ではＳＦ２〜ＳＦ５が点灯、ＳＦ１、ＳＦ６、ＳＦ７が非点灯、階調数５ではＳＦ２
〜ＳＦ６が点灯、ＳＦ１、ＳＦ７が非点灯、階調数６ではＳＦ１〜ＳＦ６が点灯、ＳＦ７
が非点灯、階調数７ではＳＦ１〜ＳＦ７が全て点灯となる。つまり、低い階調数のとき点
灯させるサブフレームを真ん中のサブフレームから開始し、階調数が高くなるにつれて点
灯させるサブフレームは、真ん中のサブフレームから近いものから順に選択する方法であ
る。このように、サブフレームを選択することにより、発光重心を中心にすることができ
、きれいな表示を行うことができる。
なお、全てのサブフレームにおいての点灯時間の重み付けが等しいと、高階調表示を行う
ためにはサブフレーム数を多くする必要がある。よって、サブフレーム数を増やさずに高
階調表示を行うため、上位ビットや中位ビットや下位ビットのようにビットの領域を分け
て、その領域毎に等しい点灯時間の重み付けにする。例えば、上位ビットを２ビット、中
位ビットを２ビット、下位ビットを１ビットとした場合について図２８を用いて説明する
。
ためにはサブフレーム数を多くする必要がある。よって、サブフレーム数を増やさずに高
階調表示を行うため、上位ビットや中位ビットや下位ビットのようにビットの領域を分け
て、その領域毎に等しい点灯時間の重み付けにする。例えば、上位ビットを２ビット、中
位ビットを２ビット、下位ビットを１ビットとした場合について図２８を用いて説明する
。
上位ビットと中位ビットと下位ビットの点灯時間の重み付けは８：２：１としている。ま
た、上位２ビットのサブフレーム数は３個（ＳＦ１〜ＳＦ３）である、これにより、２ビ
ットつまり４階調を表現することができる。中位２ビットのサブフレーム数は３個（ＳＦ
４〜ＳＦ６）である。これにより、２ビットつまり４階調を表現することができる。また
、下位１ビットのサブフレーム数は１個（ＳＦ７）である、これにより、１ビットつまり
２階調を表現することができる。このように、上位ビットを３個のサブフレーム、中位ビ
ットを３個のサブフレーム、下位ビットを１個のサブフレーム、合計７個のサブフレーム
によって、５ビットつまり３２階調を表現することができる。
た、上位２ビットのサブフレーム数は３個（ＳＦ１〜ＳＦ３）である、これにより、２ビ
ットつまり４階調を表現することができる。中位２ビットのサブフレーム数は３個（ＳＦ
４〜ＳＦ６）である。これにより、２ビットつまり４階調を表現することができる。また
、下位１ビットのサブフレーム数は１個（ＳＦ７）である、これにより、１ビットつまり
２階調を表現することができる。このように、上位ビットを３個のサブフレーム、中位ビ
ットを３個のサブフレーム、下位ビットを１個のサブフレーム、合計７個のサブフレーム
によって、５ビットつまり３２階調を表現することができる。
図２８に示す場合においても、１つ前のサブフレームにおいて入力した信号（ビデオ信号
）と、１行分の画素のビデオ信号のデータが一致する場合には、そのサブフレーム期間の
その画素行への信号の書き込みを停止するようにする。この場合、例えば、ある画素行の
全ての画素が階調数０〜７、階調数２４〜３１又は階調数０〜７及び階調数２４〜３１の
場合、ＳＦ１〜ＳＦ３はこの画素行の全ての画素が点灯又は非点灯の状態のまま変化しな
いためＳＦ２及びＳＦ３におけるその画素行への信号の書き込みを省略することができる
。よって、充放電の回数を減らすことができ、消費電力の低減を図ることが可能となる。
さらに、全ての画素が階調数０〜１、階調数３０〜３１又は階調数０〜１及び階調数３０
〜３１の場合、ＳＦ１〜ＳＦ６はこの画素行の全ての画素が点灯又は非点灯の状態のまま
変化しないためＳＦ２〜ＳＦ６におけるその画素行への信号の書き込みを省略することが
できる。よって、大幅に充放電の回数を減らすことができ、消費電力の低減を図ることが
可能となる。つまり、画面全体の階調数が高階調又は低階調又は高階調及び低階調に大幅
に偏っているときに大幅な消費電力の低減が図ることが可能となる。
）と、１行分の画素のビデオ信号のデータが一致する場合には、そのサブフレーム期間の
その画素行への信号の書き込みを停止するようにする。この場合、例えば、ある画素行の
全ての画素が階調数０〜７、階調数２４〜３１又は階調数０〜７及び階調数２４〜３１の
場合、ＳＦ１〜ＳＦ３はこの画素行の全ての画素が点灯又は非点灯の状態のまま変化しな
いためＳＦ２及びＳＦ３におけるその画素行への信号の書き込みを省略することができる
。よって、充放電の回数を減らすことができ、消費電力の低減を図ることが可能となる。
さらに、全ての画素が階調数０〜１、階調数３０〜３１又は階調数０〜１及び階調数３０
〜３１の場合、ＳＦ１〜ＳＦ６はこの画素行の全ての画素が点灯又は非点灯の状態のまま
変化しないためＳＦ２〜ＳＦ６におけるその画素行への信号の書き込みを省略することが
できる。よって、大幅に充放電の回数を減らすことができ、消費電力の低減を図ることが
可能となる。つまり、画面全体の階調数が高階調又は低階調又は高階調及び低階調に大幅
に偏っているときに大幅な消費電力の低減が図ることが可能となる。
ここで、ある画素行の階調数が２８〜３１である場合の各サブフレームの点灯、非点灯を
図３０（Ａ）に示す。ある画素行が１０列として説明する。ＳＦ１〜ＳＦ７において、丸
印（○）で囲まれているサブフレームが点灯させるサブフレームとする。なお、画素列１
は階調数２８、画素列２は階調数３１、画素列３は階調数２９、画素列４は階調数２８、
画素列５は階調数３０、画素列６は階調数３１、画素列７は階調数２９、画素列８は階調
数３０、画素列９は階調数２８、画素列１０は階調数３０であるとする。すると、図３０
（Ａ）に示すように、ＳＦ１〜ＳＦ５までは全ての画素列において点灯であるので、この
画素行への信号の書き込みをＳＦ２〜ＳＦ５まで省略することができる。よって、消費電
力を低減することができる。
図３０（Ａ）に示す。ある画素行が１０列として説明する。ＳＦ１〜ＳＦ７において、丸
印（○）で囲まれているサブフレームが点灯させるサブフレームとする。なお、画素列１
は階調数２８、画素列２は階調数３１、画素列３は階調数２９、画素列４は階調数２８、
画素列５は階調数３０、画素列６は階調数３１、画素列７は階調数２９、画素列８は階調
数３０、画素列９は階調数２８、画素列１０は階調数３０であるとする。すると、図３０
（Ａ）に示すように、ＳＦ１〜ＳＦ５までは全ての画素列において点灯であるので、この
画素行への信号の書き込みをＳＦ２〜ＳＦ５まで省略することができる。よって、消費電
力を低減することができる。
また、多くの階調を表現するのにサブフレーム数を増やさないでよいため、高階調表示に
伴う消費電力の増加を防止することができる。
伴う消費電力の増加を防止することができる。
なお、上位ビットを重ね合わせ時間階調、下位ビットをデジタル時間階調とすることもで
きる。図２９を用いて説明する。つまり、上位２ビットの点灯時間の重み付けは、下位３
ビットの重み付けを４：２：１としたときに８に相当する重み付けとする。上位２ビット
のサブフレーム数は３個（ＳＦ１〜ＳＦ３）である。これにより２ビットつまり４階調を
表現することができる。下位３ビットのサブフレーム数は３個（ＳＦ４〜ＳＦ６）である
。これにより３ビットの階調を表現することができる。このように、上位ビットを３個の
サブフレーム、下位ビットを３個のサブフレーム合計６個のサブフレームによって５ビッ
トつまり３２階調を表現することができる。
きる。図２９を用いて説明する。つまり、上位２ビットの点灯時間の重み付けは、下位３
ビットの重み付けを４：２：１としたときに８に相当する重み付けとする。上位２ビット
のサブフレーム数は３個（ＳＦ１〜ＳＦ３）である。これにより２ビットつまり４階調を
表現することができる。下位３ビットのサブフレーム数は３個（ＳＦ４〜ＳＦ６）である
。これにより３ビットの階調を表現することができる。このように、上位ビットを３個の
サブフレーム、下位ビットを３個のサブフレーム合計６個のサブフレームによって５ビッ
トつまり３２階調を表現することができる。
よって、図２９に示す場合においても、１つ前のサブフレームにおいて入力した信号（ビ
デオ信号）と、１行分の画素のビデオ信号のデータが一致する場合には、そのサブフレー
ム期間のその画素行への信号の書き込みを停止するようにする。この場合、ある画素行の
全ての画素が階調数０〜７、階調数２４〜３１又は階調数０〜７及び階調数２４〜３１の
場合、ＳＦ１〜ＳＦ３はこの画素行の全ての画素が点灯又は非点灯の状態のまま変化しな
いためＳＦ２及びＳＦ３におけるその画素行への信号の書き込みを省略することができる
。
デオ信号）と、１行分の画素のビデオ信号のデータが一致する場合には、そのサブフレー
ム期間のその画素行への信号の書き込みを停止するようにする。この場合、ある画素行の
全ての画素が階調数０〜７、階調数２４〜３１又は階調数０〜７及び階調数２４〜３１の
場合、ＳＦ１〜ＳＦ３はこの画素行の全ての画素が点灯又は非点灯の状態のまま変化しな
いためＳＦ２及びＳＦ３におけるその画素行への信号の書き込みを省略することができる
。
ここで、ある画素行の階調数が０〜３及び２８〜３１である場合の各サブフレームの点灯
、非点灯を図３０（Ｂ）に示す。ある画素行が１０列として説明する。ＳＦ１〜ＳＦ６に
おいて、丸印（○）で囲まれているサブフレームが点灯させるサブフレームとする。なお
、画素列１は階調数２８、画素列２は階調数３１、画素列３は階調数２９、画素列４は階
調数２８、画素列５は階調数３、画素列６は階調数１、画素列７は階調数０、画素列８は
階調数２、画素列９は階調数２８、画素列１０は階調数３０であるとする。すると、図３
０（Ｂ）に示すように、ＳＦ１〜ＳＦ４までは全ての画素列において点灯又は非点灯が続
くので、この画素行への信号の書き込みをＳＦ２〜ＳＦ４まで省略することができる。よ
って、消費電力を低減することができる。
、非点灯を図３０（Ｂ）に示す。ある画素行が１０列として説明する。ＳＦ１〜ＳＦ６に
おいて、丸印（○）で囲まれているサブフレームが点灯させるサブフレームとする。なお
、画素列１は階調数２８、画素列２は階調数３１、画素列３は階調数２９、画素列４は階
調数２８、画素列５は階調数３、画素列６は階調数１、画素列７は階調数０、画素列８は
階調数２、画素列９は階調数２８、画素列１０は階調数３０であるとする。すると、図３
０（Ｂ）に示すように、ＳＦ１〜ＳＦ４までは全ての画素列において点灯又は非点灯が続
くので、この画素行への信号の書き込みをＳＦ２〜ＳＦ４まで省略することができる。よ
って、消費電力を低減することができる。
よって、充放電の回数を減らすことができ、消費電力の低減を図ることが可能となる。な
お、図２９のように重ね合わせ時間階調にデジタル時間階調を組み合わせることによって
、サブフレーム数を減らすことができる。
お、図２９のように重ね合わせ時間階調にデジタル時間階調を組み合わせることによって
、サブフレーム数を減らすことができる。
本実施例では、信号を書き込む画素行のビデオ信号のデータが、直前に信号の書き込みを
行う画素行のビデオ信号のデータと全て一致した場合に、信号を書き込む画素行のビデオ
信号のデータを信号線駆動回路に書き込まない構成とする。つまり、一行づつ画素へ信号
の書き込みを行う線順次方式の表示装置において、直前の画素行に書き込むビデオ信号の
データと一致する画素行へのビデオ信号は、信号線駆動回路には入力せず、直前の画素行
のビデオ信号のデータを用いてその画素行への信号の書き込みを行う。または、直前の画
素への信号の書き込みにおいて同時に書き込みを行う。これを実施の形態１で示した表示
装置の駆動方法と組み合わせて用いることによりより消費電力の低減を図ることができる
。
行う画素行のビデオ信号のデータと全て一致した場合に、信号を書き込む画素行のビデオ
信号のデータを信号線駆動回路に書き込まない構成とする。つまり、一行づつ画素へ信号
の書き込みを行う線順次方式の表示装置において、直前の画素行に書き込むビデオ信号の
データと一致する画素行へのビデオ信号は、信号線駆動回路には入力せず、直前の画素行
のビデオ信号のデータを用いてその画素行への信号の書き込みを行う。または、直前の画
素への信号の書き込みにおいて同時に書き込みを行う。これを実施の形態１で示した表示
装置の駆動方法と組み合わせて用いることによりより消費電力の低減を図ることができる
。
本実施の例の表示装置について、図２５を用いて説明する。メモリ読み出し選択回路２５
０１により、フレームメモリから画素へ書き込むビデオ信号のデータを読み出す。このビ
デオ信号のデータはサブフレームの一行分の画素毎に読み出され、入力レジスタ選択回路
２５０２によって、第１のシフトレジスタ２５０３又は第２のシフトレジスタ２５０５に
入力される。つまり、第１のシフトレジスタ２５０３と第２のシフトレジスタ２５０５に
交互に一行分の画素のビデオ信号のデータが入力される。
０１により、フレームメモリから画素へ書き込むビデオ信号のデータを読み出す。このビ
デオ信号のデータはサブフレームの一行分の画素毎に読み出され、入力レジスタ選択回路
２５０２によって、第１のシフトレジスタ２５０３又は第２のシフトレジスタ２５０５に
入力される。つまり、第１のシフトレジスタ２５０３と第２のシフトレジスタ２５０５に
交互に一行分の画素のビデオ信号のデータが入力される。
また、判別回路２５０４は第１のシフトレジスタ２５０３と第２のシフトレジスタ２５０
５に入力された一行分の画素のビデオ信号のデータを比較する。そして、第１のシフトレ
ジスタ２５０３と第２のシフトレジスタ２５０５に入力された一行分の画素のビデオ信号
のデータが一致するかしないかを示す出力制御信号（ＳＲ＿ＥＮＡＢＬＥ）を出力レジス
タ選択回路２５０６に入力する。
５に入力された一行分の画素のビデオ信号のデータを比較する。そして、第１のシフトレ
ジスタ２５０３と第２のシフトレジスタ２５０５に入力された一行分の画素のビデオ信号
のデータが一致するかしないかを示す出力制御信号（ＳＲ＿ＥＮＡＢＬＥ）を出力レジス
タ選択回路２５０６に入力する。
また、出力レジスタ選択回路２５０６は、第１のシフトレジスタ２５０３又は第２のシフ
トレジスタ２５０５のいずれかに先に書き込まれた方の一行分の画素のビデオ信号のデー
タを読み出して、ディスプレイ２５０７に入力する。なお、この一行分の画素のビデオ信
号のデータが、第１のシフトレジスタ２５０３または第２のシフトレジスタ２５０５の一
方に入力されたときに、他方に入力されていた一行分の画素のビデオ信号のデータと一致
していた場合には、その結果を示す出力制御信号（ＳＲ＿ＥＮＡＢＬＥ）が出力レジスタ
選択回路２５０６に入力されているため、出力レジスタ選択回路２５０６から、その一行
分の画素のデータのディスプレイ２５０７への入力は行われない。
トレジスタ２５０５のいずれかに先に書き込まれた方の一行分の画素のビデオ信号のデー
タを読み出して、ディスプレイ２５０７に入力する。なお、この一行分の画素のビデオ信
号のデータが、第１のシフトレジスタ２５０３または第２のシフトレジスタ２５０５の一
方に入力されたときに、他方に入力されていた一行分の画素のビデオ信号のデータと一致
していた場合には、その結果を示す出力制御信号（ＳＲ＿ＥＮＡＢＬＥ）が出力レジスタ
選択回路２５０６に入力されているため、出力レジスタ選択回路２５０６から、その一行
分の画素のデータのディスプレイ２５０７への入力は行われない。
なお判別回路２５０４には図３８で示した構成を用いることができる。
なお、本実施例のような構成は、図２の構成と組み合わせて用いることが可能である。図
２５の読み出し選択回路２５０１が図２の読み出し選択回路２０６に相当する。そして、
ディスプレイ２５０７が図２のディスプレイ２０８に対応する。
２５の読み出し選択回路２５０１が図２の読み出し選択回路２０６に相当する。そして、
ディスプレイ２５０７が図２のディスプレイ２０８に対応する。
本実施例の構成によれば、ディスプレイコントローラ２０７において、第１のシフトレジ
スタ２５０３及び第２のシフトレジスタ２５０５が必要になる。しかし、これらを同一の
ＩＣチップ上に形成しておけば、画素部とともに基板上に配置される信号線駆動回路に比
べて、負荷容量や配線抵抗や接触抵抗などが非常に小さくて済む。よって、ビデオ信号の
データをディスプレイ内の信号線駆動回路に入力するよりも大幅に消費電力を低減するこ
とができる。
スタ２５０３及び第２のシフトレジスタ２５０５が必要になる。しかし、これらを同一の
ＩＣチップ上に形成しておけば、画素部とともに基板上に配置される信号線駆動回路に比
べて、負荷容量や配線抵抗や接触抵抗などが非常に小さくて済む。よって、ビデオ信号の
データをディスプレイ内の信号線駆動回路に入力するよりも大幅に消費電力を低減するこ
とができる。
本実施例においては、電流によって輝度が変化する電流駆動型表示素子で形成された画素
を有する表示装置の新たな駆動方法について説明する。
を有する表示装置の新たな駆動方法について説明する。
本実施例の駆動方法の基本的な構成について図６５（Ａ）を用いて説明する。図６５（Ａ
）はある１フレーム期間における信号書き込み期間（アドレス期間）とデータ保持期間（
サスティン期間）とを、横方向を時間軸、縦方向を画素行軸として表したものである。な
お、本駆動方法は、１フレーム期間を複数のサブフレーム期間に分割して、そのサブフレ
ーム期間毎に画素へのビデオ信号の書き込みを行い、サブフレーム期間毎に画素の点灯又
は非点灯を制御し、階調を表現する。
）はある１フレーム期間における信号書き込み期間（アドレス期間）とデータ保持期間（
サスティン期間）とを、横方向を時間軸、縦方向を画素行軸として表したものである。な
お、本駆動方法は、１フレーム期間を複数のサブフレーム期間に分割して、そのサブフレ
ーム期間毎に画素へのビデオ信号の書き込みを行い、サブフレーム期間毎に画素の点灯又
は非点灯を制御し、階調を表現する。
信号書き込み動作が、１行目から最終行のｍ行目まで完了するまでの期間がそれぞれのサ
ブフレーム期間におけるアドレス期間である。そして、アドレス期間終了し、次のサブフ
レーム期間までの期間がサスティン期間である。
ブフレーム期間におけるアドレス期間である。そして、アドレス期間終了し、次のサブフ
レーム期間までの期間がサスティン期間である。
本駆動方法は図６５（Ｂ）に示すように、各サブフレーム期間のサスティン期間毎に表示
素子から得られる発光輝度を変化させるものである。ここで、サブフレーム期間ＳＦ１の
サスティン期間をＳＦ１ｓ、サブフレーム期間２のサスティン期間をＳＦ２ｓ、サブフレ
ーム期間ＳＦ３のサスティン期間をＳＦ３ｓ、サブフレーム期間ＳＦ４のサスティン期間
をＳＦ４ｓ、サブフレーム期間ＳＦ５のサスティン期間をＳＦ５ｓとする。なお、各サス
ティン期間の長さは概略等しいものとする。ここで、ＳＦ１ｓ、ＳＦ２ｓ、ＳＦ３ｓ、Ｓ
Ｆ４ｓ、ＳＦ５ｓにおける画素から得られる発光強度をそれぞれＳＦ１ｄ、ＳＦ２ｄ、Ｓ
Ｆ３ｄ、ＳＦ４ｄ、ＳＦ５ｄとする。そして、ＳＦ１ｄ：ＳＦ２ｄ：ＳＦ３ｄ：ＳＦ４ｄ
：ＳＦ５ｄ＝１：２：４：８：１６とすると、各サブフレーム期間毎に画素の点灯非点灯
を選択することにより３２階調を表現することが可能である。
素子から得られる発光輝度を変化させるものである。ここで、サブフレーム期間ＳＦ１の
サスティン期間をＳＦ１ｓ、サブフレーム期間２のサスティン期間をＳＦ２ｓ、サブフレ
ーム期間ＳＦ３のサスティン期間をＳＦ３ｓ、サブフレーム期間ＳＦ４のサスティン期間
をＳＦ４ｓ、サブフレーム期間ＳＦ５のサスティン期間をＳＦ５ｓとする。なお、各サス
ティン期間の長さは概略等しいものとする。ここで、ＳＦ１ｓ、ＳＦ２ｓ、ＳＦ３ｓ、Ｓ
Ｆ４ｓ、ＳＦ５ｓにおける画素から得られる発光強度をそれぞれＳＦ１ｄ、ＳＦ２ｄ、Ｓ
Ｆ３ｄ、ＳＦ４ｄ、ＳＦ５ｄとする。そして、ＳＦ１ｄ：ＳＦ２ｄ：ＳＦ３ｄ：ＳＦ４ｄ
：ＳＦ５ｄ＝１：２：４：８：１６とすると、各サブフレーム期間毎に画素の点灯非点灯
を選択することにより３２階調を表現することが可能である。
よって、本構成によれば、各サブフレーム期間における各サスティン期間の長さは概略等
しいので、高階調を表現する場合であっても、ＬＳＢに対応するサブフレーム期間におい
てのサスティン期間を長くすることができる。
しいので、高階調を表現する場合であっても、ＬＳＢに対応するサブフレーム期間におい
てのサスティン期間を長くすることができる。
なお、本構成においても、１フレーム期間のあるサブフレーム期間において、画素への信
号の書き込みを行う画素行における一行分のビデオ信号のデータが、前回のサブフレーム
期間における一行分のビデオ信号のデータと同じ場合に、その画素行への信号の書き込み
を停止するようにする。
号の書き込みを行う画素行における一行分のビデオ信号のデータが、前回のサブフレーム
期間における一行分のビデオ信号のデータと同じ場合に、その画素行への信号の書き込み
を停止するようにする。
ここでは、ｉ行目の画素行に着目して説明する。ｉ行目の画素行において、第１のサブフ
レーム期間の信号書き込み時間をＳＦ１ａ（ｉ）とし、第２、第３、第４、第５のサブフ
レーム期間のそれぞれの信号書き込み時間をＳＦ２ａ（ｉ）、ＳＦ３ａ（ｉ）、ＳＦ４ａ
（ｉ）、ＳＦ５ａ（ｉ）とする。
レーム期間の信号書き込み時間をＳＦ１ａ（ｉ）とし、第２、第３、第４、第５のサブフ
レーム期間のそれぞれの信号書き込み時間をＳＦ２ａ（ｉ）、ＳＦ３ａ（ｉ）、ＳＦ４ａ
（ｉ）、ＳＦ５ａ（ｉ）とする。
ここで、ＳＦ１ａ（ｉ）における一行分の画素全てのビデオ信号のデータがＳＦ２ａ（ｉ
）における一行分の画素全てのビデオ信号のデータと同じならば、ＳＦ２ａ（ｉ）におい
ては、ｉ行目の画素への信号の書き込みを停止するようにする。また、ＳＦ３ａ（ｉ）に
おける一行分の画素全てのビデオ信号のデータが画素を非点灯とするデータであれば、Ｓ
Ｆ３ａ（ｉ）においては、ｉ行目の画素への信号の書き込みを停止するようにする。また
、同様に、ＳＦ４ａ（ｉ）における一行分の画素全てのビデオ信号のデータがＳＦ３ａ（
ｉ）における一行分の画素全てのビデオ信号のデータと同じならば、ＳＦ４ａ（ｉ）にお
いては、ｉ行目の画素への信号の書き込みを停止するようにする。また、ＳＦ５ａ（ｉ）
における一行分の画素全てのビデオ信号のデータがＳＦ４ａ（ｉ）における一行分の画素
全てのビデオ信号のデータと同じならば、ＳＦ５ａ（ｉ）においては、ｉ行目の画素への
信号の書き込みを停止するようにする。
）における一行分の画素全てのビデオ信号のデータと同じならば、ＳＦ２ａ（ｉ）におい
ては、ｉ行目の画素への信号の書き込みを停止するようにする。また、ＳＦ３ａ（ｉ）に
おける一行分の画素全てのビデオ信号のデータが画素を非点灯とするデータであれば、Ｓ
Ｆ３ａ（ｉ）においては、ｉ行目の画素への信号の書き込みを停止するようにする。また
、同様に、ＳＦ４ａ（ｉ）における一行分の画素全てのビデオ信号のデータがＳＦ３ａ（
ｉ）における一行分の画素全てのビデオ信号のデータと同じならば、ＳＦ４ａ（ｉ）にお
いては、ｉ行目の画素への信号の書き込みを停止するようにする。また、ＳＦ５ａ（ｉ）
における一行分の画素全てのビデオ信号のデータがＳＦ４ａ（ｉ）における一行分の画素
全てのビデオ信号のデータと同じならば、ＳＦ５ａ（ｉ）においては、ｉ行目の画素への
信号の書き込みを停止するようにする。
よって、画素への信号の書き込みの際に充放電の回数を減らすことができ、消費電力を低
減することができる。
減することができる。
また、本実施例の駆動方法とデジタル時間階調法とを組み合わせることで容易に高階調表
示が可能となる。図６６（Ａ）を用いて説明する。
示が可能となる。図６６（Ａ）を用いて説明する。
図６６（Ａ）はある１フレーム期間における信号書き込動作と信号消去動作とを、横方向
を時間軸、縦方向を画素行軸として表したものである。
を時間軸、縦方向を画素行軸として表したものである。
ここでは、ｉ行目の画素行に着目して説明する。ｉ行目の画素行において、第１のサブフ
レーム期間の信号書き込み時間をＳＦ１ａ（ｉ）とし、第２、第３、第４、第５、第６の
サブフレーム期間のそれぞれの信号書き込み時間をＳＦ２ａ（ｉ）、ＳＦ３ａ（ｉ）、Ｓ
Ｆ４ａ（ｉ）、ＳＦ５ａ（ｉ）、ＳＦ６ａ（ｉ）とする。また、図６６（Ｂ）を用いて１
フレーム期間中の画素から得られる発光強度について説明する。ＳＦ１ａ（ｉ）に信号が
書き込まれると第１のサブフレーム期間のデータ保持期間ＳＦ１ｓ（ｉ）となり、第２の
サブフレーム期間の信号書き込み時間ＳＦ２ａ（ｉ）の始まりとともに、このデータ保持
期間ＳＦ１ｓ（ｉ）の終期となる。そして、信号書き込み時間ＳＦ２ａ（ｉ）により画素
へ信号が書き込まれると第２のサブフレーム期間のデータ保持期間ＳＦ２ｓ（ｉ）が始ま
り、第３のサブフレーム期間の信号書き込み時間ＳＦ３ａ（ｉ）の始まりとともにデータ
保持期間ＳＦ２ｓ（ｉ）の終期となる。そして、信号書き込み時間ＳＦ３ａ（ｉ）により
画素へ信号が書き込まれると第３のサブフレーム期間のデータ保持期間ＳＦ３ｓ（ｉ）が
始まり、信号消去動作によりデータ保持期間ＳＦ３ｓ（ｉ）の終期となる。そして、消去
動作によりｉ行目の画素の信号が消去されてから、第４のサブフレーム期間の信号書き込
み期間ＳＦ４ａ（ｉ）の始まりまでは、非点灯期間となる。続いて、ＳＦ４ａ（ｉ）に信
号が書き込まれると第４のサブフレーム期間のデータ保持期間ＳＦ４ｓ（ｉ）となり、第
５のサブフレーム期間の信号書き込み時間ＳＦ５ａ（ｉ）の始まりとともに、このデータ
保持期間ＳＦ４ｓ（ｉ）の終期となる。そして、信号書き込み時間ＳＦ５ａ（ｉ）により
画素へ信号が書き込まれると第５のサブフレーム期間のデータ保持期間ＳＦ５ｓ（ｉ）が
始まり、第６のサブフレーム期間の信号書き込み時間ＳＦ６ａ（ｉ）の始まりとともにデ
ータ保持期間ＳＦ６ｓ（ｉ）の終期となる。そして、信号書き込み時間ＳＦ６ａ（ｉ）に
より画素へ信号が書き込まれると第６のサブフレーム期間のデータ保持期間ＳＦ６ｓ（ｉ
）が始まり、信号消去動作によりデータ保持期間ＳＦ６ｓ（ｉ）の終期となる。そして、
消去動作によりｉ行目の画素の信号が消去されてから、次のフレーム期間の第１のサブフ
レーム期間の信号書き込み期間ＳＦ１ａ（ｉ）の始まりまでは、非点灯期間となる。
レーム期間の信号書き込み時間をＳＦ１ａ（ｉ）とし、第２、第３、第４、第５、第６の
サブフレーム期間のそれぞれの信号書き込み時間をＳＦ２ａ（ｉ）、ＳＦ３ａ（ｉ）、Ｓ
Ｆ４ａ（ｉ）、ＳＦ５ａ（ｉ）、ＳＦ６ａ（ｉ）とする。また、図６６（Ｂ）を用いて１
フレーム期間中の画素から得られる発光強度について説明する。ＳＦ１ａ（ｉ）に信号が
書き込まれると第１のサブフレーム期間のデータ保持期間ＳＦ１ｓ（ｉ）となり、第２の
サブフレーム期間の信号書き込み時間ＳＦ２ａ（ｉ）の始まりとともに、このデータ保持
期間ＳＦ１ｓ（ｉ）の終期となる。そして、信号書き込み時間ＳＦ２ａ（ｉ）により画素
へ信号が書き込まれると第２のサブフレーム期間のデータ保持期間ＳＦ２ｓ（ｉ）が始ま
り、第３のサブフレーム期間の信号書き込み時間ＳＦ３ａ（ｉ）の始まりとともにデータ
保持期間ＳＦ２ｓ（ｉ）の終期となる。そして、信号書き込み時間ＳＦ３ａ（ｉ）により
画素へ信号が書き込まれると第３のサブフレーム期間のデータ保持期間ＳＦ３ｓ（ｉ）が
始まり、信号消去動作によりデータ保持期間ＳＦ３ｓ（ｉ）の終期となる。そして、消去
動作によりｉ行目の画素の信号が消去されてから、第４のサブフレーム期間の信号書き込
み期間ＳＦ４ａ（ｉ）の始まりまでは、非点灯期間となる。続いて、ＳＦ４ａ（ｉ）に信
号が書き込まれると第４のサブフレーム期間のデータ保持期間ＳＦ４ｓ（ｉ）となり、第
５のサブフレーム期間の信号書き込み時間ＳＦ５ａ（ｉ）の始まりとともに、このデータ
保持期間ＳＦ４ｓ（ｉ）の終期となる。そして、信号書き込み時間ＳＦ５ａ（ｉ）により
画素へ信号が書き込まれると第５のサブフレーム期間のデータ保持期間ＳＦ５ｓ（ｉ）が
始まり、第６のサブフレーム期間の信号書き込み時間ＳＦ６ａ（ｉ）の始まりとともにデ
ータ保持期間ＳＦ６ｓ（ｉ）の終期となる。そして、信号書き込み時間ＳＦ６ａ（ｉ）に
より画素へ信号が書き込まれると第６のサブフレーム期間のデータ保持期間ＳＦ６ｓ（ｉ
）が始まり、信号消去動作によりデータ保持期間ＳＦ６ｓ（ｉ）の終期となる。そして、
消去動作によりｉ行目の画素の信号が消去されてから、次のフレーム期間の第１のサブフ
レーム期間の信号書き込み期間ＳＦ１ａ（ｉ）の始まりまでは、非点灯期間となる。
ここで、図６６では、それぞれのサブフレーム期間の長さをＳＦ１ｓ（ｉ）：ＳＦ２ｓ（
ｉ）：ＳＦ３ｓ（ｉ）：ＳＦ４ｓ（ｉ）：ＳＦ５ｓ（ｉ）：ＳＦ６ｓ（ｉ）＝４：２：１
：４：２：１となるように設定する。そして、ＳＦ１ｓ（ｉ）、ＳＦ２ｓ（ｉ）及びＳＦ
３ｓ（ｉ）の間における画素の発光強度をＳＦ４ｓ（ｉ）、ＳＦ５ｓ（ｉ）及びＳＦ６ｓ
（ｉ）における画素の発光強度の８倍にする。すると、１フレーム期間における、それぞ
れのサブフレーム期間の点灯状態の明るさは、第６のサブフレーム期間を１としたとき、
第５のサブフレーム期間は２、第４のサブフレーム期間は４、第３のサブフレーム期間は
８、第２のサブフレーム期間は１６、第１のサブフレーム期間は３２とすることができる
ので、６４階調の表示が可能となる。なお、このとき、最も短いサブフレーム期間に対し
て最も長いサブフレーム期間の長さは約４倍程度であるので、最も短いサブフレーム期間
は、通常のデジタル時間階調による６４階調のもっも短いサブフレーム期間より遙かに長
い時間にすることができる。よって、画素の信号の消去を行わなくても高階調の表示を行
うことが可能である。
ｉ）：ＳＦ３ｓ（ｉ）：ＳＦ４ｓ（ｉ）：ＳＦ５ｓ（ｉ）：ＳＦ６ｓ（ｉ）＝４：２：１
：４：２：１となるように設定する。そして、ＳＦ１ｓ（ｉ）、ＳＦ２ｓ（ｉ）及びＳＦ
３ｓ（ｉ）の間における画素の発光強度をＳＦ４ｓ（ｉ）、ＳＦ５ｓ（ｉ）及びＳＦ６ｓ
（ｉ）における画素の発光強度の８倍にする。すると、１フレーム期間における、それぞ
れのサブフレーム期間の点灯状態の明るさは、第６のサブフレーム期間を１としたとき、
第５のサブフレーム期間は２、第４のサブフレーム期間は４、第３のサブフレーム期間は
８、第２のサブフレーム期間は１６、第１のサブフレーム期間は３２とすることができる
ので、６４階調の表示が可能となる。なお、このとき、最も短いサブフレーム期間に対し
て最も長いサブフレーム期間の長さは約４倍程度であるので、最も短いサブフレーム期間
は、通常のデジタル時間階調による６４階調のもっも短いサブフレーム期間より遙かに長
い時間にすることができる。よって、画素の信号の消去を行わなくても高階調の表示を行
うことが可能である。
また、図６４に各サブフレーム期間毎に画素の発光強度を変えることが可能な表示装置の
構成例を示す。
構成例を示す。
図６４に示す表示装置は、信号線駆動回路６４０１、走査線駆動回路６４０２、画素部６
４０３を有している。また、信号線駆動回路６４０１から列方向に伸張した信号線Ｓと、
走査線駆動回路から行方向に伸張した走査線Ｇに対応して、複数の画素６４０４が画素部
６４０３にマトリクスに配置されている。なお、画素６４０４は、一例として図１０の画
素を用いている。図１０の画素の電源線１００７が図６４に示す表示装置の電源線Ｖに相
当する。
４０３を有している。また、信号線駆動回路６４０１から列方向に伸張した信号線Ｓと、
走査線駆動回路から行方向に伸張した走査線Ｇに対応して、複数の画素６４０４が画素部
６４０３にマトリクスに配置されている。なお、画素６４０４は、一例として図１０の画
素を用いている。図１０の画素の電源線１００７が図６４に示す表示装置の電源線Ｖに相
当する。
また、表示装置は、モニター素子６４０５と、電流源６４０６と、バッファアンプ６４０
７とを有する。モニター素子６４０５には、電流源６４０６から任意の電流を供給する。
すると、モニター素子６４０５の両電極間には電圧が発生する。つまり、この電圧をこの
モニター素子６４０５の両電極間に印加すれば、電流源６４０６から供給される電流がモ
ニター素子６４０５に流れることになる。したがって、画素の表示素子に流したい電流を
モニター素子６４０５に供給し、このモニター素子６４０５に発生する電圧を画素の表示
素子に印加するようにすれば、点灯している画素の表示素子を所望の発光強度にすること
ができる。
７とを有する。モニター素子６４０５には、電流源６４０６から任意の電流を供給する。
すると、モニター素子６４０５の両電極間には電圧が発生する。つまり、この電圧をこの
モニター素子６４０５の両電極間に印加すれば、電流源６４０６から供給される電流がモ
ニター素子６４０５に流れることになる。したがって、画素の表示素子に流したい電流を
モニター素子６４０５に供給し、このモニター素子６４０５に発生する電圧を画素の表示
素子に印加するようにすれば、点灯している画素の表示素子を所望の発光強度にすること
ができる。
よって、モニター素子６４０５の対向電極と表示素子の対向電極を同じ電位に設定する。
そして、モニター素子６４０５の画素電極の電位をバッファアンプ６４０７の入力端子に
入力する。そして、バッファアンプ６４０７の出力端子から概略等しい電位を出力する。
この電位は電源線Ｖに設定される。よって、駆動用トランジスタがオンすると、電源線Ｖ
に設定される電位と対向電極との電位差となる電圧が画素の表示素子に印加されるため、
任意の発光強度を設定することができる。つまり、本実施例の駆動方法に適用する場合に
は、サブフレーム期間毎に所望の発光強度を得るため電流源６４０６に流す電流値を設定
する。
そして、モニター素子６４０５の画素電極の電位をバッファアンプ６４０７の入力端子に
入力する。そして、バッファアンプ６４０７の出力端子から概略等しい電位を出力する。
この電位は電源線Ｖに設定される。よって、駆動用トランジスタがオンすると、電源線Ｖ
に設定される電位と対向電極との電位差となる電圧が画素の表示素子に印加されるため、
任意の発光強度を設定することができる。つまり、本実施例の駆動方法に適用する場合に
は、サブフレーム期間毎に所望の発光強度を得るため電流源６４０６に流す電流値を設定
する。
本実施例では、印加電圧により画素の輝度が変化する表示素子を用いた場合の画素とその
画素を備えた表示装置の構成と、その好適な駆動方法について説明する。本実施例に示す
表示素子としては、特に液晶素子が好適である。
画素を備えた表示装置の構成と、その好適な駆動方法について説明する。本実施例に示す
表示素子としては、特に液晶素子が好適である。
まず、図５４に画素の基本構成を示す。画素はアナログ電圧保持回路と５４０１と、デジ
タル信号メモリ回路５４０２と、表示素子５４０３と信号線５４０４と、第１のスイッチ
５４０５と、第２のスイッチ５４０６とを有する。
タル信号メモリ回路５４０２と、表示素子５４０３と信号線５４０４と、第１のスイッチ
５４０５と、第２のスイッチ５４０６とを有する。
本構成の場合、画素を選択する際に第１のスイッチ５４０５をオンにする。
動画表示のときには、第２のスイッチ５４０６でアナログ電圧保持回路５４０１を選択す
る。そして、信号線５４０４からビデオ信号に相当するアナログ電圧をアナログ電圧保持
回路５４０１に入力する。
る。そして、信号線５４０４からビデオ信号に相当するアナログ電圧をアナログ電圧保持
回路５４０１に入力する。
アナログ電圧保持回路５４０１は、このアナログ電圧を保持し、表示素子５４０３に印加
する。こうして、アナログ電圧にしたがって画素の階調が表現される。そして、１フレー
ム期間毎に信号線５４０４からアナログ電圧がアナログ電圧保持回路５４０１に入力され
る。
する。こうして、アナログ電圧にしたがって画素の階調が表現される。そして、１フレー
ム期間毎に信号線５４０４からアナログ電圧がアナログ電圧保持回路５４０１に入力され
る。
そして、静止画表示のときには、第２のスイッチ５４０６でデジタル信号メモリ回路５４
０２を選択する。そして、信号線５４０４からビデオ信号に相当するデジタル信号をデジ
タル信号メモリ回路５４０２に入力する。
０２を選択する。そして、信号線５４０４からビデオ信号に相当するデジタル信号をデジ
タル信号メモリ回路５４０２に入力する。
デジタル信号メモリ回路５４０２は、このデジタル信号を記憶し、表示素子５４０３の画
素電極の電位を設定する。こうして、デジタル信号メモリ回路５４０２から入力される電
位と、表示素子５４０３の対向電極５４０７との電位差にしたがって表示素子５４０３の
点灯又は非点灯が制御される。
素電極の電位を設定する。こうして、デジタル信号メモリ回路５４０２から入力される電
位と、表示素子５４０３の対向電極５４０７との電位差にしたがって表示素子５４０３の
点灯又は非点灯が制御される。
なお、静止画表示のときには、面積階調法などを用いて、階調を表現することができる。
図５５及び図５６を用いて面積階調を用いた場合について説明する。
図５５の表示装置は、第１の信号線駆動回路５５０１と、第２の信号線駆動回路５５０２
と画素部５５０３と、走査線駆動回路５５０４とを有し、画素部５５０３には、画素５５
０５が走査線と信号線に対応してマトリクスに配置されている。
と画素部５５０３と、走査線駆動回路５５０４とを有し、画素部５５０３には、画素５５
０５が走査線と信号線に対応してマトリクスに配置されている。
画素５５０５は副画素５５０６ａ、副画素５５０６ｂ、副画素５５０６ｃを有する。この
副画素の点灯領域に重み付けをする。例えば、点灯領域の大きさを２２：２１：２０とい
う比率にする。こうすることにより、３ビットつまり８階調表示が可能となる。
副画素の点灯領域に重み付けをする。例えば、点灯領域の大きさを２２：２１：２０とい
う比率にする。こうすることにより、３ビットつまり８階調表示が可能となる。
なお、副画素５５０６ａの第１スイッチ５５０７は信号線Ｄａに接続され、副画素５５０
６ｂの第１スイッチ５５０７は信号線Ｄｂに接続され、副画素５５０６ｃの第１スイッチ
５５０７が信号線Ｄｃに接続されている。そして、走査線駆動回路５５０４から走査線Ｓ
に入力する信号により、副画素５５０６ａ、副画素５５０６ｂ及び副画素５５０６ｃのそ
れぞれの第１スイッチ５５０７のオンオフを制御する。つまり、選択されている画素は、
第１スイッチ５５０７がオンしている。そして、アナログ電圧保持回路５５０９又はデジ
タル信号メモリ回路５５１０にそれぞれの信号線からアナログ電圧又はデジタル信号を書
き込む。
６ｂの第１スイッチ５５０７は信号線Ｄｂに接続され、副画素５５０６ｃの第１スイッチ
５５０７が信号線Ｄｃに接続されている。そして、走査線駆動回路５５０４から走査線Ｓ
に入力する信号により、副画素５５０６ａ、副画素５５０６ｂ及び副画素５５０６ｃのそ
れぞれの第１スイッチ５５０７のオンオフを制御する。つまり、選択されている画素は、
第１スイッチ５５０７がオンしている。そして、アナログ電圧保持回路５５０９又はデジ
タル信号メモリ回路５５１０にそれぞれの信号線からアナログ電圧又はデジタル信号を書
き込む。
つまり、動画表示の場合、走査線Ｓに信号を入力して第１スイッチ５５０７をオンにし、
第２スイッチ５５０８でアナログ電圧保持回路５５０９を選択する。そして、第１の信号
線駆動回路５５０１から信号線Ｄａ、信号線Ｄｂ、信号線Ｄｃへビデオ信号に相当するア
ナログ電圧が入力される。そして、各副画素のアナログ電圧保持回路５５０９にアナログ
電圧が保持される。なお、このとき各信号線Ｄａ、信号線Ｄｂ、信号線Ｄｃに入力される
アナログ電圧は概略等しい電圧とする。よって、アナログ電圧の大きさによって、階調を
表すことができる。
第２スイッチ５５０８でアナログ電圧保持回路５５０９を選択する。そして、第１の信号
線駆動回路５５０１から信号線Ｄａ、信号線Ｄｂ、信号線Ｄｃへビデオ信号に相当するア
ナログ電圧が入力される。そして、各副画素のアナログ電圧保持回路５５０９にアナログ
電圧が保持される。なお、このとき各信号線Ｄａ、信号線Ｄｂ、信号線Ｄｃに入力される
アナログ電圧は概略等しい電圧とする。よって、アナログ電圧の大きさによって、階調を
表すことができる。
一方、静止画表示の場合、走査線Ｓに信号を入力して第１スイッチ５５０７をオンにし、
第２スイッチ５５０８でデジタル信号メモリ回路５５１０を選択する。そして、第２の信
号線駆動回路５５０２から信号線Ｄａ、信号線Ｄｂ、信号線Ｄｃへビデオ信号に相当する
デジタル信号が入力される。そして、デジタル信号が各副画素のデジタル信号メモリ回路
５５１０に記憶される。なお、このとき各信号線Ｄａ、信号線Ｄｂ、信号線Ｄｃに入力さ
れるデジタル信号は各副画素の点灯領域の大きさに対応した各ビットの信号が入力される
。よって、デジタル信号によって各副画素の点灯又は非点灯を選択することにより、階調
を表すことができる。
第２スイッチ５５０８でデジタル信号メモリ回路５５１０を選択する。そして、第２の信
号線駆動回路５５０２から信号線Ｄａ、信号線Ｄｂ、信号線Ｄｃへビデオ信号に相当する
デジタル信号が入力される。そして、デジタル信号が各副画素のデジタル信号メモリ回路
５５１０に記憶される。なお、このとき各信号線Ｄａ、信号線Ｄｂ、信号線Ｄｃに入力さ
れるデジタル信号は各副画素の点灯領域の大きさに対応した各ビットの信号が入力される
。よって、デジタル信号によって各副画素の点灯又は非点灯を選択することにより、階調
を表すことができる。
次に図５６の構成について説明する。図５６の表示装置は、第１の信号線駆動回路５６０
１と、第２の信号線駆動回路５６０２と画素部５６０３と、走査線駆動回路５６０４とを
有し、画素部５６０３には、画素５６０５が走査線と信号線に対応してマトリクスに配置
されている。
１と、第２の信号線駆動回路５６０２と画素部５６０３と、走査線駆動回路５６０４とを
有し、画素部５６０３には、画素５６０５が走査線と信号線に対応してマトリクスに配置
されている。
画素５６０５は副画素５６０６ａ、副画素５６０６ｂ、副画素５６０６ｃを有する。この
副画素の点灯領域に重み付けをする。例えば、点灯領域の大きさを２２：２１：２０とい
う比率にする。こうすることにより、３ビットつまり８階調表示が可能となる。
副画素の点灯領域に重み付けをする。例えば、点灯領域の大きさを２２：２１：２０とい
う比率にする。こうすることにより、３ビットつまり８階調表示が可能となる。
なお、副画素５６０６ａ、副画素５６０６ｂ、副画素５６０６ｃのそれぞれの第１スイッ
チ５６０７は信号線Ｄに接続されている。そして、副画素５６０６ａの第１スイッチ５６
０７は走査線駆動回路５６０４から走査線Ｓａに入力する信号により、副画素５６０６ｂ
の第１スイッチ５６０７は走査線駆動回路５６０４から走査線Ｓｂに入力する信号により
、副画素５６０６ｃの第１スイッチ５６０７は走査線駆動回路５６０４から走査線Ｓｃに
入力する信号によりオンオフを制御する。つまり、選択されている画素は、第１スイッチ
５６０７がオンしている。そして、アナログ電圧保持回路５６０９又はデジタル信号メモ
リ回路５６１０にそれぞれの信号線からアナログ電圧又はデジタル信号を書き込む。
チ５６０７は信号線Ｄに接続されている。そして、副画素５６０６ａの第１スイッチ５６
０７は走査線駆動回路５６０４から走査線Ｓａに入力する信号により、副画素５６０６ｂ
の第１スイッチ５６０７は走査線駆動回路５６０４から走査線Ｓｂに入力する信号により
、副画素５６０６ｃの第１スイッチ５６０７は走査線駆動回路５６０４から走査線Ｓｃに
入力する信号によりオンオフを制御する。つまり、選択されている画素は、第１スイッチ
５６０７がオンしている。そして、アナログ電圧保持回路５６０９又はデジタル信号メモ
リ回路５６１０にそれぞれの信号線からアナログ電圧又はデジタル信号を書き込む。
つまり、動画表示の場合、走査線Ｓａ、走査線Ｓｂ、走査線Ｓｃに順次信号を入力して各
副画素の第１スイッチ５６０７をオンにし、第２スイッチ５６０８でアナログ電圧保持回
路５６０９を選択する。そして、第１の信号線駆動回路５６０１から信号線Ｄへビデオ信
号に相当するアナログ電圧が入力される。そして、各副画素のアナログ電圧保持回路５６
０９に順次アナログ電圧が保持される。なお、このとき各副画素が選択されている間の信
号線Ｄに入力されるアナログ電圧は概略等しい電圧とする。よって、アナログ電圧の大き
さによって、階調を表すことができる。
副画素の第１スイッチ５６０７をオンにし、第２スイッチ５６０８でアナログ電圧保持回
路５６０９を選択する。そして、第１の信号線駆動回路５６０１から信号線Ｄへビデオ信
号に相当するアナログ電圧が入力される。そして、各副画素のアナログ電圧保持回路５６
０９に順次アナログ電圧が保持される。なお、このとき各副画素が選択されている間の信
号線Ｄに入力されるアナログ電圧は概略等しい電圧とする。よって、アナログ電圧の大き
さによって、階調を表すことができる。
一方、静止画表示の場合、走査線Ｓａ、走査線Ｓｂ、走査線Ｓｃに順次信号を入力して各
副画素の第１スイッチ５６０７をオンにし、第２スイッチ５６０８でデジタル信号メモリ
回路５６１０を選択する。そして、第２の信号線駆動回路５６０２から信号線Ｄへビデオ
信号に相当するデジタル信号が入力される。そして、デジタル信号が各副画素のデジタル
信号メモリ回路５６１０に順次記憶される。なお、このとき各副画素が選択されている間
にそれぞれの副画素の点灯領域の大きさに対応した各ビットのデジタル信号が入力される
。よって、デジタル信号によって各副画素の点灯又は非点灯を選択することにより、階調
を表すことができる。
副画素の第１スイッチ５６０７をオンにし、第２スイッチ５６０８でデジタル信号メモリ
回路５６１０を選択する。そして、第２の信号線駆動回路５６０２から信号線Ｄへビデオ
信号に相当するデジタル信号が入力される。そして、デジタル信号が各副画素のデジタル
信号メモリ回路５６１０に順次記憶される。なお、このとき各副画素が選択されている間
にそれぞれの副画素の点灯領域の大きさに対応した各ビットのデジタル信号が入力される
。よって、デジタル信号によって各副画素の点灯又は非点灯を選択することにより、階調
を表すことができる。
本発明の表示装置は、静止画表示の場合において、一部の画像が書き換えられるとき、書
き換えが行われない画素行への信号の書き込みを停止する。
き換えが行われない画素行への信号の書き込みを停止する。
つまり、一フレーム前の画素行のビデオ信号のデータが書き込みを行う画素行のデータと
一致する場合、走査線駆動回路はその画素行を選択しないようにする出力制御手段を有し
ている。
一致する場合、走査線駆動回路はその画素行を選択しないようにする出力制御手段を有し
ている。
また、図５７にアナログ電圧保持回路とデジタル信号メモリ回路を有する画素の構成例を
示す。画素は画素選択スイッチ５７０１と、第１のスイッチ５７０２と、第２のスイッチ
５７０３と、第３のスイッチ５７０４と、第１のインバータ５７０５と第２のインバータ
５７０６と表示素子５７０８と、信号線５７０９と、容量素子５７１０とを有する。
示す。画素は画素選択スイッチ５７０１と、第１のスイッチ５７０２と、第２のスイッチ
５７０３と、第３のスイッチ５７０４と、第１のインバータ５７０５と第２のインバータ
５７０６と表示素子５７０８と、信号線５７０９と、容量素子５７１０とを有する。
画素に信号を書き込む際には、画素選択スイッチ５７０１をオンにする。
ここで、動画表示のときには、第１のスイッチ５７０２及び第２のスイッチ５７０３をオ
フにする。なお、第３のスイッチ５７０４はオンでもオフでもどちらでもよい。そして、
信号線５７０９からビデオ信号に相当するアナログ電圧が入力され、容量素子５７１０に
このアナログ電圧分の電荷が蓄積される。そして、画素選択スイッチ５７０１をオフする
ことにより、容量素子５７１０にこのアナログ電圧が保持される。
フにする。なお、第３のスイッチ５７０４はオンでもオフでもどちらでもよい。そして、
信号線５７０９からビデオ信号に相当するアナログ電圧が入力され、容量素子５７１０に
このアナログ電圧分の電荷が蓄積される。そして、画素選択スイッチ５７０１をオフする
ことにより、容量素子５７１０にこのアナログ電圧が保持される。
こうして、アナログ電圧にしたがって階調が表現される。
一方、静止画表示のときには、まず第１のスイッチ５７０２をオンにし、第２のスイッチ
５７０３をオフにする。そして、第３のスイッチ５７０４をオフからオンにする。そして
、信号線５７０９からビデオ信号に相当するデジタル信号が第１のインバータ５７０５に
入力され、第１のインバータ５７０５からの出力が第２のインバータ５７０６に入力され
る。すると、第２のインバータ５７０６の出力が容量素子５７１０及び表示素子５７０８
に入力される。そして、画素選択スイッチ５７０１をオフしても、第２のインバータ５７
０６の出力を表示素子５７０８の画素電極に入力し続けることができる。なお、デジタル
信号による駆動能力が高い場合には第１のスイッチ５７０２と第３のスイッチ５７０４と
を同時にオンしてもよい。
５７０３をオフにする。そして、第３のスイッチ５７０４をオフからオンにする。そして
、信号線５７０９からビデオ信号に相当するデジタル信号が第１のインバータ５７０５に
入力され、第１のインバータ５７０５からの出力が第２のインバータ５７０６に入力され
る。すると、第２のインバータ５７０６の出力が容量素子５７１０及び表示素子５７０８
に入力される。そして、画素選択スイッチ５７０１をオフしても、第２のインバータ５７
０６の出力を表示素子５７０８の画素電極に入力し続けることができる。なお、デジタル
信号による駆動能力が高い場合には第１のスイッチ５７０２と第３のスイッチ５７０４と
を同時にオンしてもよい。
デジタル信号が画素に書き込まれると、図５８（Ａ）のようにデジタル信号が記憶される
。つまり、矢印に示すように第１のインバータ５７０５の出力が第２のインバータ５７０
６の入力を設定し、第２のインバータ５７０６の出力が第１のインバータ５７０５の入力
を設定するので、画素への書き込みが行われた際のデジタル信号を記憶し続けることがで
きる。
。つまり、矢印に示すように第１のインバータ５７０５の出力が第２のインバータ５７０
６の入力を設定し、第２のインバータ５７０６の出力が第１のインバータ５７０５の入力
を設定するので、画素への書き込みが行われた際のデジタル信号を記憶し続けることがで
きる。
なお、表示素子５７０８に液晶素子を適用する場合、液晶素子に直流電圧が長期間に渡っ
て印加されると、液晶素子は焼き付きなどを生じるため、定期的に液晶素子へ印加する電
圧を反転することがよい。よって、画素選択スイッチ５７０１をオフにし、第３のスイッ
チ５７０４をオンにした状態で、図５８（Ｂ）に示すように定期的に第１のスイッチ５７
０２と第２のスイッチ５７０３とを交互にオンオフする。そして、この第１のスイッチ５
７０２と第２のスイッチ５７０３とを定期的にオンオフするタイミングで対向電極５７１
１に設定する電位も変化させ、白表示の画素においては、表示素子５７０８に印加する電
圧を交流電圧が印加されるようにする。一方、黒表示の画素においては、表示素子５７０
８に印加される電圧は、液晶素子のしきい値電圧以下となるようにする。
て印加されると、液晶素子は焼き付きなどを生じるため、定期的に液晶素子へ印加する電
圧を反転することがよい。よって、画素選択スイッチ５７０１をオフにし、第３のスイッ
チ５７０４をオンにした状態で、図５８（Ｂ）に示すように定期的に第１のスイッチ５７
０２と第２のスイッチ５７０３とを交互にオンオフする。そして、この第１のスイッチ５
７０２と第２のスイッチ５７０３とを定期的にオンオフするタイミングで対向電極５７１
１に設定する電位も変化させ、白表示の画素においては、表示素子５７０８に印加する電
圧を交流電圧が印加されるようにする。一方、黒表示の画素においては、表示素子５７０
８に印加される電圧は、液晶素子のしきい値電圧以下となるようにする。
例えば、信号線５７０９から入力されるデジタル信号（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄ
ａｔａ）がＨｉｇｈ（Ｈレベルともいう）のときに、その画素が点灯（白表示）、デジタ
ル信号（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄａｔａ）がＬｏｗ（Ｌレベルともいう）のとき
に、その画素が非点灯（黒表示）となる場合について図５９を用いて説明する。このとき
、画素への信号書き込み期間には対向電極５７１１に設定する電位はＬレベルにしておく
。書き込み時間（画素への信号書き込み期間のうち、選択されている画素へ信号を書き込
む時間をいう）には、画素選択スイッチ５７０１をオン（ｏｎ）、第１のスイッチ５７０
２をオン（ｏｎ）、第２のスイッチ５７０３をオフ（ｏｆｆ）にした状態で、第３のスイ
ッチ５７０４をオフ（ｏｆｆ）からオン（ｏｎ）にする。そして、静止画表示期間には、
画素選択スイッチ５７０１はオフ（ｏｆｆ）にし、第３のスイッチをオン（ｏｎ）にして
おく。
ａｔａ）がＨｉｇｈ（Ｈレベルともいう）のときに、その画素が点灯（白表示）、デジタ
ル信号（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄａｔａ）がＬｏｗ（Ｌレベルともいう）のとき
に、その画素が非点灯（黒表示）となる場合について図５９を用いて説明する。このとき
、画素への信号書き込み期間には対向電極５７１１に設定する電位はＬレベルにしておく
。書き込み時間（画素への信号書き込み期間のうち、選択されている画素へ信号を書き込
む時間をいう）には、画素選択スイッチ５７０１をオン（ｏｎ）、第１のスイッチ５７０
２をオン（ｏｎ）、第２のスイッチ５７０３をオフ（ｏｆｆ）にした状態で、第３のスイ
ッチ５７０４をオフ（ｏｆｆ）からオン（ｏｎ）にする。そして、静止画表示期間には、
画素選択スイッチ５７０１はオフ（ｏｆｆ）にし、第３のスイッチをオン（ｏｎ）にして
おく。
そして、図５９に示すように、書き込み時間（画素への信号書き込み期間のうち、選択さ
れている画素へ信号を書き込む時間をいう）に信号線５７０９からＨｉｇｈのデジタル信
号（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄａｔａ）が入力される画素では、静止画表示期間に
おいて、第１のスイッチ５７０２がオン（ｏｎ）、第２のスイッチ５７０３がオフ（ｏｆ
ｆ）し、第２のインバータ５７０６のＨレベルの出力が表示素子５７０８の画素電極に入
力されるとき、表示素子５７０８の対向電極５７１１にはＬレベルの電位を設定する。ま
た、第１のスイッチ５７０２がオフ（ｏｆｆ）、第２のスイッチ５７０３がオン（ｏｎ）
し、第１のインバータ５７０５のＬレベルの出力が表示素子５７０８の画素電極に入力さ
れるとき、表示素子５７０８の対向電極５７１１にはＨレベルの電位を設定する。こうし
て、表示素子５７０８に交流電圧を印加し続けることができる。
れている画素へ信号を書き込む時間をいう）に信号線５７０９からＨｉｇｈのデジタル信
号（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄａｔａ）が入力される画素では、静止画表示期間に
おいて、第１のスイッチ５７０２がオン（ｏｎ）、第２のスイッチ５７０３がオフ（ｏｆ
ｆ）し、第２のインバータ５７０６のＨレベルの出力が表示素子５７０８の画素電極に入
力されるとき、表示素子５７０８の対向電極５７１１にはＬレベルの電位を設定する。ま
た、第１のスイッチ５７０２がオフ（ｏｆｆ）、第２のスイッチ５７０３がオン（ｏｎ）
し、第１のインバータ５７０５のＬレベルの出力が表示素子５７０８の画素電極に入力さ
れるとき、表示素子５７０８の対向電極５７１１にはＨレベルの電位を設定する。こうし
て、表示素子５７０８に交流電圧を印加し続けることができる。
一方、書き込み時間（画素への信号書き込み期間のうち、選択されている画素へ信号を書
き込む時間をいう）に信号線５７０９からＬｏｗのデジタル信号（Ｄｉｇｉｔａｌ Ｖｉ
ｄｅｏ Ｄａｔａ）が入力される画素では、静止画表示期間において、第１のスイッチ５
７０２がオン（ｏｎ）、第２のスイッチ５７０３がオフ（ｏｆｆ）し、第２のインバータ
５７０６のＬレベルの出力が表示素子５７０８の画素電極に入力されるとき、表示素子５
７０８の対向電極５７１１にはＬレベルの電位を設定する。また、第１のスイッチ５７０
２がオフ（ｏｆｆ）、第２のスイッチ５７０３がオン（ｏｎ）し、第１のインバータ５７
０５のＨレベルの出力が表示素子５７０８の画素電極に入力されるとき、表示素子５７０
８の対向電極５７１１にはＨレベルの電位を設定する。こうして、表示素子５７０８に印
加される電圧は液晶素子のしきい値電圧以下の電圧とすることができる。
き込む時間をいう）に信号線５７０９からＬｏｗのデジタル信号（Ｄｉｇｉｔａｌ Ｖｉ
ｄｅｏ Ｄａｔａ）が入力される画素では、静止画表示期間において、第１のスイッチ５
７０２がオン（ｏｎ）、第２のスイッチ５７０３がオフ（ｏｆｆ）し、第２のインバータ
５７０６のＬレベルの出力が表示素子５７０８の画素電極に入力されるとき、表示素子５
７０８の対向電極５７１１にはＬレベルの電位を設定する。また、第１のスイッチ５７０
２がオフ（ｏｆｆ）、第２のスイッチ５７０３がオン（ｏｎ）し、第１のインバータ５７
０５のＨレベルの出力が表示素子５７０８の画素電極に入力されるとき、表示素子５７０
８の対向電極５７１１にはＨレベルの電位を設定する。こうして、表示素子５７０８に印
加される電圧は液晶素子のしきい値電圧以下の電圧とすることができる。
また、なお、静止画表示のときには、面積階調法などを用いて、階調を表現することがで
きる。
きる。
図６０を用いて面積階調を適用した場合について簡単に説明する。画素は副画素６０００
ａ、副画素６０００ｂ、副画素６０００ｃを有する。この副画素の点灯領域に重み付けを
する。例えば、点灯領域の大きさを２０：２１：２２という比率にする。こうすることに
より、３ビットつまり８階調表示が可能となる。
ａ、副画素６０００ｂ、副画素６０００ｃを有する。この副画素の点灯領域に重み付けを
する。例えば、点灯領域の大きさを２０：２１：２２という比率にする。こうすることに
より、３ビットつまり８階調表示が可能となる。
なお、図６０の画素選択スイッチ６００１、第１のスイッチ６００２、第２のスイッチ６
００３、第３のスイッチ６００４、第１のインバータ６００５、第２のインバータ６００
６、表示素子６００８、容量素子６０１０は、それぞれ図５７の画素の画素選択スイッチ
５７０１、第１のスイッチ５７０２、第２のスイッチ５７０３、第３のスイッチ５７０４
、第１のインバータ５７０５、第２のインバータ５７０６、表示素子５７０８、容量素子
５７１０に相応する。そして、図５７に示す信号線５７０９として、図６０ではそれぞれ
の副画素毎に設けられている。つまり、副画素６０００ａの画素選択スイッチ６００１は
信号線Ｄａと、副画素６０００ｂの画素選択スイッチ６００１は信号線Ｄｂと、副画素６
０００ｃの画素選択スイッチ６００１は信号線Ｄｃと接続されている。そして、それぞれ
の信号線からそれぞれの副画素の点灯領域の大きさに対応した各ビットのデジタル信号が
入力される。よって、デジタル信号によって各副画素の点灯又は非点灯を選択することに
より、階調を表すことができる。
００３、第３のスイッチ６００４、第１のインバータ６００５、第２のインバータ６００
６、表示素子６００８、容量素子６０１０は、それぞれ図５７の画素の画素選択スイッチ
５７０１、第１のスイッチ５７０２、第２のスイッチ５７０３、第３のスイッチ５７０４
、第１のインバータ５７０５、第２のインバータ５７０６、表示素子５７０８、容量素子
５７１０に相応する。そして、図５７に示す信号線５７０９として、図６０ではそれぞれ
の副画素毎に設けられている。つまり、副画素６０００ａの画素選択スイッチ６００１は
信号線Ｄａと、副画素６０００ｂの画素選択スイッチ６００１は信号線Ｄｂと、副画素６
０００ｃの画素選択スイッチ６００１は信号線Ｄｃと接続されている。そして、それぞれ
の信号線からそれぞれの副画素の点灯領域の大きさに対応した各ビットのデジタル信号が
入力される。よって、デジタル信号によって各副画素の点灯又は非点灯を選択することに
より、階調を表すことができる。
続いて、アナログ電圧保持回路とデジタル信号メモリ回路を有する画素の他の構成例を図
６１に示す。画素は第１の画素選択スイッチ６１０１と、第２の画素選択スイッチ６１０
４と、第１の容量素子６１０２と、第２の容量素子６１０５と、表示素子６１０３と、ト
ランジスタ６１０６と、第１のスイッチ６１０７と、第２のスイッチ６１０８と、信号線
６１０９と、第１の電源線６１１０と、第２の電源線６１１１とを有する。第１の電源線
６１１０にはＶｒｅｆｈとＶｒｅｆｌが交互に設定され、第２の電源線６１１１にはＶｃ
ｏｍが設定されている。ここで、Ｖｒｅｆｈは、（Ｖｒｅｆｈ＞Ｖｃｏｍ）且つ（Ｖｒｅ
ｆｈ−Ｖｃｏｍ）＞ＶＬＣＤ 、Ｖｒｅｆｌは、（Ｖｒｅｆｌ＜Ｖｃｏｍ）且つ（Ｖｃｏ
ｍ−Ｖｒｅｆｌ）＞ＶＬＣＤ を満たすような電位であり、Ｖｒｅｆｈ又はＶｒｅｆｌを
表示素子６１０３の一方の電極に設定し、Ｖｃｏｍを他方の電極に設定したときに、表示
素子６１０３にしきい値電圧ＶＬＣＤ以上の電圧が印加されるようにする。また、表示素
子６１０３の対向電極６１１２には、第２の電源線６１１１と概略等しい電位を設定して
おく。つまり、表示素子６１０３の画素電極にＶｃｏｍが設定されたときに、画素電極の
電位と対向電極の電位との電位差が表示素子６１０３のしきい値電圧ＶＬＣＤ以下となる
ようにする。
６１に示す。画素は第１の画素選択スイッチ６１０１と、第２の画素選択スイッチ６１０
４と、第１の容量素子６１０２と、第２の容量素子６１０５と、表示素子６１０３と、ト
ランジスタ６１０６と、第１のスイッチ６１０７と、第２のスイッチ６１０８と、信号線
６１０９と、第１の電源線６１１０と、第２の電源線６１１１とを有する。第１の電源線
６１１０にはＶｒｅｆｈとＶｒｅｆｌが交互に設定され、第２の電源線６１１１にはＶｃ
ｏｍが設定されている。ここで、Ｖｒｅｆｈは、（Ｖｒｅｆｈ＞Ｖｃｏｍ）且つ（Ｖｒｅ
ｆｈ−Ｖｃｏｍ）＞ＶＬＣＤ 、Ｖｒｅｆｌは、（Ｖｒｅｆｌ＜Ｖｃｏｍ）且つ（Ｖｃｏ
ｍ−Ｖｒｅｆｌ）＞ＶＬＣＤ を満たすような電位であり、Ｖｒｅｆｈ又はＶｒｅｆｌを
表示素子６１０３の一方の電極に設定し、Ｖｃｏｍを他方の電極に設定したときに、表示
素子６１０３にしきい値電圧ＶＬＣＤ以上の電圧が印加されるようにする。また、表示素
子６１０３の対向電極６１１２には、第２の電源線６１１１と概略等しい電位を設定して
おく。つまり、表示素子６１０３の画素電極にＶｃｏｍが設定されたときに、画素電極の
電位と対向電極の電位との電位差が表示素子６１０３のしきい値電圧ＶＬＣＤ以下となる
ようにする。
本画素の動作について説明する。動画表示の場合には、図６２に示すように、第１の画素
選択スイッチ６１０１をオンにし、第２の画素選択スイッチ６１０４、第１のスイッチ６
１０７及び第２のスイッチ６１０８をオフにしておく。そして、信号線６１０９には、画
素の階調にしたがったアナログ電位が入力される。このアナログ電位がビデオ信号に相当
する。なお、図６２は図６１の画素と同じ構成であるため、符号については図６１を参照
されたい。
選択スイッチ６１０１をオンにし、第２の画素選択スイッチ６１０４、第１のスイッチ６
１０７及び第２のスイッチ６１０８をオフにしておく。そして、信号線６１０９には、画
素の階調にしたがったアナログ電位が入力される。このアナログ電位がビデオ信号に相当
する。なお、図６２は図６１の画素と同じ構成であるため、符号については図６１を参照
されたい。
続いて、静止画表示の場合について説明する。静止画表示の場合には、まず、第２の画素
選択スイッチ６１０４をオンにし、第１の画素選択スイッチ６１０１、第１のスイッチ６
１０７及び第２のスイッチ６１０８をオフにする。そして、信号線６１０９には、デジタ
ル信号が入力される。このデジタル信号がビデオ信号に相当する。すると、図６３（Ａ）
に示すように第２の容量素子６１０５にこの信号が書き込まれる。
選択スイッチ６１０４をオンにし、第１の画素選択スイッチ６１０１、第１のスイッチ６
１０７及び第２のスイッチ６１０８をオフにする。そして、信号線６１０９には、デジタ
ル信号が入力される。このデジタル信号がビデオ信号に相当する。すると、図６３（Ａ）
に示すように第２の容量素子６１０５にこの信号が書き込まれる。
次に、第２の画素選択スイッチ６１０４をオフにし、第１の画素選択スイッチ６１０１及
び第２のスイッチ６１０８をオフにしたまま第１のスイッチ６１０７をオンにする。する
と、図６３（Ｂ）に示すように第１の電源線６１１０の電位Ｖｒｅｆｈが第１の容量素子
６１０２の一方の電極に設定される。そして、第１の容量素子６１０２の他方の電極には
第２の電源線６１１１の電位Ｖｃｏｍが設定されていることから、容量素子６１０２には
電位差（Ｖｒｅｆｈ−Ｖｃｏｍ）分の電荷が蓄積される。なお、このとき表示素子６１０
３の画素電極には電源電位Ｖｒｅｆｈの電位が設定されている。
び第２のスイッチ６１０８をオフにしたまま第１のスイッチ６１０７をオンにする。する
と、図６３（Ｂ）に示すように第１の電源線６１１０の電位Ｖｒｅｆｈが第１の容量素子
６１０２の一方の電極に設定される。そして、第１の容量素子６１０２の他方の電極には
第２の電源線６１１１の電位Ｖｃｏｍが設定されていることから、容量素子６１０２には
電位差（Ｖｒｅｆｈ−Ｖｃｏｍ）分の電荷が蓄積される。なお、このとき表示素子６１０
３の画素電極には電源電位Ｖｒｅｆｈの電位が設定されている。
続いて、第１の画素選択スイッチ６１０１及び第２の画素選択スイッチ６１０４をオフに
したまま、第１のスイッチ６１０７をオフにし、第２のスイッチ６１０８をオンにする。
すると、トランジスタ６１０６は、第２の容量素子６１０５に書き込まれたデジタル信号
にしたがってそのオンオフが制御される。
したまま、第１のスイッチ６１０７をオフにし、第２のスイッチ６１０８をオンにする。
すると、トランジスタ６１０６は、第２の容量素子６１０５に書き込まれたデジタル信号
にしたがってそのオンオフが制御される。
つまり、第２の容量素子６１０５に書き込まれたデジタル信号がＨレベルのときには、ト
ランジスタ６１０６がオンするため図６３（ｃ）に示すように第２の電源線６１１１の電
位Ｖｃｏｍが第１の容量素子６１０２の両電極に設定される。そして、表示素子６１０３
の画素電極にはＶｃｏｍの電位が設定される。なお、表示素子６１０３の対向電極６１１
２には、Ｖｃｏｍと概略等しい電位が設定してあるため、このとき表示素子６１０３には
ほとんど電圧が印加されない。よって、この画素は非点灯となる。一方、第２の容量素子
６１０５に書き込まれたデジタル信号がＬレベルのときには、トランジスタ６１０６がオ
フするため図６３（ｄ）に示すように、そのまま第１の容量素子６１０２は電圧を保持す
る。よって、表示素子６１０３の画素電極に設定される電位はＶｒｅｆｈのままなので、
この画素は点灯する。
ランジスタ６１０６がオンするため図６３（ｃ）に示すように第２の電源線６１１１の電
位Ｖｃｏｍが第１の容量素子６１０２の両電極に設定される。そして、表示素子６１０３
の画素電極にはＶｃｏｍの電位が設定される。なお、表示素子６１０３の対向電極６１１
２には、Ｖｃｏｍと概略等しい電位が設定してあるため、このとき表示素子６１０３には
ほとんど電圧が印加されない。よって、この画素は非点灯となる。一方、第２の容量素子
６１０５に書き込まれたデジタル信号がＬレベルのときには、トランジスタ６１０６がオ
フするため図６３（ｄ）に示すように、そのまま第１の容量素子６１０２は電圧を保持す
る。よって、表示素子６１０３の画素電極に設定される電位はＶｒｅｆｈのままなので、
この画素は点灯する。
続いて、次のフレーム期間において、第１の電源線６１１０に設定する電位をＶｒｅｆｌ
にして同様の動作を行う。すると、点灯する画素の表示素子６１０３には、前のフレーム
期間表示素子６１０３とは逆のバイアスの電圧が印加される。こうして、１フレーム期間
毎に第１の電源線６１１０に設定する電位を変化させることにより、表示素子６１０３へ
印加するバイアスの向きを変えることができるため、表示素子６１０３の焼き付きを防止
することができる。
にして同様の動作を行う。すると、点灯する画素の表示素子６１０３には、前のフレーム
期間表示素子６１０３とは逆のバイアスの電圧が印加される。こうして、１フレーム期間
毎に第１の電源線６１１０に設定する電位を変化させることにより、表示素子６１０３へ
印加するバイアスの向きを変えることができるため、表示素子６１０３の焼き付きを防止
することができる。
なお、第２の容量素子６１０５に保持されたデジタル信号は、トランジスタ６１０６のオ
ンオフを制御することができればよいため、第２の容量素子６１０５に蓄積された電荷が
多少放電してしまっても正常に動作することができる。よって、画素へのデジタル信号の
周期的な書き換えは、数フレーム期間又は十数フレーム期間毎に行えばよい。よって、消
費電力を低減することが可能である。
ンオフを制御することができればよいため、第２の容量素子６１０５に蓄積された電荷が
多少放電してしまっても正常に動作することができる。よって、画素へのデジタル信号の
周期的な書き換えは、数フレーム期間又は十数フレーム期間毎に行えばよい。よって、消
費電力を低減することが可能である。
なお、静止画表示の場合において、一部の画像が変化するとき、画素へのデジタル信号の
周期的な書き換えとは別に、画素への信号の書き換えを行う。この場合において、本発明
の表示装置は、画点灯又は非点灯の状態が変化する画素が含まれる画素行のみ、周期的な
書き換えとは別に画素への信号の書き換えを行う。つまり、画素へ信号の書き込みを行う
画素行のデジタル信号のデータが、すでに画素へ書き込まれているデジタル信号のデータ
と同じ場合に、走査線駆動回路はその画素行を選択しない。
周期的な書き換えとは別に、画素への信号の書き換えを行う。この場合において、本発明
の表示装置は、画点灯又は非点灯の状態が変化する画素が含まれる画素行のみ、周期的な
書き換えとは別に画素への信号の書き換えを行う。つまり、画素へ信号の書き込みを行う
画素行のデジタル信号のデータが、すでに画素へ書き込まれているデジタル信号のデータ
と同じ場合に、走査線駆動回路はその画素行を選択しない。
よって、さらなる消費電力の低減を図ることが可能である。
なお、本発明の表示装置へ適用可能な画素構成は上記に限られない。そして、デジタル信
号メモリ回路には図５７に示したようにスタティックランダムアクセスメモリ（ＳＲＡＭ
：Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を用いてもよいし、図６
１に示したようなダイナミックランダムアクセスメモリ（ＤＲＡＭ：Ｄｙｎａｍｉｃ Ｒ
ａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を用いてもよい。または、これらを組み合わ
せてもよい。
号メモリ回路には図５７に示したようにスタティックランダムアクセスメモリ（ＳＲＡＭ
：Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を用いてもよいし、図６
１に示したようなダイナミックランダムアクセスメモリ（ＤＲＡＭ：Ｄｙｎａｍｉｃ Ｒ
ａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を用いてもよい。または、これらを組み合わ
せてもよい。
本実施例において、本発明の表示装置を表示部に有する携帯電話の構成例について図５０
を用いて説明する。
を用いて説明する。
表示パネル５０１０はハウジング５０００に脱着自在に組み込まれる。ハウジング５０
００は表示パネル５０１０のサイズに合わせて、形状や寸法を適宜変更することができる
。表示パネル５０１０を固定したハウジング５０００はプリント基板５００１に嵌入され
モジュールとして組み立てられる。
００は表示パネル５０１０のサイズに合わせて、形状や寸法を適宜変更することができる
。表示パネル５０１０を固定したハウジング５０００はプリント基板５００１に嵌入され
モジュールとして組み立てられる。
表示パネル５０１０はＦＰＣ５０１１を介してプリント基板５００１に接続される。プ
リント基板５００１には、スピーカ５００２、マイクロフォン５００３、送受信回路５０
０４、ＣＰＵ及びコントローラなどを含む信号処理回路５００５が形成されている。この
ようなモジュールと、入力手段５００６、バッテリ５００７を組み合わせ、筐体５００９
に収納する。表示パネル５０１０の画素部は筐体５００９に形成された開口窓から視認で
きように配置する。
リント基板５００１には、スピーカ５００２、マイクロフォン５００３、送受信回路５０
０４、ＣＰＵ及びコントローラなどを含む信号処理回路５００５が形成されている。この
ようなモジュールと、入力手段５００６、バッテリ５００７を組み合わせ、筐体５００９
に収納する。表示パネル５０１０の画素部は筐体５００９に形成された開口窓から視認で
きように配置する。
表示パネル５０１０は、画素部と一部の周辺駆動回路（複数の駆動回路のうち動作周波
数の低い駆動回路）を基板上にＴＦＴを用いて一体形成し、一部の周辺駆動回路（複数の
駆動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成し、そのＩＣチップを
ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）で表示パネル５０１０に実装しても良い。あるい
は、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）やプリ
ント基板を用いてガラス基板と接続してもよい。なお、一部の周辺駆動回路を基板上に画
素部と一体形成し、他の周辺駆動回路を形成したＩＣチップをＣＯＧ等で実装した表示パ
ネルの構成は図４２（ａ）に一例を示してある。このような構成とすることで、表示装置
の低消費電力化を図り、携帯電話機の一回の充電による使用時間を長くすることができる
。また、携帯電話機の低コスト化を図ることができる。
数の低い駆動回路）を基板上にＴＦＴを用いて一体形成し、一部の周辺駆動回路（複数の
駆動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成し、そのＩＣチップを
ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）で表示パネル５０１０に実装しても良い。あるい
は、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）やプリ
ント基板を用いてガラス基板と接続してもよい。なお、一部の周辺駆動回路を基板上に画
素部と一体形成し、他の周辺駆動回路を形成したＩＣチップをＣＯＧ等で実装した表示パ
ネルの構成は図４２（ａ）に一例を示してある。このような構成とすることで、表示装置
の低消費電力化を図り、携帯電話機の一回の充電による使用時間を長くすることができる
。また、携帯電話機の低コスト化を図ることができる。
また、さらに消費電力の低減を図るため、図４２（ｂ）に示すように、基板上にＴＦＴを
用いて画素部を形成し、全ての周辺駆動回路をＩＣチップ上に形成し、そのＩＣチップを
ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）などで表示パネルに実装しても良い。
用いて画素部を形成し、全ての周辺駆動回路をＩＣチップ上に形成し、そのＩＣチップを
ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）などで表示パネルに実装しても良い。
また、本実施例に示した構成は携帯電話の一例であって、本発明の表示装置はこのような
構成の携帯電話に限られず様々な構成の携帯電話に適用することができる。
構成の携帯電話に限られず様々な構成の携帯電話に適用することができる。
図４８は表示パネル４８０１と、回路基板４８０２を組み合わせたＥＬモジュールを示
している。表示パネル４８０１は画素部４８０３、走査線駆動回路４８０４及び信号線駆
動回路４８０５を有している。回路基板４８０２には、例えば、コントロール回路４８０
６や信号分割回路４８０７などが形成されている。表示パネル４８０１と回路基板４８０
２は接続配線４８０８によって接続されている。接続配線にはＦＰＣ等を用いることがで
きる。
している。表示パネル４８０１は画素部４８０３、走査線駆動回路４８０４及び信号線駆
動回路４８０５を有している。回路基板４８０２には、例えば、コントロール回路４８０
６や信号分割回路４８０７などが形成されている。表示パネル４８０１と回路基板４８０
２は接続配線４８０８によって接続されている。接続配線にはＦＰＣ等を用いることがで
きる。
表示パネル４８０１は、画素部と一部の周辺駆動回路（複数の駆動回路のうち動作周波数
の低い駆動回路）を基板上にＴＦＴを用いて一体形成し、一部の周辺駆動回路（複数の駆
動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成し、そのＩＣチップをＣ
ＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）などで表示パネル４８０１に実装するとよい。ある
いは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）やプ
リント基板を用いて表示パネル４８０１に実装しても良い。なお、一部の周辺駆動回路を
基板上に画素部と一体形成し、他の周辺駆動回路を形成したＩＣチップをＣＯＧ等で実装
した構成は図４２（ａ）に一例を示してある。
の低い駆動回路）を基板上にＴＦＴを用いて一体形成し、一部の周辺駆動回路（複数の駆
動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成し、そのＩＣチップをＣ
ＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）などで表示パネル４８０１に実装するとよい。ある
いは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）やプ
リント基板を用いて表示パネル４８０１に実装しても良い。なお、一部の周辺駆動回路を
基板上に画素部と一体形成し、他の周辺駆動回路を形成したＩＣチップをＣＯＧ等で実装
した構成は図４２（ａ）に一例を示してある。
また、さらに消費電力の低減を図るため、ガラス基板上にＴＦＴを用いて画素部を形成し
、全ての周辺駆動回路をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏ
ｎ Ｇｌａｓｓ）表示パネルに実装してもよい。なお、基板上に画素部を形成し、その基
板上に周辺駆動回路を形成したＩＣチップをＣＯＧ等で実装した構成は図４２（ｂ）に一
例を示してある。
、全ての周辺駆動回路をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏ
ｎ Ｇｌａｓｓ）表示パネルに実装してもよい。なお、基板上に画素部を形成し、その基
板上に周辺駆動回路を形成したＩＣチップをＣＯＧ等で実装した構成は図４２（ｂ）に一
例を示してある。
このＥＬモジュールによりＥＬテレビ受像機を完成させることができる。図４９は、Ｅ
Ｌテレビ受像機の主要な構成を示すブロック図である。チューナ４９０１は映像信号と音
声信号を受信する。映像信号は、映像信号増幅回路４９０２と、そこから出力される信号
を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路４９０３と、その映像
信号を駆動回路の入力仕様に変換するためのコントロール回路４８０６により処理される
。コントロール回路４８０６は、走査線側と信号線側にそれぞれ信号が出力する。デジタ
ル駆動する場合には、信号線側に信号分割回路４８０７を設け、入力デジタル信号をｍ個
に分割して供給する構成としても良い。
Ｌテレビ受像機の主要な構成を示すブロック図である。チューナ４９０１は映像信号と音
声信号を受信する。映像信号は、映像信号増幅回路４９０２と、そこから出力される信号
を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路４９０３と、その映像
信号を駆動回路の入力仕様に変換するためのコントロール回路４８０６により処理される
。コントロール回路４８０６は、走査線側と信号線側にそれぞれ信号が出力する。デジタ
ル駆動する場合には、信号線側に信号分割回路４８０７を設け、入力デジタル信号をｍ個
に分割して供給する構成としても良い。
チューナ４９０１で受信した信号のうち、音声信号は音声信号増幅回路４９０４に送ら
れ、その出力は音声信号処理回路４９０５を経てスピーカー４９０６に供給される。制御
回路４９０７は受信局（受信周波数）や音量の制御情報を入力部４９０８から受け、チュ
ーナ４９０１や音声信号処理回路４９０５に信号を送出する。
れ、その出力は音声信号処理回路４９０５を経てスピーカー４９０６に供給される。制御
回路４９０７は受信局（受信周波数）や音量の制御情報を入力部４９０８から受け、チュ
ーナ４９０１や音声信号処理回路４９０５に信号を送出する。
図２６（Ａ）に示すように、図４８のＥＬモジュールを筐体２６００１に組みこんで、
テレビ受像機を完成させることができる。ＥＬモジュールにより、表示部２６００３が形
成される。また、スピーカー２６００４、ビデオ入力端子２６００５などが適宜備えられ
ている。
テレビ受像機を完成させることができる。ＥＬモジュールにより、表示部２６００３が形
成される。また、スピーカー２６００４、ビデオ入力端子２６００５などが適宜備えられ
ている。
勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ
、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の
表示媒体として様々な用途に適用することができる。
、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の
表示媒体として様々な用途に適用することができる。
Claims (3)
- 第１乃至第４のスイッチと、
第１及び第２の容量素子と、
トランジスタと、
表示素子と、を有し、
前記第１のスイッチの第１の端子は、信号線に直接接続され、
前記第１のスイッチの第２の端子は、前記第１の容量素子の第１の端子に直接接続され、
前記第２のスイッチの第１の端子は、前記信号線に直接接続され、
前記第２のスイッチの第２の端子は、前記第２の容量素子の第１の端子に直接接続され、
前記第１の容量素子の第２の端子及び前記第２の容量素子の第２の端子は、第１の電源線に直接接続され、
前記表示素子の第１の端子は、前記第１のスイッチの前記第２の端子に直接接続され、
前記第３のスイッチの第１の端子は、第２の電源線に直接接続され、
前記第３のスイッチの第２の端子は、前記第１のスイッチの前記第２の端子に直接接続され、
前記第４のスイッチの第１の端子は、前記第１のスイッチの前記第２の端子及び前記第３のスイッチの前記第２の端子に直接接続され、
前記トランジスタのゲートは、前記第２のスイッチの前記第２の端子に直接接続され、
前記トランジスタのソースまたはドレインの一方は、前記第４のスイッチの第２の端子に直接接続され、
前記トランジスタのソースまたはドレインの他方は、前記第１の電源線に直接接続されることを特徴とする半導体装置。 - 請求項１において、
前記トランジスタはチャネル領域に化合物半導体を有することを特徴とする半導体装置。 - 請求項２において、
前記化合物半導体は、ＩｎとＧａとＺｎとを含むことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013180972A JP5663639B2 (ja) | 2005-05-20 | 2013-09-02 | 半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005148801 | 2005-05-20 | ||
| JP2005148801 | 2005-05-20 | ||
| JP2013180972A JP5663639B2 (ja) | 2005-05-20 | 2013-09-02 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006126462A Division JP2006350304A (ja) | 2005-05-20 | 2006-04-28 | 表示装置及びその駆動方法並びに電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014029538A JP2014029538A (ja) | 2014-02-13 |
| JP5663639B2 true JP5663639B2 (ja) | 2015-02-04 |
Family
ID=37425350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013180972A Expired - Fee Related JP5663639B2 (ja) | 2005-05-20 | 2013-09-02 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8847861B2 (ja) |
| JP (1) | JP5663639B2 (ja) |
| KR (1) | KR101317253B1 (ja) |
| CN (1) | CN1866340B (ja) |
Families Citing this family (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100638304B1 (ko) * | 2002-04-26 | 2006-10-26 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | Ｅｌ 표시 패널의 드라이버 회로 |
| US7439667B2 (en) | 2003-12-12 | 2008-10-21 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device with specific four color arrangement |
| TWI402539B (zh) * | 2003-12-17 | 2013-07-21 | Semiconductor Energy Lab | 顯示裝置和其製造方法 |
| US9922600B2 (en) * | 2005-12-02 | 2018-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US8138075B1 (en) | 2006-02-06 | 2012-03-20 | Eberlein Dietmar C | Systems and methods for the manufacture of flat panel devices |
| KR100944499B1 (ko) * | 2007-12-28 | 2010-03-03 | 신코엠 주식회사 | 휴대용 ａｍｏｌｅｄ의 저전력 디지털 구동장치 |
| JP2010128014A (ja) * | 2008-11-25 | 2010-06-10 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
| CN102201215A (zh) * | 2008-12-24 | 2011-09-28 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其驱动方法 |
| CN101762915B (zh) * | 2008-12-24 | 2013-04-17 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其驱动方法 |
| KR101933841B1 (ko) * | 2009-10-16 | 2018-12-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 및 이를 구비한 전자 장치 |
| KR102329497B1 (ko) * | 2009-11-13 | 2021-11-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 이 표시 장치를 구비한 전자 기기 |
| KR20180030255A (ko) * | 2009-11-30 | 2018-03-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치, 액정 표시 장치의 구동 방법, 및 이 액정 표시 장치를 구비하는 전자기기 |
| JP5491835B2 (ja) * | 2009-12-02 | 2014-05-14 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | 画素回路および表示装置 |
| EP2513893A4 (en) * | 2009-12-18 | 2016-09-07 | Semiconductor Energy Lab | Liquid crystal display device and electronic device |
| JP2012113965A (ja) * | 2010-11-25 | 2012-06-14 | Canon Inc | 有機ｅｌ表示装置 |
| JP2012113245A (ja) * | 2010-11-26 | 2012-06-14 | Canon Inc | 表示装置 |
| KR101818567B1 (ko) * | 2011-05-18 | 2018-02-22 | 삼성디스플레이 주식회사 | 표시 패널의 구동 방법 및 이를 수행하는 표시 장치 |
| CN103137081B (zh) * | 2011-11-22 | 2014-12-10 | 上海天马微电子有限公司 | 一种显示面板栅驱动电路及显示屏 |
| JPWO2013118219A1 (ja) | 2012-02-08 | 2015-05-11 | パナソニック株式会社 | Ｅｌ表示装置およびその製造方法 |
| KR20140000075A (ko) * | 2012-06-22 | 2014-01-02 | 삼성디스플레이 주식회사 | 파워 유닛 및 이를 구비하는 유기 발광 표시 장치 |
| KR102082794B1 (ko) | 2012-06-29 | 2020-02-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치의 구동 방법, 및 표시 장치 |
| US20140111558A1 (en) * | 2012-10-23 | 2014-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device and program |
| TWI600959B (zh) | 2013-01-24 | 2017-10-01 | 達意科技股份有限公司 | 電泳顯示器及其面板的驅動方法 |
| JP6067097B2 (ja) * | 2013-03-08 | 2017-01-25 | シャープ株式会社 | 液晶表示装置 |
| KR20230173231A (ko) | 2013-03-11 | 2023-12-26 | 매직 립, 인코포레이티드 | 증강 및 가상 현실을 위한 시스템 및 방법 |
| KR102560629B1 (ko) | 2013-03-15 | 2023-07-26 | 매직 립, 인코포레이티드 | 디스플레이 시스템 및 방법 |
| TWI485693B (zh) * | 2013-06-17 | 2015-05-21 | Novatek Microelectronics Corp | 源極驅動器 |
| KR102137042B1 (ko) * | 2014-03-31 | 2020-07-24 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| US10373991B2 (en) | 2015-08-19 | 2019-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device, operating method thereof, and electronic device |
| EP3374821A1 (en) * | 2015-09-23 | 2018-09-19 | Medintec B.V. | Video glasses |
| CN106571116A (zh) * | 2015-10-13 | 2017-04-19 | 中华映管股份有限公司 | 显示面板 |
| KR102617041B1 (ko) | 2015-12-28 | 2023-12-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 장치, 텔레비전 시스템, 및 전자 기기 |
| JP6906978B2 (ja) | 2016-02-25 | 2021-07-21 | 株式会社半導体エネルギー研究所 | 半導体装置、半導体ウェハ、および電子機器 |
| KR102546995B1 (ko) * | 2016-11-04 | 2023-06-26 | 삼성디스플레이 주식회사 | 표시 패널의 휘도 보상 방법 |
| WO2018155346A1 (ja) * | 2017-02-23 | 2018-08-30 | シャープ株式会社 | 駆動回路、マトリックス基板および表示装置 |
| CN206805075U (zh) * | 2017-06-06 | 2017-12-26 | 深圳Tcl新技术有限公司 | 直下式背光模组及显示装置 |
| US11536950B2 (en) * | 2017-12-29 | 2022-12-27 | Texas Instruments Incorporated | Capacitive-based determination of micromirror status |
| KR20230164225A (ko) | 2018-02-01 | 2023-12-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 기기 |
| US10854129B2 (en) | 2018-06-18 | 2020-12-01 | Apple Inc. | Hybrid architecture for zero border display |
| CN109003584B (zh) * | 2018-07-24 | 2020-06-26 | 惠科股份有限公司 | 显示装置及其显示面板 |
| CN112639579B (zh) | 2018-08-31 | 2023-09-15 | 奇跃公司 | 用于增强现实装置的空间分辨的动态调暗 |
| KR102693495B1 (ko) | 2018-10-08 | 2024-08-12 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102687516B1 (ko) * | 2018-12-12 | 2024-07-22 | 엘지디스플레이 주식회사 | 표시 장치 |
| JP2022517207A (ja) | 2019-01-11 | 2022-03-07 | マジック リープ， インコーポレイテッド | 種々の深度における仮想コンテンツの時間多重化された表示 |
| JP7286331B2 (ja) * | 2019-02-06 | 2023-06-05 | 株式会社ジャパンディスプレイ | 表示方法 |
| TWI698846B (zh) * | 2019-03-22 | 2020-07-11 | 大陸商北京集創北方科技股份有限公司 | 具led開路檢測功能的led顯示驅動電路、led開路檢測方法及led顯示裝置 |
| KR20220016350A (ko) * | 2020-07-30 | 2022-02-09 | 삼성디스플레이 주식회사 | 스캔 드라이버 및 표시 장치 |
| JP7492432B2 (ja) * | 2020-10-12 | 2024-05-29 | キヤノン株式会社 | 表示装置、電子装置および移動体 |
| CN112967663B (zh) * | 2020-11-16 | 2022-08-05 | 重庆康佳光电技术研究院有限公司 | Led驱动方法及驱动装置 |
| JP2022098627A (ja) * | 2020-12-22 | 2022-07-04 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| TWI796138B (zh) * | 2021-03-08 | 2023-03-11 | 瑞鼎科技股份有限公司 | 低功耗的顯示驅動裝置及方法 |
| US11735128B2 (en) * | 2021-03-19 | 2023-08-22 | Innolux Corporation | Driving method for display device |
| WO2024197636A1 (zh) * | 2023-03-29 | 2024-10-03 | 京东方科技集团股份有限公司 | 驱动电路、驱动方法、像素电路、显示面板和显示装置 |
Family Cites Families (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2784615B2 (ja) | 1991-10-16 | 1998-08-06 | 株式会社半導体エネルギー研究所 | 電気光学表示装置およびその駆動方法 |
| JP3476241B2 (ja) | 1994-02-25 | 2003-12-10 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置の表示方法 |
| KR0155890B1 (ko) * | 1995-09-28 | 1998-12-15 | 윤종용 | 화상 표시 장치의 다계조 표시 구동 방법 |
| JP2853764B2 (ja) | 1996-09-06 | 1999-02-03 | 日本電気株式会社 | Ｌｃｄドライバ |
| JP2000194305A (ja) | 1998-12-25 | 2000-07-14 | Fujitsu Ltd | 画像表示システム |
| JP3831156B2 (ja) | 1999-09-09 | 2006-10-11 | 株式会社日立製作所 | 画像表示装置および画像表示装置の駆動方法 |
| US6847341B2 (en) * | 2000-04-19 | 2005-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and method of driving the same |
| JP2001305511A (ja) | 2000-04-26 | 2001-10-31 | Mitsubishi Electric Corp | 液晶表示装置及び携帯電話機 |
| JP2002082659A (ja) | 2000-07-03 | 2002-03-22 | Victor Co Of Japan Ltd | 液晶表示装置 |
| US6828950B2 (en) * | 2000-08-10 | 2004-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of driving the same |
| TW507192B (en) | 2000-09-18 | 2002-10-21 | Sanyo Electric Co | Display device |
| JP3668115B2 (ja) | 2000-09-18 | 2005-07-06 | 三洋電機株式会社 | 表示装置 |
| JP5019668B2 (ja) | 2000-09-18 | 2012-09-05 | 三洋電機株式会社 | 表示装置及びその制御方法 |
| JP3711006B2 (ja) | 2000-09-18 | 2005-10-26 | 三洋電機株式会社 | 表示装置 |
| JP2002149104A (ja) | 2000-11-14 | 2002-05-24 | Advanced Display Inc | 表示装置 |
| JP2002358031A (ja) | 2001-06-01 | 2002-12-13 | Semiconductor Energy Lab Co Ltd | 発光装置及びその駆動方法 |
| JP4322479B2 (ja) | 2001-07-04 | 2009-09-02 | 東芝モバイルディスプレイ株式会社 | 平面表示装置 |
| US6784878B2 (en) | 2001-07-04 | 2004-08-31 | Kabushiki Kaisha Toshiba | Flat-panel display device |
| JP2003044017A (ja) | 2001-08-03 | 2003-02-14 | Nec Corp | 画像表示装置 |
| US7061014B2 (en) | 2001-11-05 | 2006-06-13 | Japan Science And Technology Agency | Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
| JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
| KR100940342B1 (ko) * | 2001-11-13 | 2010-02-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 그 구동방법 |
| JP4040866B2 (ja) | 2001-11-16 | 2008-01-30 | 株式会社東芝 | 表示装置 |
| JP2003167561A (ja) | 2001-12-04 | 2003-06-13 | Sony Corp | 表示装置およびこれを用いた携帯端末装置 |
| JP2003283271A (ja) * | 2002-01-17 | 2003-10-03 | Semiconductor Energy Lab Co Ltd | 電気回路 |
| KR100445433B1 (ko) | 2002-03-21 | 2004-08-21 | 삼성에스디아이 주식회사 | 유기 전계발광 표시 장치와 그 구동 방법 및 구동 장치 |
| JP4092132B2 (ja) * | 2002-04-26 | 2008-05-28 | Ｎｅｃエレクトロニクス株式会社 | 表示装置 |
| KR100864492B1 (ko) | 2002-05-03 | 2008-10-20 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
| JP2004062161A (ja) | 2002-06-07 | 2004-02-26 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法、電気光学装置の走査線選択方法及び電子機器 |
| EP1388842B1 (en) * | 2002-08-09 | 2013-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Multi-window display device and method of driving the same |
| WO2004086344A1 (ja) * | 2003-03-26 | 2004-10-07 | Semiconductor Energy Laboratory Co. Ltd. | 表示装置及びその駆動方法 |
| JP4393812B2 (ja) | 2003-07-18 | 2010-01-06 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
| US7683860B2 (en) * | 2003-12-02 | 2010-03-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device, driving method thereof, and element substrate |
| TWI232426B (en) | 2004-04-08 | 2005-05-11 | Toppoly Optoelectronics Corp | Circuitry and method for displaying of a monitor |
| JP4926463B2 (ja) | 2004-12-03 | 2012-05-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US20070035488A1 (en) | 2004-12-03 | 2007-02-15 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of display device |
-
2006
- 2006-05-08 US US11/430,129 patent/US8847861B2/en not_active Expired - Fee Related
- 2006-05-19 CN CN2006100824416A patent/CN1866340B/zh not_active Expired - Fee Related
- 2006-05-22 KR KR1020060045766A patent/KR101317253B1/ko active IP Right Grant
-
2013
- 2013-09-02 JP JP2013180972A patent/JP5663639B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1866340A (zh) | 2006-11-22 |
| CN1866340B (zh) | 2012-04-04 |
| JP2014029538A (ja) | 2014-02-13 |
| US20060267889A1 (en) | 2006-11-30 |
| KR20060120510A (ko) | 2006-11-27 |
| US8847861B2 (en) | 2014-09-30 |
| KR101317253B1 (ko) | 2013-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5663639B2 (ja) | 半導体装置 | |
| JP5679533B2 (ja) | 表示装置 | |
| US9047822B2 (en) | Display device where supply of clock signal to driver circuit is controlled | |
| JP5640066B2 (ja) | 半導体装置 | |
| JP6346145B2 (ja) | 表示装置 | |
| JP5848278B2 (ja) | 表示装置の駆動方法 | |
| JP2016035602A (ja) | 表示装置 | |
| JP5364235B2 (ja) | 表示装置 | |
| JP4693757B2 (ja) | 表示装置 | |
| JP5264014B2 (ja) | 半導体装置、表示装置及び電子機器 | |
| JP4999390B2 (ja) | 表示装置 | |
| JP2006350304A (ja) | 表示装置及びその駆動方法並びに電子機器 | |
| JP5177953B2 (ja) | 半導体装置及び表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140610 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141208 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5663639 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |