JP5640066B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5640066B2 JP5640066B2 JP2012270886A JP2012270886A JP5640066B2 JP 5640066 B2 JP5640066 B2 JP 5640066B2 JP 2012270886 A JP2012270886 A JP 2012270886A JP 2012270886 A JP2012270886 A JP 2012270886A JP 5640066 B2 JP5640066 B2 JP 5640066B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- transistor
- pixel
- signal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 75
- 239000003990 capacitor Substances 0.000 claims description 85
- 230000000295 complement effect Effects 0.000 description 132
- 239000010408 film Substances 0.000 description 130
- 239000010410 layer Substances 0.000 description 106
- 239000000758 substrate Substances 0.000 description 98
- 239000000872 buffer Substances 0.000 description 77
- 239000000463 material Substances 0.000 description 76
- 239000010936 titanium Substances 0.000 description 29
- 230000006870 function Effects 0.000 description 26
- 238000006243 chemical reaction Methods 0.000 description 23
- 238000000034 method Methods 0.000 description 23
- 150000002894 organic compounds Chemical class 0.000 description 23
- 238000005070 sampling Methods 0.000 description 23
- 238000012546 transfer Methods 0.000 description 23
- 230000002093 peripheral effect Effects 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 18
- 239000002184 metal Substances 0.000 description 18
- 239000002585 base Substances 0.000 description 16
- 239000011521 glass Substances 0.000 description 16
- 238000002347 injection Methods 0.000 description 16
- 239000007924 injection Substances 0.000 description 16
- 238000007789 sealing Methods 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 239000012212 insulator Substances 0.000 description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 description 12
- 239000012535 impurity Substances 0.000 description 11
- 239000010409 thin film Substances 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 9
- 150000001875 compounds Chemical class 0.000 description 9
- 230000005525 hole transport Effects 0.000 description 9
- 230000002441 reversible effect Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 239000002356 single layer Substances 0.000 description 8
- 238000009825 accumulation Methods 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 7
- 239000003566 sealing material Substances 0.000 description 7
- 239000011701 zinc Substances 0.000 description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 6
- 229910052744 lithium Inorganic materials 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 239000012788 optical film Substances 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 239000010453 quartz Substances 0.000 description 6
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 6
- 229910017073 AlLi Inorganic materials 0.000 description 5
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 5
- 229910017911 MgIn Inorganic materials 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000000565 sealant Substances 0.000 description 5
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 5
- 230000005236 sound signal Effects 0.000 description 5
- 229910052791 calcium Inorganic materials 0.000 description 4
- 239000011575 calcium Substances 0.000 description 4
- 238000012937 correction Methods 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- UHOVQNZJYSORNB-UHFFFAOYSA-N Benzene Chemical group C1=CC=CC=C1 UHOVQNZJYSORNB-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- -1 porphyrin compounds Chemical class 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- IYZMXHQDXZKNCY-UHFFFAOYSA-N 1-n,1-n-diphenyl-4-n,4-n-bis[4-(n-phenylanilino)phenyl]benzene-1,4-diamine Chemical compound C1=CC=CC=C1N(C=1C=CC(=CC=1)N(C=1C=CC(=CC=1)N(C=1C=CC=CC=1)C=1C=CC=CC=1)C=1C=CC(=CC=1)N(C=1C=CC=CC=1)C=1C=CC=CC=1)C1=CC=CC=C1 IYZMXHQDXZKNCY-UHFFFAOYSA-N 0.000 description 2
- DHDHJYNTEFLIHY-UHFFFAOYSA-N 4,7-diphenyl-1,10-phenanthroline Chemical compound C1=CC=CC=C1C1=CC=NC2=C1C=CC1=C(C=3C=CC=CC=3)C=CN=C21 DHDHJYNTEFLIHY-UHFFFAOYSA-N 0.000 description 2
- 241001270131 Agaricus moelleri Species 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000007983 Tris buffer Substances 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- UFVXQDWNSAGPHN-UHFFFAOYSA-K bis[(2-methylquinolin-8-yl)oxy]-(4-phenylphenoxy)alumane Chemical compound [Al+3].C1=CC=C([O-])C2=NC(C)=CC=C21.C1=CC=C([O-])C2=NC(C)=CC=C21.C1=CC([O-])=CC=C1C1=CC=CC=C1 UFVXQDWNSAGPHN-UHFFFAOYSA-K 0.000 description 2
- XJHCXCQVJFPJIK-UHFFFAOYSA-M caesium fluoride Chemical compound [F-].[Cs+] XJHCXCQVJFPJIK-UHFFFAOYSA-M 0.000 description 2
- 239000002041 carbon nanotube Substances 0.000 description 2
- 229910021393 carbon nanotube Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 150000004696 coordination complex Chemical class 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 239000007850 fluorescent dye Substances 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 150000002484 inorganic compounds Chemical class 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- PQXKHYXIUOZZFA-UHFFFAOYSA-M lithium fluoride Chemical compound [Li+].[F-] PQXKHYXIUOZZFA-UHFFFAOYSA-M 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- IBHBKWKFFTZAHE-UHFFFAOYSA-N n-[4-[4-(n-naphthalen-1-ylanilino)phenyl]phenyl]-n-phenylnaphthalen-1-amine Chemical group C1=CC=CC=C1N(C=1C2=CC=CC=C2C=CC=1)C1=CC=C(C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C3=CC=CC=C3C=CC=2)C=C1 IBHBKWKFFTZAHE-UHFFFAOYSA-N 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229920002620 polyvinyl fluoride Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- POILWHVDKZOXJZ-ARJAWSKDSA-M (z)-4-oxopent-2-en-2-olate Chemical compound C\C([O-])=C\C(C)=O POILWHVDKZOXJZ-ARJAWSKDSA-M 0.000 description 1
- UHXOHPVVEHBKKT-UHFFFAOYSA-N 1-(2,2-diphenylethenyl)-4-[4-(2,2-diphenylethenyl)phenyl]benzene Chemical group C=1C=C(C=2C=CC(C=C(C=3C=CC=CC=3)C=3C=CC=CC=3)=CC=2)C=CC=1C=C(C=1C=CC=CC=1)C1=CC=CC=C1 UHXOHPVVEHBKKT-UHFFFAOYSA-N 0.000 description 1
- VFMUXPQZKOKPOF-UHFFFAOYSA-N 2,3,7,8,12,13,17,18-octaethyl-21,23-dihydroporphyrin platinum Chemical compound [Pt].CCc1c(CC)c2cc3[nH]c(cc4nc(cc5[nH]c(cc1n2)c(CC)c5CC)c(CC)c4CC)c(CC)c3CC VFMUXPQZKOKPOF-UHFFFAOYSA-N 0.000 description 1
- FQJQNLKWTRGIEB-UHFFFAOYSA-N 2-(4-tert-butylphenyl)-5-[3-[5-(4-tert-butylphenyl)-1,3,4-oxadiazol-2-yl]phenyl]-1,3,4-oxadiazole Chemical compound C1=CC(C(C)(C)C)=CC=C1C1=NN=C(C=2C=C(C=CC=2)C=2OC(=NN=2)C=2C=CC(=CC=2)C(C)(C)C)O1 FQJQNLKWTRGIEB-UHFFFAOYSA-N 0.000 description 1
- YLYPIBBGWLKELC-RMKNXTFCSA-N 2-[2-[(e)-2-[4-(dimethylamino)phenyl]ethenyl]-6-methylpyran-4-ylidene]propanedinitrile Chemical compound C1=CC(N(C)C)=CC=C1\C=C\C1=CC(=C(C#N)C#N)C=C(C)O1 YLYPIBBGWLKELC-RMKNXTFCSA-N 0.000 description 1
- HONWGFNQCPRRFM-UHFFFAOYSA-N 2-n-(3-methylphenyl)-1-n,1-n,2-n-triphenylbenzene-1,2-diamine Chemical compound CC1=CC=CC(N(C=2C=CC=CC=2)C=2C(=CC=CC=2)N(C=2C=CC=CC=2)C=2C=CC=CC=2)=C1 HONWGFNQCPRRFM-UHFFFAOYSA-N 0.000 description 1
- OGGKVJMNFFSDEV-UHFFFAOYSA-N 3-methyl-n-[4-[4-(n-(3-methylphenyl)anilino)phenyl]phenyl]-n-phenylaniline Chemical group CC1=CC=CC(N(C=2C=CC=CC=2)C=2C=CC(=CC=2)C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C=C(C)C=CC=2)=C1 OGGKVJMNFFSDEV-UHFFFAOYSA-N 0.000 description 1
- 229920002799 BoPET Polymers 0.000 description 1
- 229910004261 CaF 2 Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 239000005041 Mylar™ Substances 0.000 description 1
- ZCQWOFVYLHDMMC-UHFFFAOYSA-N Oxazole Chemical compound C1=COC=N1 ZCQWOFVYLHDMMC-UHFFFAOYSA-N 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- FZWLAAWBMGSTSO-UHFFFAOYSA-N Thiazole Chemical compound C1=CSC=N1 FZWLAAWBMGSTSO-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- CUJRVFIICFDLGR-UHFFFAOYSA-N acetylacetonate Chemical compound CC(=O)[CH-]C(C)=O CUJRVFIICFDLGR-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 229910000272 alkali metal oxide Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 150000004982 aromatic amines Chemical class 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- WZJYKHNJTSNBHV-UHFFFAOYSA-N benzo[h]quinoline Chemical group C1=CN=C2C3=CC=CC=C3C=CC2=C1 WZJYKHNJTSNBHV-UHFFFAOYSA-N 0.000 description 1
- GQVWHWAWLPCBHB-UHFFFAOYSA-L beryllium;benzo[h]quinolin-10-olate Chemical compound [Be+2].C1=CC=NC2=C3C([O-])=CC=CC3=CC=C21.C1=CC=NC2=C3C([O-])=CC=CC3=CC=C21 GQVWHWAWLPCBHB-UHFFFAOYSA-L 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- XZCJVWCMJYNSQO-UHFFFAOYSA-N butyl pbd Chemical compound C1=CC(C(C)(C)C)=CC=C1C1=NN=C(C=2C=CC(=CC=2)C=2C=CC=CC=2)O1 XZCJVWCMJYNSQO-UHFFFAOYSA-N 0.000 description 1
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 1
- 229910001634 calcium fluoride Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000002772 conduction electron Substances 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- XCJYREBRNVKWGJ-UHFFFAOYSA-N copper(II) phthalocyanine Chemical compound [Cu+2].C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 XCJYREBRNVKWGJ-UHFFFAOYSA-N 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- UEEXRMUCXBPYOV-UHFFFAOYSA-N iridium;2-phenylpyridine Chemical compound [Ir].C1=CC=CC=C1C1=CC=CC=N1.C1=CC=CC=C1C1=CC=CC=N1.C1=CC=CC=C1C1=CC=CC=N1 UEEXRMUCXBPYOV-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- CNQCVBJFEGMYDW-UHFFFAOYSA-N lawrencium atom Chemical compound [Lr] CNQCVBJFEGMYDW-UHFFFAOYSA-N 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000003446 ligand Substances 0.000 description 1
- FUJCRWPEOMXPAD-UHFFFAOYSA-N lithium oxide Chemical compound [Li+].[Li+].[O-2] FUJCRWPEOMXPAD-UHFFFAOYSA-N 0.000 description 1
- 229910001947 lithium oxide Inorganic materials 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- DCZNSJVFOQPSRV-UHFFFAOYSA-N n,n-diphenyl-4-[4-(n-phenylanilino)phenyl]aniline Chemical group C1=CC=CC=C1N(C=1C=CC(=CC=1)C=1C=CC(=CC=1)N(C=1C=CC=CC=1)C=1C=CC=CC=1)C1=CC=CC=C1 DCZNSJVFOQPSRV-UHFFFAOYSA-N 0.000 description 1
- 150000004866 oxadiazoles Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 150000005041 phenanthrolines Chemical class 0.000 description 1
- IEQIEDJGQAUEQZ-UHFFFAOYSA-N phthalocyanine Chemical compound N1C(N=C2C3=CC=CC=C3C(N=C3C4=CC=CC=C4C(=N4)N3)=N2)=C(C=CC=C2)C2=C1N=C1C2=CC=CC=C2C4=N1 IEQIEDJGQAUEQZ-UHFFFAOYSA-N 0.000 description 1
- 229920000172 poly(styrenesulfonic acid) Polymers 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229940005642 polystyrene sulfonic acid Drugs 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 125000002943 quinolinyl group Chemical group N1=C(C=CC2=CC=CC=C12)* 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- OYQCBJZGELKKPM-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[O-2].[In+3] OYQCBJZGELKKPM-UHFFFAOYSA-N 0.000 description 1
- QEPMORHSGFRDLW-UHFFFAOYSA-L zinc;2-(2-hydroxyphenyl)-3h-1,3-benzoxazole-2-carboxylate Chemical compound [Zn+2].OC1=CC=CC=C1C1(C([O-])=O)OC2=CC=CC=C2N1.OC1=CC=CC=C1C1(C([O-])=O)OC2=CC=CC=C2N1 QEPMORHSGFRDLW-UHFFFAOYSA-L 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
- G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/861—Repairing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Description
、特に電流によって輝度が変化する電流駆動型発光素子で形成された画素や、その信号線
駆動回路を含む表示装置に関する。また、その駆動方法に関する。また、その表示装置を
表示部に有する電子機器に関する。
の表示装置が注目を浴びている。このような自発光型の表示装置に用いられる発光素子と
しては、有機発光ダイオード(OLED(Organic Light Emittin
g Diode))、有機EL素子、エレクトロルミネッセンス(Electro Lu
minescence:EL)素子などが注目を集めており、ELディスプレイなどに用
いられるようになってきている。OLEDなどの発光素子は自発光型であるため、液晶デ
ィスプレイに比べて画素の視認性が高く、バックライトが不要で応答速度が速い等の利点
がある。なお、発光素子の輝度は、そこを流れる電流値によって制御される。
る。デジタル方式はデジタル制御で発光素子をオンオフさせ、階調を表現している。デジ
タル方式の場合、発光・非発光の2状態しかないため、このままでは、2階調しか表現で
きない。そこで、別の手法を組み合わせて、多階調化を図ることが行われている。多階調
化のための手法としては、時間階調法を用いられることが多い。デジタル時間階調方式は
、画素毎の輝度の均一性に優れる反面、周波数を高くする必要があり、消費電力が大きく
なってしまう。一方、アナログ方式には、発光素子の発光強度をアナログ制御する方式と
発光素子の発光時間をアナログ制御する方式がある。発光強度をアナログ制御する方式は
、画素毎の薄膜トランジスタ(以下TFTともいう)の特性のバラツキの影響を受けやす
く、画素毎の発光にもバラツキが生じてしまう。これに対して、発光時間をアナログ制御
し、画素毎の発光の均一性に優れるアナログ時間階調方式の表示装置が非特許文献1に記
載されている(非特許文献1参照)。
によりインバータを構成している。駆動トランジスタのゲート端子がインバータの入力端
子となり、駆動トランジスタのドレイン端子がインバータの出力端子となる。そして、イ
ンバータの出力を、発光素子の陽極に入力する。画素に映像信号電圧を書き込む際には、
インバータをオンとオフの中間に設定する。そして、発光期間には画素に三角波電圧を入
力することでインバータの出力を制御する。つまり、発光素子の陽極に入力される電位と
なるインバータの出力を制御することで、発光素子の発光・非発光を制御している。
性を図10(a)に示す。図10(a)の横軸は抵抗負荷型インバータの入力端子への入
力電位Vinを示し、縦軸は抵抗負荷型インバータの出力端子からの出力電位Voutを
示している。抵抗負荷型インバータはトランジスタと抵抗素子から構成され、トランジス
タのソース端子には高電源電位Vddが入力され、ドレイン端子には抵抗素子の一方の端
子が接続されている。また抵抗素子の他方の端子に低電源電位Vssが入力されている。
なお、ここではVss=0Vとする。トランジスタのゲート端子が抵抗負荷型インバータ
の入力端子となり、トランジスタのドレイン端子が抵抗負荷型インバータの出力端子とな
る。
し、曲線1001は抵抗負荷型インバータを構成するトランジスタの電流供給能力が高い
場合の抵抗負荷型インバータ伝達特性を示し、曲線1003はトランジスタの電流供給能
力が低い場合の抵抗負荷型インバータ伝達特性を示している。
ータの出力端子の電位は0Vの電位となり、トランジスタが十分にオンしているときには
、抵抗負荷型インバータの出力端子の電位はVddとなる。
トランジスタのソースドレイン間電流Idを用いて以下の[数1]の式で表される。
数2]の式で示される。なお、μはトランジスタのキャリア移動度を、Coxはゲート絶
縁膜の容量を、W/Lはトランジスタのチャネル幅Wとチャネル長Lの比を、Vthはト
ランジスタのしきい値電圧を示す。
て異なってくる。したがって、トランジスタのこれらの値のバラツキによって抵抗負荷型
インバータ伝達特性が異なってしまう。
た場合にも同様に生じる。すると、非特許文献1に記載された画素を有する表示装置にお
いても、曲線1001や曲線1002や曲線1003のような抵抗負荷型インバータ伝達
特性の画素が存在することとなる。すると、トランジスタが飽和領域でオンしてからトラ
ンジスタがオフし、抵抗負荷型インバータの出力電位がVxとなるまでの時間はもちろん
のこと、入力端子と出力端子が導通され、オフセットキャンセルされたそれぞれの抵抗負
荷型インバータの入力電位Vinv1、Vinv2、Vinv3から抵抗負荷型インバー
タの出力電位がVxとなるそれぞれの入力電位Va1、Va2、Va3までの時間も抵抗
負荷型インバータの伝達特性の異なる画素毎でばらつくこととなる。
表示であっても画素間で異なってしまい、きれいな表示ができなくなってしまう。
くなってしまうなどの問題がある。開口率の高い画素と開口率の低い画素で同様の光度を
得る場合、開口率の低い画素は、開口率が高い画素に比べて発光素子の輝度を高くする必
要がある。よって、開口率の低い画素は、発光素子の劣化の進行が早くなってしまう。ま
た、輝度を高くするため消費電力も高くなってしまう。
パネルのコストも高くなってしまう。
いても、それらの影響を抑制し、きれいに階調を表示することができるアナログ時間階調
方式の表示装置を提供することを本発明の課題とする。さらに、開口率の高い画素を有す
る表示装置を提供し、発光素子の信頼性の向上や、表示パネルのコスト増加を抑制した表
示装置を提供することを課題とする。
で構成されるCMOSインバータを画素に適用し、CMOSインバータの片方の電源電位
として他の行の画素の選択を制御する信号の電位を用いるものである。
ゲート端子、ソース端子、ドレイン端子を有する第1のトランジスタと、
ゲート端子、ソース端子、ドレイン端子を有する第2のトランジスタと、
ゲート端子、ソース端子、ドレイン端子を有する第3のトランジスタと、
第1の電極と第2の電極を有する容量素子と、
を有し、
該第1のトランジスタのゲート端子は第1の走査線に接続され、
該第2のトランジスタのソース端子又はドレイン端子の一方は電源線に接続され、
該第3のトランジスタのソース端子又はドレイン端子の一方は第2の走査線に接続され、
該容量素子の第1の電極が該第2のトランジスタのゲート端子および該第3のトランジス
タのゲート端子に接続され、該容量素子の第2の電極が信号線に接続され、
該第2のトランジスタのソース端子又はドレイン端子の他方および該第3のトランジスタ
のソース端子又はドレイン端子の他方が画素電極に接続され、
該第1のトランジスタのソース端子又はドレイン端子の一方が、該第2のトランジスタの
ソース端子又はドレイン端子の他方および該第3のトランジスタのソース端子又はドレイ
ン端子の他方に接続され、
該第1のトランジスタのソース端子又はドレイン端子の他方が、該第2のトランジスタの
ゲート端子および該第3のトランジスタのゲート端子に接続されている。
トランジスタはNチャネル型トランジスタであり、該第2のトランジスタはPチャネル型
トランジスタである。
前記複数の画素の少なくとも1つは、Pチャネル型トランジスタ及びNチャネル型トラン
ジスタからなるCMOSインバータと、
該CMOSインバータの入力端子と出力端子との間に接続されたスイッチと、
アナログの電位が入力される信号線と、
該CMOSインバータの入力端子と該信号線との電位差を保持する容量素子と、
該CMOSインバータの出力により発光又は非発光が制御される発光素子と、
をそれぞれ備える複数の画素がマトリクスに配置され、
該CMOSインバータの片方の電源電位として、前記画素のうち他の少なくとも1つの画
素のスイッチのオンオフを制御するための信号の電位が用いられる。
スタを用いている。
スタを用いている。
ゲート端子、ソース端子、ドレイン端子を有する第1のトランジスタと、
ゲート端子、ソース端子、ドレイン端子を有する第2のトランジスタと、
ゲート端子、ソース端子、ドレイン端子を有する第3のトランジスタと、
第1の電極と第2の電極を有する容量素子と、
画素電極を有する発光素子と、
を有し、
該第1のトランジスタのゲート端子は第1の走査線に接続され、
該第2のトランジスタのソース端子又はドレイン端子の一方は電源線に接続され、
該第3のトランジスタのソース端子又はドレイン端子の一方は第2の走査線に接続され、
該容量素子の第1の電極が該第2のトランジスタのゲート端子および該第3のトランジス
タのゲート端子に接続され、該容量素子の第2の電極が信号線に接続され、
該発光素子の画素電極が該第2のトランジスタのソース端子又はドレイン端子の他方およ
び該第3のトランジスタのソース端子又はドレイン端子の他方に接続され、
該第1のトランジスタのソース端子又はドレイン端子の一方が、該第2のトランジスタの
ソース端子又はドレイン端子の他方および該第3のトランジスタのソース端子又はドレイ
ン端子の他方に接続され、
該第1のトランジスタのソース端子又はドレイン端子の他方が、該第2のトランジスタの
ゲート端子および該第3のトランジスタのゲート端子に接続されている。
ランジスタはNチャネル型トランジスタであり、該第2のトランジスタはPチャネル型ト
ランジスタである。
電気的スイッチや機械的なスイッチなどがある。つまり、電流の流れを制御できるもので
あればよく、特定のものに限定されず、様々なものを用いることができる。例えば、トラ
ンジスタでもよいし、ダイオード(PNダイオード、PINダイオード、ショットキーダ
イオード、ダイオード接続のトランジスタなど)でもよいし、それらを組み合わせた論理
回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは
、単なるスイッチとして動作するため、トランジスタの極性(導電型)は特に限定されな
い。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジ
スタを用いることが望ましい。オフ電流が少ないトランジスタとしては、LDD領域を設
けているものやマルチゲート構造にしているもの等がある。また、スイッチとして動作さ
せるトランジスタのソース端子の電位が、低電位側電源(Vss、GND、0Vなど)に
近い状態で動作する場合はNチャネル型を、反対に、ソース端子の電位が、高電位側電源
(Vddなど)に近い状態で動作する場合はPチャネル型を用いることが望ましい。なぜ
なら、ゲートソース間電圧の絶対値を大きくできるため、スイッチとして、動作しやすい
からである。なお、Nチャネル型とPチャネル型の両方を用いて、CMOS型のスイッチ
にしてもよい。CMOS型のスイッチにすると、スイッチを介して出力する電圧(つまり
入力電圧)が、出力電圧に対して、高かったり、低かったりして、状況が変化する場合に
おいても、適切に動作を行うことが出来る。
したがって、間に別の素子やスイッチなどが配置されていてもよい。
、無機EL素子又は有機物及び無機物を含むEL素子)、電子放出素子、液晶素子、電子
インク、グレーティングライトバルブ(GLV)、プラズマディスプレイ(PDP)、デ
ジタルマイクロミラーデバイス(DMD)、圧電セラミックディスプレイ、カーボンナノ
チューブ、など、電気磁気的作用によりコントラストが変化する表示媒体を適用すること
ができる。なお、EL素子を用いた表示装置としてはELディスプレイ、電子放出素子を
用いた表示装置としてはフィールドエミッションディスプレイ(FED)やSED方式平
面型ディスプレイ(SED:Surface−conduction Electron
−emitter Disply)など、液晶素子を用いた表示装置としては液晶ディス
プレイ、電子インクを用いた表示装置としては電子ペーパーがある。
晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ(TFT)、半導体
基板やSOI基板を用いて形成されるMOS型トランジスタ、接合型トランジスタ、バイ
ポーラトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他
のトランジスタを適用することができる。また、トランジスタが配置されている基板の種
類に限定はなく、単結晶基板、SOI基板、ガラス基板、プラスチック基板などにトラン
ジスタを配置することが出来る。
赤)G(緑)B(青)の色要素からなるフルカラー表示装置の場合には、一画素とはRの
色要素の画素やGの色要素の画素やBの色要素の画素のいずれか一をいうものとする。
わせたいわゆる格子状に配列されているストライプ配置の場合はもちろんのこと、三色の
色要素(例えばRGB)でフルカラー表示を行う場合に、1つの画像の最小要素を表す三
つの色要素の画素がいわゆるデルタ配置されている場合も含むものとする。
を含む回路を有する装置をいう。
ときの電極をいうものとする。
響を低減し、きれいに階調を表示することができる表示装置を提供することができる。
できる。また、歩留まりが向上し、コストの抑制を図ることができる。
異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することな
くその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って
、本実施の形態の記載内容に限定して解釈されるものではない。
本実施の形態では本発明の表示装置の画素構成とその動作原理について説明する。
方向に並んで配置された二画素のみを図示しているが、表示装置の画素部は実際には行方
向と列方向にマトリクスに複数の画素が配置されている。
のトランジスタ)102と、容量素子103と、スイッチング用トランジスタ(第1のト
ランジスタ)104と、発光素子105と、走査線(Select line)106と
、信号線(Data line)107と、電源線108とを有している。なお、駆動ト
ランジスタ101にはPチャネル型トランジスタ、相補用トランジスタ102及びスイッ
チング用トランジスタ104にはNチャネル型トランジスタを用いている。
08と接続され、第2端子(ソース端子又はドレイン端子の他方)が相補用トランジスタ
102の第2端子(ソース端子又はドレイン端子の他方)と接続され、ゲート端子が相補
用トランジスタ102のゲート端子と接続されている。さらに、駆動トランジスタ101
及び相補用トランジスタ102のゲート端子は、容量素子103を介して信号線107に
接続されると共に、スイッチング用トランジスタ104を介して駆動トランジスタ101
及び相補用トランジスタ102の第2端子(ソース端子又はドレイン端子の他方)と接続
されている。つまり、スイッチング用トランジスタ104は、第1端子(ソース端子又は
ドレイン端子の一方)が駆動トランジスタ101及び相補用トランジスタ102の第2端
子(ソース端子又はドレイン端子の他方)と接続され、第2端子(ソース端子又はドレイ
ン端子の他方)が駆動トランジスタ101及び相補用トランジスタ102のゲート端子と
接続されているため、スイッチング用トランジスタ104をオンオフすることで、駆動ト
ランジスタ101及び相補用トランジスタ102のゲート端子と第2端子(ソース端子又
はドレイン端子の他方)とを導通又は非導通にすることができる。そして、スイッチング
用トランジスタ104のゲート端子が接続されている走査線106に信号を入力すること
によりスイッチング用トランジスタ104のオンオフを制御する。また、駆動トランジス
タ101及び相補用トランジスタ102の第2端子(ソース端子又はドレイン端子の他方
)は、発光素子105の陽極と接続されている。そして、発光素子105の陰極は低電源
電位Vssが供給された配線(Cathode)109と接続されている。なお、Vss
とは、電源線108に供給される電源電位Vddを基準として、Vss<Vddを満たす
電位である。例えば、Vss=GND(グラウンド電位)としても良い。
別の行の画素の走査線106Aに接続されている。ここで、駆動トランジスタ101は発
光素子105を駆動するトランジスタであり、相補用トランジスタ102は駆動トランジ
スタ101とは極性が反転しているトランジスタである。つまり、この走査線106Aの
信号がLレベルのときに駆動トランジスタ101と相補用トランジスタ102とが相補的
にオンオフするインバータを構成している。
アナログ信号電位がビデオ信号に相当する。そして、画素へビデオ信号を書き込む際には
、走査線106にHレベルの信号を入力してスイッチング用トランジスタ104をオンさ
せる。なお、このとき、別の行の画素を選択する走査線106AにはLレベルの信号が供
給されている。よって、画素へ信号を書き込む際には駆動トランジスタ101と相補用ト
ランジスタ102とはインバータとして動作することになる。なお、インバータとして動
作しているときには、駆動トランジスタ101及び相補用トランジスタ102のゲート端
子の接続点がインバータの入力端子110となり、駆動トランジスタ101及び相補用ト
ランジスタ102の第2端子の接続点がインバータの出力端子111となる。また、イン
バータとして動作しているときには、駆動トランジスタ101及び相補用トランジスタ1
02は共に第1端子がソース端子、第2端子がドレイン端子となる。
0は出力端子111と導通し、駆動トランジスタ101、相補用トランジスタ102、発
光素子105に電流が流れ、容量素子103では電荷の放電又は蓄積が行われる。
入力端子110と出力端子111を導通し、入力電位と出力電位を等しくし、入力端子1
10の電位をインバータの論理しきい値電位Vinvにすることをいう。よって、この論
理しきい値電位Vinvは、理想的にはインバータのLレベルとHレベルの出力の中間の
電位である。
バータのLレベルの電位は走査線106Aに供給されるLレベルの電位である。また、イ
ンバータのHレベルの出力となる電源電位Vddと、インバータのLレベルの出力となる
走査線106や走査線106Aに供給される信号のLレベルの電位は、配線109の電位
を基準に設定する。そして、インバータの出力がHレベルのときは、発光素子105が発
光し、インバータの出力がLレベルのときには非発光となるようにする。
ベルの電位(走査線106や走査線106Aに供給される信号のLレベルの電位)はVs
s+VELよりも低くする必要がある。また、インバータのHレベルの電位は、Vss+
VELよりも高くする必要がある。
子105に逆バイアス状態の電圧が加わる。よって、発光素子105の劣化が抑制され、
望ましい。
いた電荷と、信号線107に供給される電位との関係で決まる。そして、容量素子103
での電荷の放電又は蓄積が完了すると、容量素子103には信号線107と、論理しきい
値電位Vinvとの電位差(電圧Vp)分の電荷が蓄積されていることになる。そして、
走査線106の信号をLレベルにすることにより、スイッチング用トランジスタ104を
オフにし、容量素子103で、この電圧Vpを保持する。
ても良い。このVss2はVss<Vss2を満たす電位であり、インバータをオフセッ
トキャンセルする際、発光素子105に印加される電圧が発光素子105の順方向しきい
値電圧VELより小さくなるように設定する。つまり、Vinv−Vss2<VELとな
るように設定する。こうすれば、書き込み期間において、発光素子105が発光してしま
うことにより、表示不良が発生してしまうのを防ぐことができる。また、書き込み期間に
おいて発光素子にほとんど電流が流れないようにすることができるため、消費電力を低減
することができる。
よい。逆バイアス電圧を加えることにより、発光素子105の信頼性を向上させたり、発
光素子105の中で不具合のある部分を焼き切ったりすることができる。
る。例えば、配線109をフローティング状態にしてもよい。その結果、発光素子105
には電流は流れない。あるいは、インバータの出力端子111から配線109の間にスイ
ッチを入れてもよい。このスイッチを制御することにより、発光素子105に電流が流れ
ないようにすることができる。
イン端子の一方)はスイッチ5501を介して電源線108と接続するようにしてもよい
。そして、画素への信号書き込み期間においては、その行の画素への信号書き込み時間の
ときのみスイッチ5501をオンさせるようにする。すると、書き込みを行っていない行
の画素は、他の行の画素への信号書き込み時間には、非発光とすることができ、画像がお
かしくなってしまうことを防止することができるとともに、消費電力の低減を図ることが
できる。なお、この構成の場合には、発光期間においては、スイッチ5501はオンにし
ておく。
信号線107に供給されたアナログ信号電位を基準にして、信号線107の電位の変動に
従ってインバータの出力のレベルが制御されるようになる。つまり、信号線107の電位
が、画素への信号書き込み期間に、画素にビデオ信号が書き込まれた際のアナログ信号電
位より高いときにはインバータの出力はLレベルとなり、画素にビデオ信号が書き込まれ
た際のアナログ信号電位より低くなるとインバータの出力はHレベルとなる。
するため、信号線107の電位が、画素にビデオ信号が書き込まれた際のアナログ信号電
位より高いときには、インバータの入力端子110の電位も、画素にビデオ信号が書き込
まれた際の入力端子110の電位より高くなり、駆動トランジスタ101はオフし、相補
用トランジスタ102はオンし、インバータの出力はLレベルとなる。一方、信号線10
7の電位が、画素への信号書き込み期間に画素にビデオ信号が書き込まれた際のアナログ
信号電位より低くなると、インバータの入力端子110の電位も、画素にビデオ信号が書
き込まれた際の入力端子110の電位より低くなるため、駆動トランジスタ101はオン
し、相補用トランジスタ102はオフし、駆動インバータの出力はHレベルとなる。
ベルにした状態で、信号線107に供給する電位をアナログ的に変化させることで、画素
内のインバータの出力のレベルを制御する。こうして、発光素子105に電流が流れてい
る時間をアナログ的に制御して階調を表現することができる。
査線106Aに接続したことにより配線数を減らすことができ、開口率が向上する。よっ
て、発光素子105の信頼性の向上を図ることができる。また、歩留まりを向上させ、表
示パネルのコストの抑制を図ることができる。
107に供給する電位は周期的に変化する波形のアナログ電位を用いることができる。周
期的に変化する波形のアナログ電位の波形の例を図12(a)、(b)、(c)、(d)
、(e)、(f)、(g)、(h)、(i)に示す。
供給する。一例として、波形1201のように直線的に電位が上昇するようにしても良い
。なお、このような波形をのこぎり波ともいう。
202のように直線的に電位が下降するようにしても良い。
低電位から高電位へ直線的に上昇し、高電位から低電位へ下降するような電位を供給して
も良い。なお、以下このような波形1203を三角波電位という。または、波形1204
のように高電位から低電位へ直線的に下降し、低電位から高電位へ直線的に上昇するよう
な三角波電位を供給しても良い。
に全波整流回路の出力波形の1周期に相当する波形1205の電位を供給しても良いし、
その波形を上下反転させた波形1206の電位を供給しても良い。また、波形1208や
波形1209のような波形の電位を供給してもよい。
できる。よって、ガンマ補正などを行うことも可能となる。
形1204、波形1205、波形1206、波形1208又は波形1209のパルスを複
数連続して供給しても良い。一例として、波形1207に示すように、波形1201のパ
ルスを画素の発光期間において、二回連続して供給しても良い。
果、フレーム周波数が見かけ上向上したようになり、画面のちらつきを防止することがで
きる。
位により画素のアナログ時間階調表示が可能となる。なお、階調数が小さい程このアナロ
グ信号電位は低くなり、階調が高い程このアナログ信号電位は高くなる。
素に入力したアナログ信号電位との高低関係によって、駆動トランジスタ101及び相補
用トランジスタ102で構成されるインバータの出力のレベルが決定されるからである。
画素の発光期間において加えられる三角波電位が画素への信号書き込み期間に画素に入力
されるアナログ信号電位よりも低くなると、インバータの出力がHレベルとなり、発光す
る。よって、画素への信号書き込み期間に画素に入力されるアナログ信号電位が高い方が
、画素の発光期間において加えられる三角波電位よりもアナログ信号電位が高い期間が長
いことになり、発光する期間も長くなる。よって、階調数も大きくなる。逆に、画素への
信号書き込み期間に画素に入力されるアナログ信号電位が低い方が、画素の発光期間にお
いて加えられる三角波電位よりもアナログ信号電位が高い期間が短いことになり、発光す
る期間も短くなる。よって、階調数も小さくなるからである。
第1端子(ソース端子又はドレイン端子の一方)を任意の他の行の画素の走査線に接続し
てもよい。例えば、図60に示すように、相補用トランジスタ102の第1端子(ソース
端子又はドレイン端子の一方)を、隣の隣の行の画素のスイッチング用トランジスタのオ
ンオフを制御する走査線106Bと接続してもよい。
表示装置は、信号線駆動回路201、走査線駆動回路202及び画素部203を有し、画
素部203は画素204を複数備えている。行方向に配置された走査線(Select
line)S1〜Smと列方向に配置された信号線(Data line)D1〜Dnに
対応して画素204がマトリクスに配置されている。
第3のトランジスタ)206と、容量素子207と、スイッチング用トランジスタ(第1
のトランジスタ)208と、発光素子209と、走査線Si(S1〜Smのうちいずれか
一つ)と、信号線Dj(D1〜Dnのうちいずれか一つ)と、電源線Vj(V1〜Vnの
うちいずれか一つ)と、を有している。なお、駆動トランジスタ205にはPチャネル型
トランジスタ、相補用トランジスタ206及びスイッチング用トランジスタ208にはN
チャネル型トランジスタを用いている。なお、画素204は画素部203に複数配置され
た画素のうちの一画素を示している。
jと接続され、第2端子(ソース端子又はドレイン端子の他方)が相補用トランジスタ2
06の第2端子(ソース端子又はドレイン端子の他方)と接続され、ゲート端子が相補用
トランジスタ206のゲート端子と接続されている。さらに、駆動トランジスタ205及
び相補用トランジスタ206のゲート端子は、容量素子207を介して信号線Djに接続
されると共に、スイッチング用トランジスタ208を介して駆動トランジスタ205及び
相補用トランジスタ206の第2端子(ソース端子又はドレイン端子の他方)と接続され
ている。つまり、スイッチング用トランジスタ208は、第1端子(ソース端子又はドレ
イン端子の一方)が駆動トランジスタ205及び相補用トランジスタ206の第2端子(
ソース端子又はドレイン端子の他方)と接続され、第2端子が駆動トランジスタ205及
び相補用トランジスタ206のゲート端子と接続されているため、スイッチング用トラン
ジスタ208をオンオフすることで、駆動トランジスタ205及び相補用トランジスタ2
06のゲート端子と第2端子(ソース端子又はドレイン端子の他方)とを導通又は非導通
にすることができる。そして、スイッチング用トランジスタ208のゲート端子が接続さ
れている走査線Siに信号を入力することによりスイッチング用トランジスタ208のオ
ンオフを制御する。また、駆動トランジスタ205及び相補用トランジスタ206の第2
端子(ソース端子又はドレイン端子の他方)は、発光素子209の陽極と接続されている
。そして、発光素子209の陰極は低電源電位Vssが供給された配線(Cathode
)210と接続されている。なお、Vssとは、電源線Vjに供給される電源電位Vdd
を基準として、Vss<Vddを満たす電位である。例えば、Vss=GND(グラウン
ド電位)としても良い。
れている。なお、図2に示す表示装置のように下行の画素を選択する走査線に、相補用ト
ランジスタ206の第1端子が接続されている構成の場合には、最下行の画素の相補用ト
ランジスタの第1端子に電位を供給する配線Sxのみ、走査線S1〜Smとは別途に設け
れば良い。
素からなるフルカラー表示の場合には、RGBのそれぞれの色要素を示す画素毎に供給す
る電源電位の値を変えても良い。
合について図43を用いて説明する。
以外は図2の画素204と同じ構成であるため、それぞれの画素を構成する駆動トランジ
スタ(第2のトランジスタ)、相補用トランジスタ(第3のトランジスタ)、容量素子、
スイッチング用トランジスタ(第1のトランジスタ)及び発光素子の符号を省略してある
。よって、画素を構成するこれらの素子の符号は図2及びその説明を参照されたい。図4
3において、i行目(1〜m行のいずれか一つ)の画素は電源線Vr、Vg、Vbを有し
ている。そして、Rの色要素の列の画素は、駆動トランジスタ205の第1端子がVrに
接続され、Gの色要素の列の画素は、駆動トランジスタ205の第1端子がVgに接続さ
れ、Bの色要素の列の画素は、駆動トランジスタ205の第1端子がVbに接続されてい
る。電源線Vrには発光期間にRの色要素の列の画素の発光素子209に所望の電流を流
すための電位Vdd1が供給される。電源線Vgには発光期間にGの色要素の列の画素の
発光素子209に所望の電流を流すための電位Vdd2が供給される。電源線Vbには発
光期間にBの色要素の列の画素の発光素子209に所望の電流を流すための電位Vdd3
が供給される。こうして、色要素毎に画素の発光素子209に印加する電圧を設定するこ
とができる。その結果、発光素子の発光色毎に異なる大きさの電圧を加えることができる
。したがって、発光素子の発光色毎の輝度を個別に制御することができる。なお、色要素
としては、RGBに限られず、R(赤)、G(緑)、B(青)、W(白)の4つの色要素
を用いてフルカラー表示をするものであっても構わない。この場合も同様に色毎に発光素
子に印加する電圧を変えることができる。
における表示装置の画素部203のある画素列(j列目)のタイミングチャートを示す図
である。なお、画素部203に複数配置されたそれぞれの画素は、画素204と同様の構
成であるため、それぞれの画素の駆動トランジスタ、相補用トランジスタ、容量素子、ス
イッチング用トランジスタ、発光素子は画素204と同様の符号を用いて説明する。
にアナログ信号電位が入力されている。そして、i行目の画素の書き込み時間Tiにおい
て、i行目のSelect line(走査線Si)にパルス信号(Hレベル)が入力さ
れると、i行目の画素のスイッチング用トランジスタ208がオンし、駆動トランジスタ
205、相補用トランジスタ206及び発光素子209に電流が流れる。なお、このとき
、i+1行目のSelect line(走査線Si+1)はLレベルの信号が入力され
たままである。
、容量素子207にもともと蓄積されていた電荷とData line(信号線Dj)に
供給された電位(Va)との関係で電荷の蓄積か放電のどちらかが起きる。
用トランジスタ206及び発光素子209に流れる電流が一定となる。このとき、完全に
定常状態にならなくてもよい。駆動トランジスタ205と相補用トランジスタ206から
構成されるインバータの出力のレベル(駆動トランジスタ205及び相補用トランジスタ
206の第2端子の電位)を制御するのに必要な入力電位(駆動トランジスタ205及び
相補用トランジスタ206のゲート電位)が取得できれば良い。好ましくは、このとき駆
動トランジスタ205及び相補用トランジスタ206が飽和領域で動作するようになって
いると良い。
ジスタ208をオフにする。すると、容量素子207はインバータの出力のレベル(駆動
トランジスタ205及び相補用トランジスタ206の第2端子の電位)を制御するのに必
要なインバータの入力電位(駆動トランジスタ205及び相補用トランジスタ206のゲ
ート電位)と、スイッチング用トランジスタ208をオフにした瞬間のData lin
e(信号線Dj)に供給されているアナログ信号電位との電位差を保持する。
e(信号線Dj)からアナログ信号電位Vaが供給され、ビデオ信号が書き込まれる。そ
して、i行目の画素の書き込み時間Tiには、各画素列毎にそれぞれのData lin
e(信号線D1〜Dn)からそれぞれのアナログ信号電位が供給され、各列のi行目の画
素にビデオ信号が書き込まれる。
走査線Si+1)にパルス信号(Hレベル)が供給され、i+1行目j列の画素のDat
a line(信号線Dj)には電位(Vb)が供給され、i+1行目j列の画素にビデ
オ信号が書き込まれる。なお、このとき、各画素列毎にそれぞれのData line(
信号線D1〜Dn)からそれぞれのアナログ信号電位が供給され、各列のi+1行目の画
素にもビデオ信号が書き込まれる。このとき、i+2行目の画素のSelect lin
e(走査線Si+2)はLレベルにしておく。
Hレベル)が入力されて、それぞれの画素にビデオ信号が書き込まれると1フレーム期間
の画素部203への信号書き込み期間が終了する。
走査線S1〜Sm)にパルス信号を供給して、画素を1行目から2行目、3行目、・・・
、m行目と選択したがこれに限定されない。Sm、Sm−1、Sm−2、・・・、S1と
いうようにSelect line(走査線S1〜Sm)にパルス信号を供給して、画素
をm行目からm−1行目、m−2行目、・・・、1行目というように選択してもよい。こ
のように走査することで、Select line(走査線S〜Sm)に供給する信号の
なまりに起因する画素への信号の書き込み不良を防止することができる。
lect line(走査線Si+1)に供給したパルス信号に、なまりが生じた場合の
タイミングチャートを図53に示す。パルス信号になまりが生じると、信号の立ち上がり
及び立ち下がりが遅延する。よって、i行目の画素への信号書き込み時間である期間Ti
を過ぎてもSelect line(走査線Si)の信号はスイッチング用トランジスタ
208をオフにするためのLレベルの電位まで下がらない。よって、スイッチング用トラ
ンジスタ208が、まだオンしている状態でi+1行目のSelect line(走査
線Si+1)の信号の立ち上がりが始まる。すると、インバータのLレベルの出力電位の
基準となる電位が変動してしまい、インバータ特性が変化してしまう。こうして、画素へ
の信号の書き込みが正常に行われなくなってしまう。
線Si)とi+1行目のSelect line(走査線Si+1)に供給するパルス信
号になまりが生じた場合のタイミングチャートを図54に示す。この場合、m行目から画
素への信号の書き込みが行われるため、i+1行目の画素への信号の書き込みが行われた
後、i行目の画素への書き込みが行われる。つまり、i+1行目のSelect lin
e(走査線Si+1)にパルス信号が供給された後、i行目のSelect line(
走査線Si)にパルス信号が供給される。ここで、i+1行目のSelect line
(走査線Si+1)に供給したパルス信号の立ち下がりが遅延すると、i行目の画素の書
き込み時間である期間Tiの前半においては、インバータのLレベルの出力電位の基準と
なる電位が変動してしまい、インバータ特性が変化してしまうが、期間Tiの後半にはイ
ンバータの出力電位の基準となるLレベルの電位も正常になる。よって、画素への信号の
書き込みを正常に行うことができる。
する。すると、i行目j列の画素はData line(信号線Dj)がVaより高い電
位であるときには発光素子209は非発光の状態を維持し、Data line(信号線
Dj)の電位がVaより低い電位の間(Ta)は発光素子209は発光する。また、i+
1行目j列の画素も同様に、期間(Tb)の間は発光素子209が発光する。
号電位より高い電位がData line(信号線D1〜Dn)に供給されている間はそ
の画素の発光素子209は発光せず、信号が書き込まれた際のアナログ信号電位より低く
なるとその画素の発光素子209が発光する詳細な原理については、図1の画素構成を用
いて説明したとおりなのでここでは説明を省略する。
期間と発光期間とで電位を異なるようにしても良い。図3に示すように、画素への信号書
き込み期間におけるCathode(配線210)の電位を発光期間におけるCatho
de(配線210)の電位より高くしておくとよい。つまり、画素への信号書き込み期間
におけるCathode(配線210)の電位をVss2とし、発光期間におけるCat
hode(配線210)の電位をVssとする。そして、このときVss2>Vssとす
る。例えばVss=GND(グラウンド電位)としても良い。
ておくことで、発光素子209が発光してしまい表示不良が発生してしまうのを防ぐとと
もに画素への信号書き込み期間における消費電力を低減することができる。
み期間において、発光素子209には電流を流さないようにすることができるため、信号
書き込み期間において発光素子209が発光してしまい画像の正しい階調が得られなくな
ってしまうことを防止することができるとともに、さらなる消費電力の低減を図ることが
できる。例えば、電源線V1〜Vnに供給される電位と、走査線S1〜Smや冗長配線S
xに供給される電位との中間の電位に設定する。つまり、この電位は駆動トランジスタ2
05と相補用トランジスタ206から構成されるインバータの理想的な論理しきい値電位
である。この理想的な、インバータの論理しきい値電位にしておけば画素毎にインバータ
伝達特性が多少異なっても、発光素子209の順方向しきい値電圧VELがあるため発光
素子209には電流が流れないし、Cathode(配線210)の電位の振幅も小さく
て済むため、消費電力はあまり大きくならないからである。
てもよい。例えば、図52に示すように発光素子209の陰極を第1のスイッチ5201
を介してCathode(配線210)と、第2のスイッチ5202を介して第2の配線
5203と接続するようにしてもよい。そして、第1のスイッチ5201と第2のスイッ
チ5202のオンオフを制御する制御信号はそれぞれ反転した信号とする。図52の構成
では、第2のスイッチ5202にはそのまま制御信号を入力し、第1のスイッチ5201
にはインバータ5204を介して制御信号を入力する。つまり、制御信号のレベルは反転
され、第1のスイッチ5201に入力される。こうして、発光素子209の陰極は、配線
210又は第2の配線5203のいずれかに接続することができる。よって、信号書き込
み期間には、発光素子209の陰極を、配線210に供給された電位Vssより高い電位
が供給された第2の配線5203へ接続することにより、画像がおかしくなってしまうこ
とを防止できるとともに、信号書き込み期間における消費電力を低減することができる。
をフローティングとすることによっても、画像の正しい階調が得られなくなってしまうこ
とを防止できるとともに、信号書き込み期間における消費電力を低減することができる。
例えば、図51に示すように、発光素子209の陰極とCathode(配線210)と
の間にスイッチ5101を接続し、スイッチ5101をオンにして発光素子209の陰極
に低電源電位Vssを供給し、スイッチ5101をオフにして発光素子209の陰極をフ
ローティングにすることができる。なお、発光素子209の陰極がスイッチ5101を介
して配線210に接続されているところを除いて、画素の構成は図2と同じなので、詳し
くは図2の説明を参照されたい。
それぞれ書き込み期間にアナログ信号が書き込まれた際のアナログ信号電位にしたがって
発光素子209の発光時間が設定される。こうして、アナログ時間階調表示が可能となる
。アナログ的に発光時間を制御するため、デジタル的に発光時間を制御したときのように
擬似輪郭が生じることはない。よって、画質不良のない、きれいな表示を行うことができ
る。
ように、書き込み期間にData line(信号線D1〜Dn)に供給されたアナログ
信号電位が、発光期間にData line(信号線D1〜Dn)に入力される三角波電
位より高いか低いかで決まり、デジタル的に制御することができる。よって、駆動トラン
ジスタ205や相補用トランジスタ206の特性のバラツキの影響を受けることが少なく
発光素子209の発光・非発光を制御することができる。つまり、画素毎の発光のバラツ
キを改善することができる。
スタでなる駆動トランジスタ205と、Nチャネル型のトランジスタでなる相補用トラン
ジスタ206で構成されるため、駆動トランジスタ205や相補用トランジスタ206の
トランジスタ特性がバラツキ、インバータ伝達特性が画素毎に多少異なっても、それらの
影響をほとんど受けることなく発光素子209の発光・非発光を制御することができる。
タを図11(b)に、その特性を図11(a)に示す。図11(a)の横軸はCMOSイ
ンバータの入力端子への入力電位Vinを示し、縦軸はCMOSインバータの出力端子か
らの出力電位Voutを示している。CMOSインバータはPチャネル型トランジスタと
Nチャネル型トランジスタから構成され、Pチャネル型トランジスタのソース端子には高
電源電位Vddが供給され、Nチャネル型トランジスタのソース端子には低電源電位Vs
sが供給される。なお、ここではVss=0Vとする。また、Pチャネル型トランジスタ
及びNチャネル型トランジスタのそれぞれのゲート端子とそれぞれのドレイン端子は共に
接続され、ゲート端子がCMOSインバータの入力端子となり、ドレイン端子がCMOS
インバータの出力端子となる。
ル型トランジスタの電流供給能力より高い場合のCMOSインバータ伝達特性を示し、曲
線1103はPチャネル型トランジスタの電流供給能力がNチャネル型トランジスタの電
流供給能力より低い場合のCMOSインバータ伝達特性を示し、曲線1102は、Pチャ
ネル型トランジスタの電流供給能力とNチャネル型トランジスタの電流供給能力が等しい
場合のCMOSインバータ伝達特性を示している。
タの出力端子の電位は0Vの電位となる。このとき、Nチャネル型トランジスタは線形領
域でオンし、Pチャネル型トランジスタはオフしている。そして、入力電位が徐々に低く
なってくるとPチャネル型トランジスタは飽和領域でオンする。このとき、Pチャネル型
トランジスタとNチャネル型トランジスタの電流供給能力が等しければ曲線1102のよ
うなCMOSインバータ伝達特性を示し、Pチャネル型トランジスタの電流供給能力がN
チャネル型トランジスタの電流供給能力より高いと、曲線1101側にCMOSインバー
タ伝達特性がシフトする。一方、Pチャネル型トランジスタの電流供給能力がNチャネル
型トランジスタの電流供給能力より低いと、曲線1103側にCMOSインバータ伝達特
性がシフトする。
電位の変動の割合が高いため、Pチャネル型トランジスタが飽和領域でオンしてからPチ
ャネル型トランジスタがオフし、CMOSインバータの出力電位がVxとなるまでの時間
はもちろんのこと、入力端子と出力端子が導通され、オフセットキャンセルされたそれぞ
れのCMOSインバータの入力電位Vinv1、Vinv2、Vinv3からCMOSイ
ンバータの出力電位がVxとなるそれぞれの入力電位Vb1、Vb2、Vb3までの時間
も、CMOSインバータの伝達特性の異なる画素毎においてほとんど変わらない。
キの影響を低減し、きれいな表示を行うことが可能となる。また、画素の開口率を高くす
ることができるため、高精細表示にも適している。
図12で示したように、波形1201、波形1202、波形1203、波形1204、波
形1205、波形1206、波形1208若しくは波形1209、又はこれらを複数連続
して供給しても良い。
結果、フレーム周波数が見かけ上は向上したようになり、画面のちらつきを防止すること
ができる。
要素の画素毎に波形を変えてもよい。例えば、色要素の異なる画素を有する表示装置にお
いて、同じ電圧を印加しても発光素子から得られる輝度が色毎で異なる場合、三角波電位
の電位変化をそれぞれ異ならせて設定するとよい。ここで、一例として図62(a)に示
すRGBの色要素の画素を有する表示装置を用いて説明する。Rの色要素の画素には信号
線Dr、Gの色要素の画素には信号線Dg、Bの色要素の画素にはDbの信号線から三角
波電位を発光期間に供給する。このとき、図62(b)に示す三角波電位6201、三角
波電位6202、三角波電位6203のいずれかを、適宜画素の色毎に設定する。つまり
、三角波電位6201は1フレーム中において全表示している期間が長く設定することが
できるので、このような三角波電位は発光素子から得られる輝度が低い画素の信号線に供
給するとよい。一方三角波電位6203は1フレーム中において全表示している期間が短
いため、このような三角波電位は発光素子から得られる輝度が高い画素の信号線に供給す
るとよい。
の輝度特性に応じて、発光時間を制御することができるためきれいな表示のフルカラー表
示を行うことができる。
)、(a−3)を用いて説明する。一例として、Rの色要素となる画素の発光素子の輝度
特性を基準に、Gの色要素の画素の発光素子から得られる輝度が低く、Bの色要素の画素
の発光素子から得られる輝度が高い場合について説明する。
電位を基準にすると、信号線Dg(Data line G pixel)に入力する三
角波の電位は急勾配にする。つまり、三角波の電位の振幅を大きくする。一方、信号線D
b(Data line B pixel)に入力する三角波電位は緩勾配にする。つま
り、三角波電位の振幅を小さくする。
とができる。例えば、Rの画素は1フレーム期間中の最も大きな階調の表示期間はTma
x(R)、Gの画素は1フレーム期間中の最も大きな階調の表示期間はTmax(G)、
Bの画素は1フレーム期間中の最も大きな階調の表示期間はTmax(B)となる。
4(a−1)、(a−2)、(a−3)に示すように、Rの色要素の画素を基準として、
Gの色要素の画素の発光素子から得られる輝度が高い場合には、Gのビデオ信号の幅を小
さくする。また、Bの色要素の画素の発光素子から得られる輝度が低い場合には、Bのビ
デオ信号の幅を大きくする。こうして、同じ階調であっても画素の色要素毎によって、発
光時間を変えることができる。例えば、Rの画素は1フレーム期間中の最も大きな階調の
表示期間はTmax(R)、Gの画素は1フレーム期間中の最も大きな階調の表示期間は
Tmax(G)、Bの画素は1フレーム期間中の最も大きな階調の表示期間はTmax(
B)となる。
させる構成と、色要素毎に三角波電位の振幅を変える構成を組み合わせてもよい。こうす
ることで、振幅を小さくすることができ、消費電力の低減を図ることができる。
に設け、それぞれの電源線の電位を色要素毎に設定することで、発光素子の輝度を色毎に
それぞれ調整することができるので、発光素子が色毎に異なる輝度特性であっても、色合
いを調整することができる。例えば、図2で示したような画素を有する場合には、電源線
V1〜Vnのうち、R(赤)の色要素の画素の発光素子の陽極に入力する電位が供給され
る電源線、G(緑)の色要素の画素の発光素子の陽極に入力する電位が供給される電源線
、B(青)の色要素の画素の発光素子の陽極に入力する電位が供給される電源線、W(白
)の色要素の画素の発光素子の陽極に入力する電位が供給される電源線にはそれぞれの色
毎の輝度特性に応じた電位を定めることができる。
ラーフィルターを用いてフルカラー表示を行うことにより、色要素毎から得られる輝度を
概ね等しくすることができる。
バータを構成するPチャネル型トランジスタとNチャネル型トランジスタのうち、Nチャ
ネル型トランジスタのソース端子に電位を供給する配線の代わりに他の行の走査線を用い
たが、図4のようにPチャネル型トランジスタのソース端子に電位を供給する配線の代わ
りに他の行の走査線を用いてもよい。
スタ(第2のトランジスタ)402と、容量素子403と、スイッチング用トランジスタ
(第1のトランジスタ)404と、発光素子405と、走査線(Select line
)406と、信号線(Data line)407と、電源線408とを有している。な
お、相補用トランジスタ401にはNチャネル型トランジスタ、駆動トランジスタ402
及びスイッチング用トランジスタ404にはPチャネル型トランジスタを用いている。
408と接続され、第2端子(ソース端子又はドレイン端子の他方)が駆動トランジスタ
402の第2端子(ソース端子又はドレイン端子の他方)と接続され、ゲート端子が駆動
トランジスタ402のゲート端子と接続されている。さらに、相補用トランジスタ401
及び駆動トランジスタ402のゲート端子は、容量素子403を介して信号線407に接
続されると共に、スイッチング用トランジスタ404を介して相補用トランジスタ401
及び駆動トランジスタ402の第2端子(ソース端子又はドレイン端子の他方)と接続さ
れている。つまり、スイッチング用トランジスタ404は、第1端子(ソース端子又はド
レイン端子の一方)が相補用トランジスタ401及び駆動トランジスタ402の第2端子
(ソース端子又はドレイン端子の他方)と接続され、第2端子(ソース端子又はドレイン
端子の他方)が相補用トランジスタ401及び駆動トランジスタ402のゲート端子と接
続されているため、スイッチング用トランジスタ404をオンオフすることで、相補用ト
ランジスタ401及び駆動トランジスタ402のゲート端子と第2端子(ソース端子又は
ドレイン端子の他方)とを導通又は非導通にすることができる。そして、スイッチング用
トランジスタ404のゲート端子が接続されている走査線406に信号を入力することに
よりスイッチング用トランジスタ404のオンオフを制御する。また、相補用トランジス
タ401及び駆動トランジスタ402の第2端子(ソース端子又はドレイン端子の他方)
は、発光素子405の陽極と接続されている。そして、発光素子405の陰極は低電源電
位Vssが供給された配線(Cathode)409と接続されている。なお、Vssと
は、走査線406AのHレベルの電位である電源電位Vddを基準として、Vss<Vd
dを満たす電位である。例えば、Vss=GND(グラウンド電位)としても良い。
ている。ここで、駆動トランジスタ402は発光素子405を駆動するトランジスタであ
り、相補用トランジスタ401は駆動トランジスタ402とは極性が反転しているトラン
ジスタである。つまり、この走査線406Aの信号がHレベルのときに相補用トランジス
タ401と駆動トランジスタ402とが相補的にオンオフするインバータを構成している
。
選択される画素をi行目の画素とし、走査線406Aにより選択される画素をi+1行目
の画素として図5のタイミングチャートを用いて説明する。
アナログ信号電位がビデオ信号に相当する。そして、画素へビデオ信号を書き込む際には
、走査線406(i行目のSelect line)にLレベルの信号を入力してスイッ
チング用トランジスタ404をオンさせる。なお、このとき、別の行の画素を選択する走
査線406A(i+1行目のSelect line)はHレベルの信号が入力されてい
る。よって、画素へ信号を書き込む際には相補用トランジスタ401と駆動トランジスタ
402とはインバータとして動作することになる。なお、インバータとして動作している
ときには、相補用トランジスタ401及び駆動トランジスタ402のゲート端子の接続点
がインバータの入力端子410となり、相補用トランジスタ401及び駆動トランジスタ
402の第2端子の接続点がインバータの出力端子411となる。また、インバータとし
て動作しているときには、相補用トランジスタ401及び駆動トランジスタ402は共に
第1端子がソース端子、第2端子がドレイン端子となる。
0は出力端子411と導通し、相補用トランジスタ401、駆動トランジスタ402、発
光素子405に電流が流れ、容量素子403では電荷の放電又は蓄積が行われる。
入力端子410と出力端子411を導通し、入力電位と出力電位を等しくし、入力端子4
10の電位をインバータの論理しきい値電位Vinvにすることをいう。よって、この論
理しきい値電位Vinvは、理想的にはインバータのLレベルとHレベルの出力の中間の
電位である。
いた電荷と、信号線407に供給される電位との関係で決まる。そして、容量素子403
での電荷の放電又は蓄積が完了すると、容量素子403には信号線407と、論理しきい
値電位Vinvとの電位差(電圧Vp)分の電荷が蓄積されていることになる。そして、
走査線406の信号をHレベルにすることにより、スイッチング用トランジスタ404を
オフにし、容量素子403で、この電圧Vpを保持する。
2に設定しても良い。このVss2はVss<Vss2を満たす電位であり、インバータ
をオフセットキャンセルする際、発光素子405に印加される電圧が発光素子405の順
方向しきい値電圧VELより小さくなるように設定する。つまり、Vinv−Vss2<
VELとなるように設定する。こうすれば、書き込み期間において、発光素子405にほ
とんど電流が流れることはなく、消費電力を低減することができる。
よい。逆バイアス電圧を加えることにより、発光素子405の信頼性を向上させたり、発
光素子405の中で不具合のある部分を焼き切ったりすることができる。
る。例えば、配線409をフローティング状態にしてもよい。その結果、発光素子405
には電流は流れない。あるいは、インバータの出力端子411から配線409の間にスイ
ッチを入れてもよい。このスイッチを制御することにより、発光素子405に電流が流れ
ないようにすることができる。
信号線407に供給されたアナログ信号電位を基準にして、信号線407の電位の変動に
従ってインバータの出力のレベルが制御されるようになる。つまり、信号線407の電位
が、画素への信号書き込み期間に、画素にビデオ信号が書き込まれた際のアナログ信号電
位より低いときにはインバータの出力はHレベルとなり、画素にビデオ信号が書き込まれ
た際のアナログ信号電位より高くなるとインバータの出力はLレベルとなる。
するため、信号線407の電位が、画素にビデオ信号が書き込まれた際のアナログ信号電
位より低いときには、インバータの入力端子410の電位も、画素にビデオ信号が書き込
まれた際の入力端子410の電位より低くなり、相補用トランジスタ401はオフし、駆
動トランジスタ402はオンし、インバータの出力はHレベルとなる。一方、信号線40
7の電位が、画素への信号書き込み期間に画素にビデオ信号が書き込まれた際のアナログ
信号電位より高くなると、インバータの入力端子410の電位も、画素にアナログ信号が
書き込まれた際の入力端子410の電位より高くなるため、相補用トランジスタ401は
オンし、駆動トランジスタ402はオフし、駆動インバータの出力はLレベルとなる。
ベルにした状態で、信号線407に供給する電位をアナログ的に変化させることで、画素
内のインバータの出力のレベルを制御する。こうして、発光素子405に電流が流れてい
る時間をアナログ的に制御して階調を表現することができる。
06Aに接続したことにより配線数を減らすことができ、開口率が向上する。よって、発
光素子405の信頼性の向上を図ることができる。また、歩留まりを向上させ、表示パネ
ルのコストの抑制を図ることができる。
407に供給する電位は周期的に変化する波形のアナログ電位を用いることができる。よ
って、図12で示したように、波形1201、波形1202、波形1203、波形120
4、波形1205、波形1206、波形1208、若しくは波形1209、又はこれらを
複数連続して供給しても良い。
結果、フレーム周波数が見かけ上は向上したようになり、画面のちらつきを防止すること
ができる。
位により画素のアナログ時間階調表示が可能となる。なお、階調数が小さい程このアナロ
グ信号電位は高くなる。
素に入力したアナログ信号電位との高低関係によって、相補用トランジスタ401及び駆
動トランジスタ402で構成されるインバータの出力のレベルが決定されるからである。
画素への信号書き込み期間に画素に入力されるアナログ信号電位が、画素の発光期間にお
いて加えられる三角波電位よりも低い場合は、インバータの出力がHレベルとなり、発光
する。よって、画素への信号書き込み期間に画素に入力されるアナログ信号電位が低い方
が、画素の発光期間において加えられる三角波電位よりも低い期間が長いことになり、発
光する期間も長くなる。よって、階調も高くなる。逆に、画素への信号書き込み期間に画
素に入力されるアナログ信号電位が高い方が、画素の発光期間において加えられる三角波
電位よりも低い期間が短いことになり、発光する期間も短くなる。よって、階調も小さく
なるからである。
本実施の形態では、実施の形態1の画素構成とは異なる構成を示す。本実施の形態に示す
画素構成は、画素にアナログ信号を書き込む際に供給されるアナログ信号電位と、画素の
点灯、非点灯を制御するアナログ電位とを別の配線によって画素に供給する構成としてい
る。
ランジスタ(第3のトランジスタ)602と、容量素子603と、スイッチング用トラン
ジスタ(第1のトランジスタ)604と、発光素子605と、走査線(Select l
ine)606と、第1のスイッチ607と、第2のスイッチ608と、第1の信号線(
Data line1)609と、第2の信号線(Data line2)610と、電
源線611と、を有している。なお、駆動トランジスタ601にはPチャネル型トランジ
スタ、相補用トランジスタ602及びスイッチング用トランジスタ604にはNチャネル
型トランジスタを用いている。
11と接続され、第2端子(ソース端子又はドレイン端子の他方)が相補用トランジスタ
602の第2端子(ソース端子又はドレイン端子の他方)と接続され、ゲート端子が相補
用トランジスタ602のゲート端子と接続されている。さらに、駆動トランジスタ601
及び相補用トランジスタ602のゲート端子は、容量素子603の一方の電極と接続され
ると共に、スイッチング用トランジスタ604を介して駆動トランジスタ601及び相補
用トランジスタ602の第2端子(ソース端子又はドレイン端子の他方)と接続されてい
る。つまり、スイッチング用トランジスタ604は、第1端子(ソース端子又はドレイン
端子の一方)が駆動トランジスタ601及び相補用トランジスタ602の第2端子(ソー
ス端子又はドレイン端子の他方)と接続され、第2端子(ソース端子又はドレイン端子の
他方)が駆動トランジスタ601及び相補用トランジスタ602のゲート端子と接続され
ているため、スイッチング用トランジスタ604をオンオフすることで、駆動トランジス
タ601及び相補用トランジスタ602のゲート端子と第2端子(ソース端子又はドレイ
ン端子の他方)とを導通又は非導通にすることができる。そして、スイッチング用トラン
ジスタ604のゲート端子が接続されている走査線606に信号を入力することによりス
イッチング用トランジスタ604のオンオフを制御する。なお、容量素子603の他方の
電極は第1のスイッチ607を介して第1の信号線609と、第2のスイッチ608を介
して第2の信号線610と接続されている。また、駆動トランジスタ601及び相補用ト
ランジスタ602の第2端子(ソース端子又はドレイン端子の他方)は、発光素子605
の陽極と接続されている。そして、発光素子605の陰極は低電源電位Vssが供給され
た配線(Cathode)612と接続されている。なお、Vssとは、電源線611に
供給される電源電位Vddを基準として、Vss<Vddを満たす電位である。例えば、
Vss=GND(グラウンド電位)としても良い。なお、電源線611の電位はこれに限
られない。色要素の画素毎に電源電位の値を変えてもよい。つまり、RGBの色要素の画
素からなるフルカラー表示装置の場合には、RGBの色要素の画素毎に、RGBWの色要
素の画素からなるフルカラー表示装置の場合には、RGBWの色要素の画素毎に電源線の
電位を供給すればよい。
れている。ここで、駆動トランジスタ601は発光素子605を駆動するトランジスタで
あり、相補用トランジスタ602は駆動トランジスタ601とは極性が反転しているトラ
ンジスタである。つまり、この走査線606Aの信号がLレベルのときに駆動トランジス
タ601と相補用トランジスタ602とが相補的にオンオフするインバータを構成してい
る。
選択される画素をi行目の画素とし、走査線606Aにより選択される画素をi+1行目
の画素として図7のタイミングチャートを用いて説明する。
line1)609に供給され、各画素毎の発光時間を制御するアナログ電位が第2の
信号線(Data line2)610に供給される。
2で示したように、波形1201、波形1202、波形1203、波形1204、波形1
205、波形1206、波形1208、若しくは波形1209、又はこれらを複数連続し
て供給しても良い。
結果、フレーム周波数が見かけ上は向上したようになり、画面のちらつきを防止すること
ができる。
発光期間が設定される。
目の画素の信号書き込み時間を示している。そして、期間Ti以外の間はi行目の画素は
発光期間となる。
第2のスイッチ608をオフにする。このとき走査線(i+1行目のSelect li
ne)606AにはLレベルの電位が供給されている。よって、駆動トランジスタ601
と相補用トランジスタ602とはインバータとして機能する。よって、駆動トランジスタ
601及び相補用トランジスタ602のゲート端子の接続点がインバータの入力端子61
3となり、駆動トランジスタ601及び相補用トランジスタ602の第2端子の接続点が
インバータの出力端子614となる。
スイッチング用トランジスタ604がオンする。よって、インバータの入力端子613と
出力端子614とが導通され、オフセットキャンセルされる。つまり、インバータの入力
端子613の電位はインバータの論理しきい値電位Vinvとなっている。よって、この
ときインバータの入力端子613の電位はインバータの出力のレベルを制御するために必
要な電位となっている。
Tiに第1の信号線609に供給される電位Vaとの電位差分(電圧Vp)の電荷が蓄積
される。
、走査線(i行目のSelect line)606にLレベルの信号を入力する。する
と、スイッチング用トランジスタ604がオフし、容量素子603で電圧Vpが保持され
る。こうして期間Tiが終了し、i行目j列の画素にData line1(第1の信号
線609)からアナログ信号が書き込まれる。なお、このとき、各画素列毎にそれぞれの
Data line1(第1の信号線609)からそれぞれのアナログ信号電位が入力さ
れ、各列のi行目の画素にアナログ信号が書き込まれる。
書き込み期間Ti+1が始まり、i行目の画素の発光期間が始まる。i+1行目の画素へ
の信号書き込み時間となる期間Ti+1には走査線606AにHレベルの信号が入力され
、i行目の画素への信号書き込み動作と同様に信号が書き込まれる。
供給されている。i行目j列の画素はData line2(第2の信号線610)の電
位が、i行目の画素の信号書き込み期間TiにData line1(第1の信号線60
9)に供給されたアナログ信号電位より高い電位であるときには発光素子605は非発光
の状態を維持し、Data line2(第2の信号線610)の電位が、i行目の画素
の信号書き込み期間TiにData line1(第1の信号線609)に供給されたア
ナログ信号電位より低い電位の間は発光素子605は発光する。よって、それぞれ画素へ
の信号書き込み期間にアナログ信号が書き込まれた際のアナログ信号電位にしたがって発
光素子605の発光時間が制御される。こうして、アナログ時間階調表示が可能となる。
時間になると、i行目の画素の相補用トランジスタ602の第1端子(ソース端子又はド
レイン端子の一方)が接続されている走査線606AにHレベルの信号を入力する。ここ
で、第2の信号線610に供給されている三角波電位が、i行目の画素の書き込み時間に
おいて第1の信号線609により書き込まれたアナログ信号電位より高くなった場合、相
補用トランジスタ602がオンする。よって、インバータの出力は走査線606AのHレ
ベルの電位が出力されてしまうことがある。
とすべきところの画素が発光してしまうと人間の目にも目立ってしまうという問題がある
。よって図50に示すように、インバータの出力端子614と発光素子605の陽極の間
にPチャネル型トランジスタ5001を介すようにするとよい。つまり、Pチャネル型ト
ランジスタ5001は、第1端子(ソース端子又はドレイン端子の一方)がインバータの
出力端子614と接続され、第2端子(ソース端子又はドレイン端子の他方)が発光素子
605の陽極と接続され、ゲート端子が走査線606Aと接続されている。こうすること
により、走査線606AにHレベルの信号が入力され、i+1行目の画素が選択されてい
るときには、i行目の画素のPチャネル型トランジスタ5001はオフする。よって、非
発光の状態であるべきところの画素が発光してしまうことがなくなる。
期間が始まり、信号書き込み期間が終了すると画素行毎に発光期間が始まる。よって、本
実施の形態のように線順次で信号が画素に書き込まれる場合には、書き込み期間は一画素
分の時間で良いため、発光期間を長くすることができる。つまり、デューティー比(1フ
レーム期間における発光期間の割合)が高いので、発光素子の瞬間輝度を低くすることが
できる。よって、発光素子の信頼性を向上することができる。
e1(第1の信号線609)にアナログ信号電位を入力する信号線駆動回路の周波数を低
くすることができる。よって、消費電力を小さくすることができる。
号が書き込まれた際のアナログ信号電位にしたがって発光素子605の発光時間が設定さ
れる。こうして、アナログ時間階調表示が可能となる。アナログ的に発光時間を制御する
ため、デジタル的に発光時間を制御したときのように擬似輪郭が生じることはない。よっ
て、画質不良のない、きれいな表示を行うことができる。
ように、画素への信号書き込み時間にData line1(信号線609)に供給され
たアナログ信号電位が、発光期間にData line2(信号線610)に入力される
三角波電位より高いか低いかで決まり、デジタル的に制御することができる。よって、駆
動トランジスタ601や相補用トランジスタ602の特性のバラツキの影響を受けること
が少なく発光素子605の発光・非発光を制御することができる。つまり、画素毎の発光
のバラツキを改善することができる。
スタでなる駆動トランジスタ601と、Nチャネル型のトランジスタでなる相補用トラン
ジスタ602で構成されるため、駆動トランジスタ601や相補用トランジスタ602の
トランジスタ特性がバラツキ、インバータ伝達特性が画素毎に多少異なっても、それらの
影響をほとんど受けることなく発光素子605の発光・非発光を制御することができる。
はインバータを構成するPチャネル型トランジスタとNチャネル型トランジスタのうち、
Nチャネル型トランジスタのソース端子に電位を供給する配線の代わりに他の行の走査線
を用いたが、図8のようにPチャネル型トランジスタのソース端子に電位を供給する配線
の代わりに他の行の走査線を用いてもよい。
スタ(第2のトランジスタ)802と、容量素子803と、スイッチング用トランジスタ
(第1のトランジスタ)804と、発光素子805と、走査線(Select line
)806と、第1のスイッチ807と、第2のスイッチ808と、第1の信号線(Dat
a line1)809と、第2の信号線(Data line2)810と、電源線8
11と、を有している。なお、相補用トランジスタ801にはNチャネル型トランジスタ
、駆動トランジスタ802及びスイッチング用トランジスタ804にはPチャネル型トラ
ンジスタを用いている。
811と接続され、第2端子(ソース端子又はドレイン端子の他方)が駆動トランジスタ
802の第2端子(ソース端子又はドレイン端子の他方)と接続され、ゲート端子が駆動
トランジスタ802のゲート端子と接続されている。さらに、相補用トランジスタ801
及び駆動トランジスタ802のゲート端子は、容量素子803の一方の電極と接続される
と共に、スイッチング用トランジスタ804を介して相補用トランジスタ801及び駆動
トランジスタ802の第2端子(ソース端子又はドレイン端子の他方)と接続されている
。つまり、スイッチング用トランジスタ804は、第1端子(ソース端子又はドレイン端
子の一方)が相補用トランジスタ801及び駆動トランジスタ802の第2端子(ソース
端子又はドレイン端子の他方)と接続され、第2端子(ソース端子又はドレイン端子の他
方)が相補用トランジスタ801及び駆動トランジスタ802のゲート端子と接続されて
いるため、スイッチング用トランジスタ804をオンオフすることで、相補用トランジス
タ801及び駆動トランジスタ802のゲート端子と第2端子(ソース端子又はドレイン
端子の他方)とを導通又は非導通にすることができる。そして、スイッチング用トランジ
スタ804のゲート端子が接続されている走査線806に信号を入力することによりスイ
ッチング用トランジスタ804のオンオフを制御する。なお、容量素子803の他方の電
極は、第1のスイッチ807を介して第1の信号線809と、第2のスイッチ808を介
して第2の信号線810と接続されている。また、相補用トランジスタ801及び駆動ト
ランジスタ802の第2端子(ソース端子又はドレイン端子の他方)は、発光素子805
の陽極と接続されている。そして、発光素子805の陰極は低電源電位Vssが供給され
た配線(Cathode)812と接続されている。なお、Vssとは、走査線806A
に入力されるHレベルの電位の電源電位Vddを基準として、Vss<Vddを満たす電
位である。例えば、Vss=GND(グラウンド電位)としても良い。また、電源線81
1に供給される電位は、配線(Cathode)812との電位差が発光素子805の順
方向しきい値電圧以下となるように設定する。つまり、電源線811に供給されている電
位が発光素子805の第1電極に供給され、低電源電位Vssが発光素子805の第2電
極に供給されたときに、発光素子805に印加される電圧が順方向しきい値電圧VEL以
下となればよい。なお、このとき、発光素子805の第1電極は陽極であり、第2電極は
陰極である。一方、電源線811に供給される電位をさらに低い電位、つまり低電源電位
Vssより低い電位とし、発光素子805に印加される電圧を逆方向バイアスにしてもよ
い。逆バイアス電圧を加えることにより、発光素子805の信頼性を向上させたり、発光
素子805の中で不具合のある部分を焼き切ったりすることができる。
ている。ここで、駆動トランジスタ802は発光素子805を駆動するトランジスタであ
り、相補用トランジスタ801は駆動トランジスタ802とは極性が反転しているトラン
ジスタである。つまり、この走査線806Aの信号がHレベルのときに相補用トランジス
タ801と駆動トランジスタ802とが相補的にオンオフするインバータを構成している
。
選択される画素をi行目の画素とし、走査線806Aにより選択される画素をi+1行目
の画素として図9のタイミングチャートを用いて説明する。
line1)809に供給され、各画素毎の発光時間を制御するアナログ電位が第2の
信号線(Data line2)810に供給される。
2で示したように、波形1201、波形1202、波形1203、波形1204、波形1
205、波形1206、波形1208、若しくは波形1209、又はこれらを複数連続し
て供給しても良い。
結果、フレーム周波数が見かけ上は向上したようになり、画面のちらつきを防止すること
ができる。
発光期間が設定される。
目の画素の信号書き込み時間を示している。そして、期間Ti以外の期間はi行目の画素
は発光期間となる。
第2のスイッチ808をオフにする。このとき、走査線(i+1行目のSelect l
ine)806AにはHレベルの電位が供給されている。よって、相補用トランジスタ8
01と駆動トランジスタ802とはインバータとして機能する。よって、相補用トランジ
スタ801及び駆動トランジスタ802のゲート端子の接続点がインバータの入力端子8
13となり、相補用トランジスタ801及び駆動トランジスタ802の第2端子の接続点
がインバータの出力端子814となる。
スイッチング用トランジスタ804がオンする。よって、インバータの入力端子813と
出力端子814とが導通され、オフセットキャンセルされる。つまり、インバータの入力
端子813の電位はインバータの論理しきい値電位Vinvとなっている。よって、この
ときインバータの入力端子813の電位はインバータの出力のレベルを制御するために必
要な電位となっている。
Tiに第1の信号線809に供給される電位Vaとの電位差分(電圧Vp)の電荷が蓄積
される。
、走査線(i行目のSelect line)806にHレベルの信号を入力する。する
と、スイッチング用トランジスタ804がオフし、容量素子803で電圧Vpが保持され
る。こうして期間Tiが終了し、i行目j列の画素にData line1(第1の信号
線809)からアナログ信号が書き込まれる。なお、このとき、各画素列毎にそれぞれの
Data line1(第1の信号線809)からそれぞれのアナログ信号電位が入力さ
れ、各列のi行目の画素にアナログ信号が書き込まれる。
書き込み期間Ti+1が始まり、i行目の画素の発光期間が始まる。i+1行目の画素へ
の信号書き込み時間となる期間Ti+1には走査線806AにLレベルの信号が入力され
、i行目の画素への信号書き込み動作と同様に信号が書き込まれる。
供給されている。i行目j列の画素はData line2(第2の信号線810)の電
位が、i行目の画素の信号書き込み期間TiにData line1(第1の信号線80
9)に供給されたアナログ信号電位より高い電位であるときには発光素子805は非発光
の状態を維持し、Data line2(第2の信号線810)の電位が、i行目の画素
の信号書き込み期間TiにData line1(第1の信号線809)に供給されたア
ナログ信号電位より低い電位の間は発光素子805は発光する。よって、それぞれ画素へ
の信号書き込み期間にアナログ信号が書き込まれた際のアナログ信号電位にしたがって発
光素子805の発光時間が制御される。こうして、アナログ時間階調表示が可能となる。
期間となり、信号書き込み期間が終了すると画素行毎に発光期間に移る。よって、本実施
の形態のように線順次で信号が画素に書き込まれる場合には、書き込み期間は一画素分の
時間で良いため、発光期間を長くすることができる。つまり、デューティー比(1フレー
ム期間における発光期間の割合)が高いので、発光素子の瞬間輝度を低くすることができ
る。よって、発光素子の信頼性を向上することができる。
e1(第1の信号線809)にアナログ信号電位を入力する信号線駆動回路の周波数を低
くすることができる。よって、消費電力を小さくすることができる。
号が書き込まれた際のアナログ信号電位にしたがって発光素子805の発光時間が設定さ
れる。こうして、アナログ時間階調表示が可能となる。アナログ的に発光時間を制御する
ため、デジタル的に発光時間を制御したときのように擬似輪郭が生じることはない。よっ
て、画質不良のない、きれいな表示を行うことができる。
ように、画素への信号書き込み時間にData line1(信号線809)に供給され
たアナログ信号電位が、発光期間にData line2(信号線810)に入力される
三角波電位より高いか低いかで決まり、デジタル的に制御することができる。よって、相
補用トランジスタ801や駆動トランジスタ802の特性のバラツキの影響を受けること
が少なく発光素子805の発光・非発光を制御することができる。つまり、画素毎の発光
のバラツキを改善することができる。
スタでなる駆動トランジスタ802と、Nチャネル型のトランジスタでなる相補用トラン
ジスタ801で構成されるため、相補用トランジスタ801や駆動トランジスタ802の
トランジスタ特性がバラツキ、インバータ伝達特性が画素毎に多少異なっても、それらの
影響をほとんど受けることなく発光素子805の発光・非発光を制御することができる。
スイッチ807及び第2のスイッチ808はトランジスタを用いることができる。
ンジスタを適用した構成を図57に示す。第1のスイッチ607の代わりに書き込み選択
用トランジスタ5701、第2のスイッチ608の代わりに発光選択用トランジスタ57
02を用いている。書き込み選択用トランジスタ5701は第2の走査線5703に信号
を入力してオンオフを制御し、発光選択用トランジスタ5702は第3の走査線5704
に信号を入力してオンオフを制御する。
ク電流)の少ない構成とすることが望ましいといえる。なお、オフ電流とは、トランジス
タがオフしているときにソース・ドレイン間に流れてしまう電流であり、ゲートリーク電
流とは、ゲート絶縁膜を介してゲートとソースまたはドレイン間に電流が流れてしまう電
流である。
イッチング用トランジスタ604に用いられるNチャネル型のトランジスタは、低濃度不
純物領域(Lightly Doped Drains:LDD領域ともいう)を設けた
構成とするのが好ましい。LDD領域を設けた構成のトランジスタはオフ電流を低減する
ことができるからである。書き込み選択用トランジスタ5701、発光選択用トランジス
タ5702及びスイッチング用トランジスタ604にオフ電流が流れると、容量素子60
3が電圧を保持できなくなるからである。
、駆動トランジスタ601の膜厚よりも書き込み選択用トランジスタ5701、発光選択
用トランジスタ5702及びスイッチング用トランジスタ604の膜厚を薄くする良い。
ッチング用トランジスタ604をマルチゲートのトランジスタとすることでゲートリーク
電流を低減することができる。
オフは同じタイミングで制御することが可能である。よって、図57の構成において、第
2の走査線5703を省略し、書き込み選択用トランジスタ5701のゲート端子を走査
線606に接続する構成としてもよい。
て、Nチャネル型のトランジスタをスイッチとして用いることにより、オフ電流を低減す
ることができる。また、このトランジスタをマルチゲートとすることによりさらなるゲー
トリーク電流の低減が図られる。よって、トランジスタのスイッチとしての機能をより向
上させることができる。
タ、第2のスイッチ608の代わりにPチャネル型のトランジスタを適用した場合につい
て図58に示す。
608の代わりに発光選択用トランジスタ5802を用いている。書き込み選択用トラン
ジスタ5801と発光選択用トランジスタ5802とはいずれか一方がオンしているとき
、他方をオフさせるので、書き込み選択用トランジスタ5801及び発光選択用トランジ
スタ5802のゲート端子を第2の走査線5803に接続し、第2の走査線5803に信
号を入力して書き込み選択用トランジスタ5801と発光選択用トランジスタ5802と
のオンオフを制御する。なお、図59に示すように書き込み選択用トランジスタ5801
及び発光選択用トランジスタ5802のゲート端子を走査線606に接続してオンオフを
制御してもよい。
ッチ608の代わりにPチャネル型のトランジスタを適用することで、これらを制御する
ための配線を減らすことができる。つまり、画素の開口率を向上させることができる。よ
って、発光素子の信頼性を向上させることができる。
本実施の形態では、電位が固定されている電源線の代わりに、電位のレベルを信号により
制御することができる電位制御線を用いた場合の本発明の画素構成及び表示装置並びにそ
の駆動法について説明する。
素構成を図48に示す。
3のトランジスタ)4802と、容量素子4803と、スイッチング用トランジスタ(第
1のトランジスタ)4804と、発光素子4805と、走査線(Select line
)4806と、信号線(Data line)4807と、電位供給線(Illumin
ation line)4808とを有している。なお、駆動トランジスタ4801には
Pチャネル型トランジスタ、相補用トランジスタ4802及びスイッチング用トランジス
タ4804にはNチャネル型トランジスタを用いている。
給線4808と接続され、第2端子(ソース端子又はドレイン端子の他方)が相補用トラ
ンジスタ4802の第2端子(ソース端子又はドレイン端子の他方)と接続され、ゲート
端子が相補用トランジスタ4802のゲート端子と接続されている。さらに、駆動トラン
ジスタ4801及び相補用トランジスタ4802のゲート端子は、容量素子4803を介
して信号線4807に接続されると共に、スイッチング用トランジスタ4804を介して
駆動トランジスタ4801及び相補用トランジスタ4802の第2端子(ソース端子又は
ドレイン端子の他方)と接続されている。つまり、スイッチング用トランジスタ4804
は、第1端子(ソース端子又はドレイン端子の一方)が駆動トランジスタ4801及び相
補用トランジスタ4802の第2端子(ソース端子又はドレイン端子の他方)と接続され
、第2端子(ソース端子又はドレイン端子の他方)が駆動トランジスタ4801及び相補
用トランジスタ4802のゲート端子と接続されているため、スイッチング用トランジス
タ4804をオンオフすることで、駆動トランジスタ4801及び相補用トランジスタ4
802のゲート端子と第2端子(ソース端子又はドレイン端子の他方)とを導通又は非導
通にすることができる。そして、スイッチング用トランジスタ4804のゲート端子が接
続されている走査線4806に信号を入力することによりスイッチング用トランジスタ4
804のオンオフを制御する。また、駆動トランジスタ4801及び相補用トランジスタ
4802の第2端子(ソース端子又はドレイン端子の他方)は、発光素子4805の陽極
と接続されている。そして、発光素子4805の陰極は低電源電位Vssが供給された配
線(Cathode)4809と接続されている。なお、Vssとは、電位供給線480
8に供給されるHレベルの電位Vddを基準として、Vss<Vddを満たす電位である
。例えば、Vss=GND(グラウンド電位)としても良い。
続されている。ここで、駆動トランジスタ4801は発光素子4805を駆動するトラン
ジスタであり、相補用トランジスタ4802は駆動トランジスタ4801とは極性が反転
しているトランジスタである。つまり、電位供給線4808の信号がHレベルであり、走
査線4806Aの信号がLレベルのときに駆動トランジスタ4801と相補用トランジス
タ4802とが相補的にオンオフするインバータとして機能する。
のアナログ信号電位がビデオ信号に相当する。そして、画素へビデオ信号を書き込む際に
は、電位供給線4808に入力する信号をHレベルにし、駆動トランジスタ4801の第
1端子(ソース端子又はドレイン端子の一方)にVddを供給する。また、走査線480
6にHレベルの信号を入力してスイッチング用トランジスタ4804をオンさせる。なお
、このとき、別の行の画素を選択する走査線4806AはLレベルの信号が入力されてい
る。よって、画素へ信号を書き込む際には駆動トランジスタ4801と相補用トランジス
タ4802とはインバータとして動作することになる。なお、インバータとして動作して
いるときには、駆動トランジスタ4801及び相補用トランジスタ4802のゲート端子
の接続点がインバータの入力端子4810となり、駆動トランジスタ4801及び相補用
トランジスタ4802の第2端子の接続点がインバータの出力端子4811となる。また
、インバータとして動作しているときには、駆動トランジスタ4801及び相補用トラン
ジスタ4802は共に第1端子がソース端子、第2端子がドレイン端子となる。
位Vddであり、Lレベルは走査線4806AのLレベルの電位である。また、インバー
タのHレベルの出力となる電源電位Vddと、インバータのLレベルの出力となる走査線
4806や走査線4806AのLレベルの電位は、配線4809の電位を基準に設定する
。そして、インバータの出力がHレベルのときは、発光素子4805が発光し、Lレベル
のときには非発光となるようにする。
は配線4809の電位Vss+VELよりも低くする必要がある。また、Hレベルの電位
は、配線4809の電位Vss+VELよりも高くする必要がある。
に逆バイアス状態の電圧が加わる。よって、発光素子4805の劣化が抑制され、望まし
い。
される画素をi行目の画素とし、走査線4806Aにより選択される画素をi+1行目の
画素として図49のタイミングチャートを用いて説明する。
行目の画素の信号書き込み時間を示している。
4806にはHレベルの信号が入力されスイッチング用トランジスタ4804がオンする
。なお、走査線(i+1行目のSelect line)4806AにはLレベルの電位
が供給されている。そして、電位供給線4808にはHレベルの信号が入力され、駆動ト
ランジスタ4801の第1端子(ソース端子又はドレイン端子の一方)に電位Vddが供
給される。よって、駆動トランジスタ4801と相補用トランジスタ4802とはインバ
ータとして機能する。したがって、駆動トランジスタ4801及び相補用トランジスタ4
802のゲート端子の接続点がインバータの入力端子4810となり、駆動トランジスタ
4801及び相補用トランジスタ4802の第2端子の接続点がインバータの出力端子4
811となる。
ャンセルされる。つまり、インバータの入力端子4810の電位はインバータの論理しき
い値電位Vinvとなっている。よって、このときインバータの入力端子4810の電位
はインバータの出力のレベルを制御するために必要な電位となっている。
間Tiに信号線4807に供給される電位Vaとの電位差分(電圧Vp)の電荷が蓄積さ
れる。
、スイッチング用トランジスタ4804がオフし、容量素子4803で電圧Vpが保持さ
れる。また、電位供給線4808をLレベルにする。こうして期間Tiが終了し、i行目
j列の画素にData line(信号線4807)からアナログ信号が書き込まれる。
なお、このとき、各画素列毎にそれぞれのData line(信号線4807)からそ
れぞれのアナログ信号電位が入力され、各列のi行目の画素にアナログ信号が書き込まれ
る。
線4808をフローティングとしてもよい。図48に示す画素を有する表示装置の模式図
を図56に示す。表示装置は、信号線駆動回路5601と画素部5602と電位供給線駆
動回路5603と、走査線駆動回路5604とフローティング用スイッチ5605とを有
する。よって、画素への信号の書き込み時間や発光期間の間はフローティング用スイッチ
5605をオンにし、他の行の信号書き込み時間などはフローティング用スイッチ560
5をオフにすればよい。つまり、図49におけるタイミングチャートにおいてIllum
ination lineのLレベルのときはフローティングとしても良い。
書き込み期間Ti+1が始まり、走査線4806AにHレベルの信号が入力され、i行目
の画素への信号書き込み動作と同様にi+1行目の画素に信号が書き込まれる。
には三角波電位が供給される。つまり、i行目j列の画素は三角波電位が、i行目の画素
の信号書き込み期間TiにData line(信号線4807)に供給されたアナログ
信号電位より高い電位であるときには発光素子4805は非発光の状態を維持し、Dat
a line(信号線4807)の電位が、i行目の画素の信号書き込み期間TiにDa
ta line(信号線4807)に供給されたアナログ信号電位より低い電位の間は発
光素子4805は発光する。よって、それぞれ画素への信号書き込み期間にアナログ信号
が書き込まれた際のアナログ信号電位にしたがって発光素子4805の発光時間が制御さ
れる。こうして、アナログ時間階調表示が可能となる。アナログ的に発光時間を制御する
ため、デジタル的に発光時間を制御したときのように擬似輪郭が生じることはない。よっ
て、画質不良のない、きれいな表示を行うことができる。
たように、画素への信号書き込み時間にData line(信号線4807)に供給さ
れたアナログ信号電位が、発光期間にData line(信号線4807)に入力され
る三角波電位より高いか低いかで決まり、デジタル的に制御することができる。よって、
駆動トランジスタ4801や相補用トランジスタ4802の特性のバラツキの影響を受け
ることが少なく発光素子4805の発光・非発光を制御することができる。つまり、画素
毎の発光のバラツキを改善することができる。
スタでなる駆動トランジスタ4801と、Nチャネル型のトランジスタでなる相補用トラ
ンジスタ4802で構成されるため、駆動トランジスタ4801や相補用トランジスタ4
802のトランジスタ特性がバラツキ、インバータ伝達特性が画素毎に多少異なっても、
それらの影響をほとんど受けることなく発光素子4805の発光・非発光を制御すること
ができる。
2で示したように、波形1201、波形1202、波形1203、波形1204、波形1
205、波形1206、波形1208、若しくは波形1209、又はこれらを複数連続し
て供給しても良い。
結果、フレーム周波数が見かけ上は向上したようになり、画面のちらつきを防止すること
ができる。
走査線4806Aに接続したことにより配線数を減らすことができ、開口率が向上する。
よって、発光素子4805の信頼性の向上を図ることができる。また、歩留まりを向上さ
せ、コストの抑制を図ることができる。
、配線(Cathode)4809に供給される低電源電位Vssとの電位差が発光素子
4805の順方向しきい値電圧以下となるように設定する。つまり、電位供給線4808
のLレベルの電位が発光素子4805の第1電極に供給され、低電源電位Vssが発光素
子4805の第2電極に供給されたときに、発光素子4805に印加される電圧が順方向
しきい値電圧VEL以下となればよい。なお、このとき、発光素子4805の第1電極は
陽極であり、第2電極は陰極である。一方、電位供給線4808のLレベルの電位をさら
に低い電位、つまり低電源電位より低い電位とし、発光素子4805に印加される電圧を
逆方向バイアスにしてもよい。逆バイアス電圧を加えることにより、発光素子4805の
信頼性を向上させたり、発光素子4805の中で不具合のある部分を焼き切ったりするこ
とができる。よって、本実施の形態の画素構成によれば、発光素子4805の陰極の電位
は固定電位とすることができる。
するので発光素子4805に電流が流れて画像が変になってしまうのを防ぐことができる
。
もよい。図48に示す画素構成に示す画素における電位供給線4808を色要素の画素毎
に設けた構成を図61に示す。ここでは、色要素として、RGBの色要素として説明する
が、例えばRGBWの色要素の場合でも適用することができる。
はドレイン端子の一方)が電位供給線Irに接続され、Gの色要素の列の画素は駆動トラ
ンジスタの第1端子(ソース端子又はドレイン端子の一方)が電位供給線Igに接続され
、Bの色要素の列の画素は駆動トランジスタの第1端子(ソース端子又はドレイン端子の
一方)が電位供給線Ibに接続されている。よって、発光素子の色毎に印加する電圧を適
宜設定することができる。
本実施の形態では、実施の形態1、実施の形態2及び実施の形態3で示した画素構成を有
する表示装置において、より好適な表示装置の構成について説明する。
。つまり、走査線駆動回路からの信号がバッファに入力され、バッファから走査線へ信号
が出力されるようにする。また、信号線駆動回路からの信号がバッファに入力され、バッ
ファから信号線へ信号が出力されるようにする。また、電位供給線駆動回路からの信号が
バッファに入力され、バッファから電位供給線へ信号が出力されるようにする。こうして
、走査線駆動回路や信号線駆動回路や電位供給線駆動回路の出力信号のインピーダンス変
換を行い、電流供給能力を高めている。
駆動回路や電位供給線駆動回路の中にバッファを設けてこれらの駆動回路の出力の電流供
給能力を高くしても良い。
態1において、図2を用いて説明した表示装置と共通するところは共通の符号を用いてい
る。
ランジスタを用いている場合には、走査線S1〜Smのそれぞれに、1行分の画素のスイ
ッチング用トランジスタのゲート端子が接続されている。そして、1行分のスイッチング
用トランジスタを一斉にオンにしなければならない。特に解像度が高くなればなるほど一
斉にオンしなければならないトランジスタの数も多くなる。そこで、本実施の形態に用い
るバッファには電流供給能力の高いものが好ましい。
に、信号線D1〜Dnと交差するところでは寄生容量(交差容量)が形成される。よって
、走査線S1〜Smはそれぞれ、抵抗1401と容量素子1402とを用いて図14に示
すような等価回路で表すことができる。
4のようになまりが生じた波形となってしまう。つまり、パルスの立ち上がりと立ち下が
りが遅延してしまう。すると、スイッチング用トランジスタ208は正常なタイミングで
オンしなくなり、ビデオ信号を画素に正確に書き込むことができなくなってしまう。よっ
て、本実施の形態の表示装置においては走査線から出力される信号はバッファを介して電
流供給能力を高くすることで、なまりの発生を低減させることができる。
ログ信号電位を供給するのに遅延が生じてしまうため、画素へ信号を正確に書き込むこと
ができなくなってしまう。よって、本実施の形態の表示装置においては信号線から出力さ
れる信号もバッファを介して電流供給能力を高くすると良い。
設けられたそれぞれのバッファ1302を介して走査線S1〜Smに入力される。つまり
、バッファ1302を介することで走査線駆動回路202から出力される信号の電流供給
能力を高くする。同様に、信号線D1〜Dnのそれぞれにもバッファ1301を設けてい
る。なお、バッファ1301はアナログバッファを用いている。
のなまりを低減することができる。よって、素早く1行分の画素のスイッチング用トラン
ジスタをオンにし、素早くビデオ信号を書き込むことができる。よって、画素の書き込み
期間を短くすることができる。
て、入力電位Vinが入力される端子を入力端子、出力電位Voutが出力される端子を
出力端子という。
駆動回路の出力端子に接続し、ボルテージフォロワ回路1501の出力端子を信号線に接
続する。ボルテージフォロワ回路をバッファに用いるときには特性のバラツキの小さいト
ランジスタを形成することができるICチップ上に形成するとよい。なお、本明細書にお
いて、ICチップとは、基板上に形成された集積回路をチップ上に切り離したものをいう
。特に、ICチップとしては、単結晶シリコンウエハを基板に用いて素子分離などにより
回路を形成し、単結晶シリコンウエハを任意の形状に切り離したものが適している。
路や信号線駆動回路と共にバッファを形成したICチップをCOG(Chip On G
lass)などで表示パネルに実装すると良い。なお、ボルテージフォロワ回路は図13
の表示装置において、バッファ1301及びバッファ1302に適用することができるが
、アナログバッファとして機能するので、とくにバッファ1301に適している。
ランジスタ1503からなるインバータをバッファに用いても良い。Nチャネル型トラン
ジスタ1502のゲート端子とPチャネル型トランジスタ1503のゲート端子は共に入
力端子に接続され入力電位Vinが入力される。また、Nチャネル型トランジスタ150
2のソース端子は低電源電位Vssに接続され、ドレイン端子はPチャネル型トランジス
タ1503のドレイン端子と共に出力端子に接続され、出力端子から出力電位Voutを
出力する。バッファとしては複数のインバータを直列接続して用いることができる。この
とき、インバータから出力された出力電位Voutが入力端子に入力される次の段のイン
バータは、約3倍の電流供給能力とすると、効率良く電流供給能力を高くすることができ
る。つまり、最初に入力されたインバータから出力された電位が次の段のインバータに入
力される際には約3倍の電流供給能力のインバータを直列に接続する。このようにして偶
数個のインバータを接続すればバッファとして用いることができる。なお、Nチャネル型
トランジスタ1502及びPチャネル型トランジスタ1503の設計において、チャネル
幅Wとチャネル長Lの比:W/Lを調整することで電流供給能力を調整することができる
。なお、図15(b)に示した様なインバータを用いたバッファは図13の表示装置にお
いて、バッファ1302に適用することができる。なお、このようなインバータを用いた
バッファは構成が単純であり、基板上に画素と共に走査線駆動回路や信号線駆動回路が一
体形成された薄膜トランジスタを有する表示パネルを作製する場合にはバッファも一体形
成することができる。バッファを一体形成することで、コストダウンを図ることができる
。また、図15(b)のように、Nチャネル型トランジスタ1502及びPチャネル型ト
ランジスタ1503からなるCMOSインバータは、入力端子にインバータの論理しきい
値電位Vinvの近傍の電位が入力されているときには、Nチャネル型トランジスタ15
02及びPチャネル型トランジスタ1503に電流が流れるが、入力端子にHレベルかL
レベルの電位が入力されるといずれか一方のトランジスタがオフするため無駄に電力が消
費されることがない。よって、図15(b)に示すようなCMOSインバータを用いるこ
とで低消費電力化を図ることができる。
もできる。ソースフォロア回路は、ソースフォロワトランジスタ1504と電流源150
5からなり、ソースフォロワトランジスタ1504のゲート端子は入力端子に接続され、
ドレイン端子は電源電位Vddが供給された配線に接続され、ソース端子は電流源150
5の一方の端子と出力端子に接続されている。電流源1505の他方の端子は低電源電位
Vssの供給された配線に接続されている。ここで、ソースフォロワトランジスタ150
4のゲートソース間電圧Vgsを用いて、出力電位Voutは以下の式、Vout=Vi
n−Vgs・・・(1)で表される。
である。
電位Vinに入力される信号がデジタル信号であれば、ソースフォロワトランジスタ15
04のゲートソース間電圧Vgsに多少のバラツキがあってもソースフォロワ回路をバッ
ファとして用いることができる。よって、図13の表示装置においては、ソースフォロア
回路をバッファ1302に用いることができる。
スタを用いて容易に作製することができる。よって、基板上に画素と共に走査線駆動回路
や信号線駆動回路が一体形成された薄膜トランジスタを有する表示パネルを作製する場合
にはバッファも一体形成することができる。バッファを一体形成することで、コストダウ
ンを図ることができる。
ル型トランジスタを用いることで、画素と走査線駆動回路や信号線駆動回路とバッファと
が一体形成された表示パネルにおいて、Nチャネル型トランジスタのみからなる単極性表
示パネルを作製することができる。
ォロワトランジスタ1506をデュアルゲートとすることで、しきい値電圧の低いトラン
ジスタとすることもできる。なお、ソースフォロワトランジスタ1506以外の構成は図
15(c)と共通するので共通の符号を用い説明は省略する。
、ソースフォロワ回路を構成する各ソースフォロワトランジスタ間で、しきい値電圧Vt
hのバラツキが低減されれば、アナログバッファとしても用いることができる。よって、
図13の表示装置においてバッファ1302は言うまでもなく、バッファ1301にも図
15(d)のようなソースフォロワ回路を適用することができる。
はソースフォロワトランジスタ1604と、容量素子1605と、第1のスイッチ160
6と、第2のスイッチ1607と、第3のスイッチ1608と、電流源1609と、電圧
源1610とからなる。そして、ソースフォロワトランジスタ1604のドレイン端子は
電源電位Vddが供給された配線に接続され、ソース端子は出力端子と、電流源1609
を介して低電源電位Vssが供給された配線と、第1のスイッチ1606の一方の端子と
接続されている。そして、第1のスイッチ1606の他方の端子は容量素子1605の一
方の端子と、第3のスイッチ1608を介して入力端子と接続されている。また、容量素
子1605の他方の端子はソースフォロワトランジスタ1604のゲート端子と、第2の
スイッチ1607及び電圧源1610を介して低電源電位Vssが供給された配線と接続
されている。
第1のスイッチ1606と第2のスイッチ1607をオンにする。すると容量素子160
5にはソースフォロワトランジスタ1604のゲートソース間電圧が電流I1を流すのに
必要な電圧Vgsとなる電荷が蓄積される。そして、第1のスイッチ1606及び第2の
スイッチ1607をオフにする。すると容量素子1605はソースフォロワトランジスタ
1604のゲートソース間電圧Vgsを保持する。そして第3のスイッチ1608をオン
にすると、容量素子1605がゲートソース間電圧Vgsを保持したまま入力端子に入力
電位Vinが入力される。よって、容量素子1605の他方の端子が接続されたソースフ
ォロワトランジスタ1604のゲート端子には入力電位Vinにゲートソース間電圧Vg
sを加えた電位が供給される。一方、出力端子から出力される出力電位Voutはソース
フォロワトランジスタ1604のゲート端子の電位からゲートソース間電圧Vgsを引い
た電位である。よって、出力端子から出力される電位は入力端子に入力される電位と同じ
になりVin=Voutとなる。
1302は言うまでもなく、アナログ信号の電流供給能力を高くするためのバッファ13
01にも適用することができる。
路や信号線駆動回路とが一体形成された薄膜トランジスタを有する表示パネルを作製する
場合にはバッファとして、図16(b)に示すソースフォロワ回路も一体形成することが
できる。また、図16(b)のソースフォロワ回路は単極性のトランジスタで構成するこ
とができるため単極性表示パネルを作製することができる。
09には飽和領域で動作するトランジスタや、抵抗素子や、整流素子を用いることができ
る。さらには、整流素子としてはPN接続ダイオードや、ダイオード接続トランジスタを
用いることもできる。
合について図16(a)を用いて説明する。ソースフォロア回路は、ソースフォロワトラ
ンジスタ1506とダイオード接続したトランジスタ1507からなり、ソースフォロワ
トランジスタ1506のドレイン端子は電源電位Vddが供給された配線に接続され、ソ
ース端子はダイオード接続したトランジスタ1507のドレイン端子と出力端子とに接続
されている。また、ダイオード接続したトランジスタ1507はドレイン端子とゲート端
子が接続され、ソース端子は低電源電位Vssの供給された配線に接続されている。
、実施の形態1、実施の形態2、実施の形態3及び実施の形態4に示した様々な画素構成
を適用することが可能であり、また、バッファも全ての走査線駆動回路や信号線駆動回路
や電位供給線駆動回路の出力が入力される走査線や信号線や電位供給線に設ける必要はな
く適宜設けることができる。特に、実施の形態3で説明した図48の画素構成を有する表
示装置のときには電位供給線4808に入力する信号は、一行分の画素の発光素子に電流
を流すだけの電流が必要であるため、電位供給線4808に信号を入力する電位供給線駆
動回路にバッファを設けると良い。
本実施の形態では、本発明の画素構成を有する表示装置の走査線駆動回路や信号線駆動回
路や電位供給線駆動回路について説明する。つまり、本実施の形態で示す走査線駆動回路
や信号線駆動回路や電位供給線駆動回路は、実施の形態1、実施の形態2及び実施の形態
3で示した画素構成を有する表示装置や実施の形態4に示した表示装置に適宜用いること
ができる。
02を有し、画素部2502の周辺には、電位供給線駆動回路2503、走査線駆動回路
2504及び信号線駆動回路2505を有している。なお、実施の形態1や実施の形態2
に示す画素構成を有する表示装置の場合には、電位供給線駆動回路2503は設けなくて
も良い。その場合、走査線駆動回路2504が図2の走査線駆動回路202に相当し、信
号線駆動回路2505が図2の信号線駆動回路201に相当する。
力される信号はフレキシブルプリントサーキット(Flexible Print Ci
rcuit:FPC)2506を介して外部より供給される。
TAB(Tape Automated Bonding)等によりICチップが実装さ
れていても良い。つまり、画素部2502と一体形成が困難な、電位供給線駆動回路25
03、走査線駆動回路2504及び信号線駆動回路2505の一部のメモリやバッファな
どをICチップ上に形成して表示装置に実装しても良い。
04を画素部2502の片側に配置しても良い。なお、図25(b)に示す表示装置は、
図25(a)に示す表示装置と、電位供給線駆動回路2503の配置が異なるだけである
ので同様の符号を用いている。また、電位供給線駆動回路2503及び走査線駆動回路2
504は一つの駆動回路で同様の機能を果たすようにしても良い。
す。これは、図2の表示装置の信号線(D1〜Dn)に信号を供給するための駆動回路で
ある。図31(a)に示す信号線駆動回路は、パルス出力回路3101、第1のラッチ回
路3102、第2のラッチ回路3103、D/A変換回路(デジタルアナログ変換回路)
3104、書き込み期間・発光期間選択回路3105及びアナログバッファ回路3106
を有している。
説明する。
され、クロック信号(S−CLK)、クロック反転信号(S−CLKB)、スタートパル
ス信号(S−SP)が入力される。これらの信号のタイミングに従って順次サンプリング
パルスが出力される。
02に入力される。第1のラッチ回路3302には、デジタル映像信号が入力されており
、サンプリングパルスが入力されるタイミングに従って、各段にデジタル映像信号を保持
する。ここでは、デジタル映像信号は各段毎に3ビット入力されており、各ビットの映像
信号を、それぞれ第1のラッチ回路3302において保持する。一つのサンプリングパル
スによって、第1のラッチ回路3302の各段の三つのラッチ回路が平行して動作する。
水平帰線期間中に、第2のラッチ回路3303にラッチパルス(Latch Pulse
)が入力され、第1のラッチ回路3302に保持されていたデジタル映像信号は、一斉に
第2のラッチ回路3303に転送される。その後、第2のラッチ回路3303に保持され
たデジタル映像信号は1行分が同時にDAC(D/A変換回路)3304へ入力される。
アナログ電位を有する映像信号として、書き込み期間・発光期間選択回路3305の有す
る切り替え回路3307に入力する。
いる間、パルス出力回路3301からは、再びサンプリングパルスが出力される。そして
、書き込み期間においては、上述した動作を繰り返し、1フレーム分の映像信号の処理を
行う。
、発光期間においては、切り替え回路3307には、三角波電位生成回路3308によっ
て生成された三角波電位が入力される。
入力され、発光期間には三角波電位生成回路3308からの三角波電位が入力される。そ
して、切り替え回路3307は書き込み期間には映像信号を、発光期間には三角波電位を
アナログバッファ回路3306に入力する。
信号線D1〜Dnへ供給する。つまり、映像信号はアナログバッファ回路3306で電流
供給能力を高くされ、アナログ信号電位として信号線D1〜Dnに供給される。なお、こ
の信号線D1〜Dnは、例えば図2や図13の表示装置の信号線D1〜Dnに相当する。
号に変換する前に補正することが望ましい場合もある。よって図31(b)に示すように
、第1のラッチ回路3102に入力する前にDigital Video Dataを補
正回路3107によって補正してから第1のラッチ回路3102に入力するようにするの
が好ましい。補正回路3107では、例えばガンマ補正などを行うことができる。
入力する前に行っても良い。つまり、図31(a)の構成において、D/A変換回路31
04の出力をインピーダンス変換して書き込み期間・発光期間選択回路3105に入力す
る構成として、図35(a)のような構成とすることができる。また、このとき、図31
(a)の構成を詳細に示した図33の構成は図37のような構成となる。図37において
、3701はパルス出力回路、3702は第1のラッチ回路、3703は第2のラッチ回
路、3704はD/A変換回路、3705は書き込み期間・発光期間選択回路、3706
はアナログ回路、3707は切り替え回路、3708は三角波電位生成回路である。また
、図31(b)の構成において、D/A変換回路3104の出力をインピーダンス変換し
て書き込み期間・発光期間選択回路3105に入力する構成として、図35(b)のよう
な構成とすることができる。
成について説明したが、図32及び図34では映像信号がアナログの場合について説明す
る。この場合には、図31に示すようにD/A変換回路は設けなくて良い。また、アナロ
グの映像信号を保持することができるアナログラッチ回路及びアナログラッチ回路は各段
に1ビット分ずつ設ければよい。図32(a)に示すように、パルス出力回路3201、
第1のアナログラッチ回路3202、第2のアナログラッチ回路3203、書き込み期間
・発光期間選択回路3204及びアナログバッファ回路3205を有している。
説明する。
され、クロック信号(S−CLK)、クロック反転信号(S−CLKB)、スタートパル
ス信号(S−SP)が入力される。これらの信号のタイミングに従って順次サンプリング
パルスが出力される。
回路3402に入力される。第1のアナログラッチ回路3402には、アナログ映像信号
が入力されており、サンプリングパルスが入力されるタイミングに従って、各段にアナロ
グ映像信号を保持する。ここでは、アナログ映像信号は各段毎に1ビット入力されており
、1ビットの映像信号を、それぞれの段毎の第1のアナログラッチ回路3402において
保持する。
すると、水平帰線期間中に、第2のアナログラッチ回路3403にラッチパルス(Lat
ch Pulse)が入力され、第1のアナログラッチ回路3402に保持されていたア
ナログ映像信号は、一斉に第2のアナログラッチ回路3403に転送される。その後、第
2のアナログラッチ回路3403に保持されたアナログ映像信号は1行分が同時に書き込
み期間・発光期間選択回路3404の有する切り替え回路3406に入力される。
から入力された映像信号をアナログバッファ回路3405に入力し、アナログバッファ回
路3405はインピーダンス変換して、信号線D1〜Dnへそれぞれのアナログ信号電位
を供給する。なお、この信号線D1〜Dnは、例えば図2や図13の表示装置の信号線D
1〜Dnに相当する。
出力回路3401においては、再びサンプリングパルスが出力される。そして、書き込み
期間においては、上述した動作を繰り返し、1フレーム分の映像信号の処理を行う。
間においては、切り替え回路3406には、三角波電位生成回路3407によって生成さ
れた三角波電位が入力される。そして、発光期間にはアナログバッファ回路3405はイ
ンピーダンス変換し、入力された三角波電位と同等の電位を信号線D1〜Dnへ供給する
。つまり、アナログバッファ回路で出力電流能力を高くする。
3からの映像信号が入力され、発光期間には三角波電位生成回路3407からの三角波電
位が入力される。そして、切り替え回路3406は書き込み期間には映像信号を、発光期
間には三角波電位をアナログバッファ回路3405に入力する。
にD/A変換回路3206でデジタル映像信号をアナログ映像信号に変換してから第1の
アナログラッチ回路3202に入力するようにしても良い。
に入力する前に行っても良い。つまり、図32(a)の構成において、第2のアナログラ
ッチ回路3203の出力をインピーダンス変換して書き込み期間・発光期間選択回路32
04に入力する構成として、図36(a)のような構成とすることができる。また、この
とき、図32(a)の構成を詳細に示した図34の構成は図38のような構成となる。図
38において、3801はパルス出力回路、3802は第1のラッチ回路、3803は第
2のラッチ回路、3804は書き込み期間・発光期間選択回路、3805はアナログバッ
ファ回路、3806は切り替え回路、3807は三角電位生成回路である。また、図32
(b)の構成において、第2のアナログラッチ回路3203の出力をインピーダンス変換
して書き込み期間・発光期間選択回路3204に入力する構成として、図36(b)のよ
うな構成とすることができる。
るアナログ的に変化する電位を別の信号線で画素に入力する画素構成(例えば図6や図8
のような画素構成)を有する表示装置に適用可能な信号線駆動回路について図39及び図
40を用いて説明する。
され、クロック信号(S−CLK)、クロック反転信号(S−CLKB)、スタートパル
ス信号(S−SP)が入力される。これらの信号のタイミングに従って順次サンプリング
パルスが出力される。
02に入力される。第1のラッチ回路3902には、デジタル映像信号が入力されており
、サンプリングパルスが入力されるタイミングに従って、各段にデジタル映像信号を保持
する。ここでは、デジタル映像信号は各段毎に3ビット入力されており、各ビットの映像
信号を、それぞれ第1のラッチ回路3902において保持する。一つのサンプリングパル
スによって、第1のラッチ回路3902の各段の三つのラッチ回路が平行して動作する。
水平帰線期間中に、第2のラッチ回路3903にラッチパルス(Latch Pulse
)が入力され、第1のラッチ回路3902に保持されていたデジタル映像信号は、一斉に
第2のラッチ回路3903に転送される。その後、第2のラッチ回路3903に保持され
たデジタル映像信号は1行分が同時にDAC(D/A変換回路)3904へ入力される。
アナログ電位を有する映像信号として、アナログバッファ回路3905に入力する。
給される。また、同時に三角波電位生成回路3906からも三角波電位が各信号線D2a
1〜D2anに供給される。なお、信号線D1a1〜D1anは図6や図8等の画素を有
する表示装置の第1の信号線609や第1の信号線809に相当する。また、信号線D2
a1〜D2anは図6や図8等の画素を有する表示装置の第2の信号線610や第2の信
号線810に相当する。
され、クロック信号(S−CLK)、クロック反転信号(S−CLKB)、スタートパル
ス信号(S−SP)が入力される。これらの信号のタイミングに従って順次サンプリング
パルスが出力される。
回路4002に入力される。第1のアナログラッチ回路4002には、アナログ映像信号
(Analog Data)が入力されており、サンプリングパルスが入力されるタイミ
ングに従って、各段にアナログ映像信号を保持する。ここでは、アナログ映像信号は各段
毎に1ビット入力されており、1ビットの映像信号を、それぞれの段毎の第1のアナログ
ラッチ回路4002において保持する。
すると、水平帰線期間中に、第2のアナログラッチ回路4003にラッチパルス(Lat
ch Pulse)が入力され、第1のアナログラッチ回路4002に保持されていたア
ナログ映像信号は、一斉に第2のアナログラッチ回路4003に転送される。その後、第
2のラッチ回路4003に保持されたアナログ映像信号は1行分が同時にアナログバッフ
ァ回路4004に入力される。
給される。また、同時に三角波電位生成回路4005からも三角波電位が各信号線D2a
1〜D2anに供給される。
号線駆動回路について説明したが、信号線駆動回路に入力されるビデオ信号を、パルス出
力回路から出力される信号に従って、そのまま画素に書き込む(点順次方式ともいう)よ
うにしても良い。
ついて、図41(a)を用いて説明する。信号線駆動回路は、パルス出力回路4101、
第1のスイッチ群4102、第2のスイッチ群4103からなる。第1のスイッチ群41
02及び第2のスイッチ群4103はそれぞれ複数の段のスイッチを有する。この複数の
段はそれぞれ信号線に対応している。
るAnalog Video Dataが入力される配線に接続され、他方の端子はそれ
ぞれ対応する信号線に接続されている。また、第2のスイッチ群4103のそれぞれの段
のスイッチの一方の端子は三角波電位の供給される配線に接続され、他方の端子はそれぞ
れ対応する信号線に接続されている。
、クロック反転信号(S−CLKB)、スタートパルス信号(S−SP)が入力される。
これらの信号のタイミングに従って順次サンプリングパルスが出力される。なお、このと
き第2のスイッチ群4103のオンオフを制御する制御信号は、全ての段のスイッチがオ
フするように設定する。
段づつオンする。
る信号線にAnalog Video Dataが入力される。こうして、順次第1のス
イッチ群4102の各段のスイッチをオンさせ、選択されている行の画素に順次Anal
og Video Dataを書き込む。
書き込まれると、信号書き込み期間は終了する。
出力回路4101からサンプリングパルスが出力されないようにする。つまり、パルス出
力回路4101の出力を第1のスイッチ群4102に入力されないようにしてもいいし、
パルス出力回路4101にスタートパルス信号(S−SP)が入力されないようにしても
いい。つまり、第1のスイッチ群4102のスイッチがオフしていれば良い。
。すると、全ての信号線に三角波電位が供給される。なお、発光期間においては、全ての
行の画素が選択されているため全ての画素に三角波電位を供給することができる。
このようにして、三角波電位が入力される。
回路について、図41(b)を用いて説明する。信号線駆動回路は、パルス出力回路41
11、スイッチ群4112からなる。スイッチ群4112はそれぞれ複数の段のスイッチ
を有する。この複数の段はそれぞれ第1の信号線に対応している。
alog Video Dataが入力される配線に接続され、他方の端子はそれぞれ画
素の列に対応する第1の信号線に接続されている。また、三角波電位の供給される配線は
それぞれ画素の列に対応する第2の信号線に接続されている。
、クロック反転信号(S−CLKB)、スタートパルス信号(S−SP)が入力される。
これらの信号のタイミングに従って順次サンプリングパルスが出力される。
オンする。
対応する第1の信号線にAnalog Video Dataが入力される。こうして、
順次スイッチ群4112の各段のスイッチをオンさせ、選択されている行の画素に順次A
nalog Video Dataを書き込む。
書き込み期間に発光期間とすることができる実施の形態2の図6や図8で示したような画
素に適用することができる。
間においては、パルス出力回路からのサンプリングパルスを走査線及び電位供給線に出力
する。そして、発光期間においては、サンプリングパルスの出力が出力されないようにし
、走査線には全ての画素行が選択されないような信号を入力しておく。また、電位供給線
には、発光素子に順方向電圧を印加するような電位を供給する。
路の占有面積を減らし、狭額縁化が図れる。
トリング型のD/A変換回路である。
refが供給され、他方の端子には低電源電位(例えばGND)が供給されている。そし
て、抵抗素子群には電流が流れ、電圧降下により各抵抗素子の両端の端子で電位が異なる
。入力端子1、入力端子2及び入力端子3のそれぞれに入力される信号に従って、スイッ
チのオンオフを選択し、8通りのそれぞれ異なる電位を出力端子から得ることができる。
具体的には、入力端子3に入力される信号により8通りの電位のうち高い方の4つの電位
か低い方の4つの電位かが選択される。そして、入力端子2に入力される信号により入力
端子3により選択される4つの電位のうち、高い方の2つの電位か低い方の2つの電位か
が選択される。そして、入力端子1に入力される信号により、入力端子2で選択された2
つの電位のうち高い方又は低い方のいずれかが選択される。こうして、8通りの電位の中
から一つの電位が選択される。したがって、入力端子1、入力端子2及び入力端子3に入
力されるデジタル信号を、アナログ信号電位に変換することができる。
容量アレイ型のD/A変換回路を用いることもできる。
タル信号に従ってスイッチ1〜スイッチ6のオンオフを制御し、任意の容量素子に参照電
源電位Vrefと低電源電位(例えばGND)との電位差分の電荷を蓄積した後、蓄積さ
れた電荷を複数の容量素子で分配する。すると、複数の容量素子の電圧はある値で落ち着
く。この電圧から、一方の電位をアンプで検出することで、デジタル信号から、アナログ
信号電位に変換することができる。
これらのD/A変換回路は一例であって、様々なD/A変換回路を適宜用いることができ
る。
本実施の形態では、実施の形態1、実施の形態2、実施の形態3、実施の形態4で示した
画素構成を有する表示パネルの構成について図19(a)、(b)を用いて説明する。
て説明する。なお、図19(a)は、表示パネルを示す上面図、図19(b)は図19(
a)をA−A’で切断した断面図である。点線で示された信号線駆動回路(Data l
ine)1901、画素部1902、電位供給線駆動回路(Illumination
line)1903、走査線駆動回路(Reset line)1906を有する。また
、封止基板1904、シール材1905を有し、シール材1905で囲まれた内側は、空
間1907になっている。なお、実施の形態1や実施の形態2の画素構成の場合には、電
位供給線駆動回路1903は設けなくて良い。
線駆動回路1901に入力される信号を伝送するための配線であり、外部入力端子となる
FPC(フレキシブルプリントサーキット)1909からビデオ信号、クロック信号、ス
タート信号等を受け取る。FPC1909と表示パネルとの接合部上にはICチップ(メ
モリ回路や、バッファ回路などが形成された半導体チップ)1919A、1919BがC
OG(Chip On Glass)等で実装されている。なお、ここではFPCしか図
示されていないが、このFPCにはプリント配線基盤(PWB)が取り付けられていても
良い。本明細書における表示装置とは、表示パネル本体だけでなく、それにFPCもしく
はPWBが取り付けられた状態をも含むものとする。また、ICチップなどが実装された
ものを含むものとする。
902とその周辺駆動回路(電位供給線駆動回路1903、走査線駆動回路1906及び
信号線駆動回路1901)が形成されているが、ここでは、信号線駆動回路1901と、
画素部1902が示されている。
必ずしもその必要はなく、周辺駆動回路の全部若しくは一部をICチップなどに形成し、
COGなどで実装しても良い。その場合には駆動回路は単極性にする必要がなくPチャネ
ル型トランジスタを組み合わせて用いることができる。また、本実施の形態に示す表示パ
ネルでは図13に示した表示装置におけるバッファ1301、バッファ1302が図示さ
れていないが、それぞれの周辺駆動回路にバッファを備えている。
含む画素を構成する複数の回路を有している。なお、駆動TFT1912のソース電極は
第1の電極1913と接続されている。また、第1の電極1913の端部を覆って絶縁物
1914が形成されている。ここでは、ポジ型の感光性アクリル樹脂膜を用いることによ
り形成する。
率を有する曲面が形成されるようにする。例えば、絶縁物1914の材料としてポジ型の
感光性アクリルを用いた場合、絶縁物1914の上端部のみに曲率半径(0.2μm〜3
μm)を有する曲面を持たせることが好ましい。また、絶縁物1914として、感光性の
光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解
性となるポジ型のいずれも使用することができる。
の電極1917がそれぞれ形成されている。ここで、陽極として機能する第1の電極19
13に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、I
TO(インジウムスズ酸化物)膜、インジウム亜鉛酸化物(IZO)膜、窒化チタン膜、
クロム膜、タングステン膜、Zn膜、Pt膜などの単層膜の他、窒化チタンとアルミニウ
ムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタ
ン膜との3層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗
も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる
。
ット法によって形成される。有機化合物を含む層1916には、元素周期律第4族金属錯
体をその一部に用いることとし、その他、組み合わせて用いることのできる材料としては
、低分子系材料であっても高分子系材料であっても良い。また、有機化合物を含む層に用
いる材料としては、通常、有機化合物を単層もしくは積層で用いる場合が多いが、本実施
の形態においては、有機化合物からなる膜の一部に無機化合物を用いる構成も含めること
とする。さらに、公知の三重項材料を用いることも可能である。
いる材料としては、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合
金MgAg、MgIn、AlLi、CaF2、またはCaN)を用いればよい。なお、有
機化合物を含む層(電界発光層)1916で生じた光が第2の電極1917を透過させる
場合には、第2の電極(陰極)1917として、膜厚を薄くした金属薄膜と、透明導電膜
(ITO(酸化インジウム酸化スズ合金)、酸化インジウム酸化亜鉛合金(In2O3―
ZnO)、酸化亜鉛(ZnO)等)との積層を用いるのが良い。
、基板1910、封止基板1904、およびシール材1905で囲まれた空間1907に
発光素子1918が備えられた構造になっている。なお、空間1907には、不活性気体
(窒素やアルゴン等)が充填される場合の他、シール材1905で充填される構成も含む
ものとする。
料はできるだけ水分や酸素を透過しない材料であることが望ましい。また、封止基板19
04に用いる材料としてガラス基板や石英基板の他、FRP(Fiberglass−R
einforced Plastics)、PVF(ポリビニルフロライド)、マイラー
、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。
1920はNチャネル型トランジスタ、1921はPチャネル型トランジスタである。
03及び走査線駆動回路1906を一体形成することで、表示装置の低コスト化が図れる
。また、この場合において、信号線駆動回路1901、画素部1902、電位供給線駆動
回路1903及び走査線駆動回路1906に用いられるトランジスタを単極性とすること
で作製工程の簡略化が図れるためさらなる低コスト化が図れる。
、画素部1902、電位供給線駆動回路1903及び走査線駆動回路1906を一体形成
した構成に限られず、信号線駆動回路1901に相当する図42(a)に示す信号線駆動
回路4201をICチップ上に形成して、COG等で表示パネルに実装した構成としても
良い。なお、図42(a)の基板4200、画素部4202、走査線駆動回路4203、
電位供給線駆動回路4204、FPC4205、ICチップ4206、ICチップ420
7、封止基板4208、シール材4209は図19(a)の基板1910、画素部190
2、電位供給線駆動回路1903、走査線駆動回路1906、FPC1909、ICチッ
プ1919A、ICチップ1919B、封止基板1904、シール材1905に相当する
。
Cチップに形成し、低消費電力化を図る。また、ICチップはシリコンウエハ等の半導体
チップとすることで、より高速動作且つ低消費電力化を図れる。
形成することで、低コスト化が図れる。そして、この走査線駆動回路4203、電位供給
線駆動回路4204及び画素部4202を単極性のトランジスタで構成することでさらな
る低コスト化が図れる。画素部4202の有する画素の構成としては実施の形態1、2、
3、4及び5で示した画素を適用することができる。よって、開口率の高い画素を提供す
ることが可能となる。
0との接続部において機能回路(メモリやバッファ)が形成されたICチップを実装する
ことで基板面積を有効利用することができる。
駆動回路1906に相当する図42(b)の信号線駆動回路4211、電位供給線駆動回
路4214及び走査線駆動回路4213をICチップ上に形成して、COG等で表示パネ
ルに実装した構成としても良い。この場合には高精細な表示装置をより低消費電力にする
ことが可能である。よって、より消費電力が少ない表示装置とするため、画素部に用いら
れるトランジスタの半導体層にはポリシリコンを用いることが望ましい。なお、図42(
b)の基板4210、画素部4212、FPC4215、ICチップ4216、ICチッ
プ4217、封止基板4218、シール材4219は図19(a)の基板1910、画素
部1902、FPC1909、ICチップ1919A、ICチップ1919B、封止基板
1904、シール材1905に相当する。
より低コスト化を図ることができる。さらに、大型の表示パネルを作製することも可能と
なる。
路を設けなくても良い。例えば、図26(a)に示すようにICチップ上に形成された周
辺駆動回路2601が図42(b)に示す、電位供給線駆動回路4214、走査線駆動回
路4213及び信号線駆動回路4211の機能を有するようにしても良い。なお、図26
(a)の基板2600、画素部2602、FPC2604、ICチップ2605、ICチ
ップ2606、封止基板2607、シール材2608は図19(a)の基板1910、画
素部1902、FPC1909、ICチップ1919A、ICチップ1919B、封止基
板1904、シール材1905に相当する。
表示装置は、基板2610、周辺駆動回路2611、画素部2612、FPC2613、
FPC2614有する。FPC2613より周辺駆動回路2611に外部からの信号及び
電源電位が入力される。そして、周辺駆動回路2611からの出力は、画素部2612の
有する画素に接続された行方向及び列方向の信号線に入力される。
まり、実施の形態1、実施の形態2、実施の形態3、実施の形態4及び実施の形態5で示
した画素に適用可能な発光素子の構成について図20(a)、(b)を用いて説明する。
孔注入層2003、その上に正孔輸送材料からなる正孔輸送層2004、発光層2005
、電子輸送材料からなる電子輸送層2006、電子注入材料からなる電子注入層2007
、そして陰極2008を積層させた素子構造である。ここで、発光層2005は、一種類
の発光材料のみから形成されることもあるが、2種類以上の材料から形成されてもよい。
また本発明の素子の構造は、この構造に限定されない。
素子、発光層に三重項励起状態から発光する三重項発光材料を利用した高効率素子など、
バリエーションは多岐にわたる。ホールブロック層によってキャリヤの再結合領域を制御
し、発光領域を二つの領域にわけることによって得られる白色発光素子などにも応用可能
である。
基板2001に正孔注入材料、正孔輸送材料、発光材料を順に蒸着する。次に電子輸送材
料、電子注入材料を蒸着し、最後に陰極2008を蒸着で形成する。
好適な材料を以下に列挙する。
(以下「H2Pc」と記す)、銅フタロシアニン(以下「CuPc」と記す)などが有効
である。また、使用する正孔輸送材料よりもイオン化ポテンシャルの値が小さく、かつ、
正孔輸送機能をもつ材料であれば、これも正孔注入材料として使用できる。導電性高分子
化合物に化学ドーピングを施した材料もあり、ポリスチレンスルホン酸(以下「PSS」
と記す)をドープしたポリエチレンジオキシチオフェン(以下「PEDOT」と記す)や
、ポリアニリンなどが挙げられる。また、絶縁体の高分子化合物も陽極の平坦化の点で有
効であり、ポリイミド(以下「PI」と記す)がよく用いられる。さらに、無機化合物も
用いられ、金や白金などの金属薄膜の他、酸化アルミニウム(以下「アルミナ」と記す)
の超薄膜などがある。
ン環−窒素の結合を有するもの)の化合物である。広く用いられている材料として、4,
4’−ビス(ジフェニルアミノ)−ビフェニル(以下、「TAD」と記す)や、その誘導
体である4,4’−ビス[N−(3−メチルフェニル)−N−フェニル−アミノ]−ビフ
ェニル(以下、「TPD」と記す)、4,4’−ビス[N−(1−ナフチル)−N−フェ
ニル−アミノ]−ビフェニル(以下、「α−NPD」と記す)がある。4,4’,4”−
トリス(N,N− ジフェニル−アミノ)−トリフェニルアミン(以下、「TDATA」
と記す)、4,4’,4”−トリス[N−(3−メチルフェニル)−N− フェニル−ア
ミノ]−トリフェニルアミン(以下、「MTDATA」と記す)などのスターバースト型
芳香族アミン化合物が挙げられる。
リス(4−メチル−8−キノリノラト)アルミニウム(以下、「Almq」と記す)、ビ
ス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(以下、「BeBq」と記
す)などのキノリン骨格またはベンゾキノリン骨格を有する金属錯体などがある。また、
ビス[2−(2−ヒドロキシフェニル)−ベンゾオキサゾラト]亜鉛(以下、「Zn(B
OX)2」と記す)、ビス[2−(2−ヒドロキシフェニル)−ベンゾチアゾラト]亜鉛
(以下、「Zn(BTZ)2」と記す)などのオキサゾール系、チアゾール系配位子を有
する金属錯体もある。さらに、金属錯体以外にも、2−(4−ビフェニリル)−5−(4
−tert−ブチルフェニル)−1,3,4−オキサジアゾール(以下、「PBD」と記
す)、OXD−7などのオキサジアゾール誘導体、TAZ、3−(4−tert−ブチル
フェニル)−4−(4−エチルフェニル)−5−(4−ビフェニリル)−1、2、4−ト
リアゾール(以下、「p−EtTAZ」と記す)などのトリアゾール誘導体、バソフェナ
ントロリン(以下、「BPhen」と記す)、BCPなどのフェナントロリン誘導体が電
子輸送性を有する。
化カルシウム、フッ化リチウム、フッ化セシウムなどの金属ハロゲン化物や、酸化リチウ
ムなどのアルカリ金属酸化物のような絶縁体の、超薄膜がよく用いられる。また、リチウ
ムアセチルアセトネート(以下、「Li(acac)」と記す)や8−キノリノラト−リ
チウム(以下、「Liq」と記す)などのアルカリ金属錯体も有効である。
)2、Zn(BTZ)2などの金属錯体の他、各種蛍光色素が有効である。蛍光色素とし
ては、青色の4,4’−ビス(2,2 − ジフェニル−ビニル)−ビフェニルや、赤橙
色の4−(ジシアノメチレン)−2−メチル−6−(p−ジメチルアミノスチリル)−4
H−ピランなどがある。また、三重項発光材料も可能であり、白金ないしはイリジウムを
中心金属とする錯体が主体である。三重項発光材料として、トリス(2−フェニルピリジ
ン)イリジウム、ビス(2−(4’−トリル)ピリジナト−N,C2’)アセチルアセト
ナトイリジウム(以下「acacIr(tpy)2」と記す)、 2,3,7,8,12
,13,17,18−オクタエチル−21H,23Hポルフィリン−白金などが知られて
いる。
することができる。
の極性を反転し、電源電位や低電源電位が供給されている配線の電位を逆にし、走査線や
信号線のレベルを反転させることで、図20(b)に示すように図20(a)とは逆の順
番に層を形成した発光素子を用いることができる。つまり、基板2011の上に陰極20
18、電子注入材料からなる電子注入層2017、その上に電子輸送材料からなる電子輸
送層2016、発光層2015、正孔輸送材料からなる正孔輸送層2014、正孔注入材
料からなる正孔注入層2013、そして陽極2012を積層させた素子構造である。
い。そして、基板上にTFT及び発光素子を形成し、基板とは逆側の面から発光を取り出
す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の
面から発光を取り出す両面射出構造の発光素子があり、本発明の画素構成はどの射出構造
の発光素子にも適用することができる。
に接して第1の電極2102が形成され、その上に有機化合物を含む層2103と第2の
電極2104が形成されている。
子の陰極である。つまり、第1の電極2102と第2の電極2104とで有機化合物を含
む層2103が挟まれているところが発光素子となる。
の大きい材料を用いることが望ましい。例えば、窒化チタン膜、クロム膜、タングステン
膜、Zn膜、Pt膜などの単層膜の他、窒化チタン膜とアルミニウムを主成分とする膜と
の積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との3層構造等を
用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミ
ックコンタクトがとれ、さらに陽極として機能させることができる。光を反射する金属膜
を用いることで光を透過させない陽極を形成することができる。
材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、C
aF2、またはCaN)からなる金属薄膜と、透明導電膜(ITO(インジウムスズ酸化
物)、インジウム亜鉛酸化物(IZO)、酸化亜鉛(ZnO)等)との積層を用いるのが
良い。こうして薄い金属膜と、光透過性を有する透明導電膜を用いることで光を透過させ
ることが可能な陰極を形成することができる。
能になる。つまり、図19の表示パネルに適用した場合には、封止基板1904側に光が
射出することになる。従って上面射出構造の発光素子を表示装置に用いる場合には封止基
板1904は光透過性を有する基板を用いる。
い。
場合、陰極としてMgAg、MgIn、AlLi等の仕事関数の小さい材料からなる金属
膜を用いることができる。そして、陽極として第2の電極2104にはITO(インジウ
ムスズ酸化物)膜、インジウム亜鉛酸化物(IZO)などの透明導電膜を用いることがで
きる。よって、この構成によれば、上面射出の透過率を高くすることができる。
図21(a)と同じ構造の発光素子であるため同じ符号を用いて説明する。
い材料を用いることが望ましい。例えば、ITO(インジウムスズ酸化物)膜、インジウ
ム亜鉛酸化物(IZO)膜などの透明導電膜を用いることができる。透明性を有する透明
導電膜を用いることで光を透過させることが可能な陽極を形成することができる。
材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、C
aF2、またはCaN)からなる金属膜を用いることができる。こうして、光を反射する
金属膜を用いることで光が透過しない陰極を形成することができる。
能になる。つまり、図19の表示パネルに適用した場合には、基板1910側に光が射出
することになる。従って下面射出構造の発光素子を表示装置に用いる場合には基板191
0は光透過性を有する基板を用いる。
(a)と同じ構造の発光素子であるため同じ符号を用いて説明する。
い材料を用いることが望ましい。例えば、ITO(インジウムスズ酸化物)膜、インジウ
ム亜鉛酸化物(IZO)膜などの透明導電膜を用いることができる。透明性を有する透明
導電膜を用いることで光を透過させることが可能な陽極を形成することができる。
材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、C
aF2、またはCaN)からなる金属薄膜と、透明導電膜(ITO(インジウムスズ酸化
物)、酸化インジウム酸化亜鉛合金(In2O3―ZnO)、酸化亜鉛(ZnO)等)と
の積層を用いるのが良い。こうして薄い金属膜と、透明性を有する透明導電膜を用いるこ
とで光を透過させることが可能な陰極を形成することができる。
能になる。つまり、図19の表示パネルに適用した場合には、基板1910側と封止基板
1904側に光が射出することになる。従って両面射出構造の発光素子を表示装置に用い
る場合には基板1910および封止基板1904は、ともに光透過性を有する基板を用い
る。
光学フィルムを設ければよい。
も本発明を適用することが可能である。
T2201が形成され、駆動用TFT2201のソース電極に接して第1の電極2203
が形成され、その上に有機化合物を含む層2204と第2の電極2205が形成されてい
る。
子の陰極である。つまり、第1の電極2203と第2の電極2205とで有機化合物を含
む層2204が挟まれているところが発光素子となる。図22の構成では白色光を発光す
る。そして、発光素子の上部に赤色のカラーフィルター2206R、緑色のカラーフィル
ター2206G、青色のカラーフィルター2206Bを設けられており、フルカラー表示
を行うことができる。また、これらのカラーフィルターを隔離するブラックマトリクス(
BMともいう)2207が設けられている。
また、図22に示す白色の発光素子を用いた表示装置の他に、フルカラー表示が実現可
能な表示装置を本発明に適用してもよい。例えば、赤色(R)の発光素子、緑色(G)の
発光素子、青色(B)の発光素子のそれぞれに、赤色のカラーフィルター、緑色のカラー
フィルター、青色のカラーフィルターを設けた構造を有する表示装置としてもよい。この
構造により、各発光素子から得られる光の不要な周波数成分をカットし、色純度を高める
ことができる。よって、忠実な色再現性のある表示を行うことができる。また、カラーフ
ィルターを用いることにより、反射光を低減することができるので、偏光板を設けなくて
も外部の光の写り込みを抑えることが出来る。従って、別途偏光板を設けることによる透
過率の低下を招くことなく、外部の光の写り込みを抑えることができる。
表示装置に適宜用いることができる。また、上述した表示パネルの構成や、発光素子は例
示であり、もちろん本発明の画素構成は他の構成の表示装置に適用することもできる。
図23及び図24を用いて説明する。
法で形成する。なお、アモルファスシリコン膜に限定する必要はなく、非晶質構造を含む
半導体膜(微結晶半導体膜を含む)であれば良い。さらに非晶質シリコンゲルマニウム膜
などの非晶質構造を含む化合物半導体膜でも良い。
用いた熱結晶化法や、結晶化を助長する金属元素を用いた熱結晶化法などとにより結晶化
させる。もちろん、これらを組み合わせて行っても良い。
結晶化された領域から島状の半導体膜を形成する。この半導体膜をトランジスタの半導体
層に用いる。
層が形成されている。半導体層は駆動トランジスタ23118のチャネル形成領域231
03、LDD領域23104及びソース又はドレイン領域となる不純物領域23105、
並びに容量素子23119の下部電極となるチャネル形成領域23106、LDD領域2
3107及び不純物領域23108を有する。なお、チャネル形成領域23103及びチ
ャネル形成領域23106はチャネルドープが行われていても良い。
23102としては、窒化アルミニウム(AlN)や酸化珪素(SiO2)、酸化窒化珪
素(SiOxNy)などの単層やこれらの積層を用いることができる。
部電極23111が形成されている。
成され、層間絶縁膜23112上にコンタクトホールを介して配線23113が不純物領
域23105と接している。配線23113に接して画素電極23114が形成され、画
素電極23114の端部及び配線23113を覆って絶縁物23115が形成されている
。ここでは、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。そして、画素
電極23114上に有機化合物を含む層23116及び対向電極23117が形成され、
画素電極23114と対向電極23117とで有機化合物を含む層23116が挟まれた
領域では発光素子23120が形成されている。
D領域が、上部電極23111と重なるような領域23202を設けても良い。なお、図
23(a)と共通するところは共通の符号を用い、説明は省略する。
と接する配線23113と同じ層に形成された第2の上部電極23301を有していても
良い。なお、図23(a)と共通するところは共通の符号を用い、説明は省略する。第2
の上部電極23301と上部電極23111とで層間絶縁膜23112挟みこみ、第2の
容量素子を構成している。また、第2の上部電極23301は不純物領域23108と接
しているため、上部電極23111とチャネル形成領域23106とでゲート絶縁膜23
109を挟みこんで構成される第1の容量素子と、上部電極23111と第2の上部電極
23301とで層間絶縁膜23112を挟みこんで構成される第2の容量素子と、が並列
に接続され、第1の容量素子と第2の容量素子からなる容量素子23302を構成してい
る。この容量素子23302の容量は第1の容量素子と第2の容量素子の容量を加算した
合成容量であるため、小さい面積で大きな容量の容量素子を形成することができる。つま
り、本発明の画素構成の容量素子として用いるとより開口率の向上が図れる。
膜24102が形成され、その上に半導体層が形成されている。半導体層は駆動トランジ
スタ24118のチャネル形成領域24103、LDD領域24104及びソース又はド
レイン領域となる不純物領域24105を有する。なお、チャネル形成領域24103は
チャネルドープが行われていても良い。
24102としては、窒化アルミニウム(AlN)や酸化珪素(SiO2)、酸化窒化珪
素(SiOxNy)などの単層やこれらの積層を用いることができる。
4108が形成されている。
09が形成され、第1の層間絶縁膜24109上にコンタクトホールを介して配線241
10が不純物領域24105と接している。また、配線24110と同じ材料からなる同
層の第2の電極24111が形成される。
12が形成され、第2の層間絶縁膜24112上にコンタクトホールを介して、配線24
110と接して画素電極24113が形成されている。また、画素電極24113のと同
じ材料からなる同層の第3の電極24114が形成されている。ここで、第1の電極24
108、第2の電極24111及び第3の電極24114からなる容量素子24119が
形成される。
、絶縁物24115及び第3の電極24114上に有機化合物を含む層24116及び対
向電極24117が形成され、画素電極24113と対向電極24117とで有機化合物
を含む層24116が挟まれた領域では発光素子24120が形成されている。
24に示したような構成が挙げられる。なお、図23及び図24に示したトランジスタの
構造はトップゲートの構造のトランジスタの一例である。つまり、LDD領域はゲート電
極と重なっていても良いし、ゲート電極と重なっていなくても良いし、又はLDD領域の
一部の領域が重なっていてもよい。さらに、ゲート電極はテーパー形状でもよく、ゲート
電極のテーパー部の下部にLDD領域が自己整合的に設けられていても良い。また、ゲー
ト電極は二つに限られず三以上のマルチゲート構造でも良いし、一つのゲート電極でも良
い。
イン領域など)に結晶性半導体膜を用いることで、例えば、図2における走査線駆動回路
202及び信号線駆動回路201を画素部203と一体形成することが容易になる。また
、図13の構成においては、バッファ1301やバッファ1302も一体形成が容易にな
る。また、図2の信号線駆動回路201の一部を画素部203と一体形成し、一部はIC
チップ上に形成して図19の表示パネルに示すようにCOG等で実装しても良い。こうし
て、製造コストの削減を図ることができる。
板と半導体層の間にゲート電極が挟まれた構造、つまり、半導体層の下にゲート電極が位
置するボトムゲートのトランジスタを適用した表示パネルの部分断面を図27に示す。
電極2703が形成されている。また、ゲート電極2703と同層に同じ材料からなる第
1の電極2704が形成されている。ゲート電極2703の材料にはリンが添加された多
結晶シリコンを用いることができる。多結晶シリコンの他に、金属とシリコンの化合物で
あるシリサイドでもよい。
形成されている。ゲート絶縁膜2705としては酸化珪素膜や窒化珪素膜などが用いられ
る。
ジスタ2722のチャネル形成領域2706、LDD領域2707及びソース又はドレイ
ン領域となる不純物領域2708、並びに容量素子2723の第2の電極となるチャネル
形成領域2709、LDD領域2710及び不純物領域2711を有する。なお、チャネ
ル形成領域2706及びチャネル形成領域2709はチャネルドープが行われていても良
い。
2702としては、窒化アルミニウム(AlN)や酸化珪素(SiO2)、酸化窒化珪素
(SiOxNy)などの単層やこれらの積層を用いることができる。
コンタクトホールを介して配線2713が不純物領域2708と接している。また、配線
2713と同層に同じ材料で第3の電極2714が形成されている。第1の電極2704
、チャネル形成領域2709、第3の電極2714によって容量素子2723が構成され
ている。
タ2722、容量素子2723及び開口部2715を覆うように第2の層間絶縁膜271
6が形成され、第2の層間絶縁膜2716上にコンタクトホールを介して、画素電極27
17が形成されている。また、画素電極2717の端部を覆って絶縁物2718が形成さ
れている。例えば、ポジ型の感光性アクリル樹脂膜を用いることができる。そして、画素
電極2717上に有機化合物を含む層2719及び対向電極2720が形成され、画素電
極2717と対向電極2720とで有機化合物を含む層2719が挟まれた領域では発光
素子2721が形成されている。そして、発光素子2721の下部に開口部2715が位
置している。つまり、発光素子2721からの発光を基板側から取り出すときには開口部
2715を有するため透過率を高めることができる。
24を形成して、図27(b)のような構成としてもよい。すると、第1の電極2704
、第2の電極2709、第3の電極2714及び第4の電極2724によって構成される
容量素子2725を形成することができる。
について説明する。図28にはトップゲートのトランジスタ、図29及び図30にはボト
ムゲートのトランジスタの場合について示す。
8(a)に示す。基板2801上に下地膜2802が形成されている。さらに下地膜28
02上に画素電極2803が形成されている。また、画素電極2803と同層に同じ材料
からなる第1の電極2804が形成されている。
2802としては、窒化アルミニウム(AlN)や酸化珪素(SiO2)、酸化窒化珪素
(SiOxNy)などの単層やこれらの積層を用いることができる。
の端部が配線2805で覆われている。配線2805及び配線2806の上部にN型の導
電型を有するN型半導体層2807及びN型半導体層2808が形成されている。また、
配線2806と配線2805の間であって、下地膜2802上に半導体層2809が形成
されている。そして、半導体層2809の一部はN型半導体層2807及びN型半導体層
2808上にまで延長されている。なお、この半導体層はアモルファスシリコン(a−S
i:H)、微結晶半導体(μ−Si:H)等の非結晶性を有する半導体膜で形成されてい
る。また、半導体層2809上にゲート絶縁膜2810が形成されている。また、ゲート
絶縁膜2810と同層の同じ材料からなる絶縁膜2811が第1の電極2804上にも形
成されている。なお、ゲート絶縁膜2810としては酸化珪素膜や窒化珪素膜などが用い
られる。
ト電極2812と同層に同じ材料でなる第2の電極2813が第1の電極2804上に絶
縁膜2811を介して形成されている。第1の電極2804及び第2の電極2813で絶
縁膜2811を挟まれた容量素子2819が形成されている。また、画素電極2803の
端部、駆動トランジスタ2818及び容量素子2819を覆い、層間絶縁膜2814が形
成されている。
2815及び対向電極2816が形成され、画素電極2803と対向電極2816とで有
機化合物を含む層2815が挟まれた領域では発光素子2817が形成されている。
820で形成してもよい。第1の電極2820は配線2805及び2806と同層の同一
材料で形成されている。
た表示パネルの部分断面を図29に示す。
電極2903が形成されている。また、ゲート電極2903と同層に同じ材料からなる第
1の電極2904が形成されている。ゲート電極2903の材料にはリンが添加された多
結晶シリコンを用いることができる。多結晶シリコンの他に、金属とシリコンの化合物で
あるシリサイドでもよい。
形成されている。ゲート絶縁膜2905としては酸化珪素膜や窒化珪素膜などが用いられ
る。
層2906と同層に同じ材料からなる半導体層2907が形成されている。
2902としては、窒化アルミニウム(AlN)や酸化珪素(SiO2)、酸化窒化珪素
(SiOxNy)などの単層やこれらの積層を用いることができる。
れ、半導体層2907上にはN型半導体層2910が形成されている。
型半導体層2910上には配線2911及び2912と同層の同一材料からなる導電層2
913が形成されている。
される。なお、この第2の電極と第1の電極2904でゲート絶縁膜2905を挟み込ん
だ構造の容量素子2920が形成されている。
電極2914が形成されている。
ように絶縁物2915が形成されている。
917が形成され、画素電極2914と対向電極2917とで有機化合物を含む層291
6が挟まれた領域では発光素子2918が形成されている。
なくても良い。つまり第2の電極は導電層2913とし、第1の電極2904と導電層2
913でゲート絶縁膜が挟まれた構造の容量素子としてもよい。
ことで、図29(b)に示すような、画素電極2914からなる第2の電極2921と第
1の電極2904でゲート絶縁膜2905が挟まれた構造の容量素子2922を形成する
ことができる。
もちろんチャネル保護構造のトランジスタでも良い。チャネル保護構造のトランジスタの
場合について、図30(a)、(b)を用いて説明する。
エッチ構造の駆動トランジスタ2919の半導体層2906のチャネルが形成される領域
上にエッチングのマスクとなる絶縁物3001が設けられている点が異なり、他の共通し
ているところは共通の符号を用いている。
示したチャネルエッチ構造の駆動トランジスタ2919の半導体層2906のチャネルが
形成される領域上にエッチングのマスクとなる絶縁物3001が設けられている点が異な
り、他の共通しているところは共通の符号を用いている。
イン領域など)に非晶質半導体膜を用いることで、製造コストを削減することができる。
は上述した構成に限られず、さまざまな構成のトランジスタの構造や、容量素子の構造の
ものを用いることができる。
本発明は様々な電子機器に適用することができる。具体的には電子機器の表示部に適用す
ることができる。そのような電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル
型ディスプレイ、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオ
コンポ等)、コンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電
話、携帯型ゲーム機又は電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDi
gital Versatile Disc(DVD)等の記録媒体を再生し、その画像
を表示しうるディスプレイを備えた装置)などが挙げられる。
03、スピーカー部44004、ビデオ入力端子44005等を含む。本発明の画素構成
を有する表示装置を表示部44003に用いることができる。なお、ディスプレイは、パ
ーソナルコンピュータ用、テレビジョン放送受信用、広告表示用などの全ての情報表示用
表示装置が含まれる。本発明を表示部44003に用いたディスプレイは、きれいに階調
を表示することができ、また画素の開口率が高く輝度を下げずに高精細な表示が可能とな
る。
操作キー44104、外部接続ポート44105、シャッター44106等を含む。
高性能なものを低価格に抑えるかが重要となる。本発明を表示部44102に用いたデジ
タルカメラは、きれいに階調を表示することができ、また画素の開口率が高く輝度を下げ
ずに高精細な表示が可能となる。
03、キーボード44204、外部接続ポート44205、ポインティングマウス442
06等を含む。本発明を表示部44203に用いたコンピュータは、きれいに階調を表示
することができ、また画素の開口率が高く輝度を下げずに高精細な表示が可能となる。
イッチ44303、操作キー44304、赤外線ポート44305等を含む。本発明を表
示部44302に用いたモバイルコンピュータは、きれいに階調を表示することができ、
また画素の開口率が高く輝度を下げずに高精細な表示が可能となる。
あり、本体44401、筐体44402、表示部A44403、表示部B44404、記
録媒体(DVD等)読み込み部44405、操作キー44406、スピーカー部4440
7等を含む。表示部A44403は主として画像情報を表示し、表示部B44404は主
として文字情報を表示することができる。本発明を表示部A44403や表示部B444
04に用いた画像再生装置は、きれいに階調を表示することができ、また画素の開口率が
高く輝度を下げずに高精細な表示が可能となる。
アーム部44503を含む。本発明を表示部44502に用いたゴーグル型ディスプレイ
は、きれいに階調を表示することができ、また画素の開口率が高く輝度を下げずに高精細
な表示が可能となる。
03、外部接続ポート44604、リモコン受信部44605、受像部44606、バッ
テリー44607、音声入力部44608、操作キー44609、接眼部44610等を
含む。本発明を表示部44602に用いたビデオカメラは、きれいに階調を表示すること
ができ、また画素の開口率が高く輝度を下げずに高精細な表示が可能となる。
3、音声入力部44704、音声出力部44705、操作キー44706、外部接続ポー
ト44707、アンテナ44708等を含む。
携帯電話機のニーズが強くなっている。さらに、ディスプレイも高精細なものが求められ
ている。本発明を表示部44703に用いた携帯電話機は、きれいに階調を表示すること
ができ、また画素の開口率が高く輝度を下げずに高精細な表示が可能となる。
価値が高く、高精細な表示部を有する携帯電話を提供することができる。
使用できることが要求される。
用いることにより低消費電力化を図ることが可能である。
例について図47を用いて説明する。
00は表示パネル4710のサイズに合わせて、形状や寸法を適宜変更することができる
。表示パネル4710を固定したハウジング4700はプリント基板4701に嵌入され
モジュールとして組み立てられる。
リント基板4701には、スピーカ4702、マイクロフォン4703、送受信回路47
04、CPU及びコントローラなどを含む信号処理回路4705が形成されている。この
ようなモジュールと、入力手段4706、バッテリ4707を組み合わせ、筐体4709
に収納する。表示パネル4710の画素部は筐体4709に形成された開口窓から視認で
きように配置する。
数の低い駆動回路)を基板上にTFTを用いて一体形成し、一部の周辺駆動回路(複数の
駆動回路のうち動作周波数の高い駆動回路)をICチップ上に形成し、そのICチップを
COG(Chip On Glass)で表示パネル4710に実装しても良い。あるい
は、そのICチップをTAB(Tape Auto Bonding)やプリント基板を
用いてガラス基板と接続してもよい。なお、一部の周辺駆動回路を基板上に画素部と一体
形成し、他の周辺駆動回路を形成したICチップをCOG等で実装した表示パネルの構成
は図42(a)に一例を示してある。このような構成とすることで、表示装置の低消費電
力化を図り、携帯電話機の一回の充電による使用時間を長くすることができる。また、携
帯電話機の低コスト化を図ることができる。
ることができるため、発光素子の瞬間輝度を低くすることができ、発光素子の信頼性を向
上させることができる。
力を高めることで、信号の遅延を防ぎ、1行毎の画素の書き込み時間を短くすることがで
きる。よって高階調な表示装置を提供することができる。
用いて画素部を形成し、全ての周辺駆動回路をICチップ上に形成し、そのICチップを
COG(Chip On Glass)などで表示パネルに実装しても良い。
な構成の携帯電話機に限られず様々な構成の携帯電話に適用することができる。
している。表示パネル4501は画素部4503、走査線駆動回路4504及び信号線駆
動回路4505を有している。回路基板4502には、例えば、コントロール回路450
6や信号分割回路4507などが形成されている。表示パネル4501と回路基板450
2は接続配線4508によって接続されている。接続配線4508にはFPC等を用いる
ことができる。
の低い駆動回路)を基板上にTFTを用いて一体形成し、一部の周辺駆動回路(複数の駆
動回路のうち動作周波数の高い駆動回路)をICチップ上に形成し、そのICチップをC
OG(Chip On Glass)などで表示パネル4501に実装するとよい。ある
いは、そのICチップをTAB(Tape Auto Bonding)やプリント基板
を用いて表示パネル4501に実装しても良い。なお、一部の周辺駆動回路を基板上に画
素部と一体形成し、他の周辺駆動回路を形成したICチップをCOG等で実装した構成は
図42(a)に一例を示してある。
ることができるため、発光素子の瞬間輝度を低くすることができ、発光素子の信頼性を向
上させることができる。
能力を高めることで、信号の遅延を防ぎ、1行毎の画素の書き込み時間を短くすることが
できる。よって高階調な表示装置を提供することができる。
、全ての周辺駆動回路をICチップ上に形成し、そのICチップをCOG(Chip O
n Glass)などで表示パネルに実装してもよい。
基板上にTFTを用いて画素部を形成し、全ての周辺駆動回路をICチップ上に形成し、
そのICチップをCOG(Chip On Glass)で表示パネルに実装するとよい
。なお、基板上に画素部を形成し、その基板上に周辺駆動回路を形成したICチップをC
OG等で実装した構成は図42(b)に一例を示してある。
Lテレビ受像機の主要な構成を示すブロック図である。チューナ4601は映像信号と音
声信号を受信する。映像信号は、映像信号増幅回路4602と、そこから出力される信号
を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路4603と、その映像
信号を駆動回路の入力仕様に変換するためのコントロール回路4506により処理される
。コントロール回路4506は、走査線側と信号線側にそれぞれ信号が出力する。デジタ
ル駆動する場合には、信号線側に信号分割回路4507を設け、入力デジタル信号をm個
に分割して供給する構成としても良い。
れ、その出力は音声信号処理回路4605を経てスピーカー4606に供給される。制御
回路4607は受信局(受信周波数)や音量の制御情報を入力部4608から受け、チュ
ーナ4601や音声信号処理回路4605に信号を送出する。
テレビ受像機を完成させることができる。ELモジュールにより、表示部44003が形
成される。また、スピーカー部44004、ビデオ入力端子44005などが適宜備えら
れている。
、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の
表示媒体として様々な用途に適用することができる。
Claims (5)
- トランジスタと、容量と、インバータと、表示素子と、第1の配線と、第2の配線と、第3の配線と、を有し、
前記トランジスタのゲートは、前記第1の配線と電気的に接続され、
前記トランジスタのソース又はドレインの一方は、前記容量の第1の電極、及び前記インバータの入力端子と電気的に接続され、
前記トランジスタのソース又はドレインの他方は、前記インバータの出力端子と電気的に接続され、
前記容量の第2の電極は、前記第2の配線と電気的に接続され、
前記表示素子の第1の電極は、前記インバータの出力端子と電気的に接続され、
前記表示素子の第2の電極は、前記第3の配線と電気的に接続され、
前記トランジスタがオンであり、前記第2の配線に第1の信号が供給されることにより前記容量において電荷の放電又は蓄積が行われる第1の期間と、
前記トランジスタがオフであり、前記第2の配線に第2の信号が供給されることにより前記インバータの出力が制御される第2の期間と、を有し、
前記第1の期間において、前記表示素子の前記第2の電極には、前記第3の配線を介して第1の電位が供給され、
前記第2の期間において、前記表示素子の前記第2の電極には、前記第3の配線を介して第2の電位が供給され、
前記第1の電位は、前記表示素子の前記第1の電極の電位との電位差が、前記表示素子のしきい値電圧よりも小さくなる値を有し、
前記第2の電位は、前記表示素子の前記第1の電極の電位に応じて、前記表示素子が導通状態となる値を有することを特徴とする半導体装置。 - 請求項1において、
前記第1の電位は、第1のスイッチを介して前記第3の配線と電気的に接続された第4の配線から供給され、
前記第2の電位は、第2のスイッチを介して前記第3の配線と電気的に接続された第5の配線から供給されることを特徴とする半導体装置。 - 請求項2において、
前記第1のスイッチ又は前記第2のスイッチの一方を制御する信号は、前記第1のスイッチ又は前記第2のスイッチの他方を制御する信号が反転された信号であることを特徴とする半導体装置。 - 請求項1乃至3のいずれか一項において、
前記インバータは、Nチャネル型トランジスタと、Pチャネル型トランジスタと、を有し、
前記第1の期間は、前記Nチャネル型トランジスタ及び前記Pチャネル型トランジスタが飽和領域で動作する期間を有することを特徴とする半導体装置。 - 請求項1乃至4のいずれか一項において、
前記表示素子は、発光素子であることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012270886A JP5640066B2 (ja) | 2005-01-21 | 2012-12-12 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005014890 | 2005-01-21 | ||
JP2005014890 | 2005-01-21 | ||
JP2012270886A JP5640066B2 (ja) | 2005-01-21 | 2012-12-12 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006010411A Division JP5177953B2 (ja) | 2005-01-21 | 2006-01-18 | 半導体装置及び表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013101357A JP2013101357A (ja) | 2013-05-23 |
JP5640066B2 true JP5640066B2 (ja) | 2014-12-10 |
Family
ID=36696250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012270886A Active JP5640066B2 (ja) | 2005-01-21 | 2012-12-12 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7646367B2 (ja) |
JP (1) | JP5640066B2 (ja) |
KR (1) | KR101189113B1 (ja) |
CN (1) | CN100565645C (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019235679A1 (ko) * | 2018-06-05 | 2019-12-12 | (주)실리콘인사이드 | Led 액티브 매트릭스 디스플레이 구현을 위한 led 픽셀 패키지 |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6831299B2 (en) * | 2000-11-09 | 2004-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US7365713B2 (en) * | 2001-10-24 | 2008-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
US7646367B2 (en) * | 2005-01-21 | 2010-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device and electronic apparatus |
US20070063192A1 (en) * | 2005-09-20 | 2007-03-22 | Toppoly Optoelectronics Corp. | Systems for emitting light incorporating pixel structures of organic light-emitting diodes |
KR101324756B1 (ko) | 2005-10-18 | 2013-11-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 그의 구동방법 |
US8138075B1 (en) | 2006-02-06 | 2012-03-20 | Eberlein Dietmar C | Systems and methods for the manufacture of flat panel devices |
US9101279B2 (en) | 2006-02-15 | 2015-08-11 | Virtual Video Reality By Ritchey, Llc | Mobile user borne brain activity data and surrounding environment data correlation system |
TWI279763B (en) * | 2006-03-13 | 2007-04-21 | Himax Tech Ltd | Light emitting display, pixel circuit and driving method thereof |
EP1873746A1 (en) * | 2006-06-30 | 2008-01-02 | Deutsche Thomson-Brandt Gmbh | Method and apparatus for driving an amoled with variable driving voltage |
US20100038658A1 (en) * | 2006-09-11 | 2010-02-18 | Vanderbilt University | Polymer light-emitting diode and fabrication of same by resonant infrared laser vapor deposition |
KR100769425B1 (ko) | 2006-09-21 | 2007-10-22 | 삼성에스디아이 주식회사 | 유기전계발광 표시장치 |
KR100729084B1 (ko) | 2006-09-21 | 2007-06-14 | 삼성에스디아이 주식회사 | 유기 전계 발광표시장치 |
JP4346636B2 (ja) * | 2006-11-16 | 2009-10-21 | 友達光電股▲ふん▼有限公司 | 液晶表示装置 |
EP2122695A4 (en) * | 2007-03-08 | 2013-09-11 | 3M Innovative Properties Co | NETWORK OF LUMINESCENT ELEMENTS |
JP2008233122A (ja) * | 2007-03-16 | 2008-10-02 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
KR101452204B1 (ko) * | 2007-11-05 | 2014-10-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터 및 상기 박막 트랜지스터를 구비하는 표시 장치 |
JP5298284B2 (ja) * | 2007-11-30 | 2013-09-25 | 株式会社ジャパンディスプレイ | 画像表示装置とその駆動方法 |
CN101911165B (zh) * | 2007-12-28 | 2014-04-30 | 乐金显示有限公司 | 图像显示装置 |
KR100916914B1 (ko) * | 2008-04-25 | 2009-09-09 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치 |
CN102057504A (zh) * | 2008-06-05 | 2011-05-11 | 3M创新有限公司 | 接合有半导体波长转换器的发光二极管 |
EP2323122A4 (en) * | 2008-09-10 | 2011-08-10 | Sharp Kk | DISPLAY DEVICE AND CONTROL METHOD THEREFOR |
KR101498094B1 (ko) * | 2008-09-29 | 2015-03-05 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
JP5329327B2 (ja) * | 2009-07-17 | 2013-10-30 | 株式会社ジャパンディスプレイ | 画像表示装置 |
KR101711236B1 (ko) * | 2009-10-09 | 2017-02-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US9064473B2 (en) * | 2010-05-12 | 2015-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical display device and display method thereof |
US9935622B2 (en) | 2011-04-28 | 2018-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Comparator and semiconductor device including comparator |
JP6050054B2 (ja) * | 2011-09-09 | 2016-12-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US10043794B2 (en) | 2012-03-22 | 2018-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
WO2013172220A1 (en) * | 2012-05-18 | 2013-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Pixel circuit, display device, and electronic device |
KR101360767B1 (ko) * | 2012-08-17 | 2014-02-12 | 엘지디스플레이 주식회사 | 유기 발광 다이오드 표시장치 및 그 구동 방법 |
DE102012111247A1 (de) | 2012-11-21 | 2014-05-22 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauteil |
JP6406926B2 (ja) * | 2013-09-04 | 2018-10-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
CN103715226A (zh) * | 2013-12-12 | 2014-04-09 | 京东方科技集团股份有限公司 | Oled阵列基板及其制备方法、显示面板及显示装置 |
CN104113053B (zh) * | 2014-04-21 | 2017-05-24 | 京东方科技集团股份有限公司 | 静电放电保护电路、显示基板和显示装置 |
KR102298336B1 (ko) * | 2014-06-20 | 2021-09-08 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 |
KR102465559B1 (ko) * | 2015-12-28 | 2022-11-11 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 이를 이용한 표시장치 |
KR20180038600A (ko) * | 2016-10-06 | 2018-04-17 | 삼성디스플레이 주식회사 | 표시 장치 |
KR20230164225A (ko) * | 2018-02-01 | 2023-12-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 기기 |
CN110473497B (zh) * | 2018-05-09 | 2021-01-22 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示面板 |
KR102598383B1 (ko) * | 2018-12-10 | 2023-11-06 | 엘지디스플레이 주식회사 | 표시 장치 및 신호 반전 장치 |
CN109859686B (zh) * | 2019-03-29 | 2021-03-23 | 京东方科技集团股份有限公司 | 像素驱动电路及其驱动方法以及显示面板 |
KR20210048945A (ko) | 2019-10-24 | 2021-05-04 | 엘지디스플레이 주식회사 | 스트레쳐블 표시 장치 |
JP2021071593A (ja) | 2019-10-30 | 2021-05-06 | キヤノン株式会社 | 表示装置、情報表示装置、及び電子機器 |
CN112767874B (zh) | 2019-11-01 | 2022-05-27 | 京东方科技集团股份有限公司 | 像素驱动电路及其驱动方法、显示面板 |
KR20220026172A (ko) * | 2020-08-25 | 2022-03-04 | 엘지디스플레이 주식회사 | 디스플레이 장치 |
KR20240040188A (ko) * | 2022-09-20 | 2024-03-28 | 삼성디스플레이 주식회사 | 화소, 표시 장치 및 표시 장치의 구동 방법 |
Family Cites Families (59)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5461424A (en) * | 1992-11-20 | 1995-10-24 | Kabushiki Kaisha Toshiba | Display control apparatus and method for driving a display having a plurality of horizontal pixel lines |
JP2821347B2 (ja) | 1993-10-12 | 1998-11-05 | 日本電気株式会社 | 電流制御型発光素子アレイ |
US6175345B1 (en) | 1997-06-02 | 2001-01-16 | Canon Kabushiki Kaisha | Electroluminescence device, electroluminescence apparatus, and production methods thereof |
JPH113048A (ja) | 1997-06-10 | 1999-01-06 | Canon Inc | エレクトロ・ルミネセンス素子及び装置、並びにその製造法 |
JP2000268957A (ja) | 1999-03-18 | 2000-09-29 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示装置 |
JP2001202035A (ja) | 2000-01-18 | 2001-07-27 | Sharp Corp | 有機エレクトロルミネッセンス表示装置 |
TW494447B (en) | 2000-02-01 | 2002-07-11 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
JP4954380B2 (ja) | 2000-03-27 | 2012-06-13 | 株式会社半導体エネルギー研究所 | 発光装置、半導体装置 |
TW521226B (en) | 2000-03-27 | 2003-02-21 | Semiconductor Energy Lab | Electro-optical device |
US6989805B2 (en) | 2000-05-08 | 2006-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20020030647A1 (en) | 2000-06-06 | 2002-03-14 | Michael Hack | Uniform active matrix oled displays |
TW502236B (en) | 2000-06-06 | 2002-09-11 | Semiconductor Energy Lab | Display device |
GB0017471D0 (en) | 2000-07-18 | 2000-08-30 | Koninkl Philips Electronics Nv | Thin film transistors and their manufacture |
GB2367413A (en) | 2000-09-28 | 2002-04-03 | Seiko Epson Corp | Organic electroluminescent display device |
US7015882B2 (en) | 2000-11-07 | 2006-03-21 | Sony Corporation | Active matrix display and active matrix organic electroluminescence display |
JP2003195815A (ja) | 2000-11-07 | 2003-07-09 | Sony Corp | アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置 |
JP3620490B2 (ja) | 2000-11-22 | 2005-02-16 | ソニー株式会社 | アクティブマトリクス型表示装置 |
SG111928A1 (en) | 2001-01-29 | 2005-06-29 | Semiconductor Energy Lab | Light emitting device |
US6661180B2 (en) * | 2001-03-22 | 2003-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, driving method for the same and electronic apparatus |
JP3819723B2 (ja) | 2001-03-30 | 2006-09-13 | 株式会社日立製作所 | 表示装置及びその駆動方法 |
JP4982014B2 (ja) | 2001-06-21 | 2012-07-25 | 株式会社日立製作所 | 画像表示装置 |
JP4075505B2 (ja) | 2001-09-10 | 2008-04-16 | セイコーエプソン株式会社 | 電子回路、電子装置、及び電子機器 |
JP3917494B2 (ja) * | 2001-09-17 | 2007-05-23 | 株式会社半導体エネルギー研究所 | 発光装置の駆動方法 |
JP3899886B2 (ja) | 2001-10-10 | 2007-03-28 | 株式会社日立製作所 | 画像表示装置 |
US7456810B2 (en) * | 2001-10-26 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and driving method thereof |
JP3866084B2 (ja) | 2001-11-08 | 2007-01-10 | 松下電器産業株式会社 | アクティブマトリクス型表示装置およびその駆動方法 |
JP3800404B2 (ja) | 2001-12-19 | 2006-07-26 | 株式会社日立製作所 | 画像表示装置 |
GB0130411D0 (en) | 2001-12-20 | 2002-02-06 | Koninkl Philips Electronics Nv | Active matrix electroluminescent display device |
JP3892732B2 (ja) | 2002-01-31 | 2007-03-14 | 株式会社日立製作所 | 表示装置の駆動方法 |
JP4024557B2 (ja) | 2002-02-28 | 2007-12-19 | 株式会社半導体エネルギー研究所 | 発光装置、電子機器 |
JP4165120B2 (ja) | 2002-05-17 | 2008-10-15 | 株式会社日立製作所 | 画像表示装置 |
JP4206693B2 (ja) | 2002-05-17 | 2009-01-14 | 株式会社日立製作所 | 画像表示装置 |
JP2003330422A (ja) | 2002-05-17 | 2003-11-19 | Hitachi Ltd | 画像表示装置 |
JP2004145278A (ja) | 2002-08-30 | 2004-05-20 | Seiko Epson Corp | 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 |
JP2004117921A (ja) | 2002-09-26 | 2004-04-15 | Toshiba Matsushita Display Technology Co Ltd | El表示装置およびel表示装置の駆動方法 |
JP2004157250A (ja) * | 2002-11-05 | 2004-06-03 | Hitachi Ltd | 表示装置 |
US7327168B2 (en) | 2002-11-20 | 2008-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
JP4409821B2 (ja) | 2002-11-21 | 2010-02-03 | 奇美電子股▲ふん▼有限公司 | El表示装置 |
JP2004191752A (ja) * | 2002-12-12 | 2004-07-08 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法および電子機器 |
US7230594B2 (en) | 2002-12-16 | 2007-06-12 | Eastman Kodak Company | Color OLED display with improved power efficiency |
JP2004246320A (ja) | 2003-01-20 | 2004-09-02 | Sanyo Electric Co Ltd | アクティブマトリクス駆動型表示装置 |
EP1590787A1 (en) | 2003-01-24 | 2005-11-02 | Koninklijke Philips Electronics N.V. | Active matrix display devices |
TWI228696B (en) | 2003-03-21 | 2005-03-01 | Ind Tech Res Inst | Pixel circuit for active matrix OLED and driving method |
JP2004325885A (ja) | 2003-04-25 | 2004-11-18 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法および電子機器 |
JP4366988B2 (ja) | 2003-05-01 | 2009-11-18 | セイコーエプソン株式会社 | 有機el装置および電子機器 |
JP2004341144A (ja) | 2003-05-15 | 2004-12-02 | Hitachi Ltd | 画像表示装置 |
JP2004341263A (ja) | 2003-05-16 | 2004-12-02 | Hitachi Ltd | 自発光素子表示方法および装置 |
JP4425571B2 (ja) | 2003-06-11 | 2010-03-03 | 株式会社半導体エネルギー研究所 | 発光装置及び素子基板 |
JP2005005227A (ja) | 2003-06-16 | 2005-01-06 | Hitachi Displays Ltd | 有機el発光表示装置 |
JP5051565B2 (ja) * | 2003-12-10 | 2012-10-17 | 奇美電子股▲ふん▼有限公司 | 画像表示装置 |
KR101013631B1 (ko) * | 2003-12-30 | 2011-02-10 | 엘지디스플레이 주식회사 | 액정 표시소자의 구동장치 및 그 구동방법 |
JP2005354036A (ja) | 2004-05-14 | 2005-12-22 | Toppan Printing Co Ltd | 半導体装置の形成方法 |
JP2005354035A (ja) | 2004-05-14 | 2005-12-22 | Toppan Printing Co Ltd | 半導体装置の形成方法 |
JP2006013433A (ja) | 2004-05-24 | 2006-01-12 | Toppan Printing Co Ltd | 薄膜トランジスタ |
JP4846999B2 (ja) | 2004-10-20 | 2011-12-28 | 株式会社 日立ディスプレイズ | 画像表示装置 |
JP4617840B2 (ja) | 2004-11-17 | 2011-01-26 | 日本電気株式会社 | ブートストラップ回路及びその駆動方法並びにシフトレジスタ回路、論理演算回路、半導体装置 |
EP1817764A4 (en) | 2004-11-30 | 2009-08-26 | Semiconductor Energy Lab | DISPLAY DEVICE AND CONTROL METHOD FOR CELLUI-CI, SEMICONDUCTOR DEVICE, AND ELECTRONIC APPARATUS |
US7646367B2 (en) * | 2005-01-21 | 2010-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device and electronic apparatus |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
-
2006
- 2006-01-09 US US11/327,545 patent/US7646367B2/en not_active Expired - Fee Related
- 2006-01-18 KR KR1020060005323A patent/KR101189113B1/ko active IP Right Grant
- 2006-01-20 CN CNB2006100592230A patent/CN100565645C/zh not_active Expired - Fee Related
-
2009
- 2009-12-16 US US12/639,028 patent/US8395604B2/en not_active Expired - Fee Related
-
2012
- 2012-12-12 JP JP2012270886A patent/JP5640066B2/ja active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019235679A1 (ko) * | 2018-06-05 | 2019-12-12 | (주)실리콘인사이드 | Led 액티브 매트릭스 디스플레이 구현을 위한 led 픽셀 패키지 |
CN110856453A (zh) * | 2018-06-05 | 2020-02-28 | 株式会社矽因赛德 | 用于实现led有源矩阵显示的led像素封装 |
CN110856453B (zh) * | 2018-06-05 | 2022-03-29 | 株式会社矽因赛德 | 用于实现led有源矩阵显示的led像素封装 |
Also Published As
Publication number | Publication date |
---|---|
KR101189113B1 (ko) | 2012-10-08 |
JP2013101357A (ja) | 2013-05-23 |
US20060164359A1 (en) | 2006-07-27 |
US20100110113A1 (en) | 2010-05-06 |
CN1822083A (zh) | 2006-08-23 |
CN100565645C (zh) | 2009-12-02 |
KR20060085181A (ko) | 2006-07-26 |
US8395604B2 (en) | 2013-03-12 |
US7646367B2 (en) | 2010-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7304929B2 (ja) | 表示装置 | |
JP5640066B2 (ja) | 半導体装置 | |
JP6091670B2 (ja) | 表示装置、表示モジュール及び電子機器 | |
JP5917649B2 (ja) | 半導体装置、表示モジュール、及び電子機器 | |
JP5538451B2 (ja) | 表示装置 | |
JP2015028635A (ja) | 表示装置 | |
JP5264014B2 (ja) | 半導体装置、表示装置及び電子機器 | |
JP2006293344A (ja) | 半導体装置、表示装置及びその駆動方法並びに電子機器 | |
JP4999390B2 (ja) | 表示装置 | |
JP5177953B2 (ja) | 半導体装置及び表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141021 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141027 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5640066 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |