JP2004325885A

JP2004325885A - 電気光学装置、電気光学装置の駆動方法および電子機器

Info

Publication number: JP2004325885A
Application number: JP2003121840A
Authority: JP
Inventors: Hayato Nakanishi; 早人中西; Norio Ozawa; 徳郎小澤; Takashi Miyazawa; 貴士宮澤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-04-25
Filing date: 2003-04-25
Publication date: 2004-11-18

Abstract

【課題】駆動電流に応じた輝度で発光する電気光学素子のバイアス状態を制御する。
【解決手段】画素２は、データ線Ｘより供給されたデータを保持するキャパシタＣと、保持されたデータに応じて、駆動電流を設定する駆動トランジスタＴ５と、駆動電流の経路が形成されることにより順バイアスが印加され、駆動電流に応じた輝度で発光する有機ＥＬ素子ＯＬＥＤと、トランジスタＴ４とを有する。このトランジスタＴ４を介して、有機ＥＬ素子ＯＬＥＤの上流側の電圧を制御することにより、有機ＥＬ素子ＯＬＥＤに非順バイアスを印加する。
【選択図】図２

Description

【０００１】
【発明の属する技術分野】
本発明は、電気光学装置、電気光学装置の駆動方法および電子機器に係り、特に、駆動電流に応じて輝度が設定される電気光学素子のバイアス状態を制御する技術に関する。
【０００２】
【従来の技術】
従来より、駆動電流に応じた輝度で発光する電気光学素子のバイアス状態を制御する技術が知られている。例えば、特許文献１には、画素に所定電圧を供給する電圧ライン中にスイッチを設け、このスイッチの導通制御によって有機ＥＬ素子の発光時間を制御する技術が開示されている。発光期間内では、所定電圧が電圧ラインを介して画素に供給されるため、順バイアスに設定された有機ＥＬ素子が発光するが、それ以外の期間では、電圧ラインに対する電圧供給が停止するため、有機ＥＬ素子は発光しない。
【０００３】
【特許文献１】
特開２０００−３４７６２２号公報。
【０００４】
【発明が解決しようとする課題】
本発明の目的は、駆動電流に応じて輝度が設定される電気光学素子のバイアス状態を制御する新規な回路構成を提供することである。
【０００５】
また、本発明の別の目的は、かかる電気光学素子に逆バイアスを印加することにより、電気光学素子の長寿命化を図ることである。
【０００６】
さらに、本発明の別の目的は、かかる電気光学素子をインパルス駆動させることで、動画表示特性の改善を図ることである。
【０００７】
【課題を解決するための手段】
かかる課題を解決するために、第１の発明は、複数の走査線と、複数のデータ線と、走査線とデータ線との交差に対応して設けられた複数の画素とを有する電気光学装置を提供する。ここで、画素のそれぞれは、データ線より供給されたデータを保持する保持手段と、第１の経路を介して駆動電流が供給されることにより順バイアスが印加され、駆動電流に応じた階調表示を行う電気光学素子と、保持手段に保持されたデータに応じて、駆動電流を設定する駆動素子と、第１の経路の一部を含み、かつ、駆動素子と電気光学素子との間より分岐した第２の経路を介して、電気光学素子に非順バイアスを印加するバイアス手段とを有する。
【０００８】
第１の発明において、バイアス手段は、第２の経路中に設けられ、電気光学素子に非順バイアスを印加するための電圧供給線と分岐との間における導通を制御するスイッチであってもよい。また、バイアス手段は、第２の経路中において、電気光学素子に非順バイアスを印加するための電圧供給線と分岐との間に設けられ、電圧供給線の電圧を可変に制御することによって導通制御されるダイオードであってもよい。さらに、バイアス手段は、第２の経路中において、電気光学素子に非順バイアスを印加するための電圧供給線と分岐との間に設けられたキャパシタであってもよい。バイアス手段としてキャパシタを用いる場合、電圧供給線の電圧は、電気光学素子に順バイアスを印加する場合、所定の電圧に設定されるとともに、電気光学素子に非順バイアスを印加する場合、第１の経路が遮断された状態で、電圧供給線の電圧を立ち下げる。
【０００９】
第１の発明において、バイアス手段は、第１の経路中に設けられているとともに、保持手段にデータを書き込むプログラム期間において、第１の経路を遮断するスイッチング素子をさらに有していることが好ましい。
【００１０】
第１の発明において、バイアス手段は、電気光学素子の階調表示を行う第１の期間を除く第２の期間において、電気光学素子に非順バイアスを印加することが好ましい。この場合、第２の期間は、保持手段にデータを書き込むプログラム期間、または、保持手段に保持されたデータを消去する消去期間であってもよい。
【００１１】
また、第１の発明において、バイアス手段は、電気光学素子の階調表示を行う第１の期間において、電気光学素子に非順バイアスを断続的に印加することにより、電気光学素子をインパルス駆動させてもよい。
【００１２】
第２の発明は、上述した第１の発明に係る電気光学装置を実装した電子機器を提供する。
【００１３】
第３の発明は、複数の走査線と、複数のデータ線と、走査線とデータ線との交差に対応して設けられた複数の画素とを有し、画素のそれぞれが、自己を流れる駆動電流に応じた階調表示を行う電気光学素子と、駆動電流を発生する駆動素子とを含む電気光学装置の駆動方法を提供する。この駆動方法は、第１の経路を介して駆動電流を電気光学素子に供給することによって、電気光学素子に順バイアスを印加し、駆動電流に応じて、電気光学素子の階調表示を行う第１のステップと、第１の経路の一部を含み、かつ、駆動素子と電気光学素子との間より分岐した第２の経路を介して、電気光学素子に非順バイアスを印加する第２のステップとを有する。
【００１４】
ここで、第３の発明において、画素のそれぞれは、第２の経路中に設けられ、電気光学素子に非順バイアスを印加するための電圧供給線と分岐との間における導通を制御するスイッチを含んでいてもよい。この場合、第１のステップは、スイッチを非導通状態に設定するステップを含み、第２のステップは、スイッチを導通状態に設定するステップを含むことが好ましい。また、画素のそれぞれは、第２の経路中において、電気光学素子の非順バイアスを印加するための電圧供給線と分岐との間に設けられ、電圧供給線の電圧を可変に制御することによって導通制御されるダイオードを含んでいてもよい。この場合、第１のステップは、ダイオードを非導通状態に設定するステップを含み、第２のステップは、ダイオードを導通状態に設定するステップを含むことが好ましい。さらに、画素のそれぞれは、第２の経路中において、電気光学素子に非順バイアスを印加するための電圧供給線と分岐との間に設けられたキャパシタを含んでいてもよい。この場合、第１のステップは、電圧供給線の電圧を所定の電圧に設定するステップを含み、第２のステップは、第１の経路を遮断した上で、電圧供給線の電圧を立ち下げるステップを含むことが好ましい。
【００１５】
第３の発明において、第２のステップは、第１の経路を遮断するステップを含んでいてもよく、この場合、第１の経路は、画素にデータを書き込むプログラム期間に遮断されることが好ましい。
【００１６】
第３の発明において、第２のステップは、電気光学素子の階調表示を行う第１の期間を除く第２の期間において、電気光学素子に非順バイアスを印加するステップであることが好ましい。この場合、第２の期間は、画素にデータを書き込むプログラム期間、または、画素に保持されたデータを消去する消去期間であってもよい。
【００１７】
第３の発明において、第２のステップは、電気光学素子の階調表示を行う第１の期間において、電気光学素子に非順バイアスを断続的に印加することにより、電気光学素子をインパルス駆動させるステップであってもよい。
【００１８】
【発明の実施の形態】
（第１の実施形態）
図１は、本実施形態に係る電気光学装置のブロック構成図である。表示部１は、例えば、ＴＦＴ（薄膜トランジスタ）等のスイッチング素子によって電気光学素子を駆動するアクティブマトリクス型の表示パネルである。この表示部１には、ｍドット×ｎライン分の画素２がマトリクス状（二次元平面的）に並んでいる。また、表示部１には、それぞれが水平方向に延在している走査線群Ｙ１〜Ｙｎと、それぞれが垂直方向に延在しているデータ線群Ｘ１〜Ｘｍとが設けられており、これらの交差に対応して画素２が配置されている。それぞれの画素２は、第１の電源線Ｌｄｄ、第２の電源線Ｌｓｓおよび電圧供給線Ｌｏｆｆに共通接続されている。第１の電源線Ｌｄｄの電圧は、所定の電源電圧Ｖｄｄが固定的に設定されており、第２の電源線Ｌｓｓの電圧は、電源電圧Ｖｄｄよりも低い基準電圧Ｖｓｓに固定的に設定されている。また、電圧供給線Ｌｏｆｆは、後述する有機ＥＬ素子ＯＬＥＤに非順バイアスを印加するために用いられ、本実施形態では、電圧供給線Ｌｏｆｆの電圧が基準電圧Ｖｓｓよりも低い電圧、すなわち、負極電圧Ｖｏｆｆに固定的に設定されている。なお、本実施形態では、１つの画素２を画像の最小表示単位としているが、１つの画素２をＲＧＢの３つのサブ画素で構成してもよい。
【００１９】
制御回路５は、図示しない上位装置より入力される垂直同期信号Ｖｓ、水平同期信号Ｈｓ、ドットクロック信号ＤＣＬＫおよび階調データｄａｔａ等に基づいて、走査線駆動回路３とデータ線駆動回路４とを同期制御する。この同期制御の下、走査線駆動回路３およびデータ線駆動回路４は、互いに協働して表示部１の表示制御を行う。
【００２０】
走査線駆動回路３は、シフトレジスタ、出力回路等を主体に構成されている。この走査線駆動回路３は、走査線Ｙ１〜Ｙｎに、走査信号ＳＥＬと制御信号ＧＰとを出力することによって、走査線Ｙ１〜Ｙｎを所定の順序で選択していく。走査信号ＳＥＬは、高レベル（以下「Ｈレベル」という）または低レベル（以下「Ｌレベル」という）の２値的な信号レベルをとる。これらの信号レベルは、データの書込対象となる走査線Ｙの選択に用いられ、データの書込対象となる画素行に対応する走査線ＹはＨレベル、これ以外の走査線ＹはＬレベルにそれぞれ設定される。これにより、１垂直走査期間（１Ｆ）において、所定の選択順序で（一般的には最上から最下に向かって）一水平ライン分の画素群が選択されていく線順次走査が行われる。
【００２１】
一方、データ線駆動回路４は、シフトレジスタ、ラインラッチ回路、出力回路等を主体に構成されている。データの書き込み方式として電流プログラム方式を用いる場合には、各データ線Ｘ１〜Ｘｍに対して、画像データが電流レベルで出力される。そのため、データ線駆動回路４は、画素２の表示階調に相当するデータ（データ電圧Ｖｄａｔａ）をデータ電流Ｉｄａｔａへと変換する可変電流源を含む。これに対して、電圧プログラム方式を用いる場合には、各データ線Ｘ１〜Ｘｍに対して、画像データが電圧レベルで出力されるため、かかる可変電流源は必要ない。データ線駆動回路４は、１水平走査期間（１Ｈ）において、今回データを書き込む画素行に対するデータ（ＩｄａｔａまたはＶｄａｔａ）の一斉出力と、次の１Ｈで書き込みを行う画素行に関するデータの点順次的なラッチとを同時に行う。ある１Ｈにおいて、データ線Ｘの本数に相当するｍ個のデータが順次ラッチされる。そして、次の１Ｈにおいて、ラッチされたｍ個のデータは、電流プログラム方式の場合にはデータ電流Ｉｄａｔａに変換された上で、それぞれのデータ線Ｘ１〜Ｘｍに対して一斉に出力される。なお、データ線駆動回路４に対してフレームメモリ等（図示せず）から直接データを線順次的に入力する構成でも本発明を適用できるが、その場合においても本発明の主眼とする部分の動作は同様である。このような構成にした場合には、データ線駆動回路４にシフトレジスタを設ける必要がなくなる。
【００２２】
図２は、一例として、電流プログラム方式における画素２の画素回路図である。１つの画素２は、有機ＥＬ素子ＯＬＥＤと、５つのトランジスタＴ１〜Ｔ５と、データを保持するキャパシタＣとによって構成されている。なお、同図に示した画素２では、ｎチャネル型のトランジスタＴ１〜Ｔ３とｐチャネル型のトランジスタＴ４，Ｔ５とが用いられているが、これは一例であって、本発明はこれに限定されるものではない。ただし、トランジスタＴ３，Ｔ４は一方のみがオンする関係にあるため、単一の制御信号ＧＰで導通制御を行う場合には、これらを異なるチャネル型に設定する必要がある。また、データを保持する回路要素としては、キャパシタＣ以外にも、多ビットのデータを記憶可能なメモリ（ＳＲＡＭ等）を用いることもできる。
【００２３】
第１のスイッチングトランジスタＴ１のゲートは、走査信号ＳＥＬが供給される１本の走査線Ｙに接続され、そのソースは、データ電流Ｉｄａｔａが供給される１本のデータ線Ｘに接続されている。第１のスイッチングトランジスタＴ１のドレインは、第２のスイッチングトランジスタＴ２のソースと、駆動素子の一形態である駆動トランジスタＴ５のドレインと、第３のスイッチングトランジスタＴ３のドレインとに共通接続されている。第２のスイッチングトランジスタＴ２のゲートは、第１のスイッチングトランジスタＴ１と同様に、走査信号ＳＥＬが供給される走査線Ｙに接続されている。第２のスイッチングトランジスタＴ２のドレインは、キャパシタＣの一方の電極と、駆動トランジスタＴ５のゲートとに共通接続されている。キャパシタＣの他方の電極および駆動トランジスタＴ５のソースには、第１の電源線Ｌｄｄの電圧、すなわち、電源電圧Ｖｄｄが印加されている。第３のスイッチングトランジスタＴ３は、制御信号ＧＰによって導通制御され、そのソースが第４のスイッチングトランジスタＴ４のソースと、有機ＥＬ素子ＯＬＥＤのアノード（陽極）とに共通接続されている。有機ＥＬ素子ＯＬＥＤのカソード（陰極）には、第２の電源線Ｌｓｓの電圧、すなわち、基準電圧Ｖｓｓが印加されている。第４のスイッチングトランジスタＴ４は、第３のスイッチングトランジスタＴ３と同様に、制御信号ＧＰによって導通制御され、そのドレインには、電圧供給線Ｌｏｆｆの電圧、すなわち、基準電圧Ｖｓｓよりも低い電圧である負極電圧Ｖｏｆｆが印加されている。
【００２４】
図３は、本実施形態に係る画素２の駆動タイミングチャートである。走査線駆動回路３の線順次走査によって、ある画素２の選択が開始されるタイミングをｔ０とし、この画素２の選択が次に開始されるタイミングをｔ２とすると、１垂直走査期間ｔ０〜ｔ２は、前半のプログラム期間ｔ０〜ｔ１と、後半の駆動期間ｔ１〜ｔ２とに分けられる。
【００２５】
プログラム期間ｔ０〜ｔ１では、画素２が選択されて、キャパシタＣに対するデータの書き込みが行われる。まず、タイミングｔ０において、走査信号ＳＥＬがＨレベルに立ち上がり、スイッチングトランジスタＴ１，Ｔ２が共にオン（導通）する。これにより、データ線Ｘと駆動トランジスタＴ５のドレインとが電気的に接続されるとともに、駆動トランジスタＴ５は、自己のゲートと自己のドレインとが電気的に接続されたダイオード接続となる。これにより、駆動トランジスタＴ５は、データ線Ｘより供給されたデータ電流Ｉｄａｔａを自己のチャネルに流し、このデータ電流Ｉｄａｔａに応じたゲート電圧Ｖｇを自己のゲートに発生させる。駆動トランジスタＴ５のゲートに接続されたキャパシタＣには、発生したゲート電圧Ｖｇに応じた電荷が蓄積され、蓄積された電荷に相当するデータが書き込まれる。プログラム期間ｔ０〜ｔ１において、駆動トランジスタＴ５は、キャパシタＣにデータを書き込むプログラムトランジスタとして機能する。
【００２６】
このプログラム期間ｔ０〜ｔ１では、制御信号ＧＰがＬレベルに維持されている。そのため、制御信号ＧＰによって導通制御されるスイッチングトランジスタＴ３，Ｔ４のうち、第３のスイッチングトランジスタＴ３がオフし、第４のスイッチングトランジスタＴ４がオンする。第３のスイッチングトランジスタＴ３がオフすることで、有機ＥＬ素子ＯＬＥＤに対する駆動電流Ｉｏｌｅｄの経路（第１の経路）が遮断される。したがって、キャパシタＣへのデータの書き込み途中では、有機ＥＬ素子ＯＬＥＤの発光が規制され、非発光状態になる（黒表示）。また、第４のスイッチングトランジスタＴ４がオンすることで、駆動電流Ｉｏｌｅｄの経路の一部を含み、かつ、駆動トランジスタＴ５と有機ＥＬ素子ＯＬＥＤとの間より分岐した第２の経路が形成される。これにより、有機ＥＬ素子ＯＬＥＤの上流側（すなわち、アノード側）のノードが電圧供給線Ｌｏｆｆに接続される。有機ＥＬ素子ＯＬＥＤのカソード側に基準電圧Ｖｓｓが印加されている状態において、電圧供給線Ｌｏｆｆの負極電圧Ｖｏｆｆがアノード側に印加されると、電圧供給線Ｌｏｆｆと上記分岐との間における導通を制御するスイッチとしてのトランジスタＴ４を介して、有機ＥＬ素子ＯＬＥＤには逆バイアス（逆方向電圧）が印加される。
【００２７】
続く駆動期間ｔ１〜ｔ２では、キャパシタＣに蓄積された電荷量に応じた駆動電流Ｉｏｌｅｄが有機ＥＬ素子ＯＬＥＤを流れ、有機ＥＬ素子ＯＬＥＤが発光する。まず、タイミングｔ１において、走査信号ＳＥＬがＬレベルに立ち下がり、スイッチングトランジスタＴ１，Ｔ２が共にオフする。これにより、データ電流Ｉｄａｔａが供給されるデータ線Ｘと駆動トランジスタＴ５のドレインとが電気的に分離され、駆動トランジスタＴ５のゲートとドレインとの間も電気的に分離される。駆動トランジスタＴ５のゲートには、キャパシタＣの蓄積電荷に応じたゲート電圧Ｖｇが印加され続ける。
【００２８】
この駆動期間ｔ１〜ｔ２では、制御信号ＧＰがＨレベルになる。そのため、制御信号ＧＰによって導通制御されるスイッチングトランジスタＴ３，Ｔ４のうち、第４のスイッチングトランジスタＴ４がオフし、第３のスイッチングトランジスタＴ３がオンする。第４のスイッチングトランジスタＴ４がオフすることで、有機ＥＬ素子ＯＬＥＤのアノード側に対する負極電圧Ｖｏｆｆの印加が停止する。また、第３のスイッチングトランジスタＴ３がオンすることで、電源電圧Ｖｄｄから基準電圧Ｖｓｓに至る駆動電流Ｉｏｌｅｄの経路が形成されて、これによって、有機ＥＬ素子ＯＬＥＤのバイアス状態は順バイアス（順方向電圧）になって、有機ＥＬ素子ＯＬＥＤは、データに応じた駆動電流Ｉｏｌｅｄに応じた輝度で発光し、所望の階調表示が行われる。
【００２９】
このように、本実施形態では、プログラム期間ｔ０〜ｔ１において、駆動電流Ｉｏｌｅｄの経路が遮断される。それとともに、この経路の一部を含み、かつ、駆動トランジスタＴ５と有機ＥＬ素子ＯＬＥＤとの間より分岐した第２の経路が形成され、有機ＥＬ素子ＯＬＥＤのアノード側に負極電圧Ｖｏｆｆが印加される。したがって、プログラム期間ｔ０〜ｔ１では、第２の経路中に設けられたトランジスタＴ４を介して有機ＥＬ素子ＯＬＥＤには逆バイアスが印加される。そして、プログラム期間ｔ０〜ｔ１に続く期間ｔ１〜ｔ２では、負極電圧Ｖｏｆｆの印加が停止するとともに、駆動電流Ｉｏｌｅｄの経路が形成されて、有機ＥＬ素子ＯＬＥＤには順バイアスが印加される。これにより、１垂直走査期間ｔ０〜ｔ２では、逆バイアスおよび順バイアスの双方が有機ＥＬ素子ＯＬＥＤに印加される。その結果、両極性のストレスが交互に作用することになるので、有機ＥＬ素子ＯＬＥＤの寿命の向上を図ることができる。
【００３０】
また、１垂直走査期間ｔ０〜ｔ２では、駆動電流Ｉｏｌｅｄの経路の遮断および形成が１回ずつ行われるため、有機ＥＬ素子ＯＬＥＤの駆動モードは、１回の発光と１回の非発光とを行うインパルス駆動となる。これにより、画素２の光学応答をインパルス型に近づけることができるので、動画表示特性の改善を図ることができる。
【００３１】
（第２の実施形態）
本実施形態は、有機ＥＬ素子ＯＬＥＤに順バイアスと非順バイアスとを交互に印加して、有機ＥＬ素子ＯＬＥＤをインパルス駆動させる制御に関する。本実施形態の基本構成については、図１および図２と同様である。ただし、電圧設定線Ｌｏｆｆの設定電圧Ｖｏｆｆは、有機ＥＬ素子ＯＬＥＤのバイアス状態を非順バイアスに設定する電圧であればよく、逆バイアスを与える負極電圧のみならず、バイアスを与えない電圧値（ほぼ０Ｖ）であってもよい。
【００３２】
図４は、図２に示した画素２の駆動タイミングチャートである。同図において、図２に示した回路要素と同一の回路要素については、同一の符号を付してここでの説明を省略する（後述する実施形態についても同様）。走査線駆動回路３の線順次走査によって、ある画素２の選択が開始されるタイミングをｔ０とし、この画素２の選択が次に開始されるタイミングをｔ２とすると、１垂直走査期間ｔ０〜ｔ２は、前半のプログラム期間ｔ０〜ｔ１と、後半の駆動期間ｔ１〜ｔ２とに分けられる。
【００３３】
プログラム期間ｔ０〜ｔ１では、第１の実施形態と同様のプロセスで、キャパシタＣに対するデータの書き込みが行われる。また、駆動電流Ｉｏｌｅｄの経路が第３のスイッチングトランジスタＴ３によって遮断される。それとともに、電圧供給線Ｌｏｆｆからの電圧Ｖｏｆｆが第４のスイッチングトランジスタＴ４を介してアノード側に印加されるので、有機ＥＬ素子ＯＬＥＤは非順バイアス状態（非発光状態）になる。
【００３４】
続く駆動期間ｔ１〜ｔ２では、制御信号ＧＰがＨレベルとＬレベルとを交互に繰り返すパルス波形となる。制御信号ＧＰがＨレベルの場合には、第４のスイッチングトランジスタＴ４がオフして、第３のスイッチングトランジスタＴ３がオンする。これにより、電圧Ｖｏｆｆの印加が停止し、駆動電流Ｉｏｌｅｄの経路の形成されるため、有機ＥＬ素子ＯＬＥＤは順バイアス状態（発光状態）になる。これに対して、制御信号ＧＰがＬレベルの場合には、第３のスイッチングトランジスタＴ３がオフして、第４のスイッチングトランジスタＴ４がオンする。これにより、駆動電流Ｉｏｌｅｄの経路が遮断され、電圧Ｖｏｆｆが有機ＥＬ素子ＯＬＥＤのアノードに印加されるため、有機ＥＬ素子ＯＬＥＤは非順バイアス状態（非発光状態）になる。このように、駆動期間ｔ１〜ｔ２においては、有機ＥＬ素子ＯＬＥＤへの逆バイアスの印加が断続的になり、駆動電流Ｉｏｌｅｄの経路も断続的に形成されるため、有機ＥＬ素子ＯＬＥＤの駆動モードは、発光と非発光とを交互に繰り返すインパルス駆動となる。
【００３５】
本実施形態によれば、画素２の光学応答をインパルス型に近づけることができ、かつ、１垂直走査期間ｔ０〜ｔ２内において、有機ＥＬ素子ＯＬＥＤが非発光となる期間（黒表示の期間）が分散される。その結果、表示画像のちらつきも抑制できるので、動画表示特性の一層の改善を図ることができる。また、電圧供給線Ｌｏｆｆの電圧Ｖｏｆｆを負極電圧に設定すれば、第１の実施形態と同様に、有機ＥＬ素子ＯＬＥＤの寿命の向上を図ることができる。
【００３６】
図５は、上述した第１および第２の実施形態に係る画素２の別の一例としての回路図である。この画素回路は、図２の画素回路と基本的な構成は類似している。しかしながら、４つのスイッチングトランジスタＴ１〜Ｔ４の導通制御を単一の走査信号ＳＥＬで行うべく、図２におけるトランジスタＴ１，Ｔ２をｐチャネル型に変更している。そして、プログラム期間ｔ０〜ｔ１では走査信号ＳＥＬをＬレベル、続く駆動期間ｔ１〜ｔ２では走査信号ＳＥＬをＨレベルにそれぞれ設定すれば、第１の実施形態と同様のプロセスとなる。プログラム期間ｔ０〜ｔ１では走査信号ＳＥＬをＬレベル、続く駆動期間ｔ１〜ｔ２では走査信号ＳＥＬをＨレベルとＬレベルとを交互に繰り返すパルス状にそれぞれ設定すれば、第２の実施形態と同様のプロセスとなる。
【００３７】
（第３の実施形態）
上述した第１および第２の実施形態では、有機ＥＬ素子ＯＬＥＤのバイアス状態を３端子スイッチであるトランジスタを用いて制御する手法について説明した。しかしながら、これと同様の制御は、トランジスタ以外の他の回路要素を用いても行うことができる。以下、第３の実施形態では、２端子型スイッチング素子であるダイオードを用いたバイアス制御について説明し、続く第４の実施形態では、キャパシタを用いたバイアス制御について説明する。
【００３８】
図６は、本実施形態に係る画素２の回路図である。図２の画素回路と異なるのは、第４のスイッチングトランジスタＴ４の代わりに、ダイオードＤを用いている点である。ダイオードＤの一端（アノード側）は、有機ＥＬ素子ＯＬＥＤのアノード側に接続されており、その他端（カソード側）は、電圧供給線Ｌｏｆｆに接続されている。また、このダイオードＤは、有機ＥＬ素子ＯＬＥＤのアノードから電圧供給線Ｌｏｆｆに向かって順方向接続されている。
【００３９】
図７は、図６に示した画素２の駆動タイミングチャートである。走査信号ＳＥＬおよび制御信号ＧＰの変化については、図３のそれと同様であるが、本実施形態では、ダイオードＤの導通制御を行うべく、電圧供給線Ｌｏｆｆの電圧Ｖｏｆｆを可変に制御している。プログラム期間ｔ０〜ｔ１において、有機ＥＬ素子ＯＬＥＤに逆バイアスを印加するためには、下式の関係を満たすように電圧供給線Ｌｏｆｆの電圧Ｖｏｆｆを設定する必要がある。
［数１］
Ｖｏｆｆ＜Ｖｂｉａｓ−Ｖｔｈ
【００４０】
ここで、Ｖｂｉａｓは有機ＥＬ素子ＯＬＥＤのアノード側の電圧、ＶｔｈはダイオードＤのしきい値である。本実施形態では、プログラム期間ｔ０〜ｔ１時の電圧Ｖｏｆｆとして、この関係を満たす負極電圧−Ｖ１を用いる。これにより、プログラム期間ｔ０〜ｔ１では、駆動電流Ｉｏｌｅｄの経路が遮断された状態でダイオードＤが導通する。その結果、有機ＥＬ素子ＯＬＥＤのアノード側の電圧Ｖｂｉａｓが−Ｖ１＋Ｖｔｈまで低下して、有機ＥＬ素子ＯＬＥＤに逆バイアスが印加される。
【００４１】
続く駆動期間ｔ１〜ｔ２において、有機ＥＬ素子ＯＬＥＤに順バイアスを印加するためには、下式の関係を満たすように電圧供給線Ｌｏｆｆの電圧Ｖｏｆｆを設定する必要がある。
［数２］
Ｖｏｆｆ≧Ｖｂｉａｓ−Ｖｔｈ
【００４２】
本実施形態では、駆動期間ｔ１〜ｔ１時の電圧Ｖｏｆｆとして、この関係を満たす正極電圧＋Ｖ２を用いる。これにより、駆動期間ｔ１〜ｔ２では、ダイオードＤが非導通状態で駆動電流Ｉｏｌｅｄの経路が形成される。その結果、有機ＥＬ素子ＯＬＥＤに順バイアスが印加されるとともに、駆動電流Ｉｏｌｅｄに応じた輝度で有機ＥＬ素子ＯＬＥＤが発光する。
【００４３】
本実施形態では、上記第２の経路中において、有機ＥＬ素子ＯＬＥＤに非順バイアスを印加するための電圧供給線Ｌｏｆｆと、駆動電流Ｉｏｌｅｄの第１の経路より第２の経路が分岐するノードとの間にダイオードＤを設ける。このダイオードＤは、電圧供給線Ｌｏｆｆの電圧を可変に制御することによって導通制御される。そして、有機ＥＬ素子ＯＬＥＤのアノード側の電圧を、ダイオードＤを介して制御することにより、有機ＥＬ素子ＯＬＥＤに逆バイアスを印加する。これにより、第１の実施形態と同様の効果を得ることができる。また、駆動期間ｔ１〜ｔ２において、電圧供給線Ｌｏｆｆの電圧Ｖｏｆｆを−Ｖ１，＋Ｖ２に交互に設定した場合には、第２の実施形態と同様の効果を得ることができる。
【００４４】
（第４の実施形態）
図８は、本実施形態に係る画素２の回路図である。本実施形態では、図２に示した第４のスイッチングトランジスタＴ４の代わりに、キャパシタＣ１を用いる。キャパシタＣ１の一端は、有機ＥＬ素子ＯＬＥＤのアノード側に接続されており、その他端は、電圧供給線Ｌｏｆｆに接続されている。
【００４５】
図９は、図８に示した画素２の駆動タイミングチャートである。走査信号ＳＥＬおよび制御信号ＧＰの変化については、図３のそれと同様である。有機ＥＬ素子ＯＬＥＤに逆バイアスを印加するプログラム期間ｔ０〜ｔ１では、まず、タイミングｔ０でスイッチングトランジスタＴ３をオフにして、駆動電流Ｉｏｌｅｄの経路を遮断する。これにより、有機ＥＬ素子ＯＬＥＤの上流側がフローティング状態になる。そして、タイミングｔ０から所定の遅延時間Δｔだけ遅れて、電源供給線Ｌｄｄの電圧Ｖｏｆｆを所定の電位差ΔＶだけ立ち下げる。この電位差ΔＶは、有機ＥＬ素子ＯＬＥＤの上流側の電圧Ｖｂｉａｓを負極まで降下させるのに十分な値に設定されている。電圧Ｖｏｆｆが立ち下がると、キャパシタＣ１の容量結合に起因して、電圧ＶｂｉａｓもΔＶ相当だけ低下する。その結果、有機ＥＬ素子ＯＬＥＤに逆バイアスが印加される。続く駆動期間ｔ１〜ｔ２では、電圧供給線Ｌｏｆｆの電圧Ｖｏｆｆを次回の立ち下がりに備えて立ち上げるとともに、第３のスイッチングトランジスタＴ３をオンさせる。これにより、駆動電流Ｉｏｌｅｄの経路が形成され、有機ＥＬ素子ＯＬＥＤに順バイアスが印加される。
【００４６】
本実施形態では、上記第２の経路中において、有機ＥＬ素子ＯＬＥＤに非順バイアスを印加するための電圧供給線Ｌｏｆｆと、駆動電流Ｉｏｌｅｄの第１の経路より第２の経路が分岐するノードとの間にキャパシタＣを設ける。電圧供給線Ｌｏｆｆの電圧は、有機ＥＬ素子ＯＬＥＤに順バイアスを印加する場合、所定の電圧に設定される。一方、有機ＥＬ素子ＯＬＥＤに非順バイアスを印加する場合、第１の経路が遮断された状態で、電圧供給線Ｌｏｆｆの電圧を立ち下げる。これにより、有機ＥＬ素子ＯＬＥＤのアノード側の電圧は、キャパシタＣ１の容量結合によって制御され、有機ＥＬ素子ＯＬＥＤに逆バイアスが印加される。その結果、第１の実施形態と同様の効果を得ることができる。また、駆動期間ｔ１〜ｔ２において、電圧Ｖｏｆｆの立ち下げを複数回行った場合には、第２の実施形態と同様の効果を得ることができる。
【００４７】
（第５の実施形態）
図１０は、第５の実施形態に係る画素２の回路図である。この画素回路は、第１の走査信号ＳＥＬ１および第２の走査信号ＳＥＬ２がそれぞれ供給される２本の走査線に接続されている。１つの画素２は、有機ＥＬ素子ＯＬＥＤ、５つのトランジスタＴ１〜Ｔ５およびキャパシタＣによって構成されている。この画素回路では、一例として、ｎチャネル型のトランジスタＴ１，Ｔ３と、ｐチャネル型のトランジスタＴ２，Ｔ４，Ｔ５とが用いられている。第１のスイッチングトランジスタＴ１のゲートは、第１の走査信号ＳＥＬ１が供給される走査線に接続され、そのソースは、データ電流Ｉｄａｔａが供給されるデータ線Ｘに接続されている。また、第１のスイッチングトランジスタＴ１のドレインは、第２のスイッチングトランジスタＴ２のドレインと、プログラムトランジスタＴ４のドレインとに共通接続されている。第２の走査信号ＳＥＬ２がゲートに供給された第２のスイッチングトランジスタＴ２のソースは、カレントミラー回路を構成する一対のトランジスタＴ４，Ｔ５のゲートと、キャパシタＣの一方の電極とに共通接続されている。プログラムトランジスタＴ４のソース、駆動トランジスタＴ５のソースおよびキャパシタＣの他方の電極には、第１の電源線Ｌｄｄの電圧、すなわち、電源電圧Ｖｄｄが印加されている。一方、有機ＥＬ素子ＯＬＥＤのカソード（陰極）には、第２の電源線Ｌｓｓの電圧、すなわち、基準電圧Ｖｓｓが印加されている。第３のスイッチングトランジスタＴ３は、制御信号ＧＰによって導通制御され、そのドレインが駆動トランジスタＴ５のドレインと、有機ＥＬ素子ＯＬＥＤのアノードに共通接続されているとともに、そのソースには、電圧供給線Ｌｏｆｆの電圧Ｖｏｆｆ、すなわち、負極電圧Ｖｏｆｆが印加されている。
【００４８】
図１１は、図１０に示した画素２の駆動タイミングチャートである。走査線駆動回路３の線順次走査によって、ある画素の選択が開始されるタイミングをｔ０とし、この画素２の選択が次に開始されるタイミングをｔ３とすると、１垂直走査期間ｔ０〜ｔ３は、前半のプログラム期間ｔ０〜ｔ１、中半の駆動期間ｔ１〜ｔ２および後半の消去期間ｔ２〜ｔ３に分けられる。
【００４９】
プログラム期間ｔ０〜ｔ１では、画素２が選択されて、キャパシタＣに対するデータの書き込みが行われる。この期間ｔ０〜ｔ１では、第１の走査信号ＳＥＬ１がＨレベルなので、第１のスイッチングトランジスタＴ１がオンするとともに、第２の走査信号ＳＥＬ２がＬレベルなので、第２のスイッチングトランジスタＴ２もオンする。これにより、データ線ＸとプログラムトランジスタＴ４のドレインとが電気的に接続されるとともに、プログラムトランジスタＴ４は、自己のゲートと自己のドレインとが電気的に接続されたダイオード接続となる。そして、プログラムトランジスタＴ４は、データ線Ｘより供給されたデータ電流Ｉｄａｔａを自己のチャネルに流し、このデータ電流Ｉｄａｔａに応じたゲート電圧Ｖｇを自己のゲートに発生させる。プログラムトランジスタＴ４のゲートに接続されたキャパシタＣには、発生したゲート電圧Ｖｇに応じた電荷が蓄積され、蓄積された電荷に相当するデータが書き込まれる。
【００５０】
また、プログラム期間ｔ０〜ｔ１では、制御信号ＧＰがＬレベルであるから、第３のスイッチングトランジスタＴ３が非導通状態になる。したがって、駆動トランジスタＴ５と有機ＥＬ素子ＯＬＥＤとを介した経路が形成され、有機ＥＬ素子ＯＬＥＤに順バイアスが印加される。有機ＥＬ素子ＯＬＥＤを流れる駆動電流Ｉｏｌｅｄは、その電流値を設定する駆動トランジスタＴ５のチャネル電流に相当し、キャパシタＣの蓄積電荷に起因したゲート電圧Ｖｇによって制御される。上述したカレントミラー構成により、有機ＥＬ素子ＯＬＥＤの発光輝度を規定する駆動電流Ｉｏｌｅｄは、データ線Ｘより供給されたデータ電流Ｉｄａｔａ（プログラムトランジスタＴ４のチャネル電流）に比例する。これにより、有機ＥＬ素子ＯＬＥＤは、駆動電流Ｉｏｌｅｄに応じた輝度で発光する。
【００５１】
続く駆動期間ｔ１〜ｔ２では、制御信号ＧＰがＬレベルに維持されているため、有機ＥＬ素子ＯＬＥＤの発光が継続される。まず、タイミングｔ１において、第１の走査信号ＳＥＬ１がＬレベルに立ち下がり、第２の走査信号ＳＥＬ２がＨレベルに立ち上がるので、第１および第２のスイッチングトランジスタＴ１，Ｔ２が共にオフする。これにより、データ電流Ｉｄａｔａが供給されるデータ線ＸとプログラムトランジスタＴ４のドレインとが電気的に分離され、プログラムトランジスタＴ４のゲートとドレインとの間も電気的に分離される。しかしながら、キャパシタＣに蓄積された電荷によって、駆動トランジスタＴ５のゲートにはゲート電圧Ｖｇが印加され続けるため、駆動電流Ｉｏｌｅｄが有機ＥＬ素子ＯＬＥＤを流れ続ける。これにより、有機ＥＬ素子ＯＬＥＤは、駆動電流Ｉｏｌｅｄに応じた輝度で発光し続ける。
【００５２】
続く消去期間ｔ２〜ｔ３では、キャパシタＣに保持されたデータが消去されるとともに、有機ＥＬ素子ＯＬＥＤに逆バイアスが印加される。すなわち、タイミングｔ２で第２の走査信号ＳＥＬ２がＬレベルに立ち下がると、第２のスイッチングトランジスタＴ２がオンして、トランジスタＴ２，Ｔ４とキャパシタＣとを介した経路が形成される。これにより、キャパシタＣに蓄積された電荷が放電され、データが消去される。また、タイミングｔ２で制御信号ＧＰがＨレベルに立ち上がると、第３のスイッチングトランジスタＴ３がオンして、電圧供給線Ｌｏｆｆの負極電圧Ｖｏｆｆが有機ＥＬ素子ＯＬＥＤのアノード側に印加される。その結果、消去期間ｔ２〜ｔ３では、有機ＥＬ素子ＯＬＥＤに逆バイアスが印加される。
【００５３】
このように、本実施形態では、消去期間ｔ２〜ｔ３において、有機ＥＬ素子ＯＬＥＤのアノード側に負極電圧Ｖｏｆｆが印加されて、有機ＥＬ素子ＯＬＥＤのバイアス状態が逆バイアスになる。そして、消去期間ｔ２〜ｔ３を除く期間ｔ０〜ｔ２では、負極電圧Ｖｏｆｆの印加が停止するとともに、駆動電流Ｉｏｌｅｄの経路が形成されて、有機ＥＬ素子ＯＬＥＤには順バイアスが印加される。これにより、１垂直走査期間ｔ０〜ｔ３では、逆バイアスおよび順バイアスの双方が有機ＥＬ素子ＯＬＥＤに印加されることになるため、第１の実施形態と同様に、有機ＥＬ素子ＯＬＥＤの寿命の向上等を図ることができる。
【００５４】
なお、本発明を適用可能な画素回路の構成は、上述した実施形態に限定されるものではなく、例えば、特表２００２−５１４３０号公報に開示されている画素回路も含めて広く適用可能である。また、本発明の適用範囲は、電流プログラム方式の画素回路に限定されるものではなく、データ線Ｘに対するデータの出力を電圧ベースで行う「電圧プログラム方式」を用いた画素回路に対して同様に適用可能である。
【００５５】
また、上述した各実施形態では、駆動電流Ｉｏｌｅｄを設定する駆動素子として、ｐチャネル型のトランジスタを例に説明したが、本発明はこれに限定されるものではなく、例えばｎチャネル型のトランジスタを用いてもよい。
【００５６】
また、上述した各実施形態では、電気光学素子として有機ＥＬ素子ＯＬＥＤを用いた例について説明した。しかしながら、本発明はこれに限定されるものではなく、駆動電流に応じた輝度で発光するそれ以外の電気光学素子（無機ＬＥＤ表示装置、フィールド・エミッション表示装置等）、或いは、駆動電流に応じた透過率・反射率を呈する電気光学装置（エレクトロクロミック表示装置、電気泳動表示装置等）に対して適用可能である。
【００５７】
さらに、上述した各実施形態に係る電気光学装置は、例えば、テレビ、プロジェクタ、携帯電話機、携帯端末、モバイル型コンピュータ、パーソナルコンピュータ等を含む様々な電子機器に実装可能である。これらの電子機器に上述した電気光学装置を実装すれば、電子機器の商品価値を一層高めることができ、市場における電子機器の商品訴求力の向上を図ることができる。
【００５８】
【発明の効果】
本発明では、第１の経路の一部を含み、かつ、駆動素子と電気光学素子との間より分岐した第２の経路を介して、電気光学素子に非順バイアスを印加する。そして、この制御を用いて電気光学素子に逆バイアスを印加すれば、電気光学素子の寿命の向上を図ることができる。また、この制御を用いて電気光学素子をインパルス駆動させれば、動画表示特性の改善を図ることができる。
【図面の簡単な説明】
【図１】電気光学装置のブロック構成図。
【図２】第１の実施形態に係る一例としての画素回路図。
【図３】第１の実施形態に係る駆動タイミングチャート。
【図４】第２の実施形態に係る駆動タイミングチャート。
【図５】別の一例としての画素回路図。
【図６】第３の実施形態に係る画素回路図。
【図７】第３の実施形態に係る駆動タイミングチャート。
【図８】第４の実施形態に係る画素回路図。
【図９】第４の実施形態に係る駆動タイミングチャート。
【図１０】第５の実施形態に係る画素回路図。
【図１１】第５の実施形態に係る駆動タイミングチャート。
【符号の説明】
１表示部
２画素
３走査線駆動回路
４データ線駆動回路
５制御回路
Ｔ１〜Ｔ５トランジスタ
Ｃ，Ｃ１キャパシタ
Ｄダイオード
ＯＬＥＤ有機ＥＬ素子

Claims

電気光学装置において、
複数の走査線と、
複数のデータ線と、
前記走査線と前記データ線との交差に対応して設けられた複数の画素とを有し、
前記複数の画素のそれぞれは、
前記データ線より供給されたデータを保持する保持手段と、
第１の経路を介して駆動電流が供給されることにより順バイアスが印加され、前記駆動電流に応じた階調表示を行う電気光学素子と、
前記保持手段に保持されたデータに応じて、前記駆動電流を設定する駆動素子と、
前記第１の経路の一部を含み、かつ、前記駆動素子と前記電気光学素子との間より分岐した第２の経路を介して、前記電気光学素子に非順バイアスを印加するバイアス手段と
を有することを特徴とする電気光学装置。
前記バイアス手段は、前記第２の経路中に設けられ、前記電気光学素子に非順バイアスを印加するための電圧供給線と前記分岐との間における導通を制御するスイッチを含むことを特徴とする請求項１に記載された電気光学装置。
前記バイアス手段は、前記第２の経路中において、前記電気光学素子に非順バイアスを印加するための電圧供給線と前記分岐との間に設けられ、前記電圧供給線の電圧を可変に制御することによって導通制御されるダイオードを含むことを特徴とする請求項１に記載された電気光学装置。
前記バイアス手段は、前記第２の経路中において、前記電気光学素子に非順バイアスを印加するための電圧供給線と前記分岐との間に設けられたキャパシタを含み、
前記電圧供給線の電圧は、前記電気光学素子に順バイアスを印加する場合、所定の電圧に設定されるとともに、前記電気光学素子に非順バイアスを印加する場合、前記第１の経路が遮断された状態で、前記電圧供給線の電圧を立ち下げることを特徴とする請求項１に記載された電気光学装置。
前記バイアス手段は、前記第１の経路中に設けられているとともに、前記保持手段にデータを書き込むプログラム期間において、前記第１の経路を遮断するスイッチング素子をさらに有することを特徴とする請求項１から４のいずれかに記載された電気光学装置。
前記バイアス手段は、前記電気光学素子の階調表示を行う第１の期間を除く第２の期間において、前記電気光学素子に非順バイアスを印加することを特徴とする請求項１から５のいずれかに記載された電気光学装置。
前記第２の期間は、前記保持手段にデータを書き込むプログラム期間、または、前記保持手段に保持されたデータを消去する消去期間であることを特徴とする請求項６に記載された電気光学装置。
前記バイアス手段は、前記電気光学素子の階調表示を行う第１の期間において、前記電気光学素子に非順バイアスを断続的に印加することにより、前記電気光学素子をインパルス駆動させることを特徴とする請求項１から５のいずれかに記載された電気光学装置。
請求項１から８のいずれかに記載された電気光学装置を実装したことを特徴とする電子機器。
複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられた複数の画素とを有し、前記画素のそれぞれが、自己を流れる駆動電流に応じた階調表示を行う電気光学素子と、前記駆動電流を発生する駆動素子とを含む電気光学装置の駆動方法において、
第１の経路を介して前記駆動電流を前記電気光学素子に供給することによって、前記電気光学素子に順バイアスを印加し、前記駆動電流に応じて、前記電気光学素子の階調表示を行う第１のステップと、
前記第１の経路の一部を含み、かつ、前記駆動素子と前記電気光学素子との間より分岐した第２の経路を介して、前記電気光学素子に非順バイアスを印加する第２のステップと
を有することを特徴とする電気光学装置の駆動方法。
前記画素のそれぞれは、前記第２の経路中に設けられ、前記電気光学素子に非順バイアスを印加するための電圧供給線と前記分岐との間における導通を制御するスイッチをさらに有し、
前記第１のステップは、前記スイッチを非導通状態に設定するステップを含み、
前記第２のステップは、前記スイッチを導通状態に設定するステップを含むことを特徴とする請求項１０に記載された電気光学装置の駆動方法。
前記画素のそれぞれは、前記第２の経路中において、前記電気光学素子の非順バイアスを印加するための電圧供給線と前記分岐との間に設けられ、前記電圧供給線の電圧を可変に制御することによって導通制御されるダイオードをさらに有し、
前記第１のステップは、前記ダイオードを非導通状態に設定するステップを含み、
前記第２のステップは、前記ダイオードを導通状態に設定するステップを含むことを特徴とする請求項１０に記載された電気光学装置の駆動方法。
前記画素のそれぞれは、前記第２の経路中において、前記電気光学素子に非順バイアスを印加するための電圧供給線と前記分岐との間に設けられたキャパシタをさらに有し、
前記第１のステップは、前記電圧供給線の電圧を所定の電圧に設定するステップを含み、
前記第２のステップは、前記第１の経路を遮断した上で、前記電圧供給線の電圧を立ち下げるステップを含むことを特徴とする請求項１０に記載された電気光学装置の駆動方法。
前記第２のステップは、前記第１の経路を遮断するステップを含むことを特徴とする請求項１０から１３のいずれかに記載された電気光学装置の駆動方法。
前記第１の経路は、前記画素にデータを書き込むプログラム期間に遮断されることを特徴とする請求項１４に記載された電気光学装置の駆動方法。
前記第２のステップは、前記電気光学素子の階調表示を行う第１の期間を除く第２の期間において、前記電気光学素子に非順バイアスを印加するステップであることを特徴とする請求項１０から１５のいずれかに記載された電気光学装置の駆動方法。
前記第２の期間は、前記画素にデータを書き込むプログラム期間、または、前記画素に保持されたデータを消去する消去期間であることを特徴とする請求項１６に記載された電気光学装置の駆動方法。
前記第２のステップは、前記電気光学素子の階調表示を行う第１の期間において、前記電気光学素子に非順バイアスを断続的に印加することにより、前記電気光学素子をインパルス駆動させるステップであることを特徴とする請求項１０から１５のいずれかに記載された電気光学装置の駆動方法。