JP4821381B2 - 電気光学装置及び電子機器 - Google Patents

電気光学装置及び電子機器 Download PDF

Info

Publication number
JP4821381B2
JP4821381B2 JP2006064948A JP2006064948A JP4821381B2 JP 4821381 B2 JP4821381 B2 JP 4821381B2 JP 2006064948 A JP2006064948 A JP 2006064948A JP 2006064948 A JP2006064948 A JP 2006064948A JP 4821381 B2 JP4821381 B2 JP 4821381B2
Authority
JP
Japan
Prior art keywords
electro
current
transistor
data
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006064948A
Other languages
English (en)
Other versions
JP2006171794A (ja
Inventor
克則 山崎
聖一 飯野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006064948A priority Critical patent/JP4821381B2/ja
Publication of JP2006171794A publication Critical patent/JP2006171794A/ja
Application granted granted Critical
Publication of JP4821381B2 publication Critical patent/JP4821381B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

本発明は、画素回路の駆動方法、画素回路、電気光学装置および電子機器に係り、特に、画素回路の駆動モードの切り替えに関する。
従来より、電圧を入力として出力電流を制御する電流制御素子に関して、この素子の固有特性のばらつきに起因した出力電流のばらつきを抑制する技術が提案されている。例えば、特許文献1には、カレントミラーを一対のトランジスタではなく、複数のトランジスタ群で構成した薄膜トランジスタ回路が開示されている。また、特許文献2には、複数の電流制御素子と複数の被電流制御素子とを周期的に切り替えることにより、電流のばらつきの影響を平均化するディスプレイパネル駆動回路が開示されている。
特開平10−197896号公報 特開2003−66903号公報
しかしながら、特許文献1の手法を用いても、製造プロセス上の変動で、電流のばらつきが少なからず残る。特に、大画面表示装置の場合には、大局的なばらつきがあり、これによる表示ムラを解消することは困難である。また、特許文献2の手法を用いた場合、共有するブロック毎の平均的なばらつきが偏在しているため、ブロック状の表示ムラが発生してしまうという不都合がある。
本発明の目的は、電気光学素子に供給する電流に含まれる誤差に起因した表示品質の低下を有効に抑制することである。
本発明に係る画素回路の駆動方法は、第1の電極と第2の電極とを備えたキャパシタと第1のトランジスタと前記第1のトランジスタのソースまたはドレインと前記第1の電極との電気的接続を制御するスイッチング素子とを備えた画素回路の駆動方法であって、
データ電圧に応じた電流レベルを有する、前記第1のトランジスタ及び前記スイッチング素子を流れる第1の電流により前記キャパシタに第1のデータを書き込む第1のステップを含むことを特徴とする。
上記の画素回路の駆動方法において、前記第1のトランジスタに前記第1の電流に供給する前に前記第1の電極を第1の電圧に設定することが好ましい。
上記の画素回路の駆動方法において、前記画素回路は、さらに電気光学素子を含み、前記キャパシタに保持された前記第1のデータに応じた電流レベルを有する第1の駆動電流を生成し、前記第1の駆動電流を前記電気光学素子に供給する第2のステップをさらに含んでもよい。
上記の画素回路の駆動方法において、データ電圧に応じた電流レベルを有する、前記第1のトランジスタ及び前記スイッチング素子を流れる第2の電流により前記キャパシタに第2のデータを書き込む第3のステップをさらに含み、前記第2の電流は、前記第1の電流とは逆方向に流れるようにしてもよい。
上記の画素回路の駆動方法において、前記画素回路は、さらに電気光学素子を含み、
前記キャパシタに保持された前記第2のデータに応じた電流レベルを有する第2の駆動電流を生成し、前記第2の駆動電流を前記電気光学素子に供給する第4のステップをさらに含んでいてもよい。
上記の画素回路の駆動方法において、前記第2の駆動電流の誤差の極性は、前記第1の駆動電流の誤差の極性と反対であってもよい。
上記の画素回路の駆動方法において、前記第1のステップと前記第2のステップとは第1の駆動モードにおいて行われ、前記第3のステップと前記第4のステップとは第2の駆動モードにおいて行われるようにしてもよい。
上記の画素回路の駆動方法において、前記第1の駆動モードと前記第2の駆動モードとは所定の周期で切り替えられるようにしてもよい。
上記の画素回路の駆動方法において、前記所定の周期は、1/30秒以下であることが好ましい。
本発明に係る電気光学装置は、複数の走査線と、複数のデータ線と、複数の画素回路と、を含み、前記複数の画素回路の各々は、第1の電極と第2の電極とを備えたキャパシタと、第1のゲートを備えた第1のトランジスタと、前記第1の電極と前記第1のトランジスタの第1のソースまたは第1のドレインとの電気的接続を制御するスイッチング素子と、電気光学素子と、を備え、データ電圧に応じた電流レベルを有する、前記第1のトランジスタ及び前記スイッチング素子を流れる第1の電流により前記キャパシタに第1のデータが書き込まれ、前記キャパシタに保持された前記第1のデータに応じた電流レベルを有する第1の駆動電流が、前記電気光学素子に供給されることを特徴とする。
上記の電気光学装置において、データ電圧に応じた電流レベルを有する、前記第1のトランジスタ及び前記スイッチング素子を流れる第2の電流により前記キャパシタに第2のデータが書き込まれ、前記キャパシタに保持された前記第2のデータに応じた電流レベルを有する第2の駆動電流が、前記電気光学素子に供給され、前記第2の電流は、前記第1の電流とは逆方向に流れるようにしてもよい。
上記の電気光学装置において、第1の駆動モードにおいて、前記第1の駆動電流が前記電気光学素子に供給され、第2の駆動モードにおいて、前記第2の駆動電流が前記電気光学素子に供給され、前記第1の駆動モードと前記第2の駆動モードとの切り替えは、前記複数の画素回路の各々の画素毎に行われるようにしてもよい。
上記の電気光学装置において、第1の駆動モードにおいて、前記第1の駆動電流が前記電気光学素子に供給され、第2の駆動モードにおいて、前記第2の駆動電流が前記電気光学素子に供給され、前記第1の駆動モードと前記第2の駆動モードとの切り替えは、前記複数の画素回路の行単位または列単位で行われるようにしてもよい。
上記の電気光学装置において、第1の駆動モードにおいて、前記第1の駆動電流が前記電気光学素子に供給され、第2の駆動モードにおいて、前記第2の駆動電流が前記電気光学素子に供給され、前記第1の駆動モードと前記第2の駆動モードとの切り替えは、前記複数の画素回路の画素ブロック毎に行われるようにしてもよい。
上記の電気光学装置において、前記複数の画素回路の各々は、前記複数のデータ線のうちの一つのデータ線と前記第1のゲートとの間に接続された第2のトランジスタをさらに含み、前記データ電圧は、前記第2のトランジスタを介して前記第1のゲートに供給されるようにしてもよい。
上記の電気光学装置において、前記スイッチング素子は、前記第1の電極と前記第1のゲートとの電気的接続を制御するようにしてもよい。
上記の電気光学装置において、前記第1の電流は、前記第1のトランジスタ及び前記スイッチング素子を介して電源電圧から前記第1の電極に流れ、前記第2の電流は、前記第1のトランジスタ及び前記スイッチング素子を介して前記第1の電極から基準電圧に流れるようにしてもよい。
上記の電気光学装置において、前記第1の駆動電流及び前記第2の駆動電流は、前記第1のトランジスタを介して電源電圧と基準電圧との間を流れるようにしてもよい。
本発明に係る電子機器は、上記の電気光学装置を備える。
上記の課題を解決するために、第1の発明は、駆動素子と、キャパシタと、電気光学素子とを有する画素回路の駆動方法を提供する。この駆動方法は、第1の駆動モードの設定時に、駆動素子が、キャパシタに保持されたデータに応じた第1の駆動電流を生成するとともに、第1の駆動電流を電気光学素子に供給することによって、電気光学素子の輝度を設定する第1のステップと、第2の駆動モードの設定時に、第1の駆動モードの設定時とは異なる接続関係に設定することにより、駆動素子が、キャパシタに保持されたデータに応じて、第1の駆動電流とは誤差の極性が反対になる第2の駆動電流を生成するとともに、第2の駆動電流を電気光学素子に供給することによって、電気光学素子の輝度を設定する第2のステップと、第1の駆動モードと第2の駆動モードとを所定の周期で交互に切り替える第3のステップとを有する。
第1の発明において、第1のステップは、画素回路に含まれるカレントミラーを構成する一方のトランジスタを用いて、画素回路の外部から供給されたデータ電流に応じたデータをキャパシタに書き込むステップと、カレントミラーを構成する他方のトランジスタを駆動素子として用いて、キャパシタに保持されたデータに応じた第1の駆動電流を生成するステップとを含み、第2のステップは、他方のトランジスタを用いて、データ電流に応じたデータをキャパシタに書き込むステップと、一方のトランジスタを駆動素子として用いて、キャパシタに保持されたデータに応じた第2の駆動電流を生成するステップとを含むことが好ましい。
第1の発明において、第1のステップは、外部から供給されたデータ電圧を駆動素子のゲートに印加した際に、駆動素子のチャネルを流れる第1の電流を用いて、キャパシタに電荷を充電することにより、キャパシタにデータを書き込むステップを含み、第2のステップは、データ電圧を駆動素子のゲートに印加した際に、第1の電流とは逆方向に駆動素子のチャネルを流れる第2の電流を用いて、キャパシタに蓄積された電荷を放電することにより、キャパシタにデータを書き込むステップを含むことが好ましい。この場合、第1のステップは、キャパシタにデータを書き込むステップに先立ち、キャパシタの一方の電極に第1の電圧を印加して、キャパシタに蓄積された電荷を放電することにより、キャパシタを初期状態に設定するステップを含み、第2のステップは、キャパシタにデータを書き込むステップに先立ち、キャパシタの一方の電極に第1の電圧よりも高い第2の電圧を印加して、キャパシタに電荷を充電することにより、キャパシタを初期状態に設定するステップを含むことが好ましい。
第1の発明において、第1の駆動モードと第2の駆動モードとの切り替えは、画素単位、画素行単位、画素列単位または画素ブロック単位で行われることが好ましい。また、これらの駆動モードを切り替える周期は、1/30秒以下の周期であることが好ましい。
第2の発明は、データを保持するキャパシタと、キャパシタに自己のゲートが接続されているとともに、キャパシタに保持されたデータに応じた駆動電流を生成する駆動素子と、駆動素子より供給された駆動電流に応じて、輝度が設定される電気光学素子とを有する画素回路を提供する。この画素回路は、第1の駆動モードの設定時と第2に駆動モードの設定時とで画素回路の接続関係を変える接続手段をさらに有する。この接続手段は、第1の駆動モードの設定時に、キャパシタに保持されたデータに応じた第1の駆動電流を駆動素子が生成するように、画素回路の接続関係を設定する。また、接続手段は、所定の周期で第1の駆動モードと交互に切り替えられる第2の駆動モードの設定時に、キャパシタに保持されたデータに応じて、第1の駆動電流とは誤差の極性が反対になる第2の駆動電流を駆動素子が生成するように、画素回路の接続関係を設定する。
第3の発明は、データを保持するキャパシタと、キャパシタの一方の電極が接続されたノードに自己のゲートが接続されているとともに、カレントミラーを構成する第1および第2のトランジスタと、駆動電流が自己を流れることによって、輝度が設定される電気光学素子とを有する画素回路を提供する。第1の駆動モードの設定時において、第1のトランジスタは、画素回路の外部から供給されたデータ電流に応じたデータをキャパシタに書き込むプログラミング素子として機能するとともに、第2のトランジスタは、キャパシタに保持されたデータに応じて、駆動電流を生成する駆動素子として機能する。また、所定の周期で第1の駆動モードと交互に切り替えられる第2の駆動モードの設定時において、第2のトランジスタはプログラミング素子として機能するとともに、第1のトランジスタは駆動素子として機能する。
第3の発明において、画素回路は、第3から第6のトランジスタをさらに有していることが好ましい。第3のトランジスタは、一方の端子が所定のノードに接続され、他方の端子が第1のトランジスタの一方の端子に接続されているとともに、第1の駆動モードの設定時にオンし、第2の駆動モードの設定時にオフする。第4のトランジスタは、一方の端子が上記ノードに接続され、他方の端子が第2のトランジスタの一方の端子に接続されているとともに、第2の駆動モードの設定時にオンし、第1の駆動モードの設定時にオフする。第5のトランジスタは、一方の端子が第1のトランジスタの一方の端子に接続され、他方の端子が電気光学素子に接続されているとともに、第2の駆動モードの設定時にオンし、第1の駆動モードの設定時にオフする。第6のトランジスタと、一方の端子が第2のトランジスタの一方の端子に接続され、他方の端子が電気光学素子に接続されているとともに、第1の駆動モードの設定時にオンし、第2の駆動モードの設定時にオフする。
第2または第3の発明において、第1の駆動モードと第2の駆動モードとの切り替えは、画素単位、画素行単位、画素列単位または画素ブロック単位で行われることが好ましい。また、これらの駆動モードを切り替える周期は、1/30秒以下の周期であることが好ましい。
第4の発明は、複数の走査線と、複数のデータ線と、走査線とデータ線との交差に対応して設けられた複数の画素回路と、走査線に走査信号を出力することにより、データの書込対象となる画素回路に対応する走査線を選択する走査線駆動回路と、走査線駆動回路と協働し、書込対象となる画素回路に対応するデータ線にデータを出力するデータ線駆動回路とを有する電気光学装置を提供する。この画素回路は、第2または第3の発明にかかる画素回路である。
第5の発明は、第4の発明にかかる電気光学装置を実装した電子機器を提供する。
第6の発明は、駆動素子と、キャパシタと、電気光学素子とを有する画素回路の駆動方法を提供する。この駆動方法は、外部から供給されたデータ電圧を駆動素子のゲートに印加することにより、駆動素子のチャネルを流れるチャネル電流と所定の時間との積に応じたデータをキャパシタに書き込む第1のステップと、キャパシタに保持されたデータに応じて、駆動素子が駆動電流を生成する第2のステップと、駆動電流を電気光学素子に供給することによって、電気光学素子の輝度を設定する第3のステップとを有する。
ここで、第6の発明において、キャパシタへのデータの書き込みに先立ち、キャパシタの電荷を初期状態に設定する第4のステップをさらに設けてもよい。
本発明によれば、第1の駆動モードと第2の駆動モードとを交互に切り替えることにより、第1の駆動モードの設定時に生成される駆動電流に含まれる誤差と、第2の駆動モード設定時に生成される駆動電流に含まれる逆極性の誤差とが相殺される。これにより、電気光学素子に供給される実効的な駆動電流の誤差が減少するので、表示品質の低下を有効に抑制できる。
まず、実施形態の説明に先立ち、図1を参照しつつ、本発明の基本原理について説明する。キャパシタC1には、外部から供給されたデータ電流またはデータ電圧によってデータが書き込まれる。このデータに応じたゲート電圧Vgが駆動素子DRのゲートに印加されると、駆動素子DRは、ゲート電圧Vgに応じた駆動電流を自己のチャネルに生成する。この駆動電流を有機EL素子OLEDに供給することにより、有機EL素子OLEDが発光し、輝度が設定される。ところで、同図の構成を主体とした画素が行列状に配置された表示パネルに関して、すべての駆動素子DRの固有特性を完全に同一に設定することはできず、実際には特性上のばらつきが存在する。このばらつきの影響で、実際の駆動電流は、所望の電流Iに誤差αが加わったI+αになる。αの値は、各駆動素子DRの固有特性に応じて異なり、かつ、正負のどちらにもなり得る。誤差αに起因した駆動電流のばらつきは表示品質の低下に繋がる。
この対策として、駆動電流がI+αとなる駆動と、駆動電流がI−αとなる駆動とを交互に実行する。すなわち、駆動電流に含まれる誤差αの極性が交互に反転するような駆動方式を用いれば、誤差αが表示に与える悪影響を有効に低減することができる。この場合、実効的な駆動電流Ieffは、数式1で表すことができる。同数式によれば、α/Iが10%程度であっても、実効電流Ieffの誤差が0.5%程度まで圧縮される。したがって、有機EL素子OLEDに対する電流誤差を大幅に低減することが可能になる。
Figure 0004821381
誤差αの極性を交互に反転させるための具体的な手法には様々なものが考えられるが、以下、代表的な2つの手法を例示する。第1の実施形態では、カレントミラー型の画素回路において、プログラミング素子と駆動素子とを交互に切り替える手法について説明する。第2の実施形態では、駆動素子のチャネル電流の向きを交互に反転させることにより、放電によるデータの書き込みとを充電によるデータの書き込みとを交互に行う手法について説明する。
(第1の実施形態)
図2は、本実施形態にかかる電気光学装置のブロック構成図である。表示部1は、例えばTFT(Thin Film Transistor)によって電気光学素子を駆動するアクティブマトリクス型の表示パネルである。この表示部1には、mドット×nライン分の画素群がマトリクス状(二次元平面的)に並んでいる。表示部1には、それぞれが水平方向に延在している走査線群Y1〜Ynと、それぞれが垂直方向に延在しているデータ線群X1〜Xmとが設けられており、これらの交差に対応して画素2が配置されている。表示部1がモノクロパネルの場合、1つの画素2が後述する1つの画素回路に対応する。これに対して、カラーパネルのように、1つの画素2がRGBの3つのサブ画素で構成されている場合には、1つのサブ画素が1つの画素回路に対応する。
制御回路5は、図示しない上位装置より入力される垂直同期信号Vs、水平同期信号Hs、ドットクロック信号DCLKおよび階調データD等に基づいて、走査線駆動回路3およびデータ線駆動回路4を同期制御する。この同期制御の下、これらの回路3,4は互いに協働して、表示部1の表示制御を行う。
走査線駆動回路3は、シフトレジスタ、出力回路等を主体に構成されており、走査線Y1〜Ynに走査信号SELを出力することによって、走査線Y1〜Ynの線順次走査を行う。走査信号SELは、高電位レベル(以下「Hレベル」という)または低電位レベル(以下「Lレベル」という)の2値的な信号レベルをとり、データの書込対象となる画素行に対応する走査線YはHレベル、これ以外の走査線YはLレベルにそれぞれ設定される。走査線駆動回路3は、1フレームの画像を表示する期間(1F)毎に、所定の選択順序で(一般的には最上から最下に向かって)、それぞれの走査線Yを順番に選択する線順次走査を行う。
データ線駆動回路4は、シフトレジスタ、ラインラッチ回路、出力回路等を主体に構成されている。本実施形態では電流プログラム方式、すなわち、データ線Xに対するデータの供給を電流ベースで行う方式を採用しているため、データ線駆動回路4は、画素2の表示階調を規定する階調データに基づいて、データ電流Idataを可変に生成する可変電流源(図3の4a)を含む。データ線駆動回路4は、1本の走査線Yを選択する期間に相当する1水平走査期間(1H)において、今回データを書き込む画素行に対するデータ電流Idataの一斉出力と、次の1Hで書き込みを行う画素行に関するデータの点順次的なラッチとを同時に行う。ある1Hにおいて、データ線Xの本数に相当するm個のデータが順次ラッチされる。そして、次の1Hにおいて、ラッチされたm個のデータは、可変電流源において電流データIdataに変換された上で、対応するデータ線X1〜Xmに一斉に出力される。
図3は、本実施形態にかかるカレントミラー型の画素回路図である。1つの画素2は、有機EL素子OLED、7つのトランジスタT1〜T7、およびデータを保持するキャパシタC1で構成されている。ダイオードとして表記された有機EL素子OLEDは、自己を流れる駆動電流Ioledによって輝度が設定される典型的な電流駆動型素子である。トランジスタT1,T2は、データ電流Idataに応じたデータをキャパシタC1に書き込むプログラミング素子、または、キャパシタC1に保持されたデータに応じた駆動電流Ioledを生成する駆動素子として機能する。トランジスタT3〜T7は、スイッチング素子として機能する。この構成例では、トランジスタT1〜T7のすべてをnチャネル型としているが、これは一例にすぎず、これとは異なる組み合わせでチャネル型を設定してもよい。本明細書では、ソース、ドレインおよびゲートを備える三端子型素子であるトランジスタに関して、ソースまたはドレインの一方を「一方の端子」と呼び、他方を「他方の端子」と呼ぶ。
トランジスタT7のゲートは、走査信号SELが供給される走査線Yに接続され、その一方の端子は、データ電流Idataが供給されるデータ線Xに接続されている。また、このトランジスタT7の他方の端子は、ノードNgに接続されている。このノードNgには、カレントミラーを構成する一対のトランジスタT1,T2のゲート、キャパシタC1の一方の電極およびトランジスタT3,T4の一方の端子も共通接続されている。トランジスタT1の一方の端子は、トランジスタT3の他方の端子とトランジスタT5の一方の端子とに共通接続されている。同様に、トランジスタT2の一方の端子は、トランジスタT4の他方の端子とトランジスタT6の一方の端子とに共通接続されている。トランジスタT5,T6の他方の端子は、互いに共通接続されており、この接続端には、有機EL素子OLEDのカソード(陰極)が接続されている。有機EL素子OLEDのアノード(陽極)には、電源電圧Vddが供給されており、トランジスタT1,T2の他方の端子およびキャパシタC1の他方の電極には、電源電圧Vddよりも低い基準電圧Vssが供給されている。トランジスタT3,T6のゲートは、制御回路5から出力された制御信号φが供給される制御線に接続されており、トランジスタT4,T5のゲートは、その反転信号/φが供給される制御線に接続されている。
図4は、図3に示した画素回路の動作タイミングチャートである。画素回路の駆動モードには第1の駆動モードと第2の駆動モードとが存在し、これらの駆動モードは所定の周期(例えば1F毎)で交互に切り替えられる。第1の駆動モードと第2の駆動モードとでは、画素回路の接続関係が異なる。1Fに相当する期間t0〜t2(t2〜t4)における一連の動作プロセスは、最初の期間t0〜t1(t2〜t3)におけるデータ書込プロセス、および、これに続く期間t1〜t2(t3〜t4)における駆動プロセスとに大別される。
最初の1F(t0〜t2)では、制御信号φがHレベル(/φ=L)になって、第1の駆動モードに設定される。第1の駆動モードの設定時には、トランジスタT1がプログラミング素子として機能し、トランジスタT2が駆動素子として機能する。まず、データ書込期間t0〜t1では、プログラミング素子として機能するトランジスタT1を用いて、キャパシタC1に対するデータの書き込みが行われる。具体的には、走査信号SELがHレベルに立ち上がり、トランジスタT7がオンするため、ノードNgとデータ線Xとが電気的に接続される。また、制御信号φがHレベルなので、トランジスタT3,T6が共にオンする(トランジスタT4,T5はオフ)。トランジスタT3がオンすることで、トランジスタT1は、自己のゲートとドレインとが電気的に接続されたダイオード接続となる。これにより、図5に示すようなデータ電流Idataの経路が形成され、可変電流源4aより供給されたデータ電流IdataがトランジスタT1のチャネルを流れる。トランジスタT1は、自己のチャネルを流れるデータ電流Idataに応じた電圧Vgを自己のゲート、すなわちノードNgに発生する。トランジスタT1のゲートに接続されたキャパシタC1には、このゲート電圧Vgに応じた電荷が蓄積され、蓄積された電荷に相当するデータの書き込みが行われる。
また、トランジスタT6がオンすることで、有機EL素子OLEDのカソードとトランジスタT2の一方の端子とが電気的に接続される。これにより、図5に示した駆動電流Ioledの経路が形成され、この経路は、電源電圧Vdd、有機EL素子OLED、トランジスタT2のチャネル、基準電圧Vssの順序になる。有機EL素子OLEDを流れる駆動電流Ioledは、駆動素子として機能するトランジスタT2のチャネル電流に相当し、その電流レベルは、キャパシタC1に保持されたデータに依存したゲート電圧Vgによって制御される。一対のトランジスタT1,T2はカレントミラーを構成しているので、有機EL素子OLEDの発光輝度を規定する駆動電流Ioledは、データ線Xより供給されたデータ電流Idata(トランジスタT1のチャネル電流)に比例する。
続く駆動期間t1〜t2では、走査信号SELがLレベルに立ち下がり、トランジスタT7がオフするため、ノードNgとデータ線Xとが電気的に分離される。しかしながら、この分離後も、キャパシタC1に保持されたデータによって、トランジスタT2のゲートにはゲート電圧Vgが印加され続けるため、駆動電流Ioledが有機EL素子OLEDを流れ続ける。したがって、有機EL素子OLEDは、駆動電流Ioledに応じた輝度で発光し続ける。
次の1F(t2〜t4)では、制御信号φがLレベル(/φ=H)になって、第2の駆動モードに設定される。第2の駆動モードの設定時は、第1の駆動モードの設定時とは異なる接続関係になり、トランジスタT2がプログラミング素子として機能し、トランジスタT1が駆動素子として機能する。まず、データ書込期間t2〜t3では、プログラミング素子として機能するトランジスタT2を用いて、キャパシタC1に対するデータの書き込みが行われる。具体的には、走査信号SELがHレベルになり、トランジスタT7がオンするため、ノードNgとデータ線Xとが電気的に接続される。また、反転制御信号/φがHレベルなので、トランジスタT4,T5が共にオンする(トランジスタT6,T3はオフ)。トランジスタT4がオンすることで、トランジスタT2は、自己のゲートとドレインとが電気的に接続されたダイオード接続となる。これにより、図6に示すようなデータ電流Idataの経路が形成され、可変電流源4aより供給されたデータ電流IdataがトランジスタT2のチャネルを流れる。トランジスタT2は、自己のチャネルを流れるデータ電流Idataに応じた電圧Vgを自己のゲート、すなわちノードNgに発生する。トランジスタT2のゲートに接続されたキャパシタC1には、発生したゲート電圧Vgに応じた電荷が蓄積され、蓄積された電荷に相当するデータの書き込みが行われる。
また、トランジスタT5がオンすることで、有機EL素子OLEDのカソードとトランジスタT1の一方の端子とが電気的に接続される。これにより、図6に示した駆動電流Ioledの経路が形成され、この経路は、電源電圧Vdd、有機EL素子OLED、トランジスタT1のチャネル、基準電圧Vssの順序になる。有機EL素子OLEDを流れる駆動電流Ioledは、駆動素子として機能するトランジスタT1のチャネル電流に相当し、その電流レベルは、キャパシタC1に保持されたデータに依存したゲート電圧Vgによって制御される。上述したカレントミラー構成より、有機EL素子OLEDの発光輝度を規定する駆動電流Ioledは、データ線Xより供給されたデータ電流Idata(トランジスタT1のチャネル電流)に比例する。
続く駆動期間t3〜t4では、走査信号SELがLレベルに立ち下がり、トランジスタT7がオフするため、ノードNgとデータ線Xとが電気的に分離される。しかしながら、この分離後も、キャパシタC1に保持されたデータによって、トランジスタT1のゲートにはゲート電圧Vgが印加され続けるため、駆動電流Ioledが有機EL素子OLEDを流れ続ける。したがって、有機EL素子OLEDは、駆動電流Ioledに応じた輝度で発光し続ける。
第1および第2の駆動モードを交互に行った場合における実効的な駆動電流Ieffについて検討する。トランジスタT1,T2のゲートに印加するゲート−ソース間電圧をVgsとする。トランジスタT1,T2が飽和領域で動作することを前提とした場合、第1の駆動モードの設定時におけるデータ電流Idataおよび駆動電流Ioledは、数式2で表すことができる。なお、βは利得係数でありβ=μAW/Lで表される。μはキャリアの移動度、Aはゲート容量、Wはチャネル幅、Lはチャネル長、Vthはしきい値電圧である。これらの製造パラメータはトランジスタの固有特性であり、同一仕様に設計した場合でも、実際にはトランジスタ毎にばらつきが存在する。なお、記号に付された添字”1”はトランジスタT1に関するものであることを示し、添字”2”はトランジスタT2に関するものであることを示す。
(数式2)
Idata=1/2β1(Vgs−Vth1)2
Ioled=1/2β2(Vgs−Vth2)2
ここで、データ電流Idataと駆動電流Ioledとは比例関係にあるため、その比例定数をKとすると、両者は数式3のような関係になる。
(数式3)
Ioled=K・Idata=(1+α)・Idata
一方、第2の駆動モードの設定時におけるデータ電流Idataおよび駆動電流Ioledは、数式4で表すことができる。
(数式4)
Idata=1/2β2(Vgs−Vth2)2
Ioled=1/2β1(Vgs−Vth1)2
データ電流Idataと駆動電流Ioledとは比例関係にあり、その比例定数は1/Kになるので、両者は数式5のような関係になる。
(数式5)
Ioled=1/K・Idata=1/(1+α)・Idata=(1-α)・Idata
第1の駆動モードおよび第2の駆動モードを交互に設定する場合、実効的な駆動電流Ieffは、上述した数式1中のIをIdataに読み替えることによって、数式1と同様になる。したがって、有機EL素子OLEDに対する電流誤差が大幅に低減される。
このように、本実施形態では、カレントミラーを構成する一対のトランジスタT1,T2に、プログラミング素子としての機能と駆動素子としての機能とを交互に担わせている。これにより、表示部1に含まれる各駆動素子の固有特性にばらつきがあったとしても、実効的な駆動電流Ieffの誤差を大幅に減少できる。その結果、電流誤差に起因した表示品質の低下を有効に抑制することが可能になる。
(第2の実施形態)
本実施形態は、電圧プログラム方式、すなわち、データ線Xに対するデータの供給を電流ベースで行う方式に関するものである。電圧プログラム方式の場合には、上述した可変電流源4aは不要であり、データ線駆動回路4は、画素2の表示階調を規定する階調データに応じたデータ電圧Vdataをデータ線Xに出力する。
図7は、本実施形態にかかる電圧プログラム方式の画素回路図である。1つの画素2は、有機EL素子OLED、トランジスタT1,T2、キャパシタC1および3つのスイッチング素子SW1〜SW3で構成されている。トランジスタT2は、プログラミング素子および駆動素子の双方の機能を兼ねている。
トランジスタT1のゲートは、走査信号SELが供給される走査線Yに接続され、その一方の端子は、データ電圧Vdataが供給されるデータ線Xに接続されている。また、このトランジスタT1の他方の端子は、ノードNgに接続されている。このノードNgには、トランジスタT2のゲートが接続されているとともに、3つの選択端子a〜cを有する第1のスイッチング素子SW1の選択端子bにも接続されている。このスイッチング素子SW1の選択端子aには電源電圧Vddが供給されており、選択端子cは、トランジスタT2の一方の端子と第2のスイッチング素子SW2の一方の端子とに共通接続されている。また、第1のスイッチング素子SW1の固定端子には、キャパシタC1の一方の電極が接続されている。キャパシタC1の他方の電極および第2のスイッチング素子SW2の他方の端子には基準電圧Vssが供給されている。一方、トランジスタT2の他方の端子は、2つの選択端子d,eを有する第3のスイッチング素子SW3の固定端子に接続されている。このスイッチング素子SW3の選択端子dは、電源電圧Vddがアノードに供給された有機EL素子OLEDのカソードに接続されており、選択端子eには基準電圧Vssが供給されている。なお、3つのスイッチング素子SW1〜SW3は、制御回路5から出力された制御信号(図示せず)によって導通制御される。
第1の実施形態と同様に、図7に示した画素回路の駆動モードには第1の駆動モードと第2の駆動モードとが存在し、これらの駆動モードは所定の周期(例えば1F毎)で交互に設定される。1Fにおける一連の動作プロセスは、初期化プロセス、データ書込プロセスおよび駆動プロセスの順に行われる。
第1の駆動モードにおける動作プロセスについて、図8を参照しつつ説明する。第1の駆動モードの設定時において、第3のスイッチング素子SW3は、固定端子と選択端子eとの間を導通する。これにより、有機EL素子OLEDのカソードとトランジスタT2の他方の端子とが電気的に接続される。まず、最初の初期化プロセスでは、トランジスタT1がオフしている状態(SEL=L)において、第1のスイッチング素子SW1は固定端子と選択端子cとの間を導通するとともに、第2のスイッチング素子SW2がオンする。これにより、同図(a)に示すように、キャパシタC1に蓄積された電荷は、2つのスイッチング素子SW1,SW2を介して基準電圧Vssに放電される。その結果、キャパシタC1の電荷Qは、Qini1(=0)に初期設定される。
続くデータ書込プロセスでは、走査信号SELがHレベルに立ち上がって、トランジスタT1がオンする。これにより、ノードNgとデータ線Xとが電気的に接続されて、データ線Xのデータ電圧VdataがノードNgに供給される。第1のスイッチング素子SW1の設定状態は、先の初期化プロセスと同様であるが、第2のスイッチング素子SW2はオンからオフに切り替わる。これにより、同図(b)に示すような経路で、トランジスタT2のチャネルには、自己のゲートNgに供給されたデータ電圧Vdataに応じたチャネル電流Idsが流れる。その結果、Qini1に初期設定されたキャパシタC1に電荷が充電されて、データが書き込まれる。キャパシタC1に書き込まれるデータ(電荷Q)は、チャネル電流Idsとデータの書込時間ΔT(一定値)との積に応じて一義的に設定される(Q=Qini+Ids・ΔT)。
そして、駆動プロセスでは、走査信号SELが再びLレベルに立ち下がって、トランジスタT1がオフし、ノードNgとデータ線Xとが電気的に分離される。この状態で、第1のスイッチング素子SW1は、固定端子と選択端子bとの間を導通するとともに、第2のスイッチング素子SW2が再びオンする。これにより、同図(c)に示すような経路で、有機EL素子OLEDに駆動電流Ioledが流れる。この駆動電流Ioledは、トランジスタT2のチャネル電流に相当し、その電流レベルは、キャパシタC1に保持されたデータ(Qini+Ids・ΔT)に依存したゲート電圧Vgによって制御される。有機EL素子OLEDは、駆動電流Ioledに応じた輝度に設定される。
つぎに、第2の駆動モードにおける動作プロセスについて、図9を参照しつつ説明する。まず、最初の初期化プロセスでは、トランジスタT1がオフしている状態(SEL=L)において、第1のスイッチング素子SW1は固定端子と選択端子aとの間を導通する。これにより、同図(a)に示すように、キャパシタC1は、電源電圧Vddによって電荷が充電される。その結果、キャパシタC1の電荷Qは、Qini2(=C・Vdd)に初期設定される(CはキャパシタC1の容量)。
続くデータ書込プロセスでは、走査信号SELがHレベルに立ち上がって、トランジスタT1がオンする。これにより、ノードNgとデータ線Xとが電気的に接続されて、データ線Xのデータ電圧VdataがノードNgに供給される。また、第2のスイッチング素子SW2がオフしている状態において、第1のスイッチング素子SW1は固定端子と選択端子cとの間を導通する。これにより、キャパシタC1の一方の電極とトランジスタT2の一方の端子とが電気的に接続される。また、第3のスイッチング素子SW3は固定端子と選択端子eとの間を導通するので、トランジスタT2の他方の端子には、基準電圧Vssが供給される。これにより、同図(b)に示すような経路で、トランジスタT2のチャネルには、自己のゲートNgに供給されたデータ電圧Vdataに応じた電流が流れる。ここで、第1の駆動モードの設定時とは、トランジスタT2のソース・ドレインが逆になるので、チャネル電流Idsの向きも逆になっている点に留意されたい。その結果、Qini2に初期設定されたキャパシタC1から電荷が放電されて、データが書き込まれる。キャパシタC1に書き込まれるデータ(電荷Q)は、Qini2−Ids・ΔTとなる。
そして、駆動プロセスでは、走査信号SELが再びLレベルに立ち下がって、トランジスタT1がオフし、ノードNgとデータ線Xとが電気的に分離される。この状態で、第1のスイッチング素子SW1は、固定端子と選択端子bとの間を導通するとともに、第2のスイッチング素子SW2が再びオンする。これにより、同図(c)に示すような経路で、有機EL素子OLEDに駆動電流Ioledが流れる。この駆動電流Ioledは、トランジスタT2のチャネル電流に相当し、その電流レベルは、キャパシタC1に保持されたデータ(Qini2−Ids・ΔT)に依存したゲート電圧Vgによって制御される。有機EL素子OLEDは、駆動電流Ioledに応じた輝度に設定される。
第1および第2の駆動モードを交互に行った場合における実効的な駆動電流Ieffについて検討する。まず、固有特性のばらつきによって、トランジスタT2の実際の駆動能力が設計仕様より大きい場合について考える。この場合、第1の駆動モードの設定時には、キャパシタC1が所望値よりも多く充電されて、ゲート電圧Vgが本来のレベルよりも高くなる。その結果、所望の電流Iに誤差αを加えた駆動電流(I+α)が有機EL素子OLEDを流れる。また、第2の駆動モードの設定時には、キャパシタC1が所望値よりも多く放電されて、ゲート電圧Vgが本来のレベルより低くなる。その結果、所望の電流Iから誤差αを引いた駆動電流(I−α)が有機EL素子OLEDを流れる。これらの駆動モードを交互に設定した場合、逆極性の誤差+α,−αが相殺されて、実効的な駆動電流Ieffは数式1と同様になる。これに対して、トランジスタT2の実際の駆動能力が設計仕様よりも小さい場合、キャパシタC1の充放電不足によって、第1および第2の駆動モードにおける誤差αの極性が逆になる。したがって、この場合も逆極性の誤差+α,−αが相殺されて、実効的な駆動電流Ieffは数式1と同様になる。その結果、有機EL素子OLEDに対する電流誤差が大幅に低減される。
このように、本実施形態では、第1の実施形態と同様に、駆動素子の固有特性にばらつきがあったとしても、実効的な駆動電流Ieffの誤差を大幅に減少できる。したがって、電流誤差に起因した表示品質の低下を有効に抑制することが可能になる。
なお、上述した各実施形態において、第1および第2の駆動モードを切り替える周期は、用途にもよるが、例えば表示装置の場合には、1/30秒以下の周期が好ましく、1/60以下から1/120秒以下の範囲がより好ましい。これにより、両駆動モードでの発光輝度の変化に起因したフリッカの発生を有効に抑制できる。
また、上述した各実施形態において、駆動モードの切り替えを画素単位で行ってもよいし、走査線Yの延在方向に対応した画素行単位、データ線Xの延在方向に対応した画素列単位、或いは、所定の画素ブロック単位で行ってもよい。これらの手法は、第1の駆動モードの設定時と第2の駆動モードの設定時とで明るさの違いがある場合に有効である。
また、上述した各実施形態にかかる手法と併用して、例えば、特開平10−197896号公報に開示された手法や特開2003−66903号公報に開示された手法を用いてもよい。これにより、表示品質の一層の向上を図ることができる。
また、上述した各実施形態では、表示装置を例に説明したが、プリンタの光ヘッド等の電気光学装置にも適用可能である。また、電気光学素子は、有機EL素子OLEDに限定されるものではなく、駆動電流に応じて輝度が設定される電気光学素子(無機LED表示装置、フィールド・エミッション表示装置等)、或いは、駆動電流に応じた透過率・反射率を呈する電気光学装置(エレクトロクロミック表示装置、電気泳動表示装置等)に対しても広く適用可能である。
さらに、上述した各実施形態にかかる電気光学装置は、例えば、テレビ、プロジェクタ、携帯電話機、携帯端末、モバイル型コンピュータ、パーソナルコンピュータ、或いは、を含む様々な電子機器に実装可能である。これらの電子機器に上述した電気光学装置を実装すれば、電子機器の商品価値を一層高めることができ、市場における電子機器の商品訴求力の向上を図ることができる。
本発明の基本原理の説明図 電気光学装置のブロック構成図 第1の実施形態にかかる画素回路図 第1の実施形態にかかる動作タイミングチャート 第1の駆動モードにおける動作説明図 第2の駆動モードにおける動作説明図 第2の実施形態にかかる画素回路図 第1の駆動モードにおける動作説明図 第2の駆動モードにおける動作説明図
符号の説明
1 表示部
2 画素
3 走査線駆動回路
4 データ線駆動回路
4a 可変電流源
5 制御回路
DR 駆動素子
T1〜T7 トランジスタ
C1〜C2 キャパシタ
OLED 有機EL素子
SW1〜SW3 スイッチング素子

Claims (9)

  1. 複数の走査線と、
    複数のデータ線と、
    複数の画素回路と、を含み、
    前記複数の画素回路の各々は、第1の電極と第2の電極とを備えたキャパシタと、第1
    のゲートを備えた第1のトランジスタと、前記第1の電極と前記第1のトランジスタの第
    1のソースまたは第1のドレインとの電気的接続並びに前記第1のゲートと前記第1の電極との電気的接続を制御するスイッチング素子と、前記第1のソースまたは前記第1のドレインに接続された電気光学素子と、を備え、
    第1の駆動モードにおいて、
    前記スイッチング素子が、前記第1のソースまたは前記第1のドレインと前記第1の電極とを導通状態とするとともに、前記第1のゲートと前記第1の電極とを非導通状態とする時に、前記データ線から供給されるデータ電圧に応じて、前記第1のトランジスタ及び前記スイッチング素子を経由して前記第1の電極に至る経路を流れる第1の電流により前記キャパシタに第1のデータが書き込まれ、
    前記スイッチング素子が、前記第1のソースまたは前記第1のドレインと前記第1の電極とを非導通状態とするとともに、前記第1のゲートと前記第1の電極とを導通状態とする時に、前記キャパシタに保持された前記第1のデータに応じた電流レベルを有する第1の駆動電流が、前記第1のトランジスタによって前記電気光学素子に供給され、
    第2の駆動モードにおいて、
    データ電圧に応じて、前記第1のトランジスタ及び前記スイッチング素子を流れる第2の電流により前記キャパシタに第2のデータが書き込まれ、
    前記キャパシタに保持された前記第2のデータに応じた電流レベルを有する第2の駆動
    電流が、前記電気光学素子に供給され、
    前記第2の電流は、前記第1の電流とは逆方向に流れること、を特徴とする電気光学装置。
  2. 請求項に記載の電気光学装置において、
    前記第1の駆動モードと前記第2の駆動モードとの切り替えは、前記複数の画素回路の
    各々の画素毎に行われること、
    を特徴とする電気光学装置。
  3. 請求項に記載の電気光学装置において、
    前記第1の駆動モードと前記第2の駆動モードとの切り替えは、前記複数の画素回路の
    行単位または列単位で行われること、
    を特徴とする電気光学装置。
  4. 請求項に記載の電気光学装置において、
    前記第1の駆動モードと前記第2の駆動モードとの切り替えは、前記複数の画素回路の
    画素ブロック毎に行われること、
    を特徴とする電気光学装置。
  5. 請求項1乃至のいずれかに記載の電気光学装置において、
    前記複数の画素回路の各々は、前記複数のデータ線のうちの一つのデータ線と前記第1
    のゲートとの間に接続された第2のトランジスタをさらに含み、
    前記データ電圧は、前記第2のトランジスタを介して前記第1のゲートに供給されるこ
    と、
    を特徴とする電気光学装置。
  6. 請求項1乃至のいずれかに記載の電気光学装置において、
    前記スイッチング素子は、前記第1の電極と前記第1のゲートとの電気的接続を制御す
    ること、
    を特徴とする電気光学装置。
  7. 請求項1乃至のいずれかに記載の電気光学装置において、
    前記第1の電流は、前記第1のトランジスタ及び前記スイッチング素子を介して電源電
    圧から前記第1の電極に流れ、
    前記第2の電流は、前記第1のトランジスタ及び前記スイッチング素子を介して前記第
    1の電極から基準電圧に流れること、
    を特徴とする電気光学装置。
  8. 請求項に記載の電気光学装置において、
    前記第1の駆動電流及び前記第2の駆動電流は、前記第1のトランジスタを介して電源
    電圧と基準電圧との間を流れること、
    を特徴とする電気光学装置。
  9. 請求項1乃至のいずれかに記載の電気光学装置を備えた電子機器。
JP2006064948A 2006-03-09 2006-03-09 電気光学装置及び電子機器 Expired - Fee Related JP4821381B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006064948A JP4821381B2 (ja) 2006-03-09 2006-03-09 電気光学装置及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006064948A JP4821381B2 (ja) 2006-03-09 2006-03-09 電気光学装置及び電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003392185A Division JP3966270B2 (ja) 2003-11-21 2003-11-21 画素回路の駆動方法、電気光学装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2006171794A JP2006171794A (ja) 2006-06-29
JP4821381B2 true JP4821381B2 (ja) 2011-11-24

Family

ID=36672515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006064948A Expired - Fee Related JP4821381B2 (ja) 2006-03-09 2006-03-09 電気光学装置及び電子機器

Country Status (1)

Country Link
JP (1) JP4821381B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5473199B2 (ja) * 2006-09-05 2014-04-16 キヤノン株式会社 発光表示デバイス

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001147659A (ja) * 1999-11-18 2001-05-29 Sony Corp 表示装置
EP1428200A2 (en) * 2001-09-20 2004-06-16 Pioneer Corporation Drive circuit for light emitting elements
JP4498669B2 (ja) * 2001-10-30 2010-07-07 株式会社半導体エネルギー研究所 半導体装置、表示装置、及びそれらを具備する電子機器
JP2003186437A (ja) * 2001-12-18 2003-07-04 Sanyo Electric Co Ltd 表示装置
JP3800404B2 (ja) * 2001-12-19 2006-07-26 株式会社日立製作所 画像表示装置
JP2003295825A (ja) * 2002-02-04 2003-10-15 Sanyo Electric Co Ltd 表示装置
JP3613253B2 (ja) * 2002-03-14 2005-01-26 日本電気株式会社 電流制御素子の駆動回路及び画像表示装置
JP3966270B2 (ja) * 2003-11-21 2007-08-29 セイコーエプソン株式会社 画素回路の駆動方法、電気光学装置及び電子機器

Also Published As

Publication number Publication date
JP2006171794A (ja) 2006-06-29

Similar Documents

Publication Publication Date Title
KR100605347B1 (ko) 전기 광학 장치, 전기 광학 장치의 구동 방법 및 전자 기기
JP4608999B2 (ja) 電子回路の駆動方法、電子回路、電子装置、電気光学装置、電子機器および電子装置の駆動方法
KR100651003B1 (ko) 전자 회로의 구동 방법, 전자 회로, 전자 장치, 전기 광학장치, 전자 기기 및 전자 장치의 구동 방법
JP4082396B2 (ja) 電気光学装置、電子機器、データ線駆動回路、及び電源線駆動回路
KR100594834B1 (ko) 전기 광학 장치, 전기 광학 장치의 구동 방법 및 전자 기기
JP3707484B2 (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
WO2018145499A1 (zh) 像素电路、显示面板、显示装置及驱动方法
JP4915195B2 (ja) 表示装置
US20150029079A1 (en) Drive circuit, display device, and drive method
JP4628447B2 (ja) 半導体装置
JP4049085B2 (ja) 画素回路の駆動方法、画素回路および電子機器
JP2014109703A (ja) 表示装置および駆動方法
JP4075922B2 (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JP2005031643A (ja) 発光装置及び表示装置
JP5162807B2 (ja) 電気光学装置及び電子機器
JP4636195B2 (ja) 電気光学装置及び電子機器
JP3966270B2 (ja) 画素回路の駆動方法、電気光学装置及び電子機器
JP4412398B2 (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JP2004325885A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JP2009048212A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JP4821381B2 (ja) 電気光学装置及び電子機器
JP4655497B2 (ja) 画素回路の駆動方法、画素回路、電気光学装置および電子機器
JP4915194B2 (ja) 表示装置
JP2006003716A (ja) 電子回路、その制御方法、電気光学装置および電子機器
JP3922246B2 (ja) 電流生成回路、電流生成回路の制御方法、電気光学装置および電子機器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110822

R150 Certificate of patent or registration of utility model

Ref document number: 4821381

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees