JP4915194B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP4915194B2 JP4915194B2 JP2006261719A JP2006261719A JP4915194B2 JP 4915194 B2 JP4915194 B2 JP 4915194B2 JP 2006261719 A JP2006261719 A JP 2006261719A JP 2006261719 A JP2006261719 A JP 2006261719A JP 4915194 B2 JP4915194 B2 JP 4915194B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- pixel
- potential
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012937 correction Methods 0.000 claims description 79
- 239000003990 capacitor Substances 0.000 claims description 24
- 239000011159 matrix material Substances 0.000 claims description 12
- 101100153525 Homo sapiens TNFRSF25 gene Proteins 0.000 description 22
- 102100022203 Tumor necrosis factor receptor superfamily member 25 Human genes 0.000 description 22
- 238000010586 diagram Methods 0.000 description 13
- 238000003860 storage Methods 0.000 description 11
- 101100156795 Drosophila melanogaster Wsck gene Proteins 0.000 description 8
- 230000008859 change Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000005401 electroluminescence Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 210000004027 cell Anatomy 0.000 description 3
- 101150013423 dsl-1 gene Proteins 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 239000006185 dispersion Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
図2は、画素(画素回路)20の具体的な構成例を示す回路図である。図2に示すように、画素20は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子31を発光素子として有し、当該有機EL素子31に加えて、駆動トランジスタ22、書き込みトランジスタ23および保持容量24を有する構成となっている。
ここで、電源走査回路50は、書き込みトランジスタ23が導通した後で、水平駆動回路60が信号線33(33−1〜33−n)に基準電位Voを供給している間に、電源線電位DSLを第1電位Vcc_Hと第2電位Vcc_Lとの間で切り替える。この電源線電位DSLの切り替えにより、駆動トランジスタ22の閾値電圧Vthに相当する電圧が保持容量24に保持される。
図2に示した画素20は、上述した閾値補正機能に加えて、移動度補正機能を備えている。すなわち、水平駆動回路60が映像信号の信号電位Vsigを信号線33(33−1〜33−n)に供給している期間で、かつ、書き込み走査回路40から出力される走査信号WSL(WSL1〜WSLm)に応答して書き込みトランジスタ23が導通する期間、即ち移動度補正期間において、保持容量24に信号電位Vsigを保持する際に、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消す移動度補正が行われる。この移動度補正の具体的な原理および動作については後述する。
図2に示した画素20はさらにブートストラップ機能も備えている。すなわち、水平駆動回路60は、保持容量24に信号電位Vsigが保持された段階で走査線31(31−1〜31−m)に対する走査信号WSL(WSL1〜WSLm)の供給を解除し、書き込みトランジスタ23を非導通状態にして駆動トランジスタ22のゲートを信号線33(33−1〜33−n)から電気的に切り離する。これにより、駆動トランジスタ22のソース電位Vsの変動にゲート電位Vgが連動するために、駆動トランジスタ22のゲート−ソース間電圧Vgsを一定に維持することができる。
次に、本実施形態に係る有機EL表示装置10の回路動作について、図3のタイミングチャートを基に、図4および図5の動作説明図を用いて説明する。なお、図4および図5の動作説明図では、図面の簡略化のために、書き込みトランジスタ23をスイッチのシンボルで図示している。また、有機EL素子21は寄生容量を持っていることから、当該寄生容量Celについても図示している。
図3のタイミングチャートにおいて、時刻t1以前は有機EL素子21が発光状態にある(発光期間)。この発光期間では、電源供給線32の電位が高電位Vcc_H(第1電位)にあり、図4(A)に示すように、電源供給線32から駆動トランジスタ22を通して有機EL素子21に駆動電流(ドレイン・ソース間電流)Idsが供給されるため、有機EL素子21が駆動電流Idsに応じた輝度で発光する。
そして、時刻t1になると線順次走査の新しいフィールドに入り、図4(B)に示すように、電源線電位DSLが高電位Vcc_H(第1電位)から信号線33の基準電位Voよりも十分に低い電位Vcc_L(第2電位)に遷移すると、駆動トランジスタ22のソース電位Vsも低電位Vcc_Lに向けて下降を開始する。
次に、時刻t3で、図4(D)に示すように、電源線電位DSLが低電位Vcc_Lから高電位Vcc_Hに切り替わると、駆動トランジスタ22のソース電位Vsが上昇を開始する。やがて、駆動トランジスタ22のゲート−ソース間電圧Vgsが当該駆動トランジスタ22の閾値電圧Vthになり、当該閾値電圧Vthに相当する電圧が保持容量24に書き込まれる。
次に、時刻t5で、図5(B)に示すように、信号線33の電位が基準電位Voから映像信号の信号電位Vsigに切り替わる。続いて、時刻t6で、走査線電位WSLが高電位側に遷移することで、図5(C)に示すように、書き込みトランジスタ23が導通状態になって映像信号の信号電位Vsigをサンプリングする。
次に、時刻t7で走査線電位WSLが低電位側に遷移することで、図5(D)に示すように、書き込みトランジスタ23が非導通状態となる。これにより、駆動トランジスタ22のゲートは信号線33から切り離される。これと同時に、ドレイン−ソース間電流Idsが有機EL素子21に流れ始めることにより、有機EL素子21のアノード電位はドレイン−ソース間電流Idsに応じて上昇する。
ここで、駆動トランジスタ22の閾値補正の原理について説明する。駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機EL素子21には駆動トランジスタ22から、次式(2)で与えられる一定のドレイン・ソース間電流(駆動電流)Idsが供給される。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(2)
ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。
Ids=(1/2)・μ(W/L)Cox(Vin−ΔV)2 ……(3)
で表される。
次に、駆動トランジスタ22の移動度補正の原理について説明する。図7に、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。
ここで、閾値補正期間を決める走査線電位(書き込みトランジスタ23のゲート電位)WSLと電源線電位(駆動トランジスタ22のドレイン電位)DSLについて考える。図3のタイミングチャートから明らかなように、閾値補正期間は、電源線電位DSLが低電位Vcc_Lから高電位Vcc_Hへ遷移するタイミングt3から走査線電位WSLが高電位から低電位へ遷移するタイミングt4までの期間となる。
図8は、一般的な書き込み走査回路40Aの回路例を示すブロック図である。また、図9は、書き込み走査回路40Aの回路動作の説明に供するタイミングチャートである。
図10は、本発明に係る書き込み走査回路40Bの回路例を示すブロック図である。また、図11は、書き込み走査回路40Bの回路動作の説明に供するタイミングチャートである。
以上では、走査パルスWSL1,WSL2,…を発生する書き込み走査回路40について説明したが、続いて、電源線電位DSL1,DSL2,…を発生する電源走査回路50について説明する。
Claims (1)
- 電気光学素子と、入力信号電圧をサンプリングして書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた信号電圧を保持する保持容量と、前記保持容量に保持された信号電圧に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、
前記画素アレイ部の各画素を行単位で選択するための走査信号を出力する走査回路と、
前記走査回路から出力される前記走査信号によって選択された行の各画素に対して入力信号を書き込む駆動を行う駆動回路とを具備し、
前記駆動トランジスタのドレイン−ソース間電流の閾値電圧に対する依存性を打ち消す閾値補正の動作が可能な表示装置であって、
前記走査回路は、
単位回路が縦続接続されてなり、パルス幅が可変なスタートパルスを、1H(Hは水平走査時間)を単位とするクロックパルスに同期して順次シフトし、前記単位回路の各々からシフトパルスを順に出力するシフトレジスタと、
前記単位回路の各々の入力信号と出力信号と前記閾値補正の補正期間を決定する第1イネーブル信号とを3入力する第1NANDゲート群と、
前記単位回路の各々の入力信号の反転信号と出力信号と前記入力信号電圧を書き込む期間を決定する第2イネーブル信号とを3入力する第2NANDゲート群と、
前記第1,第2NANDゲート群の各出力信号を2入力とし、前記走査信号を出力する第3NANDゲート群とを有し、
前記第1イネーブル信号と前記第2イネーブル信号とが異なる1Hで発生する
ことを特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006261719A JP4915194B2 (ja) | 2006-09-27 | 2006-09-27 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006261719A JP4915194B2 (ja) | 2006-09-27 | 2006-09-27 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008083271A JP2008083271A (ja) | 2008-04-10 |
JP4915194B2 true JP4915194B2 (ja) | 2012-04-11 |
Family
ID=39354230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006261719A Expired - Fee Related JP4915194B2 (ja) | 2006-09-27 | 2006-09-27 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4915194B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5338613B2 (ja) * | 2009-10-22 | 2013-11-13 | セイコーエプソン株式会社 | 電気泳動表示装置 |
CN115346489A (zh) * | 2021-09-09 | 2022-11-15 | 武汉天马微电子有限公司 | 显示装置及其控制方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4945063B2 (ja) * | 2004-03-15 | 2012-06-06 | 東芝モバイルディスプレイ株式会社 | アクティブマトリクス型表示装置 |
JP4923527B2 (ja) * | 2005-11-14 | 2012-04-25 | ソニー株式会社 | 表示装置及びその駆動方法 |
JP4203772B2 (ja) * | 2006-08-01 | 2009-01-07 | ソニー株式会社 | 表示装置およびその駆動方法 |
-
2006
- 2006-09-27 JP JP2006261719A patent/JP4915194B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008083271A (ja) | 2008-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4915195B2 (ja) | 表示装置 | |
WO2020062802A1 (zh) | 显示面板及像素电路的驱动方法 | |
US8674914B2 (en) | Display device and method of driving the same | |
US10607538B2 (en) | Pixel circuit, pixel, AMOLED display device comprising same and driving method thereof | |
JP5055879B2 (ja) | 表示装置および表示装置の駆動方法 | |
WO2016169388A1 (zh) | 像素电路及其驱动方法和显示装置 | |
US10504440B2 (en) | Pixel circuit, driving method thereof, display panel and display apparatus | |
WO2016169369A1 (zh) | 一种显示装置及其像素电路 | |
WO2015180353A1 (zh) | 像素电路及其驱动方法、oled显示面板和装置 | |
US9633598B2 (en) | Pixel circuit and driving method thereof | |
CN109166522B (zh) | 像素电路、其驱动方法及显示装置 | |
JP2008051990A (ja) | 表示装置 | |
JP2007108380A (ja) | 表示装置および表示装置の駆動方法 | |
JP2009069552A (ja) | 表示装置及び表示装置の駆動方法 | |
JP2018105917A (ja) | 表示パネルおよび表示装置 | |
US7995013B2 (en) | Display apparatus having a threshold voltage and mobility correcting period and method for driving the same | |
JP2014048485A (ja) | 表示装置及び電子機器 | |
JP2008310127A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010266493A (ja) | 画素回路の駆動方法、表示装置 | |
KR20150089476A (ko) | 유기 발광 디스플레이 화소 회로 | |
US10482814B2 (en) | Display device and method for driving same | |
JP2007108379A (ja) | 画素回路、表示装置および表示装置の駆動方法 | |
JP4915194B2 (ja) | 表示装置 | |
JP2008083107A (ja) | 表示装置 | |
KR20090087796A (ko) | 능동 유기 발광 다이오드 디스플레이 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090917 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091013 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091013 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111227 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120109 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |