JP2014048485A - 表示装置及び電子機器 - Google Patents
表示装置及び電子機器 Download PDFInfo
- Publication number
- JP2014048485A JP2014048485A JP2012191639A JP2012191639A JP2014048485A JP 2014048485 A JP2014048485 A JP 2014048485A JP 2012191639 A JP2012191639 A JP 2012191639A JP 2012191639 A JP2012191639 A JP 2012191639A JP 2014048485 A JP2014048485 A JP 2014048485A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- display device
- video signal
- driving transistor
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
- G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】サンプリングトランジスタを制御する制御パルスの波形の鈍りの画質への影響を小さくすることが可能な表示装置及び当該表示装置を有する電子機器を提供する。
【解決手段】本開示の表示装置は、電気光学素子、電気光学素子を駆動する駆動トランジスタ、及び、駆動トランジスタのゲート電極と一方のソース/ドレイン電極との間に接続された第1容量素子を有する画素回路が配置されて成る。そして、画素回路は、映像信号を書き込むとともに、映像信号の書込み時間を調整可能な時間調整回路を有する。
【選択図】 図2
【解決手段】本開示の表示装置は、電気光学素子、電気光学素子を駆動する駆動トランジスタ、及び、駆動トランジスタのゲート電極と一方のソース/ドレイン電極との間に接続された第1容量素子を有する画素回路が配置されて成る。そして、画素回路は、映像信号を書き込むとともに、映像信号の書込み時間を調整可能な時間調整回路を有する。
【選択図】 図2
Description
本開示は、表示装置及び電子機器に関し、特に、平面型(フラットパネル型)の表示装置及び当該表示装置を有する電子機器に関する。
平面型(フラットパネル型)の表示装置の一つとして、デバイスに流れる電流値に応じて発光輝度が変化する、所謂、電流駆動型の電気光学素子を画素の発光部(発光素子)として用いる表示装置がある。電流駆動型の電気光学素子としては、例えば、有機材料のエレクトロルミネッセンス(Electro Luminescence:EL)を利用し、有機薄膜に電界をかけると発光する現象を用いた有機EL素子が知られている。
この有機EL表示装置に代表される平面型の表示装置は、電気光学素子の他に、サンプリングトランジスタ、容量素子、及び、駆動トランジスタを少なくとも有する画素(画素回路)が行列状に2次元配置された構成となっている(例えば、特許文献1参照)。
サンプリングトランジスタは、画素行毎に配線される制御線(走査線)を通して与えられる制御パルス(走査信号)によって駆動されることで、信号線を通して供給される映像信号の信号電圧をサンプリングし、画素内に書き込む。容量素子は、サンプリングトランジスタが書き込んだ信号電圧を保持する。駆動トランジスタは、容量素子が保持した信号電圧に応じて電気光学素子を駆動する。
上述した表示装置において、一般的に、高精細化、高輝度化が進むと、画素の開口面積の低下や、全体的な容量の低下に伴って、書込みトランジスタによる信号電圧の書込み時間が短くなる傾向にある。一方、サンプリングトランジスタを制御(駆動)する制御パルス(走査パルス/走査信号)は、当該制御パルスを伝送する制御線(走査線)の配線抵抗や配線容量などに起因する伝搬遅延の影響などによって波形に鈍りが生じる。
そして、制御パルスの波形が鈍ると、サンプリングトランジスタによる信号電圧の書込み時間に影響が及ぶ。すなわち、制御パルスの波形が鈍ることで、制御パルスの波形が急峻な場合に比べて信号電圧の書込み時間が短くなり、その時間差が無視できなくなってしまう。具体的には、書込み時間に対する制御パルスの波形の鈍りの影響が大きくなると、シェーディングといった画質不良の原因となる。
そこで、本開示は、サンプリングトランジスタを制御する制御パルスの波形の鈍りの画質への影響を小さくすることが可能な表示装置及び当該表示装置を有する電子機器を提供することを目的とする。
上記の目的を達成するための本開示の表示装置は、
電気光学素子、電気光学素子を駆動する駆動トランジスタ、及び、駆動トランジスタのゲート電極と一方のソース/ドレイン電極との間に接続された容量素子を有する画素回路が配置されて成り、
画素回路は、映像信号を書き込むとともに、映像信号の書込み時間を調整可能な時間調整回路を有する表示装置である。本開示の表示装置は、表示部を備える各種の電子機器において、その表示部として用いることができる。
電気光学素子、電気光学素子を駆動する駆動トランジスタ、及び、駆動トランジスタのゲート電極と一方のソース/ドレイン電極との間に接続された容量素子を有する画素回路が配置されて成り、
画素回路は、映像信号を書き込むとともに、映像信号の書込み時間を調整可能な時間調整回路を有する表示装置である。本開示の表示装置は、表示部を備える各種の電子機器において、その表示部として用いることができる。
上記の構成の表示装置あるいは当該表示装置を有する電子機器において、画素回路に時間調整回路を設けることで、当該時間調整回路の作用によって映像信号を書き込む際の書込み時間を調整することが可能となる。これにより、映像信号をサンプリングするサンプリングトランジスタの制御パルスの波形が鈍ることによって映像信号の書込み時間が短くなったとしても、当該書込み時間を制御パルスの波形が急峻なときの本来の時間長に戻すべく調整することができる。
本開示によれば、映像信号をサンプリングするサンプリングトランジスタの制御パルスの波形の鈍りに起因して映像信号の書込み時間が短くなったとしても当該書込み時間を調整できるため、制御パルスの波形の鈍りの画質への影響を小さくすることができる。
以下、本開示の技術を実施するための形態(以下、「実施形態」と記述する)について図面を用いて詳細に説明する。本開示の技術は実施形態に限定されるものではない。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
1.本開示の表示装置及び電子機器、全般に関する説明
2.実施形態に係るアクティブマトリクス型表示装置
2−1.システム構成
2−2.画素回路
2−3.基本的な回路動作
2−4.実施形態の作用、効果
3.変形例
4.電子機器
5.本開示の構成
1.本開示の表示装置及び電子機器、全般に関する説明
2.実施形態に係るアクティブマトリクス型表示装置
2−1.システム構成
2−2.画素回路
2−3.基本的な回路動作
2−4.実施形態の作用、効果
3.変形例
4.電子機器
5.本開示の構成
<1.本開示の表示装置及び電子機器、全般に関する説明>
本開示の表示装置は、電気光学素子、電気光学素子を駆動する駆動トランジスタ、及び、駆動トランジスタのゲート電極と一方のソース/ドレイン電極との間に接続された第1容量素子を有する画素回路が配置されて成る平面型(フラットパネル型)の表示装置である。
本開示の表示装置は、電気光学素子、電気光学素子を駆動する駆動トランジスタ、及び、駆動トランジスタのゲート電極と一方のソース/ドレイン電極との間に接続された第1容量素子を有する画素回路が配置されて成る平面型(フラットパネル型)の表示装置である。
平面型の表示装置としては、有機EL表示装置、液晶表示装置、プラズマ表示装置などを例示することができる。これらの表示装置のうち、有機EL表示装置は、有機材料のエレクトロルミネッセンスを利用し、有機薄膜に電界をかけると発光する現象を用いた有機EL素子を画素の発光素子(電気光学素子)として用いている。
画素の発光部として有機EL素子を用いた有機EL表示装置は次のような特長を持っている。すなわち、有機EL素子が10V以下の印加電圧で駆動できるために、有機EL表示装置は低消費電力である。有機EL素子が自発光素子であるために、有機EL表示装置は、同じ平面型の表示装置である液晶表示装置に比べて、画像の視認性が高く、しかも、バックライト等の照明部材を必要としないために軽量化及び薄型化が容易である。更に、有機EL素子の応答速度が数μsec程度と非常に高速であるために、有機EL表示装置は動画表示時の残像が発生しない。
有機EL素子は、電流駆動型の電気光学素子である。電流駆動型の電気光学素子としては、有機EL素子の他に、無機EL素子、LED素子、半導体レーザー素子などを例示することができる。
有機EL表示装置等の平面型の表示装置は、表示部を備える各種の電子機器において、その表示部(表示装置)として用いることができる。各種の電子機器としては、デジタルカメラ、ビデオカメラ、ゲーム機、ノート型パーソナルコンピュータ、電子書籍等の携帯情報機器、PDA(Personal Digital Assistant)や携帯電話機等の携帯通信機器などを例示することができる。
上記構成の画素回路を有する表示装置において、当該画素回路は、映像信号を書き込むとともに、映像信号の書込み時間を調整可能な時間調整回路を有する。画素回路が時間調整回路を有することで、当該時間調整回路の作用によって映像信号を書き込む際の書込み時間を調整することが可能となる。これにより、映像信号をサンプリングするサンプリングトランジスタの制御パルスの波形が鈍ることによって映像信号の書込み時間が短くなったとしても、当該書込み時間を制御パルスの波形が急峻なときの本来の時間長に戻すべく調整することができる。
上述した好ましい構成を含む本開示の表示装置及び電子機器にあっては、時間調整回路について、第1容量素子との容量分配によって映像信号の書込み時間を調整する構成とすることができる。具体的には、時間調整回路について、信号線に一方のソース/ドレイン電極が接続された第1サンプリングトランジスタ、第1サンプリングトランジスタの他方のソース/ドレイン電極と駆動トランジスタのゲート電極との間に接続された第2容量素子、及び、信号線と駆動トランジスタのゲート電極との間に接続された第2サンプリングトランジスタから成る構成とすることができる。
上記の構成の時間調整回路において、第1サンプリングトランジスタを導通状態とし、第2サンプリングトランジスタを非導通状態とすることによって、駆動トランジスタに電流を流しながら映像信号の書込みを行う構成とすることができる。この映像信号の書込みの際に、信号線と駆動トランジスタのゲート電極との間に第2容量素子を介在させ、第1容量素子と第2容量素子との容量分配によって映像信号の書込み時間を調整する構成とすることができる。
また、上述した好ましい構成を含む本開示の表示装置及び電子機器にあっては、画素回路について、信号線に映像信号が供給された後、第1サンプリングトランジスタが導通状態になるタイミングで映像信号の書込みを開始する構成とすることができる。
また、上述した好ましい構成を含む本開示の表示装置及び電子機器にあっては、画素回路について、駆動トランジスタに電流を流しながら、映像信号の書込みと駆動トランジスタの移動度補正とを行う構成とすることができる。その際、駆動トランジスタの移動度補正について、駆動トランジスタに流れる電流に応じた補正量で駆動トランジスタのゲート−ソース間の電位差に負帰還をかけることによって行う構成とすることができる。
<2.実施形態に係るアクティブマトリクス型表示装置>
[2−1.システム構成]
図1は、本開示の実施形態に係るアクティブマトリクス型表示装置の基本的な構成の概略を示すシステム構成図である。
[2−1.システム構成]
図1は、本開示の実施形態に係るアクティブマトリクス型表示装置の基本的な構成の概略を示すシステム構成図である。
アクティブマトリクス型表示装置は、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御する表示装置である。絶縁ゲート型電界効果トランジスタとしては、典型的には、TFT(Thin Film Transistor;薄膜トランジスタ)を用いることができる。
ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子を、画素(画素回路)の発光素子として用いるアクティブマトリクス型有機EL表示装置を例に挙げて説明するものとする。
図1に示すように、本実施形態に係る有機EL表示装置10は、発光素子を含む複数の画素(画素回路)20が行列状に2次元配置されて成る画素アレイ部30と、当該画素アレイ部30の周辺に配置される駆動回路部(駆動部)とを有する構成となっている。駆動回路部は、第1書込み走査部40、第2書込み走査部50、電源供給走査部60、及び、信号出力部70等から成り、表示パネル80となる基板上に搭載されている。
ここで、有機EL表示装置10がカラー表示対応の場合は、カラー画像を形成する単位となる1つの画素(単位画素/ピクセル)は、複数の副画素(サブピクセル)から構成され、この副画素の各々が図1の画素20に相当することになる。より具体的には、カラー表示対応の表示装置では、1つの画素は、例えば、赤色(Red;R)光を発光する副画素、緑色(Green;G)光を発光する副画素、青色(Blue;B)光を発光する副画素の3つの副画素から構成される。
但し、1つの画素としては、RGBの3原色の副画素の組み合わせに限られるものではなく、3原色の副画素に更に1色あるいは複数色の副画素を加えて1つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色(White;W)光を発光する副画素を加えて1つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも1つの副画素を加えて1つの画素を構成したりすることも可能である。
画素アレイ部30には、m行n列の画素20の配列に対して、行方向(画素行の画素の配列方向)に沿って第1走査線311〜31m、第2走査線321〜32m、及び、電源供給線331〜33mが画素行毎に配線されている。更に、m行n列の画素20の配列に対して、列方向(画素列の画素の配列方向)に沿って信号線341〜34nが画素列毎に配線されている。
第1走査線311〜31mは、第1書込み走査部40の対応する行の出力端にそれぞれ接続されている。第2走査線321〜32mは、第2書込み走査部50の対応する行の出力端にそれぞれ接続されている。電源供給線331〜33mは、電源供給走査部60の対応する行の出力端にそれぞれ接続されている。信号線341〜34nは、信号出力部70の対応する列の出力端にそれぞれ接続されている。
第1、第2書込み走査部40,50は、クロックパルスckに同期してスタートパルスspを順にシフト(転送)するシフトレジスタ回路等によって構成されている。これら書込み走査部40,50は、画素アレイ部30の各画素20への映像信号の信号電圧の書込みに際して、第1、第2走査線31(311〜31m),32(321〜32m)に対して第1、第2書込み走査信号WSA(WSA1〜WSAm),WSB(WSB1〜WSBm)を順次供給する。これにより、画素アレイ部30の各画素20を行単位で順番に走査(線順次走査)する。
電源供給走査部60は、クロックパルスckに同期してスタートパルスspを順にシフトするシフトレジスタ回路等によって構成されている。この電源供給走査部60は、書込み走査回路40,50による線順次走査に同期して、第1電源電位Vccと当該第1電源電位Vccよりも低い第2電源電位Vssとで切り替わることが可能な電源電位DS(DS1〜DSm)を電源供給線33(331〜33m)に供給する。後述するように、電源電位DSのVcc/Vssの切替えにより、画素20の発光/非発光(消光)の制御が行なわれる。
信号出力部70は、信号供給源(図示せず)から供給される輝度情報に応じた映像信号の信号電圧(以下、単に「信号電圧」と記述する場合もある)Vsigと基準電位Vofsとを選択的に出力する。ここで、基準電位Vofsは、映像信号の信号電圧Vsigの基準となる電位(例えば、映像信号の黒レベルに相当する電位)であり、後述する閾値補正処理の際に用いられる。
信号出力部70から出力される信号電圧Vsig/基準電位Vofsは、信号線34(341〜34n)を介して画素アレイ部30の各画素20に対して、第1、第2書込み走査回路40,50による走査によって選択された画素行の単位で書き込まれる。すなわち、信号出力部70は、映像信号の信号電圧Vsigを行(ライン)単位で書き込む線順次書込みの駆動形態を採っている。
[2−2.画素回路]
図2は、画素(画素回路)20の具体的な回路構成の一例を示す回路図である。画素20の発光部は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機EL素子21から成る。
図2は、画素(画素回路)20の具体的な回路構成の一例を示す回路図である。画素20の発光部は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機EL素子21から成る。
図2に示すように、画素20は、有機EL素子21と、有機EL素子21に電流を流すことによって当該有機EL素子21を駆動する駆動回路とによって構成されている。有機EL素子21は、全ての画素20に対して共通に配線された共通電源供給線35にカソード電極が接続されている。
有機EL素子21を駆動する駆動回路は、駆動トランジスタ22、第1容量素子23、第1サンプリングトランジスタ24、第2容量素子25、及び、第2サンプリングトランジスタ26から成る構成となっている。駆動トランジスタ22及び第1、第2サンプリングトランジスタ24,26としてNチャネル型のTFTを用いることができる。但し、ここで例示した、駆動トランジスタ22及び駆動トランジスタ22及びサンプリングトランジスタ24,26の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
駆動トランジスタ22は、一方の電極(ソース/ドレイン電極)が有機EL素子21のアノード電極に接続され、他方の電極(ソース/ドレイン電極)が電源供給線33(331〜33m)に接続されている。第1容量素子23は、一方の電極が駆動トランジスタ22のゲート電極に接続され、他方の電極が駆動トランジスタ22の他方の電極、及び、有機EL素子21のアノード電極に接続されている。
第1サンプリングトランジスタ24は、一方の電極が信号線34(341〜34n)に接続されている。また、第1サンプリングトランジスタ24のゲート電極は、第1走査線31(311〜31m)に接続されている。第2容量素子25は、一方の電極が第1サンプリングトランジスタ24の他方の電極に接続され、他方の電極が駆動トランジスタ22のゲート電極に接続されている。
第2サンプリングトランジスタ26は、一方の電極が信号線34(341〜34n)に接続され、他方の電極が駆動トランジスタ22のゲート電極に接続されている。また、第2サンプリングトランジスタ26のゲート電極は、第2走査線32(321〜32m)に接続されている。
ここで、駆動トランジスタ22及び第1、第2サンプリングトランジスタ24,26において、一方の電極とは一方のソース/ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは他方のソース/ドレイン領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
尚、有機EL素子21の駆動回路としては、2つの容量素子(23,25)を有する回路構成のものに限られるものではない。例えば、一方の電極が有機EL素子21のアノード電極に、他方の電極が固定電位にそれぞれ接続されることで、有機EL素子21の容量不足分を補う容量素子を必要に応じて設ける回路構成を採ることも可能である。
上記の構成の画素(画素回路)20において、第1サンプリングトランジスタ24、第2容量素子25、及び、第2サンプリングトランジスタ26は、映像信号の信号電圧Vsigを画素内に書き込むとともに、当該信号電圧Vsigの書込み時間を調整可能な時間調整回路27を構成している。この時間調整回路27は、第1容量素子23との容量分配によって信号電圧Vsigの書込み時間を調整することができる。
具体的には、時間調整回路27は、第1サンプリングトランジスタ24を導通状態とし、第2サンプリングトランジスタ26を非導通状態とすることによって、駆動トランジスタ22に電流を流しながら映像信号の信号電圧Vsigの書込みを行う。この信号電圧Vsigの書込みの際に、時間調整回路27は、信号線34と駆動トランジスタ22のゲート電極との間に第2容量素子25を介在させ、第1容量素子23と第2容量素子25との容量分配によって信号電圧Vsigの書込み時間を調整する。
第1、第2サンプリングトランジスタ24,26は、信号線34を通して信号出力部70から適宜供給される基準電位Vofsについてもサンプリングし、画素内に書き込む。画素内に書き込まれた映像信号の信号電圧Vsig/基準電位Vofsは、駆動トランジスタ22のゲート電極に印加されるとともに第1容量素子23に保持される。
駆動トランジスタ22は、電源供給線33(331〜33m)の電源電位DSが第1電源電位Vccにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ22は、電源供給線33から電流の供給を受けて有機EL素子21を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ22は、飽和領域で動作することにより、第1容量素子23に保持された信号電圧Vsigの電圧値に応じた電流値の駆動電流を有機EL素子21に供給し、当該有機EL素子21を電流駆動することによって発光させる。
駆動トランジスタ22は更に、電源電位DSが第1電源電位Vccから第2電源電位Vssに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ22は、有機EL素子21への駆動電流の供給を停止し、有機EL素子21を非発光状態にする。すなわち、駆動トランジスタ22は、有機EL素子21の発光/非発光を制御するトランジスタとしての機能をも併せ持っている。
この駆動トランジスタ22のスイッチング動作により、有機EL素子21が非発光状態となる期間(非発光期間)を設け、有機EL素子21の発光期間と非発光期間の割合(デューティ)を制御することができる。このデューティ制御により、1表示フレーム期間に亘って画素20が発光することに伴う残像ボケを低減できるために、特に、動画の画品位をより優れたものとすることができる。
電源供給走査部60から電源供給線33を通して選択的に供給される第1,第2電源電位Vcc,Vssのうち、第1電源電位Vccは有機EL素子21を発光駆動する駆動電流を駆動トランジスタ22に供給するための電源電位である。また、第2電源電位Vccは、有機EL素子21に対して逆バイアスを掛けるための電源電位である。この第2電源電位Vccは、基準電位Vofsよりも低い電位、例えば、駆動トランジスタ22の閾値電圧をVthとするときVofs−Vthよりも低い電位、好ましくは、Vofs−Vthよりも十分に低い電位に設定される。
[2−3.基本的な回路動作]
続いて、上記の構成の本実施形態に係る有機EL表示装置10の基本的な回路動作について、図3のタイミング波形図を用いて、図4乃至図9の動作説明図を参照しつつ説明する。尚、図4乃至図9の動作説明図では、図面の簡略化のために、第1、第2サンプリングトランジスタ24,26をスイッチのシンボルで図示している。
続いて、上記の構成の本実施形態に係る有機EL表示装置10の基本的な回路動作について、図3のタイミング波形図を用いて、図4乃至図9の動作説明図を参照しつつ説明する。尚、図4乃至図9の動作説明図では、図面の簡略化のために、第1、第2サンプリングトランジスタ24,26をスイッチのシンボルで図示している。
図3のタイミング波形図には、第1走査線31の電位WSA、第2走査線32の電位WSB、電源供給線33の電位(電源電位)DS、信号線34の電位(Vsig/Vofs)、駆動トランジスタ22のゲート電位Vg及びソース電位Vsのそれぞれの変化を示している。また、第1サンプリングトランジスタ24と第2容量素子25との接続ノードをノードAとするとき、当該ノードAの電位VAの変化についても示している。
(前表示フレームの発光期間)
図3のタイミング波形図において、時刻t1以前は、前の表示フレームにおける有機EL素子21の発光期間となる。この前表示フレームの発光期間では、電源供給線33の電位DSが第1電源電位(以下、「高電位」と記述する)Vccにあり、また、図4に示すように、第1、第2サンプリングトランジスタ24,26が非導通(オフ)状態にある。
図3のタイミング波形図において、時刻t1以前は、前の表示フレームにおける有機EL素子21の発光期間となる。この前表示フレームの発光期間では、電源供給線33の電位DSが第1電源電位(以下、「高電位」と記述する)Vccにあり、また、図4に示すように、第1、第2サンプリングトランジスタ24,26が非導通(オフ)状態にある。
このとき、駆動トランジスタ22は飽和領域で動作するように設定されている。これにより、駆動トランジスタ22のゲート−ソース間電圧Vgsに応じた駆動電流(ドレイン−ソース間電流)Idsが、電源供給線33から駆動トランジスタ22を通して有機EL素子21に供給される。従って、有機EL素子21が駆動電流Idsの電流値に応じた輝度で発光する。
有機EL素子21に流れる電流Idsは、駆動トランジスタ22のゲート−ソース間電圧Vgsに応じて次式(1)で示される電流値となる。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ・・・(1)
ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量、Vthは駆動トランジスタ22の閾値電圧である。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ・・・(1)
ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量、Vthは駆動トランジスタ22の閾値電圧である。
時刻t1になると、線順次走査の新しい表示フレーム(現表示フレーム)に入る。そして、電源供給線33の電位(電源電位)DSが高電位Vccから、信号線34の基準電位Vofsに対してVofs−Vthよりも十分に低い第2電源電位(以下、「低電位」と記述する)Vssに切り替わる。
このとき、駆動トランジスタ22は線形領域で動作する。ここで、有機EL素子21の閾値電圧をVthel、共通電源供給線35の電位(カソード電位)をVcathとする。このとき、低電位VssをVss<Vthel+Vcathとすると、駆動トランジスタ22のソース電位Vsが低電位Vssにほぼ等しくなるために、有機EL素子21は逆バイアスによって消光状態となる。このとき、電流は、図5に破線の矢印で示すように、第1容量素子23→駆動トランジスタ22のソース電極→ドレイン電極→電源供給線33の経路で流れる。
次に、時刻t2で第1、第2走査線31,32の電位WSA,WSBが低電位側から高電位側に遷移することで、図6に示すように、第1、第2サンプリングトランジスタ24,26が導通(オン)状態となる。このとき、信号出力回路70から信号線34に対して基準電位Vofsが供給された状態にあるために、駆動トランジスタ22のゲート電位Vg及びノードAの電位VAが基準電位Vofsとなる。
そして、駆動トランジスタ22のゲート−ソース間電圧Vgsは、Vofs−Vssという値となる。このゲート−ソース間電圧Vgs、即ち、Vofs−Vssが駆動トランジスタ22の閾値電圧Vthよりも大きくないと、後述する閾値補正動作を行うことができないために、Vofs−Vss>Vthとなる電位関係に設定する必要がある。
このように、駆動トランジスタ22のゲート電位Vgを基準電位Vofsに固定し、かつ、ソース電位Vsを低電位Vssに固定して(確定させて)初期化する処理が、後述する閾値補正処理(閾値補正動作)を行う前の準備(閾値補正準備)の処理である。従って、基準電位Vofs及び低電位Vssが、駆動トランジスタ22のゲート電位Vg及びソース電位Vsの各初期化電位となる。
(閾値補正期間)
次に、第1、第2サンプリングトランジスタ24,26が導通した状態において、時刻t3で、電源供給線33の電位DSが低電位Vssから高電位Vccに切り替わる。これにより、図7に一点鎖線の矢印で示すように、電源供給線33→駆動トランジスタ22のドレイン電極→ソース電極→第1容量素子23の経路で流れる。
次に、第1、第2サンプリングトランジスタ24,26が導通した状態において、時刻t3で、電源供給線33の電位DSが低電位Vssから高電位Vccに切り替わる。これにより、図7に一点鎖線の矢印で示すように、電源供給線33→駆動トランジスタ22のドレイン電極→ソース電極→第1容量素子23の経路で流れる。
ここで、有機EL素子21の等価回路は、図7に示すように、ダイオードDと容量Celで表される。従って、有機EL素子21の両端電圧Velが、Vel≦Vthel+Vcath(有機EL素子21のリーク電流が駆動トランジスタ22に流れる電流よりもかなり小さい)である限り、駆動トランジスタ22に流れる電流は第1容量素子23と有機EL素子21の等価容量Celを充電されるために使われる。
このとき、有機EL素子21の両端電圧Velは閾値補正時間に対して図10に示すように上昇してゆく。そして、一定時間が経過した後、駆動トランジスタ22のゲート−ソース間電圧Vgsは駆動トランジスタ22の閾値電圧Vthに収束する、即ち、Vthという値となる。このとき、Vel=Vofs−Vth≦Vthel+Vcathである必要がある。時刻t4で第2走査線32の電位WSBが高電位側から低電位側に遷移することで、第2サンプリングトランジスタ26が非導通状態となり、閾値補正動作が終了する。
(信号書込み&移動度補正期間)
次に、第1サンプリングトランジスタ24が導通状態のまま、時刻t5で信号出力部70からの信号線34に対する信号の出力が、基準電位Vofsから映像信号の信号電圧Vsigに切り替わる。これにより、第1サンプリングトランジスタ24を通してノードAに映像信号の信号電圧Vsigが書き込まれる。映像信号の信号電圧Vsigは階調に応じた電圧となっている。
次に、第1サンプリングトランジスタ24が導通状態のまま、時刻t5で信号出力部70からの信号線34に対する信号の出力が、基準電位Vofsから映像信号の信号電圧Vsigに切り替わる。これにより、第1サンプリングトランジスタ24を通してノードAに映像信号の信号電圧Vsigが書き込まれる。映像信号の信号電圧Vsigは階調に応じた電圧となっている。
このとき、図8に示すように、ノードAの電位VAの変化が第2容量素子25を通じて駆動トランジスタ22のゲート電極に入力される。ここで、駆動トランジスタ22のゲート電位Vgは、ノードAの電位VAの変化によって基準電位VofsからΔVだけ増加する。そして、駆動トランジスタ22には電源供給線33から電流が流れるため、駆動トランジスタ22のソース電位Vsは時間の経過と共に上昇してゆく。
また、駆動トランジスタ22のゲート電極が信号線34に対して電気的に接続されていないために、ソース電位Vsの上昇に伴ってゲート電位Vgも上昇する。このとき、駆動トランジスタ22のソース電位Vsが有機EL素子21の閾値電圧Vthelとカソード電圧Vcathの和を超えなければ(有機EL素子21のリーク電流が駆動トランジスタ22に流れる電流よりもかなり小さければ)、駆動トランジスタ22に流れる電流は、有機EL素子21の等価容量Celと第1、第2容量素子23,25を充電するのに使用される。
このとき、駆動トランジスタ22の閾値補正動作は完了しているため、駆動トランジスタ22に流れる電流は駆動トランジスタ22の移動度μを反映したものとなる。具体的には、図11に示すように、移動度μが大きいものは、このときの電流量が大きく、ソース電位Vsの上昇も早い。逆に移動度μが小さいと電流量が小さく、ソース電位Vsの上昇は遅くなる。
これにより、駆動トランジスタ22のゲート−ソース間電圧Vgsは移動度μを反映し、一定時間が経過した後に完全に移動度μを補正する値となる。すなわち、画素20内への映像信号の信号電圧Vsigの書込みと、駆動トランジスタ22の移動度μの補正とが並行して行われる。尚、駆動トランジスタ22の移動度μは、当該駆動トランジスタ22のチャネルを構成する半導体薄膜の移動度である。
ここで、映像信号の信号電圧Vsigに対する第1容量素子23の保持電圧Vgsの比率、即ち、書込みゲインGが1(理想値)であると仮定する。すると、駆動トランジスタ22のソース電位VsがVofs−Vth+ΔVsの電位まで上昇することで、駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVsとなる。
すなわち、駆動トランジスタ22のソース電位Vsの上昇分ΔVsは、第1容量素子23に保持された電圧(Vsig−Vofs+Vth)から差し引かれるように、即ち、第1容量素子23の充電電荷を放電するように作用する。換言すれば、ソース電位Vsの上昇分ΔVsは、第1容量素子23に対して負帰還がかけられたことになる。従って、ソース電位Vsの上昇分ΔVsは負帰還の帰還量となる。
このように、駆動トランジスタ22に流れるドレイン−ソース間電流Idsに応じた帰還量ΔVsでゲート‐ソース間電圧Vgsに負帰還をかけることで、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ22の移動度μの画素毎のばらつきを補正する移動度補正処理である。
より具体的には、駆動トランジスタ22のゲート電極に書き込まれる映像信号の信号振幅Vin(=Vsig−Vofs)が高い程ドレイン−ソース間電流Idsが大きくなるため、負帰還の帰還量ΔVsの絶対値も大きくなる。従って、発光輝度レベルに応じた移動度補正処理が行われる。
また、映像信号の信号振幅Vinを一定とした場合、駆動トランジスタ22の移動度μが大きいほど負帰還の帰還量ΔVsの絶対値も大きくなるため、画素毎の移動度μのばらつきを取り除くことができる。従って、負帰還の帰還量ΔVsは、移動度補正処理の補正量とも言える。
(現表示フレームの発光期間)
次に、時刻t6で第1走査線31の電位WSAが高電位側から低電位側に遷移することにより、図9に示すように、第1サンプリングトランジスタ24が非導通状態となる。これにより、信号書込み及び移動度補正の各処理が終了し、現表示フレームの発光期間に入る。
次に、時刻t6で第1走査線31の電位WSAが高電位側から低電位側に遷移することにより、図9に示すように、第1サンプリングトランジスタ24が非導通状態となる。これにより、信号書込み及び移動度補正の各処理が終了し、現表示フレームの発光期間に入る。
第2サンプリングトランジスタ26が非導通状態にあることによって、駆動トランジスタ22のゲート電極は、信号線34から電気的に切り離されるためにフローティング状態になる。駆動トランジスタ22のゲート電極がフローティング状態にあるときは、駆動トランジスタ22のゲート−ソース間に第1容量素子23が接続されていることにより、駆動トランジスタ22のソース電位Vsの変動に連動してゲート電位Vgも変動する。
すなわち、駆動トランジスタ22のソース電位Vs及びゲート電位gは、第1容量素子23に保持されているゲート−ソース間電圧Vgsを保持したまま上昇する。そして、駆動トランジスタ22のソース電位Vsは、トランジスタの飽和電流Idsに応じた有機EL素子21の発光電圧Voledまで上昇する。
このように、駆動トランジスタ22のゲート電位Vgがソース電位Vsの変動に連動して変動する動作がブートストラップ動作である。換言すれば、ブートストラップ動作は、第1容量素子23に保持されたゲート−ソース間電圧Vgs、即ち、第1容量素子23の両端間電圧を保持したまま、駆動トランジスタ22のゲート電位Vg及びソース電位Vsが変動する動作である。
駆動トランジスタ22のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ22のドレイン−ソース間電流Idsが有機EL素子21に流れ始めることにより、当該電流Idsに応じて有機EL素子21のアノード電位が上昇する。そして、有機EL素子21のアノード電位がVthel+Vcathを越えると、有機EL素子21に駆動電流が流れ始めるため有機EL素子21が発光を開始する。
有機EL素子21の発光電流は、このときのゲート−ソース間電圧Vgsによって駆動トランジスタ22の飽和電流Idsにより規定される。このため、駆動トランジスタ22は、各信号電圧Vsigにおける定電流源となる。
また、有機EL素子21のアノード電位の上昇は、即ち、駆動トランジスタ22のソース電位Vsの上昇に他ならない。そして、駆動トランジスタ22のソース電位Vsが上昇すると、第1容量素子23のブートストラップ動作により、駆動トランジスタ22のゲート電位Vgも連動して上昇する。
このとき、ブートストラップゲインが1(理想値)であると仮定した場合、駆動トランジスタ22のゲート電位Vgの上昇量はソース電位Vsの上昇量に等しくなる。故に、発光期間中、駆動トランジスタ22のゲート‐ソース間電圧Vgsは、Vsig−Vofs+Vth−ΔVsで一定に保持される。
以上説明した一連の回路動作において、閾値補正準備、閾値補正、映像信号の信号電圧Vsigの書込み(信号書込み)、及び、移動度補正の各処理動作は、1水平期間(1H)において実行される。また、信号書込み及び移動度補正の各処理動作は、時刻t5−t6の期間において並行して実行される。
〔分割閾値補正〕
尚、ここでは、閾値補正処理を1回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正及び信号書込み処理と共に行う1H期間に加えて、当該1H期間に先行する複数の水平期間に亘って分割して閾値補正処理を複数回実行する、所謂、分割閾値補正を行う駆動法を採ることも可能である。
尚、ここでは、閾値補正処理を1回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正及び信号書込み処理と共に行う1H期間に加えて、当該1H期間に先行する複数の水平期間に亘って分割して閾値補正処理を複数回実行する、所謂、分割閾値補正を行う駆動法を採ることも可能である。
この分割閾値補正の駆動法によれば、高精細化に伴う多画素化によって1水平期間として割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平期間に亘って十分な時間を確保することができる。従って、1水平期間として割り当てられる時間が短くなっても、閾値補正期間として十分な時間を確保できるため、閾値補正処理を確実に実行できることになる。
[2−4.実施形態の作用、効果]
ところで、電流駆動型の電気光学素子である有機EL素子21を含む画素20が行列状に配置されてなる有機EL表示装置10においては、有機EL素子21の発光時間が長くなると、当該有機EL素子21のI−V特性が経時劣化してしまう。すると、駆動トランジスタ22と有機EL素子21の動作点が変動してしまうため、駆動トランジスタ22のゲート電極に同じ電圧を印加したとしても駆動トランジスタ22のソース電位sが変化する。これにより、駆動トランジスタ22のソース−ゲート間電圧Vgsが変化するために、有機EL素子21の発光輝度が変化することになる。
ところで、電流駆動型の電気光学素子である有機EL素子21を含む画素20が行列状に配置されてなる有機EL表示装置10においては、有機EL素子21の発光時間が長くなると、当該有機EL素子21のI−V特性が経時劣化してしまう。すると、駆動トランジスタ22と有機EL素子21の動作点が変動してしまうため、駆動トランジスタ22のゲート電極に同じ電圧を印加したとしても駆動トランジスタ22のソース電位sが変化する。これにより、駆動トランジスタ22のソース−ゲート間電圧Vgsが変化するために、有機EL素子21の発光輝度が変化することになる。
これに対して、上記の構成の本実施形態に係るアクティブマトリクス型有機EL表示装置10では、第1保持素子23によるブートストラップ動作によって駆動トランジスタ22のゲート−ソース間電圧Vgsが一定値に保たれるために、有機EL素子21に流れる電流は変化しない。従って、有機EL素子21のI−V特性が劣化したとしても、一定のドレイン−ソース間電流Idsが有機EL素子21に流れ続けるために、有機EL素子21の発光輝度が変化することはない(有機EL素子21の特性変動に対する補償機能)。
また、本実施形態に係る有機EL表示装置10は、画素20内に設けられた時間調整回路27の作用によって映像信号の信号電圧Vsigを書き込む際の書込み時間を調整することが可能である。これにより、第1書込み走査信号WSAの波形が鈍ることによって信号電圧Vsigの書込み時間が短くなったとしても、その書込み時間を当該波形が急峻なときの本来の時間長に戻すべく調整できるため、第1書込み走査信号WSAの波形の鈍りの画質への影響を小さくすることができる。
ところで、先述したように、駆動トランジスタ22の移動度μの画素毎のばらつきを補正する移動度補正処理は、映像信号の信号電圧Vsigの書込み期間において信号電圧Vsigの書込み処理と並行して行われる。すなわち、映像信号の信号電圧Vsigの書込み時間は、駆動トランジスタ22の移動度μの画素毎のばらつきを補正する移動度補正時間ということでもある。
従って、第1走査線31(311〜31m)の配線抵抗や配線容量などに起因する伝搬遅延の影響などによって第1書込み走査信号WSAの波形が鈍ると、移動度補正時間が最適な補正時間よりも短くなる。その結果、シェーディングといった画質不良を招くことになる。
ここで、移動度補正の最適な補正時間tは、
t=C/(kμVsig) ・・・(2)
なる式で与えられる。この式(2)において、定数kはk=(1/2)(W/L)Coxである。また、Cは移動度補正を行うときに放電されるノードの容量であり、図2の回路例では有機EL素子21の等価容量Cel、第1容量素子23の容量、及び、第2容量素子25の容量の合成容量となる。
t=C/(kμVsig) ・・・(2)
なる式で与えられる。この式(2)において、定数kはk=(1/2)(W/L)Coxである。また、Cは移動度補正を行うときに放電されるノードの容量であり、図2の回路例では有機EL素子21の等価容量Cel、第1容量素子23の容量、及び、第2容量素子25の容量の合成容量となる。
この第1書込み走査信号WSAの波形が鈍ることによって移動度補正時間が最適な補正時間tから短くなることに対しても、本実施形態に係る有機EL表示装置10では、次のようにして移動度補正時間を延ばすことができる。すなわち、本実施形態に係る有機EL表示装置10にあっては、時間調整回路27の作用により、特許文献1に記載の従来技術のように、駆動トランジスタのゲート電極を信号線の電位に固定した状態で移動度補正を行わない。
従って、駆動トランジスタ22のゲート電位Vgもソース電位Vsによって変化するために、同一時間で考えると、駆動トランジスタ22ゲート−ソース間電圧Vgsの減少量は、特許文献1に記載の従来技術と比較して小さくなる。そのため、移動度補正時間を延ばすことが可能となる。その結果、シェーディングのような画質不良の対策を行うことができる。
因みに、本実施形態の構成を採らないで、移動度補正時間が短くなることによる問題点を解決するには、画素アレイ部30の周辺回路のバッファサイズ、具体的には、第1書込み走査部40のバッファサイズを大きくする必要がある。しかし、周辺回路のバッファサイズを大きくすると、表示パネル80の狭額縁化、ひいては、有機EL表示装置10の小型化の妨げとなる。
これに対して、本実施形態に係る有機EL表示装置10によれば、第1サンプリングトランジスタ24を駆動する第1書込み走査信号WSAの波形の鈍りの影響を小さくすることが可能であるため、表示パネル80の狭額縁化、ひいては、有機EL表示装置10の小型化に寄与できる。
また、前にも述べたように、一般的に、高精細化、高輝度化が進むと、画素の開口面積の低下や、全体的な容量の低下に伴って、映像信号の信号電圧Vsigの書込み時間が短くなる傾向にある。これに対しても、信号電圧Vsigの書込み時間を調整できることで、表示装置の高精細化、高輝度化に寄与できることになる。
<3.変形例>
以上、好ましい実施形態について説明したが、本開示の技術は上記の実施形態に限定されるものではなく、特許請求の範囲に記載された本開示の要旨の範囲内において、種々の変形、変更が可能である。
以上、好ましい実施形態について説明したが、本開示の技術は上記の実施形態に限定されるものではなく、特許請求の範囲に記載された本開示の要旨の範囲内において、種々の変形、変更が可能である。
例えば、上記の実施形態では、画素20の電気光学素子として、有機EL素子を用いた有機EL表示装置に適用した場合を例に挙げて説明したが、本開示の技術はこの適用例に限られるものではない。具体的には、本開示の技術は、無機EL素子、LED素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子(発光素子)を用いた表示装置全般に対して適用可能である。
また、上記の実施形態では、図3のタイミング波形図から明らかなように、第1サンプリングトランジスタ24が導通状態にあるときに、信号線34に映像信号の信号電圧Vsigが供給されるタイミングt5で、信号書込み&移動度補正の処理期間に入る構成を採っている。
これに対して、図12のタイミング波形図に示すように、閾値補正動作の終了時に第1、第2サンプリングトランジスタ24,26を共に非導通状態にし、信号線34に映像信号の信号電圧Vsigが供給された後に、第1サンプリングトランジスタ24を導通状態にする構成を採ることも可能である。この場合、第1サンプリングトランジスタ24が導通状態になるタイミングt5´で、信号書込み&移動度補正の処理期間に入ることになる。
かかる構成を採ることで、第1サンプリングトランジスタ24の導通・非導通のタイミングだけで信号書込み&移動度補正の時間が決まるため、信号電圧Vsigの供給タイミングと期間の開始が決まる上記の実施形態に比べて、時間のバラツキを小さく抑えることができる利点がある。
<4.電子機器>
以上説明した本開示の表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示部(表示装置)として用いることが可能である。
以上説明した本開示の表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示部(表示装置)として用いることが可能である。
先述した実施形態の説明から明らかなように、本開示の表示装置は、映像信号をサンプリングして画素内に書き込むサンプリングトランジスタの制御パルスの波形の鈍りの画質への影響を小さくすることができる、という特徴を持っている。従って、あらゆる分野の電子機器において、その表示部として本開示の表示装置を用いることで、高画質の画像表示を実現できることになる。
本開示の表示装置を表示部に用いる電子機器としては、例えば、デジタルカメラ、ビデオカメラ、ゲーム機器、ノート型パーソナルコンピュータなどを例示することができる。特に、本開示の表示装置は、電子書籍機器や電子腕時計等の携帯情報機器や、携帯電話機やPDA(Personal Digital Assistant)等の携帯通信機器などの電子機器において、その表示部として用いて好適なものである。
<5.本開示の構成>
尚、本開示は以下のような構成を採ることができる。
[1]電気光学素子、電気光学素子を駆動する駆動トランジスタ、及び、駆動トランジスタのゲート電極と一方のソース/ドレイン電極との間に接続された第1容量素子を有する画素回路が配置されて成り、
画素回路は、映像信号を書き込むとともに、映像信号の書込み時間を調整可能な時間調整回路を有する表示装置。
[2]時間調整回路は、第1容量素子との容量分配によって映像信号の書込み時間を調整する上記[1]に記載の表示装置。
[3]時間調整回路は、
信号線に一方のソース/ドレイン電極が接続された第1サンプリングトランジスタ、
第1サンプリングトランジスタの他方のソース/ドレイン電極と駆動トランジスタのゲート電極との間に接続された第2容量素子、及び、
信号線と駆動トランジスタのゲート電極との間に接続された第2サンプリングトランジスタから成る上記[2]に記載の表示装置。
[4]時間調整回路は、第1サンプリングトランジスタを導通状態とし、第2サンプリングトランジスタを非導通状態とすることによって、駆動トランジスタに電流を流しながら映像信号の書込みを行う上記[3]に記載の表示装置。
[5]時間調整回路は、映像信号を書き込む際に、信号線と駆動トランジスタのゲート電極との間に第2容量素子を介在させ、第1容量素子と第2容量素子との容量分配によって映像信号の書込み時間を調整する上記[4]に記載の表示装置。
[6]画素回路は、信号線に映像信号が供給された後、第1サンプリングトランジスタが導通状態になるタイミングで映像信号の書込みを開始する上記[3]に記載の表示装置。
[7]画素回路は、駆動トランジスタに電流を流しながら、映像信号の書込みと駆動トランジスタの移動度補正とを行う上記[1]から上記[6]のいずれかに記載の表示装置。
[8]画素回路は、駆動トランジスタに流れる電流に応じた補正量で駆動トランジスタのゲート−ソース間の電位差に負帰還をかけることによって駆動トランジスタの移動度補正を行う上記[7]に記載の表示装置。
[9]電気光学素子と、
電気光学素子を駆動する駆動トランジスタと、
駆動トランジスタのゲート電極と一方のソース/ドレイン電極との間に接続された第1容量素子と、
信号線に一方のソース/ドレイン電極が接続された第1サンプリングトランジスタと、
第1サンプリングトランジスタの他方のソース/ドレイン電極と駆動トランジスタのゲート電極との間に接続された第2容量素子と、
信号線と駆動トランジスタのゲート電極との間に接続された第2サンプリングトランジスタとを有する画素回路が配置されて成る表示装置。
[10]電気光学素子、電気光学素子を駆動する駆動トランジスタ、及び、駆動トランジスタのゲート電極と一方のソース/ドレイン電極との間に接続された第1容量素子を有する画素回路が配置されて成る表示装置を有し、
画素回路は、映像信号を書き込むとともに、映像信号の書込み時間を調整可能な時間調整回路を有する電子機器。
尚、本開示は以下のような構成を採ることができる。
[1]電気光学素子、電気光学素子を駆動する駆動トランジスタ、及び、駆動トランジスタのゲート電極と一方のソース/ドレイン電極との間に接続された第1容量素子を有する画素回路が配置されて成り、
画素回路は、映像信号を書き込むとともに、映像信号の書込み時間を調整可能な時間調整回路を有する表示装置。
[2]時間調整回路は、第1容量素子との容量分配によって映像信号の書込み時間を調整する上記[1]に記載の表示装置。
[3]時間調整回路は、
信号線に一方のソース/ドレイン電極が接続された第1サンプリングトランジスタ、
第1サンプリングトランジスタの他方のソース/ドレイン電極と駆動トランジスタのゲート電極との間に接続された第2容量素子、及び、
信号線と駆動トランジスタのゲート電極との間に接続された第2サンプリングトランジスタから成る上記[2]に記載の表示装置。
[4]時間調整回路は、第1サンプリングトランジスタを導通状態とし、第2サンプリングトランジスタを非導通状態とすることによって、駆動トランジスタに電流を流しながら映像信号の書込みを行う上記[3]に記載の表示装置。
[5]時間調整回路は、映像信号を書き込む際に、信号線と駆動トランジスタのゲート電極との間に第2容量素子を介在させ、第1容量素子と第2容量素子との容量分配によって映像信号の書込み時間を調整する上記[4]に記載の表示装置。
[6]画素回路は、信号線に映像信号が供給された後、第1サンプリングトランジスタが導通状態になるタイミングで映像信号の書込みを開始する上記[3]に記載の表示装置。
[7]画素回路は、駆動トランジスタに電流を流しながら、映像信号の書込みと駆動トランジスタの移動度補正とを行う上記[1]から上記[6]のいずれかに記載の表示装置。
[8]画素回路は、駆動トランジスタに流れる電流に応じた補正量で駆動トランジスタのゲート−ソース間の電位差に負帰還をかけることによって駆動トランジスタの移動度補正を行う上記[7]に記載の表示装置。
[9]電気光学素子と、
電気光学素子を駆動する駆動トランジスタと、
駆動トランジスタのゲート電極と一方のソース/ドレイン電極との間に接続された第1容量素子と、
信号線に一方のソース/ドレイン電極が接続された第1サンプリングトランジスタと、
第1サンプリングトランジスタの他方のソース/ドレイン電極と駆動トランジスタのゲート電極との間に接続された第2容量素子と、
信号線と駆動トランジスタのゲート電極との間に接続された第2サンプリングトランジスタとを有する画素回路が配置されて成る表示装置。
[10]電気光学素子、電気光学素子を駆動する駆動トランジスタ、及び、駆動トランジスタのゲート電極と一方のソース/ドレイン電極との間に接続された第1容量素子を有する画素回路が配置されて成る表示装置を有し、
画素回路は、映像信号を書き込むとともに、映像信号の書込み時間を調整可能な時間調整回路を有する電子機器。
10・・・有機EL表示装置、20・・・画素(画素回路)、21・・・有機EL素子、22・・・駆動トランジスタ、23・・・第1容量素子、24・・・第1サンプリングトランジスタ、25・・・第2容量素子、26・・・第2サンプリングトランジスタ、27・・・時間調整回路、30・・・画素アレイ部、31(311〜31m)・・・第1走査線、32(321〜32m)・・・第2走査線、33(331〜33m)・・・電源供給線、34(341〜34n)・・・信号線、35・・・共通電源供給線、40・・・第1書込み走査部、50・・・第2書込み走査部、60・・・電源供給走査部、70・・・信号出力部、80・・・表示パネル
Claims (10)
- 電気光学素子、電気光学素子を駆動する駆動トランジスタ、及び、駆動トランジスタのゲート電極と一方のソース/ドレイン電極との間に接続された第1容量素子を有する画素回路が配置されて成り、
画素回路は、映像信号を書き込むとともに、映像信号の書込み時間を調整可能な時間調整回路を有する表示装置。 - 時間調整回路は、第1容量素子との容量分配によって映像信号の書込み時間を調整する請求項1に記載の表示装置。
- 時間調整回路は、
信号線に一方のソース/ドレイン電極が接続された第1サンプリングトランジスタ、
第1サンプリングトランジスタの他方のソース/ドレイン電極と駆動トランジスタのゲート電極との間に接続された第2容量素子、及び、
信号線と駆動トランジスタのゲート電極との間に接続された第2サンプリングトランジスタから成る請求項2に記載の表示装置。 - 時間調整回路は、第1サンプリングトランジスタを導通状態とし、第2サンプリングトランジスタを非導通状態とすることによって、駆動トランジスタに電流を流しながら映像信号の書込みを行う請求項3に記載の表示装置。
- 時間調整回路は、映像信号を書き込む際に、信号線と駆動トランジスタのゲート電極との間に第2容量素子を介在させ、第1容量素子と第2容量素子との容量分配によって映像信号の書込み時間を調整する請求項4に記載の表示装置。
- 画素回路は、信号線に映像信号が供給された後、第1サンプリングトランジスタが導通状態になるタイミングで映像信号の書込みを開始する請求項3に記載の表示装置。
- 画素回路は、駆動トランジスタに電流を流しながら、映像信号の書込みと駆動トランジスタの移動度補正とを行う請求項1に記載の表示装置。
- 画素回路は、駆動トランジスタに流れる電流に応じた補正量で駆動トランジスタのゲート−ソース間の電位差に負帰還をかけることによって駆動トランジスタの移動度補正を行う請求項7に記載の表示装置。
- 電気光学素子と、
電気光学素子を駆動する駆動トランジスタと、
駆動トランジスタのゲート電極と一方のソース/ドレイン電極との間に接続された第1容量素子と、
信号線に一方のソース/ドレイン電極が接続された第1サンプリングトランジスタと、
第1サンプリングトランジスタの他方のソース/ドレイン電極と駆動トランジスタのゲート電極との間に接続された第2容量素子と、
信号線と駆動トランジスタのゲート電極との間に接続された第2サンプリングトランジスタとを有する画素回路が配置されて成る表示装置。 - 電気光学素子、電気光学素子を駆動する駆動トランジスタ、及び、駆動トランジスタのゲート電極と一方のソース/ドレイン電極との間に接続された第1容量素子を有する画素回路が配置されて成る表示装置を有し、
画素回路は、映像信号を書き込むとともに、映像信号の書込み時間を調整可能な時間調整回路を有する電子機器。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012191639A JP2014048485A (ja) | 2012-08-31 | 2012-08-31 | 表示装置及び電子機器 |
PCT/JP2013/005000 WO2014034072A2 (en) | 2012-08-31 | 2013-08-23 | Display device and electronic apparatus |
CN201380043890.8A CN104584111B (zh) | 2012-08-31 | 2013-08-23 | 显示设备和电子装置 |
KR20157003187A KR20150046022A (ko) | 2012-08-31 | 2013-08-23 | 표시 장치 및 전자 기기 |
US14/421,350 US20150221253A1 (en) | 2012-08-31 | 2013-08-23 | Display device and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012191639A JP2014048485A (ja) | 2012-08-31 | 2012-08-31 | 表示装置及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014048485A true JP2014048485A (ja) | 2014-03-17 |
Family
ID=49165815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012191639A Pending JP2014048485A (ja) | 2012-08-31 | 2012-08-31 | 表示装置及び電子機器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20150221253A1 (ja) |
JP (1) | JP2014048485A (ja) |
KR (1) | KR20150046022A (ja) |
CN (1) | CN104584111B (ja) |
WO (1) | WO2014034072A2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10319303B2 (en) | 2016-03-30 | 2019-06-11 | Joled Inc. | Display device for decreasing capacitance voltage dependence |
US10395595B2 (en) | 2016-06-02 | 2019-08-27 | Joled Inc. | Display device |
WO2022118458A1 (ja) * | 2020-12-04 | 2022-06-09 | シャープ株式会社 | 表示装置および画素回路 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6164059B2 (ja) * | 2013-11-15 | 2017-07-19 | ソニー株式会社 | 表示装置、電子機器、及び表示装置の駆動方法 |
KR101920169B1 (ko) * | 2014-07-23 | 2018-11-19 | 샤프 가부시키가이샤 | 표시 장치 및 그 구동 방법 |
WO2018055902A1 (ja) * | 2016-09-21 | 2018-03-29 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置及び電子機器 |
KR102633768B1 (ko) * | 2017-12-06 | 2024-02-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 표시 장치, 전자 기기, 및 동작 방법 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4240059B2 (ja) | 2006-05-22 | 2009-03-18 | ソニー株式会社 | 表示装置及びその駆動方法 |
JP4600780B2 (ja) * | 2007-01-15 | 2010-12-15 | ソニー株式会社 | 表示装置及びその駆動方法 |
JP2008203478A (ja) * | 2007-02-20 | 2008-09-04 | Sony Corp | 表示装置とその駆動方法 |
JP2010039397A (ja) * | 2008-08-08 | 2010-02-18 | Sony Corp | 表示装置及び電子機器 |
JP2010091720A (ja) * | 2008-10-07 | 2010-04-22 | Sony Corp | 表示装置、表示駆動方法 |
JP2010266492A (ja) * | 2009-05-12 | 2010-11-25 | Sony Corp | 画素回路、表示装置、画素回路の駆動方法 |
JP5310244B2 (ja) * | 2009-05-12 | 2013-10-09 | ソニー株式会社 | 表示装置、表示方法 |
-
2012
- 2012-08-31 JP JP2012191639A patent/JP2014048485A/ja active Pending
-
2013
- 2013-08-23 US US14/421,350 patent/US20150221253A1/en not_active Abandoned
- 2013-08-23 WO PCT/JP2013/005000 patent/WO2014034072A2/en active Application Filing
- 2013-08-23 CN CN201380043890.8A patent/CN104584111B/zh not_active Expired - Fee Related
- 2013-08-23 KR KR20157003187A patent/KR20150046022A/ko not_active Application Discontinuation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10319303B2 (en) | 2016-03-30 | 2019-06-11 | Joled Inc. | Display device for decreasing capacitance voltage dependence |
US10395595B2 (en) | 2016-06-02 | 2019-08-27 | Joled Inc. | Display device |
WO2022118458A1 (ja) * | 2020-12-04 | 2022-06-09 | シャープ株式会社 | 表示装置および画素回路 |
Also Published As
Publication number | Publication date |
---|---|
KR20150046022A (ko) | 2015-04-29 |
CN104584111B (zh) | 2017-02-22 |
US20150221253A1 (en) | 2015-08-06 |
CN104584111A (zh) | 2015-04-29 |
WO2014034072A2 (en) | 2014-03-06 |
WO2014034072A3 (en) | 2014-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6311613B2 (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
JP4915195B2 (ja) | 表示装置 | |
JP5830761B2 (ja) | 表示装置及び電子機器 | |
JP6201465B2 (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
JP2010281914A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009271337A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2014048485A (ja) | 表示装置及び電子機器 | |
JP2015034861A (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
JP2015014764A (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
JPWO2013076771A1 (ja) | 表示装置の駆動方法 | |
JP6031652B2 (ja) | 表示装置及び電子機器 | |
JP2010145446A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP6263752B2 (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
JP2012022168A (ja) | 有機el表示装置、有機el表示装置の製造方法、及び、電子機器 | |
JP5494032B2 (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
JP2012058634A (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
JP2015060020A (ja) | 表示装置及び電子機器 | |
JP2021067900A (ja) | 画素回路、及び、表示装置 | |
JP2012168358A (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
JP2012243971A (ja) | ブートストラップ回路、インバータ回路、走査回路、表示装置、及び、電子機器 | |
JP2012141525A (ja) | 表示装置及び電子機器 | |
JP2011221202A (ja) | 表示装置、電子機器、表示装置の駆動方法 | |
JP2013097100A (ja) | 表示装置の駆動回路、表示装置、及び、電子機器 | |
JP4915194B2 (ja) | 表示装置 | |
JP2015079107A (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 |