KR20150046022A - 표시 장치 및 전자 기기 - Google Patents

표시 장치 및 전자 기기 Download PDF

Info

Publication number
KR20150046022A
KR20150046022A KR20157003187A KR20157003187A KR20150046022A KR 20150046022 A KR20150046022 A KR 20150046022A KR 20157003187 A KR20157003187 A KR 20157003187A KR 20157003187 A KR20157003187 A KR 20157003187A KR 20150046022 A KR20150046022 A KR 20150046022A
Authority
KR
South Korea
Prior art keywords
transistor
during
period
sampling transistor
sampling
Prior art date
Application number
KR20157003187A
Other languages
English (en)
Inventor
테츠로 야마모토
카츠히데 우치노
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20150046022A publication Critical patent/KR20150046022A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

샘플링 트랜지스터를 제어하는 제어 펄스의 파형의 무디어짐의 화질에의 영향을 작게 하는 것이 가능한 표시 장치 및 당해 표시 장치를 갖는 전자 기기를 제공한다. 본 개시된 표시 장치는, 전기광학 소자, 전기광학 소자를 구동하는 구동 트랜지스터, 및, 구동 트랜지스터의 게이트 전극과 소스/드레인 전극의 일방과의 사이에 접속된 제1 용량 소자를 갖는 화소 회로가 배치되어 이루어진다. 그리고, 화소 회로는, 영상 신호를 기록함과 함께, 영상 신호의 기록 시간을 조정 가능한 타이밍 회로를 갖는다.

Description

표시 장치 및 전자 기기{DISPLAY DEVICE AND ELECTRONIC APPARATUS}
본 개시는, 표시 장치 및 전자 기기에 관한 것으로, 특히, 플랫 패널형 표시 장치 및 당해 표시 장치를 갖는 전자 기기에 관한 것이다.
플랫 패널형 표시 장치의 하나로서, 디바이스에 흐르는 전류치에 응하여 발광 휘도가 변화하는, 이른바, 전류 구동형의 전기광학 소자를 화소의 발광부(발광 소자)로서 이용하는 표시 장치가 있다. 전류 구동형의 전기광학 소자로서는, 예를 들면, 유기 재료의 일렉트로루미네선스(Electro Luminescence : EL)을 이용하여, 유기 박막에 전계를 걸면 발광하는 현상을 이용한 유기 EL 소자가 알려져 있다.
상기 유기 EL 표시 장치로 대표되는 평면형 표시 장치는, 전기광학 소자 외에, 샘플링 트랜지스터, 용량 소자, 및, 구동 트랜지스터를 적어도 갖는 화소(화소 회로)가 행렬 형상으로 2차원 배치된 구성으로 되어 있다(예를 들면, 특허 문헌 1 참조).
샘플링 트랜지스터는, 화소행마다 배선된 제어선(주사선)을 통하여 주어지는 제어 펄스(주사 신호)에 의해 구동되는 것으로, 신호선을 통하여 공급되는 영상 신호의 신호전압을 샘플링하여, 화소 내에 기록한다. 용량 소자는, 샘플링 트랜지스터가 기록한 신호전압을 유지한다. 구동 트랜지스터는, 용량 소자가 유지한 신호전압에 응하여 전기광학 소자를 구동한다.
특허 문헌 1 : JP2007-310311A호
상술한 표시 장치에서, 일반적으로, 고정밀화, 고휘도화가 진행되면, 화소의 개구면적의 저하나, 전체적인 용량의 저하에 수반하여, 기록 트랜지스터에 의한 신호전압의 기록 시간이 짧아지는 경향에 있다. 한편, 샘플링 트랜지스터를 제어(구동)하는 제어 펄스(주사 펄스/주사 신호)는, 당해 제어 펄스를 전송하는 제어선(주사선)의 배선 저항이나 배선 용량 등에 기인하는 전반 지연(propagation delay)의 영향 등에 의해 파형에 무디어짐(blunt)이 발생한다.
제어 펄스의 파형이 무디어지면, 샘플링 트랜지스터에 의한 신호전압의 기록 시간에 영향이 미친다. 즉, 제어 펄스의 파형이 무디어짐으로써, 제어 펄스의 파형이 가파른 경우와 비교하고 신호전압의 기록 시간이 짧아지고, 그 시간차가 무시할 수 없게 되어 버린다. 구체적으로는, 기록 시간에 대한 제어 펄스의 파형의 무디어짐의 영향이 커지면, 쉐이딩이라는 화질 불량의 원인이 된다.
그래서, 본 개시는, 샘플링 트랜지스터를 제어하는 제어 펄스의 파형의 무디어짐의 화질에의 영향을 작게 하는 것이 가능한 표시 장치 및 당해 표시 장치를 갖는 전자 기기를 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위한 본 개시된 한 실시예에 따른 표시 장치는, 전기광학 소자(electrooptic element), 전기광학 소자를 구동하는 구동 트랜지스터, 및, 구동 트랜지스터의 게이트 전극과 소스/드레인 전극의 일방과의 사이에 접속된 용량 소자를 갖는 화소 회로가 배치되어 이루어 진다. 상기 표시 장치에 있어서, 화소 회로는, 영상 신호를 기록함과 함께, 영상 신호의 기록 시간을 조정 가능한 타이밍 회로를 갖는다. 본 개시된 표시 장치는, 표시부를 구비하는 각종의 전자 기기에 있어서, 그 표시부로서 이용할 수 있다.
본 개시된 다른 실시예에 따른 화소 회로는, 전기 광학 소자와, 노드에 접속된 제1 용량 소자 및 제2 용량 소자와, 당해 전류 단말에 접속되는 적어도 제2 용량 소자에 접속된 신호선으로부터, 입력 신호를 샘플링하도록 구성된 제1 샘플링 트랜지스터와, 제2 샘플링 트랜지스터와, 제1 용량 소자에 접속된 게이트 단말, 전원선에 접속된 제1 전류 단말, 및 전기광학 소자에 접속된 제2 전류 단말을 가지며, 적어도 상기 제2 용량 소자에 의해 유지된 입력 신호에 의거하여, 전류를 상기 전기광학 소자에 인가하도록 구성된 구동 트랜지스터를 구비하고, 제1 기간 동안에 제2 샘플링 트랜지스터는 구동 트랜지스터의 게이트 단말에 기준 전위를 인가하도록 구성되고, 상기 제1 기간 이후의 보정 기간 동안에 상기 제2 샘플링 트랜지스터는 구동 트랜지스터의 게이트 단말로부터 기준 전위를 차단하도록 구성된다.
상기한 구성의 표시 장치 또는 당해 표시 장치를 갖는 전자 기기에 있어서, 화소 회로에 타이밍 회로를 마련함으로써, 당해 타이밍 회로의 작용에 의해 영상 신호를 기록할 때의 기록 시간을 조정하는 것이 가능해진다. 이에 의해, 영상 신호를 샘플링하는 샘플링 트랜지스터의 제어 펄스의 파형이 무디어짐에 의해 영상 신호의 기록 시간이 짧아졌다고 하여도, 당해 기록 시간을 제어 펄스의 파형이 가파른 때의 본래의 시간 길이로 유지되기 위해 조정할 수 있다.
본 개시에 의하면, 영상 신호를 샘플링하는 샘플링 트랜지스터의 제어 펄스의 파형의 무디어짐에 기인하여 영상 신호의 기록 시간이 짧아졌다고 하여도 당해 기록 시간을 조정할 수 있기 때문에, 제어 펄스의 파형의 무디어짐의 화질에의 영향을 작게 할 수 있다.
도 1은, 본 개시된 실시 형태에 관한 액티브 매트릭스형 표시 장치의 기본적인 구성의 개략을 도시하는 시스템 구성도.
도 2는, 화소(화소 회로)의 구체적인 회로 구성의 한 예를 도시하는 회로도.
도 3은, 실시 형태에 관한 액티브 매트릭스형 유기 EL 표시 장치의 기본적인 회로 동작을 설명하기 위한 타이밍 파형도.
도 4는, 실시 형태에 관한 액티브 매트릭스형 유기 EL 표시 장치의 기본적인 회로 동작의 동작 설명도(동작 설명도 1).
도 5는, 실시 형태에 관한 액티브 매트릭스형 유기 EL 표시 장치의 기본적인 회로 동작의 동작 설명도(동작 설명도 2).
도 6은, 실시 형태에 관한 액티브 매트릭스형 유기 EL 표시 장치의 기본적인 회로 동작의 동작 설명도(동작 설명도 3).
도 7은, 실시 형태에 관한 액티브 매트릭스형 유기 EL 표시 장치의 기본적인 회로 동작의 동작 설명도(동작 설명도 4).
도 8은, 실시 형태에 관한 액티브 매트릭스형 유기 EL 표시 장치의 기본적인 회로 동작의 동작 설명도(동작 설명도 5).
도 9는, 실시 형태에 관한 액티브 매트릭스형 유기 EL 표시 장치의 기본적인 회로 동작의 동작 설명도(동작 설명도 6).
도 10은, 제1 용량 소자와 유기 EL 소자의 등가 용량의 충전시의 구동 트랜지스터의 소스 전위(Vs)의 변화를 도시하는 도면.
도 11은, 구동 트랜지스터의 이동도(m)가 큰 때와 작은 때의 구동 트랜지스터의 소스 전위(Vs)의 변화를 도시하는 도면.
도 12는, 실시 형태의 변형례에 관한 타이밍 관계를 도시하는 타이밍 파형도.
이하, 본 개시된 기술을 실시하기 위한 형태(이하, "실시 형태"라고 기술한다)에 관해 도면을 이용하여 상세히 설명한다. 본 개시된 기술은 실시 형태로 한정되는 것이 아니다. 이하의 설명에서, 동일 요소 또는 동일 기능을 갖는 요소에는 동일 부호를 이용하는 것으로 하고, 중복되는 설명은 생략한다. 또한, 설명은 이하의 순서로 행한다.
1. 본 개시된 표시 장치 및 전자 기기, 전반에 관한 설명
2. 실시 형태에 관한 액티브 매트릭스형 표시 장치
2-1. 시스템 구성
2-2. 화소 회로
2-3. 기본적인 회로 동작
2-4. 실시 형태의 작용, 효과
3. 변형례
4. 전자 기기
5. 본 개시의 구성
<1. 본 개시된 표시 장치 및 전자 기기, 전반에 관한 설명>
본 개시된 표시 장치는, 전기광학 소자, 전기광학 소자를 구동하는 구동 트랜지스터, 및, 구동 트랜지스터의 게이트 전극과 소스/드레인 전극의 일방과의 사이에 접속된 제1 용량 소자를 갖는 화소 회로가 배치되어 이루어지는 플랫 패널형 표시 장치이다.
평면형 표시 장치로서는, 유기 EL 표시 장치, 액정 표시 장치, 플라즈마 표시 장치 등을 예시할 수 있다. 이들의 표시 장치 중, 유기 EL 표시 장치는, 유기 재료의 일렉트로루미네선스를 이용하고, 유기 박막에 전계를 걸으면 발광하는 현상을 이용한 유기 EL 소자를 화소의 발광 소자(전기광학 소자)로서 이용하고 있다.
화소의 발광부로서 유기 EL 소자를 이용한 유기 EL 표시 장치는 다음과 같은 장점을 갖고 있다. 즉, 유기 EL 소자가 10V 이하의 인가 전압으로 구동할 수 있기 때문에, 유기 EL 표시 장치는 저소비 전력이다. 유기 EL 소자가 자발광 소자이기 때문에, 유기 EL 표시 장치는, 같은 평면형 표시 장치인 액정 표시 장치에 비하여, 화상의 시인성이 높고, 게다가, 백라이트 등의 조명 부재를 필요로 하지 않기 때문에 경량화 및 박형화가 용이하다. 또한, 유기 EL 소자의 응답 속도가 수msec 정도로 매우 고속이기 때문에, 유기 EL 표시 장치는 동화 표시시의 잔상이 발생하지 않는다.
유기 EL 소자는, 전류 구동형의 전기광학 소자이다. 전류 구동형의 전기광학 소자로서는, 유기 EL 소자 외에, 무기 EL 소자, LED 소자, 반도체 레이저 소자 등을 예시할 수 있다.
유기 EL 표시 장치 등의 평면형 표시 장치는, 표시부를 구비하는 각종의 전자 기기에서, 그 표시부(표시 장치)로서 이용할 수 있다. 각종의 전자 기기로서는, 디지털 카메라, 비디오 카메라, 게임기, 노트형 퍼스널 컴퓨터, 전자서적 등의 휴대 정보 기기, PDA(Personal Digital Assistant)나 휴대 전화기 등의 휴대 통신 기기 등을 예시할 수 있다.
상기 구성의 화소 회로를 갖는 표시 장치에서, 당해 화소 회로는, 영상 신호를 기록함과 함께, 영상 신호의 기록 시간을 조정 가능한 타이밍 회로를 갖는다. 화소 회로가 타이밍 회로를 가짐으로써, 당해 타이밍 회로의 작용에 의해 영상 신호를 기록할 때의 기록 시간을 조정하는 것이 가능해진다. 이에 의해, 영상 신호를 샘플링하는 샘플링 트랜지스터의 제어 펄스의 파형이 무디어짐에 의해 영상 신호의 기록 시간이 짧아졌다고 하여도, 당해 기록 시간을 제어 펄스의 파형이 가파른 때의 본래의 시간 길이로 되돌리기 위해 조정할 수 있다.
상술한 바람직한 구성을 포함하는 본 개시된 표시 장치 및 전자 기기에서는, 타이밍 회로에 관해, 제1 용량 소자와의 용량 분배에 의해 영상 신호의 기록 시간을 조정하는 구성으로 할 수 있다. 구체적으로는, 타이밍 회로에 관해, 소스/드레인 전극의 일방이 신호선에 접속된 제1 샘플링 트랜지스터, 제1 샘플링 트랜지스터의 소스/드레인 전극의 타방과 구동 트랜지스터의 게이트 전극과의 사이에 접속된 제2 용량 소자, 및, 신호선과 구동 트랜지스터의 게이트 전극과의 사이에 접속된 제2 샘플링 트랜지스터로 이루어지는 구성으로 할 수 있다.
상기한 구성의 타이밍 회로에서, 제1 샘플링 트랜지스터를 도통 상태로 하고, 제2 샘플링 트랜지스터를 비도통 상태로 함에 의해, 구동 트랜지스터에 전류를 흘리면서 영상 신호의 기록을 행하는 구성으로 할 수 있다. 이 영상 신호를 기록할 때에, 신호선과 구동 트랜지스터의 게이트 전극과의 사이에 제2 용량 소자를 개재시켜, 제1 용량 소자와 제2 용량 소자와의 용량 분배에 의해 영상 신호의 기록 시간을 조정하는 구성으로 할 수 있다.
또한, 상술한 바람직한 구성을 포함하는 본 개시된 표시 장치 및 전자 기기에서는, 화소 회로에 관해, 신호선에 영상 신호가 공급된 후, 제1 샘플링 트랜지스터가 도통 상태가 되는 타이밍에서 영상 신호의 기록을 시작하는 구성으로 할 수 있다.
또한, 상술한 바람직한 구성을 포함하는 본 개시된 표시 장치 및 전자 기기에서는, 화소 회로에 관해, 구동 트랜지스터에 전류를 흘리면서, 영상 신호의 기록과 구동 트랜지스터의 이동도 보정을 행하는 구성으로 할 수 있다. 그 때, 구동 트랜지스터의 이동도 보정에 관해, 구동 트랜지스터에 흐르는 전류에 응한 보정량으로 구동 트랜지스터의 게이트-소스 사이의 전위차에 부귀환을 걸음에 의해 행하는 구성으로 할 수 있다.
<2. 실시 형태에 관한 액티브 매트릭스형 표시 장치>
(2-1. 시스템 구성)
도 1은, 본 개시된 실시 형태에 관한 액티브 매트릭스형 표시 장치의 기본적인 구성의 개략을 도시하는 시스템 구성도이다.
액티브 매트릭스형 표시 장치는, 전기광학 소자에 흐르는 전류를, 당해 전기광학 소자와 동일한 화소 내에 마련한 능동 소자, 예를 들면 절연 게이트형 전계효과 트랜지스터에 의해 제어하는 표시 장치이다. 절연 게이트형 전계효과 트랜지스터로서는, 전형적으로는, TFT(Thin Film Transistor ; 박막 트랜지스터)를 이용할 수 있다.
여기서는, 한 예로서, 디바이스에 흐르는 전류치에 응하여 발광 휘도가 변화한 전류 구동형의 전기광학 소자, 예를 들면 유기 EL 소자를, 화소(화소 회로)의 발광 소자로서 이용하는 액티브 매트릭스형 유기 EL 표시 장치를 예로 들어 설명하는 것으로 한다.
도 1에 도시하는 바와 같이, 본 실시 형태에 관한 유기 EL 표시 장치(10)는, 발광 소자를 포함하는 복수의 화소(화소 회로)(20)가 행렬 형상으로 2차원 배치되어 이루어지는 화소 어레이부(30)와, 당해 화소 어레이부(30)의 주변에 배치되는 구동 회로부(구동부)를 갖는 구성으로 되어 있다. 구동 회로부는, 제1 기록 주사부(40), 제2 기록 주사부(50), 전원 공급 주사부(60), 및, 신호 출력부(70) 등으로 이루어지고, 표시 패널(80)이 되는 기판상에 탑재되어 있다.
여기서, 유기 EL 표시 장치(10)가 컬러 표시 대응인 경우는, 컬러 화상을 형성한 단위가 되는 하나의 화소(단위 화소/픽셀)는, 복수의 부화소(서브픽셀)로 구성되고, 이 부화소의 각각이 도 1의 화소(20)에 상당하는 것으로 된다. 보다 구체적으로는, 컬러 표시 대응의 표시 장치에서는, 하나의 화소는, 예를 들면, 적색(Red ; R)광을 발광하는 부화소, 녹색(Green ; G)광을 발광하는 부화소, 청색(Blue ; B)광을 발광하는 부화소의 3개의 부화소로 구성된다.
단, 하나의 화소로서는, RGB의 3원색의 부화소의 조합으로 한정되는 것이 아니라, 3원색의 부화소에 다시 1색 또는 복수색의 부화소를 가하여 하나의 화소를 구성하는 것도 가능하다. 보다 구체적으로는, 예를 들면, 휘도 향상을 위해 백색(White ; W)광을 발광하는 부화소를 가하여 하나의 화소를 구성하거나, 색 재현 범위를 확대하기 위해) 보색광을 발광하는 적어도 하나의 부화소를 가하여 하나의 화소를 구성하거나 하는 것도 가능하다.
화소 어레이부(30)에는, m행n열의 화소(20)의 배열에 대해, 행방향(화소행의 화소의 배열 방향)에 따라 제1 주사선(311 내지 31m), 제2 주사선(321 내지 32m), 및, 전원 공급선(331 내지 33m)이 화소행마다 배선되어 있다. 또한, m행n열의 화소(20)의 배열에 대해, 열방향(화소렬의 화소의 배열 방향)에 따라 신호선(341 내지 34n)이 화소렬마다 배선되어 있다.
제1 주사선(311 내지 31m)은, 제1 기록 주사부(40)의 대응하는 행의 출력단에 각각 접속되어 있다. 제2 주사선(321 내지 32m)은, 제2 기록 주사부(50)의 대응하는 행의 출력단에 각각 접속되어 있다. 전원 공급선(331 내지 33m)은, 전원 공급 주사부(60)의 대응하는 행의 출력단에 각각 접속되어 있다. 신호선(341 내지 34n)은, 신호 출력부(70)의 대응하는 열의 출력단에 각각 접속되어 있다.
제1, 제2 기록 주사부(40, 50)는, 클록 펄스(ck)에 동기하여 스타트 펄스(sp)를 차례로 시프트(전송)하는 시프트 레지스터 회로 등에 의해 구성되어 있다. 이들 기록 주사부(40, 50)는, 화소 어레이부(30)의 각 화소(20)에의 영상 신호의 신호전압의 기록에 즈음하여, 제1, 제2 주사선(31(311 내지 31m, 32)(321 내지 32m))에 대해 제1, 제2 기록 주사 신호(WSA(WSA1 내지 WSAm), WSB(WSB1 내지 WSBm))를 순차적으로 공급한다. 이에 의해, 화소 어레이부(30)의 각 화소(20)를 행 단위로 순번대로 주사(선순차 주사)한다.
전원 공급 주사부(60)는, 클록 펄스(ck)에 동기하여 스타트 펄스(sp)를 차례로 시프트하는 시프트 레지스터 회로 등에 의해 구성되어 있다. 이 전원 공급 주사부(60)는, 기록 주사 회로(40, 50)에 의한 선순차 주사에 동기하여, 제1 전원 전위(Vcc)와 당해 제1 전원 전위(Vcc)보다도 낮은 제2 전원 전위(Vss)로 전환되는 것이 가능한 전원 전위(DS)(DS1 내지 DSm)를 전원 공급선(33)(331 내지 33m)에 공급한다. 후술하는 바와 같이, 전원 전위(DS)의 Vcc/Vss의 젼환에 의해, 화소(20)의 발광/비발광(소광)의 제어가 행하여진다.
신호 출력부(70)는, 신호 공급원(도시 생략)으로부터 공급되는 휘도 정보에 응한 영상 신호의 신호전압(이하, 단지 "신호전압"이라고 기술하는 경우도 있다)(Vsig)과 기준전위(Vofs)를 선택적으로 출력한다. 여기서, 기준전위(Vofs)는, 영상 신호의 신호전압(Vsig)의 기준이 되는 전위(예를 들면, 영상 신호의 흑레벨에 상당하는 전위)이고, 후술하는 임계치 보정 처리할 때에 사용된다.
신호 출력부(70)로부터 출력되는 신호전압(Vsig)/기준전위(Vofs)는, 신호선(34)(341 내지 34n)을 가용하여 화소 어레이부(30)의 각 화소(20)에 대해, 제1, 제2 기록 주사 회로(40, 50)에 의한 주사에 의해 선택된 화소행의 단위로 기록된다. 즉, 신호 출력부(70)는, 영상 신호의 신호전압(Vsig)을 행(라인) 단위로 기록한 선순차 기록의 구동 형태를 취하고 있다.
(2-2. 화소 회로)
도 2는, 화소(화소 회로)(20)의 구체적인 회로 구성의 한 예를 도시하는 회로도이다. 화소(20)의 발광부는, 디바이스에 흐르는 전류치에 응하여 발광 휘도가 변화하는 전류 구동형의 전기광학 소자인 유기 EL 소자(21)로 이루어진다.
도 2에 도시하는 바와 같이, 화소(20)는, 유기 EL 소자(21)와, 유기 EL 소자(21)에 전류를 흘림에 의해 당해 유기 EL 소자(21)를 구동하는 구동 회로에 의해 구성되어 있다. 유기 EL 소자(21)는, 모든 화소(20)에 대해 공통으로 배선된 공통 전원 공급선(35)에 캐소드 전극이 접속되어 있다.
유기 EL 소자(21)를 구동하는 구동 회로는, 구동 트랜지스터(22), 제1 용량 소자(23), 제1 샘플링 트랜지스터(24), 제2 용량 소자(25), 및, 제2 샘플링 트랜지스터(26)로 이루어지는 구성으로 되어 있다. 구동 트랜지스터(22) 및 제1, 제2 샘플링 트랜지스터(24, 26)로서 N채널형의 TFT를 이용할 수 있다. 단, 여기서 예시한, 구동 트랜지스터(22) 및 구동 트랜지스터(22) 및 샘플링 트랜지스터(24, 26)의 도전형의 조합은 한 예에 지나지 않고, 이들의 조합으로 한정되는 것이 아니다.
구동 트랜지스터(22)는, 일방의 전극(소스/드레인 전극)이 유기 EL 소자(21)의 애노드 전극에 접속되고, 타방의 전극(소스/드레인 전극)이 전원 공급선(33)(331 내지 33m)에 접속되어 있다. 제1 용량 소자(23)는, 일방의 전극이 구동 트랜지스터(22)의 게이트 전극에 접속되고, 타방의 전극이 구동 트랜지스터(22)의 타방의 전극, 및, 유기 EL 소자(21)의 애노드 전극에 접속되어 있다.
제1 샘플링 트랜지스터(24)는, 일방의 전극이 신호선(34)(341 내지 34n)에 접속되어 있다. 또한, 제1 샘플링 트랜지스터(24)의 게이트 전극은, 제1 주사선(31)(311 내지 31m)에 접속되어 있다. 제2 용량 소자(25)는, 일방의 전극이 제1 샘플링 트랜지스터(24)의 타방의 전극에 접속되고, 타방의 전극이 구동 트랜지스터(22)의 게이트 전극에 접속되어 있다.
제2 샘플링 트랜지스터(26)는, 일방의 전극이 신호선(34)(341 내지 34n)에 접속되고, 타방의 전극이 구동 트랜지스터(22)의 게이트 전극에 접속되어 있다. 또한, 제2 샘플링 트랜지스터(26)의 게이트 전극은, 제2 주사선(32)(321 내지 32m)에 접속되어 있다.
여기서, 구동 트랜지스터(22) 및 제1, 제2 샘플링 트랜지스터(24, 26)에서, 일방의 전극이란 일방의 소스/드레인 영역에 전기적으로 접속된 금속 배선을 말하고, 타방의 전극이란 타방의 소스/드레인 영역에 전기적으로 접속된 금속 배선을 말한다. 또한, 일방의 전극과 타방의 전극과의 전위 관계에 의해 일방의 전극이 소스 전극이 되면 드레인 전극이 되고, 타방의 전극이 드레인 전극이 되면 소스 전극이 된다.
또한, 유기 EL 소자(21)의 구동 회로로서는, 2개의 용량 소자(23, 25)를 갖는 회로 구성의 것으로 한정되는 것이 아니다. 예를 들면, 일방의 전극이 유기 EL 소자(21)의 애노드 전극에, 타방의 전극이 고정 전위에 각각 접속됨으로써, 유기 EL 소자(21)의 용량 부족분을 보충하는 용량 소자를 필요에 응하여 마련하는 회로 구성을 채택하는 것도 가능하다.
상기한 구성의 화소(화소 회로)(20)에서, 제1 샘플링 트랜지스터(24), 제2 용량 소자(25), 및, 제2 샘플링 트랜지스터(26)는, 영상 신호의 신호전압(Vsig)을 화소 내에 기록함과 함께, 당해 신호전압(Vsig)의 기록 시간을 조정 가능한 타이밍 회로(27)를 구성하고 있다. 이 타이밍 회로(27)는, 제1 용량 소자(23)와의 용량 분배에 의해 신호전압(Vsig)의 기록 시간을 조정할 수 있다.
구체적으로는, 타이밍 회로(27)는, 제1 샘플링 트랜지스터(24)를 도통 상태로 하고, 제2 샘플링 트랜지스터(26)를 비도통 상태로 함에 의해, 구동 트랜지스터(22)에 전류를 흘리면서 영상 신호의 신호전압(Vsig)의 기록을 행한다. 이 신호전압(Vsig)을 기록할 때에, 타이밍 회로(27)는, 신호선(34)과 구동 트랜지스터(22)의 게이트 전극과의 사이에 제2 용량 소자(25)를 개재시켜, 제1 용량 소자(23)와 제2 용량 소자(25)와의 용량 분배에 의해 신호전압(Vsig)의 기록 시간을 조정한다.
제1, 제2 샘플링 트랜지스터(24, 26)는, 신호선(34)을 통하여 신호 출력부(70)로부터 적절히 공급된 기준전위(Vofs)에 대해서도 샘플링하여, 화소 내에 기록한다. 화소 내에 기록된 영상 신호의 신호전압(Vsig)/기준전위(Vofs)는, 구동 트랜지스터(22)의 게이트 전극에 인가됨과 함께 제1 용량 소자(23)에 유지된다.
구동 트랜지스터(22)는, 전원 공급선(33)(331 내지 33m)의 전원 전위(DS)가 제1 전원 전위(Vcc)에 있을 때에는, 일방의 전극이 드레인 전극, 타방의 전극이 소스 전극이 되어 포화 영역에서 동작한다. 이에 의해, 구동 트랜지스터(22)는, 전원 공급선(33)으로부터 전류의 공급을 받아서 유기 EL 소자(21)를 전류 구동으로 발광 구동한다. 보다 구체적으로는, 구동 트랜지스터(22)는, 포화 영역에서 동작함에 의해, 제1 용량 소자(23)에 유지된 신호전압(Vsig)의 전압치에 응한 전류치의 구동 전류를 유기 EL 소자(21)에 공급하고, 당해 유기 EL 소자(21)를 전류 구동함에 의해 발광시킨다.
구동 트랜지스터(22)는 또한, 전원 전위(DS)가 제1 전원 전위(Vcc)로부터 제2 전원 전위(Vss)로 전환된 때에는, 일방의 전극이 소스 전극, 타방의 전극이 드레인 전극이 되어 스위칭 트랜지스터로서 동작한다. 이에 의해, 구동 트랜지스터(22)는, 유기 EL 소자(21)에의 구동 전류의 공급을 정지하고, 유기 EL 소자(21)를 비발광 상태로 한다. 즉, 구동 트랜지스터(22)는, 유기 EL 소자(21)의 발광/비발광을 제어하는 트랜지스터로서의 기능도 겸비하고 있다.
이 구동 트랜지스터(22)의 스위칭 동작에 의해, 유기 EL 소자(21)가 비발광 상태가 되는 기간(비발광 기간)을 마련하고, 유기 EL 소자(21)의 발광 기간과 비발광 기간의 비율(듀티)을 제어할 수 있다. 이 듀티 제어에 의해, 1표시 프레임 기간에 걸쳐서 화소(20)가 발광하는 것에 수반하는 잔상 흐림을 저감할 수 있기 때문에, 특히, 동화의 화상 품위를 보다 우수한 것으로 할 수 있다.
전원 공급 주사부(60)로부터 전원 공급선(33)을 통하여 선택적으로 공급되는 제1, 제2 전원 전위(Vcc, Vss) 중, 제1 전원 전위(Vcc)는 유기 EL 소자(21)를 발광 구동하는 구동 전류를 구동 트랜지스터(22)에 공급하기 위한 전원 전위이다. 또한, 제2 전원 전위(Vcc)는, 유기 EL 소자(21)에 대해 역바이어스를 걸기 위한 전원 전위이다. 이 제2 전원 전위(Vcc)는, 기준전위(Vofs)보다도 낮은 전위, 예를 들면, 구동 트랜지스터(22)의 임계치 전압을 Vth로 할 때 Vofs-Vth보다도 낮은 전위, 바람직하게는, Vofs-Vth보다도 충분히 낮은 전위로 설정된다.
(2-3. 기본적인 회로 동작)
계속해서, 상기한 구성의 본 실시 형태에 관한 유기 EL 표시 장치(10)의 기본적인 회로 동작에 관해, 도 3의 타이밍 파형도를 이용하여, 도 4 내지 도 9의 동작 설명도를 참조하면서 설명한다. 또한, 도 4 내지 도 9의 동작 설명도에서는, 도면의 간략화를 위해, 제1, 제2 샘플링 트랜지스터(24, 26)를 스위치의 심볼로 도시하고 있다.
도 3의 타이밍 파형도에는, 제1 주사선(31)의 전위(WSA), 제2 주사선(32)의 전위(WSB), 전원 공급선(33)의 전위(전원 전위)(DS), 신호선(34)의 전위(Vsig/Vofs), 구동 트랜지스터(22)의 게이트 전위(Vg) 및 소스 전위(Vs)의 각각의 변화를 도시하고 있다. 또한, 제1 샘플링 트랜지스터(24)와 제2 용량 소자(25)와의 접속 노드를 노드(A)라고 한 때, 당해 노드(A)의 전위(VA)의 변화에 대해서도 도시하고 있다.
(전(previous)의 표시 프레임의 발광 기간)
도 3의 타이밍 파형도에서, 시각(t1) 이전은, 전의 표시 프레임에서의 유기 EL 소자(21)의 발광 기간이 된다. 전의 표시 프레임의 발광 기간에서는, 전원 공급선(33)의 전위(DS)가 제1 전원 전위(이하, "고전위"라고 기술한다)(Vcc)에 있고, 또한, 도 4에 도시하는 바와 같이, 제1, 제2 샘플링 트랜지스터(24, 26)가 비도통(오프) 상태에 있다.
이 때, 구동 트랜지스터(22)는 포화 영역에서 동작하도록 설정되어 있다. 이에 의해, 구동 트랜지스터(22)의 게이트-소스 사이 전압(Vgs)에 응한 구동 전류(드레인-소스 사이 전류)(Ids)가, 전원 공급선(33)으로부터 구동 트랜지스터(22)를 통하여 유기 EL 소자(21)에 공급된다. 따라서, 유기 EL 소자(21)가 구동 전류(Ids)의 전류치에 응한 휘도로 발광한다.
유기 EL 소자(21)에 흐르는 전류(Ids)는, 구동 트랜지스터(22)의 게이트-소스 사이 전압(Vgs)에 응하여 다음 식(1)으로 표시되는 전류치로 된다.
Ids=(1/2)xm(W/L)Cox(Vgs-Vth)2 … (1)
여기서, W는 구동 트랜지스터(22)의 채널 폭, L은 채널 길이, Cox는 단위 면적당의 게이트 용량, Vth은 구동 트랜지스터(22)의 임계치 전압이다.
시각(t1)가 되면, 선순차 주사가 새로운 표시 프레임(현 표시 프레임)에 들어간다. 그리고, 전원 공급선(33)의 전위(전원 전위)(DS)가 고전위(Vcc)로부터, 신호선(34)의 기준전위(Vofs)에 대해 Vofs-Vth보다도 충분히 낮은 제2 전원 전위(이하, "저전위"라고 기술한다)(Vss)로 전환된다.
이 때, 구동 트랜지스터(22)는 선형 영역에서 동작한다. 여기서, 유기 EL 소자(21)의 임계치 전압을 Vthel, 공통 전원 공급선(35)의 전위(캐소드 전위)를 Vcath로 한다. 이 때, 저전위(Vss)를 Vss<Vthel+Vcath로 하면, 구동 트랜지스터(22)의 소스 전위(Vs)가 저전위(Vss)와 거의 같게 되기 때문에, 유기 EL 소자(21)는 역바이어스에 의해 소광 상태로 된다. 이 때, 전류는, 도 5에 파선의 화살표로 도시하는 바와 같이 제1 용량 소자(23)로부터 구동 트랜지스터(22)의 소스 전극을 거쳐 드레인 전극을 거쳐 전원 공급선(33)까지의 경로로 흐른다.
다음에, 시각(t2)에서 제 1, 제2 주사선(31, 32)의 전위(WSA, WSB)가 저전위측부터 고전위측으로 천이함으로써, 도 6에 도시하는 바와 같이, 제1, 제2 샘플링 트랜지스터(24, 26)가 도통(온) 상태가 된다. 이 때, 신호 출력 회로(70)로부터 신호선(34)에 대해 기준전위(Vofs)가 공급된 상태에 있기 때문에, 구동 트랜지스터(22)의 게이트 전위(Vg) 및 노드(A)의 전위(VA)가 기준전위(Vofs)로 된다.
구동 트랜지스터(22)의 게이트-소스 사이 전압(Vgs)은, Vofs-Vss라는 값으로 된다. 이 게이트-소스 사이 전압(Vgs), 즉, Vofs-Vss가 구동 트랜지스터(22)의 임계치 전압(Vth)보다도 크지 않다면, 후술하는 임계치 보정 동작을 행할 수가 없기 때문에, Vofs-Vss>Vth로 되는 전위 관계로 설정할 필요가 있다.
이와 같이, 구동 트랜지스터(22)의 게이트 전위(Vg)를 기준전위(Vofs)에 고정하고, 또한, 소스 전위(Vs)를 저전위(Vss)에 고정하여(확정시켜) 초기화하는 처리가, 후술하는 임계치 보정 처리(임계치 보정 동작)를 행하기 전의 준비(임계치 보정 준비)의 처리이다. 따라서, 기준전위(Vofs) 및 저전위(Vss)가, 구동 트랜지스터(22)의 게이트 전위(Vg) 및 소스 전위(Vs)의 각 초기화 전위로 된다.
(임계치 보정 기간)
다음에, 제1, 제2 샘플링 트랜지스터(24, 26)가 도통한 상태에서, 시각(t3)에서, 전원 공급선(33)의 전위(DS)가 저전위(Vss)로부터 고전위(Vcc)로 전환된다. 이에 의해, 도 7에 1점 쇄선의 화살표로 도시하는 바와 같이 전원 공급선(33)으로부터 구동 트랜지스터(22)의 드레인 전극을 거쳐 소스 전극을 거쳐 제1 용량 소자(23)까지의 경로로 흐른다.
여기서, 유기 EL 소자(21)의 등가 회로는, 도 7에 도시하는 바와 같이, 다이오드(D)와 용량(Cel)으로 표시된다. 따라서, 유기 EL 소자(21)의 양단 전압(Vel)이, Vel≤Vthel+Vcath(유기 EL 소자(21)의 리크 전류가 구동 트랜지스터(22)에 흐르는 전류보다도 상당히 작다)인 한, 구동 트랜지스터(22)에 흐르는 전류는 제1 용량 소자(23)와 유기 EL 소자(21)의 등가 용량(Cel)에 충전되기 위해 사용된다.
이 때, 유기 EL 소자(21)의 양단 전압(Vel)은 임계치 보정시간에 대해 도 10에 도시하는 바와 같이 상승하여 간다. 그리고, 일정 시간이 경과한 후, 구동 트랜지스터(22)의 게이트-소스 사이 전압(Vgs)은 구동 트랜지스터(22)의 임계치 전압(Vth)에 수속한다, 즉, Vth라는 값으로 된다. 이 때, Vel=Vofs-Vth≤Vthel+Vcath일 필요가 있다. 시각(t4)에서 제2 주사선(32)의 전위(WSB)가 고전위측부터 저전위측으로 천이함으로써, 제2 샘플링 트랜지스터(26)가 비도통 상태로 되고, 임계치 보정 동작이 종료된다.
(신호 기록 & 이동도 보정 기간)
다음에, 제1 샘플링 트랜지스터(24)가 도통 상태인 채로, 시각(t5)에서 신호 출력부(70)로부터의 신호선(34)에 대한 신호의 출력이, 기준전위(Vofs)로부터 영상 신호의 신호전압(Vsig)으로 전환된다. 이에 의해, 제1 샘플링 트랜지스터(24)를 통하여 노드(A)에 영상 신호의 신호전압(Vsig)이 기록된다. 영상 신호의 신호전압(Vsig)은 계조에 응한 전압으로 되어 있다.
이 때, 도 8에 도시하는 바와 같이, 노드(A)의 전위(VA)의 변화가 제2 용량 소자(25)를 통하여 구동 트랜지스터(22)의 게이트 전극에 입력된다. 여기서, 구동 트랜지스터(22)의 게이트 전위(Vg)는, 노드(A)의 전위(VA)의 변화에 의해 기준전위(Vofs)로부터 ΔV만큼 증가한다. 그리고, 구동 트랜지스터(22)에는 전원 공급선(33)으로부터 전류가 흐르기 때문에, 구동 트랜지스터(22)의 소스 전위(Vs)는 시간의 경과와 함께 상승하여 간다.
또한, 구동 트랜지스터(22)의 게이트 전극이 신호선(34)에 대해 전기적으로 접속되어 있지 않기 때문에, 소스 전위(Vs)의 상승에 수반하여 게이트 전위(Vg)도 상승한다. 이 때, 구동 트랜지스터(22)의 소스 전위(Vs)가 유기 EL 소자(21)의 임계치 전압(Vthel)과 캐소드 전압(Vcath)의 합을 초과하지 않는다면(유기 EL 소자(21)의 리크 전류가 구동 트랜지스터(22)에 흐르는 전류보다도 꽤 작으면), 구동 트랜지스터(22)에 흐르는 전류는, 유기 EL 소자(21)의 등가 용량(Cel)과 제1, 제2 용량 소자(23, 25)를 충전하는데 사용된다.
이 때, 구동 트랜지스터(22)의 임계치 보정 동작은 완료하고 있기 때문에, 구동 트랜지스터(22)에 흐르는 전류는 구동 트랜지스터(22)의 이동도(m)를 반영한 것으로 된다. 구체적으로는, 도 11에 도시하는 바와 같이, 이동도(m)가 큰 것은, 이 때의 전류량이 크고, 소스 전위(Vs)의 상승도 빠르다. 역으로 이동도(m)가 작으면 전류량이 작고, 소스 전위(Vs)의 상승은 늦어진다.
이에 의해, 구동 트랜지스터(22)의 게이트-소스 사이 전압(Vgs)은 이동도(m)를 반영하고, 일정 시간이 경과한 후에 완전히 이동도(m)를 보정한 값으로 된다. 즉, 화소(20) 내에의 영상 신호의 신호전압(Vsig)의 기록과, 구동 트랜지스터(22)의 이동도(m)의 보정이 병행해서 행하여진다. 또한, 구동 트랜지스터(22)의 이동도(m)는, 당해 구동 트랜지스터(22)의 채널을 구성한 반도체 박막의 이동도이다.
여기서, 영상 신호의 신호전압(Vsig)에 대한 제1 용량 소자(23)의 유지 전압(Vgs)의 비율, 즉, 기록 게인(G)이 1(이상치)이라고 가정한다. 그래서, 구동 트랜지스터(22)의 소스 전위(Vs)가 Vofs-Vth+ΔVs의 전위까지 상승함으로써, 구동 트랜지스터(22)의 게이트 소스 사이 전압(Vgs)은 Vsig-Vofs+Vth-ΔVs로 된다.
즉, 구동 트랜지스터(22)의 소스 전위(Vs)의 상승분(ΔVs)은, 제1 용량 소자(23)에 유지된 전압(Vsig-Vofs+Vth)으로부터 공제되도록, 즉, 제1 용량 소자(23)의 충전 전하를 방전하도록 작용한다. 환언하면, 소스 전위(Vs)의 상승분(ΔVs)은, 제1 용량 소자(23)에 대해 부귀환이 걸린 것으로 된다. 따라서, 소스 전위(Vs)의 상승분(ΔVs)은 부귀환의 귀환량으로 된다.
이와 같이, 구동 트랜지스터(22)에 흐르는 드레인-소스 사이 전류(Ids)에 응한 귀환량(ΔVs)으로 게이트 소스 사이 전압(Vgs)에 부귀환을 걸음으로써, 구동 트랜지스터(22)의 드레인-소스 사이 전류(Ids)의 이동도(m)에 대한 의존성을 지울 수 있다. 이 지우는 처리가, 구동 트랜지스터(22)의 이동도(m)의 화소마다의 편차를 보정하는 이동도 보정 처리이다.
보다 구체적으로는, 구동 트랜지스터(22)의 게이트 전극에 기록되는 영상 신호의 신호 진폭(Vin)(=Vsig-Vofs)이 높을수록 드레인-소스 사이 전류(Ids)가 커지기 때문에, 부귀환의 귀환량(ΔVs)의 절대치도 커진다. 따라서, 발광 휘도 레벨에 응한 이동도 보정 처리가 행하여진다.
또한, 영상 신호의 신호 진폭(Vin)을 일정하게 한 경우, 구동 트랜지스터(22)의 이동도(m)가 클수록 부귀환의 귀환량(ΔVs)의 절대치도 커지기 때문에, 화소마다의 이동도(m)의 편차를 제거할 수 있다. 따라서, 부귀환의 귀환량(ΔVs)은, 이동도 보정 처리의 보정량이라고도 할 수 있다.
(현 표시 프레임의 발광 기간)
다음에, 시각(t6)에서 제1 주사선(31)의 전위(WSA)가 고전위측부터 저전위측으로 천이함에 의해, 도 9에 도시하는 바와 같이, 제1 샘플링 트랜지스터(24)가 비도통 상태가 된다. 이에 의해, 신호 기록 및 이동도 보정의 각 처리가 종료되고, 현 표시 프레임의 발광 기간에 들어간다.
제2 샘플링 트랜지스터(26)가 비도통 상태에 있음에 의해, 구동 트랜지스터(22)의 게이트 전극은, 신호선(34)으로부터 전기적으로 분리되기 때문에 플로팅 상태가 된다. 구동 트랜지스터(22)의 게이트 전극이 플로팅 상태에 있을 때는, 구동 트랜지스터(22)의 게이트-소스 사이에 제1 용량 소자(23)가 접속되어 있음에 의해, 구동 트랜지스터(22)의 소스 전위(Vs)의 변동에 연동하여 게이트 전위(Vg)도 변동한다.
즉, 구동 트랜지스터(22)의 소스 전위(Vs) 및 게이트 전위(Vg)는, 제1 용량 소자(23)에 유지되어 있는 게이트-소스 사이 전압(Vgs)을 유지한 채로 상승한다. 그리고, 구동 트랜지스터(22)의 소스 전위(Vs)는, 트랜지스터의 포화 전류(Ids)에 응한 유기 EL 소자(21)의 발광 전압(Voled)까지 상승한다.
이와 같이, 구동 트랜지스터(22)의 게이트 전위(Vg)가 소스 전위(Vs)의 변동에 연동하여 변동하는 동작이 부트스트랩 동작이다. 환언하면, 부트스트랩 동작은, 제1 용량 소자(23)에 유지된 게이트-소스 사이 전압(Vgs), 즉, 제1 용량 소자(23)의 양단 사이 전압을 유지한 채로, 구동 트랜지스터(22)의 게이트 전위(Vg) 및 소스 전위(Vs)가 변동하는 동작이다.
구동 트랜지스터(22)의 게이트 전극이 플로팅 상태가 되고, 그와 동시에, 구동 트랜지스터(22)의 드레인-소스 사이 전류(Ids)가 유기 EL 소자(21)에 흐르기 시작함에 의해, 당해 전류(Ids)에 응하여 유기 EL 소자(21)의 애노드 전위가 상승한다. 그리고, 유기 EL 소자(21)의 애노드 전위가 Vthel+Vcath를 넘으면, 유기 EL 소자(21)에 구동 전류가 흐르기 시작하기 때문에 유기 EL 소자(21)가 발광을 시작한다.
유기 EL 소자(21)의 발광 전류는, 이 때의 게이트-소스 사이 전압(Vgs)에 의해 구동 트랜지스터(22)의 포화 전류(Ids)에 의해 규정된다. 이 때문에, 구동 트랜지스터(22)는, 각 신호전압(Vsig)에서의 정전류원으로 된다.
또한, 유기 EL 소자(21)의 애노드 전위의 상승은, 즉, 구동 트랜지스터(22)의 소스 전위(Vs)의 상승과 다름없다. 그리고, 구동 트랜지스터(22)의 소스 전위(Vs)가 상승하면, 제1 용량 소자(23)의 부트스트랩 동작에 의해, 구동 트랜지스터(22)의 게이트 전위(Vg)도 연동하여 상승한다.
이 때, 부트스트랩 게인이 1(이상치)이라고 가정한 경우, 구동 트랜지스터(22)의 게이트 전위(Vg)의 상승량은 소스 전위(Vs)의 상승량과 동등하게 된다. 고로, 발광 기간 중, 구동 트랜지스터(22)의 게이트 소스 사이 전압(Vgs)은, Vsig-Vofs+Vth-ΔVs로 일정하게 유지된다.
이상 설명한 일련의 회로 동작에서, 임계치 보정 준비, 임계치 보정, 영상 신호의 신호전압(Vsig)의 기록(신호 기록), 및, 이동도 보정의 각 처리 동작은, 1수평 기간(1H)에서 실행된다. 또한, 신호 기록 및 이동도 보정의 각 처리 동작은, 시각(t5 내지 t6)의 기간에서의 병행하여 실행된다.
{분할 임계치 보정}
또한, 여기서는, 임계치 보정 처리를 1회만 실행한 구동법을 채택한 경우를 예로 들어 설명하였지만, 이 구동법은 한 예에 지나지 않고, 이 구동법으로 한정되는 것이 아니다. 예를 들면, 임계치 보정 처리를 이동도 보정 및 신호 기록 처리와 함께 행하는 1H 기간에 더하여, 당해 1H 기간에 선행하는 복수의 수평 기간에 걸쳐서 분할하여 임계치 보정 처리를 복수회 실행하는, 이른바, 분할 임계치 보정을 행하는 구동법을 채택하는 것도 가능하다.
이 분할 임계치 보정의 구동법에 의하면, 고정밀화에 수반하는 화소화에 의해 1수평 기간으로서 할당되는 시간이 짧아졌다고 하여도, 임계치 보정 기간으로서 복수의 수평 기간에 걸쳐서 충분한 시간을 확보할 수 있다. 따라서, 1수평 기간으로서 할당된 시간이 짧아져도, 임계치 보정 기간으로서 충분한 시간을 확보할 수 있기 때문에, 임계치 보정 처리를 확실하게 실행할 수 있게 된다.
(2-4. 실시 형태의 작용, 효과)
그런데, 전류 구동형의 전기광학 소자인 유기 EL 소자(21)를 포함하는 화소(20)가 행렬 형상으로 배치되어 이루어지는 유기 EL 표시 장치(10)에서는, 유기 EL 소자(21)의 발광 시간이 길어지면, 당해 유기 EL 소자(21)의 I-V특성이 경시 열화되어 버린다. 그래서, 구동 트랜지스터(22)와 유기 EL 소자(21)의 동작점이 변동하여 버리기 때문에, 구동 트랜지스터(22)의 게이트 전극에 같은 전압을 인가하였다고 하여도 구동 트랜지스터(22)의 소스 전위(s)가 변화한다. 이에 의해, 구동 트랜지스터(22)의 소스-게이트간 전압(Vgs)이 변화하기 때문에, 유기 EL 소자(21)의 발광 휘도가 변화하게 된다.
이에 대해, 상기한 구성의 본 실시 형태에 관한 액티브 매트릭스형 유기 EL 표시 장치(10)에서는, 제1 유지 소자(23)에 의한 부트스트랩 동작에 의해 구동 트랜지스터(22)의 게이트-소스 사이 전압(Vgs)이 일정치에 유지되기 때문에, 유기 EL 소자(21)에 흐르는 전류는 변화하지 않는다. 따라서, 유기 EL 소자(21)의 I-V특성이 열화되었다고 하여도, 일정한 드레인-소스 사이 전류(Ids)가 유기 EL 소자(21)에 계속 흐르기 때문에, 유기 EL 소자(21)의 발광 휘도가 변화하는 일은 없다(유기 EL 소자(21)의 특성 변동에 대한 보상 기능).
또한, 본 실시 형태에 관한 유기 EL 표시 장치(10)는, 화소(20) 내에 마련된 타이밍 회로(27)의 작용에 의해 영상 신호의 신호전압(Vsig)을 기록할 때의 기록 시간을 조정하는 것이 가능하다. 이에 의해, 제1 기록 주사 신호(WSA)의 파형이 무디어짐에 의해 신호전압(Vsig)의 기록 시간이 짧아졌다고 하여도, 그 기록 시간을 당해 파형이 가파른 때의 본래의 시간 길이로 되돌리기 위해 조정할 수 있기 때문에, 제1 기록 주사 신호(WSA)의 파형의 무디어짐의 화질에의 영향을 작게 할 수 있다.
그런데, 선술한 바와 같이, 구동 트랜지스터(22)의 이동도(m)의 화소마다의 분산을 보정한 이동도 보정 처리는, 영상 신호의 신호전압(Vsig)의 기록 기간에서 신호전압(Vsig)의 기록 처리와 병행하여 행하여진다. 즉, 영상 신호의 신호전압(Vsig)의 기록 시간은, 구동 트랜지스터(22)의 이동도(m)의 화소마다의 펀차를 보정하는 이동도 보정시간이라는 것이기도 한다.
따라서 제1 주사선(31)(311 내지 31m)의 배선 저항이나 배선 용량 등에 기인하는 전반 지연의 영향 등에 의해 제1 기록 주사 신호(WSA)의 파형이 무디어지면, 이동도 보정시간이 최적의 보정시간보다도 짧아진다. 그 결과, 쉐이딩이라는 화질 불량을 초래하게 된다.
여기서, 이동도 보정이 최적인 보정시간(t)은,
t=C/(kmVsig) … (2)라는 식으로 주어진다.
이 식(2)에서, 정수(k)는 k=(1/2)(W/L)Cox이다. 또한, C는 이동도 보정을 행할 때에 방전되는 노드의 용량이고, 도 2의 회로예에서는 유기 EL 소자(21)의 등가 용량(Cel), 제1 용량 소자(23)의 용량, 및, 제2 용량 소자(25)의 용량의 합성 용량으로 된다.
이 제1 기록 주사 신호(WSA)의 파형이 무디어짐에 의해 이동도 보정시간이 최적의 보정시간(t)부터 짧아지는 것에 대해서도, 본 실시 형태에 관한 유기 EL 표시 장치(10)에서는, 다음과 같이 하여 이동도 보정시간을 연장시킬 수 있다. 즉, 본 실시 형태에 관한 유기 EL 표시 장치(10)에서는, 타이밍 회로(27)의 작용에 의해, 특허 문헌 1에 기재된 종래 기술과 같이, 구동 트랜지스터의 게이트 전극을 신호선의 전위에 고정한 상태에서 이동도 보정을 행하지 않는다.
따라서, 구동 트랜지스터(22)의 게이트 전위(Vg)도 소스 전위(Vs)에 의해 변화하기 때문에, 동일 시간에 생각하면, 구동 트랜지스터(22) 게이트-소스 사이 전압(Vgs)의 감소량은, 특허 문헌 1에 기재된 종래 기술과 비교하여 작아진다. 그 때문에, 이동도 보정시간을 연장시키는 것이 가능해진다. 그 결과, 쉐이딩과 같은 화질 불량의 대책을 행할 수가 있다.
그와 관련하여, 본 실시 형태의 구성을 채택하지 않고서, 이동도 보정시간이 짧아짐에 의한 문제점을 해결하려면, 화소 어레이부(30)의 주변 회로의 버퍼 사이즈, 구체적으로는, 제1 기록 주사부(40)의 버퍼 사이즈를 크게 할 필요가 있다. 그러나, 주변 회로의 버퍼 사이즈를 크게 하면, 표시 패널(80)의 협액자화, 나아가서는, 유기 EL 표시 장치(10)의 소형화의 방해가 된다.
이에 대해, 본 실시 형태에 관한 유기 EL 표시 장치(10)에 의하면, 제1 샘플링 트랜지스터(24)를 구동하는 제1 기록 주사 신호(WSA)의 파형의 무디어짐의 영향을 작게 하는 것이 가능하기 때문에, 표시 패널(80)의 협액자화, 나아가서는, 유기 EL 표시 장치(10)의 소형화에 기여할 수 있다.
또한, 앞에서도 기술한 말한 바와 같이, 일반적으로, 고정밀화, 고휘도화가 진행되면, 화소의 개구면적의 저하나, 전체적인 용량의 저하에 수반하여, 영상 신호의 신호전압(Vsig)의 기록 시간이 짧아지는 경향에 있다. 이에 대해서도, 신호전압(Vsig)의 기록 시간을 조정할 수 있기 때문에, 표시 장치의 고정밀화, 고휘도화에 기여할 수 있게 된다.
<3. 변형례>
이상, 바람직한 실시 형태에 관해 설명하였지만, 본 개시된 기술은 상기한 실시 형태로 한정되는 것이 아니고, 특허청구의 범위에 기재된 본 개시된 요지의 범위 내에서, 여러가지의 변형, 변경이 가능하다.
예를 들면, 상기한 실시 형태에서는, 화소(20)의 전기광학 소자로서, 유기 EL 소자를 이용한 유기 EL 표시 장치에 적용한 경우를 예로 들어 설명하였지만, 본 개시된 기술은 이 적용례로 한정되는 것이 아니다. 구체적으로는, 본 개시된 기술은, 무기 EL 소자, LED 소자, 반도체 레이저 소자 등, 디바이스에 흐르는 전류치에 응하여 발광 휘도가 변화하는 전류 구동형의 전기광학 소자(발광 소자)를 이용한 표시 장치 전반에 대해 적용 가능하다.
또한, 상기한 실시 형태에서는, 도 3의 타이밍 파형도로부터 분명한 바와 같이, 제1 샘플링 트랜지스터(24)가 도통 상태에 있을 때에, 신호선(34)에 영상 신호의 신호전압(Vsig)이 공급되는 타이밍(t5)에서, 신호 기록&이동도 보정의 처리 기간에 들어가는 구성을 채택하고 있다.
이에 대해, 도 12의 타이밍 파형도에 도시하는 바와 같이, 임계치 보정 동작의 종료시에 제1, 제2 샘플링 트랜지스터(24, 26)를 함께 비도통 상태로 하고, 신호선(34)에 영상 신호의 신호전압(Vsig)이 공급된 후에, 제1 샘플링 트랜지스터(24)를 도통 상태로 하는 구성을 채택하는 것도 가능하다. 이 경우, 제1 샘플링 트랜지스터(24)가 도통 상태가 되는 타이밍(t5')에서, 신호 기록&이동도 보정의 처리 기간에 들어가게 된다.
이러한 구성을 채택함으로써, 제1 샘플링 트랜지스터(24)의 도통·비도통의 타이밍만으로 신호 기록&이동도 보정의 시간이 정하여지기 때문에, 신호전압(Vsig)의 공급 타이밍과 기간의 시작이 정하여지는 상기한 실시 형태에 비하여, 시간의 편차를 작게 억제할 수 있는 이점이 있다.
<4. 전자 기기>
이상 설명한 본 개시된 표시 장치는, 전자 기기에 입력된 영상 신호, 또는, 전자 기기 내에서 생성한 영상 신호를, 화상 또는 영상으로서 표시하는 모든 분야의 전자 기기의 표시부(표시 장치)로서 이용하는 것이 가능하다.
선술한 실시 형태의 설명으로부터 분명한 바와 같이, 본 개시된 표시 장치는, 영상 신호를 샘플링하여 화소 내에 기록하는 샘플링 트랜지스터의 제어 펄스의 파형의 무디어짐의 화질에의 영향을 작게 할 수 있다라는 특징을 갖고 있다. 따라서, 모든 분야의 전자 기기에서, 그 표시부로서 본 개시된 표시 장치를 이용함으로써, 고화질의 화상 표시를 실현할 수 있게 된다.
본 개시된 표시 장치를 표시부에 이용하는 전자 기기로서는, 예를 들면, 디지털 카메라, 비디오 카메라, 게임기기, 노트형 퍼스널 컴퓨터 등을 예시할 수 있다. 특히, 본 개시된 표시 장치는, 전자서적 기기나 전자 손목시계 등의 휴대 정보 기기나, 휴대 전화기나 PDA(Personal Digital Assistant) 등의 휴대 통신 기기 등의 전자 기기에서, 그 표시부로서 이용하기 알맞은 것이다.
<5. 본 개시의 구성>
또한, 본 개시는 이하와 같은 구성을 취할 수 있다.
[1] 전기광학 소자, 전기광학 소자를 구동하는 구동 트랜지스터, 및, 구동 트랜지스터의 게이트 전극과 소스/드레인 전극의 일방과의 사이에 접속된 제1 용량 소자를 갖는 화소 회로가 배치되어 이루어지고, 상기 화소 회로는, 영상 신호를 기록함과 함께, 영상 신호의 기록 시간을 조정 가능한 타이밍 회로를 갖는 표시 장치.
[2] 타이밍 회로는, 제1 용량 소자와의 용량 분배에 의해 영상 신호의 기록 시간을 조정하는 상기 [1]에 기재된 표시 장치.
[3] 타이밍 회로는, 소스/드레인 전극의 일방이 신호선에 접속된 제1 샘플링 트랜지스터, 제1 샘플링 트랜지스터의 소스/드레인 전극의 타방과 구동 트랜지스터의 게이트 전극과의 사이에 접속된 제2 용량 소자, 및 신호선과 구동 트랜지스터의 게이트 전극과의 사이에 접속된 제2 샘플링 트랜지스터로 이루어지는 상기 [2]에 기재된 표시 장치.
[4] 타이밍 회로는, 제1 샘플링 트랜지스터를 도통 상태로 하고, 제2 샘플링 트랜지스터를 비도통 상태로 함에 의해, 구동 트랜지스터에 전류를 흘리면서 영상 신호의 기록을 행하는 상기 [3]에 기재된 표시 장치.
[5] 타이밍 회로는, 영상 신호를 기록할 때에, 신호선과 구동 트랜지스터의 게이트 전극과의 사이에 제2 용량 소자를 개재시켜, 제1 용량 소자와 제2 용량 소자와의 용량 분배에 의해 영상 신호의 기록 시간을 조정하는 상기 [4]에 기재된 표시 장치.
[6] 화소 회로는, 신호선에 영상 신호가 공급된 후, 제1 샘플링 트랜지스터가 도통 상태가 되는 타이밍에서 영상 신호의 기록을 시작하는 상기 [3]에 기재된 표시 장치.
[7] 화소 회로는, 구동 트랜지스터에 전류를 흘리면서, 영상 신호의 기록과 구동 트랜지스터의 이동도 보정을 행하는 상기 [1]부터 상기 [6]의 어느 하나에 기재된 표시 장치.
[8] 화소 회로는, 구동 트랜지스터에 흐르는 전류에 응한 보정량으로 구동 트랜지스터의 게이트-소스 사이의 전위차에 부귀환을 걸음에 의해 구동 트랜지스터의 이동도 보정을 행하는 상기 [7]에 기재된 표시 장치.
[9] 전기광학 소자와, 전기광학 소자를 구동하는 구동 트랜지스터와, 구동 트랜지스터의 게이트 전극과 구동 트랜지스터의 소스/드레인 전극의 일방과의 사이에 접속된 제1 용량 소자와, 소스/드레인 전극의 일방이 신호선에 접속된 제1 샘플링 트랜지스터와, 제1 샘플링 트랜지스터의 소스/드레인 전극의 타방과 구동 트랜지스터의 게이트 전극과의 사이에 접속된 제2 용량 소자와, 신호선과 구동 트랜지스터의 게이트 전극과의 사이에 접속된 제2 샘플링 트랜지스터를 갖는 화소 회로가 배치되어 이루어지는 표시 장치.
[10] 전기광학 소자, 전기광학 소자를 구동하는 구동 트랜지스터, 및, 구동 트랜지스터의 게이트 전극과 소스/드레인 전극의 일방과의 사이에 접속된 제1 용량 소자를 갖는 화소 회로가 배치되어 이루어지는 표시 장치를 가지며, 화소 회로는, 영상 신호를 기록함과 함께, 영상 신호의 기록 시간을 조정 가능한 타이밍 회로를 갖는 전자 기기.
[11] 전기 광학 소자와, 노드에 접속된 제1 용량 소자 및 제2 용량 소자와, 당해 전류 단말에 접속되는 적어도 제2 용량 소자에 접속된 신호선으로부터, 입력 신호를 샘플링하도록 구성된 제1 샘플링 트랜지스터와, 제2 샘플링 트랜지스터와, 제1 용량 소자에 접속된 게이트 단말, 전원선에 접속된 제1 전류 단말, 및 전기광학 소자에 접속된 제2 전류 단말을 가지며, 적어도 상기 제2 용량 소자에 의해 유지된 입력 신호에 의거하여, 전류를 상기 전기광학 소자에 인가하도록 구성된 구동 트랜지스터를 구비하고, 제1 기간 동안에 제2 샘플링 트랜지스터는 구동 트랜지스터의 게이트 단말에 기준 전위를 인가하도록 구성되고, 상기 제1 기간 이후의 보정 기간 동안에 상기 제2 샘플링 트랜지스터는 구동 트랜지스터의 게이트 단말로부터 기준 전위를 차단하도록 구성된 화소 회로.
[12] 보정 기간 동안에 기준 전위로부터 게이트 단말을 차단함에 의해, 게이트 단말은 플로팅 상태가 되어, 게이트 단말의 전위는 보정 기간 동안에 구동 트랜지스터의 제2 전류 단말의 전위의 전환에 따라 전환되는 상기 [11]에 기재된 화소 회로.
[13] 상기 제1 샘플링 트랜지스터는 상기 보정 기간 동안에 신호선으로부터 입력 신호를 샘플링하는 상기 [12]에 기재된 화소 회로.
[14] 상기 제2 샘플링 트랜지스터는 제1의 기간 동안에 기준 전위에 있는 신호선에 접속되고, 제1 및 제2 샘플링 트랜지스터 양쪽 모두는 제1 기간 동안에 온 상태가 되어, 구동 트랜지스터의 게이트 단말에 접속되며 제1 용량 소자 및 제2 용량 소자를 접속하는 노드가, 제1 기간 동안에 기준 전위에 있게 되는 상기 [11]에 기재된 화소 회로.
[15] 상기 신호선은 보정 기간 동안에 입력 신호 전위에 있고, 제1 샘플링 트랜지스터는 보정 기간 동안에 온 상태가 되며 제2 샘플링 트랜지스터는 보정 기간 동안에 오프 상태로 되어, 제2 샘플링 트랜지스터가 구동 트랜지스터의 게이트 단말을 플로팅 상태로 하는 동안에, 제1 샘플링 트랜지스터가 보정 기간 동안에 적어도 제2 용량 소자에 입력 신호를 샘플링하는 상기 [14]에 기재된 화소 회로.
[16] 제1 용량 소자는 전기광학 소자 및 구동 트랜지스터의 게이트 단말과 접속되고, 제2 용량 소자는 샘플링 트랜지스터의 전류 단말에 접속된 제1 단말, 및 구동 트랜지스터의 게이트 단말에 접속된 제2 단말을 구비한 상기 [11]에 기재된 화소 회로.
[17] 제2 샘플링 트랜지스터는 제1 기간 동안에 기준 전위에 있는 신호선에 접속되고, 제1 및 제2 샘플링 트랜지스터 양쪽 모두는 제1 기간 동안에 온 상태가 되어, 기준 전위는 제1 기간 동안에 제2 용량 소자의 제1 및 제2 단말에 인가되는 상기 [16]에 기재된 화소 회로.
[18] 신호선이 보정 기간 동안에 입력 신호 전위에 있고, 제1 샘플링 트랜지스터는 보정 기간 동안에 온 상태가 되며 제2 샘플링 트랜지스터는 보정 기간 동안에 오프 상태로 되어, 제2 샘플링 트랜지스터가 구동 트랜지스터의 게이트 단말을 플로팅 상태로 하는 동안에, 제1 샘플링 트랜지스터가 보정 기간 동안에 적어도 제2 용량 소자에 입력 신호를 샘플링하는 상기 [17]에 기재된 화소 회로.
[19] 부귀환 전류가 보정 기간 동안에 구동 트랜지스터의 제2 전류 단말로부터 제2 용량 소자에 흐르는 상기 [18]에 기재된 화소 회로.
[20] 부귀환 전류가 보정 기간 동안에 구동 트랜지스터의 제2 전류 단말로부터 제2 용량 소자에 흘러, 구동 트랜지스터에 대한 이동도를 보정하는 상기 [11]에 기재된 화소 회로.
[21] 상기 [11]에 기재된 복수의 화소 회로와, 기준 전위 및 입력 신호 전위를 신호선상에 공급하며 제1 및 제2 샘플링 트랜지스터에 제어 신호를 공급하도록 구성된 적어도 하나의 주사부를 포함하는 표시 장치.
[22] 상기 [21]에 기재된 표시 장치를 포함하는 전자 기기.
[23] 보정 기간 동안에 기준 전위로부터 게이트 단말을 차단함에 의해, 게이트 단말은 플로팅 상태가 되어, 게이트 단말의 전위는 보정 기간 동안에 구동 트랜지스터의 제2 전류 단말의 전위의 전환에 따라 전환되는 상기 [22]에 기재된 전자 기기.
[24] 상기 제1 샘플링 트랜지스터는 보정 기간 동안에 신호선으로부터 입력 신호를 샘플링하는 상기 [23]에 기재된 전자 기기.
[25] 상기 제2 샘플링 트랜지스터는 제1의 기간 동안에 기준 전위에 있는 신호선에 접속되고, 제1 및 제2 샘플링 트랜지스터 양쪽 모두는 제1 기간 동안에 온 상태가 되어, 구동 트랜지스터의 게이트 단말에 접속된 제1 용량 소자 및 제2 용량 소자를 접속하는 노드가, 제1 기간 동안에 기준 전위에 있게 되는 상기 [22]에 기재된 전자 기기.
[26] 상기 신호선은 보정 기간 동안에 입력 신호 전위에 있고, 제1 샘플링 트랜지스터는 보정 기간 동안에 온 상태가 되며 제2 샘플링 트랜지스터는 보정 기간 동안에 오프 상태로 되어, 제2 샘플링 트랜지스터가 구동 트랜지스터의 게이트 단말을 플로팅 상태로 하는 동안에, 제1 샘플링 트랜지스터가 보정 기간 동안에 적어도 제2 용량 소자에 입력 신호를 샘플링하는 상기 [25]에 기재된 전자 기기.
[27] 제1 용량 소자는 전기광학 소자 및 구동 트랜지스터의 게이트 단말과 접속되고, 제2 용량 소자는 샘플링 트랜지스터의 전류 단말에 접속된 제1 단말 및 구동 트랜지스터의 게이트 단말에 접속된 제2 단말을 구비한 상기 [22]에 기재된 전자 기기.
[28] 제2 샘플링 트랜지스터는 제1 기간 동안에 기준 전위에 있는 신호선에 접속되고, 제1 및 제2 샘플링 트랜지스터 양쪽 모두는 제1 기간 동안에 온 상태가 되어, 기준 전위는 제1 기간 동안에 제2 용량 소자의 제1 및 제2 단말에 인가되는 상기 [27]에 기재된 전자 기기.
[29] 신호선이 보정 기간 동안에 입력 신호 전위에 있고, 제1 샘플링 트랜지스터는 보정 기간 동안에 온 상태가 되며 제2 샘플링 트랜지스터는 보정 기간 동안에 오프 상태로 되어, 제2 샘플링 트랜지스터가 구동 트랜지스터의 게이트 단말을 플로팅 상태로 하는 동안에, 제1 샘플링 트랜지스터가 보정 기간 동안에 적어도 제2 용량 소자에 입력 신호를 샘플링하는 상기 [28]에 기재된 전자 기기.
[30] 부귀환 전류가 보정 기간 동안에 구동 트랜지스터의 제2 전류 단말로부터 제2 용량 소자에 흐르는 상기 [29]에 기재된 전자 기기.
본 발명에서 개시된 실시의 형태는 모든 점에서 예시이고 제한적인 것이 아니라고 생각하여야 할 것이다. 본 발명의 범위는 상기한 설명이 아니라 특허청구의 범위에 의해 나타나고 특허청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
본 출원은 일본에 있어서 2012년 8월 31일에 출원된 일본 특허출원 번호JP2012-191639를 기초로 하여 우선권을 주장하는 것이고, 이 출원은 참조함에 의해, 본 출원에 원용된다.
10 : 유기 EL 표시 장치
20 : 화소(화소 회로)
21 : 유기 EL 소자
22 : 구동 트랜지스터
23 : 제1 용량 소자
24 : 제1 샘플링 트랜지스터
25 : 제2 용량 소자
26 : 제2 샘플링 트랜지스터
27 : 타이밍 회로
30 : 화소 어레이부
31(311 내지 31m) : 제1 주사선
32(321 내지 32m) : 제2 주사선
33(331 내지 33m) : 전원 공급선
34(341 내지 34n) : 신호선
35 : 공통 전원 공급선
40 : 제1 기록 주사부
50 : 제2 기록 주사부
60 : 전원 공급 주사부
70 : 신호 출력부
80 : 표시 패널

Claims (20)

  1. 화소 회로에 있어서,
    전기 광학 소자와;
    노드에 접속된 제1 용량 소자 및 제2 용량 소자와;
    당해 전류 단말에 접속되는 적어도 제2 용량 소자에 접속된 신호선으로부터, 입력 신호를 샘플링하도록 구성된 제1 샘플링 트랜지스터와;
    제2 샘플링 트랜지스터와;
    제1 용량 소자에 접속된 게이트 단말, 전원선에 접속된 제1 전류 단말, 및 전기광학 소자에 접속된 제2 전류 단말을 가지며, 적어도 상기 제2 용량 소자에 의해 유지된 입력 신호에 의거하여, 전류를 상기 전기광학 소자에 인가하도록 구성된 구동 트랜지스터를 구비하고,
    제1 기간 동안에 제2 샘플링 트랜지스터는 구동 트랜지스터의 게이트 단말에 기준 전위를 인가하도록 구성되고,
    상기 제1 기간 이후의 보정 기간 동안에 상기 제2 샘플링 트랜지스터는 구동 트랜지스터의 게이트 단말로부터 기준 전위를 차단하도록 구성된 것을 특징으로 하는 화소 회로.
  2. 제1항에 있어서,
    보정 기간 동안에 기준 전위로부터 게이트 단말을 차단함에 의해, 게이트 단말은 플로팅 상태가 되어, 게이트 단말의 전위는 보정 기간 동안에 구동 트랜지스터의 제2 전류 단말의 전위의 전환에 따라 전환되는 것을 특징으로 하는 화소 회로.
  3. 제2항에 있어서,
    상기 제1 샘플링 트랜지스터는 상기 보정 기간 동안에 신호선으로부터 입력 신호를 샘플링하는 것을 특징으로 하는 화소 회로.
  4. 제1항에 있어서,
    상기 제2 샘플링 트랜지스터는 제1의 기간 동안에 기준 전위에 있는 신호선에 접속되고, 제1 및 제2 샘플링 트랜지스터 양쪽 모두는 제1 기간 동안에 온 상태가 되어, 구동 트랜지스터의 게이트 단말에 접속되며 제1 용량 소자 및 제2 용량 소자를 접속하는 노드가, 제1 기간 동안에 기준 전위에 있게 되도록 하는 것을 특징으로 하는 화소 회로.
  5. 제4항에 있어서,
    상기 신호선은 보정 기간 동안에 입력 신호 전위에 있고, 제1 샘플링 트랜지스터는 보정 기간 동안에 온 상태가 되며 제2 샘플링 트랜지스터는 보정 기간 동안에 오프 상태로 되어, 제2 샘플링 트랜지스터가 구동 트랜지스터의 게이트 단말을 플로팅 상태로 하는 동안에, 제1 샘플링 트랜지스터가 보정 기간 동안에 적어도 제2 용량 소자에 입력 신호를 샘플링하는 것을 특징으로 하는 화소 회로.
  6. 제1항에 있어서,
    제1 용량 소자는 전기광학 소자 및 구동 트랜지스터의 게이트 단말과 접속되고, 제2 용량 소자는 샘플링 트랜지스터의 전류 단말에 접속된 제1 단말, 및 구동 트랜지스터의 게이트 단말에 접속된 제2 단말을 구비한 것을 특징으로 하는 화소 회로.
  7. 제6항에 있어서,
    제2 샘플링 트랜지스터는 제1 기간 동안에 기준 전위에 있는 신호선에 접속되고, 제1 및 제2 샘플링 트랜지스터 양쪽 모두는 제1 기간 동안에 온 상태가 되어, 기준 전위는 제1 기간 동안에 제2 용량 소자의 제1 및 제2 단말에 인가되는 것을 특징으로 하는 화소 회로.
  8. 제7항에 있어서,
    신호선이 보정 기간 동안에 입력 신호 전위에 있고, 제1 샘플링 트랜지스터는 보정 기간 동안에 온 상태가 되며 제2 샘플링 트랜지스터는 보정 기간 동안에 오프 상태로 되어, 제2 샘플링 트랜지스터가 구동 트랜지스터의 게이트 단말을 플로팅 상태로 하는 동안에, 제1 샘플링 트랜지스터가 보정 기간 동안에 적어도 제2 용량 소자에 입력 신호를 샘플링하는 것을 특징으로 하는 화소 회로.
  9. 제8항에 있어서,
    부귀환 전류가 보정 기간 동안에 구동 트랜지스터의 제2 전류 단말로부터 제2 용량 소자에 흐르는 것을 특징으로 하는 화소 회로.
  10. 제1항에 있어서,
    부귀환 전류가 보정 기간 동안에 구동 트랜지스터의 제2 전류 단말로부터 제2 용량 소자에 흘러, 구동 트랜지스터에 대한 이동도를 보정하는 것을 특징으로 하는 화소 회로.
  11. 표시 장치에 있어서,
    제1항에 기재된 복수의 화소 회로와,
    기준 전위 및 입력 신호 전위를 신호선상에 공급하며 제1 및 제2 샘플링 트랜지스터에 제어 신호를 공급하도록 구성된 적어도 하나의 주사부를 포함하는 것을 특징으로 하는 표시 장치.
  12. 제11항에 기재된 표시 장치를 포함하는 것을 특징으로 하는 전자 기기.
  13. 제12항에 있어서,
    보정 기간 동안에 기준 전위로부터 게이트 단말을 차단함에 의해, 게이트 단말은 플로팅 상태가 되어, 게이트 단말의 전위는 보정 기간 동안에 구동 트랜지스터의 제2 전류 단말의 전위의 전환에 따라 전환되는 것을 특징으로 하는 전자 기기.
  14. 제13항에 있어서,
    상기 제1 샘플링 트랜지스터는 보정 기간 동안에 신호선으로부터 입력 신호를 샘플링하는 것을 특징으로 하는 전자 기기.
  15. 제12항에 있어서,
    상기 제2 샘플링 트랜지스터는 제1의 기간 동안에 기준 전위에 있는 신호선에 접속되고, 제1 및 제2 샘플링 트랜지스터 양쪽 모두는 제1 기간 동안에 온 상태가 되어, 구동 트랜지스터의 게이트 단말에 접속된 제1 용량 소자 및 제2 용량 소자를 접속하는 노드가, 제1 기간 동안에 기준 전위에 있게 되도록 하는 것을 특징으로 하는 전자 기기.
  16. 제15항에 있어서,
    상기 신호선은 보정 기간 동안에 입력 신호 전위에 있고, 제1 샘플링 트랜지스터는 보정 기간 동안에 온 상태가 되며 제2 샘플링 트랜지스터는 보정 기간 동안에 오프 상태로 되어, 제2 샘플링 트랜지스터가 구동 트랜지스터의 게이트 단말을 플로팅 상태로 하는 동안에, 제1 샘플링 트랜지스터가 보정 기간 동안에 적어도 제2 용량 소자에 입력 신호를 샘플링하는 것을 특징으로 하는 전자 기기.
  17. 제12항에 있어서,
    제1 용량 소자는 전기광학 소자 및 구동 트랜지스터의 게이트 단말과 접속되고, 제2 용량 소자는 샘플링 트랜지스터의 전류 단말에 접속된 제1 단말 및 구동 트랜지스터의 게이트 단말에 접속된 제2 단말을 구비한 것을 특징으로 하는 전자 기기.
  18. 제17항에 있어서,
    제2 샘플링 트랜지스터는 제1 기간 동안에 기준 전위에 있는 신호선에 접속되고, 제1 및 제2 샘플링 트랜지스터 양쪽 모두는 제1 기간 동안에 온 상태가 되어, 기준 전위는 제1 기간 동안에 제2 용량 소자의 제1 및 제2 단말에 인가되는 것을 특징으로 하는 전자 기기.
  19. 제18항에 있어서,
    신호선이 보정 기간 동안에 입력 신호 전위에 있고, 제1 샘플링 트랜지스터는 보정 기간 동안에 온 상태가 되며 제2 샘플링 트랜지스터는 보정 기간 동안에 오프 상태로 되어, 제2 샘플링 트랜지스터가 구동 트랜지스터의 게이트 단말을 플로팅 상태로 하는 동안에, 제1 샘플링 트랜지스터가 보정 기간 동안에 적어도 제2 용량 소자에 입력 신호를 샘플링하는 것을 특징으로 하는 전자 기기.
  20. 제19항에 있어서,
    부귀환 전류가 보정 기간 동안에 구동 트랜지스터의 제2 전류 단말로부터 제2 용량 소자에 흐르는 것을 특징으로 하는 전자 기기.
KR20157003187A 2012-08-31 2013-08-23 표시 장치 및 전자 기기 KR20150046022A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012191639A JP2014048485A (ja) 2012-08-31 2012-08-31 表示装置及び電子機器
JPJP-P-2012-191639 2012-08-31
PCT/JP2013/005000 WO2014034072A2 (en) 2012-08-31 2013-08-23 Display device and electronic apparatus

Publications (1)

Publication Number Publication Date
KR20150046022A true KR20150046022A (ko) 2015-04-29

Family

ID=49165815

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20157003187A KR20150046022A (ko) 2012-08-31 2013-08-23 표시 장치 및 전자 기기

Country Status (5)

Country Link
US (1) US20150221253A1 (ko)
JP (1) JP2014048485A (ko)
KR (1) KR20150046022A (ko)
CN (1) CN104584111B (ko)
WO (1) WO2014034072A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200096237A (ko) * 2017-12-06 2020-08-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 전자 기기, 및 동작 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6164059B2 (ja) * 2013-11-15 2017-07-19 ソニー株式会社 表示装置、電子機器、及び表示装置の駆動方法
KR101920169B1 (ko) * 2014-07-23 2018-11-19 샤프 가부시키가이샤 표시 장치 및 그 구동 방법
JP6755689B2 (ja) 2016-03-30 2020-09-16 株式会社Ｊｏｌｅｄ 表示装置
JP6706971B2 (ja) 2016-06-02 2020-06-10 株式会社Ｊｏｌｅｄ 表示装置
CN113809137A (zh) 2016-09-21 2021-12-17 索尼半导体解决方案公司 显示装置和电子设备
WO2022118458A1 (ja) * 2020-12-04 2022-06-09 シャープ株式会社 表示装置および画素回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4240059B2 (ja) 2006-05-22 2009-03-18 ソニー株式会社 表示装置及びその駆動方法
JP4600780B2 (ja) * 2007-01-15 2010-12-15 ソニー株式会社 表示装置及びその駆動方法
JP2008203478A (ja) * 2007-02-20 2008-09-04 Sony Corp 表示装置とその駆動方法
JP2010039397A (ja) * 2008-08-08 2010-02-18 Sony Corp 表示装置及び電子機器
JP2010091720A (ja) * 2008-10-07 2010-04-22 Sony Corp 表示装置、表示駆動方法
JP2010266492A (ja) * 2009-05-12 2010-11-25 Sony Corp 画素回路、表示装置、画素回路の駆動方法
JP5310244B2 (ja) * 2009-05-12 2013-10-09 ソニー株式会社 表示装置、表示方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200096237A (ko) * 2017-12-06 2020-08-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 전자 기기, 및 동작 방법

Also Published As

Publication number Publication date
WO2014034072A2 (en) 2014-03-06
JP2014048485A (ja) 2014-03-17
CN104584111A (zh) 2015-04-29
CN104584111B (zh) 2017-02-22
WO2014034072A3 (en) 2014-08-07
US20150221253A1 (en) 2015-08-06

Similar Documents

Publication Publication Date Title
JP6311613B2 (ja) 表示装置、表示装置の駆動方法、及び、電子機器
JP4737221B2 (ja) 表示装置
JP5830761B2 (ja) 表示装置及び電子機器
JP4293262B2 (ja) 表示装置、表示装置の駆動方法および電子機器
JP4508205B2 (ja) 表示装置、表示装置の駆動方法および電子機器
KR20150046022A (ko) 표시 장치 및 전자 기기
JP2015034861A (ja) 表示装置、表示装置の駆動方法、及び、電子機器
JP2010281914A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2007108380A (ja) 表示装置および表示装置の駆動方法
JP2010145446A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2015014764A (ja) 表示装置、表示装置の駆動方法、及び、電子機器
US9230475B2 (en) Display device and electronic apparatus
JP6263752B2 (ja) 表示装置、表示装置の駆動方法、及び、電子機器
JP2012022168A (ja) 有機ｅｌ表示装置、有機ｅｌ表示装置の製造方法、及び、電子機器
JP2010145581A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2012058634A (ja) 表示装置、表示装置の駆動方法、及び、電子機器
JP5494032B2 (ja) 表示装置、表示装置の駆動方法、及び、電子機器
JP2010008718A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2012168358A (ja) 表示装置、表示装置の駆動方法、及び、電子機器
JP2012141525A (ja) 表示装置及び電子機器
JP2013097100A (ja) 表示装置の駆動回路、表示装置、及び、電子機器
JP2015079107A (ja) 表示装置、表示装置の駆動方法、及び、電子機器
KR20190040187A (ko) 표시 장치 및 전자 기기
US20140218270A1 (en) Display device, driving method of display device, and electronic apparatus
JP2011209615A (ja) 表示装置、表示装置の駆動方法、及び、電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application