JP5310244B2 - 表示装置、表示方法 - Google Patents
表示装置、表示方法 Download PDFInfo
- Publication number
- JP5310244B2 JP5310244B2 JP2009115197A JP2009115197A JP5310244B2 JP 5310244 B2 JP5310244 B2 JP 5310244B2 JP 2009115197 A JP2009115197 A JP 2009115197A JP 2009115197 A JP2009115197 A JP 2009115197A JP 5310244 B2 JP5310244 B2 JP 5310244B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signal value
- transistor
- capacitor
- pixel circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 16
- 239000011159 matrix material Substances 0.000 claims abstract description 19
- 239000003990 capacitor Substances 0.000 claims description 195
- 230000002194 synthesizing effect Effects 0.000 abstract description 6
- 238000005070 sampling Methods 0.000 description 190
- 101150082606 VSIG1 gene Proteins 0.000 description 143
- 238000005401 electroluminescence Methods 0.000 description 116
- 102100022203 Tumor necrosis factor receptor superfamily member 25 Human genes 0.000 description 28
- 239000004973 liquid crystal related substance Substances 0.000 description 27
- 101100153525 Homo sapiens TNFRSF25 gene Proteins 0.000 description 26
- 230000008859 change Effects 0.000 description 23
- 238000010586 diagram Methods 0.000 description 21
- 230000004048 modification Effects 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- 239000008186 active pharmaceutical agent Substances 0.000 description 10
- 230000008878 coupling Effects 0.000 description 9
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 238000003860 storage Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 7
- 238000002360 preparation method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 3
- 108010060408 Member 25 Tumor Necrosis Factor Receptors Proteins 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
- G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
- G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
なお、ここでは1つの画素回路しか示していないが、実際の表示装置では、図示するような画素回路がm×nのマトリクス状に配列され、各画素回路が水平セレクタ101、ライトスキャナ102により選択されて駆動されるものである。
駆動トランジスタTd及び有機EL素子1は、電源電位Vccと接地電位の間で直列に接続されている。またサンプリングトランジスタTs及び保持容量Csは、駆動トランジスタTdのゲートに接続されている。駆動トランジスタTdのゲート・ソース間電圧をVgsで表わしている。
書込制御線WSLを非選択状態とすると、信号線DTLと駆動トランジスタTdとは電気的に切り離されるが、駆動トランジスタTdのゲート電位は保持容量Csによって安定に保持される。そして電源電位Vccから接地電位に向かって駆動電流Idsが駆動トランジスタTd及び有機EL素子1に流れる。
このとき電流Idsは、駆動トランジスタTdのゲート・ソース間電圧Vgsに応じた値となり、有機EL素子1はその電流値に応じた輝度で発光する。
つまりこの画素回路の場合、保持容量Csに信号線DTLからの信号値電位を書き込むことによって駆動トランジスタTdのゲート印加電圧を変化させ、これにより有機EL素子1に流れる電流値をコントロールして発色の階調を得る。
但し、Idsは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Wはチャネル幅、Lはチャネル長、Coxはゲート容量、Vthは駆動トランジスタTdの閾値電圧を表している。
さらに1階調分の電圧は白表示時と黒表示時の電圧(最大信号値電圧と最小信号値電圧)の差分と階調数で決定される。白表時時と黒表示時の電圧を変えずに階調数が増加すると1階調分の電圧も小さくなってしまい、信号ドライバの偏差等のバラツキによって画にはスジとなって現れてしまう。
その対策として最大信号値電圧と最小信号値電圧の差分を大きく設定すればいいが、その分信号ドライバの消費電力が増加してしまい、低コストという点では不利となる。
[1.有機EL表示装置の構成]
[2.画素回路及び動作]
<2−1 第1の実施の形態>
<2−2 第2の実施の形態>
<2−3 第3の実施の形態>
<2−4 第4の実施の形態>
<2−5 第5の実施の形態>
<2−6 第6の実施の形態>
<2−7 第7の実施の形態>
<2−8 第8の実施の形態>
<2−9 第9の実施の形態>
<2−10 第10の実施の形態>
<2−11 第11の実施の形態>
<2−12 第12の実施の形態>
[3.液晶表示装置への適用例]
<3−1 第13の実施の形態>
<3−2 第14の実施の形態>
<3−3 第15の実施の形態>
[4.変形例]
第1〜第12の実施の形態として、有機EL表示装置の例を説明するが、これらの実施の形態の有機EL表示装置の基本的な構成を図1に示す。なお、実施の形態によっては、全体構成が図1とは異なる場合があるが、異なる点についてはその都度説明する。
図示のように、有機EL表示装置は、多数の画素回路10が列方向と行方向(m行×n列)にマトリクス状に配列された画素アレイ20を有する。なお、画素回路10のそれぞれは、R(赤)、G(緑)、B(青)のいずれかの発光画素となり、各色の画素回路10が所定規則で配列されてカラー表示装置が構成される。
また水平セレクタ11により選択され、表示データとしての輝度信号の信号値(階調値)に応じた電圧を画素回路10に供給する信号線DTL1、DTL2・・・が、画素アレイ上で列方向に配されている。信号線DTL1、DTL2・・・は、画素アレイ20においてマトリクス配置された画素回路10の列数分だけ配される。
書込制御線WSL2(WSL2−1,WSL2−2・・・)は第2ライトスキャナ13により駆動される。第2ライトスキャナ13は、設定された所定のタイミングで、行状に配設された各書込制御線WSL2−1,WSL2−2・・・に順次、走査パルスWS2(WS2−1,WS2−2・・・)を供給して、画素回路10を行単位で線順次走査する。
なお第1,第2ライトスキャナ12,13は、クロックck及びスタートパルスspに基づいて、走査パルスWS1、WS1のタイミングを設定する。
ここで、水平セレクタ11は1水平期間に信号値Vsig1,Vsig2を出力する。
そして信号ドライバの出力可能な階調数は、64階調、128階調、256階調などに設計され、最大電圧値から最小電圧値までの電圧範囲も所定に設計されている。
各階調毎の信号値電圧の差は、最大電圧値から最小電圧値までの電圧範囲を階調数で割ったものとなる。
階調数を多くして、高い色再現性を実現するには、高性能な信号ドライバを採用して、出力階調数を多くする必要があった。また、1階調分の電圧差が小さくなると、信号ドライバのバラツキの悪影響が出やすいため、最大電圧値から最小電圧値までの電圧範囲を広くする必要もあった。
このため、水平セレクタの各信号線DTLに対する信号ドライバは、それぞれx階調(例えば256階調等)としたままで、1水平期間に信号値Vsig1,Vsig2を出力するようにする。信号値Vsig1,Vsig2はともに、x階調におけるいずれかの電圧値である。
そして、画素回路10側で、信号値Vsig1,Vsig2を合成する。例えば画素回路10は、1水平期間内に入力される信号値Vsig1,Vsig2の差分と、画素回路10内に存在する容量の比により、信号値Vsig1,Vsig2を合成して表示用信号値を生成する。そして、その表示用信号値に応じて発光動作を行う。
つまり、2つの信号値Vsig1,Vsig2の組合せにより、(x階調×(x−1)階調)分の階調数の階調表示ができるようにするものである。例えば信号ドライバの出力階調数が64階調であるとしたら、64×63=4032階調の表示ができる。
また第1ライトスキャナ12,第2ライトスキャナ13、更には後述する実施の形態で述べるドライブスキャナ14、制御スキャナ20〜25,30〜35は、それぞれ請求項でいう走査線駆動部の要素となる。
また信号線DTLが請求項でいう信号線に相当する。
また書込制御線WSL1、WSL2、及び後述する実施の形態で述べる電源制御線DSL、制御線L20〜L25,L30〜L35は、それぞれ請求項でいう走査線に相当する。
<2−1 第1の実施の形態>
以下、各実施の形態について説明していく。第1〜第6の実施の形態における画素回路10は、基本的には次の構成要素を有する。
また、一端が、駆動トランジスタTdのゲートノードへの表示用信号値の入力点とされる少なくとも1つの容量(例えば容量C2)を備える。
また容量C2の一端と信号線DTLの間に接続されるとともに、第1の走査線(書込制御線WSL1)の電位(走査パルスWS1)で導通制御される第1のスイッチ素子としてのサンプリングトランジスタTs1を備える。
また、容量C2の他端と信号線DTLの間に接続されるとともに、第2の走査線(書込制御線WSL2)の電位(走査パルスWS2)で導通制御される第2のスイッチ素子としてのサンプリングトランジスタTs2を有する。
そして走査線駆動部としての第1,第2ライトスキャナ12、13は、信号線DTLに信号値Vsig1が出力されているときに、第1,第2のスイッチ素子であるサンプリングトランジスタTs1、Ts2を導通させる。これにより容量C2の両端に、信号値Vsig1を入力する。さらに第1,第2ライトスキャナ12、13は、信号線DTLに信号値Vsig2が出力されているときに、第2のスイッチ素子であるサンプリングトランジスタTs2のみを導通させて、容量C2の他端に信号値Vsig2を入力する。これにより、駆動トランジスタTdのゲートノードへの入力点に、信号値Vsig1,Vsig2が合成された表示用信号値が得られるようにするものである。
図2に画素回路10の構成例を示している。この画素回路10が、図1の構成における画素回路10のようにマトリクス配置される。なお、図2では簡略化のため、信号線DTLと書込制御線WSL1,WSL2が交差する部分に配される1つの画素回路10のみを示している。
駆動トランジスタTdのドレイン・ソースは、有機EL素子1のアノードと電源Vccラインの間に接続されている。
容量C1,C2は、駆動トランジスタTdのゲートノードと電源Vccラインの間に直列接続されている。容量C1,C2の接続点をA点としている。
容量C1、C2の直列接続でゲート・ソース間電圧Vgsの保持容量を構成する。
サンプリングトランジスタTs1は、そのドレインとソースが、駆動トランジスタTdのゲートノードと信号線DTLの間に接続されている。またサンプリングトランジスタTs1のゲートは書込制御線WSL1に接続されている。
サンプリングトランジスタTs2は、そのドレインとソースが、A点と信号線DTLの間に接続されている。またサンプリングトランジスタTs2のゲートは書込制御線WSL2に接続されている。
pチャネルTFTによる駆動トランジスタTdのソースは電源Vccに接続されており、常に飽和領域で動作するように設計されているので、駆動トランジスタTdは上述した(数1)に示した値を持つ定電流源となる。
有機EL素子1に流れる電流は、駆動トランジスタTdのゲート・ソース間電圧に応じた値となり、有機EL素子1はその電流値に応じた輝度で発光する。そして、後述するように表示用信号値が駆動トランジスタTdのゲートノードに書き込まれることにより、駆動トランジスタTdのゲート印加電圧を変化させ、これにより有機EL素子1に流れる電流値をコントロールして発色の階調を得る。つまり表示用信号値に応じた階調の発光がなされる。
図3により動作を説明する。
図3では、第1,第2ライトスキャナ12、13によって書込制御線WSL1、WSL2に与えられる走査パルスWS1,WS2を示している。
またDTL入力信号として、水平セレクタ11が信号線DTLに与える信号値電圧を示している。図示のように水平セレクタ11は、1水平期間内に、1つの画素に対する信号値として、信号値Vsig1,Vsig2を順次、信号線DTLに出力する。
また、図3では駆動トランジスタTdのゲート電圧の変化と、ドレイン電圧(有機EL素子1のアノード電圧)の変化を実線で示し、点線で、A点の電圧変化を示している。
水平セレクタ11が信号線DTLに信号値Vsig1という電位を供給している期間として、時点t1に走査パルスWS1,WS2は共にHレベルとされ、サンプリングトランジスタTs1、Ts2をオンとする。
これにより駆動トランジスタTdのゲートに信号値Vsig1という電位が書き込まれる。駆動トランジスタTdのゲート電位がVsig1となることで、ゲート・ソース間電圧Vgsの値に変化が生じ、有機EL素子1のアノード電位は図示するように電位Vxととなる。
なお、サンプリングトランジスタTs2もオンのため、A点についても信号値Vsig1が書き込まれている。つまり容量C2の両端が信号値Vsig1となる。
なおサンプリングトランジスタTs2についてはオン状態を継続させるのではなくてもよい。即ち時点t2でサンプリングトランジスタTs1、Ts2を同時にオフし、時点t3に信号線電位が信号値Vsig2となってから、サンプリングトランジスタTs2のみをオンしてもよい。
いずれにしても、時点t3で信号線電位が信号値Vsig2となった後、サンプリングトランジスタTs2のみがオンするようにする。
この時の駆動トランジスタTdのゲートの電圧変化分(ΔV)は、次の(数2)で示される値となる。
ここで「Cg」は駆動トランジスタTdのゲートから見える容量として、ゲートと固定電位間の容量のうち、容量C2以外の全容量としている(図2に破線で示す)。
この動作によりゲート・ソース間電圧Vgsが再び変化するので、有機EL素子1のアノード電位は再び変化し、一定時間経過後に電位Vyとなる。そして時点t4で走査パルスWS2をLレベルとしてサンプリングトランジスタTs2をオフし、信号書き込みを終了する。
つまりVsig1とVsig2という信号電圧を合成して新たな表示用信号値(Vsig1+ΔV)を画素内の駆動で作成したと言うことができる。
換言すれば水平セレクタ11内の信号ドライバの出力数を増やさずに、階調を増やすことができるということである。
信号値として出力される1階調の電圧幅がVwであるとする。水平セレクタ11は、信号値Vsig1,Vsig2として、この電圧幅Vwで設定された電圧値Va,Vb,Vc・・・を出力する。
単に信号値自体で階調が決まるとすると、信号値Vsig=Vaのときは階調La、信号値Vsig=Vbのときは階調Lbというようになる。
ところが本例の場合は、信号値Vsig2、Vsig1の値の組合せによりΔVの値が決められることで、信号値の1段階で表現される1階調内を、より細かな階調に細分化できる。図に例示するように、信号値Vsig2、Vsig1の値の組合せでΔVの値をΔV1,ΔV2,ΔV3等とコントロールすることで、階調La,Lbの間を細分化した階調Lab1,Lab2,Lab3等の階調表現が可能となる。
このように、水平セレクタ11の信号ドライバの出力階調数を越えた、より多階調の表示階調表現が可能となる。
例えば階調Laの発光を行わせる際には、水平セレクタ11は、信号値Vsig1=Vsig2=Vaとすればよいことになる。このことは、後述する各実施の形態についても同様である。
また、比較的大きなVsig2、Vsig1の値で1階調分の電圧を表現することが可能であるので、階調数が増加しても最大信号電圧を高くする必要がなく、信号ドライバの低コスト化が実現できる。
第2の実施の形態の画素回路10を図5に示す。
この場合、容量C2の一端は駆動トランジスタTdのゲートノードに接続され、他端はサンプリングトランジスタTs2に接続される。
容量C1は、一端が駆動トランジスタTdのゲートノードに接続され、他端は電源Vccラインに接続されている。
即ち、上記第1の実施の形態では、容量C1、C2の直列接続で保持容量を構成していたのに対して、この第2の実施の形態では、ゲート・ソース間電圧Vgsの保持容量は容量C1のみで構成している点が異なっている。
その後、第1ライトスキャナ12は時点t2でサンプリングトランジスタTs1をオフし、水平セレクタ11は時点t3で信号線電位をVsig1からVsig2へ変化させる。
そのA点の電圧変化が容量C2を介して駆動トランジスタTdのゲートに入力される。
ゲート電圧はVsig1+ΔVとなる。
この場合のゲート電圧の変化量ΔVは、次の(数3)で表される。
この場合の「Cg」は駆動トランジスタTdのゲートと固定電位間の容量のうち、容量C1,C2を除いたものとしている。
また、この第2の実施の形態の例は、第1の実施の形態に比較してΔVの値が容量C1、C2、Cgで決定されるため、小さな電圧を表現しやすいという利点がある。またサンプリングトランジスタTs1、Ts2のリーク電流によって駆動トランジスタTdのゲート電位が変動しにくいという利点がある。
第3の実施の形態を図6,図7で説明する。
これは閾値補正機能を有する画素回路に本発明を適用した場合の一例である。
この画素回路10は、有機EL素子1、駆動トランジスタTd、サンプリングトランジスタTs1、Ts2、容量C1,C2による図2の構成に加えて、nチャネルTFTによるスイッチングトランジスタT20,T21,T22、及び容量C3を設けている。
また走査線駆動部として、第1,第2ライトスキャナ12、13に加えて制御スキャナ20,21,22を設けている。
容量C1,C2は、容量C3を介して駆動トランジスタTdのゲートノードと電源Vccラインの間に直列接続されている。
サンプリングトランジスタTs1は、そのドレインとソースが、容量C3と信号線DTLの間に接続されている。
サンプリングトランジスタTs2は、そのドレインとソースが、容量C1,C2の接続点であるA点と、信号線DTLの間に接続されている。
また第1,第2ライトスキャナ12,13、制御スキャナ20,21,22は、クロックck及びスタートパルスspに基づいて、走査パルスWS1、WS2、制御パルスP20,P21,P22のタイミングを設定する。
スイッチングトランジスタT21は、そのドレイン・ソースが、駆動トランジスタTdのゲート・ドレイン間に接続されている。このスイッチングトランジスタT21のゲートは制御線L21に接続され、従ってスイッチングトランジスタT21は制御スキャナ21からの制御パルスP21によって導通制御される。
スイッチングトランジスタT22は、そのドレイン・ソースが、駆動トランジスタTdと有機EL素子1のアノード間に接続されている。このスイッチングトランジスタT22のゲートは制御線L22に接続され、従ってスイッチングトランジスタT22は制御スキャナ22からの制御パルスP22によって導通制御される。
時点t10までは前フレームの発光が行われている。そして時点t10〜t18までの非発光期間において、時点t18以降の今回のフレームの発光のための動作が行われる。
時点t10で、制御スキャナ22が制御パルスP22をLレベルとし、スイッチングトランジスタT22をオフとする。これにより有機EL素子1への電流が止められ、消光される。
この期間では、スイッチングトランジスタT20、T21,T22はそれぞれオン状態であり、容量C2,C3の中点電位(B点)が基準電圧Vofsに収束するように急上昇する。
一方、容量C3の電荷はスイッチングトランジスタT21,T22を通じて引き出され、有機EL素子1のアノード電位まで急低下する。すなわち、容量C3の両極間電圧は拡大する。この動作が容量C3の保持電圧をリセットする動作となる。
即ち、オン状態にある駆動トランジスタTdのドレイン電流がスイッチングトランジスタT21を通じて容量C3に流れ込む。これに伴い容量C3の保持電圧が小さくなる。
但し、容量C2,C3の中点電位(B点)は基準電圧Vofsのままである。一方、駆動トランジスタTdのゲート電圧は、容量C3の保持電圧の低下に伴って上昇する。
結果的に、容量C3には、電流駆動素子として機能する駆動トランジスタTdに固有の閾値電圧Vthの補正に必要な電圧が格納される。
時点t14では、制御パルスP20、P21がLレベルとなり、スイッチングトランジスタT20、T21がオフして閾値補正が終了される。
水平セレクタ11が信号線DTLに信号値Vsig1を供給している時点t15で、走査パルスWS1,WS2がHレベルとされ、サンプリングトランジスタTs1、Ts2がオンとされる。
これにより、図中、A点、B点に信号値Vsig1が書き込まれる。
そして時点t16では、走査パルスWS1がLレベルとなり、サンプリングトランジスタTs1がオフで、サンプリングトランジスタTs2のみがオンを継続する。そして水平セレクタ11が信号線DTLに信号値Vsig2を供給することで、図6のA点に信号値Vsig2が入力される。A点の電位がVsig1からVsig2へと変化することで、その変動量が容量C2を介して、B点に入力される。なお容量C3には、閾値補正動作による電圧が保持されている。
この場合、駆動トランジスタTdは、この場合のゲート・ソース間電圧Vgs=Vsig1+ΔVに応じて上述の(数1)に示す電流をEL素子に流し、有機EL素子1は、表示用信号値Vsig1+ΔVに応じた階調の発光を行う。また、容量C3に保持された閾値電圧Vthを基準として表示用信号値Vsig1+ΔVが与えられることになるため、画素毎の駆動トランジスタTdの閾値電圧Vthのバラツキの影響をキャンセルした発光動作が行われることになる。
又この場合、閾値補正動作により、閾値電圧Vthのバラツキの影響を受けない表示動作が実現できる。
さらに、容量C3を2つの容量の直列接続で構成し、その一方(ゲートから遠い側の容量)に、上記例の容量C2の機能を持たせるようにしても良い。
また、図6では制御スキャナ20,21を別体のスキャナとしているが、1つのスキャナを共用することもできる。例えば1つの制御スキャナ20及び制御線L20で、スイッチングトランジスタT20,T21の導通制御を行うようにしても良い。
第4の実施の形態を図8〜図11を用いて説明する。
これは、駆動トランジスタTdとしてnチャネルTFTを用いるとともに、閾値補正を行う場合の例である。
また走査線駆動部として、第1,第2ライトスキャナ12、13に加えて制御スキャナ23,24,25を設けている。
容量C1,C2は、駆動トランジスタTdのゲート・ソース間に直列接続されている。
サンプリングトランジスタTs1は、そのドレインとソースが、駆動トランジスタTdのゲートと信号線DTLの間に接続されている。
サンプリングトランジスタTs2は、そのドレインとソースが、容量C1,C2の接続点であるA点と、信号線DTLの間に接続されている。
また第1,第2ライトスキャナ12,13、制御スキャナ23,24,25は、クロックck及びスタートパルスspに基づいて、走査パルスWS1、WS2、制御パルスP23,P24,P25のタイミングを設定する。
スイッチングトランジスタT24は、そのドレイン・ソースが、駆動トランジスタTdのソースと固定の固定電位Vssの間に接続される。このスイッチングトランジスタT24のゲートは制御線L24に接続され、従ってスイッチングトランジスタT24は制御スキャナ24からの制御パルスP24によって導通制御される。
スイッチングトランジスタT25は、そのドレイン・ソースが、駆動トランジスタTdと電源電位Vccの間に接続されている。このスイッチングトランジスタT25のゲートは制御線L25に接続され、従ってスイッチングトランジスタT25は制御スキャナ25からの制御パルスP25によって導通制御される。
時点t20までは前フレームの発光が行われている。そして時点t20〜t29までの非発光期間において、時点t29以降の今回のフレームの発光のための動作が行われる。
このため駆動トランジスタTdのゲート・ソース間電圧に応じた電流が有機EL素子1に流されて発光している。
時点t20で、制御スキャナ25が制御パルスP25をHレベルとし、スイッチングトランジスタT25をオフとする。これにより有機EL素子1への電流が止められ、消光される。
即ち、スイッチングトランジスタT24がオンされることで、駆動トランジスタTdのソース電位(有機EL素子1のアノード電位)が固定電位Vssまで下がる。またスイッチングトランジスタT23がオンされることで駆動トランジスタTdのゲート電位が基準電位Vofsまで下がる。その後、時点t23でスイッチングトランジスタT24がオフとされる。なお、Vss<Vofs−Vthと設定されている。
Vss<Vofs−Vthと設定されていることで、駆動トランジスタTdはオン状態となっている。このとき駆動トランジスタTdのゲート・ソース間電圧Vgsは、Vofs−Vssという値をとり、それに応じた電流が流れることになる。
ここで、有機EL素子1の等価回路は図のようにダイオードと容量で表される。アノード電位Vel≦Vcat+Vthel(有機EL素子1の閾値電圧)である限り、つまり有機EL素子1のリーク電流が駆動トランジスタTdに流れる電流よりもかなり小さい限り、駆動トランジスタTdの電流は容量C2、Celを充電するために使われる。
このときスイッチングトランジスタT24はオフであって、駆動トランジスタTdのドレイン電流の電流路が遮断される為、有機EL素子1にかかる電圧Velは時間と共に上昇してゆく。
一定時間経過後、駆動トランジスタTdのゲート・ソース間電圧Vgsは閾値電圧Vthをとる。このとき有機EL素子1にかかる電圧Vel=Vofs−Vth≦Vcat+Vthelとなっている。
そしてゲート・ソース間に表れた電位差である駆動トランジスタTdの閾値電圧Vthは容量C1、C2に保持されることになる。
水平セレクタ11が信号線DTLに信号値Vsig1を供給している時点t26で、走査パルスWS1,WS2がHレベルとされ、サンプリングトランジスタTs1、Ts2がオンとされる。このときの等価回路を図10(a)に示す。図のように、駆動トランジスタTdのゲート及びA点に信号値Vsig1が書き込まれる。
そして時点t27では、走査パルスWS1がLレベルとなり、サンプリングトランジスタTs1がオフで、サンプリングトランジスタTs2のみがオンを継続する。等価回路を図10(b)に示す。
このときに水平セレクタ11が信号線DTLに信号値Vsig2を供給することで、図10(b)のA点に信号値Vsig2が入力される。A点の電位がVsig1からVsig2へと変化することで、容量C1、C2を介して駆動トランジスタTdのゲートにΔVという電圧が入力される。
この場合、表示用信号値(Vsig1+ΔV)としてのΔVは、
そして時点t29で制御パルスP25によってスイッチングトランジスタT25がオンとされることで有機EL素子1の発光が開始される。
この場合、駆動トランジスタTdは、この場合のゲート・ソース間電圧Vgs=Vsig1+ΔVに応じて上述の(数1)に示す電流をEL素子に流し、有機EL素子1は、表示用信号値Vsig1+ΔVに応じた階調の発光を行う。また、ゲート・ソース間に保持された閾値電圧Vthを基準として表示用信号値Vsig1+ΔVが与えられることになるため、画素毎の駆動トランジスタTdの閾値電圧Vthのバラツキの影響をキャンセルした発光動作が行われることになる。
又この場合、閾値補正動作により、閾値電圧Vthのバラツキの影響を受けない表示動作が実現できる。
この場合、時点t27からサンプリングトランジスタTs2のみがオンとされて信号値Vsig2を書き込んでいるときに、時点t27−2として、制御パルスP25をLレベルとし、スイッチングトランジスタT25をオンとする。これによって電源Vccから電流を流し、駆動トランジスタTdのソース電圧を上昇させ、移動度補正を行っている。
そして、閾値補正機能、移動度補正機能を有する画素回路においても少ない信号階調数で多くの階調を表現できるため、信号ドライバの低コスト化が可能となり、高い色再現性も実現できる。
例えばサンプリングトランジスタTs1、Ts2をオンとして信号値Vsig1を入力しているときのみに、スイッチングトランジスタT25をオンとして移動度補正を行ってもよい。
また、信号値Vsig1を入力しているときと、信号値Vsig2を入力しているときのそれぞれにスイッチングトランジスタT25をオンとして移動度補正を行ってもよい。
第5の実施の形態を図12,図13で説明する。
この画素回路10は、nチャネルTFTによる駆動トランジスタTd、サンプリングトランジスタTs1、Ts2と、容量C1,C2と、有機EL素子1を備えている。
また走査線駆動部として、第1,第2ライトスキャナ12、13に加えてドライブスキャナ14が設けられる。
ドライブスキャナ14は電源制御線DSLを駆動する。なお電源制御線DSLは、図1の書込制御線WSL1、WSL2と同様に、画素アレイ20においてマトリクス配置された画素回路10の行数分だけ配される。
なお第1,第2ライトスキャナ12,13、ドライブスキャナ14は、クロックck及びスタートパルスspに基づいて、走査パルスWS1、WS2、電源パルスDSのタイミングを設定する。
容量C1,C2は、駆動トランジスタTdのゲート・ソース間に直列接続されている。
サンプリングトランジスタTs1は、そのドレインとソースが、駆動トランジスタTdのゲートと信号線DTLの間に接続されている。
サンプリングトランジスタTs2は、そのドレインとソースが、容量C1,C2の接続点であるA点と、信号線DTLの間に接続されている。
まず水平セレクタ11は信号線DTLに対し、図のDTL入力信号として示すように、1水平期間において基準電位Vofs、信号値Vsig1、Vsig2を順次出力するものとされる。
時点t30までは前フレームの発光が行われている。そして時点t30〜t36までの非発光期間において、時点t36以降の今回のフレームの発光のための動作が行われる。
このため駆動トランジスタTdのゲート・ソース間電圧に応じた電流が有機EL素子1に流されて発光している。
時点t32で電源パルスDS=駆動電圧Vccとされて閾値補正が開始される。
このとき、ソース電圧が上昇し、ゲート・ソース間電圧Vgs=閾値電圧Vthとなる。その後、時点t33で走査パルスWSをLレベルとし、閾値補正を終了する。
水平セレクタ11が信号線DTLに信号値Vsig1を供給している時点t34で、走査パルスWS1,WS2がHレベルとされ、サンプリングトランジスタTs1、Ts2がオンとされる。従って駆動トランジスタTdのゲート及び図12のA点に信号値Vsig1が書き込まれる。
そして時点t35では、走査パルスWS1がLレベルとなり、サンプリングトランジスタTs1がオフで、サンプリングトランジスタTs2のみがオンを継続する。
この状態で水平セレクタ11が信号線DTLに信号値Vsig2を供給することで、A点に信号値Vsig2が入力される。A点の電位がVsig1からVsig2へと変化することで、容量C1、C2を介して駆動トランジスタTdのゲートにΔVという電圧が入力される。
つまりこの場合も、表示用信号値(Vsig1+ΔV)が形成される。
なお、この信号値書込の際に、駆動電圧Vccが与えられており、駆動トランジスタTdが電流を流すことでソース電圧を上昇させ、移動度補正も行なわれている。
又この場合、閾値補正動作、移動度補正動作により、閾値電圧Vthや移動度のバラツキの影響を受けない表示動作が実現できる。
また、図12の画素回路構成は、駆動トランジスタTd及びサンプリングトランジスタTs1、Ts2の全てがnチャネル型のTFTにより構成される。このためTFT作成において従来のアモルファスシリコン(a−Si)プロセスを用いることが可能になり、TFT基板の低コスト化や大画面化という点で有利となる。
第6の実施の形態の画素回路10を図14に示す。
これは、上記第5の実施の形態の回路構成を、図5に示した第2の実施の形態と同様の考え方で変形したものである。
サンプリングトランジスタTs1は、そのドレインとソースが、駆動トランジスタTdのゲートと信号線DTLの間に接続されている。
サンプリングトランジスタTs2は、そのドレインとソースが、容量C2と信号線DTLの間に接続されている。
そして時点t35では、走査パルスWS1がLレベルとなり、サンプリングトランジスタTs1がオフで、サンプリングトランジスタTs2のみがオンを継続する。
この状態で水平セレクタ11が信号線DTLに信号値Vsig2を供給することで、A点に信号値Vsig2が入力される。A点の電位がVsig1からVsig2へと変化することで、容量C2を介して駆動トランジスタTdのゲートにΔVという電圧が入力される。つまりこの場合も、表示用信号値(Vsig1+ΔV)がゲートノードに形成されることになる。
この第6の実施の形態でも、第5の実施の形態と同様の効果が得られる。
続いて第7の実施の形態を説明する。
なお、以下説明していく第7〜第12の実施の形態における画素回路10は、基本的には次の構成要素を有する。
また一端が信号線DTLに接続されるとともに、第1の走査線(書込制御線WSL1)の電位(走査パルスWS1)で導通制御される第1のスイッチ素子としてのサンプリングトランジスタTs1を備える。
また第1の容量として容量C1を備える。
また、一端が、駆動トランジスタTdのゲートノードへの表示用信号値の入力点となる第2の容量として容量C2を備える。
また、一端と他端が、それぞれ第1の容量(C1)の一端と、第2の容量(C2)の一端との間に接続された第2のスイッチ素子としてのサンプリングトランジスタTs2を備える。このサンプリングトランジスタTs2は、一端と他端の一方が第1のスイッチ素子(サンプリングトランジスタTs1)の他端と接続されているとともに、第2の走査線(書込制御線WSL2)の電位(走査パルスWS2)で導通制御される。
次に信号線DTLに信号値Vsig2が出力されているときに、サンプリングトランジスタTs1のみを導通させて、第1の容量(C1)の一端もしくは第2の容量(C2)の一端のいずれか一方に、信号値Vsig2を入力する。
その後、サンプリングトランジスタTs2のみを導通させて、第1の容量(C1)の一端と第2の容量(C2)の一端を接続することで、上記入力点に、信号値Vsig1,Vsig2が合成された表示用信号値が得られるようにする。
図15に画素回路10の構成例を示している。
この画素回路10は、有機EL素子1と、2個の容量C1,C2と、サンプリングトランジスタTs1,Ts2と、駆動トランジスタTdとを有する。サンプリングトランジスタTs1,Ts2はnチャネル薄膜トランジスタ(TFT)とされ、駆動トランジスタTdはpチャネルTFTとされている。
駆動トランジスタTdのドレイン・ソースは、有機EL素子1のアノードと電源Vccラインの間に接続されている。
容量C2は、駆動トランジスタTdのゲートノードと電源Vccラインの間に接続されている。容量C2の一端をB点としている。
容量C1は、サンプリングトランジスタTs1、Ts2の接続点と電源Vccラインの間に接続されている。容量C1の一端をA点としている。
容量C2は駆動トランジスタTdのゲート・ソース間電圧Vgsの保持容量を構成する。
サンプリングトランジスタTs1は、そのドレインとソースが、A点と信号線DTLの間に接続されている。このサンプリングトランジスタTs1のゲートは書込制御線WSL1に接続されている。
サンプリングトランジスタTs2は、そのドレインとソースが、A点とB点に接続されている。このサンプリングトランジスタTs2のゲートは書込制御線WSL2に接続されている。
図16では、第1,第2ライトスキャナ12、13によって書込制御線WSL1、WSL2に与えられる走査パルスWS1,WS2を示している。
またDTL入力信号として、水平セレクタ11が信号線DTLに与える信号値電圧を示している。図示のように水平セレクタ11は、1水平期間内に、1つの画素に対する信号値として、信号値Vsig1,Vsig2を順次、信号線DTLに出力する。
また、駆動トランジスタTdのゲート電圧の変化と、ドレイン電圧(有機EL素子1のアノード電圧)の変化を実線で示し、点線で、A点の電圧変化を示している。
水平セレクタ11が信号線DTLに信号値Vsig1を供給している期間として、時点t41に走査パルスWS1,WS2は共にHレベルとされ、サンプリングトランジスタTs1、Ts2をオンとする。
これにより駆動トランジスタTdのゲート(B点)及びA点に信号値Vsig1という電位が書き込まれる。駆動トランジスタTdのゲート電位がVsig1となることで、ゲート・ソース間電圧Vgsの値に変化が生じ、有機EL素子1のアノード電位は図示するように電位Vxとなる。
なお、サンプリングトランジスタTs1についてはオン状態を継続させなくてもよい。即ち時点t42でサンプリングトランジスタTs1、Ts2を同時にオフし、時点t43に信号線電位が信号値Vsig2となってから、サンプリングトランジスタTs1のみをオンするようにしてもよい。
いずれにしても、時点t43で信号線電位が信号値Vsig2となった後、サンプリングトランジスタTs1のみがオンの状態となるようにする。
一定期間後の時点t44で、走査パルスWS1をLレベルとし、サンプリングトランジスタTs1をオフとする。
このときの駆動トランジスタTdのゲートの電圧変化分(ΔV)は、次の(数6)で示される値となる。
(数6)から分かるように、電圧変化分ΔVはC1、C2、Cg、及び信号値Vsig1,Vsig2の差分から構成されており、このときの駆動トランジスタTdのゲート・ソース間電位はVsig1+ΔVとなる。
また、ΔVの値は容量C1、C2とCgによって決定されるため、1階調分の電圧が小さくなっても比較的大きなVsig2、Vsig1の値で1階調分の電圧を表現することが可能となる。このため階調数が増加しても最大信号電圧を高くする必要がなく、信号ドライバの低コスト化が実現できる。
この図17は、基本的な動作は上記図16と同様であるが、サンプリングトランジスタTs1、Ts2を制御する走査パルスWSを共通化するものである。
図のように、或る画素回路10に対し、時点t41〜t44に、サンプリングトランジスタTs1がオンとされるように走査パルス(PL2)が供給される。また時点t41〜t44にサンプリングトランジスタTs2がオンとされるように走査パルス(PL1)が供給される。さらに、時点t45以降でサンプリングトランジスタTs2がオンとされるように、走査パルス(PL2)が供給される。
この波形図からわかるように、サンプリングトランジスタTs1、Ts2に与えられる走査パルスは、1H期間ずれたものとなっている。
例えば2行目の画素回路10−21、10−22、10−23・・・に注目すると、書込制御線WSL−2とWSL−3が導入されている。書込制御線WSL−2は、この画素回路10−21、10−22、10−23・・・におけるサンプリングトランジスタTs1のゲートに接続される。書込制御線WSL−1は、この画素回路10−21、10−22、10−23・・・におけるサンプリングトランジスタTs2のゲートに接続される。
また画素回路10−21に対して時点t41からサンプリングトランジスタTs2に与えられる走査パルスPL1は、その画素回路10の次の行の画素回路10−31における時点t40でサンプリングトランジスタTs1に与えられる走査パルスPL1と同じパルスである。なお、各画素回路10において、発光期間中である時点t40の走査パルスPL1でサンプリングトランジスタTs1がオンとなるが、これは画素動作には影響ない。A点の電位は変化するが、サンプリングトランジスタTs2はオフであり、ゲート電位に影響を与えないためである。そして、その後の時点t41で、その画素回路10に対する信号値Vsig1が入力されるためである。
これによっても図16の場合と同様の動作を実現できる。その上で、ライトスキャナ12を1つ設ければよいことで、表示装置の構成の簡略化、ゲートラインの簡略化、走査パルス発生制御の簡略化、高歩留まり化等を図ることができる。
第8の実施の形態を図19、図20で説明する。
図19の画素回路10は、上記図15の画素回路から容量C2を削除したものである。この図19の場合は、駆動トランジスタTdのゲートと固定電源Vcc間の寄生容量Cgを、容量C2の代わりに用いるものである。
基本的な動作は図16で説明したものと同様である。即ち水平セレクタ11が信号線DTLに信号値Vsig1を供給している期間として、時点t51に走査パルスWS1,WS2をHレベルとしてサンプリングトランジスタTs1、Ts2をオンとする。
これにより駆動トランジスタTdのゲート(B点)及びA点に信号値Vsig1が書き込まれる。駆動トランジスタTdのゲート電位がVsig1となることで、ゲート・ソース間電圧Vgsの値に変化が生じ、有機EL素子1のアノード電位は図示するように電位Vxとなる。
時点t53で、水平セレクタ11が信号線DTLに信号値Vsig2を出力すると、サンプリングトランジスタTs1のみがオンであるため、A点に信号値Vsig2が書き込まれ、A点の電位はVsig1からVsig2へと変化する。
一定期間後の時点t54で、走査パルスWS1をLレベルとし、サンプリングトランジスタTs1をオフとする。
このときの駆動トランジスタTdのゲートの電圧変化分(ΔV)は、次の(数7)で示される値となる。
(数7)から分かるように、電圧変化分ΔVはC1、Cg、及び信号値Vsig1,Vsig2の差分から構成されており、このときの駆動トランジスタTdのゲート・ソース間電位はVsig1+ΔVとなる。
以降、駆動トランジスタTdは、この場合のゲート・ソース間電圧Vgs=Vsig1+ΔVに応じて上述の(数1)に示す電流を有機EL素子1に流し、有機EL素子1は、Vsig1+ΔVに応じた階調の発光を行うことになる。
そのため図20に示すように、サンプリングトランジスタTs2は、時点t55で容量結合を行った後、継続してオン状態としている必要がある。
また画素内の容量C2を削減することができ、画素回路の簡略化、高歩留まり化が実現できる。
第9の実施の形態を図21で説明する。
この図21の画素回路10が、図15の第7の実施の形態と異なる点は、サンプリングトランジスタTs1が、駆動トランジスタTdのゲート(B点)に接続されていることである。
即ちこの場合も、水平セレクタ11が信号線DTLに信号値Vsig1を供給している期間にサンプリングトランジスタTs1、Ts2をオンとする。これにより駆動トランジスタTdのゲート(B点)及びA点に信号値Vsig1が書き込まれる。
次に、サンプリングトランジスタTs2をオフとし、サンプリングトランジスタTs1はオン状態を継続させる。そして水平セレクタ11が信号線DTLに信号値Vsig2を出力することで、A点に信号値Vsig2が書き込まれ、A点の電位はVsig1からVsig2へと変化する。
そしてサンプリングトランジスタTs1をオフとし、その後、サンプリングトランジスタTs2をオンとする。するとA点とB点が接続され容量C1、C2の容量結合されるにより、駆動トランジスタTdのゲートはVsig2+ΔVとなる。
この動作によりゲート・ソース間電圧Vgs=表示用信号値Vsig2+ΔVとされ、駆動トランジスタTdは上述の(数1)に示す電流を有機EL素子1に流し、有機EL素子1は、Vsig2+ΔVに応じた階調の発光を行うことになる。
この第9の実施の形態でも第7の実施の形態と同様の効果を得ることができる。
第10の実施の形態を図22,図23で説明する。
これは閾値補正機能を有する画素回路に本発明を適用した場合の一例である。
この画素回路10は、有機EL素子1、駆動トランジスタTd、サンプリングトランジスタTs1、Ts2、容量C1,C2による図15の構成に加えて、nチャネルTFTによるスイッチングトランジスタT30,T31,T32、及び容量C3を設けている。
また走査線駆動部として、第1,第2ライトスキャナ12、13に加えて制御スキャナ30,31,32を設けている。
容量C3は、一端が駆動トランジスタTdのゲートに接続されている。
容量C2は、容量C3の他端(B点)と電源Vccラインの間に接続されている。
容量C1は、サンプリングトランジスタTs1、Ts2の接続点(A点)と電源Vccラインの間に接続されている。
容量C2は駆動トランジスタTdのゲート・ソース間電圧Vgsの保持容量を構成する。容量C3は閾値電圧Vthの保持に用いられる。
サンプリングトランジスタTs1は、そのドレインとソースが、A点と信号線DTLの間に接続されている。サンプリングトランジスタTs2は、そのドレインとソースが、A点とB点に接続されている。
また第1,第2ライトスキャナ12,13、制御スキャナ30,31,32は、クロックck及びスタートパルスspに基づいて、走査パルスWS1、WS2、制御パルスP30,P31,P32のタイミングを設定する。
スイッチングトランジスタT31は、そのドレイン・ソースが、駆動トランジスタTdのゲート・ドレイン間に接続されている。このスイッチングトランジスタT31は、そのゲートが制御線L31に接続され、従って制御スキャナ31からの制御パルスP31によって導通制御される。
スイッチングトランジスタT32は、そのドレイン・ソースが、駆動トランジスタTdと有機EL素子1のアノード間に接続されている。このスイッチングトランジスタT32は、そのゲートが制御線L32に接続され、従って制御スキャナ32からの制御パルスP32によって導通制御される。
時点t60までは前フレームの発光が行われている。そして時点t60〜t70までの非発光期間において、時点t70以降の今回のフレームの発光のための動作が行われる。
時点t60で、制御スキャナ32が制御パルスP32をLレベルとし、スイッチングトランジスタT32をオフとする。これにより有機EL素子1への電流が止められ、消光される。
この期間では、スイッチングトランジスタT30、T31,T32はそれぞれオン状態であり、容量C2,C3の中点電位(B点)が基準電圧Vofsに収束するように急上昇する。
一方、容量C3の電荷はスイッチングトランジスタT31,T32を通じて引き出され、有機EL素子1のアノード電位まで急低下する。すなわち、容量C3の両極間電圧は拡大する。この動作が容量C3の保持電圧をリセットする動作となる。
即ち、オン状態にある駆動トランジスタTdのドレイン電流がスイッチングトランジスタT31を通じて容量C3に流れ込む。これに伴い容量C3の保持電圧が小さくなる。
但し、容量C2,C3の中点電位(B点)は基準電圧Vofsのままである。一方、駆動トランジスタTdのゲート電圧は、容量C3の保持電圧の低下に伴って上昇する。
結果的に、容量C3には、電流駆動素子として機能する駆動トランジスタTdに固有の閾値電圧Vthの補正に必要な電圧が格納される。
時点t64では、制御パルスP30、P31がLレベルとなり、スイッチングトランジスタT30、T31がオフして閾値補正が終了される。
水平セレクタ11が信号線DTLに信号値Vsig1を供給している時点t65で、走査パルスWS1,WS2がHレベルとされ、サンプリングトランジスタTs1、Ts2がオンとされる。
これにより、図中、A点、B点に信号値Vsig1が書き込まれる。
そして時点t66では、走査パルスWS2がLレベルとなり、サンプリングトランジスタTs2がオフで、サンプリングトランジスタTs1のみがオンを継続する。そして水平セレクタ11が信号線DTLに信号値Vsig2を供給することで、A点に信号値Vsig2が入力される。
時点t67で、走査パルスWS1をLレベルとし、サンプリングトランジスタTs1をオフとする。
このときの駆動トランジスタTdのゲートに入力される電圧変化分(ΔV)は、次の(数9)で示される値となる。
この場合の「Cg」は、駆動トランジスタTdのゲートと固定電位間の容量のうち、容量C3を除いたものである。
この場合、駆動トランジスタTdは、この場合のゲート・ソース間電圧Vgs=Vsig1+ΔVに応じて上述の(数1)に示す電流をEL素子に流し、有機EL素子1は、表示用信号値Vsig1+ΔVに応じた階調の発光を行う。また、容量C3に保持された閾値電圧Vthを基準として表示用信号値Vsig1+ΔVが与えられることになるため、画素毎の駆動トランジスタTdの閾値電圧Vthのバラツキの影響をキャンセルした発光動作が行われることになる。
又この場合、閾値補正動作により、閾値電圧Vthのバラツキの影響を受けない表示動作が実現できる。
また、図22では制御スキャナ30,31を別体のスキャナとしているが、1つのスキャナを共用することもできる。例えば1つの制御スキャナ30及び制御線L30で、スイッチングトランジスタT30,T31の導通制御を行うようにしても良い。
第11の実施の形態を図24,図25を用いて説明する。
これは、駆動トランジスタTdとしてnチャネルTFTを用いるとともに、閾値補正を行う場合の例である。
また走査線駆動部として、第1,第2ライトスキャナ12、13に加えて制御スキャナ33,34,35を設けている。
容量C2は、駆動トランジスタTdのゲート・ソース間に接続されている。
容量C1は、駆動トランジスタTdのソースと、サンプリングトランジスタTs1、Ts2の接続点(A点)の間に接続されている。
サンプリングトランジスタTs1は、そのドレインとソースが、A点と信号線DTLの間に接続されている。
サンプリングトランジスタTs2は、そのドレインとソースが、A点と駆動トランジスタTdのゲート(B点)の間に接続されている。
また第1,第2ライトスキャナ12,13、制御スキャナ33,34,35は、クロックck及びスタートパルスspに基づいて、走査パルスWS1、WS2、制御パルスP33,P34,P35のタイミングを設定する。
スイッチングトランジスタT34は、そのドレイン・ソースが、駆動トランジスタTdのソースと固定の固定電位Vssの間に接続される。このスイッチングトランジスタT34のゲートは制御線L34に接続され、従ってスイッチングトランジスタT34は制御スキャナ34からの制御パルスP34によって導通制御される。
スイッチングトランジスタT35は、そのドレイン・ソースが、駆動トランジスタTdと電源電位Vccの間に接続されている。このスイッチングトランジスタT35のゲートは制御線L35に接続され、従ってスイッチングトランジスタT35は制御スキャナ35からの制御パルスP35によって導通制御される。
時点t71までは前フレームの発光が行われている。そして時点t71〜t83までの非発光期間において、時点t83以降の今回のフレームの発光のための動作が行われる。
このため駆動トランジスタTdのゲート・ソース間電圧に応じた電流が有機EL素子1に流されて発光している。
時点t71で、制御スキャナ35が制御パルスP35をHレベルとし、スイッチングトランジスタT35をオフとする。これにより有機EL素子1への電流が止められ、消光される。
即ち、スイッチングトランジスタT34がオンされることで、駆動トランジスタTdのソース電位(有機EL素子1のアノード電位)が固定電位Vssまで下がる。またスイッチングトランジスタT33がオンされることで駆動トランジスタTdのゲート電位(B点)が基準電位Vofsまで下がる。その後、時点t74でスイッチングトランジスタT34がオフとされる。なお、Vss<Vofs−Vthと設定されている。
Vss<Vofs−Vthと設定されていることで、駆動トランジスタTdはオン状態となっている。このとき駆動トランジスタTdのゲート・ソース間電圧Vgsは、Vofs−Vssという値をとり、それに応じた電流が流れることになる。
有機EL素子1のアノード電位Vel≦Vcat+Vthel(有機EL素子1の閾値電圧)である限り(有機EL素子1のリーク電流が駆動トランジスタTdに流れる電流よりもかなり小さい)限り、駆動トランジスタTdの電流で容量C2、Celが充電される。
このときスイッチングトランジスタT34はオフであって、駆動トランジスタTdのドレイン電流の電流路が遮断される為、有機EL素子1にかかる電圧Velは時間と共に上昇してゆく。
一定時間経過後、駆動トランジスタTdのゲート・ソース間電圧Vgsは閾値電圧Vthをとる。このとき有機EL素子1にかかる電圧Vel=Vofs−Vth≦Vcat+Vthelとなっている。
そしてゲート・ソース間に表れた電位差である駆動トランジスタTdの閾値電圧Vthは容量C2に保持されることになる。
水平セレクタ11が信号線DTLに信号値Vsig1を供給している時点t78で、走査パルスWS1,WS2がHレベルとされ、サンプリングトランジスタTs1、Ts2がオンとされる。このためA点(容量C1)、B点(容量C2)に信号値Vsig1が書き込まれる。
時点t80で、走査パルスWS1をLレベルとし、サンプリングトランジスタTs1をオフとする。
そして時点t83で制御パルスP35によってスイッチングトランジスタT35がオンとされることで有機EL素子1の発光が開始される。
この場合、駆動トランジスタTdは、この場合のゲート・ソース間電圧Vgs=Vsig1+ΔVに応じて上述の(数1)に示す電流をEL素子に流し、有機EL素子1は、表示用信号値Vsig1+ΔVに応じた階調の発光を行う。また、ゲート・ソース間に保持された閾値電圧Vthを基準として表示用信号値Vsig1+ΔVが与えられることになるため、画素毎の駆動トランジスタTdの閾値電圧Vthのバラツキの影響をキャンセルした発光動作が行われることになる。
又この場合、閾値補正動作により、閾値電圧Vthのバラツキの影響を受けない表示動作が実現できる。
なお、この第11の実施の形態の変形例として、サンプリングトランジスタTs1を、A点ではなくB点と信号線DTLの間に接続することも考えられる。
この場合、時点t78からサンプリングトランジスタTs1,TS2がオンとされて信号値Vsig1を書き込んでいるときに、時点t78−2〜t78−3の間、制御パルスP35をLレベルとし、スイッチングトランジスタT35をオンとする。これによって電源Vccから電流を流し、駆動トランジスタTdのソース電圧を上昇させ、移動度補正を行っている。
なお、移動度補正の終了はスイッチングトランジスタT35をオンの状態でサンプリングトランジスタTs2をオフとしてもよい
そして、閾値補正機能、移動度補正機能を有する画素回路においても少ない信号階調数で多くの階調を表現できるため、信号ドライバの低コスト化が可能となり、高い色再現性も実現できる。
第12の実施の形態を図27〜図30で説明する。
この画素回路10は、nチャネルTFTによる駆動トランジスタTd、サンプリングトランジスタTs1、Ts2と、容量C1,C2と、有機EL素子1を備えている。
また走査線駆動部として、第1,第2ライトスキャナ12、13に加えてドライブスキャナ14が設けられる。
ドライブスキャナ14は電源制御線DSLを駆動する。なお電源制御線DSLは、図1の書込制御線WSL1、WSL2と同様に、画素アレイ20においてマトリクス配置された画素回路10の行数分だけ配される。
ドライブスキャナ14は、第1,第2ライトスキャナ12,13による線順次走査に合わせて、行状に配設された各電源制御線DSLに駆動電位(Vcc)、初期電位(Vss)の2値に切り替わる電源電圧としての電源パルスDSを供給する。
容量C2は、駆動トランジスタTdのゲート・ソース間に接続されている。
容量C1は、駆動トランジスタTdのソースと、サンプリングトランジスタTs1、Ts2の接続点(A点)の間に接続されている。
サンプリングトランジスタTs1は、そのドレインとソースが、A点と信号線DTLの間に接続されている。
サンプリングトランジスタTs2は、そのドレインとソースが、A点と駆動トランジスタTdのゲート(B点)の間に接続されている。
まず水平セレクタ11は信号線DTLに対し、図のDTL入力信号として示すように、1水平期間において基準電位Vofs、信号値Vsig1、Vsig2を順次出力するものとされる。
時点t90までは前フレームの発光が行われている。そして時点t90〜t98までの非発光期間において、時点t98以降の今回のフレームの発光のための動作が行われる。
このため駆動トランジスタTdのゲート・ソース間電圧に応じた電流が有機EL素子1に流されて発光している。
時点t92で電源パルスDS=駆動電圧Vccとされて閾値補正が開始される。
このとき、ソース電圧が上昇し、ゲート・ソース間電圧Vgs=閾値電圧Vthとなる。その後、時点t93で走査パルスWSをLレベルとし、閾値補正を終了する。
水平セレクタ11が信号線DTLに信号値Vsig1を供給している時点t94で、走査パルスWS1,WS2がHレベルとされ、サンプリングトランジスタTs1、Ts2がオンとされる。図29(a)にこのときの等価回路を示す。
このとき、駆動トランジスタTdのゲート(B点)及びA点に信号値Vsig1が書き込まれる。
なお、このとき電源パルスDS=Vccである電源制御線DSLから電流Idsが流れる。有機EL素子1に流れる電流が、駆動電圧Vccによる電流Idsに対して十分小さい場合、つまり有機EL素子1がオフ領域にある状態であれば、有機EL素子1は容量Celであると見なすことができる。従って駆動トランジスタTdのソース電圧は駆動トランジスタTdの移動度に応じて上昇する。
一定期間経過後(時点t95)にサンプリングトランジスタTs2がオフとされる際に、駆動トランジスタTdのソース電圧は図29(a)に示すようにVxとなっている。
図29(b)に示すように、この状態で水平セレクタ11が信号線DTLに信号値Vsig2を供給することで、A点に信号値Vsig2が入力される。
このとき、駆動トランジスタTdのゲートはフローティング状態となり、ソース電位の変化に応じてゲート電位も変化することとなる。具体的には電流Idsによって駆動トランジスタTdのソース電圧はΔV1という電圧だけ変化したとすると、ゲート電位はVsig1+ΔV1となる。
最後に時点t97でサンプリングトランジスタTs2を再びオンして容量結合によって駆動トランジスタTdのゲート電位を変化させる(図30(b))。これにより駆動トランジスタTdのゲート電圧はVy、ソース電圧はVelという電位となり、時点t98以降は、駆動トランジスタTdのゲート・ソース間電圧に応じた電流Ids’’によって表示用信号値に応じた階調の発光を行う。
また、図27の画素回路構成は、駆動トランジスタTd及びサンプリングトランジスタTs1、Ts2の全てがnチャネル型のTFTにより構成される。このためTFT作成において従来のアモルファスシリコン(a−Si)プロセスを用いることが可能になり、TFT基板の低コスト化や大画面化という点で有利となる。
なお、この第12の実施の形態の変形例として、サンプリングトランジスタTs1を、A点ではなくB点と信号線DTLの間に接続することも考えられる。
<3−1 第13の実施の形態>
続いて液晶表示装置としての実施の形態を説明する。
図31に第13の実施の形態の構成を示す。表示装置全体構成は、基本的には図1と同様である。
液晶画素回路10Lに対する信号線駆動部として水平セレクタ11が設けられる。水平セレクタ11は信号線DTLに、1水平期間に、信号値Vsig1、Vsig2を出力する。
また走査線駆動部として、第1,第2ライトスキャナ12、13が設けられる。
容量C1は、一端が、液晶素子Cleへの表示用信号値の入力点(B点)に接続される。そして容量C1,C2は、液晶素子Cleへの表示用信号値の入力点(B点)と、共通電極Vcomの間に直列に接続されている。
第1のスイッチ素子となるサンプリングトランジスタTs1は、容量C1の一端と信号線DTLの間に接続される。このサンプリングトランジスタTs1のゲートは、第1の走査線である書込制御線WSL1の電位(WS1)で導通制御される。
第2のスイッチ素子となるサンプリングトランジスタTs2は、容量C1の他端(C1,C2の接続点であるA点)と、信号線DTLの間に接続される。このサンプリングトランジスタTs2のゲートは、第2の走査線である書込制御線WSL2の電位(WS2)で導通制御される。
そして第1,第2ライトスキャナ12、13は、信号線DTLに信号値Vsig1が出力されているときに、サンプリングトランジスタTs1、Ts2を導通させて、容量C1の両端に信号値Vsig1を入力する。さらに、信号線DTLに信号値Vsig2が出力されているときに、サンプリングトランジスタTs2のみを導通させて、A点に信号値Vsig2を入力することで、入力点(B点)に、信号値Vsig1,Vsig2が合成された表示用信号値が得られるようにする。
図32では、第1,第2ライトスキャナ12、13によって書込制御線WSL1、WSL2に与えられる走査パルスWS1,WS2を示している。またDTL入力信号として、水平セレクタ11が信号線DTLに与える信号値電圧を示している。
今回のフレームの表示のための動作が時点t100から行われる。
水平セレクタ11が信号線DTLに信号値Vsig1という電位を供給している期間として、時点t100に走査パルスWS1,WS2は共にHレベルとされ、サンプリングトランジスタTs1、Ts2をオンとする。
これによりA点、B点に信号値Vsig1が書き込まれる。
これにより、水平セレクタ11が信号線DTLに信号値Vsig2を出力すると、A点に信号値Vsig2が書き込まれ、A点の電位はVsig1からVsig2へと変化する。そして、その変動量が容量C1を介して、B点に入力される。
この時のB点の電圧変化分(ΔV)は、次の(数10)で示される値となる。
ここで「Clc」は液晶素子Cleの容量、「Cg」はB点から見える容量として、C1,Clc以外の容量としている。
(数10)から分かるように、電圧変化分ΔVは、容量C1、Clc、Cg、及び信号値Vsig1,Vsig2の差分から構成されており、液晶素子Cleに印加される電位はVsig1+ΔVとなる。
この動作により液晶素子Cleは表示用信号値Vsig1+ΔVに応じて透過率が制御され、当該液晶画素回路10Lによっては、表示用信号値Vsig1+ΔVに応じた階調の表示が行われる。
また、比較的大きなVsig2、Vsig1の値で1階調分の電圧を表現することが可能であるので、階調数が増加しても最大信号電圧を高くする必要がなく、信号ドライバの低コスト化が実現できる。
第14の実施の形態を図33に示す。
この例の液晶画素回路10Lも、nチャネルTFTによるサンプリングトランジスタTs1、Ts2と、容量C1,C2と、液晶素子Cleを備えている。
第1のスイッチ素子としてのサンプリングトランジスタTs1は、一端が信号線DTLに接続されるとともに、ゲートが第1の走査線(書込制御線WSL1)に接続され、書込制御線WSL1の電位(WS1)で導通制御される。
第2のスイッチ素子としてのサンプリングトランジスタTs2は、一端と他端が、それぞれ液晶素子Cleへの表示用信号値の入力点となるB点と、サンプリングトランジスタTs1の他端と接続されている。そしてゲートが第2の走査線(書込制御線WSL2)に接続され、書込制御線WSL2の電位(WS2)で導通制御される。
容量C1は、サンプリングトランジスタTs1、Ts2の接続点(A点)と共通電極Vcomの間に接続されている。
容量C2は、B点と共通電極Vcomの間に接続されている。
次に信号線DTLに信号値Vsig2が出力されているときに、サンプリングトランジスタTs1のみを導通させて、A点に信号値Vsig2を入力する。その後、サンプリングトランジスタTs2のみを導通させて、容量C1の一端(A点)と容量C2の一端(B点)を接続することで、入力点であるB点に信号値Vsig1,Vsig2が合成された表示用信号値が得られるようにする。
時点t110までは、前フレームの表示が行われている。
今回のフレームの表示のための動作が時点t110から行われる。
水平セレクタ11が信号線DTLに信号値Vsig1という電位を供給している期間として、時点t110に走査パルスWS1,WS2は共にHレベルとされ、サンプリングトランジスタTs1、Ts2をオンとする。
これによりA点、B点に信号値Vsig1が書き込まれる。
これにより、水平セレクタ11が信号線DTLに信号値Vsig2を出力すると、A点に信号値Vsig2が書き込まれ、A点の電位はVsig1からVsig2へと変化する。
その後時点t112でサンプリングトランジスタTs1をオフとし、時点t113でサンプリングトランジスタTs2をオンとする。
これにより容量結合によって液晶に印加するB点の電圧を変化させることができる。
この時のB点の電圧変化分(ΔV)は、次の(数11)で示される値となる。
(数11)から分かるように、電圧変化分ΔVは、容量C1、C2、Clc、Cg、及び信号値Vsig1,Vsig2の差分から構成されており、液晶素子Cleに印加される電位はVsig1+ΔVとなる。
この動作により液晶素子Cleは表示用信号値Vsig1+ΔVに応じて透過率が制御され、当該液晶画素回路10Lによっては、表示用信号値Vsig1+ΔVに応じた階調の表示が行われる。
従って、上記第13の実施の形態と同様の効果が得られる。
第15の実施の形態を図34に示す。
この図34の画素回路10が、図33の第14の実施の形態と異なる点は、サンプリングトランジスタTs1が、B点に接続されていることである。
液晶画素回路10Lに対する駆動波形は図32(b)と同様となる。
次に信号線DTLに信号値Vsig2が出力されているときに、サンプリングトランジスタTs1のみを導通させて、B点に信号値Vsig2を入力する。その後、サンプリングトランジスタTs2のみを導通させて、容量C1の一端(A点)と容量C2の一端(B点)を接続することで、入力点であるB点に信号値Vsig1,Vsig2が合成された表示用信号値が得られるようにする。
この第15の実施の形態によっても、上記第13、第14の実施の形態と同様の効果が得られる。
以上、各種実施の形態について説明してきたが、本発明としてはさらに多様な変形例が考えられる。
例えば各実施の形態では、1水平期間に2つの信号値Vsig1,Vsig2を出力するものとして説明したが、3つ以上の信号値を1水平期間内に出力することも可能である。即ち、3つ以上の信号値を画素回路内で合成させて、表示用信号値を生成することで、少ない信号ドライバの出力階調でも、さらに精細な階調の表示を実現できる。
Claims (4)
- 表示用信号値に応じた階調の表示を行う画素回路と、
上記画素回路がマトリクス状に配置される画素アレイ上で、列状に配設される信号線と、
上記画素アレイ上で行状に配設される走査線と、
上記画素回路に与える信号値として、1水平期間内に1階調の電圧幅となっている第1の信号値と第2の信号値とを、上記信号線に出力する信号線駆動部と、
上記走査線を駆動して、上記信号線に発生された、上記1水平期間内における第1の信号値と第2の信号値を、各行の上記画素回路に順次導入する走査線駆動部と、を備え、
上記画素回路は、発光素子と、上記発光素子に対して、上記表示用号値に応じた電流印加を行うnチャネルTFTで形成されている駆動トランジスタと、一端が、上記駆動トランジスタのゲートノードへの上記表示用信号値の入力点とされる容量と、上記容量の上記一端と上記信号線の間に接続されるとともに、第1の走査線の電位で導通制御されるnチャネルTFTで形成されている第1のスイッチ素子と、上記容量の他端と上記信号線の間に接続されるとともに、第2の走査線の電位で導通制御されるnチャネルTFTで形成されている第2のスイッチ素子とを有し、
上記走査線駆動部は、上記信号線に上記第1の信号値が出力されているときに、上記第1,第2のスイッチ素子を導通させて、上記容量の両端に、上記第1の信号値を入力し、さらに、上記信号線に上記第2の信号値が出力されているときに、上記第2のスイッチ素子のみを導通させて、上記容量の上記他端に上記第2の信号値を入力することで、上記入力点に、上記第1の信号値と第2の信号値とに基づく上記表示用信号値が得られるようにする
表示装置。 - 上記画素回路は、上記駆動トランジスタの閾値電圧補正機能を有する請求項1に記載の表示装置。
- 上記画素回路は、上記駆動トランジスタの移動度補正機能を有する請求項1に記載の表示装置。
- 発光素子と、上記発光素子に対して、表示用号値に応じた電流印加を行うnチャネルTFTで形成されている駆動トランジスタと、一端が、上記駆動トランジスタのゲートノードへの上記表示用信号値の入力点とされる容量と、上記容量の上記一端と上記信号線の間に接続されるとともに、第1の走査線の電位で導通制御されるnチャネルTFTで形成されている第1のスイッチ素子と、上記容量の他端と上記信号線の間に接続されるとともに、第2の走査線の電位で導通制御されるnチャネルTFTで形成されている第2のスイッチ素子とを有する画素回路と、
上記画素回路がマトリクス状に配置される画素アレイ上で、列状に配設される信号線と、
上記画素アレイ上で行状に配設される走査線と、
各画素回路に与える信号値を、上記信号線に出力する信号線駆動部と、
上記走査線を駆動して、上記信号線に発生された信号値を各行の上記画素回路に導入する走査線駆動部と、
を備える表示装置の表示方法として、
上記信号線駆動部は、上記画素回路に入力する信号値として、1水平期間内に1階調の電圧幅となっている第1の信号値と第2の信号値とを上記信号線に出力し、
上記走査線駆動部は、1水平期間内に上記信号線に出力される上記第1の信号値と第2の信号値を、それぞれ画素回路に順次導入させ、上記信号線に上記第1の信号値が出力されているときに、上記第1,第2のスイッチ素子を導通させて、上記容量の両端に、上記第1の信号値を入力し、さらに、上記信号線に上記第2の信号値が出力されているときに、上記第2のスイッチ素子のみを導通させて、上記容量の上記他端に上記第2の信号値を入力することで、上記入力点に、上記第1の信号値と第2の信号値とに基づく上記表示用信号値が得られるようにして上記表示用信号値に応じた階調の表示を行う表示方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009115197A JP5310244B2 (ja) | 2009-05-12 | 2009-05-12 | 表示装置、表示方法 |
TW99110412A TW201106323A (en) | 2009-05-12 | 2010-04-02 | Display device and display method |
US12/662,175 US8884852B2 (en) | 2009-05-12 | 2010-04-05 | Display device having a pixel that synthesizes signal values to increase a number of possible display gradations and display method |
KR1020100037318A KR101659625B1 (ko) | 2009-05-12 | 2010-04-22 | 표시 장치 및 표시 방법 |
CN2010101757152A CN101887689B (zh) | 2009-05-12 | 2010-05-05 | 显示设备和显示方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009115197A JP5310244B2 (ja) | 2009-05-12 | 2009-05-12 | 表示装置、表示方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010266494A JP2010266494A (ja) | 2010-11-25 |
JP5310244B2 true JP5310244B2 (ja) | 2013-10-09 |
Family
ID=43068158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009115197A Expired - Fee Related JP5310244B2 (ja) | 2009-05-12 | 2009-05-12 | 表示装置、表示方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8884852B2 (ja) |
JP (1) | JP5310244B2 (ja) |
KR (1) | KR101659625B1 (ja) |
CN (1) | CN101887689B (ja) |
TW (1) | TW201106323A (ja) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012111476A1 (ja) * | 2011-02-14 | 2012-08-23 | シャープ株式会社 | 表示装置およびその駆動方法 |
JP5804732B2 (ja) * | 2011-03-04 | 2015-11-04 | 株式会社Joled | 駆動方法、表示装置および電子機器 |
WO2013065594A1 (ja) * | 2011-11-02 | 2013-05-10 | シャープ株式会社 | カラー表示装置 |
WO2013065596A1 (ja) * | 2011-11-02 | 2013-05-10 | シャープ株式会社 | 画素回路、それを備える表示装置、および画素回路の制御方法 |
WO2013065595A1 (ja) * | 2011-11-02 | 2013-05-10 | シャープ株式会社 | 画素回路、それを備える表示装置、および画素回路の制御方法 |
JP6228753B2 (ja) * | 2012-06-01 | 2017-11-08 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、表示モジュール、及び電子機器 |
JP2014048485A (ja) * | 2012-08-31 | 2014-03-17 | Sony Corp | 表示装置及び電子機器 |
JP6570825B2 (ja) | 2013-12-12 | 2019-09-04 | 株式会社半導体エネルギー研究所 | 電子機器 |
JP6793222B2 (ja) * | 2013-12-12 | 2020-12-02 | 株式会社半導体エネルギー研究所 | 電子機器 |
KR101702429B1 (ko) | 2013-12-13 | 2017-02-03 | 엘지디스플레이 주식회사 | 보상 화소 구조를 갖는 유기발광표시장치 |
JP6586951B2 (ja) * | 2014-05-14 | 2019-10-09 | ソニー株式会社 | 表示装置、駆動方法、および電子機器 |
US10115339B2 (en) * | 2015-03-27 | 2018-10-30 | Apple Inc. | Organic light-emitting diode display with gate pulse modulation |
KR102544322B1 (ko) * | 2016-09-26 | 2023-06-19 | 삼성디스플레이 주식회사 | 발광 표시 장치 |
KR102570976B1 (ko) * | 2016-11-25 | 2023-08-28 | 엘지디스플레이 주식회사 | 표시장치와 그 소자 특성 센싱 방법 |
CN111052215B (zh) * | 2017-08-31 | 2022-11-29 | 株式会社半导体能源研究所 | 显示装置及电子设备 |
WO2019048966A1 (ja) | 2017-09-05 | 2019-03-14 | 株式会社半導体エネルギー研究所 | 表示システム |
KR20230170155A (ko) | 2017-09-15 | 2023-12-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 기기 |
WO2019092540A1 (en) * | 2017-11-09 | 2019-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
JP7225112B2 (ja) | 2017-11-09 | 2023-02-20 | 株式会社半導体エネルギー研究所 | 表示装置、電子機器 |
WO2019123088A1 (ja) * | 2017-12-21 | 2019-06-27 | 株式会社半導体エネルギー研究所 | 液晶表示装置、液晶表示装置の駆動方法、および電子機器 |
JP7291631B2 (ja) | 2017-12-21 | 2023-06-15 | 株式会社半導体エネルギー研究所 | 表示装置 |
WO2019123089A1 (ja) * | 2017-12-22 | 2019-06-27 | 株式会社半導体エネルギー研究所 | 表示装置、半導体装置、及び電子機器 |
WO2019186332A1 (ja) * | 2018-03-29 | 2019-10-03 | 株式会社半導体エネルギー研究所 | 表示装置の動作方法 |
WO2019234543A1 (ja) * | 2018-06-06 | 2019-12-12 | 株式会社半導体エネルギー研究所 | 表示装置、表示モジュール、及び電子機器 |
JP7446995B2 (ja) * | 2018-06-06 | 2024-03-11 | 株式会社半導体エネルギー研究所 | 表示装置 |
US10770482B2 (en) * | 2018-06-06 | 2020-09-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
US11508307B2 (en) | 2018-09-12 | 2022-11-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for operating display device |
KR20210046063A (ko) * | 2018-09-12 | 2021-04-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
KR20210102249A (ko) | 2018-12-19 | 2021-08-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 기기 |
JP7477461B2 (ja) * | 2018-12-26 | 2024-05-01 | 株式会社半導体エネルギー研究所 | 表示装置および電子機器 |
TWI699750B (zh) * | 2019-01-15 | 2020-07-21 | 友達光電股份有限公司 | 驅動方法 |
US20220181428A1 (en) * | 2019-05-10 | 2022-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Display apparatus and electronic device |
TW202114264A (zh) | 2019-08-29 | 2021-04-01 | 日商半導體能源研究所股份有限公司 | 顯示裝置 |
CN114780512B (zh) * | 2022-03-22 | 2023-05-12 | 荣耀终端有限公司 | 一种灰度发布方法、系统及服务器 |
CN116798358A (zh) * | 2023-03-28 | 2023-09-22 | 惠科股份有限公司 | 像素电路、阵列基板和显示装置 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2325555A (en) * | 1997-05-20 | 1998-11-25 | Sharp Kk | Light modulating devices |
JP3472473B2 (ja) * | 1998-03-25 | 2003-12-02 | シャープ株式会社 | 液晶パネルの駆動方法および液晶表示装置 |
JP3866084B2 (ja) * | 2001-11-08 | 2007-01-10 | 松下電器産業株式会社 | アクティブマトリクス型表示装置およびその駆動方法 |
EP1331627B1 (en) * | 2002-01-24 | 2012-04-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of driving the semiconductor device |
JP3956347B2 (ja) | 2002-02-26 | 2007-08-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ディスプレイ装置 |
WO2003075256A1 (fr) | 2002-03-05 | 2003-09-12 | Nec Corporation | Affichage d'image et procede de commande |
JP3613253B2 (ja) | 2002-03-14 | 2005-01-26 | 日本電気株式会社 | 電流制御素子の駆動回路及び画像表示装置 |
JP2005157347A (ja) * | 2003-11-07 | 2005-06-16 | Toshiba Matsushita Display Technology Co Ltd | アクティブマトリクス型表示装置 |
TW200620207A (en) * | 2004-07-05 | 2006-06-16 | Sony Corp | Pixel circuit, display device, driving method of pixel circuit, and driving method of display device |
CA2490848A1 (en) * | 2004-11-16 | 2006-05-16 | Arokia Nathan | Pixel circuit and driving method for fast compensated programming of amoled displays |
JP4747565B2 (ja) * | 2004-11-30 | 2011-08-17 | ソニー株式会社 | 画素回路及びその駆動方法 |
JP2006208745A (ja) * | 2005-01-28 | 2006-08-10 | Sony Corp | 画素回路と表示装置及びこれらの駆動方法 |
JP4848639B2 (ja) * | 2005-01-28 | 2011-12-28 | ソニー株式会社 | 画素回路と表示装置及びこれらの駆動方法 |
JP2006208746A (ja) * | 2005-01-28 | 2006-08-10 | Sony Corp | 画素回路と表示装置及びこれらの駆動方法 |
WO2007042973A1 (en) * | 2005-10-13 | 2007-04-19 | Koninklijke Philips Electronics N.V. | Emissive display devices |
JP2007286453A (ja) * | 2006-04-19 | 2007-11-01 | Sony Corp | 表示装置 |
JP4168290B2 (ja) * | 2006-08-03 | 2008-10-22 | ソニー株式会社 | 表示装置 |
KR100805610B1 (ko) * | 2006-08-30 | 2008-02-20 | 삼성에스디아이 주식회사 | 유기 전계발광 표시장치 및 그 구동방법 |
KR100816470B1 (ko) * | 2006-09-07 | 2008-03-26 | 재단법인서울대학교산학협력재단 | 표시장치의 화소구조 및 그 구동방법 |
JP2008233122A (ja) * | 2007-03-16 | 2008-10-02 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
JP2008233123A (ja) * | 2007-03-16 | 2008-10-02 | Sony Corp | 表示装置 |
JP2009276744A (ja) * | 2008-02-13 | 2009-11-26 | Toshiba Mobile Display Co Ltd | El表示装置 |
JP2009237068A (ja) * | 2008-03-26 | 2009-10-15 | Toshiba Corp | 表示装置およびその駆動方法 |
US20090284515A1 (en) * | 2008-05-16 | 2009-11-19 | Toshiba Matsushita Display Technology Co., Ltd. | El display device |
-
2009
- 2009-05-12 JP JP2009115197A patent/JP5310244B2/ja not_active Expired - Fee Related
-
2010
- 2010-04-02 TW TW99110412A patent/TW201106323A/zh unknown
- 2010-04-05 US US12/662,175 patent/US8884852B2/en not_active Expired - Fee Related
- 2010-04-22 KR KR1020100037318A patent/KR101659625B1/ko active IP Right Grant
- 2010-05-05 CN CN2010101757152A patent/CN101887689B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TW201106323A (en) | 2011-02-16 |
KR101659625B1 (ko) | 2016-09-30 |
US20100289830A1 (en) | 2010-11-18 |
CN101887689B (zh) | 2013-11-20 |
JP2010266494A (ja) | 2010-11-25 |
US8884852B2 (en) | 2014-11-11 |
CN101887689A (zh) | 2010-11-17 |
KR20100122443A (ko) | 2010-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5310244B2 (ja) | 表示装置、表示方法 | |
JP5282146B2 (ja) | 表示装置及びその制御方法 | |
KR101813192B1 (ko) | 화소 및 이를 포함하는 표시장치, 및 그 구동방법 | |
CN108122540B (zh) | 有机发光二极管显示装置 | |
EP3059728A1 (en) | Pixel circuit, pixel, amoled display device comprising same and driving method thereof | |
JP5627694B2 (ja) | 表示装置 | |
GB2560082B (en) | Organic light emitting display panel and organic light emitting display device including the same | |
JP5284492B2 (ja) | 表示装置及びその制御方法 | |
TWI540555B (zh) | Display device | |
KR20150064544A (ko) | 유기 발광 다이오드 표시장치 및 그 구동 방법 | |
TWI687913B (zh) | 顯示裝置及驅動方法 | |
US11972735B2 (en) | Display device | |
JP6586951B2 (ja) | 表示装置、駆動方法、および電子機器 | |
CN110751928B (zh) | 一种像素电路及其工作方法、显示装置 | |
JP6270492B2 (ja) | 駆動回路 | |
KR102498990B1 (ko) | 표시 장치 | |
KR20120003154A (ko) | 유기 발광 다이오드 표시장치와 그의 구동방법 | |
JP6789796B2 (ja) | 表示装置および駆動方法 | |
JP4915194B2 (ja) | 表示装置 | |
JP3988793B2 (ja) | アクティブマトリクス型表示装置の駆動方法およびアクティブマトリクス型表示装置 | |
KR102485956B1 (ko) | 표시 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120118 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120301 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130617 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5310244 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |