JP4848639B2 - 画素回路と表示装置及びこれらの駆動方法 - Google Patents
画素回路と表示装置及びこれらの駆動方法 Download PDFInfo
- Publication number
- JP4848639B2 JP4848639B2 JP2005020686A JP2005020686A JP4848639B2 JP 4848639 B2 JP4848639 B2 JP 4848639B2 JP 2005020686 A JP2005020686 A JP 2005020686A JP 2005020686 A JP2005020686 A JP 2005020686A JP 4848639 B2 JP4848639 B2 JP 4848639B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switching transistor
- current
- signal
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 30
- 238000005070 sampling Methods 0.000 claims description 113
- 239000003990 capacitor Substances 0.000 claims description 97
- 239000010409 thin film Substances 0.000 claims description 71
- 230000008878 coupling Effects 0.000 claims description 70
- 238000010168 coupling process Methods 0.000 claims description 70
- 238000005859 coupling reaction Methods 0.000 claims description 70
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 38
- 229920005591 polysilicon Polymers 0.000 claims description 36
- 230000008859 change Effects 0.000 claims description 20
- 239000011159 matrix material Substances 0.000 claims description 12
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 230000037230 mobility Effects 0.000 description 27
- 239000000758 substrate Substances 0.000 description 23
- 238000010586 diagram Methods 0.000 description 22
- 238000005224 laser annealing Methods 0.000 description 18
- 239000004065 semiconductor Substances 0.000 description 18
- 239000008186 active pharmaceutical agent Substances 0.000 description 14
- 238000012937 correction Methods 0.000 description 11
- 239000013078 crystal Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000012549 training Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000003796 beauty Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
Claims (8)
- 信号線と制御信号を供給する走査線とが交差する部分に配された画素回路であって、
発光素子と、発光素子に駆動電流を供給するドライブトランジスタと、サンプリングトランジスタと、画素容量と、結合容量と、第1スイッチングトランジスタと、第2スイッチングトランジスタと、第3スイッチングトランジスタと、第4スイッチングトランジスタとを備え、
サンプリングトランジスタは、主電極端の一方が電源と接続されており、制御電極端が、画素容量の一端と接続されるとともに結合容量を介してドライブトランジスタの制御電極端に接続されており、
ドライブトランジスタは、主電極端の一方が電源と接続されており、主電極端の他方が第4スイッチングトランジスタを介して発光素子の一端と接続されており、
第1スイッチングトランジスタは、主電極端の一方が基準電流と信号電流とが交互に流れる信号線と接続されており、主電極端の他方が第2スイッチングトランジスタの主電極端の一方とサンプリングトランジスタの主電極端の他方とに接続されており、
第3スイッチングトランジスタは、主電極端の一方が結合容量の一端とドライブトランジスタの制御電極端とに接続されており、主電極端の他方がドライブトランジスタの主電極端の他方と第4スイッチングトランジスタの主電極端の一方とに接続されており、
第2スイッチングトランジスタは、主電極端の他方がサンプリングトランジスタの制御電極端と画素容量の一端と結合容量の他端とに接続されており、
画素容量の他端が電源と接続されており、
第1スイッチングトランジスタの制御電極端と第2スイッチングトランジスタの制御電極端とが共通に、走査線の内の信号電流や基準電流のサンプリング用の制御信号が供給される第1走査線と接続されており、
第3スイッチングトランジスタの制御電極端が、走査線の内の閾電圧補正用の制御信号が供給される第2走査線と接続されており、
第4スイッチングトランジスタの制御電極端が、走査線の内の発光制御用の制御信号が供給される第3走査線と接続されており、
第1スイッチングトランジスタと第2スイッチングトランジスタと第3スイッチングトランジスタと第4スイッチングトランジスタとがオン状態とされ、信号線に基準電流が流れるときにサンプリングトランジスタに基準電流を流し画素容量に基準電流に応じた電位が書き込まれ、その後、
第4スイッチングトランジスタがオフ状態とされ、ドライブトランジスタの閾電圧の影響を駆動電流からキャンセルするための閾電圧が結合容量に保持され、その後、
第3スイッチングトランジスタがオフ状態とされ結合容量に保持された閾電圧が固定され、その後、
信号線に流れる電流が信号電流に切り替えられることでサンプリングトランジスタに信号電流が流れ画素容量に信号電流に応じた電位が書き込まれることにより、信号線に流れる電流の切替えの際に画素容量の一端に発生する電位変化が結合容量を介してドライブトランジスタの制御電極端に伝達され、その後、
第4スイッチングトランジスタがオン状態とされ、ドライブトランジスタにより、結合容量を介して伝達された電位変化と結合容量に固定された閾電圧とに基づく駆動電流を発光素子に供給して発光を行わせる画素回路。 - ドライブトランジスタとサンプリングトランジスタは、そのキャリア移動度が互いに等しく、ポリシリコン薄膜を素子領域とする薄膜トランジスタからなり、
ポリシリコン薄膜は、長軸方向に延びたレーザビームスポットをこれと直交する短軸方向に移動しながら照射して結晶化されたものであり、
ドライブトランジスタとサンプリングトランジスタの対は、長軸方向と平行に配されている請求項1に記載の画素回路。 - ドライブトランジスタとサンプリングトランジスタの対は、各制御電極端が互いに同方向に配されている請求項2に記載の画素回路。
- 画素アレイ部とドライバー部とスキャナ部とからなる表示装置であって、
画素アレイ部は、列状の信号線と、制御信号を供給する行状の走査線と、両者の交差する部分に行列状に配された画素回路とからなり、
ドライバー部は、各信号線に基準電流と信号電流とを交互に流し、
スキャナ部は、各走査線に制御信号を供給し、
画素回路は、発光素子と、発光素子に駆動電流を供給するドライブトランジスタと、サンプリングトランジスタと、画素容量と、結合容量と、第1スイッチングトランジスタと、第2スイッチングトランジスタと、第3スイッチングトランジスタと、第4スイッチングトランジスタとを備え、
サンプリングトランジスタは、主電極端の一方が電源と接続されており、制御電極端が、画素容量の一端と接続されるとともに結合容量を介してドライブトランジスタの制御電極端に接続されており、
ドライブトランジスタは、主電極端の一方が電源と接続されており、主電極端の他方が第4スイッチングトランジスタを介して発光素子の一端と接続されており、
第1スイッチングトランジスタは、主電極端の一方が基準電流と信号電流とが交互に流れる信号線と接続されており、主電極端の他方が第2スイッチングトランジスタの主電極端の一方とサンプリングトランジスタの主電極端の他方とに接続されており、
第3スイッチングトランジスタは、主電極端の一方が結合容量の一端とドライブトランジスタの制御電極端とに接続されており、主電極端の他方がドライブトランジスタの主電極端の他方と第4スイッチングトランジスタの主電極端の一方とに接続されており、
第2スイッチングトランジスタは、主電極端の他方がサンプリングトランジスタの制御電極端と画素容量の一端と結合容量の他端とに接続されており、
画素容量の他端が電源と接続されており、
第1スイッチングトランジスタの制御電極端と第2スイッチングトランジスタの制御電極端とが共通に、走査線の内の信号電流や基準電流のサンプリング用の制御信号が供給される第1走査線と接続されており、
第3スイッチングトランジスタの制御電極端が、走査線の内の閾電圧補正用の制御信号が供給される第2走査線と接続されており、
第4スイッチングトランジスタの制御電極端が、走査線の内の発光制御用の制御信号が供給される第3走査線と接続されており、
第1スイッチングトランジスタと第2スイッチングトランジスタと第3スイッチングトランジスタと第4スイッチングトランジスタとがオン状態とされ、信号線に基準電流が流れるときにサンプリングトランジスタに基準電流を流し画素容量に基準電流に応じた電位が書き込まれ、その後、
第4スイッチングトランジスタがオフ状態とされ、ドライブトランジスタの閾電圧の影響を駆動電流からキャンセルするための閾電圧が結合容量に保持され、その後、
第3スイッチングトランジスタがオフ状態とされ結合容量に保持された閾電圧が固定され、その後、
信号線に流れる電流が信号電流に切り替えられることでサンプリングトランジスタに信号電流が流れ画素容量に信号電流に応じた電位が書き込まれることにより、信号線に流れる電流の切替えの際に画素容量の一端に発生する電位変化が結合容量を介してドライブトランジスタの制御電極端に伝達され、その後、
第4スイッチングトランジスタがオン状態とされ、ドライブトランジスタにより、結合容量を介して伝達された電位変化と結合容量に固定された閾電圧とに基づく駆動電流を発光素子に供給して発光を行わせる表示装置。 - ドライブトランジスタとサンプリングトランジスタは、そのキャリア移動度が互いに等しく、ポリシリコン薄膜を素子領域とする薄膜トランジスタからなり、
ポリシリコン薄膜は、長軸方向に延びたレーザビームスポットをこれと直交する短軸方向に移動しながら照射して結晶化されたものであり、
ドライブトランジスタとサンプリングトランジスタの対は、長軸方向と平行に配されている請求項4に記載の表示装置。 - ドライブトランジスタとサンプリングトランジスタの対は、各制御電極端が互いに同方向に配されている請求項5に記載の表示装置。
- 信号線と制御信号を供給する走査線とが交差する部分に配され、
発光素子と、発光素子に駆動電流を供給するドライブトランジスタと、サンプリングトランジスタと、画素容量と、結合容量と、第1スイッチングトランジスタと、第2スイッチングトランジスタと、第3スイッチングトランジスタと、第4スイッチングトランジスタとを備え、
サンプリングトランジスタは、主電極端の一方が電源と接続されており、制御電極端が、画素容量の一端と接続されるとともに結合容量を介してドライブトランジスタの制御電極端に接続されており、
ドライブトランジスタは、主電極端の一方が電源と接続されており、主電極端の他方が第4スイッチングトランジスタを介して発光素子の一端と接続されており、
第1スイッチングトランジスタは、主電極端の一方が基準電流と信号電流とが交互に流れる信号線と接続されており、主電極端の他方が第2スイッチングトランジスタの主電極端の一方とサンプリングトランジスタの主電極端の他方とに接続されており、
第3スイッチングトランジスタは、主電極端の一方が結合容量の一端とドライブトランジスタの制御電極端とに接続されており、主電極端の他方がドライブトランジスタの主電極端の他方と第4スイッチングトランジスタの主電極端の一方とに接続されており、
第2スイッチングトランジスタは、主電極端の他方がサンプリングトランジスタの制御電極端と画素容量の一端と結合容量の他端とに接続されており、
画素容量の他端が電源と接続されており、
第1スイッチングトランジスタの制御電極端と第2スイッチングトランジスタの制御電極端とが共通に、走査線の内の信号電流や基準電流のサンプリング用の制御信号が供給される第1走査線と接続されており、
第3スイッチングトランジスタの制御電極端が、走査線の内の閾電圧補正用の制御信号が供給される第2走査線と接続されており、
第4スイッチングトランジスタの制御電極端が、走査線の内の発光制御用の制御信号が供給される第3走査線と接続されている画素回路の駆動方法であって、
第1スイッチングトランジスタと第2スイッチングトランジスタと第3スイッチングトランジスタと第4スイッチングトランジスタとをオン状態とし、信号線に基準電流が流れるときにサンプリングトランジスタに基準電流を流し画素容量に基準電流に応じた電位を書き込み、その後、
第4スイッチングトランジスタをオフ状態とし、ドライブトランジスタの閾電圧の影響を駆動電流からキャンセルするための閾電圧を結合容量に保持させ、その後、
第3スイッチングトランジスタをオフ状態とし結合容量に保持された閾電圧を固定し、その後、
信号線に流れる電流を信号電流に切り替えることでサンプリングトランジスタに信号電流を流し画素容量に信号電流に応じた電位を書き込むことにより、信号線に流れる電流の切替えの際に画素容量の一端に発生する電位変化を結合容量を介してドライブトランジスタの制御電極端に伝達し、その後、
第4スイッチングトランジスタをオン状態とし、ドライブトランジスタにより、結合容量を介して伝達された電位変化と結合容量に固定された閾電圧とに基づく駆動電流を発光素子に供給して発光を行わせる画素回路の駆動方法。 - 画素アレイ部とドライバー部とスキャナ部とからなり、
画素アレイ部は、列状の信号線と、制御信号を供給する行状の走査線と、両者の交差する部分に行列状に配された画素回路とからなり、
ドライバー部は、各信号線に基準電流と信号電流とを交互に流し、
スキャナ部は、各走査線に制御信号を供給し、
画素回路は、発光素子と、発光素子に駆動電流を供給するドライブトランジスタと、サンプリングトランジスタと、画素容量と、結合容量と、第1スイッチングトランジスタと、第2スイッチングトランジスタと、第3スイッチングトランジスタと、第4スイッチングトランジスタとを備え、
サンプリングトランジスタは、主電極端の一方が電源と接続されており、制御電極端が、画素容量の一端と接続されるとともに結合容量を介してドライブトランジスタの制御電極端に接続されており、
ドライブトランジスタは、主電極端の一方が電源と接続されており、主電極端の他方が第4スイッチングトランジスタを介して発光素子の一端と接続されており、
第1スイッチングトランジスタは、主電極端の一方が基準電流と信号電流とが交互に流れる信号線と接続されており、主電極端の他方が第2スイッチングトランジスタの主電極端の一方とサンプリングトランジスタの主電極端の他方とに接続されており、
第3スイッチングトランジスタは、主電極端の一方が結合容量の一端とドライブトランジスタの制御電極端とに接続されており、主電極端の他方がドライブトランジスタの主電極端の他方と第4スイッチングトランジスタの主電極端の一方とに接続されており、
第2スイッチングトランジスタは、主電極端の他方がサンプリングトランジスタの制御電極端と画素容量の一端と結合容量の他端とに接続されており、
画素容量の他端が電源と接続されており、
第1スイッチングトランジスタの制御電極端と第2スイッチングトランジスタの制御電極端とが共通に、走査線の内の信号電流や基準電流のサンプリング用の制御信号が供給される第1走査線と接続されており、
第3スイッチングトランジスタの制御電極端が、走査線の内の閾電圧補正用の制御信号が供給される第2走査線と接続されており、
第4スイッチングトランジスタの制御電極端が、走査線の内の発光制御用の制御信号が供給される第3走査線と接続されている表示装置の駆動方法であって、
第1スイッチングトランジスタと第2スイッチングトランジスタと第3スイッチングトランジスタと第4スイッチングトランジスタとをオン状態とし、信号線に基準電流が流れるときにサンプリングトランジスタに基準電流を流し画素容量に基準電流に応じた電位を書き込み、その後、
第4スイッチングトランジスタをオフ状態とし、ドライブトランジスタの閾電圧の影響を駆動電流からキャンセルするための閾電圧を結合容量に保持させ、その後、
第3スイッチングトランジスタをオフ状態とし結合容量に保持された閾電圧を固定し、その後、
信号線に流れる電流を信号電流に切り替えることでサンプリングトランジスタに信号電流を流し画素容量に信号電流に応じた電位を書き込むことにより、信号線に流れる電流の切替えの際に画素容量の一端に発生する電位変化を結合容量を介してドライブトランジスタの制御電極端に伝達し、その後、
第4スイッチングトランジスタをオン状態とし、ドライブトランジスタにより、結合容量を介して伝達された電位変化と結合容量に固定された閾電圧とに基づく駆動電流を発光素子に供給して発光を行わせる表示装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005020686A JP4848639B2 (ja) | 2005-01-28 | 2005-01-28 | 画素回路と表示装置及びこれらの駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005020686A JP4848639B2 (ja) | 2005-01-28 | 2005-01-28 | 画素回路と表示装置及びこれらの駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006208744A JP2006208744A (ja) | 2006-08-10 |
JP4848639B2 true JP4848639B2 (ja) | 2011-12-28 |
Family
ID=36965676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005020686A Expired - Fee Related JP4848639B2 (ja) | 2005-01-28 | 2005-01-28 | 画素回路と表示装置及びこれらの駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4848639B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4753373B2 (ja) | 2005-09-16 | 2011-08-24 | 株式会社半導体エネルギー研究所 | 表示装置及び表示装置の駆動方法 |
JP5310244B2 (ja) * | 2009-05-12 | 2013-10-09 | ソニー株式会社 | 表示装置、表示方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3866084B2 (ja) * | 2001-11-08 | 2007-01-10 | 松下電器産業株式会社 | アクティブマトリクス型表示装置およびその駆動方法 |
JP3915907B2 (ja) * | 2002-08-30 | 2007-05-16 | カシオ計算機株式会社 | 発光駆動回路及び表示装置並びにその駆動制御方法 |
JP4131939B2 (ja) * | 2003-05-13 | 2008-08-13 | 東芝松下ディスプレイテクノロジー株式会社 | アクティブマトリクス型表示装置 |
JP2004354883A (ja) * | 2003-05-30 | 2004-12-16 | Nippon Hoso Kyokai <Nhk> | 表示素子駆動回路及びそれを用いたディスプレイ装置 |
JP2005157347A (ja) * | 2003-11-07 | 2005-06-16 | Toshiba Matsushita Display Technology Co Ltd | アクティブマトリクス型表示装置 |
-
2005
- 2005-01-28 JP JP2005020686A patent/JP4848639B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006208744A (ja) | 2006-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102007710B1 (ko) | 표시 장치 | |
JP4923505B2 (ja) | 画素回路及び表示装置 | |
JP4501429B2 (ja) | 画素回路及び表示装置 | |
JP5245195B2 (ja) | 画素回路 | |
JP4222396B2 (ja) | アクティブマトリクス表示装置 | |
JP4747565B2 (ja) | 画素回路及びその駆動方法 | |
JP2008046427A (ja) | 画像表示装置 | |
US8994626B2 (en) | Display and method for manufacturing display | |
JP2006018167A (ja) | 画素回路及び表示装置とこれらの駆動方法 | |
JP2005338591A (ja) | 画素回路および表示装置 | |
JP4848639B2 (ja) | 画素回路と表示装置及びこれらの駆動方法 | |
JP5109302B2 (ja) | 表示装置およびその製造方法 | |
JP4967336B2 (ja) | 画素回路及び表示装置 | |
JP4687026B2 (ja) | 表示装置および表示装置の駆動方法 | |
JP2009276796A (ja) | 画素回路と表示装置及びこれらの駆動方法 | |
JP2006208746A (ja) | 画素回路と表示装置及びこれらの駆動方法 | |
JP2006208745A (ja) | 画素回路と表示装置及びこれらの駆動方法 | |
JP2006030729A (ja) | 表示装置および表示装置の駆動方法 | |
JP2005338592A (ja) | 表示装置 | |
JP2007286453A (ja) | 表示装置 | |
JP2008033072A (ja) | 表示装置およびその製造方法 | |
JP4967511B2 (ja) | 表示装置 | |
JP2006030728A (ja) | 表示装置および表示装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070903 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090223 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090223 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20100914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110609 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110920 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111003 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141028 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |