JP3866084B2 - アクティブマトリクス型表示装置およびその駆動方法 - Google Patents
アクティブマトリクス型表示装置およびその駆動方法 Download PDFInfo
- Publication number
- JP3866084B2 JP3866084B2 JP2001342893A JP2001342893A JP3866084B2 JP 3866084 B2 JP3866084 B2 JP 3866084B2 JP 2001342893 A JP2001342893 A JP 2001342893A JP 2001342893 A JP2001342893 A JP 2001342893A JP 3866084 B2 JP3866084 B2 JP 3866084B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- driving transistor
- transistor
- source
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【発明の属する技術分野】
本発明は信号線駆動回路から電流書き込みで発光輝度を制御する画素構造を持つアクティブマトリクス型表示装置に関し、低電流の画素書き込み時の充放電不足を解決するものである。
【0002】
【従来の技術】
電流書き込み型のアクティブマトリクス型表示装置の全体構成の一例を図10に示す。図10において、51は表示パネル、52は制御回路、53は信号線駆動回路、54は走査線駆動回路、8は一画素を示す。基本的に制御回路52に入力された映像信号から、信号線駆動回路53へ映像データを供給し、信号線駆動回路53は映像データ信号を電流量に変換して、線順次で信号線を駆動する。走査線駆動回路54は垂直方向の走査データ信号を受けて、水平走査周期で走査線を順次に駆動する。そして信号線と走査線の交点には薄膜トランジスタで構成された駆動回路と発光素子からなる画素が形成されている。
【0003】
次に各画素の構成例を図11に示し、図と共に説明する。破線で囲まれた8は一画素を示し、図10の一個に相当する。1は駆動トランジスタTr1、2はスイッチトランジスタTr2、3はスイッチトランジスタTr3、4はスイッチトランジスタTr4を示す。6は発光素子で、有機EL、LEDに代表され等価回路としてはダイオードになる。7はTr1の保持コンデンサであり、このコンデンサに蓄えられた電圧でTr1を継続的に動作させる働きをする。9は信号線、10は信号線駆動回路内の電流源、11は信号線の浮遊容量であり、主に制御線とのクロスオーバー部の容量からなる。
【0004】
動作タイミングを図12に、動作原理図を図13(a)、図13(b)に示し、図と共に説明する。図12は走査線(各画素にφとφバーの2本がある)の動作タイミングを示し、該当する画素に水平走査期間単位で、φバーをL(=スイッチトランジスタのオン)にし、スイッチトランジスタ3;Tr3とスイッチトランジスタ4;Tr4がオン、同時にφはH(=スイッチトランジスタのオフ)となるのでも2;Tr2はオフとなる。この時の等価回路が図13(a)であり、この時駆動トランジスタ1:Tr1はゲート・ドレイン間が短絡されたMOSダイオードとして動作し、その導通電流iは電流源10と等しい。保持コンデンサ7の端子電圧は駆動トランジスタ1:Tr1の導通電流iに相当するソース・ゲート間電圧に充電される。次にφバーがHとなりスイッチトランジスタ3;Tr3とスイッチトランジスタ4;Tr4がオフ、φがLとなりスイッチトランジスタ2;Tr2がオンとなると保持コンデンサ7でソース・ゲート間電圧が保たれているので駆動トランジスタ1;Tr1は電流iを発光素子6に流す。そして次のアクセスがあるまでその発光を保持することで画像を表示する。つまり、この画素構成は電流源10で決められた電流値を発光素子6にコピーすることから、カレントコピア回路とも呼ばれている。
【0005】
なぜ、電流書き込みを行うかを簡単に説明すると、有機ELやLEDは本質的に電流と発光する輝度の比例する素子である点、有機ELの端子電圧は製造条件、温度などにより変動しやすい点、駆動トランジスタのスレッショルド電圧(以下Vtと略す)は薄膜製造条件で本質的にゆらぎが避けがたい点があり、電流で電圧のばらつきを吸収し均一な画像特性が得られるからである。
【0006】
【発明が解決しようとする課題】
以上述べたように、電流書き込み型の画素構成では正確に書き込み電流と発光電流を一致させる必要があるが、低電流での書き込み時に充放電不足が発生し、画像を著しく損なうという課題があった。この現象について図14と共に説明する。図14は図13(a)の電流書き込み時の駆動トランジスタ1;Tr1のドレイン電圧の端子電圧と電流iの関係を図示したもので、VddからMOSの2乗特性にそった特性となる。ここで、明部(電圧はVbright)から暗部(電圧はVdark)へと画像が変化した時、その電圧差を暗部の電流で浮遊容量11を充放電してVdarkにしないと正確に電流をコピーできない。代表数値を挙げると明部1μAゆえ、暗部は1/256の4nA、浮遊容量30pF、電位差1Vであり、これでは充放電に7.5msもかかり、到底水平走査期間60μs内で充放電できない。結局、明部から暗部へは約12ライン相当の時間がかかり、縦方向に尾引き状の画像が発生し、実用上大きな課題となっていた。
【0007】
【課題を解決するための手段】
本発明は、基本的に第1の所定期間に充放電に十分な大きさの固定バイアス値に信号電流を加えた第1の所定値の電流を与へ、第2の所定期間に固定バイアス値の第2の所定値の電流を与へ、画素内で第1と第2の所定値の電流の差分、つまり信号電流を表示素子に与える駆動方法により充放電不足を解決する。
【0008】
別な本発明は、充放電に十分な大きさの固定バイアス値に信号電流を加えた第1の電流を与える第1の信号線と、その第1の電流値を記憶する手段と、固定バイアス値の第2の電流を与える第2の信号線と、画素内で、第1と第2の電流の差分、信号電流を記憶する手段と、その信号電流で発光素子を駆動する手段を設けたものである。
【0009】
別な本発明は、信号線は1本であるが、時間的に第1と第2の電流値をずらして、同様に画素内で、第1と第2の電流の差分、信号電流を記憶する手段と、その信号電流で発光素子を駆動する手段を設けたものである。
【0010】
別な本発明は、駆動トランジスタの電流飽和特性が十分でない場合に対処したもので、充放電に十分な大きさの固定バイアス値に信号電流を加えた第1の電流を与える第1の信号線と、その第1の電流値を記憶する手段と、固定バイアス値の第2の電流を与える第2の信号線と、その第2の電流値を記憶する手段と、画素内で、第1と第2の記憶された電流の差分である信号電流を記憶する手段と、その信号電流で発光素子を駆動する手段を設けたものである。
【0011】
【発明の実施の形態】
第1の本発明の画素構成例を図1に示し、図と共に説明する。図1において、6は有機ELに代表される発光素子、7は保持コンデンサ、8は一画素全体を示す。9は第1の信号線、10は信号線9の電流源(図10の信号線駆動回路53に含まれる)、11は信号線9の浮遊容量である。12は第2の信号線、13はを信号線12の電流源(電流源10と同様、図10の信号線駆動回路53に含まれる)、14は信号線12の浮遊容量である。第1組の電流記憶手段として構成されるは21の駆動用トランジスタTr1、22のスイッチングTr2、23のスイッチングTr3、24のスイッチングTr4と前述の保持コンデンサ7である。第2組の電流記憶手段として構成されるのは25の駆動用トランジスタTr5、26のスイッチングTr6、27のスイッチングTr7、28はのスイッチングTr8と保持コンデンサ15である。
【0012】
次に図2に各スイッチングトランジスタの動作タイミング、各タイミング時の等価回路を図3(a)、図3(b)、図3(c)示し、動作を説明する。まずφ3に接続されたスイッチトランジスタ22;Tr2をオフする。同時に図3(a)に示すようにφ1をLにし、接続されたスイッチトランジスタ26;Tr7とスイッチトランジスタ27;Tr7をオンし、駆動トランジスタ25;Tr5と保持コンデンサ15による第2組の電流記憶手段に、電流源10で設定されたバイアス電流Ibに信号電流Isを加えた電流を記憶する。
【0013】
そして図3(b)に示すように一水平走査期間後、φ1をHにしてトランジスタ26;Tr6、トランジスタ27;Tr7をオフにする。同時にφ2をLにしてスイッチトランジスタ23;Tr3とスイッチトランジスタ24;Tr4をオンにし、駆動トランジスタ21;Tr1と保持コンデンサ7からなる第1組の電流記憶手段を動作させる。この時、スイッチトランジスタ28;Tr8が導通し、この経路から電流源13に設定されたバイアス電流Ibが流れるが、第2組の電流記憶手段である駆動トランジスタ25;Tr5は前に記憶したIb+Isなる電流を流すので、駆動トランジスタ21;Tr1には差分である信号電流Isが流れ、この値を記憶することとなる。
【0014】
その後φ2はH、φ3がLとなると図3(c)で示すように、スイッチトランジスタ22;Tr2がオンし、駆動トランジスタ21;Tr1と発光素子6が接続され信号電流Isにて発光素子が光る。以下垂直期間毎にこの動作を繰り返す。
【0015】
ここで、パネル外部の電流源10と13に共通するバイアス電流Ibを、浮遊容量11並びに14と水平走査周期の関係に対して十分大きな値にしておけば、従来の課題である低電流領域の充放電不足は発生しない。例えば浮遊容量30pFに対して1μA程度としておけば電圧振幅1Vを30μsで充電でき、水平走査周期60μsに対し十分に短い。第1組の電流記憶手段である駆動トランジスタ21;Tr1の信号電流Isの書き込み時の浮遊容量は画素内部の配線だけであり通常は1pFよりも少なく、この書き込み時の充放電不足は問題にならない。
【0016】
図1において、駆動トランジスタ21;Tr1と駆動トランジスタ25;Tr5を極性の異なるトランジスタとしたが、この組み合わせにより各駆動トランジスタの書き込み時のドレイン電圧(=信号線電圧)の変化を吸収できる。具体的には図3(a)時の信号線10の電圧はGNDより駆動トランジスタ25;5のスレッショルド電圧(1V〜2V)程度上がった電位になる。次に図3(b)の信号線13の電圧はVddより駆動トランジスタ21;1のスレッショルド電圧(1V〜2V)程度下がった電位になるが、駆動トランジスタ25;Tr5が飽和領域で動作しているならば、前に記憶したIb+Isの電流がそのまま保たれることとなる。
【0017】
図1では走査側を3本(φ1〜φ3)としているが、φ1とφ2は同じ期間幅であり、位相がずれているだなので、前の段のφ2をφ1として使用しても良い。この場合、実際パネル外に接続されるのは各段に2本で良い。
【0018】
なお、図1の駆動トランジスタの極性を反対にして、発光素子の接続も逆にしても動作としては変わらないことは言うまでもない。また、スイッチトランジスタの極性も一部ないし全てn型としてもよいことは無論である。
【0019】
別な本発明として信号線を1本とした構成を図4に示し、図と共に説明する。図4において、6は有機ELに代表される発光素子、7は保持コンデンサ、8は一画素全体を示す。9は信号線、10は信号線9の電流源(図10の信号線駆動回路53に含まれる)、11は信号線9の浮遊容量である。第1組の電流記憶手段として構成されるは31の駆動用トランジスタTr1、32のスイッチングTr2、33のスイッチングTr3、34のスイッチングTr4と前述の保持コンデンサである。第2組の電流記憶手段として構成されるのは35の駆動用トランジスタTr5、36のスイッチングTr6、37のスイッチングTr7と保持コンデンサ15である。
【0020】
次に動作タイミングを図5に示し、図と共に説明する。図5のφ4とφ5で示すように、まず信号源10からバイアス電流Ibと信号電流Isを加えた電流を水平走査期間の前半に第2の電流記憶手段に記憶(φ4)する。次に水平走査期間の後半に、電流源からバイアス電流Ibを加え、記憶されたIb+IsからIbを差し引き(φ5)、第1の記憶手段に信号電流Isを記憶させ、この電流で発光素子6を発光させる(φ7)。
【0021】
等価回路を図6(a)、図6(b)、図6(c)に示し、図と共に説明する。図6(a)はφ4とφ6がLでスイッチトランジスタ36;Tr6と、スイッチトランジスタ37;Tr7がオンして駆動トランジスタ35;Tr5と保持コンデンサ15からなる第2の画素記憶手段に電流源10からのとバイアス電流Ib+信号電流Isを記憶する。次にφ4がH、φ5がLとなりスイッチトランジスタ36;Tr6はオフ、スイッチトランジスタ33;Tr3とスイッチトランジスタ34;Tr4がオンとなり、駆動トランジスタ31;Tr1と保持コンデンサ7からなる第1の画素記憶手段が動作するが、図6(b)に示すようにこの電流は信号電流Isとなる。そして、φ7のみLで他はHとなる発光期間はスイッチトランジスタ32;Tr2のみオンとなり、記憶された信号電流Isで発光素子6を発光することになる。
【0022】
最初の発明例と同様に、信号線にはバイアス電流Ib+信号電流Is、ないしバイアス電流Ibという信号よりも大きな電流を流すので、微小電流による充放電不足は発生しない。 なお、図5のφ6とφ7は排他的論理であるので、例えばスイッチトランジスタ32;Tr2をn型トランジスタとし、φ6だけで済ますことも可能であり苟枕x台e各段3本構成とすることができる。
【0023】
さて、駆動トランジスタにはキンク効果と呼ばれる、飽和領域でもドレイン電流がドレイン電圧の増加に伴って増大してまう現象が知られている。これは図1の駆動トランジスタ25;Tr2ないし図4の駆動トランジスタ35;Tr5にとり、大きな問題となる。何故なら外部の電流源より決められた電流値よりも大きな電流を流そうとするので、信号電流Isを記憶しようとするさいに、信号電流Isより大きな電流としてしまい、書き込みエラーとなってしまうからである。この対策としてはキンク効果を低減するために駆動トランジスタのチャンネル長を大きくする、キンクの程度が一定であるならば電流源からバイアス電流Ibを書き込むさいその分電流値を大きくすることで避けらる場合が多い。しかし、トランジスタのデバイス特性によっては避けられない場合もある。この問題に対処した別な発明の構成例を図7に示し、図と共に説明する。
【0024】
図7において、6は有機ELに代表される発光素子、7は保持コンデンサ、8は一画素全体を示す。9は第1の信号線、10は信号線9の電流源(図10の信号線駆動回路53に含まれる)、11は信号線9の浮遊容量である。12は第2の信号線、13はを信号線12の電流源(電流源10と同様、図10の信号線駆動回路53に含まれる)、14は信号線12の浮遊容量である。第1の憶手段として構成されるは41の駆動用トランジスタTr1、42のスイッチングTr2、43のスイッチングTr3、前述の保持コンデンサ7である。第2の電流記憶手段として構成されるのは45の駆動用トランジスタTr5、46のスイッチングTr6と保持コンデンサ15である。本発明は更に第3の電流記憶手段として駆動トランジスタ48;Tr8とスイッチングトランジスタ49;Tr9と保持コンデンサ16がある。そして各電流記憶手段を切換えるスイッチングトランジスタ44;Tr4、スイッチングトランジスタ47;Tr7、スイッチングトランジスタ50;Tr10とスイッチングトランジスタ51;Tr11からなる。
【0025】
動作タイミングを図8、等価回路を図9(a)、図9(b)、図9(c)に示し、図と共に説明する。タイミングとしては図2と同様であるが、まずφ8をLとし、第2の電流記憶手段関係であるスイッチングトランジスタ47;Tr7とスイッチングトランジスタ46;Tr6をオンして駆動トランジスタ45;Tr5にバイアス電流Ib+信号電流Isを記憶する。同時に第3の電流記憶手段関係であるスイッチングトランジスタ50;Tr10とスイッチングトランジスタ49;Tr9をオンして駆動トランジスタ48;Tr8にバイアス電流Ibを記憶する。次の水平走査期間にφ8をH、φ9をLとし、第1の電流記憶手段関係であるスイッチングトランジスタ43;Tr3をオンして駆動トランジスタ41;Tr1を動作させるのであるが、この時の電流は駆動トランジスタ45;Tr5のバイアス電流Ib+信号電流Isから、駆動トランジスタ48;Tr8のバイアス電流Ibを引いたもの、すなわち信号電流Isとなるが、このさいキンク効果による増大分があったも、それは駆動トランジスタ45;Tr5と駆動トランジスタ48;Tr8双方にあるので差し引きゼロとなる。その後、φ10をLとしてスイッチトランジスタ42;Tr2をオンして発光素子6に正確な信号電流を流す。
【0026】
なお、最初の発明時に述べたように図8のφ8を前段のφ9と同位相であることを利用して走査側配線を2本とすることも可能である。
【0027】
【発明の効果】
本発明による共通的な効果は、低電流書き込み時における信号線浮遊容量の充放電不足に伴う画質劣化、縦方向の尾引き状の画像を回避することが可能となる。最初の構成例では信号線が各列2本であるが、走査線を各段2本の構成とすることができる。次の構成例では信号線を各列1本とすることができ、信号線駆動回路の構成が簡単となる利点がある。第3の構成例ではトランジスタにキンク効果があったしても、回避する手段を提供している。
【図面の簡単な説明】
【図1】第1の発明の画素構成図
【図2】第1の発明の走査線タイミング動作図
【図3】第1の発明の動作時の等価回路図
【図4】第2の発明の画素構成図
【図5】第2の発明の走査線タイミング動作図
【図6】第2の発明の動作時の等価回路図
【図7】第3の発明の画素構成図
【図8】第3の発明の走査線タイミング動作図
【図9】第2の発明の動作時の等価回路図
【図10】一般的なパネルの周辺構成図
【図11】従来の画素構成図
【図12】従来の走査線タイミング動作図
【図13】従来の動作時の等価回路図
【図14】従来の電流書き込み時の駆動トランジスタ1;Tr1のドレイン電圧の端子電圧と電流iの関係を示した図
【符号の説明】
6 発光素子
7 保持コンデンサ
8 一画素
9 第1の信号線
10 第1の電流源
11 第1の信号線浮遊容量
12 第2の信号線
13 第2の電流源
14 第2の信号線浮遊容量
15 保持コンデンサ
21 駆動トランジスタ;Tr1
22 スイッチトランジスタ;Tr2
23 スイッチトランジスタ;Tr3
24 スイッチトランジスタ;Tr4
25 駆動トランジスタ;Tr5
26 スイッチトランジスタ;Tr6
27 スイッチトランジスタ;Tr7
28 スイッチトランジスタ;Tr8
Claims (4)
- n行m列(n及びmは自然数)のマトリクス状に形成された画素を持つ表示パネルと、
前記n行の画素行に対応するように設けられた、第1、第2、及び第3の走査制御線からなるn組の走査制御線組と、
前記m列の画素列に対応するように設けられた、第1の電流源に接続された第1の信号線及び第2の電流源に接続された第2の信号線からなるm組の信号線組と、
前記画素毎に設けられた第1の駆動トランジスタ及び前記第1の駆動トランジスタのゲートに一端が接続され他端が一定電位に保たれる第1の保持コンデンサを有する第1の電流記憶手段と、
前記画素毎に設けられ電流を供給されて発光する発光素子と、
前記画素毎に設けられた、電源に接続されそのゲート電圧に応じたドレイン電流を前記発光素子に供給する第2の駆動トランジスタ及び前記第2の駆動トランジスタのゲートに一端が接続され他端が一定電位に保たれる第2の保持コンデンサを有する第2の電流記憶手段と、
そのオン及びオフにより、前記第1の駆動トランジスタのソース及びドレインの一方を該第1の駆動トランジスタのゲート及び前記第1の信号線に対し接続及び遮断するよう、前記第1の走査制御線を通じて制御される第1のスイッチング手段と、
そのオン及びオフにより、前記第2の駆動トランジスタのソース及びドレインの一方を該第2の駆動トランジスタのゲート及び前記第1の駆動トランジスタのソース及びドレインの前記一方に対し接続及び遮断しかつ前記第1の駆動トランジスタのソース及びドレインの前記一方を前記第2の信号線に対し接続及び遮断するよう、前記第2の走査制御線を通じて制御される第2のスイッチング手段と、
そのオン及びオフにより、前記第1の駆動トランジスタから前記発光素子への電流の供給経路を導通及び遮断するよう、前記第3の走査制御線を通じて制御される第3のスイッチング手段と、を備え、
前記第1、第2、及び第3のスイッチング手段を、それぞれ、オン、オフ、及びオフさせた状態で、前記第1の電流源により、前記第1の信号線を通じて前記第1の駆動トランジスタに、所定のバイアス電流値に画像信号相当の電流値を足し合わせた電流を流すと、この電流に応じた第1の駆動トランジスタのゲート電圧が前記第1の保持コンデンサによって保持され、
その後、前記第1、第2、及び第3のスイッチング手段を、それぞれ、オフ、オン、及びオフさせた状態で、前記第2の電流源により、前記第2の信号線を通じて前記第1の駆動トランジスタに前記所定のバイアス電流値の電流を供給すると、前記電源から前記第2の駆動トランジスタを通って前記第1の駆動トランジスタへ前記画像信号相当の電流値の電流が供給されて前記第1の駆動トランジスタに前記第1の保持コンデンサによって保持されたゲート電圧に応じた電流である前記所定のバイアス電流値に画像信号相当の電流値を足し合わせた電流が流れ、かつ前記画像信号相当の電流値の電流に応じた第2の駆動トランジスタのゲート電圧が前記第2の保持コンデンサによって保持され、
その後、前記第1、第2、及び第3のスイッチング手段を、それぞれ、オフ、オフ、及びオンさせると、前記第2の保持コンデンサによって保持されたゲート電圧に応じた電流である前記画像信号相当の電流値の電流が前記電源から前記第2の駆動トランジスタを通じて前記発光素子に供給されて該発光素子が発光することを特徴とするアクティブマトリクス型表示装置。 - 前記発光素子として有機ELを用いたことを特徴とする請求項1記載のアクティブマトリクス型表示装置。
- n行m列(n及びmは自然数)のマトリクス状に形成された画素を持つ表示パネルと、
前記n行の画素行に対応するように設けられた、第1、第2、第3、及び第4の走査制御線からなるn組の走査制御線組と、
前記m列の画素列に対応するように設けられ電流源に接続されたm本の信号線と、
前記画素毎に設けられた第1の駆動トランジスタ及び前記第1の駆動トランジスタのゲートに一端が接続され他端が一定電位に保たれる第1の保持コンデンサを有する第1の電流記憶手段と、
前記画素毎に設けられ電流を供給されて発光する発光素子と、
前記画素毎に設けられた、電源に接続されそのゲート電圧に応じたドレイン電流を前記発光素子に供給する第2の駆動トランジスタ及び前記第2の駆動トランジスタのゲートに一端が接続され他端が一定電位に保たれる第2の保持コンデンサを有する第2の電流記憶手段と、
そのオン及びオフにより、前記第1の駆動トランジスタのソース及びドレインの一方を該第1の駆動トランジスタのゲートに対し接続及び遮断するよう、前記第1の走査制御線を通じて制御される第1のスイッチング手段と、
そのオン及びオフにより、前記第1の駆動トランジスタのソース及びドレインの前記一方を前記信号線に対し接続及び遮断するよう、前記第4の走査制御線を通じて制御される第4のスイッチング手段と、
そのオン及びオフにより、前記第2の駆動トランジスタのソース及びドレインの一方を該第2の駆動トランジスタのゲート及び前記第4のスイッチング手段の前記信号線に接続された端子に対し接続及び遮断するよう、前記第2の走査制御線を通じて制御される第2のスイッチング手段と、
そのオン及びオフにより、前記第1の駆動トランジスタから前記発光素子への電流の供給経路を導通及び遮断するよう、前記第3の走査制御線を通じて制御される第3のスイッチング手段と、を備え、
前記第1、第2、第3、及び第4のスイッチング手段を、それぞれ、オン、オフ、オフ、及びオンさせた状態で、前記電流源により、前記信号線を通じて前記第1の駆動トランジスタに、所定のバイアス電流値に画像信号相当の電流値を足し合わせた電流を流すと、この電流に応じた第1の駆動トランジスタのゲート電圧が前記第1の保持コンデンサによって保持され、
その後、前記第1、第2、第3、及び第4のスイッチング手段を、それぞれ、オフ、オン、オフ、及びオンさせた状態で、前記電流源により、前記信号線を通じて前記第1の駆動トランジスタに前記所定のバイアス電流値の電流を供給すると、前記電源から前記第2の駆動トランジスタを通って前記第1の駆動トランジスタへ前記画像信号相当の電流値の電流が供給されて前記第1の駆動トランジスタに前記第1の保持コンデンサによって保持されたゲート電圧に応じた電流である前記所定のバイアス電流値に画像信号相当の電流値を足し合わせた電流が流れ、かつ前記画像信号相当の電流値の電流に応じた第2の駆動トランジスタのゲート電圧が前記第2の保持コンデンサによって保持され、
その後、前記第1、第2、第3、及び第4のスイッチング手段を、それぞれ、オフ、オフ、オン、及びオフさせると、前記第2の保持コンデンサによって保持されたゲート電圧に応じた電流である前記画像信号相当の電流値の電流が前記電源から前記第2の駆動トランジスタを通じて前記発光素子に供給されて該発光素子が発光することを特徴とするアクティブマトリクス型表示装置。 - 前記発光素子として有機ELを用いたことを特徴とする請求項3記載のアクティブマトリクス型表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001342893A JP3866084B2 (ja) | 2001-11-08 | 2001-11-08 | アクティブマトリクス型表示装置およびその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001342893A JP3866084B2 (ja) | 2001-11-08 | 2001-11-08 | アクティブマトリクス型表示装置およびその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003150116A JP2003150116A (ja) | 2003-05-23 |
JP3866084B2 true JP3866084B2 (ja) | 2007-01-10 |
Family
ID=19156673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001342893A Expired - Fee Related JP3866084B2 (ja) | 2001-11-08 | 2001-11-08 | アクティブマトリクス型表示装置およびその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3866084B2 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI470607B (zh) | 2002-11-29 | 2015-01-21 | Semiconductor Energy Lab | A current driving circuit and a display device using the same |
CN1754316B (zh) | 2003-02-28 | 2011-07-13 | 株式会社半导体能源研究所 | 半导体装置及其驱动方法 |
US7453427B2 (en) | 2003-05-09 | 2008-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
CN1788301A (zh) | 2003-05-13 | 2006-06-14 | 东芝松下显示技术有限公司 | 有源矩阵显示设备 |
JP4720070B2 (ja) * | 2003-06-02 | 2011-07-13 | セイコーエプソン株式会社 | 電気光学装置、その駆動回路及び駆動方法、並びに電子機器 |
JP2004361737A (ja) * | 2003-06-05 | 2004-12-24 | Nippon Hoso Kyokai <Nhk> | 有機発光ダイオード駆動回路及びそれを用いたディスプレイ装置 |
US8378939B2 (en) | 2003-07-11 | 2013-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8085226B2 (en) | 2003-08-15 | 2011-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2005157347A (ja) * | 2003-11-07 | 2005-06-16 | Toshiba Matsushita Display Technology Co Ltd | アクティブマトリクス型表示装置 |
JP2005309422A (ja) * | 2004-03-26 | 2005-11-04 | Seiko Epson Corp | 画素回路の駆動方法、画素回路、電気光学装置および電子機器 |
JP4655497B2 (ja) * | 2004-04-01 | 2011-03-23 | セイコーエプソン株式会社 | 画素回路の駆動方法、画素回路、電気光学装置および電子機器 |
JP4747565B2 (ja) | 2004-11-30 | 2011-08-17 | ソニー株式会社 | 画素回路及びその駆動方法 |
KR101239162B1 (ko) | 2004-11-30 | 2013-03-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치와 그 구동방법, 반도체장치, 및 전자기기 |
JP5264014B2 (ja) * | 2004-11-30 | 2013-08-14 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置及び電子機器 |
US7646367B2 (en) | 2005-01-21 | 2010-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device and electronic apparatus |
JP4848639B2 (ja) * | 2005-01-28 | 2011-12-28 | ソニー株式会社 | 画素回路と表示装置及びこれらの駆動方法 |
JP2006208746A (ja) * | 2005-01-28 | 2006-08-10 | Sony Corp | 画素回路と表示装置及びこれらの駆動方法 |
JP2006208745A (ja) * | 2005-01-28 | 2006-08-10 | Sony Corp | 画素回路と表示装置及びこれらの駆動方法 |
JP4987310B2 (ja) * | 2005-01-31 | 2012-07-25 | 株式会社ジャパンディスプレイセントラル | 表示装置、アレイ基板、及び表示装置の駆動方法 |
JP5085011B2 (ja) * | 2005-03-30 | 2012-11-28 | 株式会社ジャパンディスプレイセントラル | アクティブマトリクス型表示装置 |
JP2007065230A (ja) * | 2005-08-31 | 2007-03-15 | Oki Electric Ind Co Ltd | 電流ドライバ回路及びそれを用いた表示装置 |
KR100821055B1 (ko) * | 2006-12-27 | 2008-04-08 | 삼성에스디아이 주식회사 | 유기전계발광 표시장치와 그의 구동방법 |
JP5310244B2 (ja) * | 2009-05-12 | 2013-10-09 | ソニー株式会社 | 表示装置、表示方法 |
TWI527012B (zh) * | 2014-07-03 | 2016-03-21 | 友達光電股份有限公司 | 發光二極體畫素電路及其驅動方法 |
-
2001
- 2001-11-08 JP JP2001342893A patent/JP3866084B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003150116A (ja) | 2003-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3866084B2 (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
US9640106B2 (en) | Semiconductor device and driving method thereof | |
KR101141772B1 (ko) | 화소회로 및 표시장치와 이러한 구동방법 | |
KR100569688B1 (ko) | 전자 회로, 전기 광학 장치, 전기 광학 장치의 구동 방법, 및 전자 기기 | |
TWI399725B (zh) | 半導體裝置及其驅動方法 | |
US9324249B2 (en) | Electroluminescent display panel with reduced power consumption | |
JP6124573B2 (ja) | 表示装置 | |
US20230024029A1 (en) | Display driving module, method for driving the same and display device | |
US20040130513A1 (en) | Method of driving electronic circuit, method of driving electronic apparatus, method of driving electro-optical apparatus, and electronic device | |
US7586468B2 (en) | Display device using current driving pixels | |
US20220005415A1 (en) | Stage and scan driver including the same | |
JP3749992B2 (ja) | アクティブマトリックス型有機elパネルの駆動回路および有機el表示装置 | |
US7573442B2 (en) | Display, active matrix substrate, and driving method | |
JP2004354883A (ja) | 表示素子駆動回路及びそれを用いたディスプレイ装置 | |
KR100541829B1 (ko) | 액티브 매트릭스 oled에 대한 전류 구동 장치 및 방법 | |
JP2007206515A (ja) | 発光ダイオード駆動回路およびそれを用いたディスプレイ装置 | |
US7355579B2 (en) | Display | |
US20060186824A1 (en) | Pixel array and fabrication method thereof | |
US20040207579A1 (en) | Display device | |
US20040263465A1 (en) | Display | |
WO2021161677A1 (ja) | 表示装置 | |
JP4502603B2 (ja) | 表示装置 | |
JP2008122498A (ja) | 表示パネルの駆動回路、表示装置および画素回路の駆動方法 | |
JP2006038964A (ja) | 画素回路及び表示装置とこれらの駆動方法 | |
JP2011228798A (ja) | インバータ回路および表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041028 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050701 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060719 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061004 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131013 Year of fee payment: 7 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |