JP4987310B2 - 表示装置、アレイ基板、及び表示装置の駆動方法 - Google Patents
表示装置、アレイ基板、及び表示装置の駆動方法 Download PDFInfo
- Publication number
- JP4987310B2 JP4987310B2 JP2006022614A JP2006022614A JP4987310B2 JP 4987310 B2 JP4987310 B2 JP 4987310B2 JP 2006022614 A JP2006022614 A JP 2006022614A JP 2006022614 A JP2006022614 A JP 2006022614A JP 4987310 B2 JP4987310 B2 JP 4987310B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- video signal
- drive current
- scanning signal
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 33
- 239000000758 substrate Substances 0.000 title claims description 20
- 239000003990 capacitor Substances 0.000 claims description 42
- 239000011159 matrix material Substances 0.000 claims description 22
- 101100081581 Chlamydomonas reinhardtii ODA1 gene Proteins 0.000 description 29
- 101000911790 Homo sapiens Sister chromatid cohesion protein DCC1 Proteins 0.000 description 28
- 102100027040 Sister chromatid cohesion protein DCC1 Human genes 0.000 description 28
- 230000005669 field effect Effects 0.000 description 17
- 238000005401 electroluminescence Methods 0.000 description 15
- 239000010409 thin film Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 101000702393 Homo sapiens Signal peptide peptidase-like 2B Proteins 0.000 description 7
- 101000702394 Homo sapiens Signal peptide peptidase-like 2A Proteins 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 2
- 101100288529 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) LCD1 gene Proteins 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
まず、nチャネル電界効果トランジスタのドレインとゲートとを接続し、この状態でnチャネル電界効果トランジスタのドレイン−ソース間に映像信号に対応した大きさの電流Isigを流す。この動作により、キャパシタの両電極間の電圧は、nチャネル電界効果トランジスタのチャネルに電流Isigを流すのに必要なゲート−ソース間電圧に設定される。
本発明の第2側面によると、マトリクス状に配列した複数の画素を具備し、前記複数の画素の各々は、表示素子と、書込期間に亘って開き、前記書込期間に続く表示期間において閉じる出力制御スイッチと、第1及び第2駆動電流制御回路であって、制御端子と第1電源端子に接続された第1端子とそれらの間の電圧に対応した大きさの電流を出力する第2端子とを含んだ駆動制御素子と、前記第2端子と前記制御端子との間に接続されたダイオード接続スイッチと、一方の電極が前記制御端子に接続されたキャパシタとを各々が含み、前記出力制御スイッチと前記表示素子とは前記第1及び第2駆動電流制御回路の各々の前記第2端子と第2電源端子との間でこの順に直列に接続され、前記第1駆動電流制御回路は、第1階調域内の階調を表示する場合に、その輝度に対応した大きさを有している第1映像信号を保持して、前記第1映像信号に対応した大きさの第1駆動電流を前記表示期間に亘って出力し、前記第2駆動電流制御回路は、これが含む前記キャパシタの他方の電極が走査信号入力端子に接続され、前記第1階調域よりも低階調の第2階調域内の階調を表示する場合に、その輝度に対応した大きさよりも大きな第2映像信号を保持して、前記第2映像信号に対応した大きさの第2駆動電流を前記表示期間の一部においてのみ出力する第1及び第2駆動電流制御回路とを含み、前記複数の画素の各々は映像信号供給制御スイッチをさらに含み、前記表示装置は、前記複数の画素が形成する複数の列に対応して配列し、各々が前記映像信号供給制御スイッチを介して前記第2端子に接続された複数の映像信号線と、前記複数の画素が形成する複数の行に対応して配列すると共に各々が前記出力制御スイッチにそのスイッチング動作を制御する第1走査信号を供給する複数の第1走査信号線と、前記複数の行に対応して配列すると共に各々が前記映像信号供給制御スイッチ及び前記第1駆動電流制御回路が含む前記ダイオード接続スイッチにそれらのスイッチング動作を制御する第2走査信号を供給する複数の第2走査信号線と、前記複数の行に対応して配列すると共に各々が前記第2駆動電流制御回路が含む前記ダイオード接続スイッチにそのスイッチング動作を制御する第3走査信号を供給する複数の第3走査信号線と、前記複数の行に対応して配列した複数の第4走査信号線とをさらに具備し、前記第2駆動電流制御回路が含む前記キャパシタは前記第4走査信号線と前記制御端子との間に接続されたことを特徴とする表示装置が提供される。
本発明の第3側面によると、マトリクス状に配列した複数の画素であって、表示素子と、第1階調域内の階調を表示する場合に、その輝度データに対応した大きさを有している第1映像信号を保持して、前記第1映像信号に対応した大きさの第1駆動電流を出力する第1駆動電流制御回路と、前記第1駆動電流制御回路と前記表示素子との間に接続され、書込期間に亘って開き、前記書込期間に続く表示期間において閉じる第1出力制御スイッチと、前記第1階調域よりも低階調の第2階調域内の階調を表示する場合に、その輝度データに対応した大きさよりも大きな第2映像信号を保持して、前記第2映像信号に対応した大きさの第2駆動電流を出力する第2駆動電流制御回路と、前記第2駆動電流制御回路と前記表示素子との間に接続され、前記書込期間に亘って開き、前記表示期間において、前記第1出力制御スイッチが閉じている時間よりも短い時間に亘って閉じる第2出力制御スイッチとを各々が含んだ複数の画素と、前記複数の画素が形成する複数の行に対応して配列すると共に各々が前記第1出力制御スイッチにそのスイッチング動作を制御する第1走査信号を供給する複数の第1走査信号線と、前記複数の行に対応して配列すると共に各々が前記第2出力制御スイッチにそのスイッチング動作を制御する第2走査信号を供給する複数の第2走査信号線と、前記第1及び第2走査信号線に前記第1及び第2走査信号をそれぞれ供給する走査信号線ドライバとを具備したことを特徴とする表示装置が提供される。
本発明の第4側面によると、マトリクス状に配列した複数の画素であって、表示素子と、書込期間に亘って開き、前記書込期間に続く表示期間において閉じる出力制御スイッチと、第1及び第2駆動電流制御回路とを各々が含み、前記第1及び第2駆動電流制御回路の各々は、制御端子と第1電源端子に接続された第1端子とそれらの間の電圧に対応した大きさの電流を出力する第2端子とを含んだ駆動制御素子と、前記第2端子と前記制御端子との間に接続されたダイオード接続スイッチと、一方の電極が前記制御端子に接続されたキャパシタとを含み、前記出力制御スイッチと前記表示素子とは前記第1及び第2駆動電流制御回路の各々の前記第2端子と第2電源端子との間でこの順に直列に接続され、前記第1駆動電流制御回路は、第1階調域内の階調を表示する場合に、その輝度データに対応した大きさを有している第1映像信号を保持して、前記第1映像信号に対応した大きさの第1駆動電流を前記表示期間に亘って出力し、前記第2駆動電流制御回路は、これが含む前記キャパシタの他方の電極が走査信号入力端子に接続され、前記第1階調域よりも低階調の第2階調域内の階調を表示する場合に、その輝度データに対応した大きさよりも大きな第2映像信号を保持して、前記第2映像信号に対応した大きさの第2駆動電流を前記表示期間の一部においてのみ出力する複数の画素と、前記複数の画素が形成する複数の行に対応して配列すると共に各々が前記出力制御スイッチにそのスイッチング動作を制御する第1走査信号を供給する複数の第1走査信号線と、前記複数の行に対応して配列すると共に各々が前記第1駆動電流制御回路が含む前記ダイオード接続スイッチにそのスイッチング動作を制御する第2走査信号を供給する複数の第2走査信号線と、前記複数の行に対応して配列すると共に各々が前記第2駆動電流制御回路が含む前記ダイオード接続スイッチにそのスイッチング動作を制御する第3走査信号を供給する複数の第3走査信号線と、前記複数の行に対応して配列した複数の第4走査信号線であって、前記第2駆動電流制御回路が含む前記キャパシタは前記第4走査信号線と前記制御端子との間に接続された複数の第4走査信号線と、前記第1乃至第4走査信号線に前記第1乃至第4走査信号をそれぞれ供給する走査信号線ドライバとを具備し、前記複数の画素の各々は映像信号供給制御スイッチをさらに含み、前記表示装置は、前記複数の画素が形成する複数の列に対応して配列し、各々が前記映像信号供給制御スイッチを介して前記第2端子に接続された複数の映像信号線をさらに具備したことを特徴とする表示装置が提供される。
本発明の第6側面によると、マトリクス状に配列した複数の画素回路を具備し、前記複数の画素回路の各々は、画素電極と、書込期間に亘って開き、前記書込期間に続く表示期間において閉じる出力制御スイッチと、第1及び第2駆動電流制御回路であって、制御端子と電源端子に接続される第1端子とそれらの間の電圧に対応した大きさの電流を出力する第2端子とを含んだ駆動制御素子と、前記第2端子と前記制御端子との間に接続されたダイオード接続スイッチと、一方の電極が前記制御端子に接続されたキャパシタとを各々が含み、前記出力制御スイッチは前記第1及び第2駆動電流制御回路の各々の前記第2端子と前記画素電極との間に接続され、前記第1駆動電流制御回路は、第1階調域内の階調を表示する場合に、その輝度に対応した大きさを有している第1映像信号を保持して、前記第1映像信号に対応した大きさの第1駆動電流を前記表示期間に亘って出力し、前記第2駆動電流制御回路は、これが含む前記キャパシタの他方の電極が走査信号入力端子に接続され、前記第1階調域よりも低階調の第2階調域内の階調を表示する場合に、その輝度に対応した大きさよりも大きな第2映像信号を保持して、前記第2映像信号に対応した大きさの第2駆動電流を前記表示期間の一部においてのみ出力する第1及び第2駆動電流制御回路とを含み、前記複数の画素回路の各々は映像信号供給制御スイッチをさらに含み、前記アレイ基板は、前記複数の画素回路が形成する複数の列に対応して配列し、各々が前記映像信号供給制御スイッチを介して前記第2端子に接続された複数の映像信号線と、前記複数の画素回路が形成する複数の行に対応して配列すると共に各々が前記出力制御スイッチにそのスイッチング動作を制御する第1走査信号を供給する複数の第1走査信号線と、前記複数の行に対応して配列すると共に各々が前記映像信号供給制御スイッチ及び前記第1駆動電流制御回路が含む前記ダイオード接続スイッチにそれらのスイッチング動作を制御する第2走査信号を供給する複数の第2走査信号線と、前記複数の行に対応して配列すると共に各々が前記第2駆動電流制御回路が含む前記ダイオード接続スイッチにそのスイッチング動作を制御する第3走査信号を供給する複数の第3走査信号線と、前記複数の行に対応して配列した複数の第4走査信号線とをさらに具備し、前記第2駆動電流制御回路が含む前記キャパシタは前記第4走査信号線と前記制御端子との間に接続されたことを特徴とするアレイ基板が提供される。
このように、図3の駆動方法によると、全階調を高い再現性で表示することができる。
図4は、本発明の第2態様に係る表示装置を概略的に示す平面図である。図5は、図4に示す表示装置の画素を示す等価回路図である。
第2書込動作では、まず、走査信号線ドライバYDRから、第4走査信号線SL4に、第2映像信号供給制御スイッチSWb2及び第2ダイオード接続スイッチSWc2を閉じる第4走査信号を出力する。この状態で、映像信号線ドライバXDRから、選択した画素PXの第2駆動電流制御回路DCC2に、映像信号線DLを介して第2映像信号を供給する。すなわち、映像信号線ドライバXDRから、映像信号線DLに、電圧信号VOFF2を出力する。電圧信号VOFF2は、第1態様で説明したのと同様、第1電源端子NDPS1とほぼ等しい電位に設定するか又はそれよりも高電位に設定する。
第4書込動作では、まず、走査信号線ドライバYDRから、第4走査信号線SL4に、第2映像信号供給制御スイッチSWb2及び第2ダイオード接続スイッチSWc2を閉じる第4走査信号を出力する。この状態で、映像信号線ドライバXDRから、選択した画素PXの第2駆動電流制御回路DCC2に、映像信号線DLを介して第2映像信号を供給する。すなわち、映像信号線ドライバXDRにより、第1電源端子NDPS1から第2映像信号出力端子NDDCout2へと第2電流I(m+1)2を流す。
第2書込動作では、まず、走査信号線ドライバYDRから、第4走査信号線SL4に、第2駆動制御素子DR2のゲート−ソース間電圧をその閾値電圧よりも十分に高くする第4走査信号を出力する。第2書込動作において出力する第4走査信号は、第1書込動作において出力する第4走査信号と比較して十分に高い電位とする。具体的には、第2書込動作において設定する第4走査信号線SL4の第2電位と第1書込動作において設定した第4走査信号線SL4の第1電位と差は、二進データ“efgh”が“1111”である場合でも第2駆動制御素子DR2のゲート−ソース間電圧がその閾値電圧よりも高くなるのに十分な大きさとする。
第4書込動作では、まず、走査信号線ドライバYDRから、第4走査信号線SL4に、その電位を第2電位に設定する第4走査信号を出力する。
SWa…出力制御スイッチ、SWa1…出力制御スイッチ、SWa2…出力制御スイッチ、SWb…映像信号供給制御スイッチ、SWb1…映像信号供給制御スイッチ、SWb2…映像信号供給制御スイッチ、SWc1…ダイオード接続スイッチ、SWc2…ダイオード接続スイッチ、SWcs…スイッチ、SWvs…スイッチ、VS…電圧源、XDR…映像信号線ドライバ、YDR…走査信号線ドライバ。
Claims (18)
- マトリクス状に配列した複数の画素を具備し、前記複数の画素の各々は、
表示素子と、
第1階調域内の階調を表示する場合に、その輝度データに対応した大きさを有している第1映像信号を保持して、前記第1映像信号に対応した大きさの第1駆動電流を出力する第1駆動電流制御回路と、
前記第1駆動電流制御回路と前記表示素子との間に接続され、書込期間に亘って開き、前記書込期間に続く表示期間において閉じる第1出力制御スイッチと、
前記第1階調域よりも低階調の第2階調域内の階調を表示する場合に、その輝度データに対応した大きさよりも大きな第2映像信号を保持して、前記第2映像信号に対応した大きさの第2駆動電流を出力する第2駆動電流制御回路と、
前記第2駆動電流制御回路と前記表示素子との間に接続され、前記書込期間に亘って開き、前記表示期間において、前記第1出力制御スイッチが閉じている時間よりも短い時間に亘って閉じる第2出力制御スイッチと
を含んだことを特徴とする表示装置。 - 前記複数の画素が形成する複数の列に対応して配列すると共に各々に前記第1駆動電流制御回路が接続された複数の第1映像信号線と、
前記複数の列に対応して配列すると共に各々に前記第2駆動電流制御回路が接続された複数の第2映像信号線と
をさらに具備し、
前記第1駆動電流制御回路は、第1制御端子と第1電源端子に接続された第1端子とそれらの間の電圧に対応した大きさの電流を出力する第2端子とを含んだ第1駆動制御素子と、前記第1映像信号線と前記第2端子との間に接続された第1映像信号供給制御スイッチと、前記第2端子と前記第1制御端子との間に接続された第1ダイオード接続スイッチと、一方の電極が前記第1制御端子に接続された第1キャパシタとを含み、
前記第2駆動電流制御回路は、第2制御端子と前記第1電源端子に接続された第3端子とそれらの間の電圧に対応した大きさの電流を出力する第4端子とを含んだ第2駆動制御素子と、前記第2映像信号線と前記第4端子との間に接続された第2映像信号供給制御スイッチと、前記第4端子と前記第2制御端子との間に接続された第2ダイオード接続スイッチと、一方の電極が前記第2制御端子に接続された第2キャパシタとを含み、
前記第1出力制御スイッチと前記表示素子とは前記第2端子と第2電源端子との間でこの順に直列に接続され、
前記第2出力制御スイッチと前記表示素子とは前記第4端子と前記第2電源端子との間でこの順に直列に接続され、
さらに、
前記複数の画素が形成する複数の行に対応して配列すると共に各々が前記第1出力制御スイッチにそのスイッチング動作を制御する第1走査信号を供給する複数の第1走査信号線と、
前記複数の行に対応して配列すると共に各々が前記第2出力制御スイッチにそのスイッチング動作を制御する第2走査信号を供給する複数の第2走査信号線と、
前記複数の行に対応して配列すると共に各々が前記第1及び第2映像信号供給制御スイッチ並びに前記第1及び第2ダイオード接続スイッチにそれらのスイッチング動作を制御する第3走査信号を供給する複数の第3走査信号線と
を具備したことを特徴とする請求項1に記載の表示装置。 - 前記複数の画素が形成する複数の列に対応して配列すると共に各々に前記第1及び第2駆動電流制御回路が接続された複数の映像信号線をさらに具備し、
前記第1及び第2駆動電流制御回路の各々は、制御端子と第1電源端子に接続された第1端子とそれらの間の電圧に対応した大きさの電流を出力する第2端子とを含んだ駆動制御素子と、前記映像信号線と前記第2端子との間に接続された映像信号供給制御スイッチと、前記第2端子と前記制御端子との間に接続されたダイオード接続スイッチと、一方の電極が前記制御端子に接続されたキャパシタとを含み、
前記第1出力制御スイッチと前記表示素子とは前記第1駆動電流制御回路が含む前記駆動制御素子の前記第2端子と第2電源端子との間でこの順に直列に接続され、
前記第2出力制御スイッチと前記表示素子とは前記第2駆動電流制御回路が含む前記駆動制御素子の前記第2端子と前記第2電源端子との間でこの順に直列に接続され、
さらに、
前記複数の画素が形成する複数の行に対応して配列すると共に各々が前記第1出力制御スイッチにそのスイッチング動作を制御する第1走査信号を供給する複数の第1走査信号線と、
前記複数の行に対応して配列すると共に各々が前記第2出力制御スイッチにそのスイッチング動作を制御する第2走査信号を供給する複数の第2走査信号線と、
前記複数の行に対応して配列すると共に各々が前記第1駆動電流制御回路の前記映像信号供給制御スイッチ及び前記ダイオード接続スイッチにそれらのスイッチング動作を制御する第3走査信号を供給する複数の第3走査信号線と、
前記複数の行に対応して配列すると共に各々が前記第2駆動電流制御回路の前記映像信号供給制御スイッチ及び前記ダイオード接続スイッチにそれらのスイッチング動作を制御する第4走査信号を供給する複数の第4走査信号線と
を具備したことを特徴とする請求項1に記載の表示装置。 - マトリクス状に配列した複数の画素を具備し、前記複数の画素の各々は、
表示素子と、
書込期間に亘って開き、前記書込期間に続く表示期間において閉じる出力制御スイッチと、
第1及び第2駆動電流制御回路であって、制御端子と第1電源端子に接続された第1端子とそれらの間の電圧に対応した大きさの電流を出力する第2端子とを含んだ駆動制御素子と、前記第2端子と前記制御端子との間に接続されたダイオード接続スイッチと、一方の電極が前記制御端子に接続されたキャパシタとを各々が含み、前記出力制御スイッチと前記表示素子とは前記第1及び第2駆動電流制御回路の各々の前記第2端子と第2電源端子との間でこの順に直列に接続され、前記第1駆動電流制御回路は、第1階調域内の階調を表示する場合に、その輝度に対応した大きさを有している第1映像信号を保持して、前記第1映像信号に対応した大きさの第1駆動電流を前記表示期間に亘って出力し、前記第2駆動電流制御回路は、これが含む前記キャパシタの他方の電極が走査信号入力端子に接続され、前記第1階調域よりも低階調の第2階調域内の階調を表示する場合に、その輝度に対応した大きさよりも大きな第2映像信号を保持して、前記第2映像信号に対応した大きさの第2駆動電流を前記表示期間の一部においてのみ出力する第1及び第2駆動電流制御回路と
を含み、
前記複数の画素の各々は映像信号供給制御スイッチをさらに含み、
前記表示装置は、
前記複数の画素が形成する複数の列に対応して配列し、各々が前記映像信号供給制御スイッチを介して前記第2端子に接続された複数の映像信号線と、
前記複数の画素が形成する複数の行に対応して配列すると共に各々が前記出力制御スイッチにそのスイッチング動作を制御する第1走査信号を供給する複数の第1走査信号線と、
前記複数の行に対応して配列すると共に各々が前記映像信号供給制御スイッチ及び前記第1駆動電流制御回路が含む前記ダイオード接続スイッチにそれらのスイッチング動作を制御する第2走査信号を供給する複数の第2走査信号線と、
前記複数の行に対応して配列すると共に各々が前記第2駆動電流制御回路が含む前記ダイオード接続スイッチにそのスイッチング動作を制御する第3走査信号を供給する複数の第3走査信号線と、
前記複数の行に対応して配列した複数の第4走査信号線と
をさらに具備し、前記第2駆動電流制御回路が含む前記キャパシタは前記第4走査信号線と前記制御端子との間に接続されたことを特徴とする表示装置。 - マトリクス状に配列した複数の画素であって、
表示素子と、
第1階調域内の階調を表示する場合に、その輝度データに対応した大きさを有している第1映像信号を保持して、前記第1映像信号に対応した大きさの第1駆動電流を出力する第1駆動電流制御回路と、
前記第1駆動電流制御回路と前記表示素子との間に接続され、書込期間に亘って開き、前記書込期間に続く表示期間において閉じる第1出力制御スイッチと、
前記第1階調域よりも低階調の第2階調域内の階調を表示する場合に、その輝度データに対応した大きさよりも大きな第2映像信号を保持して、前記第2映像信号に対応した大きさの第2駆動電流を出力する第2駆動電流制御回路と、
前記第2駆動電流制御回路と前記表示素子との間に接続され、前記書込期間に亘って開き、前記表示期間において、前記第1出力制御スイッチが閉じている時間よりも短い時間に亘って閉じる第2出力制御スイッチと
を各々が含んだ複数の画素と、
前記複数の画素が形成する複数の行に対応して配列すると共に各々が前記第1出力制御スイッチにそのスイッチング動作を制御する第1走査信号を供給する複数の第1走査信号線と、
前記複数の行に対応して配列すると共に各々が前記第2出力制御スイッチにそのスイッチング動作を制御する第2走査信号を供給する複数の第2走査信号線と、
前記第1及び第2走査信号線に前記第1及び第2走査信号をそれぞれ供給する走査信号線ドライバと
を具備したことを特徴とする表示装置。 - 前記複数の画素が形成する複数の列に対応して配列すると共に各々に前記第1駆動電流制御回路が接続された複数の第1映像信号線と、
前記複数の列に対応して配列すると共に各々に前記第2駆動電流制御回路が接続された複数の第2映像信号線と
をさらに具備し、
前記第1駆動電流制御回路は、第1制御端子と第1電源端子に接続された第1端子とそれらの間の電圧に対応した大きさの電流を出力する第2端子とを含んだ第1駆動制御素子と、前記第1映像信号線と前記第2端子との間に接続された第1映像信号供給制御スイッチと、前記第2端子と前記第1制御端子との間に接続された第1ダイオード接続スイッチと、一方の電極が前記第1制御端子に接続された第1キャパシタとを含み、
前記第2駆動電流制御回路は、第2制御端子と前記第1電源端子に接続された第3端子とそれらの間の電圧に対応した大きさの電流を出力する第4端子とを含んだ第2駆動制御素子と、前記第2映像信号線と前記第4端子との間に接続された第2映像信号供給制御スイッチと、前記第4端子と前記第2制御端子との間に接続された第2ダイオード接続スイッチと、一方の電極が前記第2制御端子に接続された第2キャパシタとを含み、
前記第1出力制御スイッチと前記表示素子とは前記第2端子と第2電源端子との間でこの順に直列に接続され、
前記第2出力制御スイッチと前記表示素子とは前記第4端子と前記第2電源端子との間でこの順に直列に接続され、
前記走査信号線ドライバは前記第3走査信号線に前記第3走査信号を供給し、
さらに、前記複数の行に対応して配列すると共に各々が前記第1及び第2駆動電流制御回路の前記第1及び第2映像信号供給制御スイッチ並びに前記第1及び第2ダイオード接続スイッチにそれらのスイッチング動作を制御する第3走査信号を供給する複数の第3走査信号線を具備したことを特徴とする請求項5に記載の表示装置。 - 前記複数の画素が形成する複数の列に対応して配列すると共に各々に前記第1及び第2駆動電流制御回路が接続された複数の映像信号線をさらに具備し、
前記第1及び第2駆動電流制御回路の各々は、制御端子と第1電源端子に接続された第1端子とそれらの間の電圧に対応した大きさの電流を出力する第2端子とを含んだ駆動制御素子と、前記映像信号線と前記第2端子との間に接続された映像信号供給制御スイッチと、前記第2端子と前記制御端子との間に接続されたダイオード接続スイッチと、一方の電極が前記制御端子に接続されたキャパシタとを含み、
前記第1出力制御スイッチと前記表示素子とは前記第1駆動電流制御回路が含む前記駆動制御素子の前記第2端子と第2電源端子との間でこの順に直列に接続され、
前記第2出力制御スイッチと前記表示素子とは前記第2駆動電流制御回路が含む前記駆動制御素子の前記第2端子と前記第2電源端子との間でこの順に直列に接続され、
さらに、
前記複数の行に対応して配列すると共に各々が前記第1駆動電流制御回路の前記映像信号供給制御スイッチ及び前記ダイオード接続スイッチにそれらのスイッチング動作を制御する第3走査信号を供給する複数の第3走査信号線と、
前記複数の行に対応して配列すると共に各々が前記第2駆動電流制御回路の前記映像信号供給制御スイッチ及び前記ダイオード接続スイッチにそれらのスイッチング動作を制御する第4走査信号を供給する複数の第4走査信号線と
を具備し、
前記走査信号線ドライバは前記第3走査信号線に前記第3走査信号を供給する
ことを特徴とする請求項5に記載の表示装置。 - マトリクス状に配列した複数の画素であって、表示素子と、書込期間に亘って開き、前記書込期間に続く表示期間において閉じる出力制御スイッチと、第1及び第2駆動電流制御回路とを各々が含み、前記第1及び第2駆動電流制御回路の各々は、制御端子と第1電源端子に接続された第1端子とそれらの間の電圧に対応した大きさの電流を出力する第2端子とを含んだ駆動制御素子と、前記第2端子と前記制御端子との間に接続されたダイオード接続スイッチと、一方の電極が前記制御端子に接続されたキャパシタとを含み、前記出力制御スイッチと前記表示素子とは前記第1及び第2駆動電流制御回路の各々の前記第2端子と第2電源端子との間でこの順に直列に接続され、前記第1駆動電流制御回路は、第1階調域内の階調を表示する場合に、その輝度データに対応した大きさを有している第1映像信号を保持して、前記第1映像信号に対応した大きさの第1駆動電流を前記表示期間に亘って出力し、前記第2駆動電流制御回路は、これが含む前記キャパシタの他方の電極が走査信号入力端子に接続され、前記第1階調域よりも低階調の第2階調域内の階調を表示する場合に、その輝度データに対応した大きさよりも大きな第2映像信号を保持して、前記第2映像信号に対応した大きさの第2駆動電流を前記表示期間の一部においてのみ出力する複数の画素と、
前記複数の画素が形成する複数の行に対応して配列すると共に各々が前記出力制御スイッチにそのスイッチング動作を制御する第1走査信号を供給する複数の第1走査信号線と、
前記複数の行に対応して配列すると共に各々が前記第1駆動電流制御回路が含む前記ダイオード接続スイッチにそのスイッチング動作を制御する第2走査信号を供給する複数の第2走査信号線と、
前記複数の行に対応して配列すると共に各々が前記第2駆動電流制御回路が含む前記ダイオード接続スイッチにそのスイッチング動作を制御する第3走査信号を供給する複数の第3走査信号線と、
前記複数の行に対応して配列した複数の第4走査信号線であって、前記第2駆動電流制御回路が含む前記キャパシタは前記第4走査信号線と前記制御端子との間に接続された複数の第4走査信号線と、
前記第1乃至第4走査信号線に前記第1乃至第4走査信号をそれぞれ供給する走査信号線ドライバと
を具備し、
前記複数の画素の各々は映像信号供給制御スイッチをさらに含み、
前記表示装置は、前記複数の画素が形成する複数の列に対応して配列し、各々が前記映像信号供給制御スイッチを介して前記第2端子に接続された複数の映像信号線をさらに具備したことを特徴とする表示装置。 - 前記第1階調域内の階調を表示する場合には、その輝度のL倍(L>0)の大きさの第1駆動電流を、前記第1駆動電流制御回路から前記表示素子へ供給するべく、前記第1駆動電流制御回路に前記第1映像信号を供給し、前記第1階調域よりも低階調の第2階調域内の階調を表示する場合には、その輝度のL×M倍(M>1)の大きさの第2駆動電流を、前記第2駆動電流制御回路から前記表示素子へ供給するべく、前記第2駆動電流制御回路に前記第2映像信号を供給する映像信号線ドライバをさらに具備し、
前記走査信号線ドライバは、前記第2駆動電流制御回路が前記第2駆動電流を前記表示素子へと供給する時間T2が、前記第1駆動電流制御回路が前記第1駆動電流を前記表示素子へと供給する時間T1と比較してより短くなるように前記第1及び第2走査信号線に前記第1及び第2走査信号をそれぞれ出力することを特徴とする請求項5乃至7の何れか1項に記載の表示装置。 - 前記第1階調域内の階調を表示する場合には、その輝度のL倍(L>0)の大きさの第1駆動電流を、前記第1駆動電流制御回路から前記表示素子へ供給するべく、前記第1駆動電流制御回路に前記第1映像信号を供給し、前記第1階調域よりも低階調の第2階調域内の階調を表示する場合には、その輝度のL×M倍(M>1)の大きさの第2駆動電流を、前記第2駆動電流制御回路から前記表示素子へ供給するべく、前記第2駆動電流制御回路に前記第2映像信号を供給する映像信号線ドライバをさらに具備し、
前記走査信号線ドライバは、前記第2駆動電流制御回路が前記第2駆動電流を前記表示素子へと供給する時間T2が、前記第1駆動電流制御回路が前記第1駆動電流を前記表示素子へと供給する時間T1と比較してより短くなるように前記第1及び第4走査信号線に前記第1及び第4走査信号をそれぞれ出力することを特徴とする請求項8に記載の表示装置。 - 前記第1階調域内の階調を表示する場合には、前記第1駆動電流制御回路に、前記第1映像信号として、前記第1駆動電流をゼロよりも大きな値とする映像信号を供給し、前記第1階調域よりも低階調の第2階調域内の階調を表示する場合には、前記第1駆動電流制御回路に、前記第1映像信号として、前記第1駆動電流をゼロとする映像信号を供給する映像信号線ドライバをさらに具備したことを特徴とする請求項1乃至8の何れか1項に記載の表示装置。
- マトリクス状に配列した複数の画素回路を具備し、前記複数の画素回路の各々は、
画素電極と、
第1階調域内の階調を表示する場合に、その輝度データに対応した大きさを有している第1映像信号を保持して、前記第1映像信号に対応した大きさの第1駆動電流を出力する第1駆動電流制御回路と、
前記第1駆動電流制御回路と前記画素電極との間に接続され、書込期間に亘って開き、前記書込期間に続く表示期間において閉じる第1出力制御スイッチと、
前記第1階調域よりも低階調の第2階調域内の階調を表示する場合に、その輝度データに対応した大きさよりも大きな第2映像信号を保持して、前記第2映像信号に対応した大きさの第2駆動電流を出力する第2駆動電流制御回路と、
前記第2駆動電流制御回路と前記画素電極との間に接続され、前記書込期間に亘って開き、前記表示期間において、前記第1出力制御スイッチが閉じている時間よりも短い時間に亘って閉じる第2出力制御スイッチと
を含んだことを特徴とするアレイ基板。 - 前記複数の画素回路が形成する複数の列に対応して配列すると共に各々に前記第1駆動電流制御回路が接続された複数の第1映像信号線と、
前記複数の列に対応して配列すると共に各々に前記第2駆動電流制御回路が接続された複数の第2映像信号線と
をさらに具備し、
前記第1駆動電流制御回路は、第1制御端子と電源端子に接続される第1端子とそれらの間の電圧に対応した大きさの電流を出力する第2端子とを含んだ第1駆動制御素子と、前記第1映像信号線と前記第2端子との間に接続された第1映像信号供給制御スイッチと、前記第2端子と前記第1制御端子との間に接続された第1ダイオード接続スイッチと、一方の電極が前記第1制御端子に接続された第1キャパシタとを含み、
前記第2駆動電流制御回路は、第2制御端子と前記電源端子に接続される第3端子とそれらの間の電圧に対応した大きさの電流を出力する第4端子とを含んだ第2駆動制御素子と、前記第2映像信号線と前記第4端子との間に接続された第2映像信号供給制御スイッチと、前記第4端子と前記第2制御端子との間に接続された第2ダイオード接続スイッチと、一方の電極が前記第2制御端子に接続された第2キャパシタとを含み、
前記第1出力制御スイッチは前記第2端子と前記画素電極との間に接続され、
前記第2出力制御スイッチはは前記第4端子と前記画素電極との間に接続され、
さらに、
前記複数の画素回路が形成する複数の行に対応して配列すると共に各々が前記第1出力制御スイッチにそのスイッチング動作を制御する第1走査信号を供給する複数の第1走査信号線と、
前記複数の行に対応して配列すると共に各々が前記第2出力制御スイッチにそのスイッチング動作を制御する第2走査信号を供給する複数の第2走査信号線と、
前記複数の行に対応して配列すると共に各々が前記第1及び第2駆動電流制御回路の前記第1及び第2映像信号供給制御スイッチ並びに前記第1及び第2ダイオード接続スイッチにそれらのスイッチング動作を制御する第3走査信号を供給する複数の第3走査信号線と
を具備したことを特徴とする請求項12に記載のアレイ基板。 - 前記複数の画素回路が形成する複数の列に対応して配列すると共に各々に前記第1及び第2駆動電流制御回路が接続された複数の映像信号線と
をさらに具備し、
前記第1及び第2駆動電流制御回路の各々は、制御端子と電源端子に接続される第1端子とそれらの間の電圧に対応した大きさの電流を出力する第2端子とを含んだ駆動制御素子と、前記映像信号線と前記第2端子との間に接続された映像信号供給制御スイッチと、前記第2端子と前記制御端子との間に接続されたダイオード接続スイッチと、一方の電極が前記制御端子に接続されたキャパシタとを含み、
前記第1出力制御スイッチは前記第1駆動電流制御回路が含む前記駆動制御素子の前記第2端子と前記画素電極との間に接続され、
前記第2出力制御スイッチは前記第2駆動電流制御回路が含む前記駆動制御素子の前記第2端子と前記画素電極との間に接続され、
さらに、
前記複数の画素回路が形成する複数の行に対応して配列すると共に各々が前記第1出力制御スイッチにそのスイッチング動作を制御する第1走査信号を供給する複数の第1走査信号線と、
前記複数の行に対応して配列すると共に各々が前記第2出力制御スイッチにそのスイッチング動作を制御する第2走査信号を供給する複数の第2走査信号線と、
前記複数の行に対応して配列すると共に各々が前記第1駆動電流制御回路の前記映像信号供給制御スイッチ及び前記ダイオード接続スイッチにそれらのスイッチング動作を制御する第3走査信号を供給する複数の第3走査信号線と、
前記複数の行に対応して配列すると共に各々が前記第2駆動電流制御回路の前記映像信号供給制御スイッチ及び前記ダイオード接続スイッチにそれらのスイッチング動作を制御する第4走査信号を供給する複数の第4走査信号線と
を具備したことを特徴とする請求項12に記載のアレイ基板。 - マトリクス状に配列した複数の画素回路を具備し、前記複数の画素回路の各々は、
画素電極と、
書込期間に亘って開き、前記書込期間に続く表示期間において閉じる出力制御スイッチと、
第1及び第2駆動電流制御回路であって、制御端子と電源端子に接続される第1端子とそれらの間の電圧に対応した大きさの電流を出力する第2端子とを含んだ駆動制御素子と、前記第2端子と前記制御端子との間に接続されたダイオード接続スイッチと、一方の電極が前記制御端子に接続されたキャパシタとを各々が含み、前記出力制御スイッチは前記第1及び第2駆動電流制御回路の各々の前記第2端子と前記画素電極との間に接続され、前記第1駆動電流制御回路は、第1階調域内の階調を表示する場合に、その輝度に対応した大きさを有している第1映像信号を保持して、前記第1映像信号に対応した大きさの第1駆動電流を前記表示期間に亘って出力し、前記第2駆動電流制御回路は、これが含む前記キャパシタの他方の電極が走査信号入力端子に接続され、前記第1階調域よりも低階調の第2階調域内の階調を表示する場合に、その輝度に対応した大きさよりも大きな第2映像信号を保持して、前記第2映像信号に対応した大きさの第2駆動電流を前記表示期間の一部においてのみ出力する第1及び第2駆動電流制御回路と
を含み、
前記複数の画素回路の各々は映像信号供給制御スイッチをさらに含み、
前記アレイ基板は、
前記複数の画素回路が形成する複数の列に対応して配列し、各々が前記映像信号供給制御スイッチを介して前記第2端子に接続された複数の映像信号線と、
前記複数の画素回路が形成する複数の行に対応して配列すると共に各々が前記出力制御スイッチにそのスイッチング動作を制御する第1走査信号を供給する複数の第1走査信号線と、
前記複数の行に対応して配列すると共に各々が前記映像信号供給制御スイッチ及び前記第1駆動電流制御回路が含む前記ダイオード接続スイッチにそれらのスイッチング動作を制御する第2走査信号を供給する複数の第2走査信号線と、
前記複数の行に対応して配列すると共に各々が前記第2駆動電流制御回路が含む前記ダイオード接続スイッチにそのスイッチング動作を制御する第3走査信号を供給する複数の第3走査信号線と、
前記複数の行に対応して配列した複数の第4走査信号線と
をさらに具備し、前記第2駆動電流制御回路が含む前記キャパシタは前記第4走査信号線と前記制御端子との間に接続されたことを特徴とするアレイ基板。 - マトリクス状に配列した複数の画素を具備し、前記複数の画素の各々は、表示素子と第1及び第2駆動電流制御回路とを含んだ表示装置の駆動方法であって、
第1階調域内の階調を表示する場合に、その輝度データに対応した大きさの第1映像信号を前記第1駆動電流制御回路に保持させて、前記第1映像信号に対応した大きさの第1駆動電流を前記第1駆動電流制御回路から前記表示素子へと一定時間に亘って供給せしめることと、
前記第1階調域内の階調よりも低階調の第2階調域内の階調を表示する場合に、その輝度データに対応した大きさよりも大きな第2映像信号を前記第2駆動電流制御回路に保持させて、前記第2映像信号に対応した大きさの第2駆動電流を前記第2駆動電流制御回路から前記表示素子へと前記一定時間よりも短い時間に亘って供給せしめることと
を含んだことを特徴とする方法。 - 前記第1階調域内の階調を表示する場合には、その輝度のL倍(L>0)の大きさの第1駆動電流を、前記第1駆動電流制御回路から前記表示素子へと一定時間T1に亘って供給し、前記第2階調域内の階調を表示する場合には、その輝度のL×M倍(M>1)の大きさの第2駆動電流を、前記第2駆動電流制御回路から前記表示素子へと前記一定時間よりも短い時間T2に亘って前記表示素子に供給することを特徴とする請求項16に記載の方法。
- 前記第1階調域内の階調を表示する場合に、前記第1駆動電流制御回路に、前記第1映像信号として、前記第1駆動電流をゼロよりも大きな値とする映像信号を供給することと、
前記第2階調域内の階調を表示する場合に、前記第1駆動電流制御回路に、前記第1映像信号として、前記第1駆動電流をゼロとする映像信号を供給することと
をさらに含んだ請求項16又は17に記載の方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006022614A JP4987310B2 (ja) | 2005-01-31 | 2006-01-31 | 表示装置、アレイ基板、及び表示装置の駆動方法 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005023791 | 2005-01-31 | ||
JP2005023791 | 2005-01-31 | ||
JP2005104648 | 2005-03-31 | ||
JP2005104648 | 2005-03-31 | ||
JP2006022614A JP4987310B2 (ja) | 2005-01-31 | 2006-01-31 | 表示装置、アレイ基板、及び表示装置の駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006309155A JP2006309155A (ja) | 2006-11-09 |
JP4987310B2 true JP4987310B2 (ja) | 2012-07-25 |
Family
ID=37476054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006022614A Active JP4987310B2 (ja) | 2005-01-31 | 2006-01-31 | 表示装置、アレイ基板、及び表示装置の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4987310B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102150039B1 (ko) * | 2014-07-14 | 2020-09-01 | 삼성디스플레이 주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
CN104167171B (zh) | 2014-07-17 | 2016-08-03 | 京东方科技集团股份有限公司 | 一种像素电路和显示装置 |
CN106782309A (zh) * | 2017-02-23 | 2017-05-31 | 京东方科技集团股份有限公司 | 像素驱动电路、像素驱动电路的驱动方法及显示装置 |
JP7362889B2 (ja) * | 2020-02-27 | 2023-10-17 | 京セラ株式会社 | 表示装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5952789A (en) * | 1997-04-14 | 1999-09-14 | Sarnoff Corporation | Active matrix organic light emitting diode (amoled) display pixel structure and data load/illuminate circuit therefor |
GB9812742D0 (en) * | 1998-06-12 | 1998-08-12 | Philips Electronics Nv | Active matrix electroluminescent display devices |
JP2000347623A (ja) * | 1999-03-31 | 2000-12-15 | Seiko Epson Corp | エレクトロルミネセンス表示装置 |
JP2002006808A (ja) * | 2000-04-19 | 2002-01-11 | Semiconductor Energy Lab Co Ltd | 電子装置およびその駆動方法 |
JP3656580B2 (ja) * | 2001-08-29 | 2005-06-08 | 日本電気株式会社 | 発光素子駆動回路及びそれを用いた発光表示装置 |
JP4650601B2 (ja) * | 2001-09-05 | 2011-03-16 | 日本電気株式会社 | 電流駆動素子の駆動回路及び駆動方法ならびに画像表示装置 |
JP3866084B2 (ja) * | 2001-11-08 | 2007-01-10 | 松下電器産業株式会社 | アクティブマトリクス型表示装置およびその駆動方法 |
JP3802512B2 (ja) * | 2002-05-17 | 2006-07-26 | 株式会社半導体エネルギー研究所 | 表示装置及びその駆動方法 |
JP2004054238A (ja) * | 2002-05-31 | 2004-02-19 | Seiko Epson Corp | 電子回路、電気光学装置、電気光学装置の駆動方法、及び電子機器 |
JP5116206B2 (ja) * | 2003-07-11 | 2013-01-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP5121118B2 (ja) * | 2004-12-08 | 2013-01-16 | 株式会社ジャパンディスプレイイースト | 表示装置 |
-
2006
- 2006-01-31 JP JP2006022614A patent/JP4987310B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006309155A (ja) | 2006-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7576718B2 (en) | Display apparatus and method of driving the same | |
WO2017115713A1 (ja) | 画素回路ならびに表示装置およびその駆動方法 | |
JP4314638B2 (ja) | 表示装置及びその駆動制御方法 | |
JP4852866B2 (ja) | 表示装置及びその駆動制御方法 | |
CN107274839B (zh) | 扫描驱动器 | |
JP2004287345A (ja) | 表示駆動装置及び表示装置並びにその駆動制御方法 | |
KR102366197B1 (ko) | 표시장치 및 그 구동 방법 | |
WO2006103797A1 (ja) | 表示装置およびその駆動方法 | |
US8493375B2 (en) | Driving apparatus of display device | |
WO2019186857A1 (ja) | 表示装置およびその駆動方法 | |
TW201333922A (zh) | 顯示裝置及其驅動方法 | |
JP2015049335A (ja) | El表示装置及びel表示装置の駆動方法 | |
KR100626754B1 (ko) | 구동장치 및 표시장치 및 그 구동제어방법 | |
WO2019186764A1 (ja) | 表示装置およびその駆動方法 | |
US20090267871A1 (en) | Switching circuit, pixel drive circuit, and sample-and-hold circuit | |
JP4987310B2 (ja) | 表示装置、アレイ基板、及び表示装置の駆動方法 | |
US7746299B2 (en) | Display, array substrate, and method of driving display | |
KR20200036415A (ko) | 표시 장치 | |
JP5532301B2 (ja) | 駆動回路および表示装置 | |
JP2006053348A (ja) | 表示装置 | |
JP2007011215A (ja) | 画素回路および表示装置 | |
JP2007003706A (ja) | 画素回路、表示装置、並びに画素回路の駆動方法 | |
CN111613179B (zh) | 显示装置 | |
JP2022104556A (ja) | 電界発光表示装置 | |
EP1580719A1 (en) | Display, active matrix substrate and driving method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120316 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120425 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4987310 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120529 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20121009 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |