JP5116206B2

JP5116206B2 - 半導体装置

Info

Publication number: JP5116206B2
Application number: JP2004201411A
Authority: JP
Inventors: 肇木村
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2003-07-11
Filing date: 2004-07-08
Publication date: 2013-01-09
Anticipated expiration: 2024-07-08
Also published as: JP2005049844A

Description

本発明は負荷に供給する電流をトランジスタで制御する機能を設けた半導体装置に係り、特に電流によって輝度が変化する電流駆動型発光素子で形成された画素や、画素に信号を供給する回路を含む半導体装置に関する。

有機発光ダイオード（ＯＬＥＤ(Organic Light Emitting Diode)）、有機ＥＬ素子、エレクトロルミネッセンス(Electro Luminescence：ＥＬ)素子などとも言う）に代表される自発光型の発光素子を用いた表示装置では、その駆動方式として単純マトリックス方式とアクティブマトリックス方式とが知られている。前者は構造は簡単であるが、大型かつ高輝度のディスプレイの実現が難しい等の問題があり、近年は発光素子に流れる電流を画素回路内部に設けた薄膜トランジスタ（ＴＦＴ）によって制御するアクティブマトリックス方式の開発が進められている。

アクティブマトリックス方式の表示装置の場合、駆動TFTの電流特性のバラツキにより発光素子に流れる電流が変化し輝度がばらついてしまうという問題が認識されていた。つまり、画素回路には発光素子に流れる電流を駆動する駆動ＴＦＴが用いられており、これらの駆動ＴＦＴの特性がばらつくことにより発光素子に流れる電流が変化し、輝度がばらついてしまうという問題があった。そこで画素回路内の駆動ＴＦＴの特性がばらついても発光素子に流れる電流は変化せず、輝度のバラツキを抑えるための種々の回路が提案されている（例えば、特許文献１乃至４参照）。
特許出願公表番号２００２-５１７８０６号公報国際公開第０１/０６４８４号パンフレット特許出願公表番号２００２-５１４３２０号公報国際公開第０２/３９４２０号パンフレット

特許文献１乃至３には、画素回路内に配置された駆動ＴＦＴの特性のバラツキによって発光素子に流れる電流値の変動を防ぐための回路構成が開示されている。この構成は、電流書き込み型画素、もしくは電流入力型画素などと呼ばれている。また特許文献４には、ソースドライバ回路内のＴＦＴのバラツキによる信号電流の変化を抑制するための回路構成が開示されている。

図６に、特許文献１に開示されている従来のアクティブマトリックス型表示装置の第１の構成例を示す。図６の画素は、ソース信号線６０１、第１〜第３のゲート信号線６０２〜６０４、電流供給線６０５、ＴＦＴ６０６〜６０９、保持容量６１０、ＥＬ素子６１１、映像信号電流入力用電流源６１２を有する。

図７を用いて、信号電流の書き込みから発光までの動作について説明する。図中、各部を示す図番は、図６に準ずる。図７(Ａ)〜(Ｃ)は、電流の流れを模式的に示している。図７(Ｄ)は、信号電流の書き込み時における各経路を流れる電流の関係を示しており、図７(Ｅ)は、同じく信号電流の書き込み時に、保持容量６１０に蓄積される電圧、つまりＴＦＴ６０８のゲート・ソース間電圧について示している。

まず、第１のゲート信号線６０２および第２のゲート信号線６０３にパルスが入力され、ＴＦＴ６０６、６０７がオンになる。このとき、ソース信号線を流れる電流、すなわち信号電流をIdataとする。

ソース信号線には、電流Idataが流れているので、図７(Ａ)に示すように、画素内では、電流の経路はＩ₁とＩ₂とに分かれて流れる。これらの関係を図７(Ｄ)に示している。なお、Idata＝Ｉ₁＋Ｉ₂であることは言うまでもない。

ＴＦＴ６０６がオンになった瞬間には、まだ保持容量６１０には電荷が保持されていないため、ＴＦＴ６０８はオフになっている。よって、Ｉ₂＝０となり、Idata＝Ｉ₁となる。すなわちこの間は、保持容量６１０における電荷の蓄積による電流のみが流れている。

その後、徐々に保持容量６１０に電荷が蓄積され、両電極間に電位差が生じ始める(図７(Ｅ))。両電極の電位差がＶｔｈとなると(図７(Ｅ) Ａ点)、ＴＦＴ６０８がオンになって、Ｉ₂が生ずる。先に述べたように、Idata＝Ｉ₁＋Ｉ₂であるので、Ｉ₁は次第に減少するが、依然電流は流れており、さらに保持容量には電荷の蓄積が行われる。

保持容量６１０においては、その両電極の電位差、つまりＴＦＴ６０８のゲート・ソース間電圧が所望の電圧、つまりＴＦＴ６０８がIdataの電流を流すことが出来るだけの電圧(ＶＧＳ)になるまで電荷の蓄積が続く。やがて電荷の蓄積が終了する(図７(Ｅ) Ｂ点)と、電流Ｉ₁は流れなくなり、さらにＴＦＴ６０８はそのときのＶＧＳに見合った電流が流れ、Idata＝Ｉ₂となる(図７(Ｂ))。こうして、定常状態に達する。以上で信号の書き込み動作が完了する。最後に第１のゲート信号線６０２および第２のゲート信号線６０３の選択が終了し、ＴＦＴ６０６、６０７がオフになる。

続いて、発光動作に移る。第３のゲート信号線６０４にパルスが入力され、ＴＦＴ６０９がオンになる。保持容量６１０には、先ほど書き込んだＶＧＳが保持されているため、ＴＦＴ６０８はオンになっており、電流供給線６０５から、Idataの電流が流れる。これによりＥＬ素子６１１が発光する。このとき、ＴＦＴ６０８が飽和領域において動作するようにしておけば、ＴＦＴ６０８のソース・ドレイン間電圧が変化したとしても、Idataは変わりなく流れることが出来る。

このように、設定した電流を出力する動作を、出力動作と呼ぶことにする。電流書き込み型画素のメリットとして、ＴＦＴ６０８の特性等にばらつきがあった場合であっても、保持容量６１０には、電流Idataを流すのに必要なゲート・ソース間電圧が保持されるため、所望の電流を正確にＥＬ素子に供給することが出来、よってＴＦＴの特性ばらつきに起因した輝度ばらつきを抑えることが可能になる点がある。

以上の例は、画素回路内での駆動ＴＦＴのバラツキによる電流の変化を補正するための技術に関するものであるが、ソースドライバ回路内においても同一の問題が発生する。特許文献４には、ソースドライバ回路内でのＴＦＴの製造上のバラツキによる信号電流の変化を防止するための回路構成が開示されている。
特許出願公開番号２００３-６６９０８号公報

また、特許文献５には、階調を制御する電流源の他に電圧源を用意し、ソース信号線に入力する２つの電源を切り替えるための電源切り替え手段により、行選択期間の初めに電圧源により浮遊容量の電荷を瞬時に変化させ、その後所望の輝度を出すために電流源１０により階調表示を行う構成が開示されている。

しかしながら、信号電流を駆動ＴＦＴや発光素子に供給するために用いられる配線の寄生容量は極めて大きいため、信号電流が小さい場合には配線の寄生容量を充電する時定数が大きくなり、信号書き込み速度が遅くなってしまうという問題点がある。すなわち、トランジスタに信号電流を供給しても、それを流すのに必要な電圧をゲート端子に生じさせるまでの時間が長くなってしまい、信号の書き込み速度が遅くなってしまうことが問題となっている。

そこで、特許文献５において、ソース信号線の電荷を瞬時に変化させる構成が開示されているが、行選択期間の初めに供給される電圧値が最適な大きさになっていない。また、構成が複雑になってしまっている。

本発明はこのような問題点に鑑み、トランジスタの特性バラツキの影響を低減し、所定の電流を供給でき、信号電流が小さな場合であっても信号の書き込み速度を十分に向上させることのできる半導体装置を提供することを目的とする。

本発明は、画素に入力する際に、前もって、最適な大きさの電圧を供給することにより、上記目的を達成するものである。

本発明は、負荷に供給する電流をトランジスタで制御する回路を具備する半導体装置であって、前記トランジスタのソースまたはドレインが電流源回路と接続され、前記電流源回路から前記トランジスタに電流が供給されたとき、前記トランジスタのゲート・ソース間電圧とドレイン・ソース間電圧とを制御する増幅回路が備えられていることを特徴とするものである。

本発明は、ビデオ電圧信号線と、複数の信号線と、複数の電圧制御スイッチと、複数の電流源回路と、複数の電流制御スイッチとを具備する半導体装置であって、前記信号線は、前記電圧制御スイッチを介して前記ビデオ電圧信号線と接続されており、前記電流源回路は、前記電流制御スイッチを介して前記信号線と接続されていることを特徴とするとするものである。

本発明は、前記構成によって、前記電流源回路に電流を供給するビデオ電流信号線が備えられていることを特徴とするものである。

本発明は、前記構成によって、前記電圧制御スイッチを順次選択していく駆動回路が備えられていることを特徴とするものである。

本発明は、前記構成によって、前記ビデオ電流信号線から前記電流源回路に電流を順次供給していく駆動回路が備えられていることを特徴とするものである。

本発明は、前記構成によって、前記ビデオ電流信号線に信号電流を供給し、前記ビデオ電圧信号線に信号電圧を供給する電圧電流供給回路が備えられていることを特徴とするものである。

本発明は、前記構成によって、前記信号電圧が、前記信号線に接続された画素へのプリチャージ電圧であることを特徴とするものである。

本発明において、適用可能なトランジスタの種類に限定はなく、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、半導体基板やＳＯＩ（Silicon On Insulator）基板を用いて形成されるＭＯＳ型トランジスタ、接合型トランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。また、トランジスタが配置されている基板の種類に限定はなく、単結晶基板、ＳＯＩ基板、ガラス基板などに配置することが出来る。

なお、本発明において、接続されているとは、電気的に接続されていることと同義である。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子（例えば、別の素子やスイッチなど）が配置されていてもよい。

本発明では、トランジスタの特性バラツキの影響を低減し、所定の電流を供給でき、信号電流が小さな場合であっても信号の書き込み速度を十分に向上させることのできる。また、各トランジスタのサイズや電流量などを調節することにより、最適な大きさのプリチャージ電圧を供給することが出来る。

（実施の形態１）
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。

本発明は、発光素子に流れる電流値によって発光輝度を制御することが可能な素子で画素を形成する。代表的にはＥＬ素子を適用することができる。ＥＬ素子の構成としては種々知られたものがあるが、電流値により発光輝度を制御可能なものであれば、どのような素子構造であっても本発明に適用することができる。すなわち、発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ素子を形成するものであり、そのための材料として、低分子系有機材料、中分子系有機材料（昇華性を有さず、かつ、モノマー単位が２０以下または連鎖する分子の長さが１０μｍ以下の有機発光材料）や高分子系有機材料を用いることができる。また、これらに無機材料を混合または分散させたものを用いても良い。

図１に、全体の構成例を示す。信号線１０２aには、複数の画素１０９aa〜１０９adが接続されている。同様に、信号線１０２bには、複数の画素１０９ba〜１０９bdが、信号線１０２cには、複数の画素１０９ca〜１０９cdが接続されている。

信号線１０２aは、電圧制御スイッチ１０４aを介して、ビデオ電圧信号線１０１に接続され、また、電流制御スイッチ１０５aを介して、電流源回路１０７aと接続されている。同様に、信号線１０２bは、電圧制御スイッチ１０４bを介して、ビデオ電圧信号線１０１に接続され、また、電流制御スイッチ１０５bを介して、電流源回路１０７bと接続されている。信号線１０２cの場合も同様である。そして、各電圧制御スイッチ１０４a〜１０４cは、電圧制御用シフトレジスタ１０３によってサンプリング選択線１０６ａ、１０６ｂ、１０６ｃを経て制御されている。

次に、図１の動作について述べる。まず、図２に示すように、電圧制御用シフトレジスタ１０３によって電圧制御スイッチ１０４aをオンにして、ビデオ電圧信号線１０１から画素１０９aaに、ビデオ信号電圧を入力する。この時のビデオ信号電圧の大きさは、画素１０９aaの表示に応じた大きさになっているものとする。

ただしこのとき、必ずしも、画素１０９aaに、ビデオ信号電圧が入力されなくてもよい。信号線１０４aの電位がビデオ信号電圧にまで充電されていればよい。

次に、図３に示すように、電圧制御用シフトレジスタ１０３によって電圧制御スイッチ１０４bをオンにして、ビデオ電圧信号線１０１から画素１０９baに、ビデオ信号電圧を入力する。この時のビデオ信号電圧の大きさは、画素１０９baの表示に応じた大きさになっているものとする。

次も同様に、図４に示すように、電圧制御用シフトレジスタ１０３によって電圧制御スイッチ１０４cをオンにして、ビデオ電圧信号線１０１から画素１０９caに、ビデオ信号電圧を入力する。

次に、図５に示すように、電流制御スイッチ１０５a〜１０５cをオンにして、電流源回路１０７a〜１０７cから、画素１０９aa〜１０９caに、ビデオ信号電流を入力する。この時のビデオ信号電流の大きさは、各画素の表示に応じた大きさになっているものとする。

このとき、図２〜図４に示したように、ビデオ信号電流の入力に先立って、ビデオ信号電圧が入力されている。したがって、ビデオ信号電圧が入力された時点において、信号線１０２a〜１０２cの電位は、図５においてビデオ信号電流を入力して定常状態になったとき（つまり、信号入力が完了したとき）と概ね等しくなっている。しかし、画素１０９aa〜１０９caの中のトランジスタの電流特性がばらついている場合がある。そのような場合は、ビデオ信号電圧が入力された時点と、ビデオ信号電流を入力して定常状態になったとき（つまり、信号入力が完了したとき）とで、信号線１０２a〜１０２cの電位に差が生じている。そこで、図５のように、ビデオ信号電流を入力することにより、画素１０９aa〜１０９caの中のトランジスタの電流特性のバラツキの影響を低減する。これにより、各画素の輝度のバラツキを低減し、正確な輝度で表示することが出来るようになる。

つまり、図２〜４の動作は、図５においてビデオ信号電流を入力する前の、プリチャージ動作に相当すると考えることが出来る。図２〜４において、必ずしも、各画素に、ビデオ信号電圧が入力されなくてもよいのは、この動作が、プリチャージ動作に相当するからである。もちろん、図２〜４において、各画素に、ビデオ信号電圧が入力されてもよいことは言うまでもない。

このような動作により、ビデオ信号電流の大きさが小さくても、すばやく、定常状態（信号入力の完了）にすることが出来る。

また、輝度に合わせて、ビデオ信号電流の大きさは変化する。したがって、それに合わせて、ビデオ信号電圧（プリチャージ電圧）の大きさを制御することは、容易ではない。それを実現するには、多くの回路を用いる必要がある。そのため、レイアウト面積が大きくなったり、消費電力が多くなったり、製造歩留りが低下してコストが上昇したりしてしまう。しかし、本願では、ビデオ信号電圧（プリチャージ電圧）は、ビデオ電圧信号線１０１から、点順次駆動で各画素に供給されるため、ビデオ信号電圧（プリチャージ電圧）の大きさを制御が容易である。また、回路構成が単純であるため、レイアウト面積が大きくなったり、消費電力が多くなったり、製造歩留りが低下してコストが上昇したり、等という問題点を回避することができる。

以上のような動作により、１行目の画素１０９aa〜１０９caに対するビデオ信号の入力が終了する。次に、２行目の画素１０９ab〜１０９cbに対しても、図２〜図５と同様に、信号を入力していく。以下、同様に、３行目以降もビデオ信号を入力していく。

このように、図２〜５では、１水平期間を２つに分け、前半では、ビデオ信号電圧（プリチャージ電圧）を入力し、その後、後半では、ビデオ信号電流を入力している。ただし、これに限定されない。

例えば、図２の後、図８のように動作させ、次に図９のように動作させて、その後、図５のように動作させてもよい。つまり、図２〜５のように、ビデオ信号電圧（プリチャージ電圧）を入力する期間と、ビデオ信号電流を入力する期間とを１水平期間の前半と後半とに分けるのではなく、図２、図８、図９、図５のように、ビデオ信号電圧（プリチャージ電圧）の入力が完了したあと、順次、ビデオ信号電流を入力していってもよい。このようにすることにより、ビデオ信号電流を入力する期間を長く設けることが出来る。ビデオ信号電流を入力する期間が長いと、十分に信号電流の書き込みを行うことが出来るため、トランジスタのバラツキの影響をより少なくすることが出来る。

ただし、その場合、ビデオ信号電流を早い順番で入力する列（例えば信号線１０２a）と、遅い順番で入力する列（例えば信号線１０２c）とで、ビデオ信号電流を入力している期間が異なってしまう。その結果、ビデオ信号電流を入力している期間が短い列（例えば信号線１０２c）では、十分に定常状態に達しない可能性がある。そこで、ビデオ信号電圧やビデオ信号電流を、常に信号線１０２aから順に入力するのではなく、信号線１０２cから順に入力することも行っても良い。このような順序の変更を、行ごとやフレーム期間ごとに切り替えて行っても良い。

なお、図１の構成では、ビデオ電圧信号線１０１が１本だけ記載されているが、これに限定されない。図１０に示すように、ビデオ電圧信号線１０１a、１０１bのように複数本配置し、同時に複数列の信号線（１０２a、１０２b、１０２ｃなど）に、ビデオ信号電圧（プリチャージ電圧）を入力してもよい。

なお、図１の構成では、ビデオ電圧信号線１０１と各信号線１０２a、１０２ｂ、１０２cとは、電圧制御スイッチ１０４a、１０４ｂ、１０４cを介して接続されているが、これに限定されない。例えば、図１１に示すように、電圧制御スイッチ１０４ａと信号線１０２ａとの間、電圧制御スイッチ１０４ｂと信号線１０２ｂとの間に電圧記憶回路１１０１a、１１０１bを配置してもよい。電圧記憶回路１１０１a、１１０１bでは、入力された電圧を出力する機能を有する。また、ある値の電圧を入力されているとき、同時に、以前入力された電圧を出力するようにしてもよい。このような回路を配置することにより、信号の入力のタイミングを、より柔軟にすることが出来る。

なお、図１の構成では、画素は、４行３列で配置されているが、これに限定されず、任意の個数で配置されてよい。

なお、図１の構成では、信号線の数は、３本（信号線１０２a〜１０２c）で記載されているが、これに限定されない。任意の数で配置されてよい。

なお、図１の構成では、各画素から電流源回路１０７aなどの方へ電流が流れるように記載されているが、これに限定されない。画素の回路構成などにより、電流の向きは変更可能である。

（実施の形態２）
実施の形態１では、１列分の画素につき、１本の信号線が配置されている場合について示した。本実施の形態では、１列分の画素につき、複数本の信号線が配置されている場合について示す。

なお、ここでは簡単のため、１列分の画素につき、２本の信号線が配置され、画素は４行２列で配置されている場合を示す。ただし、これに限定されない。１列分の画素につき、任意の本数の信号線が配置されてもよいし、画素は任意の個数だけ配置されてもよい。

実施の形態１で示したように、１列分の画素につき、１本の信号線が配置されている場合には、１水平期間中に、１列分の信号を画素に入力する必要があった。そのため、例えば、１水平期間の前半に、ビデオ信号電圧（プリチャージ電圧）を入力し、後半に、ビデオ信号電流を入力していた。そのような場合は、画素にビデオ信号電流を入力する期間が十分に長くないため、定常状態（信号の入力の完了）に出来ないまま、信号の入力を終了せざるを得ない場合が起こりうる。

そこで、１列分の画素につき、複数本の信号線を配置することにより、画素にビデオ信号電流を入力する期間を長くすることができる。

そこで、１列分の画素につき、２本の信号線が配置され、画素は４行２列で配置されている場合の構成図を図１２に示す。１列目の画素には、信号線１２０２aa、１２０２abが配置され、偶数行の画素が信号線１２０２aaに接続され、奇数行の画素が信号線１２０２abに接続されている。これにより、同時に２行分の画素に信号を入力することが出来る。なお、信号線１２０２ａａ、１２０２ａｂ、１２０２ｂａ、１２０２ｂｂは、それぞれ電圧制御スイッチ１２０４ａａ、１２０４ａｂ、１２０４ｂａ、１２０４ｂｂを介して、ビデオ電圧信号線１０１に接続されている。また、信号線１２０２ａａ、１２０２ａｂは、それぞれ電流制御スイッチ１２０５ａb、１２０５ａａ、を介して、電流源回路１０７ａと接続されている。同様に、信号線１２０２ｂａ、１２０２ｂｂは、それぞれ電流制御スイッチ１２０５ｂｂ、１２０５ｂａを介して、電流源回路１０７ｂと接続されている。

図１２の場合、１列分の画素につき、２本の信号線が配置されているため、１行分の画素に対する信号の入力は、２×水平期間、つまり、１水平期間の倍の期間をかけて、完了すればよい。そこで、まず、１水平期間をかけて、ビデオ信号電圧（プリチャージ電圧）を入力する。そして、次の１水平期間をかけて、ビデオ信号電流を入力すればよい。また、信号線が２本あるため、ある行の画素に対してビデオ信号電圧（プリチャージ電圧）を入力している時に、同時に、別の行の画素に対してビデオ信号電流を入力することが出来る。

図１３〜図１６に、動作を示す。図１３、１４では、１行目の画素には、ビデオ信号電流が入力され、２行目の画素には、ビデオ信号電圧（プリチャージ電圧）が入力される。なお、図１３の前に、信号線１２０２ab、１２０２bbには、ビデオ信号電圧（プリチャージ電圧）の入力が済んでいるものとする。次に、図１５、１６のように、２行目の画素にビデオ信号電流が入力され、３行目の画素には、ビデオ信号電圧（プリチャージ電圧）が入力される。既に、２行目の画素には、ビデオ信号電圧（プリチャージ電圧）が入力されているため、ビデオ信号電流の入力においては、すばやく定常状態にすることが出来る。

このような動作を繰り返すことによって、ビデオ信号電流の書き込みを正確に行うことが出来るようになる。

なお、図１３、１５において、画素１２０９ab、１２０９bbに対して、ビデオ信号電圧（プリチャージ電圧）が入力されているが、画素１２０９ab、１２０９bbの中に配置されているスイッチ１２１０ab、１２１０bbをオフにすることによって、ビデオ信号電圧（プリチャージ電圧）が画素１２０９ab、１２０９bbに入力されていないが、これに限定されない。ビデオ信号電圧（プリチャージ電圧）の入力は、各信号線１２０２aa、１２０２ab、１２０２ba、１２０２bbの電位を制御することが主な目的であるため、ビデオ信号電圧（プリチャージ電圧）が画素１２０９ab、１２０９bbに入力されていなくてもよいし、入力されていてもよい。ビデオ信号電圧（プリチャージ電圧）の入力の後、ビデオ信号電流が入力される場合は、どちらでもよい。もし、ビデオ信号電圧（プリチャージ電圧）の入力の後、ビデオ信号電流が入力されない場合は、ビデオ信号電圧（プリチャージ電圧）が画素１２０９ab、１２０９bbに入力されていることが望ましい。

なお、実施の形態１における、図２、８、９、５のように、ビデオ信号電圧（プリチャージ電圧）の入力が完了したあと、順次、ビデオ信号電流を入力していってもよい。ただし、この場合は、同時に２行に、電流を供給する必要があるので、１列に複数の電流源回路を配置する必要がある。

なお、本実施の形態で説明した内容は、実施の形態１で説明した構成の一部を変形したものに相当する。よって、実施の形態１で説明した内容は、本実施の形態にも適用できる。

したがって、ビデオ電圧信号線１０１と各信号線１２０２aa〜１２０２bbとは、電圧制御スイッチ１２０４aa〜１２０４bbを介して接続されているが、これに限定されない。例えば、図１７に示すように、間に電圧記憶回路１７０２aa〜１７０２bbを配置してもよい。このような回路を配置することにより、信号の入力のタイミングを、より柔軟にすることが出来る。

また、本発明は、これに限定されず、その要旨を変更しない範囲であれば様々な変形が可能である。

なお、本実施の形態で示す構成を、実施の形態１の構成と組み合わせて実施することができる。

（実施の形態３）
本発明では、画素に、ビデオ信号電流を入力する必要がある。つまり、画像情報に応じて、電流の大きさをアナログ的に、もしくは、デジタル的に制御し、画素に入力する必要がある。ビデオ信号電流は、電流源回路から出力される。そこで、本実施の形態では、電流源回路の構成例を示す。

図１８は、図１の構成図に対して、電流源回路に関連する部分を詳細に記載した場合の構成図を示す。同様に、図１１の構成図に対して、電流源回路に関連する部分を詳細に記載した場合の構成図を図１９に示す。なお、図１では、４行３列に画素が配置されている場合について示しているが、図１８や図１９では、簡単のため、４行２列に画素が配置されているものとするが、これに限定されない。

図１８や図１９では、電流源回路１８０７a、１８０７bは、ビデオ電流信号線１８０１に接続されている。そして、ビデオ電流信号線１８０１を通ってビデオ電流信号が、電流源回路１８０７a、１８０７bに入力される。その結果、電流源回路１８０７a、１８０７bは、トランジスタのバラツキの影響を受けずに、信号線１０２a、１０２bへ、ビデオ電流信号を出力することが出来るようになる。

そして、図１８の場合、電流源回路１８０７a、１８０７bは、電流制御用シフトレジスタ１８０３によって電流制御線１８０６a、１８０６ｂより制御されている。これにより、ビデオ電流信号を、電流源回路１８０７a、１８０７bに入力するタイミングが制御される。

図１８のように、電圧制御スイッチ１０４a、１０４ｂを制御する電圧制御用シフトレジスタ１０３と、電流源回路１８０７a、１８０７bを制御する電流制御用シフトレジスタ１８０３とを、別々に配置することにより、各々のタイミングを独立に制御することが可能となる。特に、ビデオ電流信号線１８０１を通って電流源回路１８０７a、１８０７bにビデオ電流信号を入力する場合は、信号の入力を完了させる（定常状態にさせる）のに時間がかかる場合がある。その場合は、電圧制御用シフトレジスタ１０３と電流制御用シフトレジスタ１８０３とを、別々に配置することにより、タイミングを最適化できる。

なお、図１０はビデオ電圧信号線１０１ａ、１０１ｂを配置してある。この図に示すように、ビデオ電圧信号線やビデオ電流信号線を複数配置してもよい。また、図８８にはビデオ電圧信号線（１０１）を１本、ビデオ電流信号線を２本（１８０１i、１８０１ｊ）配置しているように、ビデオ電圧信号線の数とビデオ電流信号線の数とを必ずしも一致させなくてもよい。そのような場合、電圧制御用シフトレジスタ１０３と電流制御用シフトレジスタ１８０３とを、別々に配置することにより、タイミングを最適化することができる。

このように、図１８においては、電圧制御用シフトレジスタ１０３と電流制御用シフトレジスタ１８０３とが、別々に配置されているが、この構成に限定されない。例えば、図２０に示すように、電圧制御用シフトレジスタ１０３と電流制御用シフトレジスタ１８０３とを一つにまとめてもよい。例えば図２０の場合は、電圧制御用シフトレジスタ１０３を用いて、各電圧制御スイッチ１０４a〜１０４bだけでなく、各電流源回路１８０７a、１８０７bも制御している。

これまでは、電流源回路について、内部の詳細な構成は記載せず、模式図を用いて述べてきた。そこで、電流源回路１８０７の内部の回路構成例を示す。まず、図２１に、図１８や図１０から電流源回路部分を抜き出した図を示す。図２１に示すように、電流源回路１８０７には、少なくとも、電流入力端子２１０２、タイミング制御端子２１０３、電流出力端子２１０１がある。電流入力端子２１０２は、図１８の場合、ビデオ電流信号線１８０１に接続され、そこから電流が入力される。タイミング制御端子２１０３は、図１８の場合、電圧制御用シフトレジスタ１０３や電流制御用シフトレジスタ１８０３と接続され、そこから、タイミング信号が入力される。電流出力端子２１０１は、図１８の場合、電流制御スイッチ１０５ａ、１０５ｂを介して、信号線１０４ａ、１０４ｂと接続されている。

図２２は、図２１で示した電流源回路１８０７の具体的な回路構成例を示す。スイッチ２２０３、２２０４をオン、スイッチ２２０５をオフにして、電流入力端子２１０２を通って、電流源トランジスタ２２０１や保持容量２２０２に電流を入力する。電流の入力が完了すると、つまり、定常状態になると、保持容量２２０２に、適切な電圧が保存される。これにより、電流源トランジスタの電流特性がばらついても、その影響を低減できる。そして次に、スイッチ２２０３、２２０４をオフ、スイッチ２２０５をオンにする。すると、電流出力端子２１０１を通って、電流をスイッチ１０５へ出力できるようになる。

なお、電流源回路１８０７を図２２のような構成にした場合は、ビデオ電流信号線１８０１を通って電流源回路１８０７に入力されるビデオ電流信号と、電流源回路１８０７から電流出力端子２１０１を通って出力されるビデオ電流信号とでは、その大きさは、概ね等しい。これは、回路構成に依存している。つまり、ビデオ電流信号線１８０１を通って電流が入力されるトランジスタと、電流出力端子２１０１を通って電流を出力するトランジスタが同一であるため、電流の大きさは概ね等しくなる。

したがって、電流源回路１８０７を図２３のような構成にすると、電流源トランジスタ２３０１と、ミラートランジスタ２３０６とにおいて、チャネル幅Ｗとチャネル長Ｌとの比率を変えることによって、電流の大きさを変更することが出来る。この場合は、ビデオ電流信号線１８０１を通って電流源回路１８０７に入力されるビデオ電流信号と、電流源回路１８０７から電流出力端子２１０１を通って出力されるビデオ電流信号とでは、その大きさは、比例関係になる。なお、２３０２は保持容量、２３０３、２３０４はスイッチ、１０５はスイッチである。

同様に、電流源回路１８０７を図２４のような構成にすれば、スイッチ２４０３、２４０４をオンにして、電流入力端子２１０２を通って、電流源トランジスタ２４０１や保持容量２４０２に電流を入力する場合と、スイッチ２４０３、２４０４をオフにして、電流源トランジスタ２４０１とマルチトランジスタ２４０５とがマルチゲートのトランジスタとして動作して、電流出力端子２１０１を通って、電流を出力する場合とでは、電流の大きさを変えることが出来る。この場合も、ビデオ電流信号線１８０１を通って電流源回路１８０７に入力されるビデオ電流信号と、電流源回路１８０７から電流出力端子２１０１を通って出力されるビデオ電流信号とでは、その大きさは、比例関係になる。

また同様に、電流源回路１８０７を図２５のような構成にすれば、スイッチ２５０７を制御することにより、電流源トランジスタ２５０１とマルチトランジスタ２５０６とが、マルチゲートのトランジスタとして動作するかどうかを制御できる。この場合は、スイッチ２５０７のオンオフのタイミングにより、ビデオ電流信号線１８０１を通って電流源回路１８０７に入力されるビデオ電流信号と、電流源回路１８０７から電流出力端子２１０１を通ってスイッチ１０５へ出力されるビデオ電流信号とでは、その大きさは、比例関係になる場合と、概ね等しくなる場合とがある。

なお、図２５に示したような電流源回路の動作については、特願２００２-３８０２５２号出願、特願２００３-０５５０１８号出願などに記載されているので、その内容と本願とを組み合わせることが出来る。なお、２５０３、２５０４、２５０５、１０５はスイッチである。

なお、図２２〜２５では、電流入力端子２１０２を流れる電流も、電流出力端子２１０１を流れる電流も、電流源回路の方に電流が流れているが、これに限定されない。電流入力端子２１０２と電流出力端子２１０１とで、逆方向に電流が流れていてもよい。その場合の例を、図２６に示す。図２６の場合、電流出力端子２１０１を流れる電流は、電流源回路の方に電流が流れているが、電流入力端子２１０２を流れる電流は、電流源回路から別の回路の方に電流が流れている。なお、２６０１はトランジスタ、２２０３、２６０５、２６０６、２６０７はスイッチである。

なお、図２２〜２６では、電流源として動作するトランジスタの極性は、Ｎチャネル型であったが、これに限定されない。例として図２２の構成に対して、トランジスタの極性をＰチャネル型にした場合を図２７に示す。なお、２７０１はＰチャネル型のトランジスタ、２７０２は保持容量、２７０３、２７０４、２７０５はスイッチである。図２３〜２６に関しても、同様な概念を適用すれば、トランジスタの極性を変更することが出来る。

また、図２２〜２７では、電流源回路の方に電流が流れているが、これに限定されない。電流の向きを変更した場合にも、容易に変形できる。例として、図２２の構成に対して、電流の流れる向きを逆にした場合を図２８に示す。なお、２８０１はＰチャネル型のトランジスタ、２８０２は保持容量、２８０３、２８０４、２８０５はスイッチである。このように、電流源として動作するトランジスタの極性を逆にすることにより、回路の接続関係を変更せずに、対応することが出来る。

また、図２２〜２８では、マルチゲートのトランジスタとして動作する場合は、マルチゲートのトランジスタで１つだと数えれば、電流源回路の中で、電流源として動作しているトランジスタは、１つだけであったが、これに限定されず、複数のトランジスタがあってもよい。例として、図２２の構成に対して、電流源として動作しているトランジスタが２つある場合を図２９に示す。制御線２９０１を制御することにより、図３０に示すように、電流源トランジスタ２２０１bの方にビデオ電流信号線１８０１から電流を入力して、電流源トランジスタ２２０１aから電流を出力する場合と、図３１に示すように、電流源トランジスタ２２０１aの方にビデオ電流信号線１８０１から電流を入力して、電流源トランジスタ２２０１bから電流を出力する場合とで、切り替えることが出来る。このように、電流源回路の中に、電流源トランジスタを複数配置することにより、ビデオ電流信号線１８０１から電流を入力する動作と、電流出力端子２１０１を通って電流を出力する動作とを、同時に行うことが出来る。

なお、電流源回路の中に、電流源トランジスタを複数配置する場合、図２９では、制御線２９０１を用いて、切り替えて動作させているが、これに限定されない。例えば、複数の電流源トランジスタの中から、任意で選択された電流源トランジスタを用いて、その合計電流を電流出力端子２１０１を通って出力するようにしてもよい。

図３２は、図２２の構成において、電流源トランジスタが２つある場合の一例を示す。図３２では、電流源トランジスタ３２０１aは、ビデオ電流信号線１８０１jから電流が入力される。一方、電流源トランジスタ３２０１bは、ビデオ電流信号線１８０１iから電流が入力される。そのため、電流源トランジスタ３２０１aと電流源トランジスタ３２０１bとでは、大きさの異なる電流を出力することが出来る。そして、その電流を電流出力端子２１０１を通って出力するかどうかは、スイッチ３２０２a、３２０２bなどを用いて制御する。さらに、スイッチ３２０２a、３２０２bのオンオフをビデオ信号を用いて制御すれば、電流出力端子２１０１を通って出力される電流の大きさは、ビデオ信号に応じた大きさにすることが出来る。例えば、電流源トランジスタ３２０１aが出力する電流値をI０、電流源トランジスタ３２０１bが出力する電流値をI０×２とすれば、２ビットの階調を表現することが可能となる。電流源トランジスタの数をさらに増やし、各々の電流の大きさを２のべき乗にすれば、さらに多ビットの階調を表現することが出来る。

また、図２９では、電流源トランジスタが並列に配置されていたが、これに限定されない。図３３は、電流源トランジスタを直列に配置する場合の例を示す。動作については、制御線３３０１を制御することにより、図３４に示すように、電流源トランジスタ２２０１cにビデオ電流信号線１８０１から電流を入力して、電流源トランジスタ２２０１dから電流を出力する場合と、図３５に示すように、電流源トランジスタ２２０１cから電流源トランジスタ２２０１dに電流を入力する場合とがある。このように配置することにより、ビデオ電流信号線１８０１から電流を入力する動作と、電流出力端子２１０１を通って電流を出力する動作とを、同時に行うことが出来る。

なお、図２２〜３３まで、さまざまな構成の電流源回路を示したが、これに限定されない。基本的な構成や電流源トランジスタの数や極性や配置、電流の流れる向きなどに関して、各々の構成を組み合わせたり、各々の構成における概念を組み合わせることによって、さらに別の構成を用いることが出来る。つまり、電流源回路として動作するものであれば、任意の構成を用いることができる。

なお、図２２〜３３まで示した電流源回路の構成に関して、各部分のスイッチの配置や数、それに伴う接続関係などについて、変形することも容易に出来る。つまり、電流源回路として正常に動作するのであれば、どこにいくつスイッチがあってもよく、複数のスイッチを１つにまとめたり、接続関係を変形して、スイッチを追加したり削除したりしてもよい。

なお、電流源回路の構成については、国際公開第０３/０３８７９３号パンフレット、国際公開第０３/０３８７９４号パンフレット、国際公開第０３/０３８７９５号パンフレット、国際公開第０３/０３８７９６号パンフレット、国際公開第０３/０３８７９７号パンフレットに記載されており、その内容を本発明に適用したり、本発明と組み合わせることが出来る。

なお、本実施の形態で説明した内容は、実施の形態１〜２で説明した構成の一部を詳細に述べたものに相当する。よって、実施の形態１〜２で説明した内容は、本実施の形態にも適用できる。

なお、本実施の形態で示す構成を、実施の形態１〜２の構成と組み合わせて実施することができる。

（実施の形態４）
図１８などに示すように、画素の表示に応じた大きさのビデオ信号電圧と、画素の表示に応じた大きさのビデオ信号電流とを供給する必要がある。つまり、ビデオ信号電圧とビデオ信号電流とは、相互に関連した大きさとなっている。そこで、本実施の形態では、ビデオ信号電圧とビデオ信号電流とを供給する回路について述べる。

まず、全体の構成を図３６に示す。電圧電流供給回路５０１１には、オリジナル信号入力端子５０１２から信号が入力される。そして、その信号に応じて、電流出力端子５０１３から信号電流が出力され、電圧出力端子５０１４から信号電圧が出力される。電流出力端子５０１３と電圧出力端子５０１４は、スイッチ５００１、５００２を介して、被設定回路５０２１の入力端子５０２２と接続されている。なお、被設定回路５０２１とは、電圧電流供給回路５０１１によって電流を設定される回路を指す。

被設定回路５０２１は、電圧電流供給回路５０１１の電圧出力端子５０１４から供給される信号電圧を使って、プリチャージされ、その後、電圧電流供給回路５０１１の電流出力端子５０１３から供給される信号電流を使って、電流設定される。その結果、被設定回路５０２１は、それを構成するトランジスタの電流特性のバラツキの影響をほとんど受けずに、正確な電流を供給できるようになる。

なお、電圧電流供給回路５０１１の電圧出力端子５０１４から供給される信号電圧は、電圧電流供給回路５０１１の電流出力端子５０１３から信号電流が供給されて、定常状態になったとき、つまり、信号の書き込みが完了したときと、概ね等しい電圧値になっている。したがって、電圧出力端子５０１４から信号電圧を供給して、プリチャージすることにより、その後、電圧電流供給回路５０１１の電流出力端子５０１３から信号電流が供給されたとき、すばやく定常状態にすることが出来る。

すなわち、電圧電流供給回路５０１１の電圧出力端子５０１４から供給される信号電圧の大きさと、電圧電流供給回路５０１１の電流出力端子５０１３から供給される信号電流の大きさとは、互いに、関連した大きさとなっている。

なお、電圧電流供給回路５０１１の電流出力端子５０１３から、被設定回路５０２１の入力端子５０２２へ、電流を供給する場合、電流の向きに注意する必要がある。つまり、電圧電流供給回路５０１１から外へ電流が流れていく場合（吐き出しタイプと呼ぶことにする）は、被設定回路５０２１では、中へ電流が流れ込む（吸い込みタイプと呼ぶことにする）ようにしておく必要がある。この場合は、電圧電流供給回路５０１１の方が電位が高く、電圧電流供給回路５０１１から被設定回路５０２１の方へ電流が流れることになる。また、電圧電流供給回路５０１１から中へ電流が流れ込む場合（吸い込みタイプの場合）は、被設定回路５０２１では、外へ電流が流れていく（吐き出しタイプの場合）ようにしておく必要がある。この場合は、電圧電流供給回路５０１１の方が電位が低く、被設定回路５０２１から電圧電流供給回路５０１１の方へ電流が流れることになる。

電圧電流供給回路５０１１も被設定回路５０２１も両方が、吸い込みタイプや吐き出しタイプの場合は、電流の流れが正常ではないため、正常に動作しない。よって、電圧電流供給回路５０１１と被設定回路５０２１とについて、吸い込みタイプか吐き出しタイプかを調節しておく必要がある。

まず、被設定回路５０２１の構成について、簡単に述べる。図３７、３８に、吐き出しタイプの場合の被設定回路５０２１の構成例を示す。図３７では、電流源として動作することになるトランジスタ３７０１がＰチャネル型の場合を示しており、図３８では、Ｎチャネル型の場合を示している。

なお、容量素子３７０３、３８０３は、トランジスタ３７０１、３８０１のゲート・ソース間電圧を保持する機能を果たす。ただし、トランジスタ３７０１、３８０１のゲート容量などにより、省略することも可能である。

なお、図３８では、トランジスタ３８０１のソース端子は、被設定回路５０２１の入力端子５０２２に接続されており、定電位線に接続されていない。そのため、トランジスタ３８０１のソース電位は、動作状態によって、変化する可能性がある。したがって、トランジスタ３８０１のソース電位が変化しても、トランジスタ３８０１のゲート・ソース間電圧が変化しないようにするため、端子３８０５は、トランジスタ３８０１のソース端子に接続することが望ましい。また、トランジスタ３８０１のゲート端子とドレイン端子を接続させておいてもよい。

なお、被設定回路５０２１のトランジスタは、電圧電流供給回路５０１１から供給される信号を用いて、所定の電流を供給することが出来るように、つまり、電流設定されることになる。そして、被設定回路５０２１のトランジスタは、別の回路や素子などに、所定の電流を供給し、電流源として動作することになる。しかし、図３７、３８では、簡単のため、被設定回路５０２１のトランジスタ（トランジスタ３７０１、３８０１）が、電流設定された後に、電流を供給する別の回路や素子などは、記載していない。

また、容量素子３７０３、３８０３の電荷を保持するため、スイッチを設ける場合が多いが、図３７、３８では、簡単のため、記載していない。

つまり、図３７、３８では、簡単のため、電圧電流供給回路５０１１から信号が供給されて、電流設定される状態における被設定回路５０２１の構成を示している。

図３９、４０に、吸い込みタイプの場合の被設定回路５０２１の構成例を示す。図４０では、電流源として動作することになるトランジスタ４００１がＰチャネル型の場合を示しており、図３９では、トランジスタ３９０１がＮチャネル型の場合を示しており、図３７、３８と同様に考えることが出来る。

次に、図３６における電圧電流供給回路５０１１の例を示す。電圧電流供給回路５０１１の場合も、電流を出力する部分に関しては、吸い込みタイプか吐き出しタイプかによって、構成が変わってくる。また、電圧を出力する部分に関しては、被設定回路５０２１の構成によって変わってくる。つまり、電圧電流供給回路５０１１の電圧出力端子５０１４から供給される信号電圧は、電流出力端子５０１３から信号電流が被設定回路５０２１に供給され、定常状態になったときの電圧、つまり、信号の書き込みが完了した時の電圧と、概ね等しくなっている必要がある。そのため、被設定回路５０２１が吸い込みタイプか吐き出しタイプか、また、トランジスタの極性はＮチャネル型かＰチャネル型か、チャネル幅Ｗとチャネル長Ｌの比率、などに合わせて、電圧電流供給回路５０１１の電圧出力端子５０１４から供給される信号電圧の大きさを制御する必要がある。

また、電圧電流供給回路５０１１のオリジナル信号入力端子５０１２には、信号として電圧を供給してもよいし、電流を供給してもよい。そこから供給された信号に基づいて、電流出力端子５０１３から信号電流を供給し、電圧出力端子５０１４から信号電圧を供給する。

一例として、被設定回路５０２１が、吸い込みタイプで、トランジスタ３９０１がＮチャネル型である、図３９の構成を持つ電圧電流供給回路５０１１について述べる。なお、ここでは図３９の構成を持つ場合を示しているが、図４０の構成を持っていても構わない。図４１に構成を示す。

オリジナル信号入力端子５０１２からは、電圧が入力される。そして、オリジナル信号入力端子５０１２は、トランジスタ４１０１のゲート端子に接続されているため、オリジナル信号入力端子５０１２の電位によって、トランジスタ４１０１のゲート・ソース間電圧が変化し、端子４１０２からトランジスタ４１０１に流れる電流量が変化する。トランジスタ４１０３は、トランジスタ４１０１と直列に接続されているため、トランジスタ４１０１と同量の電流が流れる。トランジスタ４１０３のゲート端子とドレイン端子が接続されており、この接続されている部分にトランジスタ４１０５のゲート端子も接続されている。また、図４１に示すように、トランジスタ４１０３とトランジスタ４１０５のソース端子またはドレイン端子は、端子４１０４を通して直列に接続されている。したがって、電流出力端子５０１３からは、トランジスタ４１０５のチャネル幅Ｗとチャネル長Ｌの比率Ｗ１１／Ｌ１１と、トランジスタ４１０３のチャネル幅Ｗとチャネル長Ｌの比率Ｗ１２／Ｌ１２との比率に応じた電流が出力される。ここで、(Ｗ１２／Ｌ１２)＝α×(Ｗ１１／Ｌ１１)とする。すると、電流出力端子５０１３からは、トランジスタ４１０１（トランジスタ４１０３）に流れる電流のα倍の電流が流れることになる。

そして、トランジスタ４１０１のゲート電位が、電圧出力端子５０１４へ出力される。なお、オリジナル信号入力端子５０１２から電圧出力端子５０１４までの間に、電圧フォロワ回路のような増幅回路などを配置してもよい。

したがって、被設定回路５０２１の図３９におけるトランジスタ３９０１には、電流出力端子５０１３から出力された電流が流れる。ここで、トランジスタ４１０１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ１３／Ｌ１３と、トランジスタ３９０１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ２１／Ｌ２１とを調節しておけば、電圧電流供給回路５０１１の電圧出力端子５０１４から供給される信号電圧が、電圧電流供給回路５０１１の電流出力端子５０１３から信号電流が供給されて、定常状態になったとき、つまり、信号の書き込みが完了したときと、概ね等しい電圧値になる。つまり、(Ｗ２１／Ｌ２１)＝α×(Ｗ１３／Ｌ１３)とすればよい。すると、トランジスタ４１０１のゲート・ソース間電圧と、トランジスタ３９０１のゲート・ソース間電圧とが、概ね等しくなり、電圧出力端子５０１４から信号電圧を供給することが、プリチャージしていることと概ね等しくなる。よって、プリチャージの後、電圧電流供給回路５０１１の電流出力端子５０１３から信号電流が供給されたとき、すばやく定常状態にすることが出来る。

図４１では、オリジナル信号入力端子５０１２は、Ｎチャネル型トランジスタのゲート端子に接続されていた。次に、オリジナル信号入力端子５０１２が、Ｐチャネル型トランジスタのゲート端子に接続されている場合の構成を図４２に示す。オリジナル信号入力端子５０１２は、トランジスタ５１０１のゲート端子に接続されているため、オリジナル信号入力端子５０１２の電位によって、トランジスタ５１０１のゲート・ソース間電圧が変化し、トランジスタ５１０１に流れる電流量が変化し、その電流が電流出力端子５０１３から出力される。一方、トランジスタ６４０１のゲート端子は、トランジスタ５１０１のゲート端子に接続されている。ここで、トランジスタ５１０１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ３１／Ｌ３１と、トランジスタ６４０１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ３２／Ｌ３２とし、(Ｗ３２／Ｌ３２)＝β×(Ｗ３１／Ｌ３１)とすると、トランジスタ６４０１やトランジスタ６４０２には、トランジスタ５１０１に流れる電流のβ倍の電流が流れることになる。

そして、トランジスタ６４０２のゲート電位が、増幅回路５３０１を介して、電圧出力端子５０１４へ出力される。なお、増幅回路５３０１は、入力電位と概ね等しい電位を出力するような回路であり、電圧フォロワ回路などが望ましい。ただし、これに限定されず、インピーダンスを変換するような機能を果たせばよい。なお、トランジスタ６４０２のゲート端子やドレイン端子から、十分多くの電荷が供給され、インピーダンス変換を行う必要が無い場合は、増幅回路５３０１を省略してもよい。

ここで、トランジスタ６４０２のチャネル幅Ｗとチャネル長Ｌの比率Ｗ３３／Ｌ３３と、図３９におけるトランジスタ３９０１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ２１／Ｌ２１とを調節しておけば、電圧電流供給回路５０１１の電圧出力端子５０１４から供給される信号電圧が、電圧電流供給回路５０１１の電流出力端子５０１３から信号電流が供給されて、定常状態になったとき、つまり、信号の書き込みが完了したときと、概ね等しい電圧値になる。つまり、(Ｗ２１／Ｌ２１)＝(Ｗ３３／Ｌ３３)／βとすればよい。すると、トランジスタ６４０２のゲート・ソース間電圧と、トランジスタ３９０１のゲート・ソース間電圧とが、概ね等しくなり、電圧出力端子５０１４から信号電圧を供給することが、プリチャージしていることと概ね等しくなる。よって、プリチャージの後、電圧電流供給回路５０１１の電流出力端子５０１３から信号電流が供給されたとき、すばやく定常状態にすることが出来る。

図４１、４２では、オリジナル信号入力端子５０１２には、信号として電圧が入力されていた。次に、オリジナル信号入力端子５０１２に電流を入力する場合の構成を示す。

図４３は、Ｐチャネル型トランジスタ４３０１に電流を入力する場合を示す。図４３は、図４２の構成に、Ｐチャネル型トランジスタ４３０１を追加した形になる。つまり、図４２では、トランジスタ５１０１のゲート電位を、オリジナル信号入力端子５０１２を介して、直接制御していた。一方、図４３では、Ｐチャネル型トランジスタ４３０１に電流を流すことによって、トランジスタ５１０１のゲート電位を制御している。それ以外の部分については、図４３は、図４２と同様なので、説明を省略する。

次に、図４４は、Ｎチャネル型トランジスタ４４０１に電流を入力する場合を示す。図４４は、図４１の構成に、Ｎチャネル型トランジスタ４４０１を追加した形になる。図４１の構成では、トランジスタ４１０１のゲート電位を、オリジナル信号入力端子５０１２を介して、直接制御していた。
一方、図４４では、Ｎチャネル型トランジスタ４４０１に電流を流すことによって、トランジスタ４１０１のゲート電位を制御している。つまり、トランジスタ４１０１のゲート端子は、トランジスタ４４０１のゲート端子に接続され、トランジスタ４１０３のゲート端子は、トランジスタ４１０５のゲート端子に接続されている。したがって、トランジスタ４４０１に流れる電流に応じた電流が、トランジスタ４１０１とトランジスタ４１０３とトランジスタ４１０５に流れる。

ここで、トランジスタ４４０１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ５１／Ｌ５１、トランジスタ４１０１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ５２／Ｌ５２、トランジスタ４１０３のチャネル幅Ｗとチャネル長Ｌの比率Ｗ５３／Ｌ５３、トランジスタ４１０５のチャネル幅Ｗとチャネル長Ｌの比率Ｗ５４／Ｌ５４として、(Ｗ５１／Ｌ５１)＝(Ｗ５２／Ｌ５２)／ε、(Ｗ５３／Ｌ５３)＝(Ｗ５４／Ｌ５４)／ζとする。すると、トランジスタ４１０１、４１０３には、トランジスタ４４０１に流れる電流のε倍の電流が流れることになる。また、トランジスタ４１０５には、トランジスタ４１０３に流れる電流のζ倍の電流が流れることになる。

そして、トランジスタ４４０１のゲート電位が、増幅回路５３０１を介して、電圧出力端子５０１４へ出力される。ただし、これに限定されず、インピーダンス変換を行う必要が無い場合などは、増幅回路５３０１を省略してもよい。

ここで、トランジスタ４４０１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ５１／Ｌ５１、トランジスタ４１０１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ５２／Ｌ５２、トランジスタ４１０３のチャネル幅Ｗとチャネル長Ｌの比率Ｗ５３／Ｌ５３、トランジスタ４１０５のチャネル幅Ｗとチャネル長Ｌの比率Ｗ５４／Ｌ５４と、図３９におけるトランジスタ３９０１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ２１／Ｌ２１とを調節しておけば、電圧電流供給回路５０１１の電圧出力端子５０１４から供給される信号電圧が、電圧電流供給回路５０１１の電流出力端子５０１３から信号電流が供給されて、定常状態になったとき、つまり、信号の書き込みが完了したときと、概ね等しい電圧値になる。つまり、(Ｗ２１／Ｌ２１)＝(Ｗ５１／Ｌ５１)×ε×ζとすればよい。すると、トランジスタ４４０１のゲート・ソース間電圧と、トランジスタ３９０１のゲート・ソース間電圧とが、概ね等しくなり、電圧出力端子５０１４から信号電圧を供給することが、プリチャージしていることと概ね等しくなる。よって、プリチャージの後、電圧電流供給回路５０１１の電流出力端子５０１３から信号電流が供給されたとき、すばやく定常状態にすることが出来る。

次に、被設定回路５０２１が、吸い込みタイプで、トランジスタ４００１がＰチャネル型である、図４０の構成の場合の電圧電流供給回路５０１１について述べる。なお、簡単のため、図４０において、端子３９０２と３９０４は接続され、端子４００５は、被設定回路５０２１の入力端子５０２２（トランジスタ４００１のソース端子）に接続されているものとする。

この場合、被設定回路５０２１のトランジスタ４００１のソース端子は、被設定回路５０２１の入力端子５０２２に接続されている。したがって、トランジスタ４００１のソース電位が、状態によって変化する。つまり、電圧電流供給回路５０１１の電流出力端子５０１３から信号電流が供給されて、定常状態になったとき、つまり、信号の書き込みが完了したとき、被設定回路５０２１の入力端子５０２２の電位は、トランジスタ４００１のソース端子が定常状態になったときの電位である。したがって、電圧電流供給回路５０１１の電圧出力端子５０１４から供給される信号電圧の大きさは、定常状態になったときのトランジスタ４００１のソース電位の大きさにする必要がある。

図４５に、オリジナル信号入力端子５０１２に電圧を入力する場合で、オリジナル信号入力端子５０１２が、Ｐチャネル型のトランジスタ５１０１のゲート端子に接続されている場合の構成を示す。

図４５は、図４２におけるトランジスタ６４０２を、Ｎチャネル型から、Ｐチャネル型のトランジスタ４５０２に変更したものに相当する。つまり、トランジスタ５１０１のゲート端子は、トランジスタ６４０１のゲート端子とに接続されている。したがって、トランジスタ５１０１に流れる電流に応じた電流が、トランジスタ６４０１とトランジスタ４５０２に流れる。ここで、トランジスタ５１０１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ６１／Ｌ６１、トランジスタ６４０１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ６２／Ｌ６２、トランジスタ４５０２のチャネル幅Ｗとチャネル長Ｌの比率Ｗ６３／Ｌ６３として、(Ｗ６１／Ｌ６１)＝(Ｗ６２／Ｌ６２)／ηとする。すると、トランジスタ６４０１には、トランジスタ５１０１に流れる電流のη倍の電流が流れることになる。

そして、トランジスタ４５０２のソース電位が、増幅回路５３０１を介して、電圧出力端子５０１４へ出力される。ただし、これに限定されず、インピーダンス変換を行う必要が無い場合などは、増幅回路５３０１を省略してもよい。

ここで、トランジスタ５１０１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ６１／Ｌ６１、トランジスタ６４０１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ６２／Ｌ６２、トランジスタ４５０２のチャネル幅Ｗとチャネル長Ｌの比率Ｗ６３／Ｌ６３と、図４０におけるトランジスタ４００１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ２２／Ｌ２２とを調節しておけば、電圧電流供給回路５０１１の電圧出力端子５０１４から供給される信号電圧が、電圧電流供給回路５０１１の電流出力端子５０１３から信号電流が供給されて、定常状態になったとき、つまり、信号の書き込みが完了したときと、概ね等しい電圧値になる。つまり、(Ｗ２２／Ｌ２２)＝(Ｗ６３／Ｌ６３)／ηとすればよい。すると、トランジスタ４５０２のゲート・ソース間電圧と、トランジスタ４００１のゲート・ソース間電圧とが、概ね等しくなり、電圧出力端子５０１４から信号電圧を供給することが、プリチャージしていることと概ね等しくなる。よって、プリチャージの後、電圧電流供給回路５０１１の電流出力端子５０１３から信号電流が供給されたとき、すばやく定常状態にすることが出来る。

次に、図４６に、オリジナル信号入力端子５０１２に電圧を入力する場合で、オリジナル信号入力端子５０１２が、Ｎチャネル型トランジスタ４１０１のゲート端子に接続されている場合の構成を示す。

図４６は、図４１の構成に、トランジスタ４６０１、４６０２を追加したものに相当する。つまり、トランジスタ４１０３のゲート端子は、トランジスタ４６０１のゲート端子とトランジスタ４１０５のゲート端子とに接続されている。したがって、トランジスタ４１０１に流れる電流に応じた電流が、トランジスタ４６０１とトランジスタ４1０５に流れる。ここで、トランジスタ４１０３のチャネル幅Ｗとチャネル長Ｌの比率Ｗ７１／Ｌ７１、トランジスタ４６０１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ７２／Ｌ７２、トランジスタ４１０５のチャネル幅Ｗとチャネル長Ｌの比率Ｗ７３／Ｌ７３として、(Ｗ７１／Ｌ７１)＝(Ｗ７２／Ｌ７２)／θ＝(Ｗ７３／Ｌ７３)／ιとする。すると、トランジスタ４６０１には、トランジスタ４１０３に流れる電流のθ倍の電流が流れ、トランジスタ４１０５には、トランジスタ４１０３に流れる電流のι倍の電流が流れることになる。

そして、トランジスタ４６０２のソース電位が、増幅回路５３０１を介して、電圧出力端子５０１４へ出力される。ただし、これに限定されず、インピーダンス変換を行う必要が無い場合などは、増幅回路５３０１を省略してもよい。

ここで、トランジスタ４１０３のチャネル幅Ｗとチャネル長Ｌの比率Ｗ７１／Ｌ７１、トランジスタ４６０１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ７２／Ｌ７２、トランジスタ４１０５のチャネル幅Ｗとチャネル長Ｌの比率Ｗ７３／Ｌ７３、トランジスタ４６０２のチャネル幅Ｗとチャネル長Ｌの比率Ｗ７４／Ｌ７４と、図４０におけるトランジスタ４００１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ２２／Ｌ２２とを調節しておけば、電圧電流供給回路５０１１の電圧出力端子５０１４から供給される信号電圧が、電圧電流供給回路５０１１の電流出力端子５０１３から信号電流が供給されて、定常状態になったとき、つまり、信号の書き込みが完了したときと、概ね等しい電圧値になる。つまり、(Ｗ２２／Ｌ２２)＝(Ｗ７４／Ｌ７４)×ι／θとすればよい。すると、トランジスタ４６０２のゲート・ソース間電圧と、トランジスタ４００１のゲート・ソース間電圧とが、概ね等しくなり、電圧出力端子５０１４から信号電圧を供給することが、プリチャージしていることと概ね等しくなる。よって、プリチャージの後、電圧電流供給回路５０１１の電流出力端子５０１３から信号電流が供給されたとき、すばやく定常状態にすることが出来る。

図４７、４８は、オリジナル信号入力端子５０１２に電流を入力する場合場合の構成を示す。図４７は、図４５にトランジスタ４７０１を追加して、電流を入力できるようにしたものに相当し、図４８は、図４６にトランジスタ４８０１を追加して、電流を入力できるようにしたものに相当する。

このように、図４１〜図４８までは、電圧電流供給回路５０１１が吐き出しタイプの場合について述べてきた。しかし、被設定回路５０２１が図３７や図３８のように吐き出しタイプである場合、電圧電流供給回路５０１１を吸い込みタイプにする必要がある。ただし、吐き出しタイプの構成から吸い込みタイプの構成へ変更する場合は、トランジスタの極性を変更するだけでよい。例えば、図４１を吸い込みタイプに変更した場合の構成を図４９に示す。このように、各トランジスタの極性を逆にし、各配線の電位を変更すればよい。

（実施の形態５）
実施の形態４では、電圧電流供給回路５０１１と被設定回路５０２１とが、そのまま接続されていた。本実施の形態では、図５０に示すように、電圧電流供給回路５０１１と被設定回路５０２１との間に電流記憶回路５０３１が挿入されている場合について述べる。

図５０に示すように、電圧電流供給回路５０１１の電流出力端子５０１３から信号電流が電流記憶回路５０３１に出力され、電流記憶回路５０３１において、電流設定が行われ、電流値が記憶される。そのとき、電圧電流供給回路５０１１の電圧出力端子５０１４から、信号電圧が被設定回路５０２１に出力される。そのため、被設定回路５０２１では、プリチャージが行われることになる。その後、電流記憶回路５０３１から被設定回路５０２１へ信号電流が出力され、被設定回路５０２１において電流が設定される。なお、電流記憶回路５０３１から被設定回路５０２１へ出力される電流の大きさは、電圧電流供給回路５０１１の電流出力端子５０１３から電流記憶回路５０３１に出力される電流の大きさと比例関係にある。あるいは、電流記憶回路５０３１の構成によっては、概ね等しくなる。

なお、図３６のビデオ信号電圧とビデオ信号電流とを供給する回路の構成を用いる場合は、電圧電流供給回路５０１１と被設定回路５０２１とが、各々、どちらが吸い込みタイプであり、どちらが吐き出しタイプであるかを調整しておく必要があった。図５０の構成の場合、電圧電流供給回路５０１１と被設定回路５０２１のタイプだけでなく、電流記憶回路５０３１のタイプも合わせて考慮する必要がある。

まず、電圧電流供給回路５０１１の電流出力端子５０１３から電流記憶回路５０３１へ電流が入力される時と、電流記憶回路５０３１から被設定回路５０２１へ電流を出力する場合とで、電流記憶回路５０３１が同じタイプである場合について考える。例えば、電流記憶回路５０３１が吐き出しタイプの場合、電圧電流供給回路５０１１も被設定回路５０２１も吸い込みタイプにする必要がある。逆に、電流記憶回路５０３１が吸い込みタイプの場合、電圧電流供給回路５０１１も被設定回路５０２１も吐き出しタイプにする必要がある。つまり、電圧電流供給回路５０１１と被設定回路５０２１とは、同じタイプにする必要がある。

次に、電圧電流供給回路５０１１の電流出力端子５０１３から電流記憶回路５０３１へ電流が入力される時と、電流記憶回路５０３１から被設定回路５０２１へ電流を出力する場合とで、電流記憶回路５０３１が逆のタイプである場合について考える。例えば、電圧電流供給回路５０１１から電流記憶回路５０３１へ入力されるときに吐き出しタイプで、電流記憶回路５０３１から被設定回路５０２１へ電流を出力する時に吸い込みタイプの場合、電圧電流供給回路５０１１は吸い込みタイプであり、被設定回路５０２１は吐き出しタイプにする必要がある。逆に、電圧電流供給回路５０１１から電流記憶回路５０３１へ入力されるときに吸い込みタイプで、電流記憶回路５０３１から被設定回路５０２１へ電流を出力する時に吐き出しタイプの場合、電圧電流供給回路５０１１は吐き出しタイプであり、被設定回路５０２１は吸い込みタイプにする必要がある。つまり、電圧電流供給回路５０１１と被設定回路５０２１とは、逆のタイプにする必要がある。

そこでまず、電圧電流供給回路５０１１も被設定回路５０２１も吐き出しタイプの場合において、電圧電流供給回路５０１１の構成について述べる。なお、電圧電流供給回路５０１１から電流記憶回路５０３１へ入力される時の電流の大きさをＩ₁、電流記憶回路５０３１から被設定回路５０２１へ出力される時の電流の大きさをＩ₂とするとき、Ｉ₂＝Ｉ₁×κであるとする。

まず、被設定回路５０２１は、吐き出しタイプであり、図３７の構成と同様に、Ｐチャネル型のトランジスタ３７０１が用いられているとする。その場合の電圧電流供給回路５０１１の構成の例を図５１に示す。

図５１において、オリジナル信号入力端子５０１２からは、電圧が入力される。そして、オリジナル信号入力端子５０１２は、トランジスタ５１０１のゲート端子に接続されているため、オリジナル信号入力端子５０１２の電位によって、トランジスタ５１０１のゲート・ソース間電圧が変化し、トランジスタ５１０１に流れる電流量が変化する。

そして、被設定回路５０２１のトランジスタ３７０１には、電流記憶回路５０３１から出力された電流が流れる。電流記憶回路５０３１から被設定回路５０２１へ出力された電流は、電圧電流供給回路５０１１から電流記憶回路５０３１へ入力された電流のκ倍の大きさである。

そして、トランジスタ５１０１のゲート電位が、電圧出力端子５０１４へ出力される。なお、オリジナル信号入力端子５０１２から電圧出力端子５０１４までの間に、電圧フォロワ回路のような増幅回路などを配置してもよい。

ここで、トランジスタ５１０１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ８１／Ｌ８２と、トランジスタ３７０１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ２３／Ｌ２３とを調節しておけば、電圧電流供給回路５０１１の電圧出力端子５０１４から供給される信号電圧が、電流記憶回路５０３１から被設定回路５０２１へ信号電流が供給されて、定常状態になったとき、つまり、信号の書き込みが完了したときと、概ね等しい電圧値になる。つまり、(Ｗ２３／Ｌ２３)＝κ×(Ｗ８２／Ｌ８２)とすればよい。すると、トランジスタ５１０１のゲート・ソース間電圧と、トランジスタ３７０１のゲート・ソース間電圧とが、概ね等しくなり、電圧出力端子５０１４から信号電圧を供給することが、プリチャージしていることと概ね等しくなる。よって、プリチャージの後、電流記憶回路５０３１の電流出力端子５０３３から信号電流が供給されたとき、すばやく定常状態にすることが出来る。

次に、図５１では、オリジナル信号入力端子５０１２は、Ｐチャネル型トランジスタのゲート端子に接続されていたが、オリジナル信号入力端子５０１２が、Ｎチャネル型トランジスタのゲート端子に接続されている場合の構成を図５２に示す。

図５２において、オリジナル信号入力端子５０１２は、トランジスタ４１０１のゲート端子に接続されているため、オリジナル信号入力端子５０１２の電位によって、トランジスタ４１０１のゲート・ソース間電圧が変化し、端子４１０２からトランジスタ４１０１に流れる電流量が変化する。したがって、トランジスタ４１０１に流れる電流に応じた電流が、トランジスタ４１０３とトランジスタ４１０５に流れる。一方、トランジスタ４１０５のゲート端子は、トランジスタ４１０３のゲート端子に接続されている。また、トランジスタ４１０３およびトランジスタ４１０５のソース端子またはドレイン端子は、端子４１０４によって接続されている。ここで、トランジスタ４１０３のチャネル幅Ｗとチャネル長Ｌの比率Ｗ９１／Ｌ９１と、トランジスタ４１０５のチャネル幅Ｗとチャネル長Ｌの比率Ｗ９２／Ｌ９２とし、(Ｗ９２／Ｌ９２)＝λ×(Ｗ９２／Ｌ９２)とすると、トランジスタ４１０５には、トランジスタ４１０１やトランジスタ４１０３に流れる電流のλ倍の電流が流れることになる。

そして、トランジスタ４１０５のゲート電位が、増幅回路５３０１を介して、電圧出力端子５０１４へ出力される。ただし、これに限定されず、インピーダンス変換を行う必要が無い場合などは、増幅回路５３０１を省略してもよい。

ここで、トランジスタ４１０３のチャネル幅Ｗとチャネル長Ｌの比率Ｗ９１／Ｌ９１、トランジスタ４１０５のチャネル幅Ｗとチャネル長Ｌの比率Ｗ９２／Ｌ９２と、図３７におけるトランジスタ３９０１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ２３／Ｌ２３とを調節しておけば、電圧電流供給回路５０１１の電圧出力端子５０１４から供給される信号電圧が、電圧電流供給回路５０１１の電流出力端子５０１３から信号電流が供給されて、定常状態になったとき、つまり、信号の書き込みが完了したときと、概ね等しい電圧値になる。つまり、(Ｗ２３／Ｌ２３)＝λ×(Ｗ９１／Ｌ９１)とすればよい。すると、トランジスタ４１０５のゲート・ソース間電圧と、トランジスタ３７０１のゲート・ソース間電圧とが、概ね等しくなり、電圧出力端子５０１４から信号電圧を供給することが、プリチャージしていることと概ね等しくなる。よって、プリチャージの後、電圧電流供給回路５０１１の電流出力端子５０１３から信号電流が供給されたとき、すばやく定常状態にすることが出来る。

図５１、５２では、オリジナル信号入力端子５０１２には、信号として電圧が入力されていた。次に、オリジナル信号入力端子５０１２に電流を入力する場合の構成を示す。

図５３は、Ｐチャネル型トランジスタ５３０３に電流を入力する場合を示す。図５３は、図５１の構成に、Ｐチャネル型トランジスタ５３０３を追加した形になる。つまり、図５１では、トランジスタ５１０１のゲート電位を、オリジナル信号入力端子５０１２を介して、直接制御していた。一方、図５３では、Ｐチャネル型トランジスタ５３０３に電流を流すことによって、トランジスタ５１０１のゲート電位を制御している。それ以外の部分については、図５３は、図５１と同様なので、説明を省略する。なお、図５３において、５１０２はトランジスタ５１０１とトランジスタ５３０３とを結ぶ配線である。

図５３では、オリジナル信号入力端子５０１２から、Ｐチャネル型トランジスタ５３０３に電流を入力する場合を示した。次に、図５４に、Ｎチャネル型トランジスタ５４０１に電流を入力する場合を示す。

図５４は、図５２の構成に、Ｎチャネル型トランジスタ５４０１を追加した形になる。図５２では、トランジスタ４１０１のゲート電位を、オリジナル信号入力端子５０１２を介して、直接制御していた。一方、図５３では、増幅回路５３０１に電流を流すことによって、トランジスタ４１０１のゲート電位を制御している。つまり、トランジスタ４１０１のゲート端子は、トランジスタ５３０１のゲート端子に接続されいる。したがって、トランジスタ５４０１に流れる電流に応じた電流が、トランジスタ４１０１とトランジスタ４１０３とトランジスタ４１０５に流れる。それ以外の部分については、図５４は、図５３と同様なので、説明を省略する。

次に、被設定回路５０２１が、吐き出しタイプで、トランジスタ３８０１がＮチャネル型である、図３８の構成の場合の電圧電流供給回路５０１１について述べる。なお、簡単のため、図３８において、端子３７０２と３７０４は接続され、端子３８０５は、被設定回路５０２１の入力端子５０２２（トランジスタ３８０１のソース端子）に接続されているものとする。

この場合、被設定回路５０２１のトランジスタ３８０１のソース端子は、被設定回路５０２１の入力端子５０２２に接続されている。したがって、トランジスタ３８０１のソース電位が、状態によって変化する。つまり、電圧電流供給回路５０１１の電流出力端子５０１３から信号電流が供給されて、定常状態になったとき、つまり、信号の書き込みが完了したとき、被設定回路５０２１の入力端子５０２２の電位は、トランジスタ３８０１のソース端子が定常状態になったときの電位である。したがって、電圧電流供給回路５０１１の電圧出力端子５０１４から供給される信号電圧の大きさは、定常状態になったときのトランジスタ３８０１のソース電位の大きさにする必要がある。

そこで、オリジナル信号入力端子５０１２に電圧を入力する場合で、オリジナル信号入力端子５０１２が、Ｐチャネル型トランジスタ５１０１のゲート端子に接続されている場合の構成を図５５に示す。

図５５では、トランジスタ５１０１のゲート端子は、トランジスタ５５０３のゲート端子とに接続され、トランジスタ５５０６のゲート端子は、トランジスタ５５０８のゲート端子とに接続されている。また、トランジスタ５１０１、５５０３、５５０９は配線５５０４によって図５５のように接続されており、トランジスタ５５０８と５５０６は配線５５０７によって図５５のように接続されている。したがって、トランジスタ５１０１に流れる電流に応じた電流が、トランジスタ５５０３とトランジスタ５５０６とトランジスタ５５０８とに流れる。ここで、トランジスタ５１０１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ１０１／Ｌ１０１、トランジスタ５５０３のチャネル幅Ｗとチャネル長Ｌの比率Ｗ１０２／Ｌ１０２、トランジスタ５５０６のチャネル幅Ｗとチャネル長Ｌの比率Ｗ１０３／Ｌ１０３、トランジスタ５５０８のチャネル幅Ｗとチャネル長Ｌの比率Ｗ１０４／Ｌ１０４として、(Ｗ１０１／Ｌ１０１)＝(Ｗ１０２／Ｌ１０２)／μ、(Ｗ１０３／Ｌ１０３)＝(Ｗ１０４／Ｌ１０４)／νとする。すると、トランジスタ５５０９には、トランジスタ５１０１に流れる電流の（μ×ν）倍の電流が流れることになる。

そして、トランジスタ５５０９のソース電位が、増幅回路５３０１を介して、電圧出力端子５０１４へ出力される。ただし、これに限定されず、インピーダンス変換を行う必要が無い場合などは、増幅回路５３０１を省略してもよい。

ここで、トランジスタ５１０１のゲート端子は、トランジスタ５５０３のゲート端子とに接続され、トランジスタ５５０６のゲート端子は、トランジスタ５５０８のゲート端子とに接続されている。したがって、トランジスタ５１０１に流れる電流に応じた電流が、トランジスタ５５０３とトランジスタ５５０６とトランジスタ５５０８とに流れる。ここで、トランジスタ５１０１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ１０１／Ｌ１０１、トランジスタ５５０３のチャネル幅Ｗとチャネル長Ｌの比率Ｗ１０２／Ｌ１０２、トランジスタ５５０６のチャネル幅Ｗとチャネル長Ｌの比率Ｗ１０３／Ｌ１０３、トランジスタ５５０８のチャネル幅Ｗとチャネル長Ｌの比率Ｗ１０４／Ｌ１０４、トランジスタ５５０９のチャネル幅Ｗとチャネル長Ｌの比率Ｗ１０５／Ｌ１０５と、図３８におけるトランジスタ３８０１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ２３／Ｌ２３とを調節しておけば、電圧電流供給回路５０１１の電圧出力端子５０１４から供給される信号電圧が、電圧電流供給回路５０１１の電流出力端子５０１３から信号電流が供給されて、定常状態になったとき、つまり、信号の書き込みが完了したときと、概ね等しい電圧値になる。つまり、(Ｗ２３／Ｌ２３)＝(Ｗ１０５／Ｌ１０５)／（μ×ν）とすればよい。すると、トランジスタ５５０９のゲート・ソース間電圧と、トランジスタ３８０１のゲート・ソース間電圧とが、概ね等しくなり、電圧出力端子５０１４から信号電圧を供給することが、プリチャージしていることと概ね等しくなる。よって、プリチャージの後、電圧電流供給回路５０１１の電流出力端子５０１３から信号電流が供給されたとき、すばやく定常状態にすることが出来る。

次に、オリジナル信号入力端子５０１２に電圧を入力する場合で、オリジナル信号入力端子５０１２が、Ｎチャネル型のトランジスタ４１０１のゲート端子に接続されている場合の構成を図５６に示す。

図５６では、トランジスタ４１０３のゲート端子は、トランジスタ４１０５のゲート端子とに接続されており、トランジスタ５６０１のゲート端子は、トランジスタ４１０１のゲート端子とに接続されている。また、トランジスタ４１０３、４１０５、５６０２は端子４１０４によって接続され、トランジスタ４１０１とトランジスタ５６０１は端子４１０２によって接続されている。したがって、トランジスタ４１０１に流れる電流に応じた電流が、トランジスタ４１０３とトランジスタ４８０５とトランジスタ５６０１に流れる。ここで、トランジスタ４１０１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ１１１／Ｌ１１１、トランジスタ４１０３のチャネル幅Ｗとチャネル長Ｌの比率Ｗ１１２／Ｌ１１２、トランジスタ４１０５のチャネル幅Ｗとチャネル長Ｌの比率Ｗ１１３／Ｌ１１３、トランジスタ５６０１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ１１４／Ｌ１１４として、(Ｗ１１２／Ｌ１１２)＝(Ｗ１１３／Ｌ１１３)／ξ、(Ｗ１１１／Ｌ１１１)＝(Ｗ１１５／Ｌ１１５)／πとする。すると、トランジスタ４８０５には、トランジスタ４１０３やトランジスタ４１０１に流れる電流のξ倍の電流が流れ、トランジスタ５６０１やトランジスタ５６０２には、トランジスタ４１０３に流れる電流のπ倍の電流が流れることになる。

そして、トランジスタ５６０２のソース電位が、増幅回路５３０１を介して、電圧出力端子５０１４へ出力される。ただし、これに限定されず、インピーダンス変換を行う必要が無い場合などは、増幅回路５３０１を省略してもよい。

ここで、トランジスタ４１０１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ１１１／Ｌ１１１、トランジスタ４１０３のチャネル幅Ｗとチャネル長Ｌの比率Ｗ１１２／Ｌ１１２、トランジスタ４１０５のチャネル幅Ｗとチャネル長Ｌの比率Ｗ１１３／Ｌ１１３、トランジスタ５６０１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ１１４／Ｌ１１４、トランジスタ５６０２のチャネル幅Ｗとチャネル長Ｌの比率Ｗ１１５／Ｌ１１５と、図３８におけるトランジスタ３８０１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ２３／Ｌ２３とを調節しておけば、電圧電流供給回路５０１１の電圧出力端子５０１４から供給される信号電圧が、電圧電流供給回路５０１１の電流出力端子５０１３から信号電流が供給されて、定常状態になったとき、つまり、信号の書き込みが完了したときと、概ね等しい電圧値になる。つまり、(Ｗ２３／Ｌ２３)＝(Ｗ１１５／Ｌ１１５)×ξ／πとすればよい。すると、トランジスタ５６０２のゲート・ソース間電圧と、トランジスタ３８０１のゲート・ソース間電圧とが、概ね等しくなり、電圧出力端子５０１４から信号電圧を供給することが、プリチャージしていることと概ね等しくなる。よって、プリチャージの後、電圧電流供給回路５０１１の電流出力端子５０１３から信号電流が供給されたとき、すばやく定常状態にすることが出来る。

次に、図５７、５８では、オリジナル信号入力端子５０１２に電流を入力する場合場合の構成を示す。図５７は、図５５に、トランジスタ５７０１を追加して、電流を入力できるようにしたものに相当し、図５８は、図５６に、トランジスタ５８０１を追加して、電流を入力できるようにしたものに相当する。なお、図５７で、端子５５０４はトランジスタ５１０１、５７０１、５５０３、５５０９を接続し、端子５５０７はトランジスタ５５０６とトランジスタ５５０８とを接続する。また、図５８で、端子４１０４は、トランジスタ４１０５、４１０３、５６０２を接続し、端子４１０２はトランジスタ４１０１、５８０１、５６０１を接続する。

このように、図５１〜図５８までは、電圧電流供給回路５０１１が吐き出しタイプの場合について述べてきた。しかし、被設定回路５０２１が図３９や図４０のように吸い込みタイプである場合、電圧電流供給回路５０１１を吸い込みタイプにする必要がある。ただし、吐き出しタイプの構成から吸い込みタイプの構成へ変更する場合は、トランジスタの極性を変更するだけでよい。例えば、図５２を吸い込みタイプに変更した場合の構成を図５９に示す。このように、各トランジスタの極性を逆にし、各配線の電位を変更すればよい。

次に、図５０における電流記憶回路５０３１の構成について述べる。電流記憶回路５０３１は、記憶電流入力端子５０３２から電流が入力され、記憶電流出力端子５０３３から電流が出力されるような回路であれば、どのような構成でもよい。

例としては、図２１や図２２〜図３５において述べたような構成を用いればよい。つまり、図２１における電流入力端子２１０２が、図５０における電流記憶回路５０３１の記憶電流入力端子５０３２に相当し、図２１における電流出力端子２１０１が、図５０における電流記憶回路５０３１の記憶電流出力端子５０３３に相当する。

図６０では、図２２の構成を用いた場合の電流記憶回路５０３１の一例を示す。同様に、図６１は、図２８の構成を用いた場合の電流記憶回路の一例を、図６２は、図２６の構成を用いた場合の電流記憶回路の一例を示す。図６０の場合、吸い込みタイプに相当し、図６１の場合、吐き出しタイプに相当し、図６２の場合、電流を入力する部分と出力する部分とで、タイプが逆になっているものに相当する。

このように、吸い込みタイプか吐き出しタイプかなどを適宜選択することにより、電流記憶回路５０３１を構成することが出来る。

（実施の形態６）
実施の形態５での図５０では、間に電流記憶回路５０３１が挿入されている場合について述べた。つまり、図５０では、電圧電流供給回路５０１１から電流記憶回路５０３１へは、電流出力端子５０１３から信号電流が供給されていた。しかし、これに限定されず、図３６に示したように、信号電圧と信号電流とを入力するようにしてもよい。

そこで、図６３に、電流記憶回路５０３１に、信号電圧と信号電流とを入力する場合について示す。

図６３に示すように、電圧電流供給回路５０４１の第２電圧出力端子６３４３から信号電圧がスイッチ６３０３を経由して電流記憶回路５０３１に出力される。これは、プリチャージ動作に相当する。その後、電流出力端子５０４３からスイッチ５００３を経由して、信号電流が電流記憶回路５０３１に出力され、電流記憶回路５０３１において、電流設定が行われ、電流値が記憶される。そして、電圧電流供給回路５０４１の電圧出力端子５０４４から、スイッチ５００１と出力端子５０２２を経由して、被設定回路５０２１に信号電圧が出力される。そのため、被設定回路５０２１では、プリチャージが行われることになる。その後、電流記憶回路５０３１からスイッチ５００２と出力端子５０２２を経由して被設定回路５０２１へ信号電流が出力され、被設定回路５０２１において電流が設定される。なお、電流記憶回路５０３１から被設定回路５０２１へ出力される電流の大きさは、電圧電流供給回路５０４１の電流出力端子５０４３から電流記憶回路５０３１に出力される電流の大きさと比例関係にある。あるいは、電流記憶回路５０３１の構成によっては、概ね等しくなる。

なお、図６３においては、電流記憶回路５０３１と被設定回路５０２１とが、各々、吸い込みタイプであるか吐き出しタイプであるかによって、また、回路を構成するトランジスタの極性などによって、電圧電流供給回路５０４１の電圧出力端子５０４４と第２電圧出力端子６３４３とで、出力される電圧値を調整する必要がある。

つまり、電圧電流供給回路５０４１の電圧出力端子５０４４から出力される電圧は、被設定回路５０２１に対するプリチャージ動作になるような大きさにし、電圧電流供給回路５０１１の第２電圧出力端子６３１３から出力される電圧は、電流記憶回路５０３１に対するプリチャージ動作になるような大きさにする。

各々の電圧の大きさは、実施の形態４、５において述べたのと同様に、各トランジスタを流れる電流値とトランジスタの極性とトランジスタのサイズと、吸い込みタイプであるか吐き出しタイプであるか、などを調整することにより、生成することが出来る。

そこでまず、電圧電流供給回路５０４１も被設定回路５０２１も吐き出しタイプである場合における、電圧電流供給回路５０４１の構成について述べる。

まず、被設定回路５０２１は、吐き出しタイプであり、Ｐチャネル型トランジスタ３７０１が用いられている図３７の構成であるとする。また、電流記憶回路５０３１は、吸い込みタイプであり、図６０の構成であるとする。その場合の電圧電流供給回路５０４１の構成の例を図６４に示す。これは、図５１の構成に対して、トランジスタ６４０１、６４０２を追加した構成、もしくは、図４２の構成に対して、トランジスタ６４０１のゲート電圧を出力するようにした構成であると言える。したがって、各トランジスタを流れる電流値とトランジスタサイズとを調節することにより、最適な信号電圧（プリチャージ電圧）を出力することができる。

次に、オリジナル信号入力端子５０４２が、Ｎチャネル型トランジスタのゲート端子に接続されている場合の構成を図６５に示す。これは、図５２の構成に対して、トランジスタ４１０１のゲート電圧を出力するようにした構成であると言える。したがって、各トランジスタを流れる電流値とトランジスタサイズとを調節することにより、最適な信号電圧（プリチャージ電圧）を出力することができる。

次に、オリジナル信号入力端子５０４２に電流を入力する場合の構成を示す。図６６に、Ｐチャネル型トランジスタ５３０３に電流を入力する場合を示す。図６６は、図６４の構成に、Ｐチャネル型トランジスタ５３０３を追加した形になる。つまり、図６４では、トランジスタ５１０１のゲート電位を、オリジナル信号入力端子５０１２を介して、直接制御していた。一方、図６６では、Ｐチャネル型トランジスタ５３０３に電流を流すことによって、トランジスタ５１０１のゲート電位を制御している。それ以外の部分については、図６６は、図６４と同様なので、説明を省略する。

なお、増幅回路５３０１a、５３０１bを介して、電圧出力端子５０４４や第２電圧出力端子６３４３へ出力されているが、これに限定されず、インピーダンス変換を行う必要が無い場合は、省略してもよい。

次に、図６７に、Ｎチャネル型トランジスタ５４０１に電流を入力する場合を示す。図６７は、図６５の構成に、Ｎチャネル型トランジスタ５４０１を追加した形になる。よって、詳しい説明を省略する。

次に、被設定回路５０２１が、吐き出しタイプで、トランジスタ３８０１がＮチャネル型である、図３８の構成の場合の電圧電流供給回路５０４１について述べる。なお、簡単のため、図３８において、端子３７０２と３７０４は接続され、端子３７０５は、被設定回路５０２１の入力端子５０２２（トランジスタ３８０１のソース端子）に接続されているものとする。

そこでまず、オリジナル信号入力端子５０４２に電圧を入力する場合で、オリジナル信号入力端子５０４２が、Ｐチャネル型トランジスタ５１０１のゲート端子に接続されている場合の構成を図６８に示す。これは、図５５の構成に対して、トランジスタ５５０６のゲート電圧を出力するようにした構成であると言える。したがって、各トランジスタを流れる電流値とトランジスタサイズとを調節することにより、最適な信号電圧（プリチャージ電圧）を出力することができる。

次に、オリジナル信号入力端子５０４２に電圧を入力する場合で、オリジナル信号入力端子５０４２が、Ｎチャネル型トランジスタ４１０１のゲート端子に接続されている場合の構成を図６９に示す。これは、図５６の構成に対して、トランジスタ４１０１のゲート電圧を出力するようにした構成であると言える。したがって、各トランジスタを流れる電流値とトランジスタサイズとを調節することにより、最適な信号電圧（プリチャージ電圧）を出力することができる。

次に、オリジナル信号入力端子５０４２に電流を入力する場合場合の構成を図７０、７１に示す。図７０は、図６８に、トランジスタ５７０１を追加して、電流を入力できるようにしたものに相当し、図７１は、図６９に、トランジスタ５８０１を追加して、電流を入力できるようにしたものに相当する。

なお、図６４において、第２電圧出力端子６３４３には、ゲート端子の電圧を出力しているが、これに限定されない。、図６４のトランジスタ６４０２の極性を電流記憶回路５０３１のトランジスタの極性に合わせて変更しすることによって図７２のトランジスタ７２０２のように構成し、さらにそのソース端子の電圧を第２電圧出力端子６３４３に出力するようにしてもよい。これは、図６５〜７１についても同様である。

このように、図６４〜図７２までは、電圧電流供給回路５０１１も被設定回路５０２１も吐き出しタイプの場合について述べてきた。しかし、被設定回路５０２１が図３９や図４０のように吸い込みタイプである場合、電圧電流供給回路５０１１を吸い込みタイプにする必要がある。ただし、吐き出しタイプの構成から吸い込みタイプの構成へ変更する場合は、トランジスタの極性を変更するだけでよい。例えば、図６５を吸い込みタイプに変更した場合の構成を図７３に示す。このように、各トランジスタの極性を逆にし、各配線の電位を変更すればよい。

このように、吸い込みタイプか吐き出しタイプかなどを適宜選択することにより、様々な構成にすることが出来る。

（実施の形態７）
実施の形態５での図５０では、電圧電流供給回路５０１１と被設定回路５０２１に間に電流記憶回路５０３１が挿入されている場合について述べた。これにより、信号電流を一旦、記憶したのち、被設定回路５０２１に電流を入力していた。そこで、同様に、電圧電流供給回路５０１１と被設定回路５０２１に間に、電圧記憶回路５０５１を入れてもよい。図５０の構成に対して、電圧記憶回路５０５１を配置した場合の構成を、図７４に示す。

ただし、これに限定されず、図６３の構成に対して電圧記憶回路５０５１を配置してもよい。同様に、図６３の構成において、電圧電流供給回路５０４１と電流記憶回路５０３１の間に、電圧記憶回路５０５１を配置してもよい。

次に、電圧記憶回路５０５１の構成例を図７５に示す。電圧値を記憶する素子として、容量素子７５０１が配置されている。そして、増幅回路７５０２が配置されている。なお、増幅回路７５０２は、入力電位と概ね等しい電位を出力するような回路であり、電圧フォロワ回路などが望ましい。ただし、これに限定されず、インピーダンスを変換するような機能を果たせばよい。なお、インピーダンス変換を行う必要が無い場合は、増幅回路７５０１を省略してもよい。

なお、図７６に示すように、容量素子（７５０１ａ、７５０１ｂ）や増幅回路（７５０２ａ、７５０２ｂ）を複数配置しても良い。その場合、図７７に示すように、記憶電圧入力端子５０５２から電圧を入力しながら、記憶電圧出力端子５０５３から、別の大きさの電圧を出力することが出来る。これにより、動作タイミングをより柔軟に制御することが出来る。

同様に、図７８に示すように、容量素子（７５０１ａ、７５０１ｂ）を複数配置しても良い。これにより、動作タイミングをより柔軟に制御することが出来る

（実施の形態８）
実施の形態４〜７では、ビデオ信号電圧とビデオ信号電流とを供給する回路について述べた。本実施の形態では、実施の形態４〜７で述べた、ビデオ信号電圧とビデオ信号電流とを供給する回路を、実施の形態１〜３で述べた構成に適用する場合の対応関係について述べる。

まず、図１８、１９、１０、２０などの構成において、ビデオ電流信号線１８０１やビデオ電圧信号線１０１に、信号を供給する部分に、実施の形態４〜７で述べた、ビデオ信号電圧とビデオ信号電流とを供給する回路を配置した場合の構成を図７９に示す。

これは、図５０の構成を適用した場合に相当する。つまり、図５０における電圧電流供給回路５０１１が、図７９の電圧電流供給回路５０１１に相当し、図５０における被設定回路５０２１が、図１８、１９、１０、２０などにおける画素に相当し、図５０における電流記憶回路５０３１が、図７９における電流源回路１８０７aに相当する。このような構成にすることにより、画素や電流源回路１８０７aに、適切な信号を供給することが出来、かつ、素早く定常状態にすることが出来る。

なお、図１９や図１７のように、電圧記憶回路１１０１a〜１１０１b、１７０２ａａ〜１７０２ｂｂなどが配置されている場合は、図７４の構成を適用したものに相当する。つまり、図７４における電圧記憶回路５０５１が、図１９や図１７における電圧記憶回路１１０１a〜１１０１b、１７０２ａａ〜１７０２ｂｂに相当する。

なお、図７９において、電流源１８０７ａが、図３２のような構成の場合、ビデオ電流信号線は、ビデオ電流信号線１８０１iやビデオ電流信号線１８０１jなどのように、複数本あることになる。その場合の構成図を図８８、図８９に示す。オリジナル電圧信号入力端子８８１２aから電圧信号を入力し、オリジナル信号入力端子８８１２bから、電流を供給するために電圧信号を入力する。すると、ビデオ電流信号線１８０１iやビデオ電流信号線１８０１jから、電流が出力される。なお、図８８、図８９では、ビデオ電流信号線が２本の場合について示しているが、これに限定されない。

なお、電圧電流供給回路８８１１の中のトランジスタ８９０１やトランジスタ８９０２などのチャネル幅Ｗとチャネル長Ｌの比率については、各々のトランジスタでのチャネル幅Ｗとチャネル長Ｌの比率を足しあわせたものが、ビデオ電流信号線１８０１iやビデオ電流信号線１８０１jから出力される電流値の合計に相当する。したがって、ビデオ電流信号線の合計に流れる電流の大きさが最も大きい場合で想定して、チャネル幅Ｗとチャネル長Ｌの比率を決定すればよい。その結果、ビデオ電流信号線の合計に流れる電流の大きさが最も大きい場合は、オリジナル電圧信号入力端子８８１２aから入力する電圧信号の大きさは、オリジナル信号入力端子８８１２bから入力する電圧信号と概ね等しくすることができる。つまり、図７９などの場合に当てはめると、図８８や図８９の場合は、ビデオ電流信号線の合計に流れる電流の大きさが最も大きい場合を想定して、チャネル幅Ｗとチャネル長Ｌの比率を決定すればよい。

なお、既に述べたように、トランジスタ８９０１やトランジスタ８９０２では、２のべき乗で、出力する電流の大きさが大きくなる。よって、チャネル長Ｌは、トランジスタ８９０１やトランジスタ８９０２などでは同じ大きさにして、チャネル幅Ｗを２のべき乗にしていけばよい。そして、各々のトランジスタでのチャネル幅Ｗとチャネル長Ｌの比率を足しあわせたもので、電流源回路１８０７aや画素などのトランジスタのチャネル幅Ｗとチャネル長Ｌを決定すればよい。その結果、ビデオ電流信号線の合計に流れる電流の大きさが、もっとも大きい場合は、オリジナル電圧信号入力端子８８１２aから入力する電圧信号の大きさは、オリジナル信号入力端子８８１２bから入力する電圧信号と概ね等しくすることが出来る。

次に、図６３の構成を適用した場合を、図８０に示す。このような構成にすることにより、画素や電流源回路１８０７aに、適切な信号を供給することが出来、かつ、素早く定常状態にすることが出来る。

次に、図３６の構成を適用した場合を、図８１に示す。このような構成にすることにより、電流源回路１８０７aに、適切な信号を供給することが出来、かつ、素早く定常状態にすることが出来る。なお、図８１において、オリジナル信号入力端子５０１２とビデオ電圧信号線１０１とを接続して、同じ大きさの信号電圧を加えるようにしてもよい。

このように、実施の形態４〜７で述べた、ビデオ信号電圧とビデオ信号電流とを供給する回路を、実施の形態１〜３で述べた構成に自由に適用することが出来る。

（実施の形態９）
本実施の形態では、画素の構成例を示す。図８２に、吐き出しタイプで、Ｐチャネル型トランジスタを用いた場合の構成例を示す。まず、図８３に示すように、信号電圧を入力する場合は、スイッチ１２０９aaをオンにする。ただし、オフでも構わない。次に、図８４に示すように、信号電流を入力する。

そしてその後、負荷であるＥＬ素子８２０５aaに電流を供給し、発光させることが出来る。なお、負荷は、ＥＬ素子８２０５aaに限定されない。抵抗などのような素子、トランジスタ、ＥＬ素子、その他の発光素子、トランジスタと容量とスイッチなどで構成された電流源回路、任意の回路が接続された配線でもよいし、信号線、信号線とそれに接続された画素でもよい。その画素には、ＥＬ素子やＦＥＤで用いる素子、その他電流を流して駆動する素子を含んでいてもよい。

なお、画素の構成は、少なくとも電流を入力するような方式であれば、どのような構成でもよい。例えば、図８５や図８６のような構成でもよい。また、吐き出しタイプか吸い込みタイプかを変更したり、トランジスタの極性を変更することなどにより、様々な構成にすることが出来る。また、図２２〜２８のような電流源回路と同様な構成を用いてもよい。

なお、様々な容量素子は、トランジスタのゲート容量などで代用することにより、省略することが出来る。

なお、これまで述べてきたさまざまな構成において、スイッチが各部分に配置されているが、その配置場所は、すでに述べた場所に限定されない。正常に動作する場所であれば、任意の場所にスイッチを配置することが可能である。

なお、スイッチは、電気的スイッチでも機械的なスイッチでも何でも良い。電流の流れを制御できるものなら、何を用いても良い。トランジスタでもよいし、ダイオードでもよいし、それらを組み合わせた論理回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域を設けているもの等がある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（Vss、Vgnd、０Vなど）に近い状態で動作する場合はｎチャネル型を、反対に、ソース端子の電位が、高電位側電源（Vddなど）に近い状態で動作する場合はｐチャネル型を用いることが望ましい。なぜなら、ゲート・ソース間電圧の絶対値を大きくできるため、スイッチとして、動作しやすいからである。なお、ｎチャネル型とｐチャネル型の両方を用いて、ＣＭＯＳ型のスイッチにしてもよい。

なお、本発明におけるトランジスタは、どのようなタイプのトランジスタでもよいし、どのような基板上に形成されていてもよい。したがって、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミックス基板、ステンレス基板、プラスチックやアクリルに代表される可撓性を有する基板、単結晶基板、ＳＯＩ基板などの基板を用いて、これらの基板の上に図１、図７９または図８２などで示したような回路をすべて形成しても良い。あるいは、図１、図７９または図８２などにおける回路の一部をある基板に形成し、図１、図７９または図８２における回路の別の一部を、別の基板に形成してもよい。つまり、図１、図７９または図８２における回路の全てが同じ基板上に形成されていなくてもよい。例えば、画素とゲート線駆動回路とは、ガラス基板上にＴＦＴを用いて形成し、信号線駆動回路（もしくはその一部）は、単結晶基板上に形成し、そのＩＣチップをＣＯＧ(Chip On Glass)で接続してガラス基板上に配置してもよい。あるいは、そのＩＣチップをＴＡＢ(Tape Auto Bonding)やプリント基板を用いてガラス基板と接続してもよい。

（実施の形態１０）
本実施の形態１〜３では、画素へ、信号電圧をプリチャージとして入力して、その後、信号電流を入力する、という動作の場合について述べた。ただし、これに限定されない。

例えば、信号電流を入力せずに、信号電圧だけを画素や信号線に入力して、動作させてもよい。ただしこの場合、各画素の輝度がばらついてしまう。しかし、動画などを表示する場合であれば、輝度のばらつきは目立たない。よって、信号電圧のみ入力して、信号電流を画素や信号線に入力しないようにすれば、各電流源部分で流れる電流を止めることができるので、消費電力を低減できる。

そして、静止画を表示する場合は、各画素の輝度のバラツキを認識しやすくなる。そのため、本実施の形態１〜３で述べたのと同様に、信号電圧を入力した後、信号電流を入力し、輝度バラツキの影響を低減することが望ましい。

このように、画素や信号線に、信号電圧のみを入力する場合の動作を、電圧入力モードと呼び、信号電圧をプリチャージとして入力した後、信号電流を入力する場合の動作を、電流入力モードと呼ぶことにする。

電圧入力モードでは、各部分の電流源や増幅回路の動作を止めることが可能なため、消費電力を低減できる。ただし、輝度のバラツキが生じてしまう。

一方、電流入力モードでは、消費電力を低減することは難しいが、輝度バラツキの影響を低減できる。

そこで、状況に合わせて、電圧入力モードと電流入力モードとを切り替えて動作させてもよい。例えば、静止画を表示させる場合、あるいは、所定の期間以上、静止画を表示させる場合は、電流入力モードで動作させ、それ以外の時には、電圧入力モードで動作させてもよい。例えば、１秒以上、静止画を表示させる場合は、電流入力モードで動作させる、として動作させてもよい。

または、表示面積のうち、所定の割合の面積以上の領域の画像が変化する場合は、電流入力モードで動作させ、それ以外の時には、電圧入力モードで動作させてもよい。例えば、画面の半分以上の領域で画像が変化する場合は、電流入力モードで動作させてもよい。

または、その両者を組み合わせて、所定の期間、あるいは、所定の領域で、画像が変化する場合は、電流入力モードで動作させ、それ以外の時には、電圧入力モードで動作させてもよい。

（実施の形態１１）
本発明を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例を図８７に示す。

図８７（Ａ）は発光装置であり、筐体１３００１、支持台１３００２、表示部１３００３、スピーカー部１３００４、ビデオ入力端子１３００５等を含む。本発明は表示部１３００３を構成する電気回路に用いることができる。また本発明により、図８７（Ａ）に示す発光装置が完成される。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。

図８７（Ｂ）はデジタルスチルカメラであり、本体１３１０１、表示部１３１０２、受像部１３１０３、操作キー１３１０４、外部接続ポート１３１０５、シャッター１３１０６等を含む。本発明は、表示部１３１０２を構成する電気回路に用いることができる。また本発明により、図８７（Ｂ）に示すデジタルスチルカメラが完成される。

図８７（Ｃ）はパーソナルコンピュータであり、本体１３２０１、筐体１３２０２、表示部１３２０３、キーボード１３２０４、外部接続ポート１３２０５、ポインティングマウス１３２０６等を含む。本発明は、表示部１３２０３を構成する電気回路に用いることができる。また本発明により、図８７（Ｃ）に示す発光装置が完成される。

図８７（Ｄ）はモバイルコンピュータであり、本体１３３０１、表示部１３３０２、スイッチ１３３０３、操作キー１３３０４、赤外線ポート１３３０５等を含む。本発明は、表示部１３３０２を構成する電気回路に用いることができる。また本発明により、図８７（Ｄ）に示すモバイルコンピュータが完成される。

図８７（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体１３４０１、筐体１３４０２、表示部Ａ１３４０３、表示部Ｂ１３４０４、記録媒体（ＤＶＤ等）読み込み部１３４０５、操作キー１３４０６、スピーカー部１３４０７等を含む。表示部Ａ１３４０３は主として画像情報を表示し、表示部Ｂ１３４０４は主として文字情報を表示するが、本発明は、表示部Ａ、Ｂ１３４０３、１３４０４を構成する電気回路に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により、図８７（Ｅ）に示すＤＶＤ再生装置が完成される。

図８７（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体１３５０１、表示部１３５０２、アーム部１３５０３を含む。本発明は、表示部１３５０２を構成する電気回路に用いることができる。また本発明により、図８７（Ｆ）に示すゴーグル型ディスプレイが完成される。

図８７（Ｇ）はビデオカメラであり、本体１３６０１、表示部１３６０２、筐体１３６０３、外部接続ポート１３６０４、リモコン受信部１３６０５、受像部１３６０６、バッテリー１３６０７、音声入力部１３６０８、操作キー１３６０９、接眼部１３６１０等を含む。本発明は、表示部１３６０２を構成する電気回路に用いることができる。また本発明により、図８７（Ｇ）に示すビデオカメラが完成される。

図８７（Ｈ）は携帯電話であり、本体１３７０１、筐体１３７０２、表示部１３７０３、音声入力部１３７０４、音声出力部１３７０５、操作キー１３７０６、外部接続ポート１３７０７、アンテナ１３７０８等を含む。本発明は、表示部１３７０３を構成する電気回路に用いることができる。なお、表示部１３７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。また本発明により、図８７（Ｈ）に示す携帯電話が完成される。

なお、将来的に発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。

また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。

また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施の形態の電子機器は、実施の形態１〜１０に示したいずれの構成の半導体装置を用いても良い。

本発明の半導体装置の構成を説明する図。本発明の半導体装置の動作を説明する図。本発明の半導体装置の動作を説明する図。本発明の半導体装置の動作を説明する図。本発明の半導体装置の動作を説明する図。従来の画素の構成を説明する図。従来の画素の動作を説明する図。本発明の半導体装置の動作を説明する図。本発明の半導体装置の動作を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の動作を説明する図。本発明の半導体装置の動作を説明する図。本発明の半導体装置の動作を説明する図。本発明の半導体装置の動作を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の動作を説明する図。本発明の半導体装置の動作を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の動作を説明する図。本発明の半導体装置の動作を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の動作を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の動作を説明する図。本発明の半導体装置の動作を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明が適用される電子機器を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。

Claims

ビデオ電圧信号線と、第１乃至第３の信号線と、第１乃至第３の電流源回路と、第１乃至第６のスイッチと、第１乃至第３の画素と、を有し、
前記ビデオ電圧信号線は、前記第１のスイッチを介して前記第１の信号線に電気的に接続され、
前記ビデオ電圧信号線は、前記第２のスイッチを介して前記第２の信号線に電気的に接続され、
前記ビデオ電圧信号線は、前記第３のスイッチを介して前記第３の信号線に電気的に接続され、
前記第１の信号線は、前記第１の画素に電気的に接続され、
前記第２の信号線は、前記第２の画素に電気的に接続され、
前記第３の信号線は、前記第３の画素に電気的に接続され、
前記第１の電流源回路は、前記第４のスイッチを介して前記第１の信号線に電気的に接続され、
前記第２の電流源回路は、前記第５のスイッチを介して前記第２の信号線に電気的に接続され、
前記第３の電流源回路は、前記第６のスイッチを介して前記第３の信号線に電気的に接続され、
前記第１のスイッチをオンにして、前記ビデオ電圧信号線から前記第１の画素に第１のビデオ信号電圧を供給し、
前記第１のスイッチをオフにし、かつ、前記第２のスイッチをオンにして、前記ビデオ電圧信号線から前記第２の画素に第２のビデオ信号電圧を供給し、
前記第２のスイッチをオフにし、かつ、前記第３のスイッチをオンにして、前記ビデオ電圧信号線から前記第３の画素に第３のビデオ信号電圧を供給し、
前記第３のスイッチをオフにし、かつ、前記第４乃至第６のスイッチをオンにして、前記第１の画素に第１のビデオ信号電流、前記第２の画素に第２のビデオ信号電流及び前記第３の画素に第３のビデオ信号電流を供給することを特徴とする半導体装置。
ビデオ電圧信号線と、第１乃至第３の信号線と、第１乃至第３の電流源回路と、第１乃至第６のスイッチと、第１乃至第３の画素と、を有し、
前記ビデオ電圧信号線は、前記第１のスイッチを介して前記第１の信号線に電気的に接続され、
前記ビデオ電圧信号線は、前記第２のスイッチを介して前記第２の信号線に電気的に接続され、
前記ビデオ電圧信号線は、前記第３のスイッチを介して前記第３の信号線に電気的に接続され、
前記第１の信号線は、前記第１の画素に電気的に接続され、
前記第２の信号線は、前記第２の画素に電気的に接続され、
前記第３の信号線は、前記第３の画素に電気的に接続され、
前記第１の電流源回路は、前記第４のスイッチを介して前記第１の信号線に電気的に接続され、
前記第２の電流源回路は、前記第５のスイッチを介して前記第２の信号線に電気的に接続され、
前記第３の電流源回路は、前記第６のスイッチを介して前記第３の信号線に電気的に接続され、
前記第１のスイッチをオンにして、前記ビデオ電圧信号線から前記第１の画素に第１のビデオ信号電圧を供給し、
前記第１のスイッチをオフにし、かつ、前記第２のスイッチ及び前記第４のスイッチをオンにして、前記ビデオ電圧信号線から前記第２の画素に第２のビデオ信号電圧を供給するとともに、前記第１の画素に第１のビデオ信号電流を供給し、
前記第２のスイッチをオフにし、かつ、前記第３のスイッチ及び前記第５のスイッチをオンにして、前記ビデオ電圧信号線から前記第３の画素に第３のビデオ信号電圧を供給するとともに、前記第１の画素に第１のビデオ信号電流及び前記第２の画素に第２のビデオ信号電流を供給し、
前記第３のスイッチをオフにし、かつ、前記第６のスイッチをオンにして、前記第１の画素に前記第１のビデオ信号電流、前記第２の画素に前記第２のビデオ信号電流及び前記第３の画素に第３のビデオ信号電流を供給することを特徴とする半導体装置。
請求項１または２において、
前記第１のビデオ信号電圧の大きさは、前記第１の画素の表示に応じた大きさであり、
前記第２のビデオ信号電圧の大きさは、前記第２の画素の表示に応じた大きさであり、
前記第３のビデオ信号電圧の大きさは、前記第３の画素の表示に応じた大きさであることを特徴とする半導体装置。
請求項１乃至３のいずれか一において、
前記第１のビデオ信号電流の大きさは、前記第１の画素の表示に応じた大きさであり、
前記第２のビデオ信号電流の大きさは、前記第２の画素の表示に応じた大きさであり、
前記第３のビデオ信号電流の大きさは、前記第３の画素の表示に応じた大きさであることを特徴とする半導体装置。
請求項１乃至３のいずれか一において、
前記第１乃至第３のビデオ信号電流に対応する電流を前記第１乃至第３の電流源回路にそれぞれ供給する第１の端子と、前記ビデオ電圧信号線に前記第１乃至第３のビデオ信号電圧をそれぞれ供給する第２の端子とを有する電圧電流供給回路を有し、
前記電圧電流供給回路は、第１乃至第３のトランジスタを有し、
前記第１のトランジスタのゲートは、前記第２のトランジスタのゲートに電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方に電気的に接続され、
前記第３のトランジスタのゲートは、前記第２の端子に電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと前記第２のトランジスタのソース又はドレインの他方に電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、第３の端子に電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第１の端子に電気的に接続されていることを特徴とする半導体装置。
請求項５において、
前記第１のトランジスタと前記第２のトランジスタの極性は同じであり、
前記第３のトランジスタの極性は、前記第１のトランジスタの極性とは逆の極性であることを特徴とする半導体装置。
請求項５または６において、
前記第１のトランジスタのチャネル幅Ｗ１とチャネル長Ｌ１の比率をＷ１／Ｌ１とし、
前記第２のトランジスタのチャネル幅Ｗ２とチャネル長Ｌ２の比率をＷ２／Ｌ２としたとき、
Ｗ２／Ｌ２はＷ１／Ｌ１の定数倍となるように形成されていることを特徴とする半導体装置。
請求項１乃至７のいずれか一において、
前記第１乃至第３の画素は、それぞれ、発光素子と、前記発光素子に流れる電流値によって前記発光素子の発光輝度を制御する素子を有することを特徴とする半導体装置。
請求項１乃至８のいずれか一において、
前記第１のスイッチと前記第１の画素の間に、前記第１のビデオ信号電圧を出力する機能を有する第１の電圧記憶回路を有し、
前記第２のスイッチと前記第２の画素の間に、前記第２のビデオ信号電圧を出力する機能を有する第２の電圧記憶回路を有し、
前記第３のスイッチと前記第３の画素の間に、前記第３のビデオ信号電圧を出力する機能を有する第３の電圧記憶回路を有し、
前記第１乃至第３の電圧記憶回路はそれぞれ、増幅回路と容量素子を有することを特徴とする半導体装置。