JP4624032B2 - 半導体装置及びその駆動方法 - Google Patents

半導体装置及びその駆動方法 Download PDF

Info

Publication number
JP4624032B2
JP4624032B2 JP2004230763A JP2004230763A JP4624032B2 JP 4624032 B2 JP4624032 B2 JP 4624032B2 JP 2004230763 A JP2004230763 A JP 2004230763A JP 2004230763 A JP2004230763 A JP 2004230763A JP 4624032 B2 JP4624032 B2 JP 4624032B2
Authority
JP
Japan
Prior art keywords
current
transistor
voltage
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004230763A
Other languages
English (en)
Other versions
JP2005099745A (ja
JP2005099745A5 (ja
Inventor
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004230763A priority Critical patent/JP4624032B2/ja
Publication of JP2005099745A publication Critical patent/JP2005099745A/ja
Publication of JP2005099745A5 publication Critical patent/JP2005099745A5/ja
Application granted granted Critical
Publication of JP4624032B2 publication Critical patent/JP4624032B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は負荷に供給する電流をトランジスタで制御する機能を設けた半導体装置に係り、特に電流によって輝度が変化する電流駆動型発光素子で形成された画素や、画素に信号を供給する回路を含む半導体装置に関する。
有機発光ダイオード(OLED(Organic Light Emitting Diode)、有機EL素子、エレクトロルミネッセンス(Electro Luminescence:EL)素子などとも言う)に代表される自発光型の発光素子を用いた表示装置では、その駆動方式として単純マトリックス方式とアクティブマトリックス方式とが知られている。前者は構造は簡単であるが、大型かつ高輝度のディスプレイの実現が難しい等の問題があり、近年は発光素子に流れる電流を画素回路内部に設けた薄膜トランジスタ(TFT)によって制御するアクティブマトリックス方式の開発が進められている。
アクティブマトリックス方式の表示装置の場合、駆動TFTの電流特性のバラツキにより発光素子に流れる電流が変化し輝度がばらついてしまうという問題が認識されていた。つまり、画素回路には発光素子に流れる電流を駆動する駆動TFTが用いられており、これらの駆動TFTの特性がばらつくことにより発光素子に流れる電流が変化し、輝度がばらついてしまうという問題があった。そこで画素回路内の駆動TFTの特性がばらついても発光素子に流れる電流は変化せず、輝度のバラツキを抑えるための種々の回路が提案されている(例えば、特許文献1乃至4参照。)。
特許出願公表番号2002−517806号公報 国際公開第 01/06484号パンフレット 特許出願公表番号2002−514320号公報 国際公開第 02/39420号パンフレット
特許文献1乃至3には、画素回路内に配置された駆動TFTの特性のバラツキによって発光素子に流れる電流値の変動を防ぐための回路構成が開示されている。この構成は、電流書き込み型画素、もしくは電流入力型画素などと呼ばれている。また特許文献4には、ソースドライバ回路内のTFTのバラツキによる信号電流の変化を抑制するための回路構成が開示されている。
図6に、特許文献1に開示されている従来のアクティブマトリックス型表示装置の第1の構成例を示す。図6の画素は、ソース信号線601、第1〜第3のゲート信号線602〜604、電流供給線605、TFT606〜609、保持容量610、EL素子611、映像信号入力用電流源612を有する。
図7を用いて、信号電流の書き込みから発光までの動作について説明する。図中、各部を示す図番は、図6に準ずる。図7(A)〜(C)は、電流の流れを模式的に示している。図7(D)は、信号電流の書き込み時における各経路を流れる電流の関係を示しており、図7(E)は、同じく信号電流の書き込み時に、保持容量610に蓄積される電圧、つまりTFT608のゲート・ソース間電圧について示している。
まず、第1のゲート信号線602および第2のゲート信号線603にパルスが入力され、TFT606、607がONになる。このとき、ソース信号線601を流れる電流、すなわち信号電流をIdataとする。
ソース信号線601には、電流Idataが流れているので、図7(A)に示すように、画素内では、電流の経路はI1とI2とに分かれて流れる。これらの関係を図7(D)に示している。なお、Idata=I1+I2であることは言うまでもない。
TFT606がONになった瞬間には、まだ保持容量610には電荷が保持されていないため、TFT608はOFFになっている。よって、I2=0となり、Idata=I1となる。すなわちこの間は、保持容量610における電荷の蓄積による電流のみが流れている。
その後、徐々に保持容量610に電荷が蓄積され、両電極間に電位差が生じ始める(図7(E))。両電極の電位差がVthとなると(図7(E) A点)、TFT608がONとなって、I2が生ずる。先に述べたように、Idata=I1+I2であるので、I1は次第に減少するが、依然電流は流れており、さらに保持容量610には電荷の蓄積が行われる。
保持容量610においては、その両電極の電位差、つまりTFT608のゲート・ソース間電圧が所望の電圧、つまりTFT608がIdataの電流を流すことが出来るだけの電圧(VGS)になるまで電荷の蓄積が続く。やがて電荷の蓄積が終了する(図7(E) B点)と、電流I1は流れなくなり、さらにTFT608はそのときのVGSに見合った電流が流れ、Idata=I2となる(図7(B))。こうして、定常状態に達する。以上で信号の書き込み動作が完了する。最後に第1のゲート信号線602および第2のゲート信号線603の選択が終了し、TFT606、607がOFFになる。このような動作を、設定動作と呼ぶことにする。
続いて、発光動作に移る。第3のゲート信号線604にパルスが入力され、TFT609がONになる。保持容量610には、先ほど書き込んだVGSが保持されているため、TFT608はONしており、電流供給線605から、Idataの電流が流れる。これによりEL素子611が発光する。このとき、TFT608が飽和領域において動作するようにしておけば、TFT608のソース・ドレイン間電圧が変化したとしても、Idataは変わりなく流れることが出来る。
このように、設定した電流を出力する動作を、出力動作と呼ぶことにする。電流書き込み型画素のメリットとして、TFT608の特性等にばらつきがあった場合であっても、保持容量610には、電流Idataを流すのに必要なゲート・ソース間電圧が保持されるため、所望の電流を正確にEL素子611に供給することが出来、よってTFTの特性ばらつきに起因した輝度ばらつきを抑えることが可能になる点がある。
以上の例は、画素回路内での駆動TFTのバラツキによる電流の変化を補正するための技術に関するものであるが、ソースドライバ回路内においても同一の問題が発生する。特許文献4には、ソースドライバ回路内でのTFTの製造上のバラツキによる信号電流の変化を防止するための回路構成が開示されている。
特許出願公開番号2003−66908号公報
また、特許文献5には、階調を制御する電流源の他に電圧源を用意し、ソース信号線に入力する2つの電源を切り替えるための電源切り替え手段により、行選択期間の初めに電圧源により浮遊容量の電荷を瞬時に変化させ、その後所望の輝度を出すために電流源により階調表示を行う構成が開示されている。
しかしながら、信号電流を駆動TFTや発光素子に供給するために用いられる配線の寄生容量は極めて大きいため、信号電流が小さい場合には配線の寄生容量を充電する時定数が大きくなり、信号書き込み速度が遅くなってしまうという問題点がある。すなわち、トランジスタに信号電流を供給しても、それを流すのに必要な電圧をゲート端子に生じさせるまでの時間が長くなってしまい、信号の書き込み速度が遅くなってしまうことが問題となっている。
そこで、特許文献5において、ソース信号線の電荷を瞬時に変化させる構成が開示されているが、行選択期間の初めに供給される電圧値が、最適な大きさになっていない。また、構成が複雑になってしまっている。
本発明はこのような問題点に鑑み、トランジスタの特性バラツキの影響を低減し、所定の電流を供給でき、信号電流が小さな場合であっても信号の書き込み速度を十分に向上させることのできる半導体装置を提供することを目的とする。
本発明は、画素に電流を入力する際に、前もって、最適な大きさの電圧を供給することにより、上記目的を達成するものである。
本発明は、負荷に供給する電流をトランジスタで制御する回路を具備する半導体装置であって、前記トランジスタのソースまたはドレインが電流源回路と接続され、前記電流源回路から前記トランジスタに電流が供給されたとき、前記トランジスタのゲート・ソース間電圧とドレイン・ソース間電圧とを制御する増幅回路が備えられていることを特徴とするものである。
本発明は、電圧電流供給回路が電流記憶回路に電流を供給し、負荷には、電圧電流供給回路から電圧が供給され、かつ、電流記憶回路から電流が供給されるように構成されたものである。
本発明は、負荷に電流を供給する手段を備えた電流記憶回路と、電流記憶回路に電流を供給する手段と負荷に電圧を供給する手段とが備えられた電圧電流供給回路と、を備えたことを特徴とするものである。
本発明は、上記した構成によって、電圧電流供給回路は、電圧記憶回路を介して負荷に電圧を供給すること特徴とするものである。この負荷に供給する電圧は負荷へのプリチャージ電圧とすることもできる。
負荷としては、電流または電流信号で制御される素子が好適であり、電流によって発光輝度を変化させることのできる発光素子などが代表例として挙げられる。本発明は、このような発光素子を一つの画素に設け、マトリクス状に配置した表示装置などを構成することができる。
電圧電流供給回路は、電流もしくは電圧が入力されると、その信号に応じた電流を供給し、プリチャージ電圧を供給する機能を有するものである。なお、プリチャージ電圧は、電圧電流供給回路が供給する電流が、すばやく書き込めるようにするために、最適な大きさを有している。
電流記憶回路は、記憶電流入力端子から電流が入力され、入力された電流に応じた大きさの電流が記憶電流出力端子から出力される機能を有するものである。また、電流が入力されなくなっても、その電流に応じた信号を記憶しているため、入力された電流に応じた大きさの電流を記憶電流出力端子から出力することを可能とするものである。
本発明において、適用可能なトランジスタの種類に限定はなく、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ(TFT)、半導体基板やSOI基板を用いて形成されるMOS型トランジスタ、接合型トランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。また、トランジスタが配置されている基板の種類に限定はなく、単結晶基板、SOI基板、ガラス基板などに配置することが出来る。
なお、本発明において、接続されているとは、電気的に接続されていることと同義である。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子(例えば、別の素子やスイッチなど)が配置されていてもよい。
本発明では、画素に電流を供給する場合、前もってプリチャージ電圧を供給する。そのため、すばやく、電流の書き込みが終了する。また、プリチャージ電圧は、画素に電流を供給する回路から出力されるため、適切な電圧を供給することが出来る。
(実施の形態1)
本発明は、発光素子に流れる電流値によって発光輝度を制御することが可能な素子で画素を形成する。代表的にはEL素子を適用することができる。EL素子の構成としては種々知られたものがあるが、電流値により発光輝度を制御可能なものであれば、どのような素子構造であっても本発明に適用することができる。すなわち、発光層、電荷輸送層または電荷注入層を自由に組み合わせてEL素子を形成するものであり、そのための材料として、低分子系有機材料、中分子系有機材料(昇華性を有さず、かつ、分子数が20以下または連鎖する分子の長さが10μm以下の有機発光材料)や高分子系有機材料を用いることができる。また、これらに無機材料を混合または分散させたものを用いても良い。
本発明では、画素や信号線駆動回路などの中に配置されている電流源回路に、表示に応じた大きさのビデオ信号電圧と、表示に応じた大きさのビデオ信号電流とを供給する。そして、ビデオ信号電圧とビデオ信号電流とは、相互に関連した大きさとなっている。そこで、まず、ビデオ信号電圧とビデオ信号電流とを供給する回路について述べる。
ただし、ビデオ信号電圧とビデオ信号電流とに限定されず、別の信号の電圧と、別の信号の電流とを供給する回路にも適用できる。
ビデオ信号電圧とビデオ信号電流とを供給する回路については、図1に示した構成や、図2に示した構成や、図3に示した構成や、図4に示した構成などが考えられる。これらの詳細については、特願2003−273765号出願に記載されているので、その内容と本願とを組み合わせることが出来る。本願では、まず、この回路について、簡単に述べる。
図1では、電圧電流供給回路211には、オリジナル信号入力端子212から信号が入力される。そして、その信号に応じて、電流出力端子213から信号電流が出力され、電圧出力端子214から信号電圧が出力される。電流出力端子213と電圧出力端子214は、スイッチ201、202を介して、被設定回路221の入力端子222と接続されている。
被設定回路221は、電圧電流供給回路211の電圧出力端子214から供給される信号電圧を使って、プリチャージされ、その後、電圧電流供給回路211の電流出力端子213から供給される信号電流を使って、電流設定される。その結果、被設定回路221は、それを構成するトランジスタの電流特性のバラツキの影響をほとんど受けずに、正確な電流を供給できるようになる。
なお、電圧電流供給回路211の電圧出力端子214から供給される信号電圧は、電圧電流供給回路211の電流出力端子213から被設定回路221に信号電流が供給されて、定常状態になったとき、つまり、信号の書き込みが完了したときと、概ね等しい電圧値になっている。したがって、電圧出力端子214から信号電圧を供給して、プリチャージすることにより、その後、電圧電流供給回路211の電流出力端子213から信号電流が供給されたとき、すばやく定常状態にすることが出来る。
すなわち、電圧電流供給回路211の電圧出力端子214から供給される信号電圧の大きさと、電圧電流供給回路211の電流出力端子213から供給される信号電流の大きさとは、互いに、関連した大きさとなっている。
なお、電圧電流供給回路211の電流出力端子213から、被設定回路221の入力端子222へ、電流を供給する場合、電流の向きに注意する必要がある。つまり、電圧電流供給回路211から外へ電流が流れていく場合(吐き出しタイプと呼ぶことにする)は、被設定回路221では、中へ電流が流れ込む(吸い込みタイプと呼ぶことにする)ようにしておく必要がある。この場合は、電圧電流供給回路211の方が電位が高く、電圧電流供給回路211から被設定回路221の方へ電流が流れることになる。また、電圧電流供給回路211から中へ電流が流れ込む場合(吸い込みタイプの場合)は、被設定回路221では、外へ電流が流れていく(吐き出しタイプの場合)ようにしておく必要がある。この場合は、電圧電流供給回路211の方が電位が低く、被設定回路221から電圧電流供給回路211の方へ電流が流れることになる。
電圧電流供給回路211も被設定回路221も両方が、吸い込みタイプや吐き出しタイプの場合は、電流の流れが正常ではないため、正常に動作しない。よって、電圧電流供給回路211と被設定回路221とについて、吸い込みタイプか吐き出しタイプかを調節しておく必要がある。
まず、被設定回路221の構成について、簡単に述べる。図5、8に、吐き出しタイプの場合の被設定回路221の構成例を示す。図5では、電流源として動作することになるトランジスタ501がPチャネル型の場合を示しており、図8では、トランジスタ801がNチャネル型の場合を示している。この場合は、吐き出しタイプであるので、配線502の電位は高くなっている。
容量素子503、803は、トランジスタ501、801のゲート・ソース間電圧を保持する機能を果たす。ただし、トランジスタ501、801のゲート容量などにより、省略することも可能である。なお、図5において配線504は容量素子503と接続されており、図8において配線504、および配線805は容量素子803と接続されている。
なお、図8では、トランジスタ801のソース端子は、被設定回路221の入力端子222に接続されており、定電位線に接続されていない。そのため、トランジスタ801のソース電位は、動作状態によって、変化する可能性がある。したがって、トランジスタ801のソース電位が変化しても、トランジスタ801のゲート・ソース間電圧が変化しないようにするため、配線805は、トランジスタ801のソース端子に接続することが望ましい。また、トランジスタ801のゲート端子とドレイン端子を接続させておいてもよい。
なお、被設定回路221のトランジスタは、電圧電流供給回路211から供給される信号を用いて、所定の電流を供給することが出来るように、つまり、電流設定されることになる。そして、被設定回路221のトランジスタは、別の回路や素子などに、所定の電流を供給し、電流源として動作することになる。しかし、図5、8では、簡単のため、被設定回路221のトランジスタ(トランジスタ501、801)が、電流設定された後に、電流を供給する別の回路や素子などは、記載していない。
また、容量素子503、803の電荷を保持するため、スイッチを設ける場合が多いが、図5、8では、簡単のため、記載していない。
つまり、図5、8では、簡単のため、電圧電流供給回路211から信号が供給されて、電流設定される状態における被設定回路221の構成を示している。
図9、10に、吸い込みタイプの場合の被設定回路221の構成例を示す。図10では、電流源として動作することになるトランジスタ1001がPチャネル型の場合を示しており、図9では、トランジスタ901がNチャネル型の場合を示しており、図5、8と同様に考えることが出来る。図9において、配線902はトランジスタ901のソースまたはドレインと接続している。903は容量素子、904は容量素子903に接続している配線である。図10において、配線902はトランジスタ1001のソースまたはドレインに接続している。容量素子1003の一方の端子は配線904およびトランジスタ1001のゲートと接続されており、容量素子1003の他方の端子は配線1005と接続されている。
つぎに、電圧電流供給回路211について述べる。電圧電流供給回路211は、電流もしくは電圧が入力されると、その信号に応じた電流を供給し、プリチャージ電圧を供給する機能を有している。プリチャージ電圧は、電圧電流供給回路211が供給する電流が、すばやく書き込めるようにするために、最適な大きさを有している。
電圧電流供給回路211の例については、さまざまな構成を用いることができ、これらの詳細については、特願2003−273765号出願に記載されているので、その内容と本願とを組み合わせることが出来る。
一例を図11に示す。図11では、Nチャネル型トランジスタ1101に電流を流すことによって、トランジスタ5101のゲート電位を制御している。つまり、トランジスタ5101のゲート端子は、トランジスタ1101のゲート端子に接続され、トランジスタ5103のゲート端子は、トランジスタ5105のゲート端子に接続されている。また、トランジスタ1101のソースまたはドレインと、トランジスタ5101のソースまたはドレインは、配線5102によって接続されている。さらに、トランジスタ5103のソースまたはドレインと、トランジスタ5105のソースまたはドレインは、配線5104によって接続されている。したがって、トランジスタ1101に流れる電流に応じた電流が、トランジスタ5101とトランジスタ5103とトランジスタ5105に流れる。ここで、トランジスタ1101のチャネル幅Wとチャネル長Lの比率W51/L51、トランジスタ5101のチャネル幅Wとチャネル長Lの比率W52/L52、トランジスタ5103のチャネル幅Wとチャネル長Lの比率W53/L53、トランジスタ5105のチャネル幅Wとチャネル長Lの比率W54/L54として、(W51/L51)=(W52/L52)/ε、(W53/L53)=(W54/L54)/ζとする。すると、トランジスタ5101、5103には、トランジスタ1101に流れる電流のε倍の電流が流れることになる。また、トランジスタ5105には、トランジスタ5103に流れる電流のζ倍の電流が流れることになる。
そして、トランジスタ1101のゲート電位が、増幅回路1201を介して、電圧出力端子214へ出力される。ただし、これに限定されず、インピーダンス変換を行う必要が無い場合などは、増幅回路1201を省略してもよい。
ここで、トランジスタ1101のチャネル幅Wとチャネル長Lの比率W51/L51、トランジスタ5101のチャネル幅Wとチャネル長Lの比率W52/L52、トランジスタ5103のチャネル幅Wとチャネル長Lの比率W53/L53、トランジスタ5105のチャネル幅Wとチャネル長Lの比率W54/L54と、図9におけるトランジスタ901のチャネル幅Wとチャネル長Lの比率W21/L21とを調節しておけば、電圧電流供給回路211の電圧出力端子214から供給される信号電圧が、電圧電流供給回路211の電流出力端子213から信号電流が供給されて、定常状態になったとき、つまり、信号の書き込みが完了したときと、概ね等しい電圧値になる。つまり、(W21/L21)=(W51/L51)×ε×ζとすればよい。すると、トランジスタ1101のゲート・ソース間電圧と、トランジスタ901のゲート・ソース間電圧とが、概ね等しくなり、電圧出力端子214から信号電圧を供給することが、プリチャージしていることと概ね等しくなる。よって、プリチャージの後、電圧電流供給回路211の電流出力端子213から信号電流が供給されたとき、すばやく定常状態にすることが出来る。
これ以外の電圧電流供給回路211の例については、さまざまな構成を用いることができ、これらの詳細については、特願2003−273765号出願に記載されているので、その内容と本願とを組み合わせることが出来る。
次に、図2に示すように、電圧電流供給回路211と被設定回路221との間に電流記憶回路231が挿入されている場合について述べる。
図2に示すように、電圧電流供給回路211の電流出力端子213からスイッチ203を経由して信号電流が電流記憶回路231に出力され、電流記憶回路231において、電流設定が行われ、電流値が記憶される。そのとき、電圧電流供給回路211の電圧出力端子214から、信号電圧が被設定回路221に出力される。そのため、被設定回路221では、プリチャージが行われることになる。その後、電流記憶回路231から被設定回路221へ信号電流が出力され、被設定回路221において電流が設定される。なお、電流記憶回路231から被設定回路221へ出力される電流の大きさは、電圧電流供給回路211の電流出力端子213から電流記憶回路231に出力される電流の大きさと比例関係にある。あるいは、電流記憶回路231の構成によっては、概ね等しくなる。
なお、図1の場合は、電圧電流供給回路211と被設定回路221とが、各々、どちらが吸い込みタイプであり、どちらが吐き出しタイプであるかを調整しておく必要があった。図2の構成の場合、電圧電流供給回路211と被設定回路221のタイプだけでなく、電流記憶回路231のタイプも合わせて考慮する必要がある。
まず、電圧電流供給回路211の電流出力端子213から電流記憶回路231へ電流が入力される時と、電流記憶回路231から被設定回路221へ電流を出力する場合とで、電流記憶回路231が同じタイプである場合について考える。例えば、電流記憶回路231が吐き出しタイプの場合、電圧電流供給回路211も被設定回路221も吸い込みタイプにする必要がある。逆に、電流記憶回路231が吸い込みタイプの場合、電圧電流供給回路211も被設定回路221も吐き出しタイプにする必要がある。つまり、電圧電流供給回路211と被設定回路221とは、同じタイプにする必要がある。
次に、電圧電流供給回路211の電流出力端子213から電流記憶回路231へ電流が入力される時と、電流記憶回路231から被設定回路221へ電流を出力する場合とで、電流記憶回路231が逆のタイプである場合について考える。例えば、電圧電流供給回路211から電流記憶回路231へ入力されるときに吐き出しタイプで、電流記憶回路231から被設定回路221へ電流を出力する時に吸い込みタイプの場合、電圧電流供給回路211は吸い込みタイプであり、被設定回路221は吐き出しタイプにする必要がある。逆に、電圧電流供給回路211から電流記憶回路231へ電流が入力されるときに電流記憶回路231が吸い込みタイプで、電流記憶回路231から被設定回路221へ電流を出力する時に吐き出しタイプの場合、電圧電流供給回路211は吐き出しタイプであり、被設定回路221は吸い込みタイプにする必要がある。つまり、電圧電流供給回路211と被設定回路221とは、逆のタイプにする必要がある。
つぎに、図2の場合において、電圧電流供給回路211について述べる。電圧電流供給回路211の例については、さまざまな構成を用いることができ、これらの詳細については、特願2003−273765号出願に記載されているので、その内容と本願とを組み合わせることが出来る。
一例を図12に示す。図12では、オリジナル信号入力端子212からPチャネル型トランジスタ1203に電流を流すことによって、Pチャネル型トランジスタ1203およびトランジスタ5201のゲート電位を制御している。そして、トランジスタ5201のゲート・ソース間電圧が変化し、トランジスタ5201に流れる電流量が変化する。ここで、配線5202は、トランジスタ5201とトランジスタ1203とを接続している。
そして、被設定回路221のトランジスタ501には、電流記憶回路231から出力された電流が流れる。電流記憶回路231から被設定回路221へ出力された電流は、電圧電流供給回路211から電流記憶回路231へ入力された電流のκ倍の大きさである。
そして、トランジスタ5201のゲート電位が、電圧出力端子214へ出力される。なお、オリジナル信号入力端子212から電圧出力端子214までの間に、電圧フォロワ回路のような増幅回路1201などを配置してもよいし、インピーダンス変換を行う必要が無いなら、配置しなくてもよい。
ここで、トランジスタ5201のチャネル幅Wとチャネル長Lの比率W81/L81と、トランジスタ501のチャネル幅Wとチャネル長Lの比率W23/L23とを調節しておけば、電圧電流供給回路211の電圧出力端子214から供給される信号電圧が、電流記憶回路231から被設定回路221へ信号電流が供給されて、定常状態になったとき、つまり、信号の書き込みが完了したときと、概ね等しい電圧値になる。つまり、(W23/L23)=κ×(W82/L82)とすればよい。すると、トランジスタ5201のゲート・ソース間電圧と、トランジスタ501のゲート・ソース間電圧とが、概ね等しくなり、電圧出力端子214から信号電圧を供給することが、プリチャージしていることと概ね等しくなる。よって、プリチャージの後、電流記憶回路231の電流出力端子233から信号電流が供給されたとき、すばやく定常状態にすることが出来る。
次に、図2における電流記憶回路231の構成について述べる。電流記憶回路231は、記憶電流入力端子232から電流が入力され、入力された電流に応じた大きさの電流が記憶電流出力端子233から出力される機能を有している。また、電流が入力されなくなっても、その信号を記憶しているため、入力された電流に応じた大きさの電流を記憶電流出力端子233から出力することが出来る。このような機能を有する回路であれば、どのような構成でもよい。
電流記憶回路231の例としては、吸い込みタイプの電流記憶回路を図13に、吐き出しタイプの電流記憶回路を図14に示す。なお、5501はトランジスタ、5502は容量素子、5503、5504、5505はスイッチである。
このように、吸い込みタイプか吐き出しタイプかなどを適宜選択することにより、電流記憶回路231を構成することが出来る。
このように、電圧電流供給回路211や電流記憶回路231の例については、さまざまな構成を用いることができ、これらの詳細については、特願2003−273765号出願に記載されているので、その内容と本願とを組み合わせることが出来る。
なお、図2では、電圧電流供給回路211から電流記憶回路231へは、電流出力端子213から信号電流が供給されていた。しかし、これに限定されず、図1に示したように、信号電圧と信号電流とを入力するようにしてもよい。
そこで、図3に、電流記憶回路231に、信号電圧と信号電流とを入力する場合について示す。
図3に示すように、電圧電流供給回路241には、オリジナル信号入力端子242から信号が入力される。その信号に応じて、電圧電流供給回路241の第2電圧出力端子343からスイッチ303を経由して信号電圧が電流記憶回路231に出力される。これは、プリチャージ動作に相当する。その後、電流出力端子243から信号電流が電流記憶回路231に出力され、電流記憶回路231において、電流設定が行われ、電流値が記憶される。そして、被設定回路221に対しては、電圧電流供給回路241の電圧出力端子244から、信号電圧が出力される。そのため、被設定回路221では、プリチャージが行われることになる。その後、電流記憶回路231から被設定回路221へ信号電流が出力され、被設定回路221において電流が設定される。なお、電流記憶回路231から被設定回路221へ出力される電流の大きさは、電圧電流供給回路241の電流出力端子243から電流記憶回路231に出力される電流の大きさと比例関係にある。あるいは、電流記憶回路231の構成によっては、概ね等しくなる。
なお、図3においては、電流記憶回路231と被設定回路221とが、各々、吸い込みタイプであるか吐き出しタイプであるかによって、また、回路を構成するトランジスタの極性などによって、電圧電流供給回路241の電圧出力端子244と第2電圧出力端子343とで、出力される電圧値を調整する必要がある。
つまり、電圧電流供給回路241の電圧出力端子244から出力される電圧は、被設定回路221に対するプリチャージ動作になるような大きさにし、電圧電流供給回路241の第2電圧出力端子343から出力される電圧は、電流記憶回路231に対するプリチャージ動作になるような大きさにする。
各々の電圧の大きさは、すでに述べたのと同様に、各トランジスタを流れる電流値とトランジスタの極性とトランジスタのサイズと、吸い込みタイプであるか吐き出しタイプであるか、などを調整することにより、生成することが出来る。
詳細については、特願2003−273765号出願に記載されているので、その内容と本願とを組み合わせることが出来る。
次に、これまでは、図2では、電圧電流供給回路211と被設定回路221に間に電流記憶回路231が挿入されている場合について述べた。これにより、信号電流を一旦、記憶したのち、被設定回路221に電流を入力していた。そこで、同様に、電圧電流供給回路211と被設定回路221に間に、電圧記憶回路251を入れてもよい。図2の構成に対して、電圧記憶回路251を配置した場合の構成を、図4に示す。なお、この図で204はスイッチ、252は入力端子、253は出力端子である。
ただし、これに限定されず、図3の構成に対して電圧記憶回路251を配置してもよい。同様に、図3の構成において、電圧電流供給回路241と電流記憶回路231の間に、電圧記憶回路251を配置してもよい。
電圧記憶回路251の例については、さまざまな構成を用いることができる。電圧記憶回路251は、電圧が入力され、入力された電圧に応じた大きさの電圧が出力される機能を有している。また、電圧が入力されなくなっても、その信号を記憶しているため、入力された電圧に応じた大きさの電圧を出力することが出来る。このような機能を有する回路であれば、どのような構成でもよい。その一例を図15に示す。これらの詳細については、特願2003−273765号出願に記載されているので、その内容と本願とを組み合わせることが出来る。図15では、電圧値を記憶する素子として、容量素子1501と増幅回路1502が配置されている。なお、増幅回路1502は、入力電位と概ね等しい電位を出力するような回路であり、電圧フォロワ回路などが望ましい。ただし、これに限定されず、インピーダンスを変換するような機能を果たせばよい。なお、インピーダンス変換を行う必要が無い場合は、増幅回路1502を省略してもよい。
これまでは、ビデオ信号電圧とビデオ信号電流とを供給する回路について述べた。そこで次に、ビデオ信号電圧とビデオ信号電流とを供給する回路を、表示装置に適用した場合の構成例やその対応関係について述べる。
まず、基本構成の1例を図16に示す。信号線5302aには、複数の画素5309aa、5309abが接続されている。そして、信号線5302aは、スイッチ201を介して、電圧記憶回路251と接続され、スイッチ202を介して、電流記憶回路231と接続されている。電圧電流供給回路211は、その電圧出力端子214は、スイッチ204を介して電圧記憶回路251と接続され、電流出力端子213は、電流記憶回路231と接続されている。そして、電圧電流供給回路211のオリジナル信号入力端子212から信号が入力される。
図16の構成は、図4の構成を適用したものに相当する。つまり、図4における電圧電流供給回路211が、図16における電圧電流供給回路211に相当し、図4における電流記憶回路231が、図16における電流記憶回路231に相当し、図4における電圧記憶回路251が、図16における電圧記憶回路251に相当し、図4における被設定回路221が、図16における画素5309aa〜5309abに相当する。
次に、図16の動作方法について述べる。図17に示すように、オリジナル信号入力端子212から信号が入力され、電流出力端子213から電流記憶回路231に電流が供給される。そのとき、電圧記憶回路251を介して、信号線5302aや画素5309aa〜5309abにビデオ信号電圧が供給される。このビデオ信号電圧は、プリチャージ電圧に相当する。
次に、電圧電流供給回路211からの信号の供給が止まる。そして、電流記憶回路231からビデオ信号電流が信号線5302aへ供給される。電圧記憶回路251からは、そのままビデオ信号電圧が信号線5302aへ供給されつづけている。そして、図19に示すように、電圧記憶回路251からのビデオ信号電圧の供給が止まり、信号線5302aへは、ビデオ信号電流が供給されつづける。以上の動作により、画素へは、ビデオ信号電圧が供給され(ただし、供給されていなくてもよい)、その後、ビデオ信号電流が供給される。よって、すばやく定常状態にすることができ、トランジスタのバラツキの影響を低減することが出来る。
なお、図16〜図19の場合は、配線1601、1602を用いて、信号線5302aへのビデオ信号電圧の供給タイミングを制御していたが、これに限定されない。例えば、図20の構成において、図21のようにビデオ信号電圧を供給した後、図22のようにビデオ信号電流を供給しても良い。これにより、配線の数を減らすことが出来る。なお、この場合は、電圧記憶回路251は、信号電圧を記憶する必要がない。そのため、電圧記憶回路251は、十分な大きさの信号を供給する機能、つまり、インピーダンスを変換する機能を有していれば良い。あるいは、図23に示すように、電圧電流供給回路211から供給されるビデオ信号電圧が、十分に供給されるならば、電圧記憶回路251を削除してもよい。この場合は、図2の構成を適用した場合に相当する。なお、図20において、2001は配線である。
次に、図1の構成を適用した場合を図24に示す。電圧電流供給回路211から、ビデオ信号電圧を供給して、プリチャージを行った後、ビデオ信号電流を供給する。なお、図24において、2401は配線である。
次に、図3の構成を適用した場合を図25に示す。この場合は、電圧電流供給回路241から、電流記憶回路231へ電流を供給する時にも、第2電圧出力端子343からビデオ信号電圧を供給して、プリチャージを行うものである。なお、図20や図23と同様に、配線を減らしたり、電圧記憶回路251を削除したりすることも可能である。
次に、図16や図20などにおける電流記憶回路231の回路構成例を示す。これは、図13や図14に示した電流記憶回路231と同様の構成である。まず、図26に、図16や図20から電流源回路部分を抜き出した図を示す。図26に示すように、電流源回路5307には、少なくとも、電流入力端子2602、タイミング制御端子2603、電流出力端子2601がある。ここでは、電流出力端子2601にスイッチ5305を接続している。
次に、図26の具体的な回路構成例を、図27に示す。スイッチ2703、2704をオン、スイッチ2705をオフにして、電流入力端子2602を通って、電流源トランジスタ2701や保持容量2702に電流を入力する。電流の入力が完了すると、つまり、定常状態になると、保持容量2702に、適切な電圧が保存される。これにより、電流源トランジスタの電流特性がばらついても、その影響を低減できる。そして次に、スイッチ2703、2704をオフ、スイッチ2705をオンにする。すると、電流出力端子2601を通って、電流を出力できるようになる。
なお、図27の場合は、電流入力端子2602を通って電流源回路5307に入力されるビデオ電流信号と、電流源回路5307から電流出力端子2601を通って出力されるビデオ電流信号とでは、その大きさは、概ね等しい。これは、その回路構成に依存している。つまり、電流入力端子2602を通って電流が入力されるトランジスタと、電流出力端子2601を通って電流を出力するトランジスタが同一であるため、電流の大きさは概ね等しくなる。
したがって、図28のような構成にして、電流源トランジスタ2801と、ミラートランジスタ2806とにおいて、チャネル幅Wとチャネル長Lとの比率を変えることによって、電流の大きさを変更することが出来る。この場合は、電流入力端子2602を通って電流源回路5307に入力されるビデオ電流信号と、電流源回路5307から電流出力端子2601を通って出力されるビデオ電流信号とでは、その大きさは、比例関係になる。なお、図28において、2802は容量素子、2803、2804はスイッチである。
また同様に、図29のような構成にすれば、スイッチ2907を制御することにより、電流源トランジスタ2901とマルチトランジスタ2906とが、マルチゲートのトランジスタとして動作するかどうかを制御できる。この場合は、スイッチ2907のオンオフのタイミングにより、電流入力端子2602を通って電流源回路5307に入力されるビデオ電流信号と、電流源回路5307から電流出力端子2601を通って出力されるビデオ電流信号とでは、その大きさは、比例関係になる場合と、概ねひとしくなる場合とがある。なお、図29において、2902は容量素子、2903、2904、2905はスイッチである。
なお、図29に示したような電流源回路の動作については、特願2002−380252号出願、特願2003−055018号出願などに記載されているので、その内容と本願とを組み合わせることが出来る。
なお、図27〜29では、電流入力端子2602を流れる電流も、電流出力端子2601を流れる電流も、電流源回路の方に電流が流れているが、これに限定されない。電流入力端子2602と電流出力端子2601とで、逆方向に電流が流れていてもよい。
なお、図27〜29では、電流源として動作するトランジスタの極性は、Nチャネル型であったが、これに限定されない。例として図27の構成に対して、トランジスタの極性をPチャネル型にした場合を図30に示す。図28〜29に関しても、同様な概念を適用すれば、トランジスタの極性を変更することが出来る。
また、図27〜30では、電流源回路の方に電流が流れているが、これに限定されない。電流の向きを変更した場合にも、容易に変形できる。例として、電流源として動作するトランジスタの極性を逆にすることにより、回路の接続関係を変更せずに、対応することが出来る。なお、図30において、3001はトランジスタ、3002は容量素子、3003、3004、3005はスイッチである。
なお、さまざまな構成の電流源回路を示したが、これに限定されない。基本的な構成や電流源トランジスタの数や極性や配置、電流の流れる向きなどに関して、各々の構成を組み合わせたり、各々の構成における概念を組み合わせることによって、さらに別の構成を用いることが出来る。つまり、電流源回路として動作するものであれば、任意の構成を用いることができる。
また、各部分のスイッチの配置や数、それに伴う接続関係などについて、変形することも容易に出来る。つまり、正常に動作するのであれば、どこにいくつスイッチがあってもよく、複数のスイッチを1つにまとめたり、接続関係を変形して、スイッチを追加したり削除したりしてもよい。
なお、電流源回路の構成については、国際公開第 03/038793号パンフレット、国際公開第 03/038794号パンフレット、国際公開第 03/038795号パンフレット、国際公開第 03/038796号パンフレット、国際公開第 03/038797号パンフレットに記載されており、その内容を本発明に適用したり、本発明と組み合わせることが出来る。
(実施の形態2)
実施の形態1では、電圧電流供給回路や電圧記憶回路などの回路が1本の信号線に接続されている場合、つまり、1列分の場合について述べた。これらの回路が複数列配置されれば、画素が2次元に配置されることになる。また、電圧電流供給回路211も複数個配置されることになる。
そこで、電圧電流供給回路211が複数個配置された場合、各電圧電流供給回路のオリジナル信号入力端子212へ、信号を供給する必要がある。そこで、各電圧電流供給回路のオリジナル信号入力端子212への信号の供給を制御する駆動回路について述べる。
まず、図31に、最も基本的な場合の駆動回路を示す。ここでは、簡単のため、3列分の電圧電流供給回路が配置された場合について述べる。オリジナル信号供給線3104に、スイッチ3101a〜3101cを介して電圧電流供給回路211a〜211cが接続されている。そして、駆動回路3103により、スイッチ3101a〜3101cを順次選択していく。これにより、オリジナル信号電流源回路3102から供給されるビデオ信号が、順次、電圧電流供給回路へ供給されていく。
ただし、この場合、スイッチが選択されて、オリジナル信号電流源回路3102からビデオ信号が電圧電流供給回路へ供給された後、ビデオ信号の供給が、別の電圧電流供給回路へ移動することになってしまう。そのため、各電圧電流供給回路211a〜211cでは、オリジナル信号入力端子212a〜212cへの信号の供給が停止された後でも、電流出力端子213a〜213cや電圧出力端子214a〜214cからビデオ信号電流やビデオ信号電圧を供給しつづける必要がある。これを実現するためには、各々の電圧電流供給回路211a〜211cにおいて、信号を記憶する機能が必要である。
そこで、信号を記憶する機能を持つように変形した電圧電流供給回路の例を示す。図32に、図12の電圧電流供給回路に信号記憶機能を付加した場合の構成を示す。容量素子3202を追加し、スイッチ3201によって、容量素子3202に保持した信号が漏れないようにしている。
同様に、図33〜図39に、電圧電流供給回路に信号記憶機能を付加した場合の構成を示す。なお、図33において5601はトランジスタである。図35において、5701はトランジスタであり、配線5102によってトランジスタ5101と接続されている。図36において、701、702はトランジスタ、703はトランジスタ702と接続されている配線であり、1201a、1201bは増幅回路、3601はスイッチである。図37において、3701はスイッチ、3702は容量素子、5803、5806、5808、5809はトランジスタ、5804、5807は配線である。また、図38において、3801はスイッチ、3802は容量素子、5901、5903、5905はトランジスタ、5902、5904は配線である。図39において、3901はスイッチ、3902は容量素子である。
これ以外の電圧電流供給回路についても、電流出力端子243や電圧出力端子244などからビデオ信号電流やビデオ信号電圧などを供給しつづけることが出来るような位置に、容量素子のような記憶手段や、記憶状態が続くようにするためのスイッチを配置すればよい。
なお、容量素子などは、トランジスタのゲート容量などを用いることにより、省略することが可能である。
また、信号を記憶する機能を持つようにした電圧電流供給回路に関して、オリジナル信号入力端子から信号が入力されているときに、同時に、電流出力端子や電圧出力端子から信号を出力する必要が無い場合は、別の構成をとることも出来る。その場合の例を図40に示す。オリジナル信号入力端子212から信号を入力しているときには、スイッチ4001、4003をオンにし、スイッチ4002をオフにする。そして、信号を容量素子4004に保存する。そして、電流出力端子213から電流を出力する場合は、スイッチ4001、4003をオフにし、スイッチ4002をオンにする。
このように、オリジナル信号入力端子212から信号を入力しているときも、、電流出力端子213から電流を出力するときも、同じトランジスタ5201を用いるため、トランジスタの電流特性のばらつきの影響を除去することが出来る。
あるいは、電圧電流供給回路に信号記憶機能が無い場合は、図41に示すようにしてもよい。つまり、電圧電流供給回路が信号を出力しつづける間は、信号記憶機能を有する回路から、信号を入力しつづければよい。これにより、オリジナル信号電流源回路3102から電流源回路4131a〜4131cへ順次信号が供給されている時に、同時に、以前供給されて記憶されている信号を、電圧電流供給回路211a〜211cへ供給しつづけている。
なお、駆動回路の構成は、図31に限定されない。たとえば、図42に示すように、オリジナル信号供給線3104a、3104bに、複数のオリジナル信号電流源回路3102a、3102bを接続し、スイッチ3101aa、3101ab、3101baを介して、複数列の電圧電流供給回路211a〜211cに信号を入力してもよい。
あるいは、図43に示すように、オリジナル信号供給線3104c、3104dに、複数のオリジナル信号電流源回路3102c、3102dを接続し、スイッチ3101da、3101db、3101ea、3101ebを介して、スイッチ3101da、3101db、3101ea、3101ebに流れた電流を足し合わせて、電圧電流供給回路211a、211bに信号電流を入力してもよい。
あるいは、図44に示すように、オリジナル信号電流源回路として、オリジナル信号入力端子212zを有する電圧電流供給回路211zを用いて、電圧電流供給回路211a〜211cに信号を入力してもよい。この場合、電圧電流供給回路211zからは、まず、プリチャージ電圧が電流出力端子213zより出力され、その後、信号電流が出力される。したがって、すばやく信号を書き込むことが出来る。なお、4401、4402はスイッチである。
次に、図31と図16とを組み合わせた場合の構成の一例を図45に示す。なお、この図において201a、201b、202a、202bはスイッチであり、5309aa、5309ab、5309ba、5309bbは画素である。また、5302a、5302bは信号線、251a、251bは電圧記憶回路、231a、231bは電流記憶回路である。
また、トランジスタレベルで記載した構成例を図46〜図49に示す。図46〜図49では、1列分の回路図を示している。
図46では、オリジナル信号電流源回路3102から供給されるビデオ信号電流と概ね同じ大きさの電流が、画素中のトランジスタ4601a、4601bへ入力される。したがって、トランジスタ4605のW/Lと、トランジスタ4601a、4601bのW/Lとは、概ね等しくしておくことが望ましい。それにより、電圧フォロワ回路4606が画素へ出力するプリチャージ電圧を適切な大きさにすることが可能となる。なお、ここで、4602、4604は配線、4603はトランジスタ、4607は増幅回路、4608、4609はスイッチである。
図47は、図46における電圧フォロワ回路4606を削除した回路に相当する。つまり、図20に対応した回路図となっている。
図48は、図16における電流記憶回路231が、カレントミラー形式になっている場合に相当する。したがって、オリジナル信号電流源回路3102から供給されるビデオ信号電流と、画素中のトランジスタ4601a、4601bへ入力される信号電流の大きさとは、同じになるとは限らない。したがって、ここで、トランジスタ4803のW/Lは、トランジスタ4804のA倍であると仮定すると、トランジスタ4605のW/Lは、トランジスタ4601a、4601bのA倍にすることが望ましい。それにより、電圧フォロワ回路4606が画素へ出力するプリチャージ電圧を適切な大きさにすることが可能となる。
図49は、図45における電圧電流供給回路211a〜211bにおける電流源部分が、カレントミラー形式になっている場合に相当する。したがって、オリジナル信号電流源回路3102から供給されるビデオ信号電流と、画素中のトランジスタ4601a、4601bへ入力される信号電流の大きさとは、同じになるとは限らない。ただし、トランジスタ4904が出力する信号電流と概ね同じ大きさの電流が、画素中のトランジスタ4601a、4601bへ入力される。したがって、トランジスタ4904のW/Lと、トランジスタ4601a、4601bのW/Lとは、概ね等しくしておくことが望ましい。それにより、電圧フォロワ回路4606が画素へ出力するプリチャージ電圧を適切な大きさにすることが可能となる。
なお、回路構成は、これに限定されず、各々の回路を組み合わせることにより、様々な構成をとることが出来る。
なお、画素の構成に関しては、少なくとも電流を入力するような方式であれば、どのような構成でもよい。また、画素に配置されている負荷は、EL素子に限定されない。抵抗などのような素子、トランジスタ、EL素子、その他の発光素子、トランジスタと容量とスイッチなどで構成された電流源回路、任意の回路が接続された配線でもよいし、信号線、信号線とそれに接続された画素でもよい。その画素には、EL素子やFEDで用いる素子、その他電流を流して駆動する素子を含んでいてもよい。
なお、これまで述べてきたさまざまな構成において、スイッチが各部分に配置されているが、その配置場所は、すでに述べた場所に限定されない。正常に動作する場所であれば、任意の場所にスイッチを配置することが可能である。
なお、スイッチは、電気的スイッチでも機械的なスイッチでも何でも良い。電流の流れを制御できるものなら、何でも良い。トランジスタでもよいし、ダイオードでもよいし、それらを組み合わせた論理回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性(導電型)は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、LDD領域を設けているもの等がある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源(Vss、Vgnd、0Vなど)に近い状態で動作する場合はnチャネル型を、反対に、ソース端子の電位が、高電位側電源(Vddなど)に近い状態で動作する場合はpチャネル型を用いることが望ましい。なぜなら、ゲート・ソース間電圧の絶対値を大きくできるため、スイッチとして、動作しやすいからである。なお、nチャネル型とpチャネル型の両方を用いて、CMOS型のスイッチにしてもよい。
(実施の形態3)
本発明を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それらの電子機器の具体例を図50に示す。
図50(A)は発光装置であり、筐体13001、支持台13002、表示部13003、スピーカー部13004、ビデオ入力端子13005等を含む。本発明は表示部13003を構成する電気回路に用いることができる。また本発明により、図50(A)に示す発光装置が完成される。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光装置は、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
図50(B)はデジタルスチルカメラであり、本体13101、表示部13102、受像部13103、操作キー13104、外部接続ポート13105、シャッター13106等を含む。本発明は、表示部13102を構成する電気回路に用いることができる。また本発明により、図50(B)に示すデジタルスチルカメラが完成される。
図50(C)はパーソナルコンピュータであり、本体13201、筐体13202、表示部13203、キーボード13204、外部接続ポート13205、ポインティングマウス13206等を含む。本発明は、表示部13203を構成する電気回路に用いることができる。また本発明により、図50(C)に示すパーソナルコンピュータが完成される。
図50(D)はモバイルコンピュータであり、本体13301、表示部13302、スイッチ13303、操作キー13304、赤外線ポート13305等を含む。本発明は、表示部13302を構成する電気回路に用いることができる。また本発明により、図50(D)に示すモバイルコンピュータが完成される。
図50(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体13401、筐体13402、表示部A13403、表示部B13404、記録媒体(DVD等)読み込み部13405、操作キー13406、スピーカー部13407等を含む。表示部A13403は主として画像情報を表示し、表示部B13404は主として文字情報を表示するが、本発明は、表示部A、B13403、13404を構成する電気回路に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により、図50(E)に示すDVD再生装置が完成される。
図50(F)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体13501、表示部13502、アーム部13503を含む。本発明は、表示部13502を構成する電気回路に用いることができる。また本発明により、図50(F)に示すゴーグル型ディスプレイが完成される。
図50(G)はビデオカメラであり、本体13601、表示部13602、筐体13603、外部接続ポート13604、リモコン受信部13605、受像部13606、バッテリー13607、音声入力部13608、操作キー13609、接眼部13610等を含む。本発明は、表示部13602を構成する電気回路に用いることができる。また本発明により、図50(G)に示すビデオカメラが完成される。
図50(H)は携帯電話であり、本体13701、筐体13702、表示部13703、音声入力部13704、音声出力部13705、操作キー13706、外部接続ポート13707、アンテナ13708等を含む。本発明は、表示部13703を構成する電気回路に用いることができる。なお、表示部13703は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。また本発明により、図50(H)に示す携帯電話が完成される。
なお、将来的に発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
また、上記電子機器はインターネットやCATV(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施の形態の電子機器は、実施の形態1〜2に示したいずれの構成の半導体装置を用いても良い。
本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 従来の画素の構成を説明する図。 従来の画素の動作を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の動作を説明する図。 本発明の半導体装置の動作を説明する図。 本発明の半導体装置の動作を説明する図。 本発明の半導体装置の動作を説明する図。 本発明の半導体装置の動作を説明する図。 本発明の半導体装置の動作を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明が適用される電子機器の図。

Claims (7)

  1. 第1のスイッチと、第2のスイッチと、信号電圧を供給するための端子と信号電流を供給するための端子とを有する電圧電流供給回路と、入力端子を有する被設定回路と、を有し、
    前記第1のスイッチの一端は、前記信号電圧を供給するための端子と電気的に接続されており、
    前記第2のスイッチの一端は、前記信号電流を供給するための端子と電気的に接続されており、
    前記第1のスイッチの他端は、前記入力端子と電気的に接続されており、
    前記第2のスイッチの他端は、前記入力端子と電気的に接続されており、
    前記電圧電流供給回路は、第1のトランジスタと、前記第1のトランジスタのソース・ドレイン間に流れる電流の定数倍の電流を前記信号電流を供給するための端子から出力する手段と、を有し、
    前記被設定回路は、第2のトランジスタを有し、
    前記第1のトランジスタのゲートは、前記信号電圧を供給するための端子と電気的に接続されており、
    前記第2のトランジスタのソース又はドレインの一方は、前記入力端子と電気的に接続されており、
    前記第1のトランジスタのチャネル幅W1とチャネル長L1の比率をW1/L1とし、
    前記第2のトランジスタのチャネル幅W2とチャネル長L2の比率をW2/L2としたとき、
    W2/L2はW1/L1の前記定数倍となるように形成されていることを特徴とする半導体装置。(但し、前記定数倍は1倍を除く)
  2. 第1のスイッチと、第2のスイッチと、信号電圧を供給するための端子と信号電流を供給するための端子とを有する電圧電流供給回路と、入力端子を有する被設定回路と、を有し、
    前記第1のスイッチの一端は、前記信号電圧を供給するための端子と電気的に接続されており、
    前記第2のスイッチの一端は、前記信号電流を供給するための端子と電気的に接続されており、
    前記第1のスイッチの他端は、前記入力端子と電気的に接続されており、
    前記第2のスイッチの他端は、前記入力端子と電気的に接続されており、
    前記電圧電流供給回路は、第1のトランジスタと、第3のトランジスタと、第4のトランジスタと、第5のトランジスタと、を有し、
    前記被設定回路は、第2のトランジスタを有し、
    前記第1のトランジスタのゲートは、前記信号電圧を供給するための端子と、前記第1のトランジスタのソース又はドレインの一方と、前記第3のトランジスタのゲートと、に電気的に接続されており、
    前記第1のトランジスタのソース又はドレインの他方は、前記第3のトランジスタのソース又はドレインの一方に電気的に接続されており、
    前記第3のトランジスタのソース又はドレインの他方は、前記第4のトランジスタのソース又はドレインの一方と、前記第4のトランジスタのゲートと、前記第5のトランジスタのゲートと、に電気的に接続されており、
    前記第4のトランジスタのソース又はドレインの他方は、前記第5のトランジスタのソース又はドレインの一方に電気的に接続されており、
    前記第5のトランジスタのソース又はドレインの他方は、前記信号電流を供給するための端子に電気的に接続されており、
    前記第2のトランジスタのソース又はドレインの一方は、前記入力端子と電気的に接続されていることを特徴とする半導体装置。
  3. 請求項2において、
    前記第1のトランジスタのチャネル幅W1とチャネル長L1の比率をW1/L1とし、
    前記第2のトランジスタのチャネル幅W2とチャネル長L2の比率をW2/L2とし、
    前記第3のトランジスタのチャネル幅W3とチャネル長L3の比率をW3/L3とし、
    前記第4のトランジスタのチャネル幅W4とチャネル長L4の比率をW4/L4とし、
    前記第5のトランジスタのチャネル幅W5とチャネル長L5の比率をW5/L5としたとき、
    W3/L3はW1/L1のε倍となるように形成されており、
    W5/L5はW4/L4のζ倍となるように形成されており、
    W2/L2はW1/L1のε×ζ倍となるように形成されていることを特徴とする半導体装置。
  4. 第1のトランジスタを有する電圧電流供給回路と、第2のトランジスタを有する被設定回路と、を有し、
    前記第1のトランジスタのチャネル幅W1とチャネル長L1の比率をW1/L1とし、
    前記第2のトランジスタのチャネル幅W2とチャネル長L2の比率をW2/L2としたとき、
    W2/L2はW1/L1の定数倍となるように形成されている半導体装置の駆動方法であって、
    前記電圧電流供給回路に信号を供給することにより前記電圧電流供給回路から出力される信号電圧を前記第2のトランジスタに供給した後、
    前記電圧電流供給回路に前記信号を供給することにより前記電圧電流供給回路から出力される信号電流を前記第2のトランジスタに供給し、
    前記信号電流は、前記信号を供給することにより前記第1のトランジスタに流れる電流の前記定数倍であることを特徴とする半導体装置の駆動方法。(但し、前記定数倍は1倍を除く)
  5. 第1のスイッチと、第2のスイッチと、信号電圧を供給するための端子と信号電流を供給するための端子とを有する電圧電流供給回路と、入力端子を有する被設定回路と、を有し、
    前記第1のスイッチの一端は、前記信号電圧を供給するための端子と電気的に接続されており、
    前記第2のスイッチの一端は、前記信号電流を供給するための端子と電気的に接続されており、
    前記第1のスイッチの他端は、前記入力端子と電気的に接続されており、
    前記第2のスイッチの他端は、前記入力端子と電気的に接続されており、
    前記電圧電流供給回路は、第1のトランジスタと、第3のトランジスタと、第4のトランジスタと、第5のトランジスタと、を有し、
    前記被設定回路は、第2のトランジスタを有し、
    前記第1のトランジスタのゲートは、前記信号電圧を供給するための端子と、前記第1のトランジスタのソース又はドレインの一方と、前記第3のトランジスタのゲートと、に電気的に接続されており、
    前記第1のトランジスタのソース又はドレインの他方は、前記第3のトランジスタのソース又はドレインの一方に電気的に接続されており、
    前記第3のトランジスタのソース又はドレインの他方は、前記第4のトランジスタのソース又はドレインの一方と、前記第4のトランジスタのゲートと、前記第5のトランジスタのゲートと、に電気的に接続されており、
    前記第4のトランジスタのソース又はドレインの他方は、前記第5のトランジスタのソース又はドレインの一方に電気的に接続されており、
    前記第5のトランジスタのソース又はドレインの他方は、前記信号電流を供給するための端子に電気的に接続されており、
    前記第2のトランジスタのソース又はドレインの一方は、前記入力端子と電気的に接続されている半導体装置の駆動方法であって、
    前記電圧電流供給回路に信号を供給することにより前記信号電圧を前記第2のトランジスタに供給した後、
    前記電圧電流供給回路に前記信号を供給することにより前記信号電流を前記第2のトランジスタに供給することを特徴とする半導体装置の駆動方法。
  6. 請求項4において、
    前記第1のトランジスタのチャネル幅W1とチャネル長L1の比率をW1/L1とし、
    前記第2のトランジスタのチャネル幅W2とチャネル長L2の比率をW2/L2とし、
    前記第3のトランジスタのチャネル幅W3とチャネル長L3の比率をW3/L3とし、
    前記第4のトランジスタのチャネル幅W4とチャネル長L4の比率をW4/L4とし、
    前記第5のトランジスタのチャネル幅W5とチャネル長L5の比率をW5/L5としたとき、
    W3/L3はW1/L1のε倍となるように形成されており、
    W5/L5はW4/L4のζ倍となるように形成されており、
    W2/L2はW1/L1のε×ζ倍となるように形成されていることを特徴とする半導体装置の駆動方法。
  7. 請求項4乃至請求項6のいずれか一に記載の駆動方法を用いて駆動されることを特徴とする半導体装置。
JP2004230763A 2003-08-15 2004-08-06 半導体装置及びその駆動方法 Expired - Fee Related JP4624032B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004230763A JP4624032B2 (ja) 2003-08-15 2004-08-06 半導体装置及びその駆動方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003294023 2003-08-15
JP2004230763A JP4624032B2 (ja) 2003-08-15 2004-08-06 半導体装置及びその駆動方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010224484A Division JP4850303B2 (ja) 2003-08-15 2010-10-04 半導体装置

Publications (3)

Publication Number Publication Date
JP2005099745A JP2005099745A (ja) 2005-04-14
JP2005099745A5 JP2005099745A5 (ja) 2007-09-06
JP4624032B2 true JP4624032B2 (ja) 2011-02-02

Family

ID=34466913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004230763A Expired - Fee Related JP4624032B2 (ja) 2003-08-15 2004-08-06 半導体装置及びその駆動方法

Country Status (1)

Country Link
JP (1) JP4624032B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8378939B2 (en) 2003-07-11 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4263153B2 (ja) 2004-01-30 2009-05-13 Necエレクトロニクス株式会社 表示装置、表示装置の駆動回路およびその駆動回路用半導体デバイス

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001296837A (ja) * 2000-04-13 2001-10-26 Toray Ind Inc 電流制御型表示装置の駆動方法
JP2003043993A (ja) * 2001-07-27 2003-02-14 Canon Inc アクティブマトリックス型ディスプレイ
JP2003066908A (ja) * 2001-08-28 2003-03-05 Matsushita Electric Ind Co Ltd アクティブマトリクス型表示装置及びその駆動方法
JP2003177709A (ja) * 2001-12-13 2003-06-27 Seiko Epson Corp 発光素子用の画素回路
JP2003195812A (ja) * 2001-08-29 2003-07-09 Nec Corp 電流負荷デバイス駆動用半導体装置及びそれを備えた電流負荷デバイス
JP2003223140A (ja) * 2002-01-30 2003-08-08 Toyota Industries Corp Elディスプレイ装置及びその駆動方法
JP2003323152A (ja) * 2002-04-26 2003-11-14 Toshiba Matsushita Display Technology Co Ltd ドライバー回路とそれを用いたel表示装置
JP2005049844A (ja) * 2003-07-11 2005-02-24 Semiconductor Energy Lab Co Ltd 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001296837A (ja) * 2000-04-13 2001-10-26 Toray Ind Inc 電流制御型表示装置の駆動方法
JP2003043993A (ja) * 2001-07-27 2003-02-14 Canon Inc アクティブマトリックス型ディスプレイ
JP2003066908A (ja) * 2001-08-28 2003-03-05 Matsushita Electric Ind Co Ltd アクティブマトリクス型表示装置及びその駆動方法
JP2003195812A (ja) * 2001-08-29 2003-07-09 Nec Corp 電流負荷デバイス駆動用半導体装置及びそれを備えた電流負荷デバイス
JP2003177709A (ja) * 2001-12-13 2003-06-27 Seiko Epson Corp 発光素子用の画素回路
JP2003223140A (ja) * 2002-01-30 2003-08-08 Toyota Industries Corp Elディスプレイ装置及びその駆動方法
JP2003323152A (ja) * 2002-04-26 2003-11-14 Toshiba Matsushita Display Technology Co Ltd ドライバー回路とそれを用いたel表示装置
JP2005049844A (ja) * 2003-07-11 2005-02-24 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP2005099745A (ja) 2005-04-14

Similar Documents

Publication Publication Date Title
JP5448266B2 (ja) 半導体装置及び電子機器
JP5921484B2 (ja) 半導体装置
US8284128B2 (en) Semiconductor device
US9620060B2 (en) Semiconductor device including transistors, switches and capacitor, and electronic device utilizing the same
JP5938090B2 (ja) 半導体装置
JP5288650B2 (ja) 半導体装置
JP2015222433A (ja) 半導体装置
US20130187701A1 (en) Semiconductor device and driving method of the same
JP4558509B2 (ja) 半導体装置、表示装置、及び電子機器
JP5057637B2 (ja) 半導体装置
JP5116206B2 (ja) 半導体装置
JP4624032B2 (ja) 半導体装置及びその駆動方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070718

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101102

R150 Certificate of patent or registration of utility model

Ref document number: 4624032

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees