JP4850303B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4850303B2
JP4850303B2 JP2010224484A JP2010224484A JP4850303B2 JP 4850303 B2 JP4850303 B2 JP 4850303B2 JP 2010224484 A JP2010224484 A JP 2010224484A JP 2010224484 A JP2010224484 A JP 2010224484A JP 4850303 B2 JP4850303 B2 JP 4850303B2
Authority
JP
Japan
Prior art keywords
current
voltage
circuit
transistor
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010224484A
Other languages
English (en)
Other versions
JP2011053697A (ja
Inventor
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010224484A priority Critical patent/JP4850303B2/ja
Publication of JP2011053697A publication Critical patent/JP2011053697A/ja
Application granted granted Critical
Publication of JP4850303B2 publication Critical patent/JP4850303B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/028—Current mode circuits, e.g. switched current memories
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は負荷に供給する電流をトランジスタで制御する機能を設けた半導体装置に係り
、特に電流によって輝度が変化する電流駆動型発光素子で形成された画素や、画素に信号
を供給する回路を含む半導体装置に関する。
有機発光ダイオード（ＯＬＥＤ(Organic Light Emitting Diode)、有機ＥＬ素子、エレ
クトロルミネッセンス(Electro Luminescence：ＥＬ)素子などとも言う）に代表される自
発光型の発光素子を用いた表示装置では、その駆動方式として単純マトリックス方式とア
クティブマトリックス方式とが知られている。前者は構造は簡単であるが、大型かつ高輝
度のディスプレイの実現が難しい等の問題があり、近年は発光素子に流れる電流を画素回
路内部に設けた薄膜トランジスタ（ＴＦＴ）によって制御するアクティブマトリックス方
式の開発が進められている。
アクティブマトリックス方式の表示装置の場合、駆動ＴＦＴの電流特性のバラツキによ
り発光素子に流れる電流が変化し輝度がばらついてしまうという問題が認識されていた。
つまり、画素回路には発光素子に流れる電流を駆動する駆動ＴＦＴが用いられており、こ
れらの駆動ＴＦＴの特性がばらつくことにより発光素子に流れる電流が変化し、輝度がば
らついてしまうという問題があった。そこで画素回路内の駆動ＴＦＴの特性がばらついて
も発光素子に流れる電流は変化せず、輝度のバラツキを抑えるための種々の回路が提案さ
れている（例えば、特許文献１乃至４参照。）。
特許文献１乃至３には、画素回路内に配置された駆動ＴＦＴの特性のバラツキによって
発光素子に流れる電流値の変動を防ぐための回路構成が開示されている。この構成は、電
流書き込み型画素、もしくは電流入力型画素などと呼ばれている。また特許文献４には、
ソースドライバ回路内のＴＦＴのバラツキによる信号電流の変化を抑制するための回路構
成が開示されている。
図６に、特許文献１に開示されている従来のアクティブマトリックス型表示装置の第１
の構成例を示す。図６の画素は、ソース信号線６０１、第１〜第３のゲート信号線６０２
〜６０４、電流供給線６０５、ＴＦＴ６０６〜６０９、保持容量６１０、ＥＬ素子６１１
、映像信号入力用電流源６１２を有する。
図７を用いて、信号電流の書き込みから発光までの動作について説明する。図中、各部
を示す図番は、図６に準ずる。図７(Ａ)〜(Ｃ)は、電流の流れを模式的に示している。図
７(Ｄ)は、信号電流の書き込み時における各経路を流れる電流の関係を示しており、図７
(Ｅ)は、同じく信号電流の書き込み時に、保持容量６１０に蓄積される電圧、つまりＴＦ
Ｔ６０８のゲート・ソース間電圧について示している。
まず、第１のゲート信号線６０２および第２のゲート信号線６０３にパルスが入力され
、ＴＦＴ６０６、６０７がＯＮになる。このとき、ソース信号線６０１を流れる電流、す
なわち信号電流をＩｄａｔａとする。
ソース信号線６０１には、電流Ｉｄａｔａが流れているので、図７(Ａ)に示すように、
画素内では、電流の経路はＩ１とＩ２とに分かれて流れる。これらの関係を図７(Ｄ)に示
している。なお、Ｉｄａｔａ＝Ｉ１＋Ｉ２であることは言うまでもない。
ＴＦＴ６０６がＯＮになった瞬間には、まだ保持容量６１０には電荷が保持されていな
いため、ＴＦＴ６０８はＯＦＦになっている。よって、Ｉ２＝０となり、Ｉｄａｔａ＝Ｉ
１となる。すなわちこの間は、保持容量６１０における電荷の蓄積による電流のみが流れ
ている。
その後、徐々に保持容量６１０に電荷が蓄積され、両電極間に電位差が生じ始める(図
７(Ｅ))。両電極の電位差がＶｔｈとなると(図７(Ｅ) Ａ点)、ＴＦＴ６０８がＯＮとな
って、Ｉ２が生ずる。先に述べたように、Ｉｄａｔａ＝Ｉ１＋Ｉ２であるので、Ｉ１は次
第に減少するが、依然電流は流れており、さらに保持容量６１０には電荷の蓄積が行われ
る。
保持容量６１０においては、その両電極の電位差、つまりＴＦＴ６０８のゲート・ソー
ス間電圧が所望の電圧、つまりＴＦＴ６０８がＩｄａｔａの電流を流すことが出来るだけ
の電圧(ＶＧＳ)になるまで電荷の蓄積が続く。やがて電荷の蓄積が終了する(図７(Ｅ)
Ｂ点)と、電流Ｉ１は流れなくなり、さらにＴＦＴ６０８はそのときのＶＧＳに見合った
電流が流れ、Ｉｄａｔａ＝Ｉ２となる(図７(Ｂ))。こうして、定常状態に達する。以上で
信号の書き込み動作が完了する。最後に第１のゲート信号線６０２および第２のゲート信
号線６０３の選択が終了し、ＴＦＴ６０６、６０７がＯＦＦになる。このような動作を、
設定動作と呼ぶことにする。
続いて、発光動作に移る。第３のゲート信号線６０４にパルスが入力され、ＴＦＴ６０
９がＯＮになる。保持容量６１０には、先ほど書き込んだＶＧＳが保持されているため、
ＴＦＴ６０８はＯＮしており、電流供給線６０５から、Ｉｄａｔａの電流が流れる。これ
によりＥＬ素子６１１が発光する。このとき、ＴＦＴ６０８が飽和領域において動作する
ようにしておけば、ＴＦＴ６０８のソース・ドレイン間電圧が変化したとしても、Ｉｄａ
ｔａは変わりなく流れることが出来る。
このように、設定した電流を出力する動作を、出力動作と呼ぶことにする。電流書き込
み型画素のメリットとして、ＴＦＴ６０８の特性等にばらつきがあった場合であっても、
保持容量６１０には、電流Ｉｄａｔａを流すのに必要なゲート・ソース間電圧が保持され
るため、所望の電流を正確にＥＬ素子６１１に供給することが出来、よってＴＦＴの特性
ばらつきに起因した輝度ばらつきを抑えることが可能になる点がある。
以上の例は、画素回路内での駆動ＴＦＴのバラツキによる電流の変化を補正するための
技術に関するものであるが、ソースドライバ回路内においても同一の問題が発生する。特
許文献４には、ソースドライバ回路内でのＴＦＴの製造上のバラツキによる信号電流の変
化を防止するための回路構成が開示されている。
また、特許文献５には、階調を制御する電流源の他に電圧源を用意し、ソース信号線に
入力する２つの電源を切り替えるための電源切り替え手段により、行選択期間の初めに電
圧源により浮遊容量の電荷を瞬時に変化させ、その後所望の輝度を出すために電流源によ
り階調表示を行う構成が開示されている。
特許出願公表番号２００２−５１７８０６号公報 国際公開第 ０１/０６４８４号パンフレット 特許出願公表番号２００２−５１４３２０号公報 国際公開第 ０２/３９４２０号パンフレット 特許出願公開番号２００３−６６９０８号公報
しかしながら、信号電流を駆動ＴＦＴや発光素子に供給するために用いられる配線の寄
生容量は極めて大きいため、信号電流が小さい場合には配線の寄生容量を充電する時定数
が大きくなり、信号書き込み速度が遅くなってしまうという問題点がある。すなわち、ト
ランジスタに信号電流を供給しても、それを流すのに必要な電圧をゲート端子に生じさせ
るまでの時間が長くなってしまい、信号の書き込み速度が遅くなってしまうことが問題と
なっている。
そこで、特許文献５において、ソース信号線の電荷を瞬時に変化させる構成が開示され
ているが、行選択期間の初めに供給される電圧値が、最適な大きさになっていない。また
、構成が複雑になってしまっている。
本発明はこのような問題点に鑑み、トランジスタの特性バラツキの影響を低減し、所定
の電流を供給でき、信号電流が小さな場合であっても信号の書き込み速度を十分に向上さ
せることのできる半導体装置を提供することを目的とする。
本発明は、画素に電流を入力する際に、前もって、最適な大きさの電圧を供給すること
により、上記目的を達成するものである。
本発明は、負荷に供給する電流をトランジスタで制御する回路を具備する半導体装置で
あって、前記トランジスタのソースまたはドレインが電流源回路と接続され、前記電流源
回路から前記トランジスタに電流が供給されたとき、前記トランジスタのゲート・ソース
間電圧とドレイン・ソース間電圧とを制御する増幅回路が備えられていることを特徴とす
るものである。
本発明は、電圧電流供給回路が電流記憶回路に電流を供給し、負荷には、電圧電流供給
回路から電圧が供給され、かつ、電流記憶回路から電流が供給されるように構成されたも
のである。
本発明は、負荷に電流を供給する手段を備えた電流記憶回路と、電流記憶回路に電流を
供給する手段と負荷に電圧を供給する手段とが備えられた電圧電流供給回路と、を備えた
ことを特徴とするものである。
本発明は、上記した構成によって、電圧電流供給回路は、電圧記憶回路を介して負荷に
電圧を供給すること特徴とするものである。この負荷に供給する電圧は負荷へのプリチャ
ージ電圧とすることもできる。
負荷としては、電流または電流信号で制御される素子が好適であり、電流によって発光
輝度を変化させることのできる発光素子などが代表例として挙げられる。本発明は、この
ような発光素子を一つの画素に設け、マトリクス状に配置した表示装置などを構成するこ
とができる。
電圧電流供給回路は、電流もしくは電圧が入力されると、その信号に応じた電流を供給
し、プリチャージ電圧を供給する機能を有するものである。なお、プリチャージ電圧は、
電圧電流供給回路が供給する電流が、すばやく書き込めるようにするために、最適な大き
さを有している。
電流記憶回路は、記憶電流入力端子から電流が入力され、入力された電流に応じた大き
さの電流が記憶電流出力端子から出力される機能を有するものである。また、電流が入力
されなくなっても、その電流に応じた信号を記憶しているため、入力された電流に応じた
大きさの電流を記憶電流出力端子から出力することを可能とするものである。
本発明において、適用可能なトランジスタの種類に限定はなく、非晶質シリコンや多結
晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、半導体
基板やＳＯＩ基板を用いて形成されるＭＯＳ型トランジスタ、接合型トランジスタ、有機
半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用する
ことができる。また、トランジスタが配置されている基板の種類に限定はなく、単結晶基
板、ＳＯＩ基板、ガラス基板などに配置することが出来る。
なお、本発明において、接続されているとは、電気的に接続されていることと同義であ
る。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気
的な接続を可能とする他の素子（例えば、別の素子やスイッチなど）が配置されていても
よい。
本発明では、画素に電流を供給する場合、前もってプリチャージ電圧を供給する。その
ため、すばやく、電流の書き込みが終了する。また、プリチャージ電圧は、画素に電流を
供給する回路から出力されるため、適切な電圧を供給することが出来る。
本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 従来の画素の構成を説明する図。 従来の画素の動作を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の動作を説明する図。 本発明の半導体装置の動作を説明する図。 本発明の半導体装置の動作を説明する図。 本発明の半導体装置の動作を説明する図。 本発明の半導体装置の動作を説明する図。 本発明の半導体装置の動作を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明が適用される電子機器の図。
（実施の形態１）
本発明は、発光素子に流れる電流値によって発光輝度を制御することが可能な素子で画
素を形成する。代表的にはＥＬ素子を適用することができる。ＥＬ素子の構成としては種
々知られたものがあるが、電流値により発光輝度を制御可能なものであれば、どのような
素子構造であっても本発明に適用することができる。すなわち、発光層、電荷輸送層また
は電荷注入層を自由に組み合わせてＥＬ素子を形成するものであり、そのための材料とし
て、低分子系有機材料、中分子系有機材料（昇華性を有さず、かつ、分子数が２０以下ま
たは連鎖する分子の長さが１０μｍ以下の有機発光材料）や高分子系有機材料を用いるこ
とができる。また、これらに無機材料を混合または分散させたものを用いても良い。
本発明では、画素や信号線駆動回路などの中に配置されている電流源回路に、表示に応じ
た大きさのビデオ信号電圧と、表示に応じた大きさのビデオ信号電流とを供給する。そし
て、ビデオ信号電圧とビデオ信号電流とは、相互に関連した大きさとなっている。そこで
、まず、ビデオ信号電圧とビデオ信号電流とを供給する回路について述べる。
ただし、ビデオ信号電圧とビデオ信号電流とに限定されず、別の信号の電圧と、別の信
号の電流とを供給する回路にも適用できる。
ビデオ信号電圧とビデオ信号電流とを供給する回路については、図１に示した構成や、
図２に示した構成や、図３に示した構成や、図４に示した構成などが考えられる。これら
の詳細については、特願２００３−２７３７６５号出願に記載されているので、その内容
と本願とを組み合わせることが出来る。本願では、まず、この回路について、簡単に述べ
る。
図１では、電圧電流供給回路２１１には、オリジナル信号入力端子２１２から信号が入
力される。そして、その信号に応じて、電流出力端子２１３から信号電流が出力され、電
圧出力端子２１４から信号電圧が出力される。電流出力端子２１３と電圧出力端子２１４
は、スイッチ２０１、２０２を介して、被設定回路２２１の入力端子２２２と接続されて
いる。
被設定回路２２１は、電圧電流供給回路２１１の電圧出力端子２１４から供給される信
号電圧を使って、プリチャージされ、その後、電圧電流供給回路２１１の電流出力端子２
１３から供給される信号電流を使って、電流設定される。その結果、被設定回路２２１は
、それを構成するトランジスタの電流特性のバラツキの影響をほとんど受けずに、正確な
電流を供給できるようになる。
なお、電圧電流供給回路２１１の電圧出力端子２１４から供給される信号電圧は、電圧
電流供給回路２１１の電流出力端子２１３から被設定回路２２１に信号電流が供給されて
、定常状態になったとき、つまり、信号の書き込みが完了したときと、概ね等しい電圧値
になっている。したがって、電圧出力端子２１４から信号電圧を供給して、プリチャージ
することにより、その後、電圧電流供給回路２１１の電流出力端子２１３から信号電流が
供給されたとき、すばやく定常状態にすることが出来る。
すなわち、電圧電流供給回路２１１の電圧出力端子２１４から供給される信号電圧の大
きさと、電圧電流供給回路２１１の電流出力端子２１３から供給される信号電流の大きさ
とは、互いに、関連した大きさとなっている。
なお、電圧電流供給回路２１１の電流出力端子２１３から、被設定回路２２１の入力端
子２２２へ、電流を供給する場合、電流の向きに注意する必要がある。つまり、電圧電流
供給回路２１１から外へ電流が流れていく場合（吐き出しタイプと呼ぶことにする）は、
被設定回路２２１では、中へ電流が流れ込む（吸い込みタイプと呼ぶことにする）ように
しておく必要がある。この場合は、電圧電流供給回路２１１の方が電位が高く、電圧電流
供給回路２１１から被設定回路２２１の方へ電流が流れることになる。また、電圧電流供
給回路２１１から中へ電流が流れ込む場合（吸い込みタイプの場合）は、被設定回路２２
１では、外へ電流が流れていく（吐き出しタイプの場合）ようにしておく必要がある。こ
の場合は、電圧電流供給回路２１１の方が電位が低く、被設定回路２２１から電圧電流供
給回路２１１の方へ電流が流れることになる。
電圧電流供給回路２１１も被設定回路２２１も両方が、吸い込みタイプや吐き出しタイ
プの場合は、電流の流れが正常ではないため、正常に動作しない。よって、電圧電流供給
回路２１１と被設定回路２２１とについて、吸い込みタイプか吐き出しタイプかを調節し
ておく必要がある。
まず、被設定回路２２１の構成について、簡単に述べる。図５、８に、吐き出しタイプ
の場合の被設定回路２２１の構成例を示す。図５では、電流源として動作することになる
トランジスタ５０１がＰチャネル型の場合を示しており、図８では、トランジスタ８０１
がＮチャネル型の場合を示している。この場合は、吐き出しタイプであるので、配線５０
２の電位は高くなっている。
容量素子５０３、８０３は、トランジスタ５０１、８０１のゲート・ソース間電圧を保
持する機能を果たす。ただし、トランジスタ５０１、８０１のゲート容量などにより、省
略することも可能である。なお、図５において配線５０４は容量素子５０３と接続されて
おり、図８において配線５０４、および配線８０５は容量素子８０３と接続されている。
なお、図８では、トランジスタ８０１のソース端子は、被設定回路２２１の入力端子２
２２に接続されており、定電位線に接続されていない。そのため、トランジスタ８０１の
ソース電位は、動作状態によって、変化する可能性がある。したがって、トランジスタ８
０１のソース電位が変化しても、トランジスタ８０１のゲート・ソース間電圧が変化しな
いようにするため、配線８０５は、トランジスタ８０１のソース端子に接続することが望
ましい。また、トランジスタ８０１のゲート端子とドレイン端子を接続させておいてもよ
い。
なお、被設定回路２２１のトランジスタは、電圧電流供給回路２１１から供給される信
号を用いて、所定の電流を供給することが出来るように、つまり、電流設定されることに
なる。そして、被設定回路２２１のトランジスタは、別の回路や素子などに、所定の電流
を供給し、電流源として動作することになる。しかし、図５、８では、簡単のため、被設
定回路２２１のトランジスタ（トランジスタ５０１、８０１）が、電流設定された後に、
電流を供給する別の回路や素子などは、記載していない。
また、容量素子５０３、８０３の電荷を保持するため、スイッチを設ける場合が多いが
、図５、８では、簡単のため、記載していない。
つまり、図５、８では、簡単のため、電圧電流供給回路２１１から信号が供給されて、
電流設定される状態における被設定回路２２１の構成を示している。
図９、１０に、吸い込みタイプの場合の被設定回路２２１の構成例を示す。図１０では
、電流源として動作することになるトランジスタ１００１がＰチャネル型の場合を示して
おり、図９では、トランジスタ９０１がＮチャネル型の場合を示しており、図５、８と同
様に考えることが出来る。図９において、配線９０２はトランジスタ９０１のソースまた
はドレインと接続している。９０３は容量素子、９０４は容量素子９０３に接続している
配線である。図１０において、配線９０２はトランジスタ１００１のソースまたはドレイ
ンに接続している。容量素子１００３の一方の端子は配線９０４およびトランジスタ１０
０１のゲートと接続されており、容量素子１００３の他方の端子は配線１００５と接続さ
れている。
つぎに、電圧電流供給回路２１１について述べる。電圧電流供給回路２１１は、電流も
しくは電圧が入力されると、その信号に応じた電流を供給し、プリチャージ電圧を供給す
る機能を有している。プリチャージ電圧は、電圧電流供給回路２１１が供給する電流が、
すばやく書き込めるようにするために、最適な大きさを有している。
電圧電流供給回路２１１の例については、さまざまな構成を用いることができ、これら
の詳細については、特願２００３−２７３７６５号出願に記載されているので、その内容
と本願とを組み合わせることが出来る。
一例を図１１に示す。図１１では、Ｎチャネル型トランジスタ１１０１に電流を流すこ
とによって、トランジスタ５１０１のゲート電位を制御している。つまり、トランジスタ
５１０１のゲート端子は、トランジスタ１１０１のゲート端子に接続され、トランジスタ
５１０３のゲート端子は、トランジスタ５１０５のゲート端子に接続されている。また、
トランジスタ１１０１のソースまたはドレインと、トランジスタ５１０１のソースまたは
ドレインは、配線５１０２によって接続されている。さらに、トランジスタ５１０３のソ
ースまたはドレインと、トランジスタ５１０５のソースまたはドレインは、配線５１０４
によって接続されている。したがって、トランジスタ１１０１に流れる電流に応じた電流
が、トランジスタ５１０１とトランジスタ５１０３とトランジスタ５１０５に流れる。こ
こで、トランジスタ１１０１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ５１／Ｌ５１、トラ
ンジスタ５１０１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ５２／Ｌ５２、トランジスタ５
１０３のチャネル幅Ｗとチャネル長Ｌの比率Ｗ５３／Ｌ５３、トランジスタ５１０５のチ
ャネル幅Ｗとチャネル長Ｌの比率Ｗ５４／Ｌ５４として、(Ｗ５１／Ｌ５１)＝(Ｗ５２／
Ｌ５２)／ε、(Ｗ５３／Ｌ５３)＝(Ｗ５４／Ｌ５４)／ζとする。すると、トランジスタ
５１０１、５１０３には、トランジスタ１１０１に流れる電流のε倍の電流が流れること
になる。また、トランジスタ５１０５には、トランジスタ５１０３に流れる電流のζ倍の
電流が流れることになる。
そして、トランジスタ１１０１のゲート電位が、増幅回路１２０１を介して、電圧出力
端子２１４へ出力される。ただし、これに限定されず、インピーダンス変換を行う必要が
無い場合などは、増幅回路１２０１を省略してもよい。
ここで、トランジスタ１１０１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ５１／Ｌ５１、
トランジスタ５１０１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ５２／Ｌ５２、トランジス
タ５１０３のチャネル幅Ｗとチャネル長Ｌの比率Ｗ５３／Ｌ５３、トランジスタ５１０５
のチャネル幅Ｗとチャネル長Ｌの比率Ｗ５４／Ｌ５４と、図９におけるトランジスタ９０
１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ２１／Ｌ２１とを調節しておけば、電圧電流供
給回路２１１の電圧出力端子２１４から供給される信号電圧が、電圧電流供給回路２１１
の電流出力端子２１３から信号電流が供給されて、定常状態になったとき、つまり、信号
の書き込みが完了したときと、概ね等しい電圧値になる。つまり、(Ｗ２１／Ｌ２１)＝(
Ｗ５１／Ｌ５１)×ε×ζとすればよい。すると、トランジスタ１１０１のゲート・ソー
ス間電圧と、トランジスタ９０１のゲート・ソース間電圧とが、概ね等しくなり、電圧出
力端子２１４から信号電圧を供給することが、プリチャージしていることと概ね等しくな
る。よって、プリチャージの後、電圧電流供給回路２１１の電流出力端子２１３から信号
電流が供給されたとき、すばやく定常状態にすることが出来る。
これ以外の電圧電流供給回路２１１の例については、さまざまな構成を用いることがで
き、これらの詳細については、特願２００３−２７３７６５号出願に記載されているので
、その内容と本願とを組み合わせることが出来る。
次に、図２に示すように、電圧電流供給回路２１１と被設定回路２２１との間に電流記
憶回路２３１が挿入されている場合について述べる。
図２に示すように、電圧電流供給回路２１１の電流出力端子２１３からスイッチ２０３
を経由して信号電流が電流記憶回路２３１に出力され、電流記憶回路２３１において、電
流設定が行われ、電流値が記憶される。そのとき、電圧電流供給回路２１１の電圧出力端
子２１４から、信号電圧が被設定回路２２１に出力される。そのため、被設定回路２２１
では、プリチャージが行われることになる。その後、電流記憶回路２３１から被設定回路
２２１へ信号電流が出力され、被設定回路２２１において電流が設定される。なお、電流
記憶回路２３１から被設定回路２２１へ出力される電流の大きさは、電圧電流供給回路２
１１の電流出力端子２１３から電流記憶回路２３１に出力される電流の大きさと比例関係
にある。あるいは、電流記憶回路２３１の構成によっては、概ね等しくなる。
なお、図１の場合は、電圧電流供給回路２１１と被設定回路２２１とが、各々、どちら
が吸い込みタイプであり、どちらが吐き出しタイプであるかを調整しておく必要があった
。図２の構成の場合、電圧電流供給回路２１１と被設定回路２２１のタイプだけでなく、
電流記憶回路２３１のタイプも合わせて考慮する必要がある。
まず、電圧電流供給回路２１１の電流出力端子２１３から電流記憶回路２３１へ電流が
入力される時と、電流記憶回路２３１から被設定回路２２１へ電流を出力する場合とで、
電流記憶回路２３１が同じタイプである場合について考える。例えば、電流記憶回路２３
１が吐き出しタイプの場合、電圧電流供給回路２１１も被設定回路２２１も吸い込みタイ
プにする必要がある。逆に、電流記憶回路２３１が吸い込みタイプの場合、電圧電流供給
回路２１１も被設定回路２２１も吐き出しタイプにする必要がある。つまり、電圧電流供
給回路２１１と被設定回路２２１とは、同じタイプにする必要がある。
次に、電圧電流供給回路２１１の電流出力端子２１３から電流記憶回路２３１へ電流が
入力される時と、電流記憶回路２３１から被設定回路２２１へ電流を出力する場合とで、
電流記憶回路２３１が逆のタイプである場合について考える。例えば、電圧電流供給回路
２１１から電流記憶回路２３１へ入力されるときに吐き出しタイプで、電流記憶回路２３
１から被設定回路２２１へ電流を出力する時に吸い込みタイプの場合、電圧電流供給回路
２１１は吸い込みタイプであり、被設定回路２２１は吐き出しタイプにする必要がある。
逆に、電圧電流供給回路２１１から電流記憶回路２３１へ電流が入力されるときに電流記
憶回路２３１が吸い込みタイプで、電流記憶回路２３１から被設定回路２２１へ電流を出
力する時に吐き出しタイプの場合、電圧電流供給回路２１１は吐き出しタイプであり、被
設定回路２２１は吸い込みタイプにする必要がある。つまり、電圧電流供給回路２１１と
被設定回路２２１とは、逆のタイプにする必要がある。
つぎに、図２の場合において、電圧電流供給回路２１１について述べる。電圧電流供給
回路２１１の例については、さまざまな構成を用いることができ、これらの詳細について
は、特願２００３−２７３７６５号出願に記載されているので、その内容と本願とを組み
合わせることが出来る。
一例を図１２に示す。図１２では、オリジナル信号入力端子２１２からＰチャネル型ト
ランジスタ１２０３に電流を流すことによって、Ｐチャネル型トランジスタ１２０３およ
びトランジスタ５２０１のゲート電位を制御している。そして、トランジスタ５２０１の
ゲート・ソース間電圧が変化し、トランジスタ５２０１に流れる電流量が変化する。ここ
で、配線５２０２は、トランジスタ５２０１とトランジスタ１２０３とを接続している。
そして、被設定回路２２１のトランジスタ５０１には、電流記憶回路２３１から出力さ
れた電流が流れる。電流記憶回路２３１から被設定回路２２１へ出力された電流は、電圧
電流供給回路２１１から電流記憶回路２３１へ入力された電流のκ倍の大きさである。
そして、トランジスタ５２０１のゲート電位が、電圧出力端子２１４へ出力される。な
お、オリジナル信号入力端子２１２から電圧出力端子２１４までの間に、電圧フォロワ回
路のような増幅回路１２０１などを配置してもよいし、インピーダンス変換を行う必要が
無いなら、配置しなくてもよい。
ここで、トランジスタ５２０１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ８１／Ｌ８１と
、トランジスタ５０１のチャネル幅Ｗとチャネル長Ｌの比率Ｗ２３／Ｌ２３とを調節して
おけば、電圧電流供給回路２１１の電圧出力端子２１４から供給される信号電圧が、電流
記憶回路２３１から被設定回路２２１へ信号電流が供給されて、定常状態になったとき、
つまり、信号の書き込みが完了したときと、概ね等しい電圧値になる。つまり、(Ｗ２３
／Ｌ２３)＝κ×(Ｗ８２／Ｌ８２)とすればよい。すると、トランジスタ５２０１のゲー
ト・ソース間電圧と、トランジスタ５０１のゲート・ソース間電圧とが、概ね等しくなり
、電圧出力端子２１４から信号電圧を供給することが、プリチャージしていることと概ね
等しくなる。よって、プリチャージの後、電流記憶回路２３１の電流出力端子２３３から
信号電流が供給されたとき、すばやく定常状態にすることが出来る。
次に、図２における電流記憶回路２３１の構成について述べる。電流記憶回路２３１は
、記憶電流入力端子２３２から電流が入力され、入力された電流に応じた大きさの電流が
記憶電流出力端子２３３から出力される機能を有している。また、電流が入力されなくな
っても、その信号を記憶しているため、入力された電流に応じた大きさの電流を記憶電流
出力端子２３３から出力することが出来る。このような機能を有する回路であれば、どの
ような構成でもよい。
電流記憶回路２３１の例としては、吸い込みタイプの電流記憶回路を図１３に、吐き出
しタイプの電流記憶回路を図１４に示す。なお、５５０１はトランジスタ、５５０２は容
量素子、５５０３、５５０４、５５０５はスイッチである。
このように、吸い込みタイプか吐き出しタイプかなどを適宜選択することにより、電流
記憶回路２３１を構成することが出来る。
このように、電圧電流供給回路２１１や電流記憶回路２３１の例については、さまざま
な構成を用いることができ、これらの詳細については、特願２００３−２７３７６５号出
願に記載されているので、その内容と本願とを組み合わせることが出来る。
なお、図２では、電圧電流供給回路２１１から電流記憶回路２３１へは、電流出力端子
２１３から信号電流が供給されていた。しかし、これに限定されず、図１に示したように
、信号電圧と信号電流とを入力するようにしてもよい。
そこで、図３に、電流記憶回路２３１に、信号電圧と信号電流とを入力する場合につい
て示す。
図３に示すように、電圧電流供給回路２４１には、オリジナル信号入力端子２４２から
信号が入力される。その信号に応じて、電圧電流供給回路２４１の第２電圧出力端子３４
３からスイッチ３０３を経由して信号電圧が電流記憶回路２３１に出力される。これは、
プリチャージ動作に相当する。その後、電流出力端子２４３から信号電流が電流記憶回路
２３１に出力され、電流記憶回路２３１において、電流設定が行われ、電流値が記憶され
る。そして、被設定回路２２１に対しては、電圧電流供給回路２４１の電圧出力端子２４
４から、信号電圧が出力される。そのため、被設定回路２２１では、プリチャージが行わ
れることになる。その後、電流記憶回路２３１から被設定回路２２１へ信号電流が出力さ
れ、被設定回路２２１において電流が設定される。なお、電流記憶回路２３１から被設定
回路２２１へ出力される電流の大きさは、電圧電流供給回路２４１の電流出力端子２４３
から電流記憶回路２３１に出力される電流の大きさと比例関係にある。あるいは、電流記
憶回路２３１の構成によっては、概ね等しくなる。
なお、図３においては、電流記憶回路２３１と被設定回路２２１とが、各々、吸い込み
タイプであるか吐き出しタイプであるかによって、また、回路を構成するトランジスタの
極性などによって、電圧電流供給回路２４１の電圧出力端子２４４と第２電圧出力端子３
４３とで、出力される電圧値を調整する必要がある。
つまり、電圧電流供給回路２４１の電圧出力端子２４４から出力される電圧は、被設定
回路２２１に対するプリチャージ動作になるような大きさにし、電圧電流供給回路２４１
の第２電圧出力端子３４３から出力される電圧は、電流記憶回路２３１に対するプリチャ
ージ動作になるような大きさにする。
各々の電圧の大きさは、すでに述べたのと同様に、各トランジスタを流れる電流値とト
ランジスタの極性とトランジスタのサイズと、吸い込みタイプであるか吐き出しタイプで
あるか、などを調整することにより、生成することが出来る。
詳細については、特願２００３−２７３７６５号出願に記載されているので、その内容
と本願とを組み合わせることが出来る。
次に、これまでは、図２では、電圧電流供給回路２１１と被設定回路２２１に間に電流
記憶回路２３１が挿入されている場合について述べた。これにより、信号電流を一旦、記
憶したのち、被設定回路２２１に電流を入力していた。そこで、同様に、電圧電流供給回
路２１１と被設定回路２２１に間に、電圧記憶回路２５１を入れてもよい。図２の構成に
対して、電圧記憶回路２５１を配置した場合の構成を、図４に示す。なお、この図で２０
４はスイッチ、２５２は入力端子、２５３は出力端子である。
ただし、これに限定されず、図３の構成に対して電圧記憶回路２５１を配置してもよい
。同様に、図３の構成において、電圧電流供給回路２４１と電流記憶回路２３１の間に、
電圧記憶回路２５１を配置してもよい。
電圧記憶回路２５１の例については、さまざまな構成を用いることができる。電圧記憶
回路２５１は、電圧が入力され、入力された電圧に応じた大きさの電圧が出力される機能
を有している。また、電圧が入力されなくなっても、その信号を記憶しているため、入力
された電圧に応じた大きさの電圧を出力することが出来る。このような機能を有する回路
であれば、どのような構成でもよい。その一例を図１５に示す。これらの詳細については
、特願２００３−２７３７６５号出願に記載されているので、その内容と本願とを組み合
わせることが出来る。図１５では、電圧値を記憶する素子として、容量素子１５０１と増
幅回路１５０２が配置されている。なお、増幅回路１５０２は、入力電位と概ね等しい電
位を出力するような回路であり、電圧フォロワ回路などが望ましい。ただし、これに限定
されず、インピーダンスを変換するような機能を果たせばよい。なお、インピーダンス変
換を行う必要が無い場合は、増幅回路１５０２を省略してもよい。
これまでは、ビデオ信号電圧とビデオ信号電流とを供給する回路について述べた。そこ
で次に、ビデオ信号電圧とビデオ信号電流とを供給する回路を、表示装置に適用した場合
の構成例やその対応関係について述べる。
まず、基本構成の１例を図１６に示す。信号線５３０２aには、複数の画素５３０９aa
、５３０９abが接続されている。そして、信号線５３０２aは、スイッチ２０１を介して
、電圧記憶回路２５１と接続され、スイッチ２０２を介して、電流記憶回路２３１と接続
されている。電圧電流供給回路２１１は、その電圧出力端子２１４は、スイッチ２０４を
介して電圧記憶回路２５１と接続され、電流出力端子２１３は、電流記憶回路２３１と接
続されている。そして、電圧電流供給回路２１１のオリジナル信号入力端子２１２から信
号が入力される。
図１６の構成は、図４の構成を適用したものに相当する。つまり、図４における電圧電
流供給回路２１１が、図１６における電圧電流供給回路２１１に相当し、図４における電
流記憶回路２３１が、図１６における電流記憶回路２３１に相当し、図４における電圧記
憶回路２５１が、図１６における電圧記憶回路２５１に相当し、図４における被設定回路
２２１が、図１６における画素５３０９aa〜５３０９abに相当する。
次に、図１６の動作方法について述べる。図１７に示すように、オリジナル信号入力端
子２１２から信号が入力され、電流出力端子２１３から電流記憶回路２３１に電流が供給
される。そのとき、電圧記憶回路２５１を介して、信号線５３０２aや画素５３０９ａａ
〜５３０９ａｂにビデオ信号電圧が供給される。このビデオ信号電圧は、プリチャージ電
圧に相当する。
次に、電圧電流供給回路２１１からの信号の供給が止まる。そして、電流記憶回路２３
１からビデオ信号電流が信号線５３０２aへ供給される。電圧記憶回路２５１からは、そ
のままビデオ信号電圧が信号線５３０２aへ供給されつづけている。そして、図１９に示
すように、電圧記憶回路２５１からのビデオ信号電圧の供給が止まり、信号線５３０２a
へは、ビデオ信号電流が供給されつづける。以上の動作により、画素へは、ビデオ信号電
圧が供給され（ただし、供給されていなくてもよい）、その後、ビデオ信号電流が供給さ
れる。よって、すばやく定常状態にすることができ、トランジスタのバラツキの影響を低
減することが出来る。
なお、図１６〜図１９の場合は、配線１６０１、１６０２を用いて、信号線５３０２a
へのビデオ信号電圧の供給タイミングを制御していたが、これに限定されない。例えば、
図２０の構成において、図２１のようにビデオ信号電圧を供給した後、図２２のようにビ
デオ信号電流を供給しても良い。これにより、配線の数を減らすことが出来る。なお、こ
の場合は、電圧記憶回路２５１は、信号電圧を記憶する必要がない。そのため、電圧記憶
回路２５１は、十分な大きさの信号を供給する機能、つまり、インピーダンスを変換する
機能を有していれば良い。あるいは、図２３に示すように、電圧電流供給回路２１１から
供給されるビデオ信号電圧が、十分に供給されるならば、電圧記憶回路２５１を削除して
もよい。この場合は、図２の構成を適用した場合に相当する。なお、図２０において、２
００１は配線である。
次に、図１の構成を適用した場合を図２４に示す。電圧電流供給回路２１１から、ビデ
オ信号電圧を供給して、プリチャージを行った後、ビデオ信号電流を供給する。なお、図
２４において、２４０１は配線である。
次に、図３の構成を適用した場合を図２５に示す。この場合は、電圧電流供給回路２４
１から、電流記憶回路２３１へ電流を供給する時にも、第２電圧出力端子３４３からビデ
オ信号電圧を供給して、プリチャージを行うものである。なお、図２０や図２３と同様に
、配線を減らしたり、電圧記憶回路２５１を削除したりすることも可能である。
次に、図１６や図２０などにおける電流記憶回路２３１の回路構成例を示す。これは、
図１３や図１４に示した電流記憶回路２３１と同様の構成である。まず、図２６に、図１
６や図２０から電流源回路部分を抜き出した図を示す。図２６に示すように、電流源回路
５３０７には、少なくとも、電流入力端子２６０２、タイミング制御端子２６０３、電流
出力端子２６０１がある。ここでは、電流出力端子２６０１にスイッチ５３０５を接続し
ている。
次に、図２６の具体的な回路構成例を、図２７に示す。スイッチ２７０３、２７０４を
オン、スイッチ２７０５をオフにして、電流入力端子２６０２を通って、電流源トランジ
スタ２７０１や保持容量２７０２に電流を入力する。電流の入力が完了すると、つまり、
定常状態になると、保持容量２７０２に、適切な電圧が保存される。これにより、電流源
トランジスタの電流特性がばらついても、その影響を低減できる。そして次に、スイッチ
２７０３、２７０４をオフ、スイッチ２７０５をオンにする。すると、電流出力端子２６
０１を通って、電流を出力できるようになる。
なお、図２７の場合は、電流入力端子２６０２を通って電流源回路５３０７に入力され
るビデオ電流信号と、電流源回路５３０７から電流出力端子２６０１を通って出力される
ビデオ電流信号とでは、その大きさは、概ね等しい。これは、その回路構成に依存してい
る。つまり、電流入力端子２６０２を通って電流が入力されるトランジスタと、電流出力
端子２６０１を通って電流を出力するトランジスタが同一であるため、電流の大きさは概
ね等しくなる。
したがって、図２８のような構成にして、電流源トランジスタ２８０１と、ミラートラ
ンジスタ２８０６とにおいて、チャネル幅Ｗとチャネル長Ｌとの比率を変えることによっ
て、電流の大きさを変更することが出来る。この場合は、電流入力端子２６０２を通って
電流源回路５３０７に入力されるビデオ電流信号と、電流源回路５３０７から電流出力端
子２６０１を通って出力されるビデオ電流信号とでは、その大きさは、比例関係になる。
なお、図２８において、２８０２は容量素子、２８０３、２８０４はスイッチである。
また同様に、図２９のような構成にすれば、スイッチ２９０７を制御することにより、
電流源トランジスタ２９０１とマルチトランジスタ２９０６とが、マルチゲートのトラン
ジスタとして動作するかどうかを制御できる。この場合は、スイッチ２９０７のオンオフ
のタイミングにより、電流入力端子２６０２を通って電流源回路５３０７に入力されるビ
デオ電流信号と、電流源回路５３０７から電流出力端子２６０１を通って出力されるビデ
オ電流信号とでは、その大きさは、比例関係になる場合と、概ねひとしくなる場合とがあ
る。なお、図２９において、２９０２は容量素子、２９０３、２９０４、２９０５はスイ
ッチである。
なお、図２９に示したような電流源回路の動作については、特願２００２−３８０２５
２号出願、特願２００３−０５５０１８号出願などに記載されているので、その内容と本
願とを組み合わせることが出来る。
なお、図２７〜２９では、電流入力端子２６０２を流れる電流も、電流出力端子２６０
１を流れる電流も、電流源回路の方に電流が流れているが、これに限定されない。電流入
力端子２６０２と電流出力端子２６０１とで、逆方向に電流が流れていてもよい。
なお、図２７〜２９では、電流源として動作するトランジスタの極性は、Ｎチャネル型
であったが、これに限定されない。例として図２７の構成に対して、トランジスタの極性
をＰチャネル型にした場合を図３０に示す。図２８〜２９に関しても、同様な概念を適用
すれば、トランジスタの極性を変更することが出来る。
また、図２７〜３０では、電流源回路の方に電流が流れているが、これに限定されない
。電流の向きを変更した場合にも、容易に変形できる。例として、電流源として動作する
トランジスタの極性を逆にすることにより、回路の接続関係を変更せずに、対応すること
が出来る。なお、図３０において、３００１はトランジスタ、３００２は容量素子、３０
０３、３００４、３００５はスイッチである。
なお、さまざまな構成の電流源回路を示したが、これに限定されない。基本的な構成や
電流源トランジスタの数や極性や配置、電流の流れる向きなどに関して、各々の構成を組
み合わせたり、各々の構成における概念を組み合わせることによって、さらに別の構成を
用いることが出来る。つまり、電流源回路として動作するものであれば、任意の構成を用
いることができる。
また、各部分のスイッチの配置や数、それに伴う接続関係などについて、変形すること
も容易に出来る。つまり、正常に動作するのであれば、どこにいくつスイッチがあっても
よく、複数のスイッチを１つにまとめたり、接続関係を変形して、スイッチを追加したり
削除したりしてもよい。
なお、電流源回路の構成については、国際公開第 ０３/０３８７９３号パンフレット、
国際公開第 ０３/０３８７９４号パンフレット、国際公開第 ０３/０３８７９５号パンフ
レット、国際公開第 ０３/０３８７９６号パンフレット、国際公開第 ０３/０３８７９７
号パンフレットに記載されており、その内容を本発明に適用したり、本発明と組み合わせ
ることが出来る。
（実施の形態２）
実施の形態１では、電圧電流供給回路や電圧記憶回路などの回路が１本の信号線に接続
されている場合、つまり、１列分の場合について述べた。これらの回路が複数列配置され
れば、画素が２次元に配置されることになる。また、電圧電流供給回路２１１も複数個配
置されることになる。
そこで、電圧電流供給回路２１１が複数個配置された場合、各電圧電流供給回路のオリ
ジナル信号入力端子２１２へ、信号を供給する必要がある。そこで、各電圧電流供給回路
のオリジナル信号入力端子２１２への信号の供給を制御する駆動回路について述べる。
まず、図３１に、最も基本的な場合の駆動回路を示す。ここでは、簡単のため、３列分
の電圧電流供給回路が配置された場合について述べる。オリジナル信号供給線３１０４に
、スイッチ３１０１a〜３１０１cを介して電圧電流供給回路２１１a〜２１１cが接続され
ている。そして、駆動回路３１０３により、スイッチ３１０１a〜３１０１cを順次選択し
ていく。これにより、オリジナル信号電流源回路３１０２から供給されるビデオ信号が、
順次、電圧電流供給回路へ供給されていく。
ただし、この場合、スイッチが選択されて、オリジナル信号電流源回路３１０２からビ
デオ信号が電圧電流供給回路へ供給された後、ビデオ信号の供給が、別の電圧電流供給回
路へ移動することになってしまう。そのため、各電圧電流供給回路２１１a〜２１１cでは
、オリジナル信号入力端子２１２a〜２１２ｃへの信号の供給が停止された後でも、電流
出力端子２１３a〜２１３cや電圧出力端子２１４a〜２１４cからビデオ信号電流やビデオ
信号電圧を供給しつづける必要がある。これを実現するためには、各々の電圧電流供給回
路２１１a〜２１１cにおいて、信号を記憶する機能が必要である。
そこで、信号を記憶する機能を持つように変形した電圧電流供給回路の例を示す。図３
２に、図１２の電圧電流供給回路に信号記憶機能を付加した場合の構成を示す。容量素子
３２０２を追加し、スイッチ３２０１によって、容量素子３２０２に保持した信号が漏れ
ないようにしている。
同様に、図３３〜図３９に、電圧電流供給回路に信号記憶機能を付加した場合の構成を
示す。なお、図３３において５６０１はトランジスタである。図３５において、５７０１
はトランジスタであり、配線５１０２によってトランジスタ５１０１と接続されている。
図３６において、７０１、７０２はトランジスタ、７０３はトランジスタ７０２と接続さ
れている配線であり、１２０１ａ、１２０１ｂは増幅回路、３６０１はスイッチである。
図３７において、３７０１はスイッチ、３７０２は容量素子、５８０３、５８０６、５８
０８、５８０９はトランジスタ、５８０４、５８０７は配線である。また、図３８におい
て、３８０１はスイッチ、３８０２は容量素子、５９０１、５９０３、５９０５はトラン
ジスタ、５９０２、５９０４は配線である。図３９において、３９０１はスイッチ、３９
０２は容量素子である。
これ以外の電圧電流供給回路についても、電流出力端子２４３や電圧出力端子２４４な
どからビデオ信号電流やビデオ信号電圧などを供給しつづけることが出来るような位置に
、容量素子のような記憶手段や、記憶状態が続くようにするためのスイッチを配置すれば
よい。
なお、容量素子などは、トランジスタのゲート容量などを用いることにより、省略する
ことが可能である。
また、信号を記憶する機能を持つようにした電圧電流供給回路に関して、オリジナル信
号入力端子から信号が入力されているときに、同時に、電流出力端子や電圧出力端子から
信号を出力する必要が無い場合は、別の構成をとることも出来る。その場合の例を図４０
に示す。オリジナル信号入力端子２１２から信号を入力しているときには、スイッチ４０
０１、４００３をオンにし、スイッチ４００２をオフにする。そして、信号を容量素子４
００４に保存する。そして、電流出力端子２１３から電流を出力する場合は、スイッチ４
００１、４００３をオフにし、スイッチ４００２をオンにする。
このように、オリジナル信号入力端子２１２から信号を入力しているときも、、電流出
力端子２１３から電流を出力するときも、同じトランジスタ５２０１を用いるため、トラ
ンジスタの電流特性のばらつきの影響を除去することが出来る。
あるいは、電圧電流供給回路に信号記憶機能が無い場合は、図４１に示すようにしても
よい。つまり、電圧電流供給回路が信号を出力しつづける間は、信号記憶機能を有する回
路から、信号を入力しつづければよい。これにより、オリジナル信号電流源回路３１０２
から電流源回路４１３１a〜４１３１cへ順次信号が供給されている時に、同時に、以前供
給されて記憶されている信号を、電圧電流供給回路２１１a〜２１１cへ供給しつづけてい
る。
なお、駆動回路の構成は、図３１に限定されない。たとえば、図４２に示すように、オ
リジナル信号供給線３１０４ａ、３１０４ｂに、複数のオリジナル信号電流源回路３１０
２a、３１０２bを接続し、スイッチ３１０１ａａ、３１０１ａｂ、３１０１ｂａを介して
、複数列の電圧電流供給回路２１１a〜２１１cに信号を入力してもよい。
あるいは、図４３に示すように、オリジナル信号供給線３１０４ｃ、３１０４ｄに、複
数のオリジナル信号電流源回路３１０２ｃ、３１０２ｄを接続し、スイッチ３１０１ｄａ
、３１０１ｄｂ、３１０１ｅａ、３１０１ｅｂを介して、スイッチ３１０１ｄａ、３１０
１ｄｂ、３１０１ｅａ、３１０１ｅｂに流れた電流を足し合わせて、電圧電流供給回路２
１１a、２１１bに信号電流を入力してもよい。
あるいは、図４４に示すように、オリジナル信号電流源回路として、オリジナル信号入
力端子２１２ｚを有する電圧電流供給回路２１１zを用いて、電圧電流供給回路２１１a〜
２１１ｃに信号を入力してもよい。この場合、電圧電流供給回路２１１zからは、まず、
プリチャージ電圧が電流出力端子２１３ｚより出力され、その後、信号電流が出力される
。したがって、すばやく信号を書き込むことが出来る。なお、４４０１、４４０２はスイ
ッチである。
次に、図３１と図１６とを組み合わせた場合の構成の一例を図４５に示す。なお、この
図において２０１a、２０１ｂ、２０２a、２０２ｂはスイッチであり、５３０９ａａ、５
３０９ａｂ、５３０９ｂａ、５３０９ｂｂは画素である。また、５３０２ａ、５３０２ｂ
は信号線、２５１ａ、２５１ｂは電圧記憶回路、２３１ａ、２３１ｂは電流記憶回路であ
る。
また、トランジスタレベルで記載した構成例を図４６〜図４９に示す。図４６〜図４９
では、１列分の回路図を示している。
図４６では、オリジナル信号電流源回路３１０２から供給されるビデオ信号電流と概ね
同じ大きさの電流が、画素中のトランジスタ４６０１a、４６０１bへ入力される。したが
って、トランジスタ４６０５のＷ／Ｌと、トランジスタ４６０１a、４６０１bのＷ／Ｌと
は、概ね等しくしておくことが望ましい。それにより、電圧フォロワ回路４６０６が画素
へ出力するプリチャージ電圧を適切な大きさにすることが可能となる。なお、ここで、４
６０２、４６０４は配線、４６０３はトランジスタ、４６０７は増幅回路、４６０８、４
６０９はスイッチである。
図４７は、図４６における電圧フォロワ回路４６０６を削除した回路に相当する。つま
り、図２０に対応した回路図となっている。
図４８は、図１６における電流記憶回路２３１が、カレントミラー形式になっている場
合に相当する。したがって、オリジナル信号電流源回路３１０２から供給されるビデオ信
号電流と、画素中のトランジスタ４６０１a、４６０１bへ入力される信号電流の大きさと
は、同じになるとは限らない。したがって、ここで、トランジスタ４８０３のW/Lは、ト
ランジスタ４８０４のA倍であると仮定すると、トランジスタ４６０５のW/Lは、トランジ
スタ４６０１a、４６０１bのA倍にすることが望ましい。それにより、電圧フォロワ回路
４６０６が画素へ出力するプリチャージ電圧を適切な大きさにすることが可能となる。
図４９は、図４５における電圧電流供給回路２１１a〜２１１bにおける電流源部分が、
カレントミラー形式になっている場合に相当する。したがって、オリジナル信号電流源回
路３１０２から供給されるビデオ信号電流と、画素中のトランジスタ４６０１a、４６０
１bへ入力される信号電流の大きさとは、同じになるとは限らない。ただし、トランジス
タ４９０４が出力する信号電流と概ね同じ大きさの電流が、画素中のトランジスタ４６０
１a、４６０１bへ入力される。したがって、トランジスタ４９０４のW/Lと、トランジス
タ４６０１a、４６０１bのW/Lとは、概ね等しくしておくことが望ましい。それにより、
電圧フォロワ回路４６０６が画素へ出力するプリチャージ電圧を適切な大きさにすること
が可能となる。
なお、回路構成は、これに限定されず、各々の回路を組み合わせることにより、様々な
構成をとることが出来る。
なお、画素の構成に関しては、少なくとも電流を入力するような方式であれば、どのよ
うな構成でもよい。また、画素に配置されている負荷は、ＥＬ素子に限定されない。抵抗
などのような素子、トランジスタ、ＥＬ素子、その他の発光素子、トランジスタと容量と
スイッチなどで構成された電流源回路、任意の回路が接続された配線でもよいし、信号線
、信号線とそれに接続された画素でもよい。その画素には、ＥＬ素子やＦＥＤで用いる素
子、その他電流を流して駆動する素子を含んでいてもよい。
なお、これまで述べてきたさまざまな構成において、スイッチが各部分に配置されてい
るが、その配置場所は、すでに述べた場所に限定されない。正常に動作する場所であれば
、任意の場所にスイッチを配置することが可能である。
なお、スイッチは、電気的スイッチでも機械的なスイッチでも何でも良い。電流の流れ
を制御できるものなら、何でも良い。トランジスタでもよいし、ダイオードでもよいし、
それらを組み合わせた論理回路でもよい。よって、スイッチとしてトランジスタを用いる
場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（
導電型）は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が
少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタ
としては、ＬＤＤ領域を設けているもの等がある。また、スイッチとして動作させるトラ
ンジスタのソース端子の電位が、低電位側電源（Vss、Vgnd、０Vなど）に近い状態で動作
する場合はｎチャネル型を、反対に、ソース端子の電位が、高電位側電源（Vddなど）に
近い状態で動作する場合はｐチャネル型を用いることが望ましい。なぜなら、ゲート・ソ
ース間電圧の絶対値を大きくできるため、スイッチとして、動作しやすいからである。な
お、ｎチャネル型とｐチャネル型の両方を用いて、ＣＭＯＳ型のスイッチにしてもよい。
（実施の形態３）
本発明を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプ
レイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオ
ーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯
情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録
媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（ＤＶＤ）等の記録媒体
を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それら
の電子機器の具体例を図５０に示す。
図５０（Ａ）は発光装置であり、筐体１３００１、支持台１３００２、表示部１３００
３、スピーカー部１３００４、ビデオ入力端子１３００５等を含む。本発明は表示部１３
００３を構成する電気回路に用いることができる。また本発明により、図５０（Ａ）に示
す発光装置が完成される。発光装置は自発光型であるためバックライトが必要なく、液晶
ディスプレイよりも薄い表示部とすることができる。なお、発光装置は、パソコン用、Ｔ
Ｖ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
図５０（Ｂ）はデジタルスチルカメラであり、本体１３１０１、表示部１３１０２、受
像部１３１０３、操作キー１３１０４、外部接続ポート１３１０５、シャッター１３１０
６等を含む。本発明は、表示部１３１０２を構成する電気回路に用いることができる。ま
た本発明により、図５０（Ｂ）に示すデジタルスチルカメラが完成される。
図５０（Ｃ）はパーソナルコンピュータであり、本体１３２０１、筐体１３２０２、表
示部１３２０３、キーボード１３２０４、外部接続ポート１３２０５、ポインティングマ
ウス１３２０６等を含む。本発明は、表示部１３２０３を構成する電気回路に用いること
ができる。また本発明により、図５０（Ｃ）に示すパーソナルコンピュータが完成される
。
図５０（Ｄ）はモバイルコンピュータであり、本体１３３０１、表示部１３３０２、ス
イッチ１３３０３、操作キー１３３０４、赤外線ポート１３３０５等を含む。本発明は、
表示部１３３０２を構成する電気回路に用いることができる。また本発明により、図５０
（Ｄ）に示すモバイルコンピュータが完成される。
図５０（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）
であり、本体１３４０１、筐体１３４０２、表示部Ａ１３４０３、表示部Ｂ１３４０４、
記録媒体（ＤＶＤ等）読み込み部１３４０５、操作キー１３４０６、スピーカー部１３４
０７等を含む。表示部Ａ１３４０３は主として画像情報を表示し、表示部Ｂ１３４０４は
主として文字情報を表示するが、本発明は、表示部Ａ、Ｂ１３４０３、１３４０４を構成
する電気回路に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲ
ーム機器なども含まれる。また本発明により、図５０（Ｅ）に示すＤＶＤ再生装置が完成
される。
図５０（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体
１３５０１、表示部１３５０２、アーム部１３５０３を含む。本発明は、表示部１３５０
２を構成する電気回路に用いることができる。また本発明により、図５０（Ｆ）に示すゴ
ーグル型ディスプレイが完成される。
図５０（Ｇ）はビデオカメラであり、本体１３６０１、表示部１３６０２、筐体１３６
０３、外部接続ポート１３６０４、リモコン受信部１３６０５、受像部１３６０６、バッ
テリー１３６０７、音声入力部１３６０８、操作キー１３６０９、接眼部１３６１０等を
含む。本発明は、表示部１３６０２を構成する電気回路に用いることができる。また本発
明により、図５０（Ｇ）に示すビデオカメラが完成される。
図５０（Ｈ）は携帯電話であり、本体１３７０１、筐体１３７０２、表示部１３７０３
、音声入力部１３７０４、音声出力部１３７０５、操作キー１３７０６、外部接続ポート
１３７０７、アンテナ１３７０８等を含む。本発明は、表示部１３７０３を構成する電気
回路に用いることができる。なお、表示部１３７０３は黒色の背景に白色の文字を表示す
ることで携帯電話の消費電流を抑えることができる。また本発明により、図５０（Ｈ）に
示す携帯電話が完成される。
なお、将来的に発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ
等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる
。
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回
線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増
してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなる
ように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生
装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動することが望ましい。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが
可能である。また本実施の形態の電子機器は、実施の形態１〜２に示したいずれの構成の
半導体装置を用いても良い。

Claims (2)

  1. 第１のスイッチと、第２のスイッチと、第３のスイッチと、信号電圧を供給するための端子と信号電流を供給するための端子とを有する電圧電流供給回路と、入力端子を有する被設定回路と、第１の端子と第２の端子とを有する電流記憶回路と、を有し、
    前記第１のスイッチの一端は、前記信号電圧を供給するための端子と電気的に接続されており、
    前記第２のスイッチの一端は、前記第１の端子と電気的に接続されており、
    前記第３のスイッチの一端は、前記信号電流を供給するための端子と電気的に接続されており、
    前記第１のスイッチの他端は、前記入力端子と電気的に接続されており、
    前記第２のスイッチの他端は、前記入力端子と電気的に接続されており、
    前記第３のスイッチの他端は、前記第２の端子と電気的に接続されており、
    前記電圧電流供給回路は、第１のトランジスタと第２のトランジスタとを有し、
    前記第１のトランジスタのゲートは、前記信号電圧を供給するための端子と、オリジナル信号入力端子と、前記第１のトランジスタのソース又はドレインの一方と、前記第２のトランジスタのゲートと、に電気的に接続されており、
    前記第１のトランジスタのソース又はドレインの他方は、配線を介して前記第２のトランジスタのソース又はドレインの一方に電気的に接続されており、
    前記第２のトランジスタのソース又はドレインの他方は、前記信号電流を供給するための端子に電気的に接続されており、
    前記入力端子には、前記信号電圧を供給するための端子から電圧が入力された後に前記第１の端子から電流が入力されることを特徴とする半導体装置。
  2. 第１のスイッチと、
    第２のスイッチと、
    第３のスイッチと、
    第１の端子と第２の端子とを有する電流記憶回路と、
    第３の端子を有する被設定回路と、
    配線と、第１のトランジスタと、第２のトランジスタと、第４の端子と、第５の端子と、第６の端子と、を有する電圧電流供給回路と、を有し、
    前記第１のスイッチの一端は、前記第４の端子と電気的に接続され、
    前記第２のスイッチの一端は、前記第１の端子と電気的に接続され、
    前記第３のスイッチの一端は、前記第５の端子と電気的に接続され、
    前記第１のスイッチの他端は、前記第３の端子と電気的に接続され、
    前記第２のスイッチの他端は、前記第３の端子と電気的に接続され、
    前記第３のスイッチの他端は、前記第２の端子と電気的に接続され、
    前記第１のトランジスタのゲートは、前記第４の端子と、前記第６の端子と、前記第１のトランジスタのソース又はドレインの一方と、前記第２のトランジスタのゲートと、に電気的に接続され、
    前記第１のトランジスタのソース又はドレインの他方は、前記配線を介して前記第２のトランジスタのソース又はドレインの一方に電気的に接続され、
    前記第２のトランジスタのソース又はドレインの他方は、前記第５の端子に電気的に接続され、
    前記第３の端子には、前記第４の端子から電圧が入力された後に前記第１の端子から電流が入力されることを特徴とする半導体装置。
JP2010224484A 2003-08-15 2010-10-04 半導体装置 Expired - Fee Related JP4850303B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010224484A JP4850303B2 (ja) 2003-08-15 2010-10-04 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003294023 2003-08-15
JP2003294023 2003-08-15
JP2010224484A JP4850303B2 (ja) 2003-08-15 2010-10-04 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004230763A Division JP4624032B2 (ja) 2003-08-15 2004-08-06 半導体装置及びその駆動方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011149147A Division JP5288650B2 (ja) 2003-08-15 2011-07-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2011053697A JP2011053697A (ja) 2011-03-17
JP4850303B2 true JP4850303B2 (ja) 2012-01-11

Family

ID=34131776

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010224484A Expired - Fee Related JP4850303B2 (ja) 2003-08-15 2010-10-04 半導体装置
JP2011149147A Expired - Fee Related JP5288650B2 (ja) 2003-08-15 2011-07-05 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011149147A Expired - Fee Related JP5288650B2 (ja) 2003-08-15 2011-07-05 半導体装置

Country Status (3)

Country Link
US (2) US8085226B2 (ja)
JP (2) JP4850303B2 (ja)
CN (1) CN100468501C (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8378939B2 (en) * 2003-07-11 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2009237558A (ja) 2008-03-05 2009-10-15 Semiconductor Energy Lab Co Ltd 半導体装置の駆動方法
KR101321833B1 (ko) 2010-04-09 2013-10-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 메모리 장치
US9320111B2 (en) 2012-05-31 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8995607B2 (en) 2012-05-31 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
US9070546B2 (en) * 2012-09-07 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN107516490A (zh) * 2017-09-14 2017-12-26 北京大学深圳研究生院 像素装置、用于像素装置的驱动方法和显示设备

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0711213B2 (ja) 1987-06-29 1995-02-08 東洋エクステリア株式会社 横引パネルの防音連結装置
KR100559078B1 (ko) 1997-04-23 2006-03-13 트랜스퍼시픽 아이피 리미티드 능동 매트릭스 발광 다이오드 화소 구조물 및 이를 동작시키는 방법
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
GB9812742D0 (en) 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
JP3500322B2 (ja) * 1999-04-09 2004-02-23 シャープ株式会社 定電流駆動装置および定電流駆動半導体集積回路
JP2001006484A (ja) 1999-06-21 2001-01-12 Yazaki Corp 押しボタン構造
EP1130565A4 (en) 1999-07-14 2006-10-04 Sony Corp ATTACK CIRCUIT AND DISPLAY INCLUDING THE SAME, PIXEL CIRCUIT, AND ATTACK METHOD
JP2001143867A (ja) * 1999-11-18 2001-05-25 Nec Corp 有機ｅｌ駆動回路
JP2001296837A (ja) 2000-04-13 2001-10-26 Toray Ind Inc 電流制御型表示装置の駆動方法
TW554323B (en) * 2000-05-29 2003-09-21 Toshiba Corp Liquid crystal display device and data latching circuit
JP2003195815A (ja) 2000-11-07 2003-07-09 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
US7015882B2 (en) * 2000-11-07 2006-03-21 Sony Corporation Active matrix display and active matrix organic electroluminescence display
JP3743387B2 (ja) * 2001-05-31 2006-02-08 ソニー株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
JP2003043993A (ja) 2001-07-27 2003-02-14 Canon Inc アクティブマトリックス型ディスプレイ
JP3951687B2 (ja) 2001-08-02 2007-08-01 セイコーエプソン株式会社 単位回路の制御に使用されるデータ線の駆動
JP5636147B2 (ja) 2001-08-28 2014-12-03 パナソニック株式会社 アクティブマトリックス型表示装置
CN100382130C (zh) * 2001-08-29 2008-04-16 日本电气株式会社 用于驱动电流负载器件的半导体器件及提供的电流负载器件
JP4193452B2 (ja) 2001-08-29 2008-12-10 日本電気株式会社 電流負荷デバイス駆動用半導体装置及びそれを備えた電流負荷デバイス
JP4650601B2 (ja) 2001-09-05 2011-03-16 日本電気株式会社 電流駆動素子の駆動回路及び駆動方法ならびに画像表示装置
WO2003023752A1 (fr) * 2001-09-07 2003-03-20 Matsushita Electric Industrial Co., Ltd. Affichage el, circuit d'entrainement d'affichage el et affichage d'image
JP5589250B2 (ja) 2001-09-25 2014-09-17 パナソニック株式会社 アクティブマトリクス型表示装置
JP2003108065A (ja) 2001-09-28 2003-04-11 Matsushita Electric Ind Co Ltd アクティブマトリクス型表示装置及びその駆動方法
US7019719B2 (en) * 2001-10-19 2006-03-28 Clare Micronix Integrated Systems, Inc. Method and clamping apparatus for securing a minimum reference voltage in a video display boost regulator
US7742064B2 (en) 2001-10-30 2010-06-22 Semiconductor Energy Laboratory Co., Ltd Signal line driver circuit, light emitting device and driving method thereof
US7576734B2 (en) 2001-10-30 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit, light emitting device, and method for driving the same
US7180479B2 (en) 2001-10-30 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Signal line drive circuit and light emitting device and driving method therefor
TWI261217B (en) 2001-10-31 2006-09-01 Semiconductor Energy Lab Driving circuit of signal line and light emitting apparatus
US7193619B2 (en) 2001-10-31 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit and light emitting device
JP3866084B2 (ja) 2001-11-08 2007-01-10 松下電器産業株式会社 アクティブマトリクス型表示装置およびその駆動方法
JP4251801B2 (ja) 2001-11-15 2009-04-08 パナソニック株式会社 Ｅｌ表示装置およびｅｌ表示装置の駆動方法
JP3870763B2 (ja) 2001-11-20 2007-01-24 松下電器産業株式会社 アクティブマトリクス型表示装置、及びその駆動方法
JP2003177709A (ja) 2001-12-13 2003-06-27 Seiko Epson Corp 発光素子用の画素回路
JP3887229B2 (ja) * 2001-12-28 2007-02-28 沖電気工業株式会社 電流駆動型表示装置の駆動回路
JP2003223140A (ja) 2002-01-30 2003-08-08 Toyota Industries Corp Ｅｌディスプレイ装置及びその駆動方法
JP2003323152A (ja) 2002-04-26 2003-11-14 Toshiba Matsushita Display Technology Co Ltd ドライバー回路とそれを用いたｅｌ表示装置
JP4610843B2 (ja) * 2002-06-20 2011-01-12 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
TWI470607B (zh) * 2002-11-29 2015-01-21 Semiconductor Energy Lab A current driving circuit and a display device using the same
TW589604B (en) * 2003-03-07 2004-06-01 Au Optronics Corp Integrated data driver structure used in a current-driving display device
JP3991003B2 (ja) 2003-04-09 2007-10-17 松下電器産業株式会社 表示装置およびソース駆動回路
US8378939B2 (en) * 2003-07-11 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5116206B2 (ja) 2003-07-11 2013-01-09 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
CN1581273A (zh) 2005-02-16
CN100468501C (zh) 2009-03-11
US20050035792A1 (en) 2005-02-17
US8432350B2 (en) 2013-04-30
JP2011053697A (ja) 2011-03-17
JP5288650B2 (ja) 2013-09-11
US20120086061A1 (en) 2012-04-12
US8085226B2 (en) 2011-12-27
JP2012008573A (ja) 2012-01-12

Similar Documents

Publication Publication Date Title
JP5921484B2 (ja) 半導体装置
JP5448266B2 (ja) 半導体装置及び電子機器
US8284128B2 (en) Semiconductor device
US9620060B2 (en) Semiconductor device including transistors, switches and capacitor, and electronic device utilizing the same
JP2021047435A (ja) 表示装置
JP5938090B2 (ja) 半導体装置
JP5288650B2 (ja) 半導体装置
JP4558509B2 (ja) 半導体装置、表示装置、及び電子機器
JP5057637B2 (ja) 半導体装置
JP5116206B2 (ja) 半導体装置
JP4624032B2 (ja) 半導体装置及びその駆動方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111011

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111018

R150 Certificate of patent or registration of utility model

Ref document number: 4850303

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees