JP3870763B2 - アクティブマトリクス型表示装置、及びその駆動方法 - Google Patents
アクティブマトリクス型表示装置、及びその駆動方法 Download PDFInfo
- Publication number
- JP3870763B2 JP3870763B2 JP2001354495A JP2001354495A JP3870763B2 JP 3870763 B2 JP3870763 B2 JP 3870763B2 JP 2001354495 A JP2001354495 A JP 2001354495A JP 2001354495 A JP2001354495 A JP 2001354495A JP 3870763 B2 JP3870763 B2 JP 3870763B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- display device
- gate
- gate lines
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/88—Dummy elements, i.e. elements having non-functional features
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はアクティブマトリクス型表示装置に関する。より詳しくは、表示データを電流制御により駆動し、有機ＥＬ素子を発光させるアクティブマトリクス型表示装置の駆動技術に関する。
【０００２】
【従来の技術】
図４を参照して従来のアクティブマトリクス型表示装置の構成を説明する。図４は、従来パネルの回路ブロックの例を示す。従来のアクティブマトリクス型表示装置は、行状に配線した複数のゲートラインＧ１からＧ２２０と、列状に配線した複数のソースラインＳ１からＳ１９６と、上記ゲートライン、及びソースラインの交差部に設けられる有機ＥＬ素子、蓄積容量、及び画素駆動用の薄膜トランジスタＴＦＴより構成された画素部４３と、上記複数のデータラインごとに、画像信号の供給を制御するための複数の電流源を具備したソースドライバ４２と、上記複数のゲートラインを制御するゲートドライバ４１とから構成されている。
【０００３】
次に、図５を参照しながら、有機ＥＬ素子を電流駆動にて動作させる方法について説明する。図５は上記表示素子における１つの画素と１つのソースラインを示す。ここで、５１は画素部であり、ＶＤＤは電源、Ｃｓは蓄積容量、ＭＰ１からＭＰ４はPチャンネル型のＭＯＳトランジスタ、ＥＬは有機ＥＬ素子を示している。また、ＧｎＡはＭＯＳトランジスタＭＰ１およびＭＰ３をオン又はオフさせるための制御信号、ＧｎＢは同様にＭＯＳトランジスタＭＰ４をオン又はオフさせるための制御信号であり、ＭＰ１・ＭＰ３・ＭＰ４はそれぞれのゲートラインを介してゲートドライバに接続されている。また５２はソースライン、５４はソースライン上に存在する抵抗成分Ｒと容量成分Ｃからなる負荷インピーダンス、５３はソースドライバ中の画像信号をセットするための電流源である。ここで、画像データが決定されると、電流源５３にはデータに対応した電流Ｉｄが設定される。
【０００４】
次にＧｎＡが「Ｌ」になるとＭＯＳトランジスタＭＰ１・ＭＰ３がオンとなり、蓄積容量Ｃｓに設定電流Ｉｄに対応した電荷が蓄積される。次に蓄積容量ＣｓによりＭＯＳトランジスタＭＰ２がバイアスされ、ソースライン５２には設定電流Ｉｄと等しい電流Ｉが印加される。次にＧｎＡが「Ｈ」、ＧｎＢが「Ｌ」になると、ＭＰ４がオンとなり、結果的にソースライン電流ＩはＭＰ４を介して有機ＥＬ素子に書き込まれ、設定電流に応じて、有機ＥＬ素子が発光する。
【０００５】
以上のようにして、他のゲートラインに対しても、同様の方法で画像データを書き込んでいく。なお、上記「Ｌ」は、ローレベルを示し、上記「Ｈ」は、ハイレベルを示す。また、上記「オン」は、ＭＯＳトランジスタのドレイン電極・ソース電極間が導通状態であることを示し、上記「オフ」は、ＭＯＳトランジスタのドレイン電極・ソース電極間が非導通状態であることを示す。
【０００６】
【発明が解決しようとする課題】
ここで、有機ＥＬ素子が発光するのに必要な電流は、一般的に数十ｎＡから数μＡ程度と非常に小さい。特に、黒表示の場合、数十ｎＡの精度で画素に電流を書き込むことが必要となる。また、実際ソースライン５２には、負荷インピーダンス５４が存在するため、上記のような小さい電流では、負荷インピーダンス５４の影響により、１水平走査期間内で、十分な電流を画素５１に書き込むことができないといった問題が生じる。
【０００７】
上記問題を解決するためのひとつの方法として、複数本のゲートラインを同時に選択し、ソースラインへの電流を複数倍に増やしてやることにより、負荷インピーダンス５４の影響による書き込み不足を低減させる方法が挙げられる。
【０００８】
次に、図６を参照しながら、上記複数本の駆動を行う方法とそのときの課題について説明する。図６はゲートラインを複数本同時に選択した場合の動作例について説明した図である。ここで、６１・６５は画素部であり、構成、動作については図５で示したものと同様である。また、ＧｎＡ・ＧｎＡ２はそれぞれの画素のＭＯＳトランジスタをオン又はオフさせるための制御信号であり、それぞれのゲートラインを介してゲートドライバに接続されている。また６２はソースライン、６４はソースライン上に存在する抵抗成分Ｒと容量成分Ｃとからなる負荷インピーダンス、６３はソースドライバ中の画像信号をセットするための電流源である。ここで、ＧｎＡとＧｎＡ２を同時に選択することにより、画素６１と画素６５には同時にオンとなり、ソースライン６２の電流は、画素６１と画素６５の各電流の和となる。結果として、上記同時選択本数を増やすことにより、ソースライン６２への充電能力を増加させることができ、上記ソースラインへの電流の書き込み不足を低減することが可能となる。
【０００９】
しかしながら、上記複数本駆動を行う場合、新たに表示むらの課題が発生する。上記表示むらの課題について、図７、図８を参照しながら説明する。図７はゲートのタイミングチャート例を示したものである。ここで、Ｇ１からＧ４及びＥ１からＥ４は各ゲートラインに印加される信号波形を示し、それぞれ図５のＧｎＡ及びＧｎＢに対応している。なお、各波形の論理についてはここでは考慮していない。つまり、Ｇ１からＧ４がソースラインへの書き込みタイミングであり、Ｅ１からＥ４は有機ＥＬ素子を発光させるタイミングである。また、７２は１ライン分に相当する水平走査期間を示す。したがって、ここでは３本の信号を同時に選択させる場合を想定している。ここで、各タイミングにおいて、図７の実線以降では、すべて３本のゲートラインが同時に選択されている。しかし、それ以前のタイミングにおいては１本・２本と同時選択本数が不足している期間７１が存在することがわかる。
【００１０】
上記のように、ゲートラインを複数本同時に選択させて走査した場合、走査開始ラインと走査終了ラインには、同時選択する本数に応じて必ず選択数が不足するラインが存在してしまう。本例では３本のゲートラインを同時選択しようとしているので、走査開始ラインと走査終了ラインには同時選択本数３本から１引いた数、具体的には、それぞれ２本のゲートラインについて、同時選択本数の不足が生じる。前述したように、同時に選択する本数を増やすと、ソースラインへの書き込み不足は低減されるので、反対に、上記２本のゲートラインについてはソースラインへの書き込み量が他のゲートラインとは異なってしまう。結果として図８の８１・８２に示すような表示むらが発生する。
【００１１】
本発明においては、上記ゲートラインを複数本を同時に選択して走査した場合に発生する表示むらを低減し、高品質な表示装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記課題を解決するために、本発明のアクティブマトリクス型表示装置は、
行状に配線した複数のゲートラインと、列状に配線した複数のデータラインと、それらの交差部にマトリクス状に配設される有機EL素子、蓄積容量、及び画素駆動用の薄膜トランジスタを含む画素部と、上記複数のデータラインごとに、画像信号の供給を制御するための複数の電流源を有するソースドライバと、上記複数のゲートラインを制御するゲートドライバからなる。
【００１３】
上記ゲートドライバは、ｎ本の複数のゲートラインを同時に選択走査する期間を有すると共に、少なくとも上記ゲートラインの端部において、画素駆動用の薄膜トランジスタを持った（ｎ−１）本以上のダミーゲートラインを備えている。
【００１４】
また、上記ダミーゲートラインは、少なくとも走査開始ラインの前、走査終了ラインの後のいずれか一方に配置した構成を有する。また、ゲートラインとダミーゲートラインを含めたゲートラインを複数本選択し、順次走査することを特徴としている。
【００１５】
【発明の実施の形態】
以下、図面を参照しながら、実施の形態を説明する。
【００１６】
（実施の形態１）
図１は本発明の実施の形態におけるアクティブマトリクス型表示装置の構成を示したものである。本発明の表示装置は、行状に配線した複数のゲートラインＧ１からＧ２２０と、列状に配線した複数のソースラインＳ１からＳ１９６と、上記ゲートライン及びソースラインの交差部に設けられ、有機ＥＬ素子ＥＬ、蓄積容量Ｃｓ、及び画素駆動用の薄膜トランジスタＴＦＴより構成された画素部１３と、上記複数のデータラインごとに、画像信号の供給を制御するための複数の電流源を有するソースドライバ１２と、上記複数のゲートラインが制御されるゲートドライバ１１とから構成されている。また、ゲートラインＧ１及びＧ２２０の上下には、複数のダミーゲートライン１４、及び１５が設けられる。
【００１７】
なお、有機ＥＬ素子を電流駆動にて動作させる方法については、従来技術と特に変わりはないので、詳細については省略する。
【００１８】
次に、本発明の複数のダミーゲートラインを有した表示装置の動作について、図２・図３を参照しながら説明する。図２は本実施例におけるゲートラインの走査開始時のタイミングチャートを示す。ここで、Ｇ１からＧ３及びＥ１からＥ３は複数のゲートライン信号を示し、それぞれ図５のＧｎＡ及びＧｎＢに対応している。具体的には、Ｇ１からＧ３がソースラインへの書き込みタイミングであり、Ｅ１からＥ３は有機ＥＬ素子を発光させるタイミングとなる。また２３は１ライン分に相当する水平走査期間を示す。従って、本例では３本の信号を同時に選択させた場合を想定している。また、ＧＤ１、ＧＤ２及びＥＤ１、ＥＤ２はダミーゲートラインのタイミングを示す。本例では（同時選択数−１）、つまり２本のダミーゲートラインを有する。
【００１９】
ここで、各タイミングにおいて、図２の実線より前の期間に相当するダミー期間２１では、１本、２本と同時選択本数が不足しているが、図２の実線以降に相当する実走査期間２２では常に３本の同時選択本数が確保できていることがかわる。なお、上記ダミーゲートライン部の画素には、ソースラインの負荷インピーダンスに充電させるＭＯＳトランジスタと蓄積容量のみを用い、有機ＥＬ素子を配置しないことにより、ダミーゲートラインの表示については無視できる。
【００２０】
このように、ゲートの走査開始ラインの前に少なくとも２本のダミーゲートラインを持つことにより、１ライン目から３本同時選択による走査を行うことが可能となり、従来の表示むらの課題を解決することができる。
【００２１】
以上述べたように、本発明の表示装置を用いることにより、上記複数本を同時に選択して駆動した場合においても従来課題であった表示むらを低減し、高品質な表示装置を得ることができる。
【００２２】
（実施の形態２）
次に、本発明の第２の実施例における複数のダミーゲートラインを備える表示装置の動作について、図３を参照しながら説明する。なお、表示装置の構成、及び有機ＥＬ素子の駆動方法については、（実施の形態１）と特に変わりはないので、ここでは省略する。
【００２３】
図３は本実施例におけるゲート走査終了時のタイミングチャートを示す。ここで、Ｇ２１８からＧ２２０及びＥ２１８からＥ２２０はゲートライン信号を示したもので、それぞれ図５のＧｎＡ及びＧｎＢに対応している。具体的には、Ｇ２１８からＧ２２０がソースラインへの書き込みタイミングであり、Ｅ２１８からＥ２２０は有機ＥＬ素子を発光させるタイミングとなる。また３３は１ラインに相当する水平走査期間を示す。したがって、本例では３本の信号を同時に選択させた場合を想定している。また、ＧＤ３、ＧＤ４及びＥＤ３、ＥＤ４はダミーゲートラインのタイミングを示す。本例では（同時選択数−１）、つまり２本のダミーゲートラインを有している。
【００２４】
ここで、各タイミングにおいて、図３の実線以降の期間に相当するダミー期間３２では、１本、２本とそれぞれ同時選択本数が不足しているが、図２の実線以前に相当する実走査期間３１では常に３本の同時選択本数が確保できていることがかわる。なお、上記ダミーゲートライン部の画素には、ソースラインの負荷インピーダンスに充電させるＭＯＳトランジスタと蓄積容量のみを用い、有機ＥＬ素子を配設しないことにより、ダミーゲートラインの表示については無視できる。
【００２５】
このように、ゲート走査終了ラインの後に少なくとも２本のダミーゲートライン配置することにより、２２０ライン目まで３本同時選択による走査を行うことが可能となり、従来の表示むらの課題を解決することができる。
【００２６】
以上述べたように、本発明の表示装置を用いることにより、複数本を同時に選択して駆動した場合においても従来課題であった表示むらを低減し、高品質な表示装置を得ることができる。
【００２７】
【発明の効果】
本発明のアクティブマトリクス型表示装置は、ｎ本の複数のゲートラインを同時に選択走査する期間を有すると共に、少なくとも上記ゲートラインの端部において、画素駆動用の薄膜トランジスタを持った（ｎ−１）本以上のダミーゲートラインを、少なくとも走査開始ラインの前、走査終了ラインの後のいずれか一方に具備し、そしてゲートラインとダミーゲートラインを含めたゲートラインを複数本選択し、順次走査することにより、実際の走査期間において、常に複数本の同時選択による走査を行うことが可能となり、従来の表示むらの課題を解決すると共に、高品質な表示装置を得ることができ、産業的価値が大きい。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるアクティブマトリクス型表示装置の構成図
【図２】本発明の実施の形態１におけるアクティブマトリクス型表示装置のタイミングチャートを示した図
【図３】本発明の実施の形態２におけるアクティブマトリクス型表示装置のタイミングチャートを示した図
【図４】従来のアクティブマトリクス型表示装置の構成図
【図５】従来のアクティブマトリクス型表示装置の画素構成図
【図６】従来のアクティブマトリクス型表示装置の課題を示した図
【図７】従来のアクティブマトリクス型表示装置のタイミングチャートを示した図
【図８】従来のアクティブマトリクス型表示装置の表示課題を示した図
【符号の説明】
１１、４１ ゲートドライバ
１２、４２ ソースドライバ
１３、４３、５１、６１、６５ 画素部
１４、１５ ダミーゲートライン
２１、３２ ダミー期間
２２、３１ 実走査期間
２３、３３、７２ 水平走査期間
５２、６２ ソースライン
５３、６３ 電流源
５４、６４ 負荷インピーダンス
７１ 同時選択数不足期間
８１、８２ 表示むら
Ｇ１からＧ２２０ ゲートライン
Ｓ１からＳ１７６ ソースライン
ＧＤ１からＧＤ４、ＥＤ１からＥＤ４ ダミーゲートライン波形
ＶＤＤ 電源
Ｃｓ 蓄積容量
Ｉｄ データ設定電流
Ｉ ソース電流
ＧｎＡ、ＧｎＡ２、ＧｎＢ ゲート選択信号
ＭＰ１からＭＰ４ ＰチャンネルＭＯＳトランジスタ
ＥＬ 有機ＥＬ素子
【発明の属する技術分野】
本発明はアクティブマトリクス型表示装置に関する。より詳しくは、表示データを電流制御により駆動し、有機ＥＬ素子を発光させるアクティブマトリクス型表示装置の駆動技術に関する。
【０００２】
【従来の技術】
図４を参照して従来のアクティブマトリクス型表示装置の構成を説明する。図４は、従来パネルの回路ブロックの例を示す。従来のアクティブマトリクス型表示装置は、行状に配線した複数のゲートラインＧ１からＧ２２０と、列状に配線した複数のソースラインＳ１からＳ１９６と、上記ゲートライン、及びソースラインの交差部に設けられる有機ＥＬ素子、蓄積容量、及び画素駆動用の薄膜トランジスタＴＦＴより構成された画素部４３と、上記複数のデータラインごとに、画像信号の供給を制御するための複数の電流源を具備したソースドライバ４２と、上記複数のゲートラインを制御するゲートドライバ４１とから構成されている。
【０００３】
次に、図５を参照しながら、有機ＥＬ素子を電流駆動にて動作させる方法について説明する。図５は上記表示素子における１つの画素と１つのソースラインを示す。ここで、５１は画素部であり、ＶＤＤは電源、Ｃｓは蓄積容量、ＭＰ１からＭＰ４はPチャンネル型のＭＯＳトランジスタ、ＥＬは有機ＥＬ素子を示している。また、ＧｎＡはＭＯＳトランジスタＭＰ１およびＭＰ３をオン又はオフさせるための制御信号、ＧｎＢは同様にＭＯＳトランジスタＭＰ４をオン又はオフさせるための制御信号であり、ＭＰ１・ＭＰ３・ＭＰ４はそれぞれのゲートラインを介してゲートドライバに接続されている。また５２はソースライン、５４はソースライン上に存在する抵抗成分Ｒと容量成分Ｃからなる負荷インピーダンス、５３はソースドライバ中の画像信号をセットするための電流源である。ここで、画像データが決定されると、電流源５３にはデータに対応した電流Ｉｄが設定される。
【０００４】
次にＧｎＡが「Ｌ」になるとＭＯＳトランジスタＭＰ１・ＭＰ３がオンとなり、蓄積容量Ｃｓに設定電流Ｉｄに対応した電荷が蓄積される。次に蓄積容量ＣｓによりＭＯＳトランジスタＭＰ２がバイアスされ、ソースライン５２には設定電流Ｉｄと等しい電流Ｉが印加される。次にＧｎＡが「Ｈ」、ＧｎＢが「Ｌ」になると、ＭＰ４がオンとなり、結果的にソースライン電流ＩはＭＰ４を介して有機ＥＬ素子に書き込まれ、設定電流に応じて、有機ＥＬ素子が発光する。
【０００５】
以上のようにして、他のゲートラインに対しても、同様の方法で画像データを書き込んでいく。なお、上記「Ｌ」は、ローレベルを示し、上記「Ｈ」は、ハイレベルを示す。また、上記「オン」は、ＭＯＳトランジスタのドレイン電極・ソース電極間が導通状態であることを示し、上記「オフ」は、ＭＯＳトランジスタのドレイン電極・ソース電極間が非導通状態であることを示す。
【０００６】
【発明が解決しようとする課題】
ここで、有機ＥＬ素子が発光するのに必要な電流は、一般的に数十ｎＡから数μＡ程度と非常に小さい。特に、黒表示の場合、数十ｎＡの精度で画素に電流を書き込むことが必要となる。また、実際ソースライン５２には、負荷インピーダンス５４が存在するため、上記のような小さい電流では、負荷インピーダンス５４の影響により、１水平走査期間内で、十分な電流を画素５１に書き込むことができないといった問題が生じる。
【０００７】
上記問題を解決するためのひとつの方法として、複数本のゲートラインを同時に選択し、ソースラインへの電流を複数倍に増やしてやることにより、負荷インピーダンス５４の影響による書き込み不足を低減させる方法が挙げられる。
【０００８】
次に、図６を参照しながら、上記複数本の駆動を行う方法とそのときの課題について説明する。図６はゲートラインを複数本同時に選択した場合の動作例について説明した図である。ここで、６１・６５は画素部であり、構成、動作については図５で示したものと同様である。また、ＧｎＡ・ＧｎＡ２はそれぞれの画素のＭＯＳトランジスタをオン又はオフさせるための制御信号であり、それぞれのゲートラインを介してゲートドライバに接続されている。また６２はソースライン、６４はソースライン上に存在する抵抗成分Ｒと容量成分Ｃとからなる負荷インピーダンス、６３はソースドライバ中の画像信号をセットするための電流源である。ここで、ＧｎＡとＧｎＡ２を同時に選択することにより、画素６１と画素６５には同時にオンとなり、ソースライン６２の電流は、画素６１と画素６５の各電流の和となる。結果として、上記同時選択本数を増やすことにより、ソースライン６２への充電能力を増加させることができ、上記ソースラインへの電流の書き込み不足を低減することが可能となる。
【０００９】
しかしながら、上記複数本駆動を行う場合、新たに表示むらの課題が発生する。上記表示むらの課題について、図７、図８を参照しながら説明する。図７はゲートのタイミングチャート例を示したものである。ここで、Ｇ１からＧ４及びＥ１からＥ４は各ゲートラインに印加される信号波形を示し、それぞれ図５のＧｎＡ及びＧｎＢに対応している。なお、各波形の論理についてはここでは考慮していない。つまり、Ｇ１からＧ４がソースラインへの書き込みタイミングであり、Ｅ１からＥ４は有機ＥＬ素子を発光させるタイミングである。また、７２は１ライン分に相当する水平走査期間を示す。したがって、ここでは３本の信号を同時に選択させる場合を想定している。ここで、各タイミングにおいて、図７の実線以降では、すべて３本のゲートラインが同時に選択されている。しかし、それ以前のタイミングにおいては１本・２本と同時選択本数が不足している期間７１が存在することがわかる。
【００１０】
上記のように、ゲートラインを複数本同時に選択させて走査した場合、走査開始ラインと走査終了ラインには、同時選択する本数に応じて必ず選択数が不足するラインが存在してしまう。本例では３本のゲートラインを同時選択しようとしているので、走査開始ラインと走査終了ラインには同時選択本数３本から１引いた数、具体的には、それぞれ２本のゲートラインについて、同時選択本数の不足が生じる。前述したように、同時に選択する本数を増やすと、ソースラインへの書き込み不足は低減されるので、反対に、上記２本のゲートラインについてはソースラインへの書き込み量が他のゲートラインとは異なってしまう。結果として図８の８１・８２に示すような表示むらが発生する。
【００１１】
本発明においては、上記ゲートラインを複数本を同時に選択して走査した場合に発生する表示むらを低減し、高品質な表示装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記課題を解決するために、本発明のアクティブマトリクス型表示装置は、
行状に配線した複数のゲートラインと、列状に配線した複数のデータラインと、それらの交差部にマトリクス状に配設される有機EL素子、蓄積容量、及び画素駆動用の薄膜トランジスタを含む画素部と、上記複数のデータラインごとに、画像信号の供給を制御するための複数の電流源を有するソースドライバと、上記複数のゲートラインを制御するゲートドライバからなる。
【００１３】
上記ゲートドライバは、ｎ本の複数のゲートラインを同時に選択走査する期間を有すると共に、少なくとも上記ゲートラインの端部において、画素駆動用の薄膜トランジスタを持った（ｎ−１）本以上のダミーゲートラインを備えている。
【００１４】
また、上記ダミーゲートラインは、少なくとも走査開始ラインの前、走査終了ラインの後のいずれか一方に配置した構成を有する。また、ゲートラインとダミーゲートラインを含めたゲートラインを複数本選択し、順次走査することを特徴としている。
【００１５】
【発明の実施の形態】
以下、図面を参照しながら、実施の形態を説明する。
【００１６】
（実施の形態１）
図１は本発明の実施の形態におけるアクティブマトリクス型表示装置の構成を示したものである。本発明の表示装置は、行状に配線した複数のゲートラインＧ１からＧ２２０と、列状に配線した複数のソースラインＳ１からＳ１９６と、上記ゲートライン及びソースラインの交差部に設けられ、有機ＥＬ素子ＥＬ、蓄積容量Ｃｓ、及び画素駆動用の薄膜トランジスタＴＦＴより構成された画素部１３と、上記複数のデータラインごとに、画像信号の供給を制御するための複数の電流源を有するソースドライバ１２と、上記複数のゲートラインが制御されるゲートドライバ１１とから構成されている。また、ゲートラインＧ１及びＧ２２０の上下には、複数のダミーゲートライン１４、及び１５が設けられる。
【００１７】
なお、有機ＥＬ素子を電流駆動にて動作させる方法については、従来技術と特に変わりはないので、詳細については省略する。
【００１８】
次に、本発明の複数のダミーゲートラインを有した表示装置の動作について、図２・図３を参照しながら説明する。図２は本実施例におけるゲートラインの走査開始時のタイミングチャートを示す。ここで、Ｇ１からＧ３及びＥ１からＥ３は複数のゲートライン信号を示し、それぞれ図５のＧｎＡ及びＧｎＢに対応している。具体的には、Ｇ１からＧ３がソースラインへの書き込みタイミングであり、Ｅ１からＥ３は有機ＥＬ素子を発光させるタイミングとなる。また２３は１ライン分に相当する水平走査期間を示す。従って、本例では３本の信号を同時に選択させた場合を想定している。また、ＧＤ１、ＧＤ２及びＥＤ１、ＥＤ２はダミーゲートラインのタイミングを示す。本例では（同時選択数−１）、つまり２本のダミーゲートラインを有する。
【００１９】
ここで、各タイミングにおいて、図２の実線より前の期間に相当するダミー期間２１では、１本、２本と同時選択本数が不足しているが、図２の実線以降に相当する実走査期間２２では常に３本の同時選択本数が確保できていることがかわる。なお、上記ダミーゲートライン部の画素には、ソースラインの負荷インピーダンスに充電させるＭＯＳトランジスタと蓄積容量のみを用い、有機ＥＬ素子を配置しないことにより、ダミーゲートラインの表示については無視できる。
【００２０】
このように、ゲートの走査開始ラインの前に少なくとも２本のダミーゲートラインを持つことにより、１ライン目から３本同時選択による走査を行うことが可能となり、従来の表示むらの課題を解決することができる。
【００２１】
以上述べたように、本発明の表示装置を用いることにより、上記複数本を同時に選択して駆動した場合においても従来課題であった表示むらを低減し、高品質な表示装置を得ることができる。
【００２２】
（実施の形態２）
次に、本発明の第２の実施例における複数のダミーゲートラインを備える表示装置の動作について、図３を参照しながら説明する。なお、表示装置の構成、及び有機ＥＬ素子の駆動方法については、（実施の形態１）と特に変わりはないので、ここでは省略する。
【００２３】
図３は本実施例におけるゲート走査終了時のタイミングチャートを示す。ここで、Ｇ２１８からＧ２２０及びＥ２１８からＥ２２０はゲートライン信号を示したもので、それぞれ図５のＧｎＡ及びＧｎＢに対応している。具体的には、Ｇ２１８からＧ２２０がソースラインへの書き込みタイミングであり、Ｅ２１８からＥ２２０は有機ＥＬ素子を発光させるタイミングとなる。また３３は１ラインに相当する水平走査期間を示す。したがって、本例では３本の信号を同時に選択させた場合を想定している。また、ＧＤ３、ＧＤ４及びＥＤ３、ＥＤ４はダミーゲートラインのタイミングを示す。本例では（同時選択数−１）、つまり２本のダミーゲートラインを有している。
【００２４】
ここで、各タイミングにおいて、図３の実線以降の期間に相当するダミー期間３２では、１本、２本とそれぞれ同時選択本数が不足しているが、図２の実線以前に相当する実走査期間３１では常に３本の同時選択本数が確保できていることがかわる。なお、上記ダミーゲートライン部の画素には、ソースラインの負荷インピーダンスに充電させるＭＯＳトランジスタと蓄積容量のみを用い、有機ＥＬ素子を配設しないことにより、ダミーゲートラインの表示については無視できる。
【００２５】
このように、ゲート走査終了ラインの後に少なくとも２本のダミーゲートライン配置することにより、２２０ライン目まで３本同時選択による走査を行うことが可能となり、従来の表示むらの課題を解決することができる。
【００２６】
以上述べたように、本発明の表示装置を用いることにより、複数本を同時に選択して駆動した場合においても従来課題であった表示むらを低減し、高品質な表示装置を得ることができる。
【００２７】
【発明の効果】
本発明のアクティブマトリクス型表示装置は、ｎ本の複数のゲートラインを同時に選択走査する期間を有すると共に、少なくとも上記ゲートラインの端部において、画素駆動用の薄膜トランジスタを持った（ｎ−１）本以上のダミーゲートラインを、少なくとも走査開始ラインの前、走査終了ラインの後のいずれか一方に具備し、そしてゲートラインとダミーゲートラインを含めたゲートラインを複数本選択し、順次走査することにより、実際の走査期間において、常に複数本の同時選択による走査を行うことが可能となり、従来の表示むらの課題を解決すると共に、高品質な表示装置を得ることができ、産業的価値が大きい。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるアクティブマトリクス型表示装置の構成図
【図２】本発明の実施の形態１におけるアクティブマトリクス型表示装置のタイミングチャートを示した図
【図３】本発明の実施の形態２におけるアクティブマトリクス型表示装置のタイミングチャートを示した図
【図４】従来のアクティブマトリクス型表示装置の構成図
【図５】従来のアクティブマトリクス型表示装置の画素構成図
【図６】従来のアクティブマトリクス型表示装置の課題を示した図
【図７】従来のアクティブマトリクス型表示装置のタイミングチャートを示した図
【図８】従来のアクティブマトリクス型表示装置の表示課題を示した図
【符号の説明】
１１、４１ ゲートドライバ
１２、４２ ソースドライバ
１３、４３、５１、６１、６５ 画素部
１４、１５ ダミーゲートライン
２１、３２ ダミー期間
２２、３１ 実走査期間
２３、３３、７２ 水平走査期間
５２、６２ ソースライン
５３、６３ 電流源
５４、６４ 負荷インピーダンス
７１ 同時選択数不足期間
８１、８２ 表示むら
Ｇ１からＧ２２０ ゲートライン
Ｓ１からＳ１７６ ソースライン
ＧＤ１からＧＤ４、ＥＤ１からＥＤ４ ダミーゲートライン波形
ＶＤＤ 電源
Ｃｓ 蓄積容量
Ｉｄ データ設定電流
Ｉ ソース電流
ＧｎＡ、ＧｎＡ２、ＧｎＢ ゲート選択信号
ＭＰ１からＭＰ４ ＰチャンネルＭＯＳトランジスタ
ＥＬ 有機ＥＬ素子
Claims (3)
- 行状に配設される複数のゲートラインと、列状に配設される複数のデータラインと、それらの交差部にマトリクス状に配設される有機EL素子、蓄積容量、及び画素駆動用の薄膜トランジスタを含む画素部と、前記複数のデータラインごとに画像信号の供給を制御するための複数の電流源を有するソースドライバと、前記複数のゲートラインを制御するゲートドライバとからなり、
前記ゲートドライバは、ｎ本の複数のゲートラインを同時に選択走査する期間を有すると共に、少なくとも前記ゲートラインの端部にて、画素駆動用の薄膜トランジスタを持った（ｎ−１）本以上のダミーゲートラインが備えられることを特徴とするアクティブマトリクス型表示装置。 - ダミーゲートラインは、前記ゲートラインの走査方向に対応し、少なくとも走査開始ラインの前、走査終了ラインの後のいずれか一方に備えられることを特徴とする請求項１記載のアクティブマトリクス型表示装置。
- 請求項１記載のアクティブマトリクス型表示装置において、
ゲートラインとダミーゲートラインを含めたゲートラインを複数本選択され、順次走査されることを特徴とするアクティブマトリクス型表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001354495A JP3870763B2 (ja) | 2001-11-20 | 2001-11-20 | アクティブマトリクス型表示装置、及びその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001354495A JP3870763B2 (ja) | 2001-11-20 | 2001-11-20 | アクティブマトリクス型表示装置、及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003157049A JP2003157049A (ja) | 2003-05-30 |
| JP3870763B2 true JP3870763B2 (ja) | 2007-01-24 |
Family
ID=19166346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001354495A Expired - Lifetime JP3870763B2 (ja) | 2001-11-20 | 2001-11-20 | アクティブマトリクス型表示装置、及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3870763B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9437166B2 (en) | 2011-08-08 | 2016-09-06 | Samsung Display Co., Ltd. | Bi-directional driving scan driver |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8035626B2 (en) | 2002-11-29 | 2011-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Current driving circuit and display device using the current driving circuit |
| CN1754316B (zh) | 2003-02-28 | 2011-07-13 | 株式会社半导体能源研究所 | 半导体装置及其驱动方法 |
| US7453427B2 (en) | 2003-05-09 | 2008-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| US8378939B2 (en) | 2003-07-11 | 2013-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8085226B2 (en) | 2003-08-15 | 2011-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR20050041665A (ko) | 2003-10-31 | 2005-05-04 | 삼성에스디아이 주식회사 | 화상 표시 장치 및 그 구동 방법 |
| KR100599724B1 (ko) | 2003-11-20 | 2006-07-12 | 삼성에스디아이 주식회사 | 표시 패널, 이를 이용한 발광 표시 장치 및 그 구동 방법 |
| KR100578793B1 (ko) | 2003-11-26 | 2006-05-11 | 삼성에스디아이 주식회사 | 발광 표시 장치 및 그 구동 방법 |
| JP4517387B2 (ja) * | 2004-09-14 | 2010-08-04 | カシオ計算機株式会社 | 表示駆動装置及び表示装置並びにその駆動制御方法 |
| KR101232147B1 (ko) | 2005-06-30 | 2013-02-12 | 엘지디스플레이 주식회사 | 액정표시장치 및 이의 구동방법 |
| KR100656842B1 (ko) | 2005-11-17 | 2006-12-14 | 엘지전자 주식회사 | 유기 전계 발광 소자 및 이를 구동하는 방법 |
| JP4329868B2 (ja) * | 2008-04-14 | 2009-09-09 | カシオ計算機株式会社 | 表示装置 |
| JP4535198B2 (ja) * | 2009-07-15 | 2010-09-01 | カシオ計算機株式会社 | 表示駆動装置及び表示装置 |
| JP5870707B2 (ja) * | 2012-01-23 | 2016-03-01 | 株式会社Ｊｖｃケンウッド | 液晶表示装置 |
| KR101901254B1 (ko) | 2012-03-27 | 2018-09-27 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
| KR102191648B1 (ko) * | 2014-11-14 | 2020-12-16 | 엘지디스플레이 주식회사 | 표시장치 및 그 제조방법 |
| CN115000147B (zh) * | 2022-08-01 | 2023-01-06 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
-
2001
- 2001-11-20 JP JP2001354495A patent/JP3870763B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9437166B2 (en) | 2011-08-08 | 2016-09-06 | Samsung Display Co., Ltd. | Bi-directional driving scan driver |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003157049A (ja) | 2003-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3870763B2 (ja) | アクティブマトリクス型表示装置、及びその駆動方法 | |
| CN101140731B (zh) | 图像显示器 | |
| US8405583B2 (en) | Organic EL display device and control method thereof | |
| JP3832415B2 (ja) | アクティブマトリクス型表示装置 | |
| US7944414B2 (en) | Display drive apparatus in which display pixels in a plurality of specific rows are set in a selected state with periods at least overlapping each other, and gradation current is supplied to the display pixels during the selected state, and display apparatus | |
| US8791883B2 (en) | Organic EL display device and control method thereof | |
| US8552655B2 (en) | Image display apparatus | |
| CN102549646B (zh) | 显示装置及其驱动方法 | |
| CN105702206A (zh) | 一种像素矩阵的外围补偿系统及其方法、显示系统 | |
| JP2005134435A (ja) | 画像表示装置 | |
| CN109637453B (zh) | 显示面板及其驱动方法、显示装置 | |
| CN101251978A (zh) | 显示装置和其驱动方法 | |
| JP3800831B2 (ja) | 表示装置及び電子機器 | |
| JP4210830B2 (ja) | 電流駆動回路および画像表示装置 | |
| JP2008242489A (ja) | 電流源回路 | |
| CN105206224B (zh) | 一种具有反馈通道的显示系统 | |
| JP3863418B2 (ja) | Ｅｌ表示装置 | |
| CN112289258B (zh) | 像素电路的驱动方法、像素电路和显示面板 | |
| US20100091005A1 (en) | Active matrix display device | |
| US20040233142A1 (en) | Display device | |
| KR100679578B1 (ko) | 액티브 매트릭스형 표시 장치 | |
| JP2004341023A (ja) | アクティブマトリクス型表示装置 | |
| JP3988793B2 (ja) | アクティブマトリクス型表示装置の駆動方法およびアクティブマトリクス型表示装置 | |
| KR20050014637A (ko) | 화상 표시 장치 | |
| US20040207579A1 (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041117 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060914 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061009 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3870763 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |