CN109637453B - 显示面板及其驱动方法、显示装置 - Google Patents

Abstract

本发明公开了一种显示面板及其驱动方法、显示装置，显示面板包括多个像素单元、多条参考信号线和多条数据信号线，第i列像素单元与第i+1列像素单元共用一条参考信号线，第i+1列像素单元与第i+2列像素单元共用一条数据信号线；其中，i为奇数或者i为偶数；在感测模式下，参考信号线用于以时分方式输出对应的像素单元生成的感测信号，感测信号包含像素单元中驱动模块的阈值电压；在显示模式下，数据信号线用于根据感测信号向对应的像素单元写入数据信号，参考信号线用于向对应的像素单元写入参考信号。通过本发明的技术方案，在实现了对驱动模块的阈值电压补偿的同时，减少了显示面板中数据信号线与参考信号线的总数量，提高了显示面板的集成度。

Description

显示面板及其驱动方法、显示装置

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种显示面板及其驱动方法、显示装置。

背景技术

有机发光显示装置一般包含有若干个像素单元，每个像素单元包括像素电路，现有技术采用的结构最简单的像素电路为2T1C结构，即像素电路中包括两个晶体管和一个存储电容，其中一个晶体管为开关晶体管，另一个晶体管为驱动像素单元中有机发光结构发光的驱动晶体管。驱动晶体管产生的驱动电流与驱动晶体管的阈值电压相关，驱动晶体管的阈值电压由于长时间处于偏压状态会发生漂移，影响驱动晶体管产生的驱动电流的大小，造成有机发光显示面板存在显示不均匀的问题。

针对上述问题，目前可以采用nT1C的像素电路实现对驱动晶体管阈值电压的补偿，使得驱动晶体管产生的驱动电流与驱动晶体管的阈值电压无关，但是这种像素电路设计使得每个像素单元需对应设置一条数据信号线和一条参考信号线，这无疑增加了显示面板中数据信号线与参考信号线的数量总和，即增加了显示面板中所有像素单元对应的信号线的数量总和，不利于显示面板集成度的提高。

发明内容

有鉴于此，本发明提供一种显示面板及其驱动方法、显示装置，在实现了对驱动模块的阈值电压补偿，提高了显示面板的显示均一性的同时，减少了显示面板中数据信号线与参考信号线的总数量，进而减少了驱动显示面板的通道数，提高了显示面板的集成度。

第一方面，本发明实施例提供了一种显示面板，包括：

多个像素单元、多条参考信号线和多条数据信号线，第i列像素单元与第i+1列像素单元共用一条所述参考信号线，第i+1列像素单元与第i+2列像素单元共用一条所述数据信号线；其中，i为奇数，或者，i为偶数；

在感测模式下，所述参考信号线用于以时分方式输出对应的所述像素单元生成的感测信号，所述感测信号包含所述像素单元中驱动模块的阈值电压；

在显示模式下，所述数据信号线用于根据所述感测信号向对应的所述像素单元写入数据信号，所述参考信号线用于向对应的所述像素单元写入参考信号。

第二方面，本发明实施例还提供了一种如第一方面所述的显示面板的驱动方法，包括：

在感测模式下，以时分方式通过参考信号线获取对应的像素单元生成的感测信号；

在显示模式下，根据所述感测信号调节通过数据信号线向对应的像素单元写入的数据信号。

第三方面，本发明实施例还提供了一种显示装置，包括第一方面所述的显示面板。

本发明实施例提供了一种显示面板及其驱动方法、显示装置，显示面板包括多个像素单元、多条参考信号线和多条数据信号线，设置第i列像素单元与第i+1列像素单元共用一条参考信号线，第i+1列像素单元与第i+2列像素单元共用一条数据信号线，i为奇数或者i为偶数，设置在感测模式下，参考信号线用于以时分方式输出对应的像素单元生成的感测信号，感测信号包含像素单元中驱动模块的阈值电压，在显示模式下，数据信号线用于根据感测信号向对应的像素单元写入数据信号，参考信号线用于向对应的像素单元写入参考信号，在实现了对驱动模块的阈值电压补偿，提高了显示面板的显示均一性的同时，减少了显示面板中数据信号线与参考信号线的总数量，进而减少了驱动显示面板的通道数，提高了显示面板的集成度。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1为本发明实施例提供的一种显示面板的结构示意图；

图2为本发明实施例提供的一种像素驱动电路的电路结构示意图；

图3为本发明实施例提供的一种显示面板驱动方法的流程示意图；

图4为本发明实施例提供的一种显示面板的感测驱动时序图；

图5为本发明实施例提供的一种显示面板的显示驱动时序图；

图6为本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。贯穿本说明书中，相同或相似的附图标号代表相同或相似的结构、元件或流程。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

本发明实施例提供了一种显示面板，包括多个像素单元、多条参考信号线和多条数据信号线，第i列像素单元与第i+1列像素单元共用一条参考信号线，第i+1列像素单元与第i+2列像素单元共用一条数据信号线；其中，i为奇数，或者，i为偶数。在感测模式下，参考信号线用于以时分方式输出对应的像素单元生成的感测信号，感测信号包含像素单元中驱动模块的阈值电压；在显示模式下，数据信号线用于根据感测信号向对应的像素单元写入数据信号，参考信号线用于向对应的像素单元写入参考信号。

目前为了解决驱动晶体管阈值电压漂移导致的显示面板存在的显示不均一的问题，可以采用nT1C的像素电路实现对驱动晶体管阈值电压的补偿，使得驱动晶体管产生的驱动电流与驱动晶体管的阈值电压无关，但是这种像素电路设计使得每个像素单元需对应设置一条数据信号线和一条参考信号线，这无疑增加了显示面板中数据信号线与参考信号线的数量总和，即增加了显示面板中所有像素单元对应的信号线的数量总和，不利于显示面板集成度的提高。

本发明实施例设置显示面板包括多个像素单元、多条参考信号线和多条数据信号线，设置第i列像素单元与第i+1列像素单元共用一条参考信号线，第i+1列像素单元与第i+2列像素单元共用一条数据信号线，i为奇数或者i为偶数，设置在感测模式下，参考信号线用于以时分方式输出对应的像素单元生成的感测信号，感测信号包含像素单元中驱动模块的阈值电压，在显示模式下，数据信号线用于根据感测信号向对应的像素单元写入数据信号，参考信号线用于向对应的像素单元写入参考信号，在实现了对驱动模块的阈值电压补偿，提高了显示面板的显示均一性的同时，减少了显示面板中数据信号线与参考信号线的总数量，进而减少了驱动显示面板的通道数，提高了显示面板的集成度。

以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明实施例提供的一种显示面板的结构示意图。如图1所示，显示面板包括多个像素单元1、多条参考信号线2和多条数据信号线3，第i列像素单元1与第i+1列像素单元1共用一条参考信号线2，第i+1列像素单元1与第i+2列像素单元1共用一条数据信号线3。示例性地，可以设置i为奇数，即可以设置第一列像素单元1和第二列像素单元1共用一条参考信号线2，第二列像素单元1与第三列像素单元1共用一条数据信号线3，依此重复。也可以设置i为偶数，即可以设置第二列像素单元1与第三列像素单元1共用一条参考信号线2，第一列像素单元1与第二列像素单元1共用一条数据信号线3，依此重复。本发明实施例对此不作限定，图1以i为奇数为例对显示面板中像素单元1的连接关系进行了说明。

如图1所示，在感测模式下，参考信号线2用于以时分方式输出对应的像素单元1生成的感测信号，感测信号包含像素单元1中驱动模块41的阈值电压，例如参考信号线21以时分方式输出一行像素单元1中的第一列像素单元1和第二列像素单元1生成的感测信号，即参考信号线21在不同时段输出一行像素单元1中的第一列像素单元1和第二列像素单元1生成的感测信号。在显示模式下，数据信号线3用于根据感测信号向对应的像素单元1写入数据信号，参考信号线2用于向对应的像素单元1写入参考信号。

显示面板中包括扫描驱动模块和数据驱动模块，扫描驱动模块通过相应端口与对应的扫描信号线S电连接并向对应的扫描信号线S输出扫描信号，数据驱动模块通过相应的端口与对应的数据信号线3电连接向对应的数据信号线3输出数据信号，数据驱动模块还可以通过相应的端口与参考信号线2电连接，参考信号线2分时复用为传输参考信号的信号线以及传输包含有驱动模块阈值电压的感测信号的信号线。在感测模式下，参考信号线2以时分方式输出对应的像素单元1生成的感测信号，感测信号包含像素单元1中驱动模块41的阈值电压，可以将获取的包含有像素单元1中驱动模块41的阈值电压的感测信号存储在数据驱动模块的存储器中，在显示模式下，数据信号线3根据感测信号向对应的像素单元1写入数据信号，此时数据驱动模块41可以根据之前存储的包含有像素单元1中驱动模块41的阈值电压的感测信号调节通过数据信号线3向对应的像素单元1写入的数据信号，利用数据信号补偿驱动模块41的阈值电压，以使流经驱动模块41的电流不受驱动模块41阈值电压的影响。

现有技术的显示面板中每个像素单元1需对应设置一条数据信号线和一条参考信号线，即n个像素单元1对应设置的数据信号线与参考信号线的数量总和为2n，本发明实施例通过设置显示面板中的第i列像素单元1与第i+1列像素单元1共用一条参考信号线2，第i+1列像素单元1与第i+2列像素单元1共用一条数据信号线3，在感测模式下，参考信号线2以时分方式输出对应的像素单元1生成的感测信号，感测信号包含像素单元1中驱动模块41的阈值电压。在显示模式下，数据信号线3根据感测信号向对应的像素单元1写入数据信号，参考信号线2向对应的像素单元1写入参考信号，在实现了对驱动模块41的阈值电压补偿，提高了显示面板的显示均一性的同时，使得n个像素单元1对应设置的数据信号线3与参考信号线2的数量总和为n，减少了显示面板中数据信号线3与参考信号线2的总数量，进而减少了驱动显示面板的通道数，提高了显示面板的集成度。

可选地，如图1所示，显示面板还可以包括多条扫描信号线S，每行像素单元1对应设置有两条扫描信号线S，每两列像素单元1与扫描信号线S的连接关系周期性重复。具体地，图1中每行像素单元1对应设置有两条扫描信号线S，例如第一行像素单元1对应设置有SO1和SE1两条扫描信号线，第二行像素单元1对应设置有SO2和SE2两条扫描信号线，以此类推。需要说明的是，这里所说的每行像素单元1对应设置有两条扫描信号线S并非限定每行像素单元1仅与两条扫描信号线S电连接，而是指从像素单元1和扫描信号线S的物理位置排列规律来看，每行像素单元1对应设置有两条扫描信号线S。另外，所有奇数列像素单元1与扫描信号线S的连接方式相同，所有偶数列像素单元1与扫描信号线S的连接方式相同，即每两列像素单元1与扫描信号线S的连接关系周期性重复，这里的每两列像素单元1可以包括在前的一列奇数列像素单元1和在后的一列偶数列像素单元1，也可以包括在前的一列偶数列像素单元1和在后的一列奇数列像素单元1，本发明实施例对此不作限定。

可选地，如图1所示，每行像素单元1对应设置的两条扫描信号线S分别为第一扫描信号线SO和第二扫描信号线SE，一行像素单元1中，与扫描信号线S的连接关系周期性重复的两列像素单元1中的一列像素单元1由该行像素单元1对应的第一扫描信号线SO控制数据信号的写入，由该行像素单元1对应的第二扫描信号线SE控制参考信号的写入；一行像素单元1中，与扫描信号线S的连接关系周期性重复的两列像素单元1中的另一列像素单元1由该行像素单元1对应的第二扫描信号线SE控制数据信号的写入，由相邻下一行像素单元1对应的第一扫描信号线SO控制参考信号的写入。

具体地，如图1所示，第一行像素单元1对应的第一扫描信号线SO为SO1，第二扫描信号线SE为SE1，第二行像素单元1对应的第一扫描信号线SO为SO2，第二扫描信号线SE为SE2，以此类推。以第一行像素单元1中的第一个像素单元1和第二个像素单元1为例，第一个像素单元1由第一扫描信号线SO1控制数据信号的写入，由第二扫描信号线SE1控制参考信号的写入，第二个像素单元1由第二扫描信号线SE1控制数据信号的写入，由相邻的下一行像素单元1对应的第一扫描信号线SO2控制参考信号的写入，即由第二行像素单元1对应的第一扫描信号线SO2控制参考信号的写入。

具体地，通过设置一行像素单元1中，与扫描信号线S的连接关系周期性重复的两列像素单元1中的一列像素单元1由该行像素单元1对应的第一扫描信号线SO控制数据信号的写入，由该行像素单元1对应的第二扫描信号线SE控制参考信号的写入；一行像素单元1中，与扫描信号线S的连接关系周期性重复的两列像素单元1中的另一列像素单元1由该行像素单元1对应的第二扫描信号线SE控制数据信号的写入，由相邻下一行像素单元1对应的第一扫描信号线SO控制参考信号的写入，即设置一行像素单元1既要与该行对应的扫描信号线S电连接，又要与下一行像素单元1对应的扫描信号线S电连接，这样就为通过设置第i列像素单元与第i+1列像素单元共用一条参考信号线2，第i+1列像素单元与第i+2列像素单元共用一条数据信号线3，调节各扫描信号线S、数据信号线3和参考信号线2上信号的传输时序以实现对不同像素单元1的驱动模块41的阈值电压的感测和显示驱动，进而在实现对驱动模块41的阈值电压补偿，提高显示面板显示均一性的同时，减少显示面板中数据信号线3与参考信号线2的总数量提供了基础。

图2为本发明实施例提供的一种像素驱动电路的电路结构示意图。结合图1和图2，可以设置每个像素单元1包括像素驱动电路4和有机发光结构5，每个像素驱动电路4包括驱动模块41、感测模块42、数据写入模块43和存储模块44，驱动模块41用于向有机发光结构5提供驱动电流，有机发光结构5用于响应驱动电流发光。感测模块42用于在感测模式下输出包含驱动模块41阈值电压的感测信号，以及用于在显示模式下向有机发光结构5的第一电极51写入参考信号。数据写入模块43用于根据感测信号向驱动模块41的控制端，即图2中的第一节点N1写入数据信号。存储模块44用于维持发光阶段驱动模块41的控制端与第二端，即第一节点N1与第二节点N2之间的电压。

可选地，结合图1和图2，可以设置驱动模块41包括驱动晶体管T1，数据写入模块43包括第二晶体管T2，感测模块42包括第三晶体管T3，存储模块44包括存储电容C1。驱动晶体管T1的第一极b2与第一电源信号输入端PVDD电连接，第二极b3与有机发光结构5的第一电极51电连接，有机发光结构5的第二电极52与第二电源信号输入端PVEE电连接。第二晶体管T2的栅极b1与第一扫描信号输入端S1电连接，第一极b2与数据信号输入端Data电连接，第二极b3与驱动晶体管T1的栅极b1电连接。第三晶体管T3的栅极b1与第二扫描信号输入端S2电连接，第一极b2与参考信号输入端Ref电连接，第二极b3与驱动晶体管T1的第二极b3电连接。存储电容的第一极d1与驱动晶体管T1的栅极b1电连接，第二极d2与驱动晶体管T1的第二极b3电连接。

具体地，结合图1和图2，像素驱动电路4中的第二晶体管T2的栅极b1与第一扫描信号输入端S1电连接，这里的第一扫描信号输入端S1与第一扫描信号线SO和第二扫描信号线SE并无名称上的限定关系，奇数列像素单元1中的第二晶体管T2的栅极b1与对应的第一扫描信号线SO电连接，则其对应的第一扫描信号输入端S1接入第一扫描信号线SO，偶数列像素单元1中的第二晶体管T2的栅极b1与对应的第二扫描信号线SE电连接，则其对应的第一扫描信号输入端S1接入第二扫描信号线SE。同样的，像素驱动电路4中的第三晶体管T3的栅极b1与第二扫描信号输入端S2电连接，这里的第二扫描信号输入端S2与第一扫描信号线SO和第二扫描信号线SE并无名称上的限定关系，奇数列像素单元1中的第三晶体管T3的栅极b1与对应的第二扫描信号线SE电连接，则其对应的第二扫描信号输入端S2接入第二扫描信号线SE，偶数列像素单元1中的第三晶体管T3的栅极b1与下一行像素单元1对应的第一扫描信号线SO电连接，则其对应的第二扫描信号输入端S2接入下一行像素单元1对应的第一扫描信号线SO。

结合图1和图2，由上述描述可以得出，与像素单元1的数据写入模块43电连接的扫描信号线S控制该像素单元1的数据信号的写入，与像素单元1的感测模块42电连接的扫描信号线S控制该像素单元1的参考信号的写入。

本发明实施例还提供了一种上述实施例显示面板的驱动方法，图3为本发明实施例提供的一种显示面板驱动方法的流程示意图。如图3所示，显示面板的驱动方法包括：

S110、在感测模式下，以时分方式通过参考信号线获取对应的像素单元生成的感测信号。

图4为本发明实施例提供的一种显示面板的感测驱动时序图。结合图1至图4，一行像素单元1对应的感测时段包括两个时分感测时段a。在一个时分感测时段a，获取一行像素单元1中的奇数列像素单元1生成的感测信号，在另一个时分感测时段a，获取一行像素单元1中的偶数列像素单元1生成的感测信号。

可选地，结合图1至图4，在一个时分感测时段a，获取一行像素单元1中的奇数列像素单元1生成的感测信号，可以控制一行像素单元1中的奇数列像素单元1中的感测模块42在该时分感测时段a的部分时段开启，控制一行像素单元1中的偶数列像素单元1中的感测模块42在该时分感测时段a关闭。在另一个时分感测时段a，获取一行像素单元1中的偶数列像素单元1生成的感测信号，可以控制一行像素单元1中的偶数列像素单元1中的感测模块42在该时分感测时段a的部分时段开启，控制一行像素单元1中的奇数列像素单元1中的感测模块42在该时分感测时段a关闭。

可选地，结合图1至图4，一行像素单元1对应一个时分感测时段a包括感测列像素单元1和非感测列像素单元1，参考信号线2用于在感测模式下输出感测列像素单元1生成的感测信号，每个时分感测时段a包括初始化时段A、放电侦测时段C、复位时段D和采样时段E，下面结合图1至图4，以感测列像素单元1为奇数列像素单元1，非感测列像素单元1为偶数列像素单元1，像素单元1中的晶体管均为N型晶体管为例，对显示面板的感测工作原理进行具体说明：

在初始化时段A，控制感测列像素单元1的数据写入模块43和感测模块42均开启，控制非感测列像素单元1的数据写入模块43开启，感测模块42关闭，向参考信号线2写入参考信号，向数据信号线3写入数据信号。

具体地，结合图1至图4，SO[i]表示第i行像素单元1对应的第一扫描信号线SO1上的扫描信号，SO[i+1]表示第i+1行像素单元1对应的第一扫描信号线SO2上的扫描信号，SE[i]表示第i行像素单元1对应的第二扫描信号线SE1上的扫描信号，SE[i+1]表示第i+1行像素单元1对应的第二扫描信号线SE2上的扫描信号，Data[n]表示第n条数据信号线3上传输的数据信号，REF[n]表示第n条参考信号线2上传输的参考信号。

结合图1至图4，在初始化时段A，对于第i行奇数列像素单元1，控制第二晶体管T2和第三晶体管T3均导通，对应的数据信号线3通过第二晶体管T2将数据信号写入对应的第一节点N1，O[i]表示在控制第i行像素单元1时，数据信号线3传输的数据信号Data为非黑态数据信号，以此类推，O[i+1]则表示在控制第i+1行像素单元1时，数据信号线3传输的数据信号Data为非黑态数据信号。此时参考信号线2作为传输参考信号的信号线，对应的参考信号线2通过第三晶体管T3将参考信号写入对应的第二节点N2，参考信号的电平值为Vref，数据信号的电平值与参考信号的电平值之差大于驱动晶体管T1的阈值电压Vth，驱动晶体管T1导通。同时，对于第i行偶数列像素单元1，控制第二晶体管T2导通，第三晶体管T3关闭，对应的数据信号线3通过第二晶体管T2将数据信号写入对应的第一节点N1，由于第三晶体管T3关闭，因此第i行偶数列像素单元1与对应的参考信号线2断开连接。

在放电侦测时段C，控制感测列像素单元1的数据写入模块43和感测模块42均开启，控制非感测列像素单元1的数据写入模块43开启，感测模块42关闭，参考信号线2输出对应的像素单元1生成的感测信号。

具体地，结合图1至图4，在放电侦测时段C，对于第i行奇数列像素单元1，控制第二晶体管T2和第三晶体管T3均导通，对应的数据信号线3继续通过第二晶体管T2将数据信号写入对应的第一节点N1，此时参考信号线2作为传输感测信号的信号线且参考信号线2没有通过第三晶体管T3向对应的第二节点N2写入参考信号，因此，第二节点N2的电位增加直至第一节点N1上信号的电平值与第二节点N2上信号的电平值之差等于驱动晶体管T1的阈值电压Vth，即第二节点N2上信号的电平值源跟随至数据信号的电平值Vdata与驱动晶体管T1的阈值电压Vth之差Vdata-Vth，即第二节点N2上信号的电平值增加至Vdata-Vth。同时，对于第i行偶数列像素单元1，控制第二晶体管T2导通，第三晶体管T3关闭，对应的数据信号线3通过第二晶体管T2将数据信号写入对应的第一节点N1，由于第三晶体管T3关闭，因此第i行偶数列像素单元1与对应的参考信号线2断开连接。

在复位时段D，控制感测列像素单元1的数据写入模块43关闭，感测模块42开启，控制非感测列像素单元1的数据写入模块43开启，感测模块42关闭，向数据信号线3写入黑态信号。

具体地，结合图1至图4，在复位时段D，对于第i行奇数列像素单元1，控制第二晶体管T2关闭，第三晶体管T3导通，控制数据信号线3上传输的数据信号变为黑态信号black，这里的黑态信号black即在该数据信号的作用下对应的像素单元1的显示状态呈黑态。同时，对于第i行偶数列像素单元1，控制第二晶体管T2导通，第三晶体管T3关断，数据信号线3通过第二晶体管T2将黑态信号black写入对应的第一节点N1，驱动晶体管T1的第一节点N1上信号的电平值与第二节点N2上信号的电平值之间的差值，等于黑态信号black的电平值与偶数列像素单元1作为感测列像素单元1时偶数列像素单元1的第二节点N2写入的参考信号的电平值之间的差值，该差值小于驱动晶体管T1的阈值电压Vth，驱动晶体管T1维持关态，据此实现对第i行偶数列像素单元1的驱动晶体管T1的栅极b1电位的复位，避免后续偶数列像素单元1作为感测列像素单元1时，偶数列像素单元1的驱动晶体管T1的栅极b1上前一时刻的电位影响偶数列像素单元1的驱动晶体管T1的工作状态。

在采样时段E，控制感测列像素单元1以及非感测列像素单元1的数据写入模块43和感测模块42均关断，利用参考信号线2上的饱和电压对感测信号进行采样。

具体地，结合图1至图4，在采样时段E，对于第i行奇数列像素单元1，控制第二晶体管T2和第三晶体管T3均关闭，此时参考信号线2作为传输感测信号的信号线，由于在放电侦测时段C，第二节点N2的电位源跟随至数据信号的电平值与驱动晶体管T1的阈值电压之差Vdata-Vth，因此参考信号线2上的饱和电压等于Vdata-Vth，数据驱动模块可以采集参考信号线2上的饱和电压，由于数据信号的电平值Vdata为已知值，通过运算即可实现对驱动晶体管T1的阈值电压的采集，在采样时段E控制偶数列像素单元1的第二晶体管T2和第三晶体管T3均关闭。

可选地，结合图1至图4，每个时分感测时段a在初始化时段A与放电侦测时段C之间还可以包括预充电时段B，控制感测列像素单元1的数据写入模块43开启，感测模块42关闭，控制非感测列像素单元1的数据写入模块43和感测模块42均关闭，参考信号线2写入预充电信号；其中，预充电信号的电平值高于参考信号的电平值。

具体地，结合图1至图4，在预充电时段B，对于第i行奇数列像素单元1，控制第二晶体管T2导通，第三晶体管T3关闭，对应的数据信号线3通过第二晶体管T2将数据信号写入对应的第一节点N1，参考信号线2写入预充电信号，预充电信号的电平值为Vpre，数据驱动模块41可以通过参考信号线2将第二节点N2预充电至Vpre，可以设置数据信号的电平值Vdata与驱动晶体管T1的阈值电压Vth的电位差Vdata-Vth大于预充电信号的电平值Vpre大于参考信号的电平值Vref，即设置预充电信号的电平值Vpre高于参考信号的电平值Vref。若不设置预充电时段，由于从初始化时段A第二节点N2的电位为Vref至最终第二节点N2的电位源跟随至Vdata-Vth，第二节点N2的电位变化较大，增加了第二节点N2实现对驱动晶体管T1的阈值电压Vth抓取的时间，本发明实施例通过设置每个时分感测时段a在初始化时段A与放电侦测时段C之间还可以包括预充电时段B，控制感测列像素单元1的数据写入模块43开启，感测模块42关闭，控制非感测列像素单元1的数据写入模块43和感测模块42均关闭，参考信号线2写入预充电信号，预充电信号的电平值高于参考信号的电平值，使得从初始化时段A第二节点N2的电位为Vref至最终第二节点N2的电位源跟随至Vdata-Vth的过程以第二节点N2的电位为Vpre作为过渡电位台阶，缩短了第二节点N2实现对驱动晶体管T1的阈值电压Vth抓取的时间。

由上述对各个时段的描述可以得出，在时分感测时段a1，控制一行像素单元1中的奇数列像素单元1中的感测模块42在时分感测时段a1的部分时段开启，即控制一行像素单元1中的奇数列像素单元1中的第三晶体管T3在初始化时段A、放电侦测时段C和复位时段D导通，其余时段均关断。另外，控制一行像素单元1中的偶数列像素单元1中的第三晶体管T3在时分感测时段a1的任何时段均关闭。同样的，在时分感测时段a2，控制一行像素单元1中的偶数列像素单元1中的感测模块42在时分感测时段a1的部分时段开启，即控制一行像素单元1中的偶数列像素单元1中的第三晶体管T3在初始化时段A、放电侦测时段C和复位时段D导通，其余时段均关断。另外，控制一行像素单元1中的奇数列像素单元1中的第三晶体管T3在时分感测时段a2的任何时段均关闭。

后续再控制第i+1行奇数列像素单元1完成上述五个时段的控制流程，依此循环，完成对所有奇数列像素单元1的感测信号的采样。另外，偶数列作为感测列像素单元1，奇数列像素单元1作为非感测列像素单元1时，对偶数列像素单元1的驱动晶体管T1的阈值电压Vth的感测仅需将上述五个时段对奇数列像素单元1和对偶数列像素单元1的控制过程对换即可，这里不再赘述。

S120、在显示模式下，根据感测信号调节通过数据信号线向对应的像素单元写入的数据信号。

图5为本发明实施例提供的一种显示面板的显示驱动时序图。结合图1至图5，一行像素单元1对应的显示时段包括如图5所示的t1至t4时段，下面以像素单元1中的晶体管均为N型晶体管为例，对显示面板的显示工作原理进行具体说明：

在t1时段，第i行奇数列像素单元1的第二晶体管T2导通，第三晶体管T3关断，第i行偶数列像素单元1的第二晶体管T2和第三晶体管T3均关断，数据信号线3根据获取的第i行奇数列像素单元1对应的感测信号，通过第i行奇数列像素单元1的第二晶体管T2向第i行奇数列像素单元1的第一节点N1写入数据信号，根据感测信号可以获取第i行奇数列像素单元1的驱动晶体管T1的阈值电压Vth，则可以调节数据信号线3通过第i行奇数列像素单元1的第二晶体管T2向第i行奇数列像素单元1的第一节点N1写入的数据信号的电平值为Vdata+Vth，这里的Vdata可以理解为没有经过感测阶段，数据驱动模块根据对应像素单元1的预显示灰阶直接计算获得的数据信号的电平值。

在t2时段，第i行奇数列像素单元1的第二晶体管T2和第三晶体管T3均导通，第i行偶数列像素单元1的第二晶体管T2导通，第三晶体管T3关断，数据信号线3通过第i行奇数列像素单元1的第二晶体管T2向第i行奇数列像素单元1的第一节点N1写入的数据信号的电平值为Vdata+Vth，这里的Vth为感测模式下获取的第i行奇数列像素单元1的驱动晶体管T1对应的阈值电压。另外，在t2时段，参考信号线2通过第i行奇数列像素单元1的第三晶体管T3向第i行奇数列像素单元1的第二节点N2，即第i行奇数列像素单元1的有机发光结构5的第一电极51写入参考信号。

在t3时段，第i行奇数列像素单元1的第二晶体管T2关闭，第三晶体管T3导通，第i行偶数列像素单元1的第二晶体管T2和第三晶体管T3均导通，像素单元1中的存储模块44用于维持发光阶段驱动模块41的控制端与第二端之间的电压，即存储电容C1用于维持发光阶段驱动晶体管T1的栅极b1与第二极b3之间的电压。针对第i行奇数列像素单元1，此时第一节点N1上信号的电平值为Vdata+Vth，第二节点N2上信号的电平值为Vref，第一节点N1上信号的电平值与第二节点N2上信号的电平值之间的差值Vgs通过存储电容保持或基本保持(Vdata+Vth)-Vref，根据驱动晶体管T1的驱动电流Id与驱动晶体管T1的栅极b1和到二极b3之间电平值的差值，即一节点N1上信号的电平值与第二节点N2上信号的电平值之间的差值的对应关系，驱动晶体管T1的驱动电流Id和驱动晶体管T1的栅极b1和到二极b3之间电平值的差值Vgs减去驱动晶体管T1的阈值电压Vth的平方，即与(Vdata-Vref)²成比例，因此流经驱动晶体管T1的驱动电流Id与驱动晶体管T1的阈值电压Vth无关，有效实现了对第i行奇数列像素单元1中驱动晶体管T2的阈值电压Vth的补偿，偶数列像素单元1中驱动晶体管T2的阈值电压Vth的补偿在t4时段实现，与奇数列像素单元1中驱动晶体管T2的阈值电压Vth的补偿过程类似，这里不再赘述。

本发明实施例设置显示面板包括多个像素单元、多条参考信号线和多条数据信号线，设置第i列像素单元与第i+1列像素单元共用一条参考信号线，第i+1列像素单元与第i+2列像素单元共用一条数据信号线，i为奇数或者i为偶数，设置在感测模式下，参考信号线用于以时分方式输出对应的像素单元生成的感测信号，感测信号包含像素单元中驱动模块的阈值电压，在显示模式下，数据信号线用于根据感测信号向对应的像素单元写入数据信号，参考信号线用于向对应的像素单元写入参考信号，在实现了对驱动模块的阈值电压补偿，提高了显示面板的显示均一性的同时，减少了显示面板中数据信号线与参考信号线的总数量，进而减少了驱动显示面板的通道数，提高了显示面板的集成度。

本发明实施例还提供了一种显示装置，图6为本发明实施例提供的一种显示装置的结构示意图。如图6所示，显示装置27包括上述实施例中的显示面板26，因此本发明实施例提供的显示装置27也具备上述实施例所描述的有益效果，此处不再赘述。示例性的，显示装置27可以是手机、电脑或电视等电子显示设备。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种显示面板，其特征在于，包括：

多个像素单元、多条参考信号线和多条数据信号线，第i列像素单元与第i+1列像素单元共用一条所述参考信号线，第i+1列像素单元与第i+2列像素单元共用一条所述数据信号线；其中，i为奇数，或者，i为偶数；

在感测模式下，所述参考信号线用于以时分方式输出对应的所述像素单元生成的感测信号，所述感测信号包含所述像素单元中驱动模块的阈值电压；

在显示模式下，所述数据信号线用于根据所述感测信号向对应的所述像素单元写入数据信号，所述参考信号线用于向对应的所述像素单元写入参考信号；

每个所述像素单元包括像素驱动电路和有机发光结构，每个所述像素驱动电路包括：驱动模块，所述驱动模块用于向所述有机发光结构提供驱动电流，所述有机发光结构用于响应所述驱动电流发光；感测模块，所述感测模块用于在感测模式下输出包含所述驱动模块阈值电压的感测信号，以及用于在显示模式下向所述有机发光结构的第一电极写入参考信号；数据写入模块，所述数据写入模块用于根据所述感测信号向所述驱动模块的控制端写入数据信号；存储模块，所述存储模块用于维持发光阶段所述驱动模块的控制端与第二端之间的电压；

每行所述像素单元对应一个时分感测时段包括感测列所述像素单元和非感测列所述像素单元，所述参考信号线用于在感测模式下输出感测列所述像素单元生成的感测信号，每个所述时分感测时段包括：

复位时段，控制感测列所述像素单元的数据写入模块关闭，感测模块开启，向感测列所述像素单元对应的数据信号线写入黑态信号，控制非感测列所述像素单元的数据写入模块开启，感测模块关闭，向非感测列所述像素单元对应的所述数据信号线写入黑态信号。

2.根据权利要求1所述的显示面板，其特征在于，还包括：

多条扫描信号线，每行所述像素单元对应设置有两条扫描信号线，每两列所述像素单元与所述扫描信号线的连接关系周期性重复。

3.根据权利要求2所述的显示面板，其特征在于，每行所述像素单元对应设置的两条扫描信号线分别为第一扫描信号线和第二扫描信号线；

一行所述像素单元中，与所述扫描信号线的连接关系周期性重复的两列所述像素单元中的一列所述像素单元由该行像素单元对应的所述第一扫描信号线控制数据信号的写入，由该行像素单元对应的所述第二扫描信号线控制参考信号的写入；

一行所述像素单元中，与所述扫描信号线的连接关系周期性重复的两列所述像素单元中的另一列所述像素单元由该行像素单元对应的所述第二扫描信号线控制数据信号的写入，由相邻下一行像素单元对应的所述第一扫描信号线控参考信号的写入。

4.根据权利要求1所述的显示面板，其特征在于，所述驱动模块包括驱动晶体管，所述数据写入模块包括第二晶体管，所述感测模块包括第三晶体管，所述存储模块包括存储电容；

所述驱动晶体管的第一极与第一电源信号输入端电连接，第二极与所述有机发光结构的第一电极电连接，所述有机发光结构的第二电极与第二电源信号输入端电连接；

所述第二晶体管的栅极与第一扫描信号输入端电连接，第一极与数据信号输入端电连接，第二极与驱动晶体管的栅极电连接；

所述第三晶体管的栅极与第二扫描信号输入端电连接，第一极与参考信号输入端电连接，第二极与所述驱动晶体管的第二极电连接；

所述存储电容的第一极与所述驱动晶体管的栅极电连接，第二极与所述驱动晶体管的第二极电连接。

5.一种如权利要求1-4任一项所述的显示面板的驱动方法，其特征在于，包括：

在感测模式下，以时分方式通过参考信号线获取对应的像素单元生成的感测信号；

在显示模式下，根据所述感测信号调节通过数据信号线向对应的像素单元写入的数据信号。

6.根据权利要求5所述的显示面板的驱动方法，其特征在于，一行所述像素单元对应的感测时段包括两个时分感测时段；

在一个所述时分感测时段，获取一行像素单元中的奇数列像素单元生成的感测信号，在另一个所述时分感测时段，获取一行像素单元中的偶数列像素单元生成的感测信号。

7.根据权利要求6所述的显示面板的驱动方法，其特征在于，每个所述像素单元包括像素驱动电路和有机发光结构，每个所述像素驱动电路包括驱动模块、数据写入模块、感测模块和存储模块，所述驱动模块用于向有机发光结构提供驱动电流，所述感测模块用于在显示模式下向所有有机发光结构的第一电极写入参考信号，所述感测模块用于在感测模式下输出包含所述驱动模块的阈值电压的感测信号，所述数据写入模块用于根据所述感测信号向所述驱动模块的控制端写入数据信号，所述存储模块用于维持发光阶段所述驱动模块的控制端与第二端之间的电压；

所述在一个所述时分感测时段，获取一行像素单元中的奇数列像素单元生成的感测信号包括：

控制一行像素单元中的奇数列像素单元中的感测模块在该所述时分感测时段的部分时段开启，控制一行像素单元中的偶数列像素单元中的感测模块在该所述时分感测时段关闭；

所述在另一个所述时分感测时段，获取一行像素单元中的偶数列像素单元生成的感测信号包括：

控制一行像素单元中的偶数列像素单元中的感测模块在该所述时分感测时段的部分时段开启，控制一行像素单元中的奇数列像素单元中的感测模块在该所述时分感测时段关闭。

8.根据权利要求7所述的显示面板的驱动方法，其特征在于，每行所述像素单元对应一个所述时分感测时段包括感测列所述像素单元和非感测列所述像素单元，所述参考信号线用于在感测模式下输出感测列所述像素单元生成的感测信号，每个所述时分感测时段包括：

初始化时段，控制感测列所述像素单元的数据写入模块和感测模块均开启，控制非感测列所述像素单元的数据写入模块开启，感测模块关闭，向所述参考信号线写入参考信号，向所述数据信号线写入数据信号；

放电侦测时段，控制感测列所述像素单元的数据写入模块和感测模块均开启，控制非感测列所述像素单元的数据写入模块开启，感测模块关闭，所述参考信号线输出对应的所述像素单元生成的感测信号；

采样时段，控制感测列所述像素单元以及非感测列所述像素单元的数据写入模块和感测模块均关断，利用所述参考信号线上的饱和电压对所述感测信号进行采样。

9.根据权利要求8所述的显示面板的驱动方法，其特征在于，每个所述时分感测时段在所述初始化时段与所述放电侦测时段之间还包括：

预充电时段，控制感测列所述像素单元的数据写入模块开启，感测模块关闭，控制非感测列所述像素单元的数据写入模块和感测模块均关闭，所述参考信号线写入预充电信号；其中，所述预充电信号的电平值高于所述参考信号的电平值。

10.一种显示装置，其特征在于，包括如权利要求1-4任一项所述的显示面板。

Images