JP5057637B2 - 半導体装置 - Google Patents

Description

本発明は電流駆動回路とこれを用いた表示装置に係り、特に電流によって輝度が変化する電流駆動型発光素子を画素の表示素子として用いるアクティブマトリックス型表示装置の画素回路やソースドライバ回路に用いられる電流駆動回路に関する。

近年画素の表示素子として、発光ダイオード（ＬＥＤ）などの自発光素子を用いた、いわゆる自発光型の表示装置が注目を浴びている。このような自発光型の表示装置に用いられる発光素子としては、有機発光ダイオード（ＯＬＥＤ）などが注目を集めており、ディスプレイ装置や携帯電話の表示画面などに用いられるようになってきている。
ＯＬＥＤなどの発光素子は自発光型であるため、液晶ディスプレイに比べて画素の視認性が高い点、バックライトが不要である点、応答速度が速い点等の利点がある。また、発光素子の輝度は、発光素子を流れる電流値によって制御される。

このような自発光型の発光素子を用いた表示装置では、その駆動方式として単純マトリックス方式とアクティブマトリックス方式とが知られている。単純マトリックス方式の構造は簡単であるが、大型かつ高輝度のディスプレイの実現が難しい等の問題があるため、近年は発光素子に流れる電流を画素回路内部に設けた薄膜トランジスタ（ＴＦＴ）によって制御するアクティブマトリックス方式の開発が盛んに行われている。

このようなアクティブマトリックス方式の表示装置の場合、駆動ＴＦＴの特性のバラツキにより、発光素子に流れる電流が変化し輝度がばらついてしまうという問題があった。アクティブマトリックス方式の表示装置の場合、画素回路１００には発光素子に流れる電流を駆動する駆動ＴＦＴが用いられているが、これらの駆動ＴＦＴの特性がばらつくことによって発光素子に流れる電流が変化し、輝度がばらつく。そこで画素回路内の駆動ＴＦＴの特性がばらついても発光素子に流れる電流は変化せず、輝度のバラツキを抑えるための種々の回路が提案されている。
特表２００２−５１７８０６号公報 国際公開第０１／０６４８４号公報 特表２００２−５１４３２０号公報 国際公開第０２／３９４２０号公報

特許文献１乃至４は、いずれもアクティブマトリックス型表示装置の構成を開示したもので、特許文献１乃至３には、画素回路内に配置された駆動ＴＦＴの特性のバラツキによって発光素子に流れる電流が変化しないような回路構成が開示されている。また特許文献４には、ソースドライバ回路内のＴＦＴのバラツキによる駆動電流の変化を抑制するための回路構成が開示されている。

図３０は、特許文献１に開示されている従来のアクティブマトリックス型表示装置の一例を示す回路図である。
この表示装置は、マトリックス状に配置された複数の画素回路１００と、この画素回路１００を駆動するためのソースドライバ回路２００とから構成されている。画像情報に応じた信号レベルを有する信号電流を画素毎に信号線２０から供給し、この信号電流に比例する駆動電流を電源線３０から画素回路１００内の発光素子４０に供給するように構成されている。

画素回路１００は、電流駆動型発光素子であるＯＬＥＤ４０と、制御線１０ｃの制御信号に応じてＯＮ、ＯＦＦの切り替えを行う発光ＴＦＴ５２と、制御線１０ｂの制御電圧に応じてＯＮ、ＯＦＦを行い、信号線に供給される画像情報に応じた電流レベルの信号電流を通過させる選択ＴＦＴ５１と、電源線３０からの駆動電流を供給する駆動ＴＦＴ５０と、駆動ＴＦＴ５０のゲートとソースとの間に接続された保持容量６０と、制御線１０ａの制御信号に応じてＯＮ、ＯＦＦの切り替えを行い、駆動ＴＦＴ５０のゲートとドレインとを選択的に接続する保持ＴＦＴ５３で構成されている。また、ソースドライバ回路２００は、画像情報に応じた信号レベルを有する信号電流Ｉ_{ｖｉｄｅｏ}を出力する画像信号入力電流源７０を有している。

次に、その回路動作を説明する。

まず、図３１に示すように、保持ＴＦＴ５３と選択ＴＦＴ５１とを制御線１０ａ、１０ｂに印加される制御電圧によりＯＮにする。すると、画像信号入力電流源７０で定められる所定の信号電流Ｉ_{ｖｉｄｅｏ}は図中の点線で示されるように、電源線３０から駆動ＴＦＴ５０及び選択ＴＦＴ５１を通って流れる。
この時、駆動ＴＦＴ５０のゲート・ソース間には、信号電流Ｉ_{ｖｉｄｅｏ}が流れるのに必要なゲート・ソース間電圧Ｖ_ｇｓがかかり、この電圧は保持容量６０に保持される。保持容量６０に電圧は保持され、定常状態に達すると保持ＴＦＴ５３には電流は流れなくなる。

次に図３２に示すように、保持ＴＦＴ５３をＯＦＦにする。
すると、ゲート・ソース間電圧Ｖ_ｇｓは保持容量６０に保持され、この保持電圧Ｖ_ｇｓにより駆動ＴＦＴ５０には信号電流Ｉ_{ｖｉｄｅｏ}が流れ続ける。その後、図３３に示すように選択ＴＦＴ５１をＯＦＦにし、発光ＴＦＴ５２をＯＮにする。すると、信号電流Ｉ_{ｖｉｄｅｏ}がＯＬＥＤ４０に流れ始める。

ここで、駆動ＴＦＴ５０のドレイン・ソース間電圧Ｖ_ｄｓは、図３２の場合と図３３の場合とではその値が異なる。しかし、駆動ＴＦＴ５０が飽和領域で動作している場合は、ソース・ドレイン間電圧Ｖ_ｄｓが変化しても、ゲート・ソース間電圧Ｖ_ｇｓは同じである限り、同一の電流Ｉ_{ｖｉｄｅｏ}が流れる。したがって、ＯＬＥＤの特性が劣化して電流電圧特性が変化しても、常にＯＬＥＤに流れる電流は一定となるため、輝度は劣化しにくいという利点がある。
また、駆動ＴＦＴ５０のドレイン・ソース間電圧が変化しても、保持容量６０に保持される電圧は一定である限り、常に同一の電流が流れる。したがって、駆動ＴＦＴ５０の製造上のバラツキによって信号電流が変化する問題もない。

以上の例は、画素回路内でのＯＬＥＤ４０や駆動ＴＦＴ５０のバラツキによる信号電流の変化を補正するための技術に関するものであるが、ソースドライバ回路内においても同一の問題が発生する。
特許文献４には、ソースドライバ回路内でのＴＦＴの製造上のバラツキによる信号電流の変化を防止するための回路構成が開示されている。

このように、従来の電流駆動回路やこれを用いた表示装置においては、信号電流とＴＦＴを駆動するための電流あるいは信号電流と発光時に発光素子に流れる電流とが等しいか、あるいは比例関係を保つように構成されている。
ところが、発光素子を駆動するための駆動ＴＦＴの駆動電流が小さい場合や、発光素子で暗い階調の表示を行おうとする場合、信号電流もそれに比例して小さくなってしまう。また、一般に信号電流を駆動ＴＦＴや発光素子に供給するために用いられる配線の寄生容量は極めて大きいため、配線の寄生容量を充電する時定数が大きくなり、信号電流が小さいと信号書き込み速度や素子駆動速度が遅くなってしまう問題が起こる。
本発明は上記の課題を解決するためになされたもので、信号電流が小さな場合であっても信号の書き込み速度や素子駆動速度を向上させることのできる電流駆動回路及びこれを用いた表示装置を提供することを目的とする。

本発明では、電流源を有する回路内に、信号を書き込む対象の駆動対象回路の回路構成と同様な回路（プリチャージ回路）を形成する。
信号書き込み時において定常状態になった時の信号線に加わる電圧をプリチャージ回路において決定する。仮にその電圧をＶ_ｐとすると、この電圧をプリチャージ電圧として信号電流を信号線に供給するに先立って、プリチャージ電圧として電圧Ｖ_ｐを加えるようにする。

このプリチャージ電圧Ｖ_ｐの印加時には、信号線には一定電流ではなく大きな電流が流れるため、急速に信号線の電位がプリチャージ電圧Ｖ_ｐに充電される。その後、信号線に画像情報に応じた電流レベルを有する信号電流を印加する。これにより、バラツキの影響を除去し、正確な信号を駆動対象回路に入力することができる。また、予め信号線の電位がプリチャージ電圧Ｖ_ｐに充電されているため、信号電流の大きさは小さくても信号を書き込む速度が遅くなることはない。

なお、信号線に印加する信号電流は、画像情報に応じた電流レベルを有するとは、限定されない。必要な大きさの電圧でプリチャージを行い、必要な電流レベルを有する電流を印加すればよい。

また、プリチャージ電圧は、駆動対象回路の回路構成と同様な回路（プリチャージ回路）のみに従って決定されるものではない。別の手段を用いて、プリチャージ電圧を決定してもよい。

なお、このような回路の構成や、その手法（駆動方法）は、表示装置だけでなく、さまざまな回路に適用することが出来る。

本発明の電流駆動回路は、駆動対象回路のノード（複数の配線間の結節点）に信号線を介して信号電流を供給する電流駆動回路において、前記信号線を介して前記ノードにプリチャージ電圧を供給するプリチャージ手段を設け、前記プリチャージ手段は、前記信号電流の供給に先立って前記ノード及び前記信号線に前記プリチャージ電圧を供給する供給手段を有することを特徴とする。

前記電流駆動回路において、前記プリチャージ手段は、前記プリチャージ電圧を前記駆動対象回路に前記信号電流を供給した時の定常状態下の前記ノードのノード電位に等しい値又はそれに準ずる値に設定する設定手段を有することが出来る。
また前記電流駆動回路において、前記プリチャージ手段は、前記プリチャージ電圧を複数設定する複数設定手段と、前記信号電流の大きさに応じて選択的に前記ノード及び前記信号線に前記プリチャージ電圧を供給する選択供給手段を有することも出来る。

さらに、本発明は、駆動対象回路のノードに信号線を介して信号電流を供給する電流駆動回路において、前記ノード及び前記信号線にプリチャージ電圧を供給するプリチャージ回路と、前記信号電流を前記プリチャージ回路に供給して前記プリチャージ電圧を発生させる発生手段と、前記信号電流の前記駆動対象回路への供給に先立って前記ノード及び前記信号線に前記プリチャージ電圧を供給する供給手段とを有することを特徴とする。

また、本発明は、駆動対象回路のノードに信号線を介して信号電流を供給する電流駆動回路において、前記ノードにプリチャージ電圧を供給するプリチャージ回路と、前記信号電流に対応する電流を前記プリチャージ回路に供給して前記プリチャージ電圧を予め発生させておき、前記信号電流の前記駆動対象回路への供給に先立って前記ノード及び信号線に前記プリチャージ電圧を供給する供給手段とを有することを特徴とする。

前記電流駆動回路において、前記駆動対象回路は第１の駆動素子を含み、前記プリチャージ回路は第２の駆動素子を含み、前記第１及び前記第２の駆動素子は同サイズ又はそれに準ずるサイズであることが出来る。より詳しくは、前記第１及び第２の駆動素子はそれぞれ第1のトランジスタ及び第２のトランジスタであり、前記第1のトランジスタのチャネル幅Wとチャネル長Lとの比と、前記第２のトランジスタのチャネル幅Ｗとチャネル長Ｌの比が概ね等しいことが望ましい。
さらに、前記電流駆動回路において、前記プリチャージ電圧をインピーダンス変換用アンプを介して前記ノード及び前記信号線に供給する手段を有することも出来る。
また、前記電流駆動回路において、前記プリチャージ電圧を複数設定する複数設定手段と、前記信号電流の大きさに応じて選択的に前記ノード及び前記信号線に前記プリチャージ電圧を供給する選択供給手段を有することも出来る。

前記プリチャージ電圧を前記ノード及び前記信号線に供給するプリチャージ期間Ｔ_bを前記信号線の配線抵抗Ｒ_Ｌと寄生容量Ｃ_Ｌとに基づき、Ｔ_b＝Ｒ_Ｌ×Ｃ_Ｌに設定する手段を有することが出来る。
前記信号電流の前記駆動対象回路への供給期間Ｔ_ａがＴ_ａ＜Ｔ_bの関係にある場合には、Ｔ_ａ＝Ｔ_bとなるように設定する手段を有することが出来る。

また、本発明は、画像情報が電流線を介して電流の形で与えられる画像回路と、前記画像情報を信号電流として前記電流線に供給する電流駆動回路とを具備した表示装置において、前記電流駆動回路は、前記画像情報に応じた信号電流をノードから前記電流線に供給するソースドライバ電流源と、前記ノード及び前記電流線にプリチャージ電圧を供給するプリチャージ回路と、前記信号電流の供給に先立って前記ノード及び前記電流線に前記プリチャージ電圧を供給する供給手段とを有することを特徴とする。

前記表示装置において、前記プリチャージ電圧をインピーダンス変換用アンプを介して前記電流線に供給する手段を有することが出来る。
さらに、本発明は、画像情報を信号電流として伝送する信号線と、前記信号電流に比例する駆動電流を電源線から供給する第１の駆動素子とを含む画素回路と、前記信号電流を前記信号線に供給する画像信号入力電流源を含むソースドライバ回路とを具備した表示装置において、前記信号電流を前記信号線に供給するに先立って、前記信号線をプリチャージするプリチャージ回路を前記ソースドライバ回路に内蔵したことを特徴とする。

前記プリチャージ回路は、前記画像信号入力電流源と前記電源線との間に選択的に接続され前記信号電流に応じたプリチャージ電圧を出力する第２の駆動素子を含むことが出来る。
前記プリチャージ電圧をインピーダンス変換用アンプを介して前記信号線に供給する手段を有することも出来る。

さらに、画像情報を信号電流として伝送する信号線と、前記信号電流に比例する駆動電流を電源線から供給する第１の駆動素子とを含む画素回路と、前記信号電流を前記信号線に供給する画像信号入力電流源を含むソースドライバ回路とを具備した表示装置において、前記信号電流を前記信号線に供給するに先立って、前記信号線をプリチャージするプリチャージ回路を前記ソースドライバ回路に内蔵し、前記プリチャージ回路は、前記画像信号入力電流源と前記電源線との間に選択的に接続され前記信号電流に応じたプリチャージ電圧を出力する第２の駆動素子を含み、前記第１及び前記第２の駆動素子は同サイズ又はそれに準ずるサイズとすることも出来る。より詳しくは、前記第１及び第２の駆動素子はそれぞれ第1のトランジスタ及び第２のトランジスタであり、前記第1のトランジスタのチャネル幅Wとチャネル長Lとの比と、前記第２のトランジスタのチャネル幅Ｗとチャネル長Ｌの比が概ね等しいことが望ましい。
前記プリチャージ電圧を、前記第１又は前記第２の駆動素子に前記信号電流を供給した時の定常状態下の電圧に等しい値又はそれに準ずる値に設定する手段を有することも出来る。
なお、本発明において、接続されているとは、電気的に接続されていることと同義である。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子（例えば、別の素子やスイッチなど）が配置されていてもよい。

本発明の電流駆動回路は、信号電流を信号線に供給するに先だって信号線を所定電位にプリチャージするプリチャージ回路を設けているため、信号電流が小さくても信号の書き込み速度が遅くなってしまうという問題を解消することができる。

以下、本発明の実施の形態を実施例に基づいて詳細に説明する。
図１６を用いて、本発明の電流駆動回路の動作原理を説明する。
電流駆動回路は、駆動対象回路１５０のノードＰに信号線４００を介して信号電流源３００から信号電流Ｉを供給するように構成されている。
駆動対象回路１５０は薄膜トランジスタＴｒ_１とそのゲート・ソース間に接続された保持容量Ｃとゲート・ドレイン間を開閉可能に制御するスイッチＳＷ_１とから構成されている。トランジスタＴｒ_１のドレインはノードＰにおいて信号線４００と接続されている。

なお、１本の信号線に複数の駆動対象回路１５０が接続されている場合は、ノードＰと信号線４００との間に切り替え用のスイッチを設ければ良い。ただし、切り替え用のスイッチの配置は、信号電流の導通と非導通を制御できる場所であれば、どこに配置してもよい。
信号電流源３００からは信号電流ＩがスイッチＳＷ_２を介して信号線４００に供給される。また信号線４００はスイッチＳＷ_３を介してプリチャージ回路５００に接続されている。プリチャージ回路５００は種々の回路構成が可能であり、駆動対象回路１５０に信号電流Ｉが供給され、定常状態になった状態のノードＰのノード電位にほぼ等しい値のプリチャージ電圧Ｖ_ｐを供給する。

図９を用いて図１６の動作を、プリチャージを行わない場合と比較しながら説明する。
図９（Ａ）に示すようにスイッチＳＷ_１をＯＮし、ノードＰに対してプリチャージを行わずに信号電流Ｉ_０を駆動対象回路に供給すると、トランジスタＴｒ_１に電流Ｉ_１が、保持容量Ｃに電流Ｉ_２が流れる。図９（Ｃ）は、駆動対象回路に流れる電流Ｉ_１、Ｉ_２の時間変化の関係を示す図である。また図９（Ｄ）は、時間に対するノードＰでの電圧変化を示す図である。なお、Ｖ_ｔｈはトランジスタＴｒ_１のスレッショルド電圧（しきい値電圧）を示す。
このように、プリチャージを行わない場合は、ノードＰの電位が定常状態になって一定電圧になるまでの時間が非常に長くなる。これは信号線４００やトランジスタＴｒ_１の寄生容量が大きく、これを充電するのに時間がかかるためである。信号電流Ｉ_０の大きさが小さい場合は、ノードＰの電位を変化させるのに必要な電荷の単位時間当たりの供給量は小さくなる。その結果、信号線４００やトランジスタＴｒ_１の寄生容量の充電に、より多くの時間がかかる。反対に、信号電流Ｉ_０の大きさが大きい場合は、ノードＰの電位を変化させるのに必要な電荷の単位時間当たりの供給量が多くなる。そのため、信号線４００やトランジスタＴｒ_１の寄生容量の充電は、より短い時間で終わる。

図９（Ｂ）は、スイッチＳＷ_３をＯＮして、プリチャージ回路５００を用いて定常状態になった時のノードＰの電位よりわずかに低いプリチャージ電圧Ｖ_ｐを用いてノードＰを予めプリチャージした後、スイッチＳＷ_２をＯＮに、スイッチＳＷ_３をＯＦＦにして、信号電流Ｉ_０を信号線４００を介してノードＰに供給する場合の電流駆動回路を示している。また図９（Ｅ）は、その時の時間変化に対する駆動対象回路のノードＰの電圧変化を示している。

なお、図９（Ｅ）において、プリチャージ電圧は、定常状態になった時のノードＰの電位と同電位にすることが望ましい。ただし、同電位になっていなくても、定常状態の電位に準ずる電位にプリチャージすることは、定常状態になるまでの時間を少しでも短縮できるため有益である。つまり、プリチャージ電圧が、プリチャージする前のノードＰの電位よりも定常状態になった時のノードＰの電位に近ければ、プリチャージすることは効果があると言える。

プリチャージ時にはスイッチＳＷ_１とスイッチＳＷ_３とをＯＮし、プリチャージ電圧Ｖ_ｐをノードＰに供給する。次いでノードＰがプリチャージ電圧Ｖ_ｐの電位に上昇した時点で、スイッチＳＷ_３をＯＦＦに、スイッチＳＷ_２をＯＮにして、信号電流Ｉ_０をノードＰに供給する。すると、トランジスタＴｒ_１は短時間で定常状態に移行する。従って、図９（Ｅ）に示すように、極めて短時間で駆動対象回路１５０は定常状態に達する。

このように、信号電流の供給に先立って、ノードＰや信号線４００にプリチャージ電圧Ｖ_ｐを供給するプリチャージ期間を設け、このプリチャージ期間終了後に信号電流Ｉ_０を供給するようにすれば、信号電流が小さい場合でも、信号書き込み速度を速くすることができる。

なお、定常状態になった時のノードＰの電位は、信号電流Ｉ_０の大きさや、トランジスタＴｒ_１の特性（移動度、しきい値電圧など）やサイズ（ゲート幅Ｗ、ゲート長Ｌなど）に依存する。したがって、前述した個々のパラメータに見合ったプリチャージ電圧Ｖ_ｐを用いてプリチャージすることが望ましい。なぜなら、定常状態になった時のノードＰの電位とプリチャージ電圧Ｖ_ｐとがずれていれば、定常状態になるまでに余分な時間がかかってしまうからである。最も望ましいのは、プリチャージ電圧を定常状態になった時のノードＰの電位と同電位にすることである。その場合は、プリチャージが終了すれば、それと同時に定常状態となるからである。よって、信号電流Ｉ_０の大きさが変われば、それに合わせてプリチャージ電圧を最適な値に変えることが望ましい。

なお、図９（Ｄ）では、ノードＰの電位は、最初は低電位にあり、その後、電位が高くなって定常状態になる場合を示しているが、最初に高電位にあった後に、電位が低くなって定常状態になる場合も考えられる。その場合は、保持容量Ｃの電荷は、トランジスタＴｒ_１を通って、放電されていく。そして、ノードＰの電位が徐々に低くなっていき、定常状態に到達する。

ただし、信号電流Ｉ_０の大きさが非常に小さい値の場合は、ノードＰの電位が低くなってくると、トランジスタＴｒ_１のゲート・ソース間電圧が小さくなるため、ソース・ドレイン間を流れる電流値も小さくなる。その結果、保持容量Ｃの電荷を放電するまでに多くの時間が必要となる。したがって、信号電流Ｉ_０の大きさが非常に小さい値の場合は、定常状態になった時のノードＰの電位よりわずかに低いプリチャージ電圧Ｖ_ｐを用いてノードＰをプリチャージすることが望ましい。その後、保持容量Ｃに電荷を充電すると、すばやく定常状態にすることが出来る。例えば、信号電流Ｉ_０の大きさが、ある値よりも小さい場合は、トランジスタＴｒ_１のゲート・ソース間電圧（の絶対値）がしきい値電圧以下（例えば、０Ｖなど）になるように、プリチャージを行えばよい。

なお、図１６や図９に示した図は、本発明の概念を示したものであるため、実際の回路は、この構成に限定されない。例えば、各スイッチの配置場所や、各スイッチの有無、保持容量Ｃの配置場所、各保持容量Ｃの有無などは、この構成に限定されない。また、電流の流れる向きやトランジスタの極性もこの構成に限定されない。また、信号電流源３００の個数やプリチャージ回路５００の個数も、この構成に限定されず、容易に別の構成に変形することが出来る。例えば、保持容量Ｃは配置しなくてもよいし、スイッチＳＷ_１をなくして、ドレイン端子とゲート端子を短絡させてもよい。また、保持容量Ｃは、ゲート端子とソース端子とに接続されているが、ゲート端子と何か別の配線と接続させてもよい。

なお、図１６や図９では、プリチャージ電圧をノードＰに供給してから、信号電流を供給しているが、これには限定されず、別のプリチャージ手法と組み合わせてもよい。例えば、プリチャージ電圧を供給した後に別のプリチャージを行い、その後、信号電流を供給してもよい。または、複数のプリチャージ電圧を順次供給した後に信号を供給してもよい。

図１７は、本発明の実施例を示す電流駆動回路の回路図である。図１７は、図１６に示したプリチャージ回路５００に関して、具体的な構成の一例を示している。
前述したように、プリチャージ電圧Ｖ_ｐは定常状態でのノードＰの電位とは等しくない場合もあるが、これに近い電圧に設定することができる。このプリチャージ電圧Ｖ_ｐは信号電流Ｉの大きさによって適切な値を定めることができる。そこで、プリチャージ電圧Ｖ_ｐを信号電流Ｉの大きさに応じて複数設定して選択的にノードＰに供給するようにしたのが図１７の回路である。

例えば、信号電流Ｉが０〜１０ｍＡの時にはプリチャージ電圧Ｖ_ｐ１を与え、１０ｍＡ〜２０ｍＡの時はプリチャージ電圧Ｖ_ｐ２を与え、２０ｍＡ〜３０ｍＡの時にはプリチャージ電圧Ｖ_ｐ３を与えるように設計し、これらのプリチャージ電圧を与えるプリチャージ回路を端子Ａ、Ｂ、Ｃに接続するように構成しておく。そして、切り替え回路５０１を用いて信号電流Ｉの大きさに従ってＳＷ_４乃至ＳＷ_６を逐次切り替えて、ノードＰに供給するようにすれば良い。

なお、前述したように、信号電流Ｉの大きさが変われば、最適なプリチャージ電圧（つまり、定常状態になったときのノードＰの電位）も変わる。したがって、例えば、１０ｍＡ〜２０ｍＡの時に与えるプリチャージ電圧Ｖ_ｐ２の大きさは、信号電流Ｉが１０ｍＡの時に最適なプリチャージ電圧（定常状態になったときのノードＰの電位）と、信号電流Ｉが２０ｍＡの時に最適なプリチャージ電圧との間に属する大きさになっていることが望ましい。

例えば、プリチャージ電圧Ｖ_ｐ２の大きさは、１０ｍＡの時に最適なプリチャージ電圧と２０ｍＡの時に最適なプリチャージ電圧との中間値の電圧でも、１０ｍＡの時に最適なプリチャージ電圧でも、２０ｍＡの時に最適なプリチャージ電圧でもよい。ただし、１０ｍＡの時に最適なプリチャージ電圧と２０ｍＡの時に最適なプリチャージ電圧のいずれかをＶ_ｐ２に適用する場合、信号電流の大きさが小さい方のプリチャージ電圧（この場合には１０ｍＡのときの最適なプリチャージ電圧）にすることが望ましい。なぜなら、大きさの大きい信号電流が入力されて、定常状態になっていて（大きい信号電流に最適なプリチャージ電圧になっていて）、その後、大きさの小さい信号電流を入力する場合よりも、大きさの小さい信号電流が入力されて、その後、大きさの大きい信号電流を入力する場合の方が、素早く定常状態にすることができるからである。つまり、２０ｍＡの時に最適なプリチャージ電圧でプリチャージするよりも、１０ｍＡの時に最適なプリチャージ電圧でプリチャージした方が、素早く定常状態にすることができる。それは、前述したように、２０ｍＡの時に最適なプリチャージ電圧でプリチャージした場合、トランジスタＴｒ_１のゲート・ソース間電圧の絶対値は、定常状態になったときのゲート・ソース間電圧の絶対値よりも大きいからである。従って、プリチャージした後、トランジスタＴｒ_１のゲート・ソース間電圧の絶対値は徐々に小さくなっていく。そのため、保持容量Ｃの電荷は、トランジスタＴｒ_１を通って放電されにくくなる。従って、定常状態になるまでの時間が長くなる。よって、小さい信号電流に最適なプリチャージ電圧でプリチャージすることが望ましい。

なお、図１７では、端子Ａ、Ｂ、Ｃという３つを用いてプリチャージ電圧を供給しているが、これに限定されない。端子の個数はどのような値をとってもよい。

また、端子Ａ、Ｂ、Ｃに接続する場合、その電流の範囲は必ずしも等間隔にする必要はない。例えば、信号電流Ｉが０〜５ｍＡの時にはプリチャージ電圧Ｖ_ｐ１を与え、５ｍＡ〜１５ｍＡの時はプリチャージ電圧Ｖ_ｐ２を与え、１５ｍＡ〜３０ｍＡの時にはプリチャージ電圧Ｖ_ｐ３を与えるようにしてもよい。このように、信号電流が小さい場合は、その電流範囲を細かく分割して、プリチャージ電圧を供給することが望ましい。なぜなら、信号電流が小さい場合は、定常状態になるまでに、より多くの時間がかかってしまうからである。そのため、プリチャージ電圧の刻み値を小さくして、定常状態になったときのノードＰの電位と、プリチャージ電圧との差を、出来るだけ小さくすることが望ましい。

なお、図１７は、図９、図１６で説明した構成の一部を、より詳しくした場合の一例を示している。したがって、図９、図１６で説明した内容は、図１７においても適用することができる。

図１は、本発明に係る電流駆動回路の一実施例を示す図で、（Ａ）はその回路図を、（Ｂ）はプリチャージ動作を説明する図、また（Ｃ）は電流入力時の動作を説明する図である。つまり、図１は、図１６に示したプリチャージ回路５００に関して、図１７とは異なる、具体的な構成の一例を示した図である。

本実施例の場合、プリチャージ回路５００は、駆動対象回路１５０内のトランジスタＴｒ_１のサイズとほぼ同様のサイズ（もしくは、同様のゲート幅Ｗとゲート長Ｌの比率：Ｗ／Ｌ）を持ち、同じ導電型であるトランジスタＴｒ_２によって構成されている。このように構成することにより、プリチャージ回路５００に信号電流源３００から信号電流が供給されて発生するプリチャージ電圧Ｖ_ｐの大きさは、駆動対象回路１５０に信号電流が供給されて定常状態になった時のノードＰの電位とほぼ等しくなる。
このように、プリチャージ電圧Ｖ_ｐを駆動対象回路１５０に信号電流が供給された時の定常状態下のノードＰのノード電位とほぼ等しい値に設定することにより書き込み速度を一層向上させることができる。

プリチャージ動作時には、図１（Ｂ）に示すようにスイッチＳＷ_４及びスイッチＳＷ_５を閉じ（ＯＮにし）、プリチャージ回路５００に信号電流を供給する。すると、プリチャージ電圧Ｖ_ｐがトランジスタＴｒ_２のドレインに発生する。さらに、スイッチＳＷ_４が閉じている（ONになっている）ため、信号線４００は信号電流３００により寄生容量などが充電され、その電位はプリチャージ電圧Ｖ_ｐに達する。この状態に達した後にスイッチＳＷ_４とスイッチＳＷ_５とをＯＦＦにし、スイッチＳＷ_３をＯＮにする。さらに、駆動対象回路１５０内のスイッチＳＷ_１とスイッチＳＷ_２とをＯＮにする。

すると、図１（Ｃ）に示すように、信号電流は信号線４００を介して駆動対象回路１５０に供給され、トランジスタＴｒ_１と保持容量Ｃとに電流が供給される。
定常状態に達するとノードＰの電位はトランジスタＴｒ_１が信号電流と同じ大きさの電流を流すのに必要な電位と等しくなる。その後、ＳＷ_１をＯＦＦにしても保持容量Ｃに電荷が蓄積されているため、信号電流源３００からの信号電流が保持された状態で電流はトランジスタＴｒ_１を流れ続ける。

このように、トランジスタＴｒ_２を用いることにより、信号電流の大きさに応じた最適なプリチャージ電圧を発生させることが出来る。つまり、信号電流の大きさが変わっても、それに応じて、プリチャージ電圧も最適な大きさに変わる。その結果、信号電流の大きさが変わっても、すばやくプリチャージを行うことが出来る。また、トランジスタＴｒ_２とトランジスタＴｒ_１の特性にばらつきが無ければ、プリチャージ後すぐに、定常状態にすることが出来る。

なお、図１（Ｂ）におけるプリチャージの時の信号電流の大きさと、図１（Ｃ）における信号電流の大きさとは、一致していることが望ましいが、それに限定されない。例えば、プリチャージのときだけ信号電流の大きさを少し小さくしてもよい。その結果、プリチャージ電圧を理想的な値よりも低い値にすることが出来る。

あるいは、トランジスタＴｒ_２のサイズを調節して（例えばゲート幅Ｗを大きくしたり、ゲート長Ｌを小さくして）、プリチャージ電圧を低めの値にすることが出来る。この場合は、プリチャージのときだけ信号電流の大きさを少し小さくすることと同様の効果が得られる。このように、プリチャージ電圧を理想的な値よりも低い値にすることは、前述したように、信号電流の大きさが小さいときにより有効である。

また、駆動対象回路１５０が複数配置されていて、順次信号電流を入力していくような場合、例えば、画素が複数配置されているような場合では、駆動対象回路１５０として機能していない回路をトランジスタＴｒ_２として用いてもよい。つまり、ある場所の駆動対象回路１５０に信号電流を入力する場合、別の場所の駆動対象回路１５０をトランジスタＴｒ_２として使用し、プリチャージ電圧を生成させてもよい。

図１は、図９、図１６で説明した構成の一部をより詳しく記載した場合の一例を示しているため、図９、図１６で説明した内容を図１に適用できる。つまり、スイッチの配置や接続関係などを変更しても、同様な回路を構成することが出来る。

図２は、図１において、スイッチの配置や接続関係を変更した例を示している。図２と図１の同一部分には同一符号が付されている。図２に示す実施例の場合には、図１の場合と異なり、スイッチＳＷ_５が省略された回路構成となっているが、他の構成は同一である。
図２（Ｂ）に示すように、プリチャージ時にはスイッチＳＷ_３とＳＷ_４とをＯＮにし、プリチャージ回路５００にプリチャージ電圧Ｖ_ｐを発生させる。信号電流源３００によりＶ_ｐになるまで充電して、プリチャージを行う。電流入力動作は、スイッチＳＷ_３はＯＮにしたままスイッチＳＷ_４をＯＦＦにして、図１に示す場合と同様に行う。
本実施例の場合には、スイッチの個数が図１の場合に比べて少なくなる利点がある。

このように、スイッチの個数や配置場所は種々のバリエーションがあり、図１や図２と同様の動作をするものであれば、図１、図２に示される構成に限定されるものではない。

また、図３４に示すように、図１、図２のようなプリチャージ回路と、図１７のようなプリチャージ回路を組み合わせてもよい。図３４において、スイッチＳＷ_７とＳＷ_８とトランジスタＴｒ_２の部分が、図１や図２でのプリチャージ回路の部分に相当する。まず、切り替え回路５０１やスイッチＳＷ_３〜ＳＷ_６を用いて、端子Ａ、Ｂ、Ｃから供給される電荷でプリチャージを行い、その後、スイッチＳＷ_７とＳＷ_８とトランジスタＴｒ_２の部分を用いてプリチャージを行い、それから、信号電流を入力する動作を行ってもよい。また、それ以外のプリチャージ方法を、さらに組み合わせてもよい。

図３は、本発明の電流駆動回路の更に他の実施例を示す図である。図１に示す実施例と異なる点は、プリチャージ回路５００とスイッチＳＷ_４との間にインピーダンス変換用アンプ６００が挿入されている点である。他の回路構成は、図１に示す場合と同様であり、その動作も同様であるため詳細説明は省略する。
インピーダンス変換用アンプ６００は電圧フォロア回路、アナログバッファ回路、ソースフォロワ回路、オペアンプ等により構成することができる。インピーダンス変換用アンプ６００は入力側のインピーダンスと出力側のインピーダンスとを変換する機能を有し、入力電圧と出力電圧とは同一電位に保たれる。

従って、プリチャージ回路５００のプリチャージ電圧Ｖ_ｐはアンプ６００の出力側でも同電位の電圧Ｖ_ｐに保たれるが、アンプ６００の出力インピーダンスは非常に低くなっているため電流駆動能力が増加し、信号線４００を高速で充電することが可能となる。これにより、プリチャージ動作を短時間で行うことができるという利点がある。

なお、図３４と同様に、図３と図１７や、図１、図２などを組み合わせて構成してもよい。

なお、図３は、図９、図１６で説明した構成の一部を、より詳しくした場合の一例を示している。また、図１、図２の一部を改良した場合の一例を示している。したがって、図１、図２、図９、図１６、で説明した内容は、ここでも、適用できる。

図４は、本発明の電流駆動回路の更に他の実施例を示している。信号電流Ｉ_ａをその電流範囲によって切り替え選択して信号線４００に供給する。その場合に信号電流の大きさに応じて予めプリチャージ電圧Ｖ_ｐを複数設定しておき、信号電流Ｉ_ａの大きさに応じてこれを選択して切り替えるようにしたものである。

すなわち、図４は、図１７の構成をより詳しく説明した一例である。図１７において信号電流を出力する回路は、信号電流源３００で示されている。つまり、信号電流源３００が、信号電流の大きさを様々に変化させるものとして概念的に記述している。それに対して図４では、４つの電流源があり、デジタル的に電流値を制御する方式の場合について示している。ここでは、４つの電流源のそれぞれの電流値は、Ｉ、２Ｉ、４Ｉ、８Ｉというように、２のべき乗になっており、これが各々、各ビットに対応している。そして、各ビットに対応した電流原から電流が出力されるかどうかを、スイッチＳＷ_６〜ＳＷ_９によって各々制御する。スイッチＳＷ_６〜ＳＷ_９は、デジタルデータＤ１〜Ｄ４によって制御される。そして、出力された電流の合計値によって、電流値が決定される。これにより、４ビット分（１６種類）の大きさの電流値を制御できる。

なお、図４では、４ビットになっているが、本発明はこれに限定されない。電流源の数や電流の大きさを変えることによって、容易にビット数を変更することが出来る。

また、図１７では、信号電流の大きさに応じて、プリチャージ電圧を選択するための回路として、切り替え回路５０１を用いている。信号電流の大きさに従って、ＳＷ_４乃至ＳＷ_６を切り替え回路５０１によって逐次切り替えて、プリチャージ電圧を供給する。図４では、切り替え回路５０１の詳細な構成の一例として、プリチャージ選択回路７００を記述している。

すなわち、図４に示すように、信号電流Ｉ_ａの大きさを４種類（４ビット）の電流源を用いて設定し、これに対してプリチャージ電圧Ｖ_ｐ１からＶ_ｐ４を対応させておき、プリチャージ選択回路７００によって信号電流Ｉ_ａの大きさに応じたプリチャージ電圧Ｖ_ｐ１〜Ｖ_ｐ４を駆動対象回路１５０に供給するようにしたものである。プリチャージ選択回路７００はインバータとアンド論理素子とを組み合わせることにより構成される。

なお、プリチャージ選択回路７００の構成は、図４の構成に限定されない。電流源３００の構成やプリチャージ電圧の大きさや電圧の数などにあわせて、さまざまな回路を用いて構成することが出来る。

デジタルデータＤ１〜Ｄ４を用いて、信号電流の大きさを制御しているが、同じデジタルデータを用いて、プリチャージ電圧の選択を行っている。プリチャージ電圧の選択は、信号電流の大きさに応じて決定するものであるため、デジタルデータＤ１〜Ｄ４を用いてプリチャージ電圧の選択を行っている。つまり、デジタルデータは、信号電流の大きさとプリチャージ電圧の大きさとを両方とも制御していることになる。

なお、図４に示したプリチャージ選択回路（切り替え回路）７００では、電流の大きさによって、４つの領域に等間隔で分類している。つまり、Ａとして０〜４Ｉまで、Ｂとして４Ｉ〜８Ｉまで、Ｃとして８Ｉ〜１２Ｉまで、Ｄとして１２Ｉ〜１６Ｉまでである。一方、デジタルデータＤ１〜Ｄ４の大きさによって信号電流の大きさが決定される。そこで、信号電流の大きさが領域Ａ〜Ｄのどの領域に入っているかを、プリチャージ選択回路（切り替え回路）７００において制御する。そして、その結果によって、スイッチＳＷ_１０〜ＳＷ_１３のオンオフを制御して、プリチャージ電圧を供給している。

なお、電流の大きさによってＡ：０〜４Ｉ，Ｂ：４Ｉ〜８Ｉ，Ｃ：８Ｉ〜１２Ｉ，Ｄ：１２Ｉ〜１６Ｉというふうに、領域を等間隔の刻みで分類しているが、これに限定されない。図１７において述べたように、信号電流が小さいところでは、より細かく分類することが望ましい。なぜなら、信号電流が小さい方が、定常状態になるまでに、より多くの時間を必要とするからである。また、図１７では、３種類のプリチャージ電圧から選択して出力していたが、図４では、４種類のプリチャージ電圧から選択して出力している。ただし、これに限定されない。もっと細かくしてプリチャージ電圧を供給してもよい。その場合、プリチャージ選択回路７００は、領域の数、各領域における信号電流の刻み幅、プリチャージ電圧の数、などに依存する。どのような構成にするかは、各々の場合に合わせて、容易に設計することが可能である。

図４では、電流値Ｉの電流源から電流が流れるかどうかをスイッチＳＷ_６で制御し、電流値２Ｉの電流源から電流が流れるかどうかをスイッチＳＷ_７で制御し、・・・という構成になっているが、これに限定されない。各ビットの電流源から電流が流れるかどうかが制御できるような構成になっていれば、どのような構成でもよい。

次に、駆動対象回路１５０を画素、デジタルデータＤ１〜Ｄ４をビデオ信号（画像信号）だと想定する。そして、デジタルデータＤ１〜Ｄ４がデジタルの電圧信号であるとする。

このとき、デジタル電圧のビデオ信号によって、信号電流源３００やスイッチＳＷ_３〜ＳＷ_９を制御することにより、信号線４００にアナログの信号電流が供給されていることになる。すなわち、信号電流源３００やスイッチＳＷ_３〜ＳＷ_９は、デジタルビデオ電圧をアナログビデオ電流に変換していることになる。よって、信号電流源３００やスイッチＳＷ_３、ＳＷ_６〜ＳＷ_９は、ＤＡ変換回路と電圧電流変換回路を一体化した回路であると考えられ、画素（駆動対象回路１５０）や信号線４００にビデオ信号を供給する信号線駆動回路（ソースドライバ）である（もしくはその一部である）とみなすことが出来る。

また、プリチャージ選択回路７００、各プリチャージ電圧、スイッチＳＷ_４、ＳＷ_１０〜ＳＷ_１３は、プリチャージ電圧をデジタル電圧のビデオ信号を用いて制御することにより、信号線４００に供給している。ここでは、プリチャージ電圧はアナログ値である。したがって、プリチャージ選択回路７００、各プリチャージ電圧、スイッチＳＷ_４、ＳＷ_１０〜ＳＷ_１３は、デジタルビデオ電圧をアナログビデオ電圧に変換していると言える。よって、プリチャージ選択回路７００、各プリチャージ電圧、スイッチＳＷ_４、ＳＷ_１０〜ＳＷ_１３は、ＤＡ変換回路であり、画素（駆動対象回路１５０）や信号線４００にビデオ信号を供給する信号線駆動回路（ソースドライバ）である（もしくはその一部である）とみなすことが出来る。

なお、デジタル電圧をアナログ電圧に変換する回路としては、公知の技術として、抵抗分割型ＤＡ（デジタル−アナログ）変換回路（Ｒ−ＤＡＣ）や、容量分割型ＤＡ変換回路（Ｃ−ＤＡＣ）などがある。そのため、プリチャージ電圧を供給する手段として、図４のようなプリチャージ選択回路７００、スイッチＳＷ_４、ＳＷ_１０〜ＳＷ_１３だけでなく、抵抗分割型ＤＡ変換回路（Ｒ−ＤＡＣ）や、容量分割型ＤＡ変換回路（Ｃ−ＤＡＣ）を用いて、より細かい刻み値をもったプリチャージ電圧を出力することも可能である。抵抗分割型ＤＡ変換回路（Ｒ−ＤＡＣ）や、容量分割型ＤＡ変換回路（Ｃ−ＤＡＣ）を用いる場合は、ＤＡ変換回路の基準電圧として、いくつかのプリチャージ電圧を供給すればよい。そして、ＤＡ変換回路に供給されたプリチャージ電圧をさらに分圧して、画素（駆動対象回路１５０）や信号線４００に、プリチャージ電圧として供給すればよい。ただし、ここでは、詳細な説明は省略する。

なお、図４の信号電流源３００では４つの電流源を用いているが、これに限定されない。任意の数の電流源を用いることが可能である。

なお、図４のプリチャージ選択回路７００では、インバータとアンド論理素子とを組み合わせにより構成しているが、これに限定されない。さまざまなデジタル回路やアナログ回路を用いて、容易に構成することが出来る。

また、図４におけるスイッチの数や配置、各々の接続関係なども、図４の回路に限定されない。同様な動作をする回路に、変更することは、容易である。

なお、図３４に示したように、図４に図１や図２のような回路を組み合わせてもよい。また、図４に、図３のような回路を組み合わせてもよい。つまり、インピーダンス変換用アンプを用いてもよい。

なお、図４は、図９、図１６、図１７で説明した構成の一部を、より詳しくした場合の一例を示している。したがって、図９、図１６、図１７などで説明した内容は、ここでも適用できる。

なお、駆動対象回路１５０を画素、信号電流源３００などを信号線駆動回路の一部として想定したが、これに限定されない。

駆動対象回路１５０を信号線駆動回路（の一部、若しくは、その中に配置されている電流源）であり、信号電流源３００などを、信号線駆動回路に電流を供給する回路であると想定してもよい。

図５は、図４（や図１７）の実施例におけるプリチャージ電圧Ｖ_ｐ１乃至Ｖ_ｐ４を自動的に生成するための回路構成を示している。これは、図３の構成を利用したものに相当する。

信号電流の領域Ａ〜Ｄのそれぞれに対応してプリチャージ回路（トランジスタ）５００Ａ、５００Ｂ、５００Ｃ、５００Ｄを用意する。これに信号電流（０Ｉ、４Ｉ、８Ｉ、１２Ｉ）を供給してプリチャージ電圧を発生させ、このプリチャージ電圧をインピーダンス変換用アンプ６００Ａ、６００Ｂ、６００Ｃ、６００Ｄを介して取り出し、プリチャージ選択回路７００の選択に応じてプリチャージ電圧Ｖ_ｐ１〜Ｖ_ｐ４として駆動対象回路１５０へ供給する。
なお、その回路動作については図１乃至図４、図９、図１６、図１７などに示す実施例の場合と同様であるので、その詳細説明は省略する。したがって、そこで説明した内容は、この場合でも適用できる。

例えば、プリチャージ回路（トランジスタ）５００Ａ、５００Ｂ、５００Ｃ、５００Ｄのトランジスタの極性やサイズなどは、駆動対象回路１５０と同じであることが望ましい。

なお、図５では、４つのプリチャージ電圧を全て発生させているが、これに限定されない。例えば、領域Ａ（０Ｉ≦Ｉａ＜４Ｉ）に対応させたプリチャージ電圧を発生させる場合、図５では、最も小さな値（０Ｉ）を用いている。そのような場合は、プリチャージ回路（トランジスタ）５００Ａやアンプ６００Ａなどを用いずに、直接、適切な電圧を供給するようにしてもよい。

なお、図５におけるプリチャージ回路（トランジスタ）５００Ａ、５００Ｂ、５００Ｃ、５００Ｄは、プリチャージ回路専用に配置してもよいし、駆動対象回路１５０やその一部を利用してもよい。あるいは、信号電流源３００やその一部を利用してもよい。

なお、図５では、図３に示すように、インピーダンス変換用アンプ６００Ａ、６００Ｂ、６００Ｃ、６００Ｄを用いているが、これに限定されない。図１のようにインピーダンス変換用アンプを用いない場合もある。

図６は信号電流源３００から信号電流が伝送される信号線４００に配線抵抗Ｒ_Ｌや交差容量Ｃ_Ｌなどの寄生負荷がある場合を考慮して、プリチャージ電圧Ｖ_ｐをノードＰに供給するプリチャージ期間Ｔ_bと、プリチャージ期間終了後の信号電流の駆動対象回路１５０への供給期間Ｔ_ａとの関係を示している。
図６（Ａ）に示すように、寄生負荷（配線抵抗Ｒ_Ｌ、交差容量Ｃ_Ｌ）が信号線４００に存在する場合には、スイッチＳＷ_３をＯＮにする。プリチャージ回路５００から定常状態になったときのノードＰの電位とほぼ等しい大きさのプリチャージ電圧Ｖ_ｐを印加する時間Ｔ_bをＴ_b＝Ｒ_Ｌ×Ｃ_Ｌとなるように定める。
また、プリチャージ期間Ｔ_bに引き続く供給期間Ｔ_ａは、プリチャージ期間Ｔ_ｂよりも長めに設定し、上記で計算したプリチャージ期間Ｔ_bがＴ_ａ＜Ｔ_bとなるような関係になる場合にはＴ_ａ＝Ｔ_bとなるように設定するのが良い。また、全期間Ｔ_ｏは仕様などによって定まる。

なお、Ｔ_bの大きさは、理想電源を用いて寄生負荷を充電する場合の時定数に相当する。つまり、時定数くらいの時間があれば、信号線４００の電位は、概ねプリチャージ電圧と等しくなる。そのため、Ｔ_bの大きさは時定数程度にすることが望ましい。ただし、実際にプリチャージ電圧を供給する場合は、理想電源を用いて電圧を供給するのではないため、理想電源を想定した場合よりも、充電に時間がかかる。したがって、Ｔ_bの大きさは時定数程度よりも、多少長くなる場合がある。したがって、Ｔ_ａとＴ_bの長さに関しては、図６の場合に限定されない。

図７は、図２の回路において、駆動対象回路１５０を構成するトランジスタＴｒ_１の極性がｐチャネル型に変更された場合の電流駆動回路を示している。
この場合、スイッチＳＷ_１と保持容量Ｃの接続関係が図に示すように変更されるのみで他の回路構成は同様である。つまり、保持容量Ｃは、トランジスタＴｒ_１のゲート・ソース間に接続されており、スイッチＳＷ_１は、ゲート・ドレイン間に接続されている。駆動対象回路１５０を構成するトランジスタＴｒ_１の極性が変わったため、接続関係を変える必要がある。
また、プリチャージ回路５００内に駆動対象回路１５０に用いられる駆動トランジスタＴｒ_１と同一サイズで、同じ導電型のトランジスタＴｒ_２を用いる時には同様に接続関係を変更する必要がある。つまり、トランジスタＴｒ_２のゲート・ドレイン間が接続されている。
図８は、図３の回路において、プリチャージ回路５００内のトランジスタＴｒ_２を駆動対象回路１５０内のトランジスタＴｒ_１の極性と一致させｐチャネル型に変更し、さらにインピーダンス変換用アンプ６００を使用した場合の回路構成を示している。

このように、信号電流の流れる向きを変更せずに、駆動対象回路１５０に用いられる駆動トランジスタＴｒ_１やトランジスタＴｒ_２の極性（導電型）を変更する場合は、図７、図８のように、接続を変更することにより、回路を構成することが出来る。

なお、ここでは、図２や図３の回路において、トランジスタの極性（導電型）を変更したが、別の回路でも、同様に変更することが出来る。

また、信号電流の流れる向きを変更する場合は、接続関係を変更せずに、トランジスタの極性（導電型）を変更するだけでよい。

これまでは、駆動対象回路１５０をあまり特定せずに記載してきた。そこで次に、駆動対象回路１５０を、より具体的にした場合について、説明することにする。

図１０は、本発明の電流駆動回路を用いた表示装置の回路構成を示している。
表示装置は、少なくとも画素回路１００とソースドライバ回路２００とから構成されている。画素回路１００の構成は図３０に示す従来の回路構成と同一部分には同一符号を付し、その詳細説明は省略する。なお、図１０に示す表示装置についての詳細は、本出願人の先願である国際公開第０３／０２７９９７号公報に開示されている。また、図１０と同様な構成の表示装置については、本出願人の先願である特願２００２−１４３８８２号、特願２００２−１４３８８５号、特願２００２−１４３８８６号、特願２００２−１４３８８７号、特願２００２−１４３８８８号、に開示されている。したがって、これらの先願の技術と、本願とを組み合わせることが出来る。

この画素回路１００は、次のように動作する。まず、制御線１０ｂによって、選択ＴＦＴ５１がオンになり、ビデオ信号線からビデオ信号（電圧値）が保持容量６０へ入力される。画素回路１００には電流源回路があり、一定の電流を流すことが出来る。そして、その電流源回路と駆動ＴＦＴ５０と発光素子４０とが直列に接続されている。電流源回路から発光素子４０に電流が流れるかどうか（発光するかどうか）、つまり、階調の表現は、駆動ＴＦＴ５０のＯＮ、ＯＦＦの切り替えによって制御される。駆動ＴＦＴ５０のＯＮ、ＯＦＦの切り替えは、ビデオ信号線から保持容量６０へ入力されたビデオ信号によって制御される。

トランジスタの特性ばらつきの影響を少なくするために、画素回路１００の中に配置されている電流源回路は、ソースドライバの電流を用いて、設定される。ソースドライバ回路２００には、電流源が存在し、画素回路１００の中の電流源回路に電流を供給する。つまり、画素回路１００の中の電流源回路が駆動対象回路１５０に相当し、ソースドライバ回路２００にある電流源が、信号電流源３００に相当し、電流線３５が信号線４００に相当する。

なお、図１〜図４などでは、信号電流源３００から駆動対象回路１５０の方へ電流が流れていた。しかし、図１０では、駆動対象回路１５０から信号電流源３００の方へ電流が流れる場合について示している。

本発明による信号電流が供給される駆動対象回路１５０は、画素回路１００内にあり、電流線３５と制御線１０ｃとにより制御され、電源線３０から信号電流を供給するもので種々の回路構成が可能である。

そこで、駆動対象回路１５０が画素回路１００内にある場合についての実施例を図１１乃至図１４に基づいて説明する。

図１１に示す実施例において、ソースドライバ回路２００は、ソースドライバ電流源７０と、この駆動対象回路１５０にプリチャージ電圧を供給するためのプリチャージ回路８０と、スイッチＳＷ_Ａ、ＳＷ_Ｂ、ＳＷ_Ｃとから構成される。
プリチャージ回路８０は、駆動対象回路１５０内のトランジスタＴｒと同じ導電型であるｐチャネル型トランジスタＴｒ_２で構成され、ゲートとドレインとが共通接続されたダイオード接続構造となっている。プリチャージ回路８０は電源線３０に一端が接続され、他端がＳＷ_Ｃを介してソースドライバ電流源７０のドレインに接続されている。また、ソースドライバ電流源７０のドレインはスイッチＳＷ_Ｂを介して電流線３５に接続される。また、電流線３５はスイッチＳＷ_Ａを介してプリチャージ回路８０とスイッチＳＷ_Ｃとの共通接続点に接続されている。

つまり、図１１では、図１に示した回路を適用している。

このようなソースドライバ回路における電流駆動回路の動作を説明する。
まず、プリチャージ動作時にはスイッチＳＷ_ＢをＯＦＦとし、スイッチＳＷ_Ａ、スイッチＳＷ_ＣをＯＮしてプリチャージ回路８０で発生させたプリチャージ電圧を、電流線３５に供給してプリチャージを行う。
次いで、電流入力動作時にはスイッチＳＷ_ＡとスイッチＳＷ_ＣとをＯＦＦにし、スイッチＳＷ_ＢをＯＮとしてソースドライバ電流源７０から信号電流を供給して電流線３５に信号電流を供給する。なお、画素回路１００内に信号電流が供給される駆動対象回路１５０が存在するが、この駆動対象回路１５０内のトランジスタＴｒ_１とソースドライバ回路２００内のプリチャージ回路８０を構成するトランジスタＴｒ_２とはそのトランジスタサイズや導電型を同一にしておくのが良い。

図１におけるスイッチＳＷ_１やスイッチＳＷ_２は、トランジスタ５６やトランジスタ５５に相当し、画素回路１００にソースドライバ電流源７０から信号電流を供給しているときには、オンしている。

図１では、駆動対象回路１５０内のトランジスタＴｒ_１はＮチャネル型であるが、図１１の駆動対象回路１５０内のトランジスタはＰチャネル型になっている。これは、信号電流の流れる向きが異なることが要因である。

なお、図１１において、図１のスイッチＳＷ_１やスイッチＳＷ_２にあたるものは、トランジスタ５６やトランジスタ５５を用いて構成している。しかし、これに限定されない。本明細書において用いるスイッチは、電気的スイッチや機械的なスイッチに限らず、スイッチング機能を有するものであればどのようなものでもよい。つまり、電流の流れを制御できるものであれば何でも良い。例えば、トランジスタ、ダイオード、それらを組み合わせた論理回路でもよい。つまり、スイッチとしてトランジスタを用いる場合、そのトランジスタは単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタには、ＬＤＤ領域を設けているもの等がある。また、スイッチとして動作させるトランジスタのソース端子の電位が低電位側電源（Vss、Vgnd、0Vなど）に近い状態で動作する場合は、ｎチャネル型を用いることが望ましい。反対に、ソース端子の電位が、高電位側電源（Vddなど）に近い状態で動作する場合は、ｐチャネル型を用いることが望ましい。なぜなら、ゲート・ソース間電圧の絶対値を大きくできるため、スイッチとして動作しやすいからである。なお、ｎチャネル型とｐチャネル型の両方を用いて、ＣＭＯＳ型のスイッチを用いてもよい。

図１２は、インピーダンス変換用アンプ８５を介して電流線３５にプリチャージ電圧を供給するように構成したものである。つまり、図１２では、図３に示した回路を適用している。

また、図１３に示す実施例では、スイッチを一つ省略してスイッチＳＷ_ＡとスイッチＳＷ_Ｂとだけで構成した場合を示している。
この回路の場合では、プリチャージ動作時にはスイッチＳＷ_ＡとスイッチＳＷ_Ｂと共にＯＮにして、プリチャージ回路８０を用いてノードＰと電流線３５とをプリチャージする。
次いで、電流入力時にはスイッチＳＷ_ＡのみをＯＦＦとし、スイッチＳＷ_ＢはＯＮとしたままで電流源７０から信号電流を信号線３５に供給する。つまり、図１３では、図２に示した回路を適用している。

図１４の実施例は、画素回路１００内の駆動対象回路１５０を構成するトランジスタＴｒ_１と、ソースドライバ回路２００内のプリチャージ回路８０を構成するトランジスタＴｒ_２の構造を、それぞれｎチャネル型に変更した場合の構成を示す。つまり、図１４では、図７に示した回路を適用している。

このように、図１０〜図１４に示したように、様々な構成を適用することにより、本発明の電流駆動回路を用いた表示装置を構成することが出来る。

なお、図１０〜図１４では、図１〜図３、図７に示した回路を適用したが、これに限定されない。それ以外の構成も適用することが出来る。また、これまでに説明した内容も、図１０〜図１４にも、適用することが出来る。

図１５は、ソースドライバ回路に本発明の電流駆動回路を組み込んだ場合の電流線３５上の電圧変化を示したものである。プリチャージ回路８０により印加されるプリチャージ電圧Ｖ_ｐｒｅを、それぞれ５Ｖから２Ｖに変化させた時の電流線３５の電圧変化を示したもので、プリチャージ電圧Ｖ_ｐｒｅが２Ｖの時に最も高速に電流線３５が駆動されることを示している。

次に、図１０などの場合とは異なるタイプの画素回路に適用した場合の例について示す。
図１８は、本発明の電流駆動回路を用いた表示装置の一例を示す回路図である。なお、以下の説明において、図３０乃至図３３に示した従来の回路と同一部分には同一符号を付しその詳細説明は省略する。
図１８に示す実施例では、画素回路１００の構成は図３０に示す回路構成と同一の構成である。

このような画素回路１００に対応するソースドライバ回路２００の構成を説明する。
信号線２０に画像信号入力電流源７０をプリチャージ動作時と信号電流入力動作時とで切り替えて接続するためのスイッチ９１と、画像信号入力電流源７０を選択的に駆動素子８０に接続するためのスイッチ９２と、インピーダンス変換用アンプ８５の出力端子８６を選択的に信号線２０に接続するためのスイッチ９３とを設ける。
アンプ８５は出力端子８６への電流供給能力を増加するための回路であればよく、演算増幅器などを用いて構成することができる。

図１８に示す実施例では演算増幅器が使用されている。
これらのスイッチ９１、９２、９３は、制御線１０ｄの制御信号によって駆動され、スイッチ９２と９３とは同時にＯＮ、ＯＦＦし、スイッチ９１はインバータ９４を介して駆動されるため、スイッチ９２、９３とはＯＮ、ＯＦＦ動作が逆となる。なお、これらのスイッチ９１乃至９３は任意の極性のトランジスタで構成することが可能である。

駆動素子８０は、ゲートとドレインとが接続されたｐチャネル型ＴＦＴで構成され、画像回路１００内にある駆動ＴＦＴ５０と同様な接続であり、導電型も同じで、且つトランジスタのサイズも両者で一致するように構成する。また、サイズのみならず特性もそろっていることが望ましい。

このような特性のそろったトランジスタとするためには、レーザで半導体層を結晶化させる場合、同じレーザショットが当たるようにして構成することが望ましい。
駆動素子８０のドレインはアンプ８５の非反転入力端に接続され電圧フォロア回路を構成している。また、ソースは電源線３０に接続されている。
アンプ８５は入力インピーダンスが高く、非反転入力端に供給される電圧Ｖ_ｐと同電位の電圧が出力端１６に出力され、また電流駆動能力も大きいため、大電流が流れてスイッチ９３を介して接続されている信号線２０の電位を高速にプリチャージすることができる。

つまり、図１８では、図３に示した回路を適用している。図１８における駆動素子８０は、図３におけるプリチャージ回路５００に相当する。図１８における駆動ＴＦＴ５０は、図３における駆動対象回路１５０に相当する。

次に、図１８の回路の動作について、図１９、図２０で説明する。なお、表記上の簡略化のために、図１９、図２０においては、インバータ９４及び信号線１０ａ〜１０ｄは省略されている。

図１９は、プリチャージ期間における信号入力動作を示したものである。
まず、プリチャージ期間においては制御線１０ｄの制御電圧によりスイッチ９３と９２とをＯＮにし、スイッチ９１をＯＦＦにする。
これにより、画像信号入力電流源７０からの電流Ｉ_ｄａｔａは画素回路１００には直接流れず、駆動素子８０に流れる。その結果、駆動素子８０のドレイン電圧Ｖ_ｐが決定される。

アンプ８５によってこの電圧Ｖ_ｐと同一の電圧が出力端８６に出力され、アンプ８５からは大きな駆動電流が流れ、急速に信号線２０及び画素回路１００内の駆動ＴＦＴ５０のドレイン電位がプリチャージ電圧Ｖ_ｐになる。この時、画素回路１００内の駆動ＴＦＴ５０とソースドライバ回路２００内の駆動ＴＦＴ８０とは、全く同じ特性であれば信号入力は完成したことになる。

しかし、実際には駆動ＴＦＴ５０と駆動ＴＦＴ８０の特性はバラついている。したがって駆動ＴＦＴ５０に電流を入力して定常状態になった時の電位と電圧Ｖ_ｐとは完全には一致しない場合が多い。そこで、信号電流Ｉ_ｄａｔａを入力して駆動ＴＦＴを定常状態にしてバラツキを補正する必要がある。そこで、図２０に示すようにスイッチ９２及び９３をＯＦＦにし、スイッチ９１をＯＮにする。

これによりアンプ８５の出力電圧は切り離され、画像信号入力源７０からの信号電流Ｉ_ｄａｔａに基づく正確な信号が画素回路１００に入力される。この時すでにプリチャージ期間に必要な電位の近傍にまで信号線２０及び駆動ＴＦＴ５０のドレインは充電されているので、わずかな期間で信号入力が完成する。
つまり定常状態に達することになる。この移行の動作は、図３２及び図３３に示す従来の回路構成の場合と同様であるので、詳細説明は省略する。

このように本実施例の場合では、信号電流を信号線に供給するのに先立って信号線を所定電位にプリチャージするプリチャージ回路を駆動ＴＦＴ８０とアンプ８５とから構成しているが、このようなプリチャージ回路は画素回路１００の回路構成に合わせて変更する必要がある。なお、基本的にはどんな画素回路の回路構成であっても適用可能である。
すなわち、画素回路内の駆動対象素子が定常状態になった時あるいはそれに準ずる状態になったときの電位をプリチャージ回路で作成して供給するようにする。

なお、図１８は、図３に示した回路を適用したが、これに限定されない。それ以外の構成も適用することが出来る。また、これまでに説明した内容を適用することが出来ることはもちろんである。

したがって、電流Ｉ_ｄａｔａの大きさが小さい値の場合は、定常状態になった時の信号線２０及び画素回路１００内の駆動ＴＦＴ５０のドレイン電位よりも、わずかに高いプリチャージ電圧Ｖ_ｐを用いてプリチャージすることが望ましい。つまり、理想的な値よりもわずかに高いプリチャージ電圧を用いてプリチャージすることにより、駆動ＴＦＴ５０のゲート・ソース間電圧の絶対値を、理想的な値よりも小さくすることが望ましい。なお、図１８における駆動ＴＦＴ５０は、Ｐチャネル型である。従って、理想的な値よりもわずかに高いプリチャージ電圧を用いてプリチャージすることは、小さい信号電流に最適なプリチャージ電圧でプリチャージすることと同じである。その結果、前述したように、すばやく定常状態にすることが出来る。

図２１は他の実施例を示す図で、画素回路１００の構成が図１８に示す場合と異なり、駆動ＴＦＴ５０と共にミラーＴＦＴ５０ａが用いられている。信号線２０からの信号電流は、スイッチ５４、５５を介してミラーＴＦＴ５０ａに印加されるように構成されている。
このような場合には、駆動素子８０ａのトランジスタサイズを駆動ＴＦＴ５０ではなくミラーＴＦＴ５０ａのトランジスタサイズと同一にしておくと良い。これにより定常状態時における電位を合わせやすくなる。

図２２は更に他の実施例の回路構成を示したもので、図８に示した回路を適用している。ソースドライバ回路２００を構成する駆動素子８０ｂの構成が図１８または図２１の場合と異なっている。
図２２に示す実施例の場合には、所定の電圧を供給する基準線３５ａにゲートとドレインとを共通接続してこれを接続させ、ソースをアンプ８５の非反転入力端に接続するように構成する。
そして、これに対応して画素回路１００は、基準線３５ａからの基準電位がスイッチ５５を介して駆動ＴＦＴ５０ａのドレインに与えられると共に、電源線３０からの駆動電流がスイッチ５４を介して駆動ＴＦＴ５０ａのソースに供給されるように構成されている。

このような回路構成を採用した場合には、ソースドライバ回路２００内のプリチャージ回路を構成する駆動素子８０ｂのトランジスタサイズは、画素回路１００内の駆動ＴＦＴ５０ａのトランジスタサイズと同一となるようにしておく必要がある。このように、プリチャージ回路の構成は画素回路１００の構成に合わせて適宜変更する必要がある。

ただし、図２２の場合、駆動ＴＦＴ５０ａ（駆動対象回路１５０に相当）のドレイン端子の電位は、発光素子４０の電圧特性によって変化してしまう可能性がある。もし変化してしまうと、プリチャージ電圧も変化してしまう。そこで、図２２では、発光素子４０の電圧特性の変化の影響を受けないようにするため、基準線３５ａからの基準電位がスイッチ５５を介して駆動ＴＦＴ５５ａのドレインに与えられるようにしている。これにより、プリチャージ電圧が変わってしまうことを防ぐことが出来る。

なお、上述した実施例では、いずれも駆動ＴＦＴ５０、５０ａはｐチャネル型であったが、駆動ＴＦＴをｎチャネル型にする場合にも、それに合わせてプリチャージ回路の駆動素子もｎチャネル型に変更しておく必要がある。

なお、図２２では、図８に示した回路を適用したが、これに限定されない。それ以外の構成も適用することが出来る。また、これまでに説明した内容を適用することが出来ることはもちろんである。

このように、電流を入力するようなさまざまな画素回路に対して、さまざまな構成を用いて、プリチャージを行うことが出来る。

次に、本発明のプリチャージ回路に用いられるアンプ８５の構成について説明する。
図１８、図２１及び図２２で示したように、アンプ８５は演算増幅器（オペアンプ）を用いて構成することもできるが、電流供給能力が大きい回路であればこれに限定されるものではない。また、単に入力と出力のインピーダンスを変換し、入力と同電位を出力する回路であれば、どのような構成を採用することも可能である。

簡単な一例として、ソースフォロア回路を用いた場合を図２３に示す。
ｐチャネル型ＴＦＴ２０３、２０４及びｎチャネル型ＴＦＴ２０１、２０４から構成される。ソースフォロア回路の場合、ｐチャネル型を用いた場合は出力電圧は入力電圧よりもバイアス分だけ低くなる。
一方、ｎチャネル型を用いた時は、出力電圧が入力電圧よりもバイアス分だけ低くなる。そこで、nチャネル型を用いたものとpチャネル型を用いたものとをつなぎ合わせてバイアス電圧やトランジスタサイズなどを設計すれば、入力電圧と同電位の出力電圧を出力する回路を構成することができる。また、ソースフォロア回路を一つだけ用いてバイアス分の変動を見越して入力し、出力を調整するようにしても良い。あるいは、差動増幅回路などを用いてもよい。
以上、図１８〜図２２までに説明した実施例はアナログ階調方式を用いる場合（画素回路にアナログ値の信号が入力される場合）の回路構成であったが、ディジタル階調方式による場合（画素回路にデジタル値の信号が入力される場合）にも本発明は同様に実施可能である。

なお、プリチャージ電圧を供給しているときに、信号電流も供給していてもよい。なぜなら、適切なプリチャージ電圧が供給されていれば、信号電流が供給されていても、電位の決定には、ほとんど影響を与えないからである。ただし、実施例４〜８、実施例１０、及び実施例１２のような場合は、トランジスタＴｒ_２に電流を流す必要があるので、駆動対象回路にプリチャージ電圧を供給しながら信号電流も供給することは出来ない。この場合は、信号電流源をもう一つ用意して、片方の信号電流源から駆動対象回路に電流を供給し、他方の信号電流源からトランジスタＴｒ_２に電流を供給してもよい。この構成の一例を図４２に示す。図４２から分かるように、この構成では電流源３００は駆動対象回路１５０に電流を供給し、一方で電流源３０１はトランジスタＴｒ_２に電流を供給する。そのようにすれば、プリチャージ電圧を供給しているときに、信号電流も供給することが可能となる。

図２４はディジタル階調回路方式の場合の、本発明の回路構成を示した実施例である。なお、図２４では、一例として、画素回路は、図１８の画素回路と同じ構成のものとしたが、これに限定されない。
デジタル階調の場合も、プリチャージ電圧はアナログ階調の場合と同様に決めればよい。つまり、発光素子がＯＮ（発光状態）の場合は、ＯＮ時の信号電流Ｉ_ｄａｔａを入力したときに、定常状態になったときの電圧（Ｖ_ｏｎ）をプリチャージ電圧とすればよい。そして、発光素子がＯＦＦ（非発光状態）の場合には、プリチャージ電圧は、絶対に発光状態にならないような電圧にすればよい。通常は、電流源として動作するトランジスタのゲート・ソース間電圧が０になるような電圧にすればよい。

図２４に示すように、データ信号電流Ｉ_ｄａｔａを信号線２０に供給するに先だって、スイッチ回路８３を端子８３ａ若しくは端子８３ｂに接続する。どちらに接続するかは、ビデオ信号により決定される。これによりプリチャージ動作が行われる。この時、スイッチ９３はＯＮ、スイッチ９１はＯＦＦになっている。
ビデオ信号がＯＮ（発光）の時にはスイッチ８３は端子８３ａに接続され、ＯＦＦ（非発光）の時には端子８３ｂに接続される。その後、スイッチ９３をＯＦＦとしスイッチ９１をＯＮにして、データ信号電流Ｉ_ｄａｔａを画素回路１００に入力する。
このように、ディジタル階調の場合も、予め信号線２０を介して所定のプリチャージ電圧Ｖｏｎを駆動ＴＦＴ５０のドレインに印加するようにしているため、信号書き込み速度は速くなる。

なお、図２４は、図１７に示した構成を適用した場合に相当するが、これに限定されない。例えば、図３などのように、電圧を発生させるようにしてもよい。あるいは、それ以外の構成も適用することが出来る。また、これまでに説明した内容を適用することが出来ることはもちろんである。

図２５は図２４に示すディジタル階調方式の回路構成におけるプリチャージ回路を改良した図である。
ビデオ信号線３７の信号から１行前のビデオデータを保持するためのメモリ回路２０７と、現在のビデオデータを入力するとともにメモリ回路２０７からの１行前のビデオデータを入力する排他的論理和回路で構成される演算回路２０６と、プリチャージ制御線３８の信号と演算回路２０６からの信号等から論理積する論理積回路２０５とから構成される。そして、ビデオデータが前の行と異なる時のみ、プリチャージ制御線３８からの信号によりスイッチ９３をＯＮにして、信号線２０をプリチャージするようにしている。

図２４では毎回プリチャージを行っている。しかし、実際の定常状態の時の電位とプリチャージ電圧Ｖ_ｏｎとは大きさがずれていたり、バラツキにより値が離れていたりする。そこで、前の行での定常状態での電位の方がプリチャージ電圧Ｖ_ｏｎよりも、今選択されている行での定常状態での電位に値が近いと考えられるため、ビデオデータが前の行の物と異なるときのみ動作させる。また、明信号（発光状態）が続く場合のみプリチャージを行わないようにすることもできる。
さらに、論理回路２０６は現在のビデオデータと１行前のビデオデータとが同一の場合のみ同レベルの出力信号が出力され、スイッチ９３がＯＦＦになる。

図２６は、図２５に示す演算回路２０６とメモリ回路２０７の具体的構成を示している。メモリ回路２０７はラッチＡとラッチＢとで構成され、それぞれラッチＡ、ラッチＢは、ラッチ１回路２０８、ラッチ２回路２０９及びシフトレジスタ２１０によって駆動される。
図２７は、図２６に示すメモリ回路２０７を制御するメモリ制御信号と、メモリ回路２０７を制御するラッチパルスの制御信号とを示した図である。このようにして、前の行のビデオデータを制御する。
図２８は、図２５に示すプリチャージ制御線３８の制御動作を説明する図で、１列目のビデオデータと２列目のビデオデータとが変化があった時のみ信号線２０をプリチャージすることを示している。

なお、図２５では、デジタル階調方式の場合、前の行と同じビデオ信号を入力する場合はプリチャージを行わない、ということを説明しているが、これに限定されない。つまり、アナログ階調方式の場合にも、提供することが出来る。例えば、前の行のビデオ信号と、今選択されている行のビデオ信号との差が大きい場合には、プリチャージを行うようにして、小さい場合には、プリチャージを行わないようにしてもよい。

たとえば、図１７や図４の場合、信号電流が、ある範囲（領域）にある場合は、どれだけの大きさの電圧でプリチャージを行えばよいかが制御されている。そこで、前回入力したビデオ信号、つまり、前の行の画素に入力したビデオ信号とこれから入力するビデオ信号が同じ領域にある場合はプリチャージを行わず、異なる領域の場合のみプリチャージを行うようにしてもよい。

なお、図１０〜図１４、図１８〜図２５などでは、駆動対象回路１５０である電流源が、画素回路の中に配置されていた。そのため、プリチャージ回路は、画素回路に電流を供給する回路、つまり、信号線駆動回路の中にあった。しかし、信号線駆動回路にも電流源が設けられている。よって、信号線駆動回路の中の電流源を駆動対象回路１５０として、本発明を適用してもよい。

信号線駆動回路内に駆動対象回路１５０が配置されている場合、信号線駆動回路に電流を供給する電流源が設けられている。そこに、プリチャージ回路を配置すればよい。このような場合の全体の構成を図２９に示す。マトリックス状に配置された画素で構成された画素回路１００ＡＲと、画素回路１００ＡＲに電流を供給する信号線駆動回路２００ＡＲと、信号線駆動回路２００ＡＲに電流を供給する基準電流源３００とから構成されている。

図１０〜図１４、図１８〜図２５などでは、信号線駆動回路２００ａなどから画素回路１００ａなどに電流を供給する場合、つまり、駆動対象回路１５０が画素回路１００ａなどにある場合について説明している。
同様に、基準電流源３００から信号線駆動回路２００ａなどに電流を供給する場合、つまり、駆動対象回路１５０が信号線駆動回路２００ＡＲに配置されている場合にも、本発明を適用することができる。なお、動作や回路構成などは、図１〜図９、図１６〜図１７などと同様であるため、詳細な説明は省略する。
本発明において、適用可能なトランジスタの種類に限定はなく、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、半導体基板やＳＯＩ基板を用いて形成されるＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。また、トランジスタが配置されている基板の種類に限定はなく、単結晶半導体基板、ＳＯＩ基板、ガラス基板などに配置することが出来る。

次に、表示装置、および、信号線駆動回路などの構成とその動作について、説明する。信号線駆動回路の一部や画素などに、本発明の回路を適用することができる。

表示装置は、図３５に示すように、画素配列３５０１、ゲート線駆動回路３５０２、信号線駆動回路３５１０を有している。ゲート線駆動回路３５０２は、画素配列３５０１に選択信号を順次出力する。信号線駆動回路３５１０は、画素配列３５０１にビデオ信号やプリチャージ信号を順次出力する。画素配列３５０１では、ビデオ信号に従って、光の状態を制御することにより、画像を表示する。信号線駆動回路３５１０から画素配列３５０１へ入力するビデオ信号は電流であり、プリチャージ信号は電圧である。つまり、各画素に配置された表示素子や表示素子を制御する素子は、信号線駆動回路３５１０から入力されるビデオ信号（電流）によって、状態を変化させる。画素に配置する表示素子の例としては、ＥＬ素子やＦＥＤ（フィールドエミッションディスプレイ）で用いる素子などがあげられる。

なお、ゲート線駆動回路３５０２や信号線駆動回路３５１０は、複数配置されていてもよい。

信号線駆動回路３５１０は、構成を複数の部分に分けられる。大まかには、一例として、シフトレジスタ３５０３、第１ラッチ回路（ＬＡＴ１）３５０４、第２ラッチ回路（ＬＡＴ２）３５０５、デジタル電圧・アナログ電流変換回路３５０６、デジタル電圧・アナログ電圧変換回路３５１５に分けられる。デジタル電圧・アナログ電流変換回路３５０６には、デジタル電圧をアナログ電流に変換する機能を有しており、ガンマ補正を行う機能も有していてもよい。

また、画素は、ＯＬＥＤなどの表示素子を有している。その表示素子に電流（ビデオ信号）を出力する回路、すなわち、電流源回路を有している。

そこで、信号線駆動回路３５１０の動作を簡単に説明する。シフトレジスタ３５０３は、フリップフロップ回路（ＦＦ）等を複数列用いて構成され、クロック信号（Ｓ−ＣＬＫ）、スタートパルス（ＳＰ）、クロック反転信号（Ｓ−ＣＬＫｂ）が入力される、これらの信号のタイミングに従って、順次サンプリングパルスが出力される。

シフトレジスタ３５０３より出力されたサンプリングパルスは、第１ラッチ回路（ＬＡＴ１）３５０４に入力される。第１ラッチ回路（ＬＡＴ１）３５０４には、ビデオ信号線３５０８よりビデオ信号が入力されており、サンプリングパルスが入力されるタイミングに従って各列でビデオ信号を保持していく。なお、デジタル電圧・アナログ電流変換回路３５０６を配置している場合は、ビデオ信号はデジタル値である。また、この段階でのビデオ信号は電圧であることが多い。

ただし、第１ラッチ回路３５０４や第２ラッチ回路３５０５が、アナログ値を保存できる回路である場合は、デジタル電圧・アナログ電流変換回路３５０６もしくはその一部やデジタル電圧・アナログ電圧変換回路３５１５若しくはその一部などは省略できる場合が多い。その場合、ビデオ信号は電流であることも多いが、電圧の場合もある。また、画素配列３５０１に出力するデータが２値、つまり、デジタル値である場合は、デジタル電圧・アナログ電流変換回路３５０６もしくはその一部やデジタル電圧・アナログ電圧変換回路３５１５若しくはその一部などは省略できる場合が多い。

第１ラッチ回路（ＬＡＴ１）３５０４において、最終列までビデオ信号の保持が完了すると、水平帰線期間中に、ラッチ制御線３５０９よりラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）が入力され、第１ラッチ回路（ＬＡＴ１）３５０４に保持されていたビデオ信号は、一斉に第２ラッチ回路（ＬＡＴ２）３５０５に転送される。その後、第２ラッチ回路（ＬＡＴ２）３５０５に保持されたビデオ信号は、１行分が同時にデジタル電圧・アナログ電流変換回路３５０６やデジタル電圧・アナログ電圧変換回路３５１５へと入力される。デジタル電圧・アナログ電圧変換回路３５１５から出力される信号は、プリチャージ信号として、画素配列３５０１へ入力される。以後、そして、デジタル電圧・アナログ電流変換回路３５０６から出力される信号は、ビデオ信号として画素配列３５０１へ入力される。

第２ラッチ回路（ＬＡＴ２）３５０５に保持されたビデオ信号がデジタル電圧・アナログ電流変換回路３５０６などに入力され、そして、画素３５０１に入力されている間、シフトレジスタ３５０３において、再びサンプリングパルスが出力される。つまり、同時に２つの動作が行われる。これにより、線順次駆動が可能となる。以後、この動作を繰り返す。

次に、各部分の回路構成について述べる。シフトレジスタ３５０３、第１ラッチ回路（ＬＡＴ１）３５０４、第２ラッチ回路（ＬＡＴ２）３５０５などは、公知の技術により実現できる。

デジタル電圧・アナログ電流変換回路３５０６は、図４に示した構成を用いて構成できる。つまり、図４におけるデジタルデータＤ１〜Ｄ４が、第２ラッチ回路（ＬＡＴ２）３５０５から出力されるビデオ信号に相当する。デジタルデータＤ１〜Ｄ４（第２ラッチ回路（ＬＡＴ２）３５０５から出力されるビデオ信号）によって、図４におけるスイッチＳＷ_６〜ＳＷ_９をオンオフする。信号電流源３００（各ビットに対応した電流源）から駆動対象回路１５０（画素３５０１）に信号線４００を経由してアナログ電流（ビデオ信号）を出力する。このようなスイッチや信号電流源が各信号線ごとに配置されて、デジタル電圧・アナログ電流変換回路３５０６が構成されている。

なお、信号電流源３００における各ビットに対応した電流源は、各々、トランジスタを用いて、ゲート・ソース間に一定の電圧を加えて、飽和領域で動作させることによって、実現してもよい。ただしこの場合、電流源として動作させるトランジスタの特性（移動度やしきい値電圧など）がばらつくと、電流値もばらついてしまう。そこで、リファレンス用電流源回路３５１４から電流を流し、各列の信号電流源３００に電流を設定していく動作を行っても良い。その場合は、デジタル電圧・アナログ電流変換回路３５０６における各列の信号電流源３００における各ビットに対応した電流源が、駆動対象回路１５０となる。したがって、リファレンス用電流源回路３５１４の中に、駆動対象回路１５０に電流を供給するための電流源だけでなく、様々なプリチャージ回路を配置することが出来る。その場合の例を図４１に示す。図４１では、２ビットの場合について述べており、トランジスタ４１１１ａが１ビット目に対応した電流源（駆動対象回路）であり、トランジスタ４１１１ｂが２ビット目に対応した電流源（駆動対象回路）である。３５１４ａが１ビット目に対応したリファレンス用電流源であり、３５１４ｂが２ビット目に対応したリファレンス用電流源である。

リファレンス用電流源回路３５１４を用いて、デジタル電圧・アナログ電流変換回路３５０６における各列の信号電流源３００における各ビットに対応した電流源に電流を設定していく場合は、それを制御するような回路が、さらに配置されていることも多い。あるいは、シフトレジスタ３５０３を用いて制御したり、第２ラッチ回路（ＬＡＴ２）３５０５を利用して制御してもよい。

なお、画素３５０１に電流を供給する回路としては、その詳細は、本出願人の先願である国際公開第０３／０３８７９３号公報、国際公開第０３／０３８７９４号公報、国際公開第０３／０３８７９５号公報、国際公開第０３／０３８７９６号公報、国際公開第０３／０３８７９７号公報などに開示されており、その技術を用いることが可能である。

デジタル電圧・アナログ電圧変換回路３５１５は、公知の技術として、抵抗分割型ＤＡ変換回路（Ｒ−ＤＡＣ）や、容量分割型ＤＡ変換回路（Ｃ−ＤＡＣ）などを用いて構成すればよい。つまり、ＤＡ変換用の基準電圧として、いくつかのプリチャージ電圧を入力し、第２ラッチ回路（ＬＡＴ２）３５０５から出力されるビデオ信号を用いて、それに対応した適切なアナログ電圧（プリチャージ電圧）を、信号線４００を通して、駆動対象回路１５０（画素３５０１）に出力すればよい。なお、第２ラッチ回路（ＬＡＴ２）３５０５から出力されるビデオ信号がＮビット（２^Ｎ階調）の場合、２^Ｎ個分の電圧をデジタル電圧・アナログ電圧変換回路３５１５で作って、画素に入力してもよいし、図４に示したように、プリチャージ選択回路７００やＳＷ_１０〜ＳＷ_１３などを用いることにより、領域ごとに決まったプリチャージ電圧を出力するようにしてもよい。

なお、デジタル電圧・アナログ電圧変換回路３５１５には、基準となるようなプリチャージ電圧をいくつか入力する必要がある。そこで、直接プリチャージ電圧を入力してもよいし、基準電圧生成回路３５１６においてプリチャージ電圧を生成して、それを入力するようにしてもよい。その場合は、図５に示すような回路を用いればよい。その時、図５における各々の電流源は、専用に配置してもよいし、リファレンス用電流源回路３５１４やデジタル電圧・アナログ電流変換回路３５０６などにおける電流源を共用して、利用してもよい。また、図５におけるプリチャージ回路（トランジスタ）５００Ａ、５００Ｂ、５００Ｃ、５００Ｄは、専用に配置してもよいし、画素配列３５０１などにおける電流源を共用して利用してもよい。または、図３、図１８〜２２などのように、プリチャージ回路５００やインピーダンス変換用アンプ６００などを用いて、アナログ電圧（プリチャージ電圧）を各列ごとに配置してもよい。

なお、信号線駆動回路やその一部は、画素配列３５０１と同一基板上に存在させず、例えば、外付けのＩＣチップを用いて構成されることもある。

なお、信号線駆動回路などの構成は、図３５に限定されない。

例えば、第１ラッチ回路３５０４や第２ラッチ回路３５０５が、アナログ値の電流を保存できる回路である場合、第１ラッチ回路（ＬＡＴ１）３５０４に、ビデオ信号（アナログ電流）が入力されることもある。この場合の構成を図３７に示す。
第１ラッチ回路（ＬＡＴ１）３５０４にビデオ信号を供給する回路として、ビデオ信号供給回路３５１４が接続されている。この場合、ビデオ信号供給回路３５１４が、図１６などにおける信号電流源３００とプリチャージ回路５００に相当する。そして、駆動対象回路１５０は、第１ラッチ回路（ＬＡＴ１）３５０４の中に配置されているトランジスタに相当する。図３８に、図３７の詳細な構成の一例を示す。信号電流源３８０１とプリチャージ回路３８０２を用いて、第１ラッチ回路（ＬＡＴ１）３５０４の中に配置されている駆動対象回路であるトランジスタ３８０５にビデオ信号を入力する。このとき、プリチャージ回路３８０２があるため、すばやく信号を書き込むことが出来る。その後、第１ラッチ回路（ＬＡＴ１）３５０４の中のトランジスタ３８０５から、第２ラッチ回路（LAT２）３５０５の中のトランジスタ３８０３に、ラッチ信号に同期させてビデオ信号を入力する。それから、第２ラッチ回路（ＬＡＴ２）３５０５の中のトランジスタ３８０３から画素３８０４ａ、３８０４ｂ、３８０４ｃなどにビデオ信号を供給していく。

なお、図３８では、ビデオ信号供給回路３５１４から第１ラッチ回路（ＬＡＴ１）３５０４の中のトランジスタ（駆動対象回路）に電流を供給するときに、プリチャージ回路を用いてすばやく信号を入力できるようにした例を示したが、これに限定されない。第１ラッチ回路（ＬＡＴ１）３５０４の中のトランジスタから、第２ラッチ回路（ＬＡＴ２）３５０５の中のトランジスタ（駆動対象回路）に電流を供給するときにも、第１ラッチ回路（ＬＡＴ１）３５０４の中にプリチャージ回路を配置することにより、プリチャージを行っても良い。
同様に、第２ラッチ回路（ＬＡＴ２）３５０５の中のトランジスタから画素（駆動対象回路）に電流を供給するときにも、第２ラッチ回路（ＬＡＴ２）３５０５の中にプリチャージ回路を配置することにより、プリチャージを行っても良い。また、その場合は、さらに第２ラッチ回路３５０５が存在しない場合もある。この場合の構成を図３９に示す。この場合は、図４０に示すように、第１ラッチ回路（ＬＡＴ１）において、1列につき複数のトランジスタ４００２ａ、４００２ｂを配置する。そして、一方のトランジスタにビデオ信号供給回路３５１４から信号を供給し、他方のトランジスタから画素へ信号を供給する。そして、配線４００１を用いて、それらを順次切り替えて動作させる。ここでも、図３７、３８と同様に、各々の場所にプリチャージ回路を配置することにより、信号の書き込みをすばやく行うことができるようになる。
なお、図３５や図３７〜４０の構成においても、これまでに述べてきた様々なプリチャージ回路の構成などを適用することが出来る。

次に、本発明を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例を図３６に示す。

図３６（Ａ）は発光装置であり、筐体１３００１、支持台１３００２、表示部１３００３、スピーカー部１３００４、ビデオ入力端子１３００５等を含む。本発明は表示部１３００３を構成する電気回路に用いることができる。また本発明により、図３６（Ａ）に示す発光装置が完成される。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。

図３６（Ｂ）はデジタルスチルカメラであり、本体１３１０１、表示部１３１０２、受像部１３１０３、操作キー１３１０４、外部接続ポート１３１０５、シャッター１３１０６等を含む。本発明は、表示部１３１０２を構成する電気回路に用いることができる。また本発明により、図３６（Ｂ）に示すデジタルスチルカメラが完成される。

図３６（Ｃ）はノート型パーソナルコンピュータであり、本体１３２０１、筐体１３２０２、表示部１３２０３、キーボード１３２０４、外部接続ポート１３２０５、ポインティングマウス１３２０６等を含む。本発明は、表示部１３２０３を構成する電気回路に用いることができる。また本発明により、図３６（Ｃ）に示す発光装置が完成される。

図３６（Ｄ）はモバイルコンピュータであり、本体１３３０１、表示部１３３０２、スイッチ１３３０３、操作キー１３３０４、赤外線ポート１３３０５等を含む。本発明は、表示部１３３０２を構成する電気回路に用いることができる。また本発明により、図３６（Ｄ）に示すモバイルコンピュータが完成される。

図３６（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体１３４０１、筐体１３４０２、表示部Ａ１３４０３、表示部Ｂ１３４０４、記録媒体（ＤＶＤ等）読み込み部１３４０５、操作キー１３４０６、スピーカー部１３４０７等を含む。表示部Ａ１３４０３は主として画像情報を表示し、表示部Ｂ１３４０４は主として文字情報を表示するが、本発明は、表示部Ａ、Ｂ１３４０３、１３４０４を構成する電気回路に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により、図３６（Ｅ）に示すＤＶＤ再生装置が完成される。

図３６（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体１３５０１、表示部１３５０２、アーム部１３５０３を含む。本発明は、表示部１３５０２を構成する電気回路に用いることができる。また本発明により、図３６（Ｆ）に示すゴーグル型ディスプレイが完成される。

図３６（Ｇ）はビデオカメラであり、本体１３６０１、表示部１３６０２、筐体１３６０３、外部接続ポート１３６０４、リモコン受信部１３６０５、受像部１３６０６、バッテリー１３６０７、音声入力部１３６０８、操作キー１３６０９等を含む。本発明は、表示部１３６０２を構成する電気回路に用いることができる。また本発明により、図３６（Ｇ）に示すビデオカメラが完成される。

図３６（Ｈ）は携帯電話であり、本体１３７０１、筐体１３７０２、表示部１３７０３、音声入力部１３７０４、音声出力部１３７０５、操作キー１３７０６、外部接続ポート１３７０７、アンテナ１３７０８等を含む。本発明は、表示部１３７０３を構成する電気回路に用いることができる。なお、表示部１３７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。また本発明により、図３６（Ｈ）に示す携帯電話が完成される。

なお、将来的に発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。

また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。

また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景とし、文字情報を発光部分で形成するように駆動することが望ましい。

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。またここで示した電子機器は、本発明において示したいずれの構成の半導体装置を用いても良い。

本発明に係る電流駆動回路の一実施例を示す図であり、（Ａ）はその回路図、（Ｂ）はプリチャージ動作を説明する図、（Ｃ）は電流入力時の動作を説明する図。 本発明の電流駆動回路の他の実施例を示す図。 本発明の電流駆動回路の更に他の実施例を示す図。 本発明の電流駆動回路の更に他の実施例を示す図。 図４の実施例におけるプリチャージ電圧Ｖ_ｐ１乃至Ｖ_ｐ４を自動的に作成するための回路構成を示す図。 プリチャージ期間Ｔ_bとプリチャージ期間終了後の信号電流の駆動対象回路への供給期間Ｔ_ａとの関係を説明するための図。 駆動対象回路を構成するトランジスタＴｒ_１の極性がｐチャネル型に変更された場合の電流駆動回路を示す図。 プリチャージ回路内のトランジスタＴｒ_２を駆動対象回路内のトランジスタＴｒ_１の極性と一致させｐチャネル型に変更した場合の回路構成を示す図。 電流駆動動作をプリチャージを行わない場合と比較して説明するための図。 本発明の電流駆動回路を用いた表示装置の回路構成を示した図。 本発明に係る表示装置内の電流駆動回路の一実施例を示す図。 本発明に係る表示装置内の電流駆動回路の他の実施例を示す図。 本発明に係る表示装置の電流駆動回路の更に他の実施例を示す図。 本発明に係る表示装置の電流駆動回路の更に他の実施例を示す図。 ソースドライバ回路に本発明の電流駆動回路を組み込んだ場合の電流線上の電圧変化を示す特性図。 本発明の電流駆動回路の動作原理を説明するための図。 本発明に係る電流駆動回路の実施例を示す図。 本発明の一実施例に係るアクティブマトリクス型表示装置の回路図。 プリチャージ時の図１８の回路の回路動作を説明するための図。 信号電流書き込み時の図１８の回路動作を説明するための図。 本発明の他の実施例の回路構成を示す図。 本発明の更に他の実施例の回路構成を示す図。 本発明に使用されるソースフォロア回路の回路構成の一例を示す図。 ディジタル階調回路方式の場合の本発明の回路構成を示した実施例。 図２４に示すディジタル階調方式の回路構成におけるプリチャージ回路を改良した図。 図２５に示す演算回路とメモリ回路の具体的構成を示した図。 図２６に示すメモリ回路を制御するメモリ制御信号と、メモリ回路を制御するラッチパルスの制御信号とを示した図。 図２５に示すプリチャージ制御線の制御動作を説明する図。 アクティブマトリックス型表示装置の基本構成を示す図。 従来のアクティブマトリックス型表示装置の一例を示す回路図。 図３０の回路動作を説明する図（その１）。 図３０の回路動作を説明する図（その２）。 図３０の回路動作を説明する図（その３）。 本発明の電流駆動回路の他の実施例を示す図。 本発明が適用される表示装置の構成を示す図。 本発明が適用される電子機器の図。 図３５の第１ラッチ回路に、ビデオ信号が入力される構成の一例を示す図。 図３７の詳細な構成を示す図。 図３８において、第２ラッチ回路が存在しない構成の一例を示す図。 図３９の詳細な説明を示す図。 リファレンス用電流源回路の中に、プリチャージ回路を配置した構成の一例を示す図。 プリチャージ回路と駆動対象回路のそれぞれに異なる電流源を設けた構成の例を示す図。

符号の説明

２０：信号線
３０：電源線
５０：駆動ＴＦＴ
７０：入力電流源
８０：駆動素子
８５：アンプ
１００：画素回路
１５０：駆動対象回路
３００：信号電流源
４００：信号線
５００：プリチャージ回路

Claims (1)

1. 表示素子に電流を供給する機能を有するトランジスタと、プリチャージ回路と、複数の電流源とを有する半導体装置であって、
   前記複数の電流源のそれぞれは、複数の第１のスイッチのそれぞれを介して、前記トランジスタのソース又はドレインの一方と電気的に接続され、
   前記プリチャージ回路の出力端子は、前記トランジスタのソース又はドレインの一方と電気的に接続され、
   前記プリチャージ回路は、複数の第２のスイッチと、複数の配線と、複数のアンプと、複数の第２の電流源と、複数の第２のトランジスタとを有し、
   前記複数の第２のスイッチは、それぞれ、第１の端子と第２の端子とを有し、
   それぞれの第１の端子は、前記複数の配線のそれぞれに、電気的に接続され、
   それぞれの第２の端子は、前記プリチャージ回路の前記出力端子に、共通して電気的に接続され、
   前記複数の配線のそれぞれは、前記複数のアンプのそれぞれの出力端子に、電気的に接続され、
   前記複数の第２の電流源は、それぞれ、異なる大きさの電流を供給する機能を有し、
   前記複数の第２の電流源のそれぞれは、前記複数のアンプのそれぞれの入力端子に、電気的に接続され、
   前記複数の第２のトランジスタのそれぞれのゲートは、前記複数の第２のトランジスタのそれぞれのドレインに、電気的に接続され、
   前記複数の第２のトランジスタのそれぞれのソース又はドレインの一方は、前記複数のアンプのそれぞれの入力端子に、電気的に接続され、
   前記複数の第２のトランジスタのそれぞれのソース又はドレインの他方は、電源線と電気的に接続され、
   前記複数の電流源は、それぞれ、異なる大きさの電流を供給する機能を有し、
   前記複数の配線は、それぞれ、異なる大きさのプリチャージ電圧を供給する機能を有し、
   前記複数の電流源から前記トランジスタのソース又はドレインの一方に供給される電流の大きさに応じて、前記複数の第２のスイッチのいずれか一つをオン状態にし、前記複数の第２のトランジスタの一つから対応する大きさのプリチャージ電圧を供給し、
   前記トランジスタのゲートは、前記複数の電流源から前記トランジスタのソース又はドレインの一方に電流が供給される場合にオンになる第３のスイッチを介して、前記トランジスタのドレインと電気的に接続されていることを特徴とする半導体装置。

Images