JP4497313B2 - データ駆動装置，及び発光表示装置 - Google Patents

Description

本発明は，データ駆動装置及び発光表示装置に係り，特に，データ信号を電流の形で供給するデータ駆動装置及びこれを備えた発光表示装置に関する。

発光表示装置は，印加される電流の大きさに対応する光を発光する素子を用いて映像を表示する表示装置であって，有機物質の発光を利用する有機発光表示装置が最近使われている。有機発光表示装置は，有機物質を電気的に励起させて発光させる表示装置であって，Ｎ×Ｍ個の有機発光セルの電圧書き込みあるいは電流書き込みを行って映像を表現できるようになっている。このような有機発光セルは，アノード層，有機薄膜層およびカソード層の構造を持っている。

このような有機発光セルを駆動する方式には，パッシブマトリックス（ｐａｓｓｉｖｅ ｍａｔｒｉｘ）方式と，薄膜トランジスタまたはＭＯＳＦＥＴを用いたアクティブマトリックス（ａｃｔｉｖｅ ｍａｔｒｉｘ）方式がある。パッシブマトリックス方式は，陽極と陰極を直交するように配設し，ラインを選択して駆動する方式である。これに対し，アクティブマトリックス方式は，薄膜トランジスタとキャパシタを各画素電極に接続してキャパシタによって電圧を維持させる駆動方式である。この際，電圧を維持させるためにキャパシタに印加される信号の形によって，アクティブマトリックス方式は電圧書き込み方式と電流書き込み方式に分けられる。

ところが，従来の電圧書き込み方式の画素回路では，製造工程の不均一性によって発生する薄膜トランジスタのしきい値電圧およびキャリアの移動度のバラツキにより高階調を得ることが難しいという問題点がある。これに対し，電流書き込み方式の画素回路は，画素回路に電流を供給する電流源がパネル全体にわたって均一であれば，各画素内の駆動トランジスタが不均一な電圧／電流特性を有するとしても，均一な表示特性を得ることができる。

このような電流書き込み方式の画素を用いて表示装置を具現する場合，階調を示すデータ信号を電流に変換して画素に印加する電流生成回路が必要となる。すなわち，外部からのデータ信号を電流の形のデータ信号（以下，「データ電流」という）に変換して印加するデータ駆動装置が必要である。

このようなデータ駆動装置は，データ信号をアナログ形のデータ電流に変換するデジタル／アナログ変換部と，変換されたデータ電流をバッファリングしてデータ線へ伝達するためのデータ出力部を必要とする。一般に，データ電流を１水平周期の間１回ずつデータ線へ伝達すべきであるが，有機発光表示装置の解像度が高くなるほど，水平周期は短くなる。したがって，短い水平周期の間，データ電流がデータ出力部でバッファリングされなければならないが，有機発光素子の発光に使われる電流のレベルが低い場合には，データ電流が１水平周期の間十分にバッファリングされず，正常なデータ電流がデータ線へ伝達されないこともある。

しかしながら，上記記載のような従来のデータ駆動装置によれば，短い１水平期間にデータ電流が十分にバッファリングされず，正常なデータ電流がデータ線へ伝達されないことがあるという問題があった。

そこで，本発明は，このような問題点に鑑みてなされたもので，その目的は，データ信号をデータ電流に変換してデータ線へ伝達するに際し，データ出力部へ正常なデータ電流を伝達することが可能なデータ駆動装置とそのデータ駆動装置を備えた発光表示装置を提供することにある。

上記課題を解決するために，本発明のある観点によれば，階調を示す複数のデータ信号を順次受信し，発光表示装置の表示部に配置された複数のデータ線にデータ電流を印加するデータ駆動装置において：上記データ信号を上記データ電流に変換する少なくとも一つの変換器と；上記少なくとも一つの変換器から出力される上記データ電流が順次伝達され，上記複数のデータ線へ上記データ電流を伝達する少なくとも一つのデータ出力部と；上記データ電流が上記データ出力部へ伝達される前に，上記変換器と上記データ出力部間の配線にプリチャージ電圧を印加するプリチャージ部と；を備えることを特徴とする，データ駆動装置が提供される。

また，上記変換器は，ドレインに上記データ電流が流れる第１トランジスタを有し，上記プリチャージ部は，上記第１トランジスタとカレントミラーの形で接続されている第２トランジスタを有し上記データ電流によって決定される上記第２トランジスタのドレイン電圧に対応する電圧を上記プリチャージ電圧として決定してもよい。

また，上記プリチャージ部は，上記第２トランジスタのドレインと上記配線の第１端との間に接続されている単位利得増幅器をさらに有してもよい。

また，上記プリチャージ部は，上記単位利得増幅器の出力端と上記配線の第１端との間に接続されている第１スイッチ，および上記配線の第２端と上記データ出力部との間に接続されている第２スイッチをさらに有し，上記第１スイッチがターンオンされ，上記第２スイッチがターンオフされて上記配線に上記プリチャージ電圧が印加され，上記第１スイッチがターンオフされ，上記第２スイッチがターンオンされて上記変換器の上記データ電流が上記データ出力部へ伝達されてもよい。

また，上記変換器は，上記第１トランジスタとカレントミラーの形で接続され，上記配線の第１端にドレインが接続されている第３トランジスタをさらに有してもよい。

また，上記プリチャージ部は，第１電源と上記第２トランジスタのドレインとの間に接続されている第４トランジスタをさらに有し，上記出力部は，上記第１電源と上記配線の第２端との間に接続されている第５トランジスタをさらに有してもよい。

また，上記プリチャージ電圧は，上記データ電流に関係なく予め定められた電圧であってもよい。

また，上記変換器は，上記配線の第１端にドレインが接続され，第２電圧を供給する第２電源にソースが接続されている第６トランジスタを有し，上記出力部は，上記配線の第２端にドレインが接続され，第１電圧を供給する第１電源にソースが接続されている第７トランジスタを有し，上記プリチャージ部は，上記第２電圧と上記第１電圧との間の第３電圧を上記プリチャージ電圧として決定してもよい。

また，上記第３電圧は，上記第２電圧と上記第１電圧の平均電圧であってもよい。

また，上記プリチャージ部は，上記第１電源と上記第２電源との間に直列に接続される第１および第２抵抗を有し，上記第１抵抗と上記第２抵抗の接点が，上記配線の第１端に接続されてもよい。

また，上記第１抵抗の大きさと上記第２抵抗の大きさとが同じであってもよい。

また，上記変換器は，上記第６トランジスタとカレントミラーの形で接続され，上記データ電流を伝達する第８トランジスタをさらに有し，上記プリチャージ部は，上記第８トランジスタのゲートと上記第６トランジスタのゲートとの間に接続されている第３スイッチと，上記配線の第２端と上記第７トランジスタのドレインとの間に接続される第４スイッチと，上記配線の第１端と上記第１および第２抵抗の接点との間に接続される第５スイッチと，をさらに有し，上記第５スイッチがターンオンされ，上記第３及び第４スイッチがターンオフされて上記配線に上記プリチャージ電圧が印加され，上記第５スイッチがターンオフされ，上記第３及び第４スイッチがターンオンされて上記変換器のデータ電流が上記データ出力部へ伝達されてもよい。

また，上記プリチャージ部は，上記データ信号に対応する電圧を上記プリチャージ電圧として決定してもよい。

また，上記プリチャージ部は，上記データ信号のビット値のうち少なくとも一部のビット値から上記プリチャージ電圧を生成する電圧変換器を有してもよい。

また，上記電圧変換器は，第４電圧を供給する第４電源と第５電圧を供給する第５電源との間に直列に接続される複数の抵抗を有し，上記データ信号のビット値のうち少なくとも一部のビット値から，上記第４電源，上記第５電源および複数の抵抗によって形成される接点のうち上記プリチャージ電圧が出力される接点を選択してもよい。

また，上記少なくとも一部のビットは，上記データ信号の最上位ビットを含んでもよい。

また，上記変換器は，上記データ電流が伝達される第９トランジスタと，ドレインが上記配線の第１端に接続され，上記第９トランジスタとカレントミラーの形で接続されている第１０トランジスタとを有し，上記出力部は，上記配線の第２端にドレインが接続されている第１１トランジスタを有してもよい。

また，上記プリチャージ部は，上記電圧変換器の出力端と上記配線の第１端との間に接続される第６スイッチと，上記配線の第２端と上記第１１トランジスタのドレインとの間に接続される第７スイッチと，をさらに有し，上記第６スイッチがターンオンされ，上記第７スイッチがターンオフされて上記プリチャージ電圧が上記配線に印加され，上記第６スイッチがターンオフされ，上記第７スイッチがターンオンされて上記変換器のデータ電流が上記データ出力部へ伝達されてもよい。

また，上記順次入力される複数のデータ信号を順次サンプリングして保存するラッチ部と；上記ラッチ部から伝達される複数のデータ信号を多重化処理して上記変換器へ順次伝達する多重化処理部と；をさらに有し，上記変換器は，順次伝達される複数のデータ信号を順次データ電流に変換して上記データ出力部へ伝達し，上記データ出力部は，順次入力される上記データ電流を順次サンプリングした後，上記複数のデータ線へ伝達してもよい。

また，上記複数のデータ信号は，第１色相を示す複数の第１データ信号と，第２色相を示す複数の第２データ信号と，第３色相を示す複数の第３データ信号と，を有し，上記少なくとも一つの変換器は，上記第１データ信号を変換する第１変換器と，上記第２データ信号を変換する第２変換器と，上記第３データ信号を変換する第３変換器と，を有してもよい。

また，上記複数のデータ線を少なくとも一つのグループに分割する場合，上記少なくとも一つの変換器は，上記少なくとも一つのグループにそれぞれ対応してもよい。

また，上記発光表示装置は，有機物質の発光を利用してもよい。

上記課題を解決するために，本発明の別の観点によれば，一方向に配置された複数のデータ線，上記データ線と交差する方向に配置された複数の第１および第２走査線，および上記データ線と上記第１走査線によって画定され，それぞれ発光素子が形成されている複数の画素領域を有する表示部と；データが書き込まれるべき画素領域を選択する選択信号を上記複数の第１走査線へ選択的に伝達し，発光素子が発光すべき画素領域を選択する発光信号を上記複数の第２走査線へ選択的に伝達する走査駆動部と；順次入力される複数のデータ信号を順次データ電流に変換する変換部と，上記変換部で変換されたデータ電流を一時保存した後，上記複数のデータ線へ伝達するデータ出力部とを有するデータ駆動部と；を備え，上記変換部から上記データ出力部へ上記データ電流が伝達される前に，上記変換部と上記データ出力部との間の配線にプリチャージ電圧が印加されることを特徴とする，発光表示装置が提供される。

上記変換部は，上記配線の第１端に接続され，上記データ電流に対応する電流を出力する第１２トランジスタを有し，上記データ出力部は，上記配線の第２端に接続され，上記第１２トランジスタに流れる電流が伝達される第１３トランジスタを有し，上記データ駆動部は，直列に接続される第１４および第１５トランジスタを有するプリチャージ部をさらに有し，上記プリチャージ部は，上記第１４トランジスタへ上記データ電流に対応する電流を伝達し，上記第１４及び第１５トランジスタの接点電圧を上記プリチャージ電圧として決定してもよい。

上記変換部は，上記第１３および第１４トランジスタとカレントミラーの形で接続され，上記データ電流を伝達する第１６トランジスタをさらに有してもよい。

また，上記プリチャージ部は，上記第１４および第１５トランジスタの接点と上記配線の第１端との間に接続され，上記第１４および第１５トランジスタの接点電圧を上記配線へ伝達する単位利得増幅器をさらに有してもよい。

また，上記プリチャージ電圧は，上記データ出力部へ伝達される上記データ電流によって決定されてもよい。

また，上記プリチャージ電圧は，上記変換部の第２電源が供給する第２電圧と上記データ出力部の第１電源が供給する第１電圧との間の電圧であってもよい。

また，上記変換部は，上記配線の第１端と上記第２電源との間に接続され，上記データ電流に対応する電流を出力する第１７トランジスタを有し，上記データ出力部は，上記配線の第２端と上記第１電源との間に接続され，上記第１トランジスタに流れる電流が伝達される第１８トランジスタを有し，上記データ駆動部は，上記第２電源と上記第１電源との間に直列に接続され，その接点が上記配線の第１端に接続される第１および第２抵抗を有するプリチャージ部をさらに有し，上記プリチャージ電圧は，上記第１及び第２抵抗の接点の電圧であってもよい。

また，上記第１抵抗の大きさと第２抵抗の大きさが同じであってもよい。

また，上記変換部は，上記第１７トランジスタとカレントミラーの形で接続され，上記データ電流を伝達する第１９トランジスタをさらに有してもよい。

また，上記プリチャージ電圧は，上記データ信号の少なくとも一つのビットデータに対応する電圧であってもよい。

また，上記変換部は，上記配線の第１端に接続され，上記データ電流に対応する電流を出力する第２０トランジスタを有し，上記データ出力部は，上記配線の第２端に接続され，上記第２０トランジスタに流れる電流が伝達される第２１トランジスタを有し，上記データ駆動部は，第４電源と第５電源との間に直列に接続される複数の抵抗を有するプリチャージ部をさらに有し，上記プリチャージ部は，上記データ信号の少なくとも一つのビットデータに応じて上記複数の抵抗によって上記第４電源の電圧と上記第５電源の電圧を分圧し，上記分圧された電圧が上記プリチャージ電圧であってもよい。

また，上記変換部は，上記第２０トランジスタとカレントミラーの形で接続され，上記データ電流を伝達する第２２トランジスタをさらに有してもよい。

また，上記発光素子は有機発光素子であってもよい。

このように，上記課題を解決するために，本発明では，データ駆動装置のデータ出力部からデータ電流を受信する前にプリチャージを行う。

以上説明したように，本発明によれば，プリチャージ部を介してデジタル／アナログ変換部から出力されるデータ電流をデータ出力部へ損失なく伝達することができる。

以下に，添付した図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する発明特定事項については，同一の符号を付することにより重複説明を省略する。

図面において，本発明を明確に説明するために，説明と関係のない部分は省略した。ある部分が他の部分に接続されているとするとき，これは直接接続されている場合のみならず，その間に他の素子を挟んで電気的に接続されている場合も含む。

図１は本発明の実施形態に係る発光表示装置の概略平面図である。

図１に示すように，本発明の実施形態に係る発光表示装置は，表示部１００，走査駆動部２００およびデータ駆動部３００を備える。

表示部１００は，複数のデータ線Ｄ_１〜Ｄ_ｍ，複数の選択走査線Ｓ_１〜Ｓ_ｎ，複数の発光走査線Ｅ_１〜Ｅ_ｎおよび複数の副画素１１０を含む。複数のデータ線Ｄ_１〜Ｄ_ｍは，列方向に延びており，画像を示すデータ電流を伝達する。選択走査線Ｓ_１〜Ｓ_ｎは，行方向に延びており，複数の副画素のうちデータ電流が印加される画素を選択する選択信号を伝達し，複数の発光走査線Ｅ_１〜Ｅ_ｎは，行方向に延びており，複数の副画素のうち発光する副画素を選択する発光制御信号を伝達する。本実施形態において第１走査線は選択走査線Ｓ_１〜Ｓ_ｎに相当し，第２走査線は発光走査線Ｅ_１〜Ｅ_ｎに相当する。

隣り合う２本の選択走査線Ｓ_１〜Ｓ_ｎと隣り合う２本のデータ線Ｄ_１〜Ｄ_ｍによって画素領域が画定される。画素領域には，発光素子を有する副画素１１０が形成される。例えば，ｉ番目の選択走査線Ｓ_ｉとｊ番目のデータ線Ｄ_ｊに接続された副画素１１０は，選択走査線Ｓ_ｉから選択信号が印加されるとき，データ線Ｄ_ｊからのデータ電流を書き込み，発光走査線Ｅ_ｉから発光信号が印加されるとき，発光素子が書き込んだデータ電流に対応する階調で発光する。また，本発明の実施形態では，Ｒ（ｒｅｄ）色相の光を発光する副画素，Ｇ（ｇｒｅｅｎ）色相の光を発光する副画素，およびＢ（ｂｌｕｅ）色相の光を発光する副画素が存在し，三つの副画素によって一つの色相を表現する画素が形成されるものと仮定する。本実施形態において第１色相，第２色相，第３色相とは上記Ｒ，Ｇ，Ｂ色相のことである。

データ駆動部３００は，順次入力される階調を示すデータ信号をデータ電流に変換し，変換したデータ電流をデータ線Ｄ_１〜Ｄ_ｍに印加する。走査駆動部２００は，複数の選択走査線Ｓ_１〜Ｓ_ｎに選択信号を順次印加し，且つ複数の発光走査線Ｅ_１〜Ｅ_ｎに発光制御信号を順次印加する。

この際，走査駆動部２００および／またはデータ駆動部３００は，表示部１００が形成される基板上に集積回路の形で直接装着してもよい。また，これら駆動部２００および／または３００を，表示部１００の形成される基板上に，走査線Ｓ_１〜Ｓ_ｎ，Ｅ_１〜Ｅ_ｎ，データ線Ｄ_１〜Ｄ_ｍおよび副画素１１０のトランジスタを形成する層と同一の層で形成することもできる。また，これら駆動部２００および／または３００を，表示部１００の形成される基板とは別途の基板に形成し，これらの基板を表示部１００の形成される基板に電気的に接続することもできる。また，これら駆動部２００および／または３００は，表示部１００の形成される基板に接着されて電気的に接続されたＴＣＰ（ｔａｐｅ ｃａｒｒｉｅｒ ｐａｃｋａｇｅ），ＦＰＣ（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）またはＴＡＢ（ｔａｐｅ ａｕｔｏｍａｔｉｃ ｂｏｎｄｉｎｇ）にチップなどの形で装着することもできる。

次に，図１のデータ駆動部３００について図２を参照して詳細に説明する。図２は本発明の第１実施形態に係るデータ駆動部３００の概略ブロック図，図３は図２のデータ駆動部３００の多重化処理部３３０の概略ブロック図である。

図２に示すように，第１実施形態に係るデータ駆動部３００は，シフトレジスタ部３１０，ラッチ部３２０，多重化処理部３３０，デジタル／アナログ変換部（以下，「Ｄ／Ａ変換部」という。）３４０，制御信号生成部３５０およびデータ出力部３６０を含む。図２では，説明の便宜上，データ線Ｄ_１〜Ｄ_３００は，３００本，すなわちＲ副画素に対応する１００本のデータ線，Ｇ副画素に対応する１００本のデータ線，およびＢ画素に対応する１００本のデータ線からなり，データ出力部は，データ線に対応して３００本のチャネルを有するものと仮定する。また，１行に設けられる１００個の画素に対応するデータ信号は順次入力され，１画素のＲ，Ｇ，Ｂデータ信号は並列に入力されるものと仮定する。これにより，ラッチ部３２０，多重化処理部３３０，Ｄ／Ａ変換部３４０およびデータ出力部３６０は，１画素に該当するＲ，Ｇ，Ｂデータ信号またはＲ，Ｇ，Ｂデータ電流を並列に処理する。

シフトレジスタ部３１０は，順次シフトされるサンプリング信号ＳＲＨ０〜ＳＲＨ９９を生成してラッチ部３２０へ伝達する。ラッチ部３２０は，サンプリング信号ＳＲＨ０〜ＳＲＨ９９に応じて順次入力されるＲ，Ｇ，Ｂデータ信号ＤＲ０〜ＤＲ９９，ＤＧ０〜ＤＧ９９，ＤＢ０〜ＤＢ９９をサンプリングして保存し，サンプリングラッチ部３２１とホールディングラッチ部３２２とからなる。

具体的に，シフトレジスタ部３１０は，活性化信号ＩＥに応答してサンプリング信号ＳＲＨ０を生成し，このサンプリング信号ＳＲＨ０をクロックＣＬＫＨに同期して順次シフトしながら複数のサンプリング信号ＳＲＨ０〜ＳＲＨ９９を順次出力する。ここで，サンプリング信号ＳＲＨ０〜ＳＲＨ９９は，１行の１００個の画素に対応するように１００個が生成される。

サンプリングラッチ部３２１は，入力されるＲ，Ｇ，Ｂデータ信号ＤＲ０〜ＤＲ９９，ＤＧ０〜ＤＧ９９，ＤＢ０〜ＤＢ９９をサンプリング信号ＳＲＨ０〜ＳＲＨ９９に応答してサンプリングする。すなわち，サンプリング信号ＳＲＨｉに応答して，サンプリングラッチ部３２１は行方向に（ｉ＋１）番目の画素に対応するＲ，Ｇ，Ｂデータ信号ＤＲｉ，ＤＧｉ，ＤＢｉをサンプリングする。ここで，Ｒ，Ｇ，Ｂデータ信号が１０ビットのデジタルデータからなると，サンプリングラッチ部３２１は，個々のビット毎にデータをサンプリングして，総数３０ビットのデータをサンプリングする。次いで，ホールディングラッチ部３２２は，サンプリングラッチ部３２１で順次サンプリングされるデータ信号を１行に対応するデータ信号がサンプリングされるまで維持した後，ホールディング活性化信号ＤＨに応答して，サンプリングされた１行のデータ信号ＤＲ０〜ＤＲ９９，ＤＧ０〜ＤＧ９９，ＤＢ０〜ＤＢ９９を出力する。

図３を参照すると，多重化処理部３３０は，シフトレジスタ３３１とマルチプレクサ３３２とからなる。多重化処理部３３０のシフトレジスタ３３１は，クロックＣＬＫＬおよび活性化信号ＤＡＳの入力を受けて多重化信号ＭＳＷ０〜ＭＳＷ９９およびシフト信号ＳＲＬ０〜ＳＲＬ９９を順次出力する。この際，シフトレジスタ３３１のクロックＣＬＫＬは，シフトレジスタ部３１０のクロックＣＬＫＨより周波数が低くてもよく，活性化信号ＤＡＳは，ホールディングラッチ部３２２のホールディング活性化信号ＤＨと同一のタイミングを持つ。また，多重化信号ＭＳＷ０〜ＭＳＷ９９およびシフト信号ＳＲＬ０〜ＳＲＬ９９は，クロックＣＬＫＬに同期されて出力される。多重化信号ＭＳＷ０〜ＭＳＷ９９は，多重化処理部３３０のマルチプレクサ３３２に印加され，シフト信号ＳＲＬ０〜ＳＲＬ９９は，制御信号生成部３５０へ出力される。

多重化処理部３３０のマルチプレクサ３３２は，多重化信号ＭＳＷ０〜ＭＳＷ９９に基づいてホールディングラッチ部３２２からのＲ，Ｇ，ＢデータＤＲ０〜ＤＲ９９，ＤＧ０〜ＤＧ９９，ＤＢ０〜ＤＢ９９を多重化して順次Ｄ／Ａ変換部３４０へ伝達する。すなわち，マルチプレクサ３３２は，多重化信号ＭＳＷｉを受信する場合，Ｒ，Ｇ，ＢデータＤＲｉ，ＤＧｉ，ＤＢｉをＤ／Ａ変換部３４０へ伝達する。

Ｄ／Ａ変換部３４０は，マルチプレクサ３３２から順次入力されるＲ，Ｇ，ＢデータＤＲ０〜ＤＲ９９，ＤＧ０〜ＤＧ９９，ＤＢ０〜ＤＢ９９をそれぞれアナログ形のデータ電流Ｒ０〜Ｒ９９，Ｇ０〜Ｇ９９，Ｂ０〜Ｂ９９へ変換してデータ出力部３６０へ順次出力する。この際，Ｄ／Ａ変換部３４０は，Ｒ，Ｇ，Ｂ用デジタル／アナログ変換器（以下，Ｒ，Ｇ，Ｂ「Ｄ／Ａ」変換器という）３４１，３４２，３４３からなり，Ｒ，Ｇ，Ｂ用Ｄ／Ａ変換器３４１，３４２，３４３はそれぞれＲ，Ｇ，Ｂデータをアナログ電流に変換する。なお，本実施形態において，第１，第２，第３変換器はＲ，Ｇ，Ｂ「Ｄ／Ａ」変換器に相当する。また，第１データ信号、，第２データ信号，第３データ信号は，ＤＲ０〜ＤＲ９９，ＤＧ０〜ＤＧ９９，ＤＢ０〜ＤＢ９９に相当する。

制御信号生成部３５０は，多重化処理部３３０のシフト信号ＳＲＬ０〜ＳＲＬ９９を受信してサンプリング信号ＣＳＨ０〜ＣＳＨ９９を生成し，このサンプリング信号をデータ出力部３６０へ出力する。この際，サンプリング信号ＣＳＨｉは，多重化信号ＭＳＷｉによってＤ／Ａ変換部３４０で変換されたＲ，Ｇ，Ｂデータ電流Ｒｉ，Ｇｉ，Ｂｉがデータ出力部３６０に伝達される時点に同期するように，シフト信号ＳＲＬｉによって生成される。

データ出力部３６０は，サンプリング信号ＣＳＨ０〜ＣＳＨ９９に応答して，Ｄ／Ａ変換部３４０から入力されるＲ，Ｇ，Ｂデータ電流Ｒ０〜Ｒ９９，Ｇ０〜Ｇ９９，Ｂ０〜Ｂ９９を順次サンプリングする。すなわち，データ出力部３６０は，Ｄ／Ａ変換部３４０でアナログの形に変換されて出力されるＲ，Ｇ，Ｂデータ電流Ｒｉ，Ｇｉ，Ｂｉをサンプリング信号ＣＳＨｉに応答してサンプリングする。データ出力部３６０は，１行の画素に対応するＲ，Ｇ，Ｂデータ電流Ｒ０〜Ｒ９９，Ｇ０〜Ｇ９９，Ｂ０〜Ｂ９９をサンプリングした後，各データ電流を当該データ線Ｄ_１〜Ｄ_３００へ同時に出力する。

以上，１行の画素に対応するＲ，Ｇ，Ｂデータ信号がデータ駆動部３００に入力されてデータ電流に変換されて表示部１００のデータ線へ出力される過程について説明した。このような過程が全行の画素のＲ，Ｇ，Ｂデータ信号に対し繰り返し行われることにより，１フレームのデータ信号がデータ電流に変換されて表示部１００へ伝達できる。そして，第１実施形態によれば，データ線別にＤ／Ａ変換器が形成されず，Ｒ，Ｇ，Ｂ別にＤ／Ａ変換器が形成されているので，Ｄ／Ａ変換器の占有面積を減らすことができる。

次に，図４を参照して，データ駆動部３００に使用されるＤ／Ａ変換部３４０の第１実施形態について説明する。図４は図３のデータ駆動部３００のＤ／Ａ変換部３４０の第１実施形態を示す図である。図４ではＤ／Ａ変換部３４０の中でもＲ用Ｄ／Ａ変換器３４１のみを示した。ＧおよびＢ用Ｄ／Ａ変換器３４２，３４３は，Ｒ用Ｄ／Ａ変換器３４１と同一の構造を持つので，その図示および説明を省略する。

図４に示すように，Ｒ用Ｄ／Ａ変換器３４１は，電流源Ｉ_Ｂに接続されるトランジスタＴＢ，１０個のミラートランジスタＴ０〜Ｔ９およびスイッチング素子ＳＷ０〜ＳＷ９を含む。トランジスタＴＢとミラートランジスタＴ０〜Ｔ９は，それぞれカレントミラー（電流ミラー）の形で接続されている。つまり，トランジスタＴＢとミラートランジスタＴ０〜Ｔ９でカレントミラー回路を構成している。ミラートランジスタＴ０〜Ｔ９の大きさはそれぞれトランジスタＴＢの大きさの２^０〜２^９倍である。トランジスタの大きさは，トランジスタのチャネル幅Ｗとチャネル長Ｌの比Ｗ／Ｌを意味する。具体的に，トランジスタＴＢは，ダイオードの形で接続される。また，トランジスタＴＢは，ソースが電源電圧ＶＤＤに接続され，ドレインが電流源Ｉ_Ｂに接続されている。ミラートランジスタＴｊ（ここで，ｊは０〜９の整数）は，ソースが電源電圧ＶＤＤ１に接続され，ゲートがトランジスタＴＢのゲートに接続されている。また，ミラートランジスタＴｊのドレインとＲ用Ｄ／Ａ変換器３４１の出力信号線との間にはスイッチＳＷｊが接続されている。

すると，ミラートランジスタＴ０〜Ｔ９のドレインに，トランジスタＴＢのドレインを介して流れる電流Ｉ_Ｂの２^０〜２^９倍の電流２^０Ｉ_Ｂ〜２^９Ｉ_Ｂがそれぞれ出力される。スイッチＳＷ０〜ＳＷ９は，それぞれ多重化処理部３３０のマルチプレクサ３３２から順次入力されるＲデータＤＲｉの１０ビットに対応してターンオンされる。例えば，ＲデータＤＲｉが上位ビットから順次「０１０１０００１０１」であれば，「１」に対応するスイッチＳＷ０，ＳＷ２，ＳＷ６，ＳＷ８がターンオンされ，Ｒ用Ｄ／Ａ変換器３４１の出力信号線に流れる電流Ｉ_ｉｎは（２^０＋２^２＋２^６＋２^８）Ｉ_Ｂになる。このようにＲ用Ｄ／Ａ変換器３４１によってＲ，Ｇ，Ｂデータ信号がデータ電流に変換され，出力信号線を介してデータ出力部３６０へ伝達される。Ｄ／Ａ変換部３４０は，このような過程によって多重化処理部３３０から順次入力されるＲ，Ｇ，ＢデータをＲ，Ｇ，Ｂデータ電流に変換してデータ出力部３６０へ順次出力する。

図５は，本発明の第１実施形態に係るデータ駆動部３００におけるＤ／Ａ変換部３４０のＲ用Ｄ／Ａ変換器３４１の出力端３４１ａとデータ出力部３６０の入力端３６１を示す図である。図５では，Ｒ用Ｄ／Ａ変換器３４１の出力端３４１ａおよびＲ用Ｄ／Ａ変換器３４１に接続されるデータ出力部３６０の入力端３６１のみを示したが，ＧよびＢ用Ｄ／Ａ変換器３４２，３４３についても同一構造の出力端が形成され，同一構造のデータ出力部３６０の入力端に接続される。

図５を参照すると，Ｒ用Ｄ／Ａ変換器３４１の出力端はカレントミラーＭ１，Ｍ２を含み，データ出力部３６０の入力端もカレントミラーＭ３，Ｍ４を含む。図５では，カレントミラーＭ１，Ｍ２を形成するトランジスタＭ１，Ｍ２をｎチャネル電界効果トランジスタで表示し，カレントミラーＭ３，Ｍ４を形成するトランジスタＭ３，Ｍ４をｐチャネル電界効果トランジスタで表示した。

カレントミラーＭ１，Ｍ２において，ダイオードの形で接続されたトランジスタＭ１は，ドレインにはＲ用Ｄ／Ａ変換器３４１から出力されるデータ電流Ｉ_ｉｎが印加され，ソースが接地電圧に接続されている。トランジスタＭ２は，ソースが接地電圧に接続され，ゲートがトランジスタＭ１のゲートに接続され，ドレインが配線３７０を介してデータ出力部３６０に接続される。

カレントミラーＭ３，Ｍ４において，ダイオードの形で接続されたトランジスタＭ３は，ドレインが配線３７０を介してＲ用Ｄ／Ａ変換器３４１に接続され，ソースには電源電圧ＶＤＤ２が接続されている。トランジスタＭ４は，ソースが電源電圧ＶＤＤ２に接続され，ゲートがトランジスタＭ３のゲートに接続される。トランジスタＭ４のドレインに流れる電流はデータ出力部３６０の入力電流になる。

この際，２つのトランジスタＭ１，Ｍ２は同じ大きさを有し，同様に２つのトランジスタＭ３，Ｍ４も同じ大きさを有する。すると，トランジスタＭ１のドレインに流れる電流Ｉ_ｉｎと同じ大きさの電流がトランジスタＭ３のドレインから配線３７０を介してトランジスタＭ２のドレインに流れる。したがって，Ｒ用Ｄ／Ａ変換器３４１の電流Ｉ_ｉｎと同一の大きさを有する電流がトランジスタＭ４のドレインを介して流れる。

このように，Ｄ／Ａ変換部３４０から１行に対応するＲ，Ｇ，Ｂのデータ電流が順次出力されると，データ出力部３６０では，この電流を入力電流として受信して順次サンプリングする。この際，データ出力部３６０へ１行に対応するＲ，Ｇ，Ｂデータ電流が伝達される時間は，１水平周期と略一致する。すなわち，１画素に対応するデータ電流がデータ出力部３６０に伝達される時間（以下，「データ伝達期間」という）は，水平周期の１００分の１に相当する短い時間である。ところが，データ電流の大きさが小さく且つＤ／Ａ変換部３４０とデータ出力部３６０間の配線３７０に存在する寄生成分が大きい場合には，このような短時間のうちにデータ電流が十分伝達できず，データ出力部３６０から所望の電流をサンプリングすることができない。

次に，このようなデータ出力部３６０で短時間内にデータ電流をサンプリングすることが可能な実施形態について図６〜図１２を参照して詳細に説明する。

図６は本発明の第２実施形態に係るデータ駆動部３００におけるＤ／Ａ変換部３４０のＲ Ｄ／Ａ変換器３４１の出力端，データ出力部３６０の入力端，およびプリチャージ部３８０ａを示す図である。

図６を参照すると，本発明の第２実施形態に係るデータ駆動部３００は，第１実施形態に比べてＲ，Ｇ，Ｂ用Ｄ／Ａ変換器３４１，３４２，３４３の出力端とデータ出力部３６０の入力端にそれぞれ接続されるプリチャージ部３８０ａをさらに含む。図６では，Ｒ用Ｄ／Ａ変換器３４１，およびＲ用Ｄ／Ａ変換器３４１に接続されたデータ出力部３６０の入力端に接続されるプリチャージ部３８０ａのみを示したが，ＧおよびＢ用Ｄ／Ａ変換器３４２，３４３に対しても同じ構造のプリチャージ部が形成される。

プリチャージ部３８０ａは，トランジスタＭ５，Ｍ６，スイッチＳＷ１１，ＳＷ１２および単位利得増幅器（演算増幅器を用いたボルテージフォロワ回路）３８１を含む。図６では，トランジスタＭ５をｎチャネル電界効果トランジスタで表示し，トランジスタＭ６をｐチャネル電界効果トランジスタで表示した。

トランジスタＭ５は，ゲートがトランジスタＭ１のゲートに接続され，ソースが接地電圧に接続されることにより，トランジスタＭ１とカレントミラーを形成する。トランジスタＭ６は，ダイオードの形で接続され，ドレインがドランジスタＭ５のドレインに接続され，ソースが電源電圧ＶＤＤ２に接続されている。トランジスタＭ５，Ｍ６は，それぞれトランジスタＭ２，Ｍ３と同じ大きさおよび特性を有する。また，トランジスタＭ５，Ｍ６のドレインには単位利得増幅器３８１の入力端が接続されており，単位利得増幅器３８１の出力端と配線３７０の第１端との間にはスイッチＳＷ１１が接続されている。スイッチＳＷ１２は，データ出力部３６０の入力部と配線３７０の第２端との間に接続されている。この際，単位利得増幅器３８１の出力電圧がプリチャージ電圧として配線３７０に印加される。

次に，図７を参照して図６のプリチャージ部３８０ａの動作について説明する。図７は図６のプリチャージ部３８０ａのスイッチングタイミング図である。図７では１画素に該当するデータ伝達期間のみを示した。図７のタイミング図において，ハイレベルはスイッチのオン状態を示し，ローレベルはスイッチのオフ状態を示す。

プリチャージ期間Ｔｐでは，スイッチＳＷ１１がターンオンされ，スイッチＳＷ１２がターンオフされる。この際，トランジスタＭ５のドレインにはトランジスタＭ１のドレインに伝達されるデータ電流Ｉ_ｉｎと同一の電流が流れ，トランジスタＭ５のドレイン電流によってトランジスタＭ５のドレイン電圧が決定される。すなわち，電源電圧ＶＤＤがトランジスタＭ５，Ｍ６のオン抵抗によって分配され，トランジスタＭ５のドレイン電圧が決定される。すると，単位利得増幅器３８１は，トランジスタＭ５のドレイン電圧と同一のプリチャージ電圧を配線３７０の第１端およびトランジスタＭ２のドレインに印加する。この際，スイッチＳＷ１２がオフされているので，配線３７０の電圧およびトランジスタＭ２のドレイン電圧は，トランジスタＭ５のドレイン電圧とほぼ同一になる。

次に，ミラーリング期間Ｔｍでは，スイッチＳＷ１１がオフされ，スイッチＳＷ１２がオンされる。この際，プリチャージ期間Ｔｐで配線３７０の電圧がトランジスタＭ２のドレイン電圧とほぼ同一に設定されているので，スイッチＳＷ１２のオンの際にトランジスタＭ３のドレイン電圧がトランジスタＭ２のドレイン電圧と同一になる。トランジスタＭ５，Ｍ６の特性とトランジスタＭ２，Ｍ３の特性が同一であり，トランジスタＭ５，Ｍ６のドレイン電圧とトランジスタＭ２，Ｍ３のドレイン電圧とが同一なので，ミラーリング期間Ｔｍの初期にトランジスタＭ２，Ｍ３のドレインに流れる電流は，トランジスタＭ５，Ｍ６のドレインに流れる電流Ｉ_ｉｎと同一になる。すなわち，ミラーリング期間Ｔｍの初期にデータ電流Ｉ_ｉｎがＲ Ｄ／Ａ変換器３４１の出力端３４１ａからデータ出力部３６０の入力端３６１に伝達できる。

このように，本発明の第２実施形態によれば，データ伝達時間が短くても，プリチャージ部を介してＤ／Ａ変換部３４０から出力されるデータ電流をデータ出力部３６０へ伝達することができる。なお、，本実施形態において，第１および第１２トランジスタはＭ２，第２および第１４トランジスタはＭ５，第３および第１６トランジスタはＭ１，第４および第１５トランジスタはＭ６，第５および第１３トランジスタはＭ３に相当する。また，第１電源はＶＤＤ２に，第１スイッチはＳＷ１１に，第２スイッチはＳＷ１２に相当する。

図８は，本発明の第３実施形態に係るデータ駆動部３００におけるＤ／Ａ変換部３４０のＲ用Ｄ／Ａ変換器３４１の出力端３４１ａ，データ出力部３６０の入力端３６１およびプリチャージ部３８０ｂを示す図である。図９は図８のプリチャージ部３８０ｂのスイッチングタイミング図である。図９では，図７と同様に，１画素に相当するデータ伝達期間のみを示した。図９のタイミング図において，ハイレベルはスイッチのオン状態を示し，ローレベルはスイッチのオフ状態を示す。

図８に示すように，本発明の第３実施形態に係るデータ駆動部３００は，プリチャージ部３８０ｂの構造以外は第２実施形態と同様の構造を持つ。具体的に，プリチャージ部３８０ｂは，抵抗Ｒ１１，Ｒ１２とスイッチＳＷ１３，ＳＷ１４，ＳＷ１５を含む。抵抗Ｒ１１，Ｒ１２は電源電圧ＶＤＤ２と接地電圧との間に直列に接続されており，２つの抵抗Ｒ１１，Ｒ１２の大きさは互いに同一である。スイッチＳＷ１３は，トランジスタＭ１のゲートとトランジスタＭ２のゲートとの間に接続されており，スイッチＳＷ１４は，配線３７０の第２端とトランジスタＭ３のドレインとの間に接続されている。また，スイッチＳＷ１５は，２つの抵抗Ｒ１１，Ｒ１２の接点と配線３７０の第１端との間に接続されている。

図９を参照すると，プリチャージ期間Ｔｐ’では，スイッチＳＷ１３，ＳＷ１４がターンオフされ，スイッチＳＷ１５がターンオンされる。すると，電源電圧ＶＤＤ２と接地電圧との差に相当する電圧ＶＤＤ２が抵抗Ｒ１１，Ｒ１２によって分配され，電源電圧ＶＤＤ２の半分に相当する電圧ＶＤＤ２／２が配線３７０に印加される。

次に，ミラーリング期間Ｔｍ’では，スイッチＳＷ１５がターンオフされ，スイッチＳＷ１３，ＳＷ１４がターンオンされる。ところが，トランジスタＭ２，Ｍ３のドレイン電圧は，データ電流Ｉ_ｉｎに応じて電源電圧ＶＤＤ２と接地電圧との間で決定される。この際，第３実施形態のようにトランジスタＭ２，Ｍ３のドレイン電圧が（ＶＤＤ２／２）電圧にプリチャージされていると，平均的にトランジスタＭ２，Ｍ３のドレイン電圧が所望の電圧まで速く充電できる。したがって，トランジスタＭ３のドレインに所望のデータ電流を伝達することが可能な時間が平均的に短くなる。第３実施形態では，２つの抵抗Ｒ１１，Ｒ１２の大きさを同一にして配線３７０を（ＶＤＤ２／２）電圧にプリチャージしたが，２つの抵抗Ｒ１１，Ｒ１２の大きさを異にして，（ＶＤＤ２／２）電圧ではなく他の電圧に配線３７０をプリチャージすることもできる。なお，本実施形態において，第２電源はＶＳＳ，第１電源はＶＤＤ２，第６および第１７トランジスタはＭ２，第７および第１８トランジスタはＭ３，第８および第１９トランジスタはＭ１に相当する。また，第３電圧はＶＤＤ２からＶＳＳの間の電圧，第１抵抗はＲ１１，第２抵抗はＲ１２，第３スイッチはＳＷ１３，第４スイッチはＳＷ１４，第５スイッチはＳＷ１５に相当する。

図１０は本発明の第４実施形態に係るデータ駆動部３００におけるＤ／Ａ変換部３４０のＲ用Ｄ／Ａ変換器３４１の出力端３４１ａ，データ出力部３６０の入力端３６１，およびプリチャージ部３８０ｃを示す図である。図１１は図１０のプリチャージ部３８０ｃのスイッチングタイミング図である。図１１では，図７と同様に，１画素に相当するデータ伝達期間のみを示した。図１１のタイミング図において，ハイレベルはスイッチのオン状態を示し，ローレベルはスイッチのオフ状態を示す。

図１０に示すように，本発明の第４実施形態に係るデータ駆動部３００は，プリチャージ部３８０ｃの構造以外は第２実施形態と同様の構造を持つ。

具体的に，プリチャージ部３８０ｃは，Ｒ用Ｄ／Ａ変換器３４１へ伝達されるＲデータを受信して電圧に変換する電圧デジタル／アナログ変換器（以下，「電圧Ｄ／Ａ変換器」という。）３８２およびスイッチＳＷ１６，ＳＷ１７を含む。スイッチＳＷ１６は，電圧Ｄ／Ａ変換器３８２の出力端と配線３７０の第１端との間に接続され，スイッチＳＷ１７は，配線３７０の第２端とデータ出力部３６０の入力部３６１との間に接続される。特定のデータ信号に対応するデータ電流がデータ出力部３６０の入力端３６１に流れるとき，配線３７０にかかる電圧は予め計算することができる。すなわち，配線３７０にかかる電圧は，トランジスタＭ３，Ｍ２のドレインを介してデータ電流が流れるときにトランジスタＭ３のドレイン電圧が配線３７０にかかる電圧である。したがって，プリチャージ部３８０ｃは，Ｒ用Ｄ／Ａ変換器３４１に伝達される１０ビットデータ信号を受信し，当該データ信号に対応するデータ電流がデータ出力部３６０の入力端３６１に流れるときに配線３７０にかかる電圧をプリチャージ電圧として出力する。

図１１を参照すると，プリチャージ期間Ｔｐ”では，スイッチＳＷ１７がターンオフされ，スイッチＳＷ１６がターンオンされる。すると，電圧Ｄ／Ａ変換部３８２は，Ｒ用Ｄ／Ａ変換器３４１に入力されるデータ信号ＤＲｉに応じてプリチャージ電圧Ｖｐｒｅを生成してスイッチＳＷ１６を介して配線３７０に印加する。すなわち，配線３７０がプリチャージ電圧Ｖｐｒｅで充電される。

次に，ミラーリング期間Ｔｍでは，スイッチＳＷ１６がターンオフされ，スイッチＳＷ１７がターンオンされる。この際，配線３７０がデータ信号ＤＲｉに対応するプリチャージ電圧Ｖｐｒｅで充電されているので，短時間内に，トランジスタＭ１のドレインに流れるデータ信号電流がトランジスタＭ２のドレインに伝達できる。

以上，本発明の第４実施形態では，データ信号ＤＲｉに対応するデータ電流がトランジスタＭ３，Ｍ２を介して流れるときのトランジスタＭ３のドレイン電圧をプリチャージ電圧として使用した。なお，本実施形態において，第９および第２２トランジスタはＭ１，第１０および第２０トランジスタはＭ２，第１１および第２１トランジスタはＭ３，第６スイッチはＳＷ１６，第７スイッチはＳＷ１７に相当する。

一般に，電圧Ｄ／Ａ変換部３８２は，直列に接続される複数の抵抗と各抵抗の接点に接続されるスイッチを用いてデータ信号を電圧に変換する。ところが，上記で仮定した通り，データ信号ＤＲｉが１０ビットであれば，２^１０種のデータ信号を処理しなければならないので，抵抗とスイッチの個数が増加して電圧Ｄ／Ａ変換部３８２の大きさが増加する。したがって，データ信号ＤＲｉの１０ビットのうち上位一部のビットのみを用いてプリチャージ電圧Ｖｐｒｅを決定することができる。次に，このような電圧Ｄ／Ａ変換部３８２について図１２を参照して説明する。

図１２は図１０の電圧Ｄ／Ａ変換器３８２の第１実施形態を示す図である。図１２ではデータ信号ＤＲｉの１０ビットのうち上位３ビットＤ_０，Ｄ_１，Ｄ_２によってプリチャージ電圧が決定される例を示した。

図１２に示すように，電圧Ｄ／Ａ変換器３８２は，複数の抵抗Ｒ１〜Ｒ７および複数のスイッチＳ１０〜Ｓ１７，Ｓ２０〜Ｓ２３，Ｓ３０，Ｓ３１を含む。抵抗Ｒ１〜Ｒ７は電源電圧ＶＤＤ３と接地電圧との間に直列に接続されている。接地電圧と抵抗Ｒ１との接点，抵抗Ｒ１〜Ｒ７間の６つの接点，および抵抗Ｒ７と電源電圧ＶＤＤ３との接点には，それぞれ８つのスイッチＳ１０〜Ｓ１７が接続されている。スイッチＳ１０，Ｓ１１間の接点にスイッチＳ２０が接続され，スイッチＳ１２，Ｓ１３間の接点にスイッチＳ２１が接続され，スイッチＳ１４，Ｓ１５間の接点にスイッチＳ２２が接続され，スイッチＳ１６，Ｓ１７間の接点にスイッチＳ２３が接続される。また，スイッチＳ２０，Ｓ２１間の接点にスイッチＳ３０が接続され，スイッチＳ２２，Ｓ２３間の接点にスイッチＳ３１が接続される。スイッチＳ３０，Ｓ３１の接点を介して出力される電圧がプリチャージ電圧Ｖｐｒｅになる。なお，本実施形態において，第４電源はＶＤＤ３，第５電源はＶＳＳに相当する。

ここで，スイッチＳ３０は，データ信号ＤＲｉの最上位ビットＤ_０が「１」の場合にオンされ，スイッチＳ３１は，最上位ビットＤ_０が「０」の場合にオンされる。スイッチＳ２０，Ｓ２２は次の上位ビットＤ_１が「１」の場合にオンされ，スイッチＳ２１，Ｓ２３はビットＤ_１が「０」の場合にオンされる。また，スイッチＳ１０，Ｓ１２，Ｓ１４，Ｓ１６は，次の上位ビットＤ_２が「１」の場合にオンされ，スイッチＳ１１，Ｓ１３，Ｓ１５，Ｓ１７はビットＤ_２が「０」の場合にオンされる。こうすると，上位３ビットＤ_０，Ｄ_１，Ｄ_２の値によってオンされるスイッチが決定されてプリチャージ電圧が決定される。例えば，上位３ビットが「１１０」の場合には，スイッチＳ３０，Ｓ２０，Ｓ１１を介して，電源電圧ＶＤＤ３が抵抗Ｒ７〜Ｒ２と抵抗Ｒ１によって分圧される電圧がプリチャージ電圧Ｖｐｒｅとして出力される。

以上，本発明の第１〜第４実施形態では，Ｄ／Ａ変換部３４０にＲ，Ｇ，Ｂ別にＤ／Ａ変換器を別途に設けたが，これとは異なり，一つのＤ／Ａ変換器でＲ，Ｇ，Ｂデータを処理することもできる。このような場合には，多重化処理部３３０から１画素に対応するＲ，Ｇ，Ｂデータを順次出力してＤ／Ａ変換部３４０へ伝達すればよい。

また，本発明の第１〜第４実施形態では，Ｒ，Ｇ，Ｂ用Ｄ／Ａ変換器３４１，３４２，３４３からなるＤ／Ａ変換部３４０を一つ設けるものと説明したが，これとは異なり，Ｄ／Ａ変換部３４０を複数設けることもできる。すなわち，複数のデータ線Ｄ_１〜Ｄ_ｍを複数のグループに分割し，グループ毎にＤ／Ａ変換部を設けることができる。次に，このような実施形態について図１３を参照して説明する。

図１３は本発明の第５実施形態に係るデータ駆動部の概略ブロック図である。図１３では，便宜上，図２のデータ駆動部にＤ／Ａ変換部が２個設けられている場合を示した。

図１３を参照すると，本発明の第５実施形態に係るデータ駆動部３００は，Ｄ／Ａ変換部３４０ａ，３４０ｂ，多重化処理部３３０ａ，３３０ｂ，およびデータ出力部３６０ａ，３６０ｂがそれぞれ２個ずつ設けられた以外は，図２のデータ駆動部と同様の構造を持つ。

具体的に，多重化処理部３３０ａのシフトレジスタ（図示せず。）は，５０個の多重化信号ＭＳＷ０〜ＭＳＷ４９およびシフト信号ＳＲＬ０〜ＳＲＬ４９を順次出力し，多重化処理部３３０ａのマルチプレクサ（図示せず。）は，多重化信号ＭＳＷ０，ＭＳＷ４９に応答してラッチ部３２０からのＲ，Ｇ，ＢデータＤＲ０〜ＤＲ９９，ＤＧ０〜ＤＧ９９，ＤＢ０〜ＤＢ９９のうち半分のＲ，Ｇ，ＢデータＤＲ０〜ＤＲ４９，ＤＧ０〜ＤＧ４９，ＤＢ０〜ＤＢ４９を順次多重化処理し，Ｄ／Ａ変換部３４０ａへ伝達する。同様に，多重化処理部３３０ｂのシフトレジスタ（図示せず。）は，５０個の多重化信号ＭＳＷ５０〜ＭＳＷ９９およびシフト信号ＳＲＬ５０〜ＳＲＬ９９を順次出力し，多重化処理部３３０ｂのマルチプレクサ（図示せず。）は，多重化信号ＭＳＷ５０〜ＭＳＷ９９に応答して，ラッチ部３２０から出力されるＲ，Ｇ，ＢデータＤＲ０〜ＤＲ９９，ＤＧ０〜ＤＧ９９，ＤＢ０〜ＤＢ９９のうち残り半分のＲ，Ｇ，ＢデータＤＲ５０〜ＤＲ９９，ＤＧ５０〜ＤＧ９９，ＤＢ５０〜ＤＢ９９を順次多重化処理し，Ｄ／Ａ変換部３４０ｂに伝達する。

Ｄ／Ａ変換部３４０ａは，多重化処理部３３０ａから順次入力されるＲ，Ｇ，ＢデータＤＲ０〜ＤＲ４９，ＤＧ０〜ＤＧ４９，ＤＢ０〜ＤＢ４９をデータ電流に変換して順次データ出力部３６０ａへ出力する。また，Ｄ／Ａ変換部３４０ｂは，多重化処理部３３０ｂから順次入力されるＲ，Ｇ，ＢデータＤＲ５０〜ＤＲ９９，ＤＧ５０〜ＤＧ９９，ＤＢ０〜ＤＢ９９をデータ電流に変換して順次データ出力部３６０ｂへ出力する。

制御信号生成部３５０は，シフト信号ＳＲＬ０〜ＳＲＬ４９，ＳＲＬ５０〜ＳＲＬ９９をそれぞれ受信し，サンプリング信号ＣＳＨ０〜ＣＳＨ４９，ＣＳＨ５０〜ＣＳＨ９９を生成してそれぞれデータ出力部３６０ａ，３６０ｂへ出力する。データ出力部３６０ａは，Ｄ／Ａ変換部３６０ａから順次入力されるＲ，Ｇ，Ｂデータ電流をサンプリング信号ＣＳＨ０〜ＣＳＨ４９に応答してサンプリングし，同様にデータ出力部３６０ｂはＤ／Ａ変換部３６０ｂから順次入力されるＲ，Ｇ，Ｂデータ電流をサンプリング信号ＣＳＨ５０〜ＣＳＨ９９に応答してサンプリングする。

以上説明した第５実施形態によれば，全てのデータが順次処理されず，一部のデータは並列に処理されるので，データ伝達期間を増やすことができる。よって，Ｄ／Ａ変換部からデータ出力部へ所望のデータ電流を伝達することができる。そして，第５実施形態でも第２〜第４実施形態で説明したプリチャージを適用することができるので，これについての詳細な説明は省略する。

本発明の実施形態では，３００本のデータ線に対応するデータ電流を出力するデータ駆動部を例として説明したが，本発明は，データ線の数に限定されない。また，本発明の実施形態で説明したデータ駆動部は一つのチップの形に製作でき，実際発光表示装置ではこのようなチップが多数存在することもできる。また，本発明の実施形態では，Ｒ，Ｇ，Ｂ色相の副画素が形成されるものと説明したが，これとは異なり，２色相以上の副画素が形成されることもでき，モノーを表現する場合には，１色相の副画素のみが形成されることもできる。

以上説明したように，本実施形態によれば，データ信号をデータ電流に変換してデータ線へ伝達することができ，複数のデータ線が一つのデジタル／アナログ変換部を共有することによりデジタル／アナログ変換部の面積を最小化することができる。

以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。

本発明は，発光表示装置に適用可能であり，特にデータ信号を電流の形で供給する発光表示装置のデータ駆動装置に適用可能である。

本発明の実施形態に係る発光表示装置を示す概略平面図である。 本発明の第１実施形態に係るデータ駆動部を示す概略ブロック図である。 図２のデータ駆動部の多重化処理部を示す概略ブロック図である。 図３のデータ駆動部のＤ／Ａ変換部の第１実施形態を示す図である。 本発明の第１実施形態に係るデータ駆動部におけるＤ／Ａ変換部の出力端とデータ出力部の入力端を示す図である。 本発明の第２実施形態に係るデータ駆動部におけるＤ／Ａ変換部の出力端，データ出力部の入力端，及びプリチャージ部を示す図である。 図６のプリチャージ部のスイッチングタイミング図である。 本発明の第３実施形態に係るデータ駆動部におけるＤ／Ａ変換部の出力端，データ出力部の入力端，及びプリチャージ部を示す図である。 図８のプリチャージ部のスイッチングタイミング図である。 本発明の第４実施形態に係るデータ駆動部におけるＤ／Ａ変換部の出力端，データ出力部の入力端，及びプリチャージ部を示す図である。 図１０のプリチャージ部のスイッチングタイミング図である。 図１０のプリチャージ部における電圧Ｄ／Ａ変換部の第１実施形態を示す図である。 本発明の第５実施形態に係るデータ駆動部の概略ブロック図である。

符号の説明

１００ 表示部
１１０ 副画素
２００ 走査駆動部
３００ データ駆動部
３１０ シフトレジスタ部
３２０ ラッチ部
３２１ サンプリングラッチ部
３２２ ホールディングラッチ部
３３０ 多重化処理部
３３１ シフトレジスタ
３３２ マルチプレクサ
３４０ デジタル／アナログ変換部
３４１ Ｒ用デジタル／アナログ変換器
３４２ Ｇ用デジタル／アナログ変換器
３４３ Ｂ用デジタル／アナログ変換器
３５０ 制御信号生成部
３６０ データ出力部
３７０ 配線
３８０ａ，３８０ｂ，３８０ｃ プリチャージ部
３８１ 単位利得増幅器
３８２ 電圧デジタル／アナログ変換器

Claims (11)

1. 階調を示す複数のデータ信号を順次受信し，発光表示装置の表示部に配置された複数のデータ線にデータ電流を印加するデータ駆動装置において：
   前記データ信号を前記データ電流に変換する少なくとも一つの変換器と；
   前記少なくとも一つの変換器から出力される前記データ電流が順次伝達され，前記複数のデータ線へ前記データ電流を伝達する少なくとも一つのデータ出力部と；
   前記データ電流が前記データ出力部へ伝達される前に，前記変換器と前記データ出力部間の配線にプリチャージ電圧を印加するプリチャージ部と；
   を備え，
   前記変換器は，ドレインに前記データ電流が流れる第１トランジスタを有し，
   前記プリチャージ部は，前記第１トランジスタとカレントミラーの形で接続されている第２トランジスタと，前記第２トランジスタのドレインおよび前記配線の第１端の間に接続される演算増幅器を用いたボルテージフォロワ回路と，を有し，前記データ電流によって決定される前記第２トランジスタのドレイン電圧に対応する電圧を前記プリチャージ電圧として決定することを特徴とする，データ駆動装置。
2. 前記プリチャージ部は，前記単位利得増幅器の出力端と前記配線の第１端との間に接続されている第１スイッチ，および前記配線の第２端と前記データ出力部との間に接続されている第２スイッチをさらに有し，
   前記第１スイッチがターンオンされ，前記第２スイッチがターンオフされて前記配線に前記プリチャージ電圧が印加され，
   前記第１スイッチがターンオフされ，前記第２スイッチがターンオンされて前記変換器の前記データ電流が前記データ出力部へ伝達されることを特徴とする，請求項１に記載のデータ駆動装置。
3. 前記変換器は，前記第１トランジスタとカレントミラーの形で接続され，前記配線の第１端にドレインが接続されている第３トランジスタをさらに有することを特徴とする，請求項２に記載のデータ駆動装置。
4. 前記プリチャージ部は，第１電源と前記第２トランジスタのドレインとの間に接続されている第４トランジスタをさらに有し，
   前記出力部は，前記第１電源と前記配線の第２端との間に接続されている第５トランジスタをさらに有することを特徴とする，請求項３に記載のデータ駆動装置。
5. 前記順次入力される複数のデータ信号を順次サンプリングして保存するラッチ部と；
   前記ラッチ部から伝達される複数のデータ信号を多重化処理して前記変換器へ順次伝達する多重化処理部と；
   をさらに有し，
   前記変換器は，順次伝達される複数のデータ信号を順次データ電流に変換して前記データ出力部へ伝達し，
   前記データ出力部は，順次入力される前記データ電流を順次サンプリングした後，前記複数のデータ線へ伝達することを特徴とする，請求項１〜４のいずれか１項に記載のデータ駆動装置。
6. 前記複数のデータ信号は，
   第１色相を示す複数の第１データ信号と，
   第２色相を示す複数の第２データ信号と，
   第３色相を示す複数の第３データ信号と，
   を有し，
   前記少なくとも一つの変換器は，
   前記第１データ信号を変換する第１変換器と，
   前記第２データ信号を変換する第２変換器と，
   前記第３データ信号を変換する第３変換器と，
   を有することを特徴とする，請求項５に記載のデータ駆動装置。
7. 前記複数のデータ線を少なくとも一つのグループに分割する場合，前記少なくとも一つの変換器は，前記少なくとも一つのグループにそれぞれ対応することを特徴とする，請求項５に記載のデータ駆動装置。
8. 前記発光表示装置は，有機物質の発光を利用することを特徴とする，請求項１〜７のいずれか１項に記載のデータ駆動装置。
9. 一方向に配置された複数のデータ線，前記データ線と交差する方向に配置された複数の第１および第２走査線，および前記データ線と前記第１走査線によって画定され，それぞれ発光素子が形成されている複数の画素領域を有する表示部と；
   データが書き込まれるべき画素領域を選択する選択信号を前記複数の第１走査線へ選択的に伝達し，発光素子が発光すべき画素領域を選択する発光信号を前記複数の第２走査線へ選択的に伝達する走査駆動部と；
   順次入力される複数のデータ信号を順次データ電流に変換する変換部と，前記変換部で変換されたデータ電流を一時保存した後，前記複数のデータ線へ伝達するデータ出力部と，前記データ電流が前記データ出力部へ伝達される前に，前記変換器と前記データ出力部間の配線にプリチャージ電圧を印加するプリチャージ部と，を有するデータ駆動部と；
   を備え，
   前記変換部は，前記配線の第１端に接続され，前記データ電流に対応する電流を出力する第１２トランジスタを有し，
   前記データ出力部は，前記配線の第２端に接続され，前記第１２トランジスタに流れる電流が伝達される第１３トランジスタを有し，
   前記プリチャージ部は，前記第１２トランジスタとカレントミラーの形で接続される第１４トランジスタおよび該第１４トランジスタと直列に接続される第１５トランジスタと，前記第１４および第１５トランジスタの接点と前記配線の第１端との間に接続される演算増幅器を用いたボルテージフォロワ回路と，を有し，前記第１４トランジスタへ前記データ電流に対応する電流を伝達し，前記第１４及び第１５トランジスタの接点電圧を前記プリチャージ電圧として決定することを特徴とする，発光表示装置。
10. 前記変換部は，前記第１３および第１４トランジスタとカレントミラーの形で接続され，前記データ電流を伝達する第１６トランジスタをさらに有することを特徴とする，請求項９に記載の発光表示装置。
11. 前記発光素子は有機発光素子であることを特徴とする，請求項９に記載の発光表示装置。

Images