JP4890917B2 - データ駆動回路とこれを利用した有機発光表示装置 - Google Patents

Description

本発明はデータ駆動回路とこれを利用した有機発光表示装置に関し、より詳細には、均一な輝度の映像を表示できるようにしたデータ駆動回路とこれを利用した発光表示装置に関する。

近年、陰極線管（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）の短所である重さと嵩を減らすことができる各種平板表示装置が開発されている。平板表示装置では液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）、電界放出表示装置（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）、プラズマ表示パネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）及び発光表示装置（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ）などがある。

平板表示装置の中で発光表示装置は、電子と正孔の再結合によって光を発生する発光素子を利用して映像を表示する。このような発光表示装置は、早い応答速度を持つと同時に低い消費電力で駆動されるという長所がある。

図１は従来の発光表示装置を表す図面である。

図１を参照すれば、従来の発光表示装置は走査線Ｓ１ないしＳｎ及びデータ線Ｄ１ないしＤｍに接続された複数の画素４０を含む画素部３０と、走査線Ｓ１ないしＳｎを駆動する走査駆動部１０と、データ線Ｄ１ないしＤｍを駆動するデータ駆動部２０と、走査駆動部１０及びデータ駆動部２０を制御するタイミング制御部５０を備える。

タイミング制御部５０は、外部から供給される同期信号に対応してデータ駆動制御信号ＤＣＳ及び走査駆動制御信号ＳＣＳを生成する。タイミング制御部５０から生成されたデータ駆動制御信号ＤＣＳはデータ駆動部２０に供給され、走査駆動制御信号ＳＣＳは走査駆動部１０に供給される。そして、タイミング制御部５０は外部から供給されるデータをデータ駆動部２０に供給する。

走査駆動部１０は、タイミング制御部５０から走査駆動制御信号ＳＣＳの供給を受ける。走査駆動制御信号ＳＣＳの供給を受けた走査駆動部１０は走査信号を生成し、生成された走査信号を走査線Ｓ１ないしＳｎに順次供給する。

データ駆動部２０は、タイミング制御部５０からデータ駆動制御信号ＤＣＳの供給を受ける。データ駆動制御信号ＤＣＳの供給を受けたデータ駆動部２０は、データ信号を生成し、生成されたデータ信号を走査信号と同期されるようにデータ線Ｄ１ないしＤｍに供給する。

画素部３０は、外部から第１電源ＥＬＶＤＤ及び第２電源ＥＬＶＳＳの供給を受けてそれぞれの画素４０に供給する。第１電源ＥＬＶＤＤ及び第２電源ＥＬＶＳＳの供給を受けた画素４０それぞれは、データ信号に対応して第１電源ＥＬＶＤＤから発光素子を経由して第２電源ＥＬＶＳＳに流れる電流を制御することでデータ信号に対応される光を生成する。

すなわち、従来の発光表示装置で画素４０それぞれは、データ信号に対応されて所定輝度の光を生成する。しかし、従来には画素４０それぞれに含まれるトランジスターの閾値電圧のバラつき及び電子移動度（ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ）の偏差によって所望の輝度の映像を表示することができないという問題点がある。

実際に、画素４０それぞれに含まれるトランジスターの閾値電圧は、画素４０に含まれる画素回路の構造を制御することで、ある程度補償することができるが、電子移動度の偏差は補償されるない。したがって、電子移動度の偏差と無関係に均一な画像を表示することができる発光表示装置が要求されている。

このような従来のデータ駆動回路とこれを利用した発光表示装置に関する技術を記載した文献としては、例えば、下記特許文献１等がある。
特開２００３−１８６４５７号公報

したがって、本発明の目的は均一な輝度の映像を表示するようにしたデータ駆動回路とこれを利用した有機発光表示装置を提供することである。

前記目的を達成するための本発明は、外部から供給されるｋ（ｋは自然数）ビットの第１データを二進数の加重値を持つように変更してｐ（ｐは自然数）ビットの第２データを生成する少なくとも一つのデコーダと、前記第１データ及び第２データを保存するラッチ部と、複数の階調電圧を生成するガンマ電圧部と、前記第１データを利用して前記階調電圧の中からいずれか一つの電圧を選択してデータ信号として出力する少なくとも一つのデジタル−アナログ変換器と、水平期間の第１期間の間画素から所定の電流の供給を受けて補償電圧を出力する少なくとも一つの電流シンク器と、前記第２データに応じて前記電流シンク器からの前記補償電圧の電圧値を加減して、当該加減した補償電圧の電圧値により前記データ信号の電圧値を増減する少なくとも一つの電圧制御器と、前記水平期間中前記第１期間を除いた第２期間の間前記電圧値が制御された前記データ信号を前記画素に供給する少なくとも一つのスイッチ手段と、前記デジタル−アナログ変換器と前記スイッチ手段の間に設置されて前記第１期間の中で一部期間の間ターンオンされて前記データ信号を前記スイッチ手段に伝達する第１トランジスターと、前記第１トランジスターと前記スイッチ手段の間に接続される第１バッファーと、を備え、前記ガンマ電圧部は、基準電源と第１電源の電圧値を分圧して前記階調電圧を生成する複数の分圧抵抗と、前記第１電源からの電圧を前記電圧制御器に供給する第２バッファーと、を備え、前記電圧制御器は、前記第１トランジスターと前記第１バッファーの間のラインに一側端子が接続されるｐ個のキャパシタと、前記キャパシタそれぞれの他側端子と前記第２バッファーの間に接続される第２トランジスターと、前記キャパシタそれぞれの他側端子と前記電流シンク器の間に接続されて前記第２トランジスターと違う導電型に設定される第３トランジスターと、前記第２トランジスターのそれぞれのゲート電極と所定電圧源の間に接続されて前記第３トランジスターと同じ導電型に設定される第４トランジスターと、前記第２データを前記第２トランジスター及び前記第３トランジスターのそれぞれのゲート電極に供給して前記第２トランジスターと同じ導電型に設定される第５トランジスターと、を備えることを特徴とするデータ駆動回路である。

前記デコーダは前記第１データを二進数の加重値（Ｂｉｎａｒｙ Ｗｅｉｇｈｔｅｄ）を持つように変更して前記第２データを生成する。前記ガンマ電圧部は基準電源と第１電源の電圧値を分圧して前記階調電圧を生成する複数の分圧抵抗と、前記第１電源を前記電圧制御器に供給する第２バッファーと、を備える。

また、前記目的を達成するための本発明は、走査線、データ線及び発光制御線と接続されるように位置される複数の画素を含む画素部と、前記走査線に走査信号を順次供給し、前記発光制御線に発光制御信号を順次供給する走査駆動部と、前記データ線にデータ信号を供給する少なくとも一つのデータ駆動回路を持つデータ駆動部を具備し、前記データ駆動回路は、外部から供給されるｋ（ｋは自然数）ビットの第１データを二進数の加重値を持つように変更してｐ（ｐは自然数）ビットの第２データを生成する少なくとも一つのデコーダと、前記第１データ及び第２データを保存するラッチ部と、複数の階調電圧を生成するガンマ電圧部と、前記第１データを利用して前記複数の階調電圧の中からいずれか一つの電圧を選択して前記データ信号として出力する少なくとも一つのデジタル−アナログ変換器と、水平期間の第１期間の間前記画素から所定の電流の供給を受けて補償電圧を出力する少なくとも一つの電流シンク器と、前記第２データに応じて前記電流シンク器からの前記補償電圧を利用して前記データ信号の電圧値を増減する少なくとも一つの電圧制御器と、前記水平期間中前記第１期間を除いた第２期間の間前記電圧値が制御された前記データ信号を前記画素に供給する少なくとも一つのスイッチ手段と、前記デジタル−アナログ変換器と前記スイッチ手段の間に設置されて前記第１期間中一部期間の間ターンオンされて前記データ信号を前記スイッチ手段に伝達する第１トランジスターと、前記第１トランジスターと前記スイッチ手段の間に接続される第１バッファーと、を備え、前記ガンマ電圧部は、基準電源と第１電源の電圧値を分圧して前記階調電圧を生成する複数の分圧抵抗と、前記第１電源を前記電圧制御器に供給する第２バッファーと、を備え、前記電圧制御器は、前記第１トランジスターと前記第１バッファーの間のラインに一側端子が接続されるｐ個のキャパシタと、前記キャパシタそれぞれの他側端子と前記第２バッファーの間に接続される第２トランジスターと、前記キャパシタそれぞれの他側端子と前記電流シンク器の間に接続されて前記第２トランジスターと違う導電型に設定される第３トランジスターと、前記第２トランジスターのそれぞれのゲート電極と所定電圧源の間に接続されて前記第３トランジスターと同じ導電型に設定される第４トランジスターと、前記第２データを前記第２トランジスター及び前記第３トランジスターのそれぞれのゲート電極に供給して前記第２トランジスターと同じ導電型に設定される第５トランジスターと、を備えることを特徴とする有機発光表示装置。

上述したように、本発明によるデータ駆動回路とこれを利用した有機発光表示装置によれば、画素から電流をシンクする時発生される補償電圧を利用してデータ信号の電圧値を再設定するので、トランジスターの移動度と無関係に均一な画像を表示することができる。

以下、本発明の望ましい実施形態を添付された図２乃至図１２を参照して詳しく説明する。

図２は、本発明の実施形態による有機発光表示装置を表す図面である。

図２を参照すれば、本発明の実施形態による発光表示装置は、走査線Ｓ１乃至Ｓｎ、発光制御線Ｅ１乃至Ｅｎ、及びデータ線Ｄ１乃至Ｄｍに接続される複数の画素１４０を含む画素部１３０と、走査線Ｓ１乃至Ｓｎ及び発光制御線Ｅ１乃至Ｅｎを駆動する走査駆動部１１０と、データ線Ｄ１乃至Ｄｍを駆動するデータ駆動部１２０と、走査駆動部１１０及びデータ駆動部１２０を制御するタイミング制御部１５０を備える。

画素部１３０は、走査線Ｓ１乃至Ｓｎ、発光制御線Ｅ１乃至Ｅｎ、及びデータ線Ｄ１乃至Ｄｍによって区画された領域に形成される画素１４０を備える。画素１４０は外部から第１電源ＥＬＶＤＤ、第２電源ＥＬＶＳＳ、及び基準電源Ｖｒｅｆから電力の供給を受ける。基準電源Ｖｒｅｆからの電力供給を受けた画素１４０それぞれは基準電源Ｖｒｅｆと第１電源ＥＬＶＤＤの電圧差の値を利用して第１電源ＥＬＶＤＤの電圧降下を補償する。

そして、画素１４０それぞれは、データ信号に対応して第１電源ＥＬＶＤＤからの電流を発光素子（図示せず）を経由して第２電源ＥＬＶＳＳに流すことになる。このために、画素１４０それぞれは図３または図５のように構成することができる。したがって、本実施形態では第２電源ＥＬＶＳＳは実質的にアースである。なお、図３または図５に図示された画素１４０の詳細な構造は後述する。

タイミング制御部１５０は外部から供給される同期信号に対応してデータ駆動制御信号ＤＣＳ及び走査駆動制御信号ＳＣＳを生成する。タイミング制御部１５０から生成されたデータ駆動制御信号ＤＣＳはデータ駆動部１２０に供給され、走査駆動制御信号ＳＣＳは走査駆動部１１０に供給される。そして、タイミング制御部１５０は外部から供給されるデータをデータ駆動部１２０に供給する。

走査駆動部１１０は走査駆動制御信号ＳＣＳの供給を受ける。走査駆動制御信号ＳＣＳの供給を受けた走査駆動部１１０は、走査線Ｓ１乃至Ｓｎに走査信号を順次供給する。そして、走査駆動制御信号ＳＣＳの供給を受けた走査駆動部１１０は発光制御線Ｅ１乃至Ｅｎに発光制御信号を順次供給する。ここで、発光制御信号は２個の走査信号と重畳されるように供給される。このために、発光制御信号の幅は走査信号の幅と同じかまたは広く設定される。

データ駆動部１２０はタイミング制御部１５０からデータ駆動制御信号ＤＣＳの供給を受ける。データ駆動制御信号ＤＣＳの供給を受けたデータ駆動部１２０はデータ信号を生成し、生成されたデータ信号をデータ線Ｄ１乃至Ｄｍに供給する。ここで、データ駆動部１２０は１水平期間１Ｈ中第１期間の間データ線Ｄ１乃至Ｄｍに所定の電流を供給し、１水平期間１Ｈ中第１期間を除いた第２期間の間データ線Ｄ１乃至Ｄｍに所定の電圧を供給する。このために、データ駆動部１２０は少なくとも一つのデータ駆動回路２００を備える。以後、説明の便宜性のために第２期間の間データ線Ｄ１乃至Ｄｍに供給される電圧をデータ信号と言う。

図３は図２に図示された画素の一例を表す図面である。図３では説明の便宜性のために第ｍデータ線Ｄｍ、第ｎ−１及び第ｎ走査線Ｓｎ−１、Ｓｎ及び第ｎ発光制御線Ｅｎに接続された画素を図示する。

図３を参照すれば、本発明の画素１４０は有機発光素子ＯＬＥＤ、有機発光素子ＯＬＥＤに電流を供給する画素回路１４２を備える。

有機発光素子ＯＬＥＤは画素回路１４２から供給される電流に対応して所定色の光を生成する。

画素回路１４２は第ｎ−１走査線Ｓｎ−１（以前走査線）に走査信号が供給される時第１電源ＥＬＶＤＤの電圧降下と第４トランジスターＭ４の閾値電圧を補償し、第ｎ走査線Ｓｎ（現在走査線）に走査信号が供給される時データ信号に対応される電圧を充電する。このために、画素回路１４２は第１乃至第６トランジスターＭ１乃至Ｍ６と、第１キャパシタＣ１及び第２キャパシタＣ２を備える。

第１トランジスターＭ１の第１電極はデータ線Ｄｍに接続されて、第２電極は第１ノードＮ１に接続される。そして、第１トランジスターＭ１のゲート電極は第ｎ走査線Ｓｎに接続される。このような第１トランジスターＭ１は第ｎ走査線Ｓｎに走査信号が供給される時ターンオンされてデータ線Ｄｍと第１ノードＮ１を電気的に接続させる。

第２トランジスターＭ２の第１電極はデータ線Ｄｍに接続されて、第２電極は第４トランジスターＭ４の第２電極に接続される。そして、第２トランジスターＭ２のゲート電極は第ｎ走査線Ｓｎに接続される。このような第２トランジスターＭ２は第ｎ走査線Ｓｎに走査信号が供給される時ターンオンされてデータ線Ｄｍと第４トランジスターＭ４の第２電極を電気的に接続させる。

第３トランジスターＭ３の第１電極は基準電源Ｖｒｅｆに接続されて、第２電極は第１ノードＮ１に接続される。そして、第３トランジスターＭ３のゲート電極は第ｎ−１走査線Ｓｎ−１に接続される。このような第３トランジスターＭ３は第ｎ−１走査線Ｓｎ−１に走査信号が供給される時ターンオンされて基準電源Ｖｒｅｆと第１ノードＮ１を電気的に接続させる。

第４トランジスターＭ４の第１電極は第１電源ＥＬＶＤＤに接続されて、第２電極は第６トランジスターＭ６の第１電極に接続される。そして、第４トランジスターＭ４のゲート電極は第２ノードＮ２に接続される。このような第４トランジスターＭ４は第２ノードＮ２に印加される電圧、すなわち、第１キャパシタＣ１及び第２キャパシタＣ２に充電された電圧に対応される電流を第６トランジスターＭ６の第１電極に供給する。

第５トランジスターＭ５の第２電極は第２ノードＮ２に接続されて、第１電極は第４トランジスターＭ４の第２電極に接続される。そして、第５トランジスターＭ５のゲート電極は第ｎ−１走査線Ｓｎ−１に接続される。このような第５トランジスターＭ５は第ｎ−１走査線Ｓｎ−１に走査信号が供給される時ターンオンされて第４トランジスターＭ４をダイオード形態で接続させる。

第６トランジスターＭ６の第１電極は第４トランジスターＭ４の第２電極に接続されて、第２電極は発光素子ＯＬＥＤのアノード電極に接続される。そして、第６トランジスターＭ６のゲート電極は第ｎ発光制御線Ｅｎに接続される。このような第６トランジスターＭ６は第ｎ発光制御線Ｅｎに発光制御信号が供給される時ターンオフされて、発光制御信号が供給されない時ターンオンされる。

ここで、第ｎ発光制御線Ｅｎに供給される発光制御信号は第ｎ−１走査線Ｓｎ−１及び第ｎ走査線Ｓｎに供給される走査信号と重畳されるように供給される。したがって、第６トランジスターＭ６は第ｎ−１走査線Ｓｎ−１及び第ｎ走査線Ｓｎに走査信号が供給されて第１キャパシタＣ１及び第２キャパシタＣ２に所定の電圧が充電される時ターンオフされて、それ以外の場合にターンオンされて第４トランジスターＭ４と発光素子ＯＬＥＤを電気的に接続させる。

一方、図３では説明の便宜性のためにトランジスターＭ１乃至Ｍ６をＰＭＯＳタイプに図示したが、本発明はこれに限定されない。

そして、図３に図示された画素で基準電源Ｖｒｅｆは、発光素子ＯＬＥＤに電流を供給しない。すなわち、基準電源Ｖｒｅｆは画素１４０に電流を供給しないため、電圧降下が発生されず、これによって画素１４０の位置と無関係に同じ電圧値を維持することができる。ここで、基準電源Ｖｒｅｆの電圧値は第１電源ＥＬＶＤＤと同じく設定されるか、または違うように設定することができる。

図４は、図３に図示された画素の駆動方法を表す波形図である。図４において、１水平期間１Ｈは第１期間及び第２期間に分けて駆動される。第１期間の間データ線Ｄ１乃至Ｄｍには所定の電流（ＰＣ：Ｐｒｅｄｅｔｅｒｍｉｎｅｄ Ｃｕｒｒｅｎｔが流れ、第２期間の間データ信号ＤＳが供給される。

実際に、第１期間の間には画素１４０からデータ駆動回路２００に所定の電流ＰＣが供給される（Ｃｕｒｒｅｎｔ Ｓｉｎｋ）。そして、第２期間の間にはデータ駆動回路２００から画素１４０にデータ信号ＤＳが供給される。

図３及び図４を結付して動作過程を詳しく説明すれば、まず、第ｎ−１走査線Ｓｎ−１に走査信号が供給される。第ｎ−１走査線Ｓｎ−１に走査信号が供給されれば第３トランジスターＭ３及び第５トランジスターＭ５がターンオンされる。

第５トランジスターＭ５がターンオンされれば第４トランジスターＭ４がダイオード形態に接続される。第４トランジスターＭ４がダイオード形態に接続されれば第２ノードＮ２には第１電源ＥＬＶＤＤから第４トランジスターＭ４の閾値電圧を差し引いた電圧値が印加される。

そして、第３トランジスターＭ３がターンオンされれば基準電源Ｖｒｅｆの電圧が第１ノードＮ１に印加される。この時、第２キャパシタＣ２は第１ノードＮ１と第２ノードＮ２の差に対応される電圧を充電する。この場合、基準電源Ｖｒｅｆと第１電源ＥＬＶＤＤの電圧値が同じだと仮定すれば第２キャパシタＣ２には第４トランジスターＭ４の閾値電圧に対応される電圧が充電される。そして、第１電源ＥＬＶＤＤで所定の電圧降下が発生されれば第２キャパシタＣ２には第４トランジスターＭ４の閾値電圧及び第１電源ＥＬＶＤＤの電圧降下電圧が充電される。

すなわち、本発明では第ｎ−１走査線Ｓｎ−１に走査信号が供給される期間の間第１電源ＥＬＶＤＤの電圧降下電圧及び第４トランジスターＭ４の閾値電圧が第２キャパシタＣ２に充電されて、これによって第１電源ＥＬＶＤＤの電圧降下を補償することができる。

第２キャパシタＣ２に所定の電圧が充電された後、第ｎ走査線Ｓｎに走査信号が供給される。第ｎ走査線Ｓｎに走査信号が供給されれば第１トランジスターＭ１及び第２トランジスターＭ２がターンオンされる。第２トランジスターＭ２がターンオンされれば１水平期間の第１期間の間所定の電流ＰＣが画素１４０からデータ線Ｄｍを経由してデータ駆動回路２００に供給される。

実際に、所定の電流ＰＣは第１電源ＥＬＶＤＤ、第４トランジスターＭ４、第２トランジスターＭ２及びデータ線Ｄｍを経由してデータ駆動回路２００に供給される。

データ駆動回路２００は、所定の電流ＰＣがシンクされる時発生される所定の電圧値（以後「補償電圧」という）を利用してデータ信号ＤＳの電圧を再設定し、再設定されたデータ信号ＤＳの電圧を水平期間の第２期間の間第１トランジスターＭ１を経由して第１ノードＮ１に供給する。すると、第１キャパシタＣ１にはデータ信号ＤＳと第１電源ＥＬＶＤＤの差値に対応する電圧が充電される。この時、第２ノードＮ２はフローティング状態に設定されるから第２キャパシタＣ２は以前に充電された電圧を維持する。

すなわち、本発明では以前走査線に走査信号が供給される期間の間第２キャパシタＣ２に第４トランジスターＭ４の閾値電圧及び第１電源ＥＬＶＤＤの電圧降下に対応する電圧を充電することで、第１電源ＥＬＶＤＤの電圧降下及び第４トランジスターＭ４の閾値電圧を補償することができる。

そして、本発明では現在走査線に走査信号が供給される期間の間画素１４０に含まれたトランジスターの移動度などが補償されるようにデータ信号ＤＳの電圧値を再設定し、電圧値が再設定されたデータ信号ＤＳを画素１４０に供給する。したがって、本発明ではトランジスターの閾値電圧、移動度などのバラつきを補償して均一な画像を表示することができる。

図５は、図２に図示された画素の他の例を表す図面である。図５は第１キャパシタＣ１が第２ノードＮ２と第１電源ＥＬＶＤＤの間に設置されることを除き、図３と同じ構成で設定される。

図４及び図５を参照して動作過程を詳しく説明すれば、まず、第ｎ−１走査線Ｓｎ−１に走査信号が供給される。第ｎ−１走査線Ｓｎ−１に走査信号が供給されれば第３トランジスターＭ３及び第５トランジスタＭ５がターンオンされる。第５トランジスターＭ５がターンオンされれば第４トランジスターＭ４がダイオード形態に接続される。第４トランジスターＭ４がダイオード形態に接続されれば第２ノードＮ２には第１電源ＥＬＶＤＤから第４トランジスターＭ４の閾値電圧を差し引いた電圧値が印加される。したがって、第１キャパシタＣ１には第４トランジスターＭ４の閾値電圧に対応される電圧が充電される。

そして、第３トランジスターＭ３がターンオンされれば基準電源Ｖｒｅｆの電圧が第１ノードＮ１に印加される。すると、第２キャパシタＣ２は第１ノードＮ１と第２ノードＮ２の差に対応される電圧が充電される。ここで、第ｎ−１走査線Ｓｎ−１に走査信号が供給される期間の間第１トランジスターＭ１及び第２トランジスターＭ２がターンオフされるからデータ信号ＤＳは画素１４０に供給されない。

以後、第ｎ走査線Ｓｎに走査信号が供給されて第１トランジスターＭ１及び第２トランジスターＭ２がターンオンされる。第２トランジスターＭ２がターンオンされれば１水平期間の第１期間の間所定の電流ＰＣが画素１４０からデータ線Ｄｍを経由してデータ駆動回路２００に供給される。

実際に、所定の電流ＰＣは第１電源ＥＬＶＤＤ、第４トランジスターＭ４、第２トランジスターＭ２及びデータ線Ｄｍを経由してデータ駆動回路２００に供給される。

データ駆動回路２００は、所定の電流ＰＣがシンクされるとき発生される補償電圧を利用してデータ信号ＤＳの電圧を再設定し、電圧が再設定されたデータ信号ＤＳを水平期間の第２期間の間第１トランジスターＭ１を経由して第１ノードＮ１に供給する。すると、第１キャパシタＣ１及び第２キャパシタＣ２にはデータ信号ＤＳに対応して所定の電圧が充電される。

実際に、データ信号ＤＳが供給されれば第１ノードＮ１の電圧が下降する。第２ノードＮ２がフローティングされているから第１ノードＮ１の電圧下降量に対応して第２ノードＮ２の電圧値も下降する。この場合、第２ノードＮ２で下降する電圧値は、第１キャパシタＣ１及び第２キャパシタＣ２の容量によって決まる。

第２ノードＮ２の電圧が下降すると第１キャパシタＣ１には、第２ノードＮ２の電圧値に対応して所定の電圧が充電される。ここで、第１ノードＮ１の下降電圧は、データ信号ＤＳによって決まり、これによって第１キャパシタＣ１に充電される電圧もデータ信号ＤＳによって決まる。そして、本発明では画素１４０に含まれたトランジスターの移動度などが補償されるようにデータ信号ＤＳの電圧を再設定するからトランジスターの移動度などのバラつきを補償して画像を表示することができる。

図６は図２に図示されたデータ駆動回路の一例を表すブロック図である。図６では説明の便宜性のためにデータ駆動回路２００がｊ（ｊは２以上の自然数）個のチャンネルを持つと仮定する。

図６を参照すれば、本発明のデータ駆動回路２００は、シフトレジスター部２１０、サンプリングラッチ部２２０、ホルディングラッチ部２３０、デコーダ２４０、デジタル−アナログ変換部（以下「ＤＡＣ部」とする）２５０、電圧制御部２６０、第１バッファー部２７０、電流供給部２８０、選択部２９０、及びガンマ電圧部３００を備える。ここでサンプリングラッチ部２２０及びホルディングラッチ部２３０が本発明におけるラッチ部を構成することになる。

シフトレジスター部２１０はタイミング制御部１５０からソースシフトクロックＳＳＣ及びソーススタートパルスＳＳＰの供給を受ける。タイミング制御部１５０からソースシフトクロックＳＳＣ及びソーススタートパルスＳＳＰの供給を受けたシフトレジスター部２１０は、ソースシフトクロックＳＳＣの１周期ごとにソーススタートパルスＳＳＰをシフトさせながら順次ｊ個のサンプリング信号を生成する。このために、シフトレジスター部２１０はｊ個のシフトレジスター２１０１乃至２１０ｊを備える。

デコーダ２４０はタイミング制御部１５０から供給されるｋ（ｋは自然数）ビットの第１データＤａｔａ１をｐ（ｐは自然数）ビットの第２データＤａｔａ２に変換する。

ここで、デコーダ２４０は二進数の加重値を持つように第２データＤａｔａ２を生成する。二進数の加重値は、第２データの各ビットが二進数の加重値で増加することを意味する。例えば、第２データが「１０１０１」だとすれば、下位ビットから上位ビットに行くほど２^０、２^１、２^２、２^３、２^４、．．．の加重値を持つようになる。

つまり、ガンマ電圧部３００から生成される階調電圧の中でいずれか一つを選択するためにビット値が設定されたｋビットの第１データＤａｔａ１を二進数の加重値を持つように変換してｐビットの第２データＤａｔａ２を生成する。例えば、デコーダ２４０は８ビットの第１データＤａｔａ１を利用して５ビットの第２データＤａｔａ２を生成する。

このようなデコーダ２４０はサンプリングラッチ部２２０と接続されるように少なくとも一つ以上設置される。例えば、タイミング制御部１５０から第１データＤａｔａ１が順次供給されれば、サンプリングラッチ部２２０と接続されるように一つのデコーダ２４０が設置される。そして、タイミング制御部１５０から赤、緑、及び青に対応する第１データＤａｔａ１が同時に入力される場合、サンプリングラッチ部２２０と接続されるように三つのデコーダ２４０が設置される。

サンプリングラッチ部２２０はシフトレジスター部２１０から順次供給されるサンプリング信号に応答して第１データＤａｔａ１及び第２データＤａｔａ２を順次保存する。このために、サンプリングラッチ部２２０はｊ個の第１データＤａｔａ１及びｊ個の第２データＤａｔａ２を保存するためにｊ個のサンプリングラッチ２２０１乃至２２０ｊを備える。

ここで、それぞれのサンプリングラッチ２２０１乃至２２０ｊは図７に図示されたところのようにｋビットの第１データＤａｔａ１及びｐビットの第２データＤａｔａ２を保存できるようにｋ＋ｐビットの大きさに設定される。

ホルディングラッチ部２３０はソース出力イネーブルＳＯＥ信号が入力された時にサンプリングラッチ部２２０から第１データＤａｔａ１及び第２データＤａｔａ２の入力を受けて保存する。そして、ホルディングラッチ部２３０はソース出力イネーブルＳＯＥ信号が入力された時に、自分に保存されている第１データＤａｔａ１をＤＡＣ部２５０に供給すると共に、同じく自分に保存されている第２データＤａｔａ２を電圧制御部２６０に供給する。

このために、ホルディングラッチ部２３０はｊ個の第１データＤａｔａ１及びｊ個の第２データＤａｔａ２を保存するためにｊ個のホルディングラッチ２３０１乃至２３０ｊを備える。ここで、それぞれのホルディングラッチ２３０１乃至２３０ｊは図７に図示されたようにｋビットの第１データＤａｔａ１及びｐビットの第２データＤａｔａ２を保存できるようにｋ＋ｐビットの大きさに設定される。

電流供給部２８０は、１水平期間の第１期間の間データ線Ｄ１乃至Ｄｊに接続された画素１４０から所定の電流ＰＣを吸い込む（シンクする）。実際に、電流供給部２８０はそれぞれの画素１４０に流すことができる最大電流、すなわち、画素１４０を最大輝度に発光される時に有機発光ダイオードＯＬＥＤに供給すべき電流をシンクする。そして、電流供給部２８０は電流がシンクされる時発生される所定の補償電圧を比較部２６０に供給する。このために、電流供給部２８０はｊ個の電流シンク器２８０１乃至２８０ｊを備える。

ガンマ電圧部３００は、ｋビットの第１データに対応して所定の階調電圧を生成する。実際に、ガンマ電圧部３００は図９に図示されたように、複数の分圧抵抗Ｒ１乃至Ｒｌで構成されて２ｋ個の階調電圧を生成する。ガンマ電圧部３００から生成された階調電圧は、ＤＡＣ２５０１乃至２５０ｊに供給される。

ＤＡＣ部２５０は、ｊ個のＤＡＣ２５０１乃至２５０ｊを備える。ＤＡＣ２５０１乃至２５０ｊそれぞれは、ホルディングラッチ部２３０１乃至２３０ｊから供給される第１データＤａｔａ１のビット値に対応してガンマ電圧部３００から供給される階調電圧の中でいずれか一つを選択する。選択された電圧はデータ信号ＤＳとしてＤＡＣ部２５０から出力される。

電圧制御部２６０は、ｊ個の電圧制御器２６０１乃至２６０ｊを備える。それぞれの電圧制御器２６０１乃至２６０ｊは、補償電圧、第２データＤａｔａ２、及び第３電源ＶＳＳの供給を受ける。ここで、第３電源ＶＳＳは、ガンマ電圧部３００の一側端子に供給される電圧である。補償電圧、第２データＤａｔａ２及び第３電源ＶＳＳの供給を受けた電圧制御器２６０１乃至２６０ｊは、画素１４０に含まれたトランジスターの移動度などが補償されるように、ＤＡＣ部２５０から出力されたデータ信号ＤＳの電圧値を制御する。

第１バッファー部２７０は、電圧制御部２６０によって電圧が制御されたデータ信号ＤＳを選択部２９０に供給する。このために、第１バッファー部２７０は、ｊ個の第１バッファー２７０１乃至２７０ｊを備える。

選択部２９０はデータ線Ｄ１乃至Ｄｊと第１バッファー２７０１乃至２７０ｊの電気的連結を制御する。実際に、選択部２９０は１水平期間の第２期間の間のみにデータ線Ｄ１乃至Ｄｊと第１バッファー２７０１乃至２７０ｊを電気的に接続させ、それ以外にはデータ線Ｄ１乃至Ｄｊと第１バッファー２７０１乃至２７０ｊを接続させない。このために、選択部２９０はｊ個のスイッチ手段２９０１乃至２９０ｊを備える。

ここで、データ駆動回路の他の形態について説明する。

図８は、本発明のデータ駆動回路の他の形態を示す図面である。このデータ駆動回路２００は、ホルディングラッチ部２３０の次の段にレベルシフター部３１０をさらに配置したものである（第２実施形態）。そのほかの構成は、図６を用いて説明したデータ駆動回路と同様である。

レベルシフター部３１０は、ホルディングラッチ部２３０から供給される第１データＤａｔａ１および第２データＤａｔａ２の電圧レベルを上昇させてＤＡＣ部２５０及び電圧制御部２６０に供給する。

外部システムからデータ駆動回路２００に高い電圧レベルを持つ第１データＤａｔａ１が供給されれば電圧レベルに対応させて高い耐圧を持つ回路部品が設置されなければならないから製造コストが増加される。このため、データ駆動回路２００の外部では低い電圧レベルを持つ第１データＤａｔａ１を供給できるようにする一方、この低い電圧レベルを持つ第１データＤａｔａ１をレベルシフター部３１０で高い電圧レベルに昇圧させるようにしたものである。

図９は図６に図示されたガンマ電圧部、ＤＡＣ、電圧制御器、スイッチ手段、電流シンク器及び画素の連結関係を表す図面である。図９では説明の便宜性のためにｊ番目チャンネルを図示して、データ線Ｄｊが図３に図示された画素１４０と接続されると仮定する。

図９を参照すれば、ガンマ電圧部３００は複数の分圧抵抗Ｒ１乃至Ｒｌを備える。分圧抵抗Ｒ１乃至Ｒｌは基準電源Ｖｒｅｆと第３電源ＶＳＳの間に位置されて電圧を分圧する。実際に、分圧抵抗Ｒ１乃至Ｒｌは基準電源Ｖｒｅｆと第３電源ＶＳＳの間の電圧を分圧して複数の階調電圧Ｖ０乃至Ｖ２^Ｋ−１を生成し、生成された階調電圧Ｖ０乃至Ｖ２^Ｋ−１をＤＡＣ２５０ｊに供給する。

そして、ガンマ電圧部３００は第３電源ＶＳＳの電圧を第３バッファー３０１を経由して電圧制御器２６０ｊに供給する。

ＤＡＣ２５０ｊは、第１データＤａｔａ１のビット値に対応して階調電圧Ｖ０乃至Ｖ２^Ｋ−１の中でいずれか一つの電圧を選択して、データ信号ＤＳとして出力される。出力されたデータ信号ＤＳは第１バッファー２７０ｊに供給される。

ここで、ＤＡＣ２５０ｊと第１バッファー２７０ｊの間には第３制御信号ＣＳ３（図１０参照）によって制御される第４１トランジスターＭ４１が設置されている。

すなわち、第４１トランジスターＭ４１は水平期間の第１期間中、一部期間の間ターンオンされてＤＡＣ２５０ｊから供給されるデータ信号ＤＳを第１バッファー２７０ｊに供給する。実際に、第３制御信号ＣＳ３は第２制御信号ＣＳ２より遅く上昇し、第２制御信号ＣＳ２と同一時点で下降される。

電流シンク器２８０ｊは、第２制御信号ＣＳ２によって制御される第１２トランジスターＭ１２及び第１３トランジスターＭ１３と、第１３トランジスターＭ１３の第１電極に接続される電流源Ｉｍａｘと、第３ノードＮ３と基底電圧源ＧＮＤの間に接続される第３キャパシタＣ３と、第３ノードＮ３と電圧制御器２６０ｊの間に接続される第２バッファー２８１を備える。

第１２トランジスターＭ１２のゲート電極は、第１３トランジスターＭ１３のゲート電極に接続され、第２電極は第１３トランジスターＭ１３の第２電極とデータ線Ｄｊに接続される。そして、第１２トランジスターＭ１２の第１電極は第２バッファー２８１に接続される。このような第１２トランジスターＭ１２は第２制御信号ＣＳ２によって１水平期間１Ｈの第１期間の間ターンオンされて第２期間の間ターンオフされる。

第１３トランジスターＭ１３のゲート電極は、第１２トランジスターＭ１２のゲート電極に接続され、第２電極はデータ線Ｄｊに接続される。そして、第１３トランジスターＭ１３の第１電極は電流源Ｉｍａｘに接続される。このような第１３トランジスターＭ１３は第２制御信号ＣＳ２によって１水平期間１Ｈの第１期間の間ターンオンされて第２期間の間ターンオフされる。

電流源Ｉｍａｘは、画素１４０が最大輝度に発光される時、有機発光ダイオードＯＬＥＤに供給されるべき電流を第１２トランジスターＭ１２及び第１３トランジスターＭ１３がターンオンされる第１期間の間画素１４０から供給を受ける（Ｃｕｒｒｅｎｔ Ｓｉｎｋ）。つまり、電流源Ｉｍａｘから電流をシンク（Ｓｉｎｋ、吸い込むとき）することになれば、電流は第１３トランジスターを経由してＩｍａｘに供給される。ここで、第１２トランジスターがターンオンため、シンクされる電流に対応して第３ノードに所定の補償電圧が印加される。すなわち、シンクされる電流に対応される電圧が第３ノードに印加されることになる。

第３キャパシタＣ３は、電流源Ｉｍａｘによって画素１４０から電流がシンクされる時、第３ノードＮ３に印加される補償電圧を保存する。つまり、第３キャパシタＣ３は第１期間の間第３ノードＮ３に印加される補償電圧を充電し、第１２トランジスターＭ１２及び第１３トランジスターＭ１３がターンオフされると、第３キャパシタＣ３は放電して、第３ノードＮ３の電圧を一定に維持する。このように一定に維持された電圧（Ｎ３に現れている電圧）を補償電圧と称している。

補償電圧は第２バッファー２８１に供給されてそこから第３ノードＮ３に印加された補償電圧が電圧制御器２６０ｊに供給される。したがって、電圧制御器２６０ｊへは、第１２トランジスターＭ１２及び第１３トランジスターＭ１３のオン／オフにかかわらず常に補償電圧が供給されることになる。

電圧制御器２６０ｊは、補償電圧、第２データＤａｔａ２及び第３電源ＶＳＳの電圧の供給を受けてデータ信号ＤＳの電圧値を制御する。以後、説明の便宜性のために第２データＤａｔａ２が５ビット（すなわち、ｐ＝５）に設定されると仮定する。

電圧制御器２６０ｊは第４１トランジスターＭ４１と第１バッファー２７０ｊの間のラインと接続される５個（すなわち、ｐ個）の第４キャパシタＣ、２Ｃ、４Ｃ、８Ｃ、１６Ｃと、第４キャパシタＣ、２Ｃ、４Ｃ、８Ｃ、１６Ｃと第３バッファー３０１の間に接続される第３１トランジスターＭ３１、第３２トランジスターＭ３２、第３３トランジスターＭ３３、第３４トランジスターＭ３４及び第３５トランジスターＭ３５と、第４キャパシタＣ、２Ｃ、４Ｃ、８Ｃ、１６Ｃと第２バッファー２８１の間に接続される第２１トランジスターＭ２１、第２２トランジスターＭ２２、第２３トランジスターＭ２３、第２４トランジスターＭ２４及び第２５トランジスターＭ２５を備える。

そして、電圧制御器２６０ｊは第３１乃至第３５トランジスターＭ３１乃至Ｍ３５のゲート端子及び第２１乃至第２５トランジスターＭ２１乃至Ｍ２５のゲート端子と基底電圧源ＧＮＤの間に接続される第５１トランジスターＭ５１、第５２トランジスターＭ５２、第５３トランジスターＭ５３、第５４トランジスターＭ５４及び第５５トランジスターＭ５５と、第２データＤａｔａ２のビット数に対応して設置されて第２データＤａｔａ２のビット値を第２１トランジスターＭ２１、第２２トランジスターＭ２２、第２３トランジスターＭ２３、第２４トランジスターＭ２４及び第２５トランジスターＭ２５のゲート端子に供給する第６１トランジスターＭ６１、第６２トランジスターＭ６２、第６３トランジスターＭ６３、第６４トランジスターＭ６４及び第６５トランジスターＭ６５を備える。

第４キャパシタＣ、２Ｃ、４Ｃ、８Ｃ、１６Ｃそれぞれは互いに違う容量値に設定される。実際に、第４キャパシタＣ、２Ｃ、４Ｃ、８Ｃ、１６Ｃ容量は、２^０、２^１、２^２、２^３、２^４のように二進数の加重値形態に増加される。すなわち、第４キャパシタＣ、２Ｃ、４Ｃ、８Ｃ、１６Ｃは第２データＤａｔａ２の加重値に対応して設定される。

第５１トランジスターＭ５１は第２１トランジスターＭ２１及び第３５トランジスターＭ３５のゲート端子に接続される。第５２トランジスターＭ５２は第２２トランジスターＭ２２及び第３４トランジスターＭ３４のゲート端子に接続される。第５３トランジスターＭ５３は第２３トランジスターＭ２３及び第３３トランジスターＭ３３のゲート端子に接続される。第５４トランジスターＭ５４は第２４トランジスターＭ２４及び第３２トランジスターＭ３２のゲート端子に接続される。第５５トランジスターＭ５５は第２５トランジスターＭ２５及び第３１トランジスターＭ３１のゲート端子に接続される。

このような第５１乃至５５トランジスターＭ５１乃至Ｍ５５は図１０に図示された第４制御信号ＣＳ４によって水平期間の第１期間の間ターンオンされ、第２期間の間ターン−オフされる。このために、第５１乃至５５トランジスターＭ５１乃至Ｍ５５はＮＭＯＳで形成される。

第３１乃至第３５トランジスターＭ３１乃至Ｍ３５それぞれは第４キャパシタＣ、２Ｃ、４Ｃ、８Ｃ、１６Ｃの中でいずれか一つと第３バッファー３０１の間に設置される。このような第３１乃至第３５トランジスターＭ３１乃至Ｍ３５は、第５１乃至５５トランジスターＭ５１乃至Ｍ５５がターンオンされる第１期間の間ターンオンされて第３電源ＶＳＳの電圧を第４キャパシタＣ、２Ｃ、４Ｃ、８Ｃ、１６Ｃの一側端子に供給する。このために、第３１乃至第３５トランジスターＭ３１乃至Ｍ３５は第５１乃至５５トランジスターＭ５１乃至Ｍ５５と違う導電型であるＰＭＯＳで形成される。

第６１トランジスターＭ６１は第２データＤａｔａ２の一番低い加重値を持つビットの供給を受けて第２５トランジスターＭ２５に供給する。この時、一番低い加重値を持つビットが「１」の値を持つ場合、第２５トランジスターＭ２５がターンオンされ、「０」の値を持つ場合第２５トランジスターＭ２５はターンオフされる。第６２トランジスターＭ６２は第２データＤａｔａ２で二番目に低い加重値を持つビットの供給を受けて第２４トランジスターＭ２４に供給する。第６３トランジスターＭ６３は第２データＤａｔａ２で三番目に低い加重値を持つビットの供給を受けて第２３トランジスターＭ２３に供給する。第６４トランジスターＭ６４は第２データＤａｔａ２で四番目に低い加重値を持つビットの供給を受けて第２２トランジスターＭ２２に供給する。第６５トランジスターＭ６５は第２データＤａｔａ２で一番高い加重値を持つビットの供給を受けて第２１トランジスターＭ２１に供給する。

このような第６１乃至第６５トランジスターＭ６１乃至Ｍ６５は、ＰＭＯＳで形成されて第４制御信号ＣＳ４によって制御される。すなわち、第６１乃至第６５トランジスターＭ６１乃至Ｍ６５は第１期間の間ターンオフされて、第２期間の間ターンオンされる。

第２１乃至第２５トランジスターＭ２１乃至Ｍ２５それぞれは、第４キャパシタＣ、２Ｃ、４Ｃ、８Ｃ、１６Ｃの中でいずれか一つと第２バッファー２８１の間にＮＭＯＳ導電型で設置される。このような第２１乃至第２５トランジスターＭ２１乃至Ｍ２５それぞれは、自分に「１」に対応されるビットが供給される時ターンオンされて第４キャパシタＣ、２Ｃ、４Ｃ、８Ｃ、１６Ｃの一側端子で補償電圧を供給する。

一方、第４キャパシタＣ、２Ｃ、４Ｃ、８Ｃ、１６Ｃの中少なくとも一つの一側端子に補償電圧が印加されれば第４１トランジスターＭ４１と第１バッファー２７０ｊの間のラインに印加されたデータ信号ＤＳの電圧値が増加または減少される（実際に、データ信号ＤＳの電圧値の増加または減少は補償電圧の電圧値によって決まる）。ここで、データ信号ＤＳの電圧値が補償電圧によって制御されるから画素１４０に含まれたトランジスターの移動度が補償されるようにデータ信号ＤＳの電圧値が制御され、これによって画素部１３０で均一な画像を表示することができる。つまり、本発明のデータ駆動回路２００は移動度などによって決まった補償電圧を利用してデータ信号ＤＳの電圧値を制御するからトランジスターの移動度のバラつき現象を補償することができる。

第１バッファー２７０ｊは第４１トランジスターＭ４１と第１バッファー２７０ｊの間のラインに印加されたデータ信号ＤＳをスイッチ手段２９０ｊに伝達する。スイッチ手段２９０ｊは第１１トランジスターＭ１１を備える。このような第１１トランジスターＭ１１は図１０に図示された第１制御信号ＣＳ１によって制御される。すなわち、第１１トランジスターＭ１１は１水平期間１Ｈの第２期間の間ターンオンされて第１期間の間ターンオフされる。したがって、データ信号ＤＳは１水平期間１Ｈ中第２期間の間データ線Ｄｊに供給され、それ以外の期間の間には供給されない。

図１０は、図９に図示されたスイッチ手段、電流シンク器、第４１トランジスターおよび電圧制御器２６０ｊに供給される駆動波形を表す図面である。

図９及び図１０を結付して画素１４０に供給されるデータ信号ＤＳの電圧制御過程を詳しく説明する。

まず、第ｎ−１走査線Ｓｎ−１に走査信号が供給される。第ｎ−１走査線Ｓｎ−１に走査信号が供給されれば、第３トランジスターＭ３及び第５トランジスターＭ５がターンオンされる。すると、第２ノードＮ２には第１電源ＥＬＶＤＤから第４トランジスターＭ４の閾値電圧を差し引いた電圧値が印加され、第１ノードＮ１には基準電源Ｖｒｅｆの電圧が印加される。この時、第２キャパシタＣ２には第１電源ＥＬＶＤＤの電圧降下電圧及び第４トランジスターＭ４の閾値電圧に対応さ
実際に、第１ノードＮ１及び第２ノードＮ２それぞれに印加される電圧は、下記（数１）式のように表現することができる。

（数１）式で、ＶＮ１は第１ノードＮ１に印加される電圧、ＶＮ２は第２ノードＮ２に印加される電圧、ＶｔｈＭ４は第４トランジスターＭ４の閾値電圧を表す。

一方、第ｎ−１走査線Ｓｎ−１に供給される走査信号がオフされる時点と第ｎ走査線Ｓｎに走査信号が供給される時点の間の期間の間第１ノードＮ１及び第２ノードＮ２は、フローティング状態に設定される。したがって、第２キャパシタＣ２に充電される電圧値は変化されない。

以後、第ｎ走査線Ｓｎに走査信号が供給されて第１トランジスターＭ１及び第２トランジスターＭ２がターンオンされる。そして、第ｎ走査線Ｓｎに走査信号が供給される期間中第１期間の間第１２トランジスターＭ１２及び第１３トランジスターＭ１３がターンオンされる。第１２トランジスターＭ１２及び第１３トランジスターＭ１３がターンオンされれば第１電源ＥＬＶＤＤ、第４トランジスターＭ４、第２トランジスターＭ２、データ線Ｄｊ及び第１３トランジスターＭ１３を経由して電流源Ｉｍａｘに対応される電流がシンクされる。

この時、第４トランジスターＭ４には電流源Ｉｍａｘの電流が流れるから（数２）式のように表現することができる。

（数２）式で、ｕは移動度を表し、Ｃｏｘは酸化層の容量、Ｗはチャンネルの幅、Ｌはチャンネルの長さを表す。

（数２）式のような電流が第４トランジスターＭ４に流れる時第２ノードＮ２に印加される電圧は（数３）式のように表現することができる。

そして、第２キャパシタＣ２のカップリングによって第１ノードＮ１に印加される電圧は、（数４）式のように表現することができる。

ここで、第１ノードＮ１に印加される電圧ＶＮ１は、理想的に第３ノードＮ３に印加される電圧ＶＮ３及び第４ノードＮ４に印加される電圧ＶＮ３と同じく設定される。すなわち、電流源Ｉｍａｘによって電流がシンクされる時第４ノードＮ４には（数４）のような電圧が印加される。

一方、（数４）式に図示されたように第３ノードＮ３及び第４ノードＮ４に印加される電圧は、現在電流がシンクされる画素１４０に含まれたトランジスターの移動度などの影響を受けるようになる。したがって、電流源Ｉｍａｘによって電流がシンクされる時第３ノードＮ３に印加される電圧値は、それぞれの画素１４０９ごとに相異なるように決まる（移動度が相異なる場合）。

一方、水平期間の第１期間中ＤＡＣ２５０ｊでは、第１データＤａｔａ１に対応してｆ（ｆは自然数）個の階調電圧の中、ｈ（ｈはｆ以下の自然数）番目階調電圧を選択する。そして、ＤＡＣ２５０ｊは第４１トランジスターＭ４１がターンオンされる期間の間選択された階調電圧をデータ信号ＤＳとして第４１トランジスターＭ４１と第１バッファー２７０ｊの間のラインに供給する。

ここで、第４１トランジスターＭ４１と第１バッファー２７０ｊの間のラインの間の電圧ＶＬは、（数５）式のように表現することができる。

一方、第４制御信号ＣＳ４によって水平期間の第１期間の間第５１トランジスターＭ５１乃至第５５トランジスターＭ５５がターンオンされて基底電圧源ＧＮＤの電圧が第３１トランジスターＭ３１乃至第３５トランジスターＭ３５のゲート電極に供給される。すると、第３１トランジスターＭ３１乃至第３５トランジスターＭ３５がターンオンされて第４キャパシタＣ、２Ｃ、４Ｃ、８Ｃ、１６Ｃの一側端子が第３電源ＶＳＳの電圧値に設定される。

一方、第５１トランジスターＭ５１乃至第５５トランジスターＭ５５は基底電圧源ＧＮＤのみならずＰＭＯＳである３１トランジスターＭ３１乃至第３５トランジスターＭ３５がターンオンされる電圧と接続されうる。

そして、第３電源ＶＳＳの電圧値は基準電源Ｖｒｅｆの電圧値より低い電圧、例えば、画素部１３０に含まれた画素１４０から生成される補償電圧の平均電圧に設定されうる。

第４キャパシタＣ、２Ｃ、４Ｃ、８Ｃ、１６Ｃの一側端子が第３電源ＶＳＳの電圧値に設定された後、水平期間の第２期間の間第６１トランジスターＭ６１乃至第６５トランジスターＭ６５がターンオンされる。第６１トランジスターＭ６１乃至第６５トランジスターＭ６５がターンオンされると第２データＤａｔａ２の各ビットが第２１トランジスターＭ２１、第２２トランジスターＭ２２、第２３トランジスターＭ２３、第２４トランジスターＭ２４及び第２５トランジスターＭ２５に供給される。

例えば、第２データＤａｔａ２のビットが「０００１１」に設定されると第６１トランジスターＭ６１乃至第６５トランジスターＭ６５がターンオンされる第２期間の間第２４トランジスター及び第２５トランジスターＭ２５がターンオンされる。すると、一番目第４キャパシタＣ及び二番目第４キャパシタ２Ｃの一側端子に補償電圧が印加される。この場合、一番目第４キャパシタＣ及び二番目第４キャパシタ２Ｃの一側端子に補償電圧が印加されるので（数６）式のように表現することができる。

ここで、第２データＤａｔａ２は、第１データＤａｔａ１の加重値を変更して生成されるから（数６）式の値はおおよそｈ／ｆに表現することができる。

一方、数式第４キャパシタＣ、２Ｃ、４Ｃ、８Ｃ、１６Ｃの中、少なくとも一つに補償電圧が印加されれば、第４１トランジスターＭ４１と第１バッファー２７０の間のラインの間の電圧ＶＬは（数７）式のように表現することができる。

（数７）式のような電圧は、第１バッファー２７０ｊを経由して第１１トランジスターＭ１１に供給される。ここで、第２期間の間第１１トランジスターＭ１１がターンオンされるため、第１バッファー２７０ｊに供給された電圧は、第１１トランジスターＭ１１、データ線Ｄｊ及び第１トランジスターＭ１を経由して第１ノードＮ１に供給される。

すなわち、第１ノードＮ１には数式７のような電圧が供給される。そして、第２キャパシタＣ２のカップリングによって第２ノードＮ２に印加される電圧は（数８）式のように表現することができる。

この時、第４トランジスターＭ４を経由して流れる電流は、（数９）式のように表すことができる。

（数９）式を参照すれば、本発明で第４トランジスターＭ４に流れる電流は、データ信号ＤＳによって決まる。すなわち、本発明では第４トランジスターＭ４の閾値電圧、移動度などと無関係にデータ信号ＤＳによって決まった電流が第４トランジスターＭ４に流れることができ、これによって均一な画像を表示することができる。

一方、本発明でスイッチ手段２９０ｊの構成は多様に設定することができる。例えば、スイッチ手段２９０ｊは、図１１のように第１１トランジスターＭ１１及び第１４トランジスターＭ１４をトランスミッションゲート（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｇａｔｅ）形態で接続することができる。ＰＭＯＳタイプに形成された第１４トランジスターＭ１４は、第２制御信号ＣＳ２の供給を受け、ＮＭＯＳタイプに形成された第１１トランジスターＭ１１は、第１制御信号ＣＳ１の供給を受ける。ここで、第１制御信号ＣＳ１及び第２制御信号ＣＳ２は、互いに反対の極性を持つから第１１トランジスターＭ１１及び第１４トランジスターＭ１４は同じ時間にターンオン及びターンオフされる。

一方、第１１トランジスターＭ１１及び第１４トランジスターＭ１４がトランスミッションゲート形態で接続されれば、電圧−電流特性曲線がおおよそ直線形態に設定されるからスイッチングエラーを最小化することができる。

図１２は、図６に図示されたガンマ電圧部、ＤＡＣ、デコーダ、電圧制御器、スイッチ手段、電流シンク器及び画素連結関係の他の例を表す図面である。図１２では説明の便宜性のためにｊ番目チャンネルを図示し、データ線Ｄｊが図５に図示された画素１４０と接続されると仮定する。

図１０及び図１２を参照して動作過程を説明すれば、まず、第ｎ−１走査線Ｓｎ−１で走査信号が供給される時第１ノードＮ１及び第２ノードＮ２には数式１に記載された電圧が印加される。

そして、第ｎ走査線Ｓｎに走査信号が供給され、第１２トランジスターＭ１２及び第１３トランジスターＭ１３がターンオンされる第１期間の間第４トランジスターＭ４に流れる電流は、（数２）式のように表現され、第２ノードＮ２に印加される電圧は（数３）式のように表現される。

そして、第２キャパシタＣ２のカップリングによって第１ノードＮ１に印加される電圧は（数１０）式のように表現することができる。

一方、水平期間の第１期間中ＤＡＣ２５０ｊでは、第１データＤａｔａ１に対応してｆ（ｆは自然数）個の階調電圧の中、ｈ（ｈはｆ以下の自然数）番目階調電圧を選択する。そして、ＤＡＣ２５０ｊは第４１トランジスターＭ４１がターンオンされる期間の間選択された階調電圧をデータ信号ＤＳとして第４１トランジスターＭ４１と第１バッファー２７０の間のラインに（数５）式のような電圧を印加する。

一方、水平期間の第１期間の間には第５１乃至第５５トランジスターＭ５１乃至Ｍ５５がターンオンされ、これによって第３１乃至第３５トランジスターＭ３１乃至Ｍ３５がターンオンされる。すると、第１期間の間第４キャパシタＣ、２Ｃ、４Ｃ、８Ｃ、１６Ｃの一側端子には第３電源ＶＳＳの電圧が印加される。

そして、水平期間の第２期間の間第６１乃至第６５トランジスターＭ６１乃至Ｍ６５がターンオンされる。第６１乃至第６５トランジスターＭ６１乃至Ｍ６５がターンオンされると第２データＤａｔａ２のビット値に対応して第２１トランジスターＭ２１、第２２トランジスターＭ２２、第２３トランジスターＭ２３、第２４トランジスターＭ２４及び第２５トランジスターＭ２５がターンオンまたはターンオフされる。この時、第４１トランジスターＭ４１と第１バッファー２７０の間のラインの間の電圧ＶＬは（数１１）式のように表現することができる。

（数１１）式のような電圧は、第１バッファー２７０ｊを経由して第１１トランジスターＭ１１に供給される。ここで、第２期間の間第１１トランジスターＭ１１がターンオンされるため、第１バッファー２７０ｊに供給された電圧は、第１１トランジスターＭ１１、データ線Ｄｊ及び第１トランジスターＭ１を経由して第１ノードＮ１に供給される。すなわち、第１ノードＮ１には（数１１）式のような電圧が供給される。

そして、第２キャパシタＣ２のカップリングによって第２ノードＮ２に印加される電圧は（数８）式のように表現することができる。したがって、第４トランジスターＭ４を経由して流れる電流は（数９）式のように表すことができる。すなわち、本発明で第４トランジスターＭ４を経由して発光素子ＯＬＥＤに供給される電流は、第４トランジスターＭ４の閾値電圧、移動度などと無関係にデータ信号ＤＳによって決まるから均一な画像を表示することができる。

一方、図５に図示されたような画素１４０は、第１ノードＮ１の電圧が大きく変わっても第２ノードＮ２の電圧が鈍感に変化される（すなわち、Ｃ１＋Ｃ２／Ｃ２）。したがって、図５に図示された画素１４０が適用されれば、図３に図示された画素１４０が適用される場合よりガンマ電圧部３００の電圧範囲を広く設定することができる。このように、ガンマ電圧部３００の電圧範囲が広く設定されれば第１１トランジスターＭ１１及び第１トランジスターＭ１などのスイッチングエラーによる影響を減らすことができるという長所がある。

本発明は添付された図面に図示された実施形態を参照して説明されたが、これは例示的なものに過ぎず、当該技術分野における通常の知識を有する者であれば、多様な変形及び均等な他の実施形態が可能であるということを理解することができる。

従来の発光表示装置を表す図面である。 本発明の実施形態による発光表示装置を表す図面である。 図２に図示された画素の一例を表す回路図である。 図３に図示された画素の駆動方法を表す波形図である。 図２に図示された画素の他の例を表す回路図である。 図２に図示されたデータ駆動回路の第１実施形態を表すブロック図である。 図２に図示されたデータ駆動回路の第２実施形態を表すブロック図である。 図２に図示されたデータ駆動回路の第２実施形態を表すブロック図である。 図６に図示されたガンマ電圧部、デジタル−アナログ変換器、スイッチ手段、電圧制御器、電流シンク器及び画素の連結関係を表す図面である。 図９に図示された制御信号の駆動波形を表す波形図である。 図９に図示されたスイッチ手段の他の例を表す図面である。 図６に図示されたガンマ電圧部、デジタル−アナログ変換器、スイッチ手段、電圧制御器、電流シンク器及び画素連結関係の他の例を表す図面である。

符号の説明

１１０…走査駆動部、
１２０…データ駆動部、
１３０…画素部、
１４０…画素、
１４２…画素回路、
１５０…タイミング制御部、
２００…データ駆動回路、
２１０…シフトレジスター部、
２２０…サンプリングラッチ部、
２３０…ホルディングラッチ部、
２４０…デコーダ、
２５０…デジタル−アナログ変換部、
２６０…電圧制御部、
２７０…バッファー部、
２８０…電流供給部、
２９０…選択部、
３００…ガンマ電圧部、
３１０…レベルシフター部。

Claims (25)

1. 外部から供給されるｋ（ｋは自然数）ビットの第１データを二進数の加重値を持つように変更してｐ（ｐは自然数）ビットの第２データを生成する少なくとも一つのデコーダと、
   前記第１データ及び第２データを保存するラッチ部と、
   複数の階調電圧を生成するガンマ電圧部と、
   前記第１データを利用して前記階調電圧の中からいずれか一つの電圧を選択してデータ信号として出力する少なくとも一つのデジタル−アナログ変換器と、
   水平期間の第１期間の間画素から所定の電流の供給を受けて補償電圧を出力する少なくとも一つの電流シンク器と、
   前記第２データに応じて前記電流シンク器からの前記補償電圧を利用して前記データ信号の電圧値を増減する少なくとも一つの電圧制御器と、
   前記水平期間中前記第１期間を除いた第２期間の間前記電圧値が制御された前記データ信号を前記画素に供給する少なくとも一つのスイッチ手段と、
   前記デジタル−アナログ変換器と前記スイッチ手段の間に設置されて前記第１期間の中で一部期間の間ターンオンされて前記データ信号を前記スイッチ手段に伝達する第１トランジスターと、
   前記第１トランジスターと前記スイッチ手段の間に接続される第１バッファーと、を備え、
   前記ガンマ電圧部は、
   基準電源と第１電源の電圧値を分圧して前記階調電圧を生成する複数の分圧抵抗と、
   前記第１電源からの電圧を前記電圧制御器に供給する第２バッファーと、を備え、
   前記電圧制御器は、
   前記第１トランジスターと前記第１バッファーの間のラインに一側端子が接続されるｐ個のキャパシタと、
   前記キャパシタそれぞれの他側端子と前記第２バッファーの間に接続される第２トランジスターと、
   前記キャパシタそれぞれの他側端子と前記電流シンク器の間に接続されて前記第２トランジスターと違う導電型に設定される第３トランジスターと、
   前記第２トランジスターのそれぞれのゲート電極と所定電圧源の間に接続されて前記第３トランジスターと同じ導電型に設定される第４トランジスターと、
   前記第２データを前記第２トランジスター及び前記第３トランジスターのそれぞれのゲート電極に供給して前記第２トランジスターと同じ導電型に設定される第５トランジスターと、
   を備えることを特徴とするデータ駆動回路。
2. 前記第４トランジスターは、
   前記第２トランジスターがターンオンされるように前記第１期間の間ターンオンされて前記所定電圧源の電圧を前記第２トランジスターのゲート電極に供給することを特徴とする請求項１に記載のデータ駆動回路。
3. 前記所定電圧源は、
   基底電圧源に設定されることを特徴とする請求項２に記載のデータ駆動回路。
4. 前記第１期間の間前記第２トランジスターがターンオンされて前記キャパシタの他側端子が前記第１電源の電圧に設定されることを特徴とする請求項２に記載のデータ駆動回路。
5. 前記第５トランジスターは、
   前記第２データのビット数に対応してｐ個設置され、前記第５トランジスターそれぞれは第２データの互いに違うビットを前記第２トランジスター及び前記第３トランジスターのそれぞれのゲート電極に供給することを特徴とする請求項１に記載のデータ駆動回路。
6. 前記第３トランジスターの中「１」のビットの供給を受ける第３トランジスターがターンオンされて前記補償電圧を前記キャパシタの他側端子に供給することを特徴とする請求項５に記載のデータ駆動回路。
7. 前記キャパシタの容量は、
   ２⁰、２¹、２²、２³、２⁴．．．のように二進数加重値形態に設定されることを特徴とする請求項１に記載のデータ駆動回路。
8. 前記電流シンク器は、
   前記所定の電流の供給を受ける電流源と、
   前記画素と接続されたデータ線と前記電圧制御器の間に設置されて前記第１期間の間ターンオンされる第６トランジスターと、
   前記データ線と前記電流源の間に設置されて前記第１期間の間ターンオンされる第７トランジスターと、
   前記補償電圧を充電するキャパシタと、
   前記第６トランジスターと前記電圧制御器の間に設置されて前記補償電圧を前記電圧制御器に伝達する第３バッファーと、を備えることを特徴とする請求項１に記載のデータ駆動回路。
9. 前記所定の電流の電流値は、
   前記画素が最大輝度に発光される時流れる電流と同じに設定されることを特徴とする請求項８に記載のデータ駆動回路。
10. 前記スイッチ手段は、
    前記第２期間の間ターンオンされる少なくとも一つのトランジスターを備えることを特徴とする請求項１に記載のデータ駆動回路。
11. 前記スイッチ手段は、
    ２個のトランジスターを具備して前記２個のトランジスターはトランスミッションゲート形態に接続されることを特徴とする請求項１０に記載のデータ駆動回路。
12. 順次サンプリング信号を生成して、生成したサンプリング信号を前記ラッチ部に供給する少なくとも一つのシフトレジスターを含むシフトレジスター部をさらに備えることを特徴とする請求項１に記載のデータ駆動回路。
13. 前記ラッチ部は、
    前記サンプリング信号に応答して前記第１データ及び第２データをラッチする少なくとも一つのサンプリングラッチを含むサンプリングラッチ部と、
    前記サンプリングラッチ部に保存された第１データ及び第２データの供給を受けて保存し、かつ、自分が保存している第１データを前記デジタル−アナログ変換器に供給すると共に自分が保存している第２データを電圧制御器に供給する少なくとも一つのホルディングラッチを含むホルディングラッチ部を備えることを特徴とする請求項１２に記載のデータ駆動回路。
14. 前記サンプリングラッチ及びホルディングラッチそれぞれは、
    ｋ＋ｐビットの大きさに設定されることを特徴とする請求項１３に記載のデータ駆動回路。
15. 前記ホルディングラッチに保存された前記第１データ及び第２データの電圧レベルを上昇させて前記デジタル−アナログ変換器及び前記電圧制御器に供給するレベルシフターをさらに備えることを特徴とする請求項１３に記載のデータ駆動回路。
16. 走査線、データ線及び発光制御線と接続されるように位置される複数の画素を含む画素部と、
    前記走査線に走査信号を順次供給し、前記発光制御線に発光制御信号を順次供給する走査駆動部と、
    前記データ線にデータ信号を供給する少なくとも一つのデータ駆動回路を持つデータ駆動部を具備し、
    前記データ駆動回路は、
    外部から供給されるｋ（ｋは自然数）ビットの第１データを二進数の加重値を持つように変更してｐ（ｐは自然数）ビットの第２データを生成する少なくとも一つのデコーダと、
    前記第１データ及び第２データを保存するラッチ部と、
    複数の階調電圧を生成するガンマ電圧部と、
    前記第１データを利用して前記複数の階調電圧の中からいずれか一つの電圧を選択して前記データ信号として出力する少なくとも一つのデジタル−アナログ変換器と、
    水平期間の第１期間の間前記画素から所定の電流の供給を受けて補償電圧を出力する少なくとも一つの電流シンク器と、
    前記第２データに応じて前記電流シンク器からの前記補償電圧を利用して前記データ信号の電圧値を増減する少なくとも一つの電圧制御器と、
    前記水平期間中前記第１期間を除いた第２期間の間前記電圧値が制御された前記データ信号を前記画素に供給する少なくとも一つのスイッチ手段と、
    前記デジタル−アナログ変換器と前記スイッチ手段の間に設置されて前記第１期間中一部期間の間ターンオンされて前記データ信号を前記スイッチ手段に伝達する第１トランジスターと、
    前記第１トランジスターと前記スイッチ手段の間に接続される第１バッファーと、を備え、
    前記ガンマ電圧部は、
    基準電源と第１電源の電圧値を分圧して前記階調電圧を生成する複数の分圧抵抗と、
    前記第１電源を前記電圧制御器に供給する第２バッファーと、を備え、
    前記電圧制御器は、
    前記第１トランジスターと前記第１バッファーの間のラインに一側端子が接続されるｐ個のキャパシタと、
    前記キャパシタそれぞれの他側端子と前記第２バッファーの間に接続される第２トランジスターと、
    前記キャパシタそれぞれの他側端子と前記電流シンク器の間に接続されて前記第２トランジスターと違う導電型に設定される第３トランジスターと、
    前記第２トランジスターのそれぞれのゲート電極と所定電圧源の間に接続されて前記第３トランジスターと同じ導電型に設定される第４トランジスターと、
    前記第２データを前記第２トランジスター及び前記第３トランジスターのそれぞれのゲート電極に供給して前記第２トランジスターと同じ導電型に設定される第５トランジスターと、
    を備えることを特徴とする有機発光表示装置。
17. 前記第４トランジスターは、
    前記第２トランジスターがターンオンされるように前記第１期間の間ターンオンされて前記所定電圧源の電圧を前記第２トランジスターのゲート電極に供給することを特徴とする請求項１６に記載の有機発光表示装置。
18. 前記第１期間の間前記第２トランジスターがターンオンされて前記キャパシタの他側端子が前記第１電源の電圧に設定されることを特徴とする請求項１７に記載の有機発光表示装置。
19. 前記第５トランジスターは、
    前記第２データのビット数に対応してｐ個設置され、前記第５トランジスターそれぞれは第２データの互いに違うビットを前記第２トランジスター及び前記第３トランジスターのそれぞれのゲート電極に供給することを特徴とする請求項１６に記載の有機発光表示装置。
20. 前記第３トランジスターの中「１」のビットの供給を受ける第３トランジスターがターンオンされて前記補償電圧を前記キャパシタの他側端子に供給することを特徴とする請求項１６に記載の有機発光表示装置。
21. 前記キャパシタの容量は、
    ２⁰、２¹、２²、２³、２⁴．．．のように二進数加重値形態に設定されることを特徴とする請求項１６に記載の有機発光表示装置。
22. 順次サンプリング信号を生成して、前記生成したサンプリング信号を前記ラッチ部に供給する少なくとも一つのシフトレジスターを含むシフトレジスター部をさらに備えることを特徴とする請求項１６に記載の有機発光表示装置。
23. 前記ラッチ部は、
    前記サンプリング信号に応答して前記第１データ及び第２データの供給を受ける少なくとも一つのサンプリングラッチを含むサンプリングラッチ部と、
    前記サンプリングラッチ部に保存された第１データ及び第２データの供給を受け保存し、かつ、自分が保存している第１データを前記デジタル−アナログ変換器に供給すると共に自分が保存している第２データを電圧制御器に供給する少なくとも一つのホルディングラッチを含むホルディングラッチ部を備えることを特徴とする請求項２２に記載の有機発光表示装置。
24. 前記サンプリングラッチ及びホルディングラッチそれぞれは、
    ｋ＋ｐビットの大きさに設定されることを特徴とする請求項２３に記載の有機発光表示装置。
25. 前記画素それぞれは、
    第２電源と、
    前記第２電源から電流の供給を受ける有機発光ダイオードと、
    前記第２電源にその一側端子が接続される第１キャパシタと、
    前記第１キャパシタの他側端子とその一側端子が接続される第２キャパシタと、
    第１電極が前記データ線に接続され、第２電極が前記第１キャパシタの他側端子及び前記第２キャパシタの一側端子に接続され、ゲート電極が現在走査線に接続されて、前記現在走査線の走査信号が供給される時ターンオンされる第８トランジスターと、
    第１電極が前記データ線に接続され、ゲート電極が前記現在走査線に接続されて、前記現在走査線の走査信号が供給される時ターンオンされる第９トランジスターと、
    前記第８トランジスターの前記第２電極と基準電源の間に接続されて以前走査線の走査信号がゲート電極に供給される時ターンオンされる第１０トランジスターと、
    前記第２電源と前記有機発光ダイオードの間で、第１電極が前記第２電源に接続され、第２電極が前記第９トランジスターの第２電極に接続され、ゲート電極が前記第２キャパシタの他側端子に接続されて、前記有機発光ダイオードに供給される電流量を制御する第１１トランジスターと、
    前記第１１トランジスターのゲート電極と前記第１１トランジスターの第２電極の間に位置し、第１電極が前記第１１トランジスターのゲート電極及び第２キャパシタの他側端子に接続されて前記以前走査線の走査信号がゲート電極に供給される時ターンオンされて前記第１１トランジスターをダイオード形態で接続させる第１２トランジスターと、
    前記第１１トランジスターの第２電極と前記有機発光ダイオードの間に位置し、第１電極が前記第１１トランジスターの第２電極及び前記第９トランジスターの第２電極に接続されて、前記発光制御信号がゲート電極に供給される時ターンオフされて、それ以外の期間の間ターンオンされる第１３トランジスターと、
    を備えることを特徴とする請求項１６に記載の有機発光表示装置。
    

Images