JPWO2002075709A1 - アクティブマトリクス型発光素子の駆動回路 - Google Patents

Abstract

マトリクス構成を持つ発光素子（１）の１画素に対して、複数の薄膜トランジスタを配置した発光パネルの駆動回路であって、発光素子（１）の入力側にメモリ容量（Ｃ１）を配置し、前記メモリ容量（Ｃ１）に駆動トランジスタ（Ｍ２）のオフセット電圧を一瞬蓄積し、次のタイミングで印加される画像信号（Ｖｄａｔａ）印加時に前記オフセット電圧の電圧降下分を補うようにした、トランジスタのオフセットキャンセル回路を有する発光パネルの駆動回路を提供する。これにより、トランジスタ特性のばらつきをキャンセルし、発光素子の輝度ばらつきを軽減でき、かつ発光素子の高速応答化が可能となる。

Description

技術分野
本発明は、画像表示装置に用いられる発光素子の駆動回路、詳しくは有機及び無機のエレクトロ・ルミネセンス（以下、「ＥＬ」という。）素子や発光ダイオード（以下、「ＬＥＤ」という。）等の自発光素子を駆動制御するアクティブマトリクス型発光素子の駆動回路、及びこれを用いたアクティブマトリクス型表示パネルに関する。
背景技術
有機及び無機ＥＬ素子、又はＬＥＤ等のような発光素子をアレイ状に組み合わせ、ドットマトリクスにより文字表示を行うディスプレイは、テレビ、携帯端末等に広く利用されている。
特に、自発光素子を用いたこれらのディスプレイは、液晶を用いたディスプレイと異なり、照明のためのバックライトを必要とせず、視野角が広い等の特徴を有し、注目を集めている。中でも、トランジスタ等とこれらの発光素子とを組み合わせてスタティック駆動を行う、アクティブマトリクス型と呼ばれるディスプレイは、時分割駆動を行う単純マトリクス駆動のディスプレイと比較して、高輝度、高コントラスト、高精細等の優位性を持っており、近年注目されている。
図８は、Ｓｏｃｉｅｔｙ ｆｏｒ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ発行の１９９０年秋期大会予稿集『Ｅｕｒｏｄｉｓｐｌａｙ‘９０』の第２１６〜２１９頁の発表から引用したもので、従来におけるこの種のディスプレイの一例を示しており、発光素子にＥＬ素子を使用したアクティブマトリクス型ディスプレイの発光素子駆動回路を示している。
図示するように、この駆動回路では、トランジスタ３５のゲートに接続された走査線３６が選択されて活性化されると、トランジスタ３５がオン状態となり、トランジスタ３５に接続されたデータ線３７から信号がコンデンサ３８に書き込まれる。コンデンサ３８は、トランジスタ４１のゲート・ソース間電圧を決定する。そして、走査線３６が非選択となりトランジスタ３５がオフ状態になると、コンデンサ３８の両端間の電圧は次の周期に走査線３６が選択されるまで保持され、この間トランジスタ４１がオン状態となる。
トランジスタ４１がオン状態になると、電源電極３９からＥＬ素子４０、トランジスタ４１のドレイン・ソースを順に経て共通電極４２という経路に沿って電流が流れ、この電流により有機ＥＬ素子４０が発光する。
一般的な表示素子として、コンピュータの端末、パソコンのモニタ、テレビ等の動画表示を行うためには、各画素の輝度が変化する濃淡階調表示ができることが望ましい。有機ＥＬ素子に関して、画像に階調性を出すために従来からとられてきた方式としては、アナログ階調方式、面積階調方式及び時間階調方式が挙げられる。
アナログ階調方式は、有機ＥＬ素子に流す電流量に応じて発光輝度を制御するものである。このとき電流を供給するスイッチング素子として薄膜トランジスタ（以下では「ＴＦＴ」という）を用いる場合、ビデオ信号に応じた制御信号をゲート電圧に入力し、ゲート電圧に対するソース電流の特性（Ｖｇ−Ｉｓ特性）が立ち上がる領域（便宜上ここでは「飽和領域」と呼ぶ）を用いて、スイッチング素子のコンダクタンスを制御することになる。
この場合には、有機ＥＬ素子の輝度−電圧特性に応じて、ビデオ信号側のガンマ（γ）特性を変化させておく必要がある。
現在用いられているＴＦＴには、アモルファスシリコン（ａ−Ｓｉ）方式とポリシリコン（ｐ−Ｓｉ）方式とがあるが、高移動度でかつ素子の微細化が可能であり、またレーザー加工技術の進歩により製造プロセスの低温化が可能となったことから、多結晶シリコンＴＦＴが主流になりつつある。しかしながら、一般的に多結晶シリコンＴＦＴは、それを構成する結晶粒界の影響を受けやすく、特に飽和領域では電気特性のばらつきが大きく現れる。このため、仮に画素に入力されるビデオ信号電圧が均一であっても、表示にむらが生じてしまうという問題を抱えている。
また一般に現在のＴＦＴの多くはスイッチング素子として用いられており、トランジスタの閾値電圧よりかなり高いゲート電圧を印加し、ソース電圧に対するドレイン電流の関係が一定の比例関係となる線形領域で使用されているので、上記の飽和領域でのばらつきの影響を受けにくくなっているが、アナログ階調方式を採用するためにポリシリコンＴＦＴを飽和領域で用いるとすれば、その特性のばらつきの影響により表示性能のばらつきが生ずることが懸念されている。
例えば、図８に示したＴＦＴ回路で有機ＥＬ素子４０のアナログ階調表示を行なう場合、トランジスタ４１のゲート・ソース電極間に印加される電圧は、トランジスタの閾値電圧（Ｖｔｈ）をわずかに超える程度の電圧である。この時のＶｇ−Ｉｓ特性を図９に示すが、ゲート電圧が大きくなるにつれてソース電流が立ち上がる部分（すなわち飽和領域）の特性を利用する。しかし、トランジスタのゲート電圧・ソース電流特性（Ｖｇ−Ｉｓ特性）に図９に示すようなばらつき（あるいはトランジスタの閾値電圧Ｖｔｈにばらつき）があると、例えば図８のトランジスタ４１のゲート電極に一定のゲート電圧ＶＡを印加した場合、トランジスタ４１に流れる電流はＩＡ（実線で示す曲線とＶＡとの交点）とＩＢ（破線で示す曲線とＶＡとの交点）のように異なる。また有機ＥＬ素子４０の発光特性も有機層の膜厚分布など、製造プロセス上の問題により、一定の電圧が印加されたときに与える発光輝度がばらつき、特に階調を与える輝度の場合顕著に影響される。すなわち、図８において点線４３で囲んだ部分は、これらのばらつき因子を与えやすい領域を示している。本来ならば同じ輝度であるはずの有機ＥＬ素子４０に流れる電流が場所によって異なることになり、そのため輝度むら等の画質劣化が生じることになる。
一方、面積階調方式は、文献ＡＭ−ＬＣＤ２０００、ＡＭ３−１に提案されている。これは、一画素を複数のサブ画素に分割し、各サブ画素についてオン／オフを行い、オンしている画素の総面積によって階調を表現するものである。
このような利用方法ではＴＦＴをスイッチング素子として用いることになるので、ゲート電圧としては閾値電圧よりはるかに高い電圧を印加し、ソース電圧に対するドレイン電圧の関係が一定となる領域（すなわち線形領域）で用いればよく、したがってＴＦＴ特性にばらつきを生ずることがないため上記発光特性も安定する。しかしこの方式では表示面積に分割方法に依存したデジタル階調しか出せず、また階調数を増やすためにはサブ画素の面積をより小さくしてサブ画素の数を増やさなくてはならない。しかしながら、仮に多結晶シリコンＴＦＴを用いてトランジスタを微細化したとしても、各画素に配置されたトランジスタ部分の面積が発光部の面積を侵食し、画素開口率を下げるために表示パネルの発光輝度を下げる結果となる。すなわち、開口率と階調性がトレードオフの関係にあり、結果的に階調性を上げることが困難である。また、所望の輝度を得るためには有機ＥＬ素子への駆動電流密度を上げねばならず、これが素子の駆動電圧の上昇をもたらすため、素子の寿命低下を招くといった欠点がある。
また、時間階調方式は、階調を有機ＥＬ素子の点灯時間によって制御する方式であり、例えばＳＩＤ２０００ＤＩＧＥＳＴ３６．１（Ｐ．９１２〜９１５）で報告されている。しかしながら、ＴＦＴ特性のばらつきを少なくするためには、上記面積階調方式と同様にＴＦＴを線形領域で動作させる必要があり、やはり駆動回路の電源電圧や消費電力が上昇するという問題がある。
また、時間階調方式は、ディスプレイを駆動する上でシステム的にも複雑になる。現在、表示素子について最も一般的な映像信号は、３原色ＲＧＢの輝度信号がアナログ信号で出力されている。ビデオ信号においては、コンポジット信号やＹ／Ｃ信号から、上記ＲＧＢ輝度信号にデコードされた信号を作り出している。このアナログ信号を時間振幅信号であるＰＷＭ信号に変化する必要があるが、そのためには、図１０に示すように、ＡＤコンバータ、画像メモリ、ＰＷＭ信号変換回路、及びこれらを制御するＭＰＵが必要となる。
更に、時間階調方式では、マトリクス配線を持つ素子に対して極めて短い時間のパルス電圧を印加することになり、表示パネル内のマトリクス配線の電気抵抗を下げることが必要になる。よって配線の材質をより低抵抗な材料にしたり、あるいは配線の厚みを大きくするなどの設計上の配慮が必要とされる。
また、アナログ諧調方式ならば、図１１に示すように、ＲＧＢアナログ信号をディスプレイ上の表示素子に合わせた輝度信号レベルに変化するための信号アンプ回路があれば良いのに対して、時間階調方式は駆動システムが上記のように複雑になるため、全体の消費電流や素子の製造コストの上昇を招くことになる。このように、時間階調方式は、ディスプレイそのものの性能はもちろん、システム的にも課題が多い。
しかしながら、アナログ階調方式を採用しようとしても、現状のＴＦＴ技術では、上記に述べたように、個別トランジスタの閾値電圧（Ｖｔｈ）のばらつきが大きく、出力電流にばらつきが生じ、結果として発光輝度のばらつきを生じることになる。
ここで上記閾値電圧のばらつきについて以下に述べる。
図８から明らかなように、ＥＬ素子を駆動するＴＦＴは、回路的にはソースフォロア回路を構成している。ソースフォロア回路においては、ＴＦＴのドレインが電源Ｖｄｄに接続され、ゲートが入力端となり、ソースが出力端となる。すなわち、ＴＦＴのソースとＶｓｓ（ＧＮＤ）の間にＥＬ素子が配され、これに電流が流れることになる。このとき、ソース端電圧をＶｏｕｔ、ゲート入力電圧をＶｉｎとすると、
Ｖｏｕｔ＝Ｖｉｎ−Ｖｏｓ
となる。ここでＶｏｓは、ゲート・ソース間に発生するオフセット電圧である。
一般にＶｏｓは、ソース端に流れる電流をＩｏｕｔとすると、
Ｖｏｓ＝Ｖｔｈ＋√（Ｉｏｕｔ／β）
β＝（１／２）×μ×Ｃｏｘ×（Ｗ／Ｌ）
で表される。ここでμは移動度、Ｃｏｘ、Ｗ、Ｌは、それぞれＴＦＴのゲート酸化膜容量、ゲート幅、ゲート長である。
上式から明らかなように、ＴＦＴで構成されたソースフォロア回路では、各個別ＴＦＴはそれぞれ固有のオフセット電圧Ｖｏｓを持ち、これがトランジスタの閾値電圧Ｖｔｈがばらつく要因になっている。よってＴＦＴを用いてアナログ方式で有機ＥＬ素子を駆動する上では、上記オフセット電圧の影響を除外して安定な出力特性を得ることが望まれている。
発明の開示
本発明は、上記の課題に鑑みて創案されたものであり、その目的は、多結晶シリコンを用いたＴＦＴのように、特性に大きなばらつきのあるＴＦＴを用いた場合でも、発光素子に与える信号ばらつきをキャンセルすることができ、発光素子の高速応答化を図ることが可能なアクティブマトリクス型発光素子の駆動回路を提供し、さらにこれを用いたアクティブマトリクス型表示パネルを提供することにある。
本発明は、基板上に走査線と信号線がマトリクス状に形成され、かつ、該走査線と該信号線が交差する近傍に、ソース電極、ゲート電極及びドレイン電極を有する複数の薄膜トランジスタと発光素子とが形成された単位画素が形成されたアクティブマトリクス型発光素子の駆動回路において、
走査線と接続されたゲート電極、信号線と接続されたソース電極、及びドレイン電極からなる第１の薄膜トランジスタを含み、該ドレイン電極がメモリ容量を介して第２の薄膜トランジスタのゲート電極に接続された第１の回路部と、
一方の電極が第１の電源に接続された発光素子と、ソース電極が第２の電源に接続されドレイン電極と前記発光素子が直列に配置された第２の薄膜トランジスタとを含む第２の回路部と、
参照電源に接続されたソース電極と前記第２の薄膜トランジスタのゲート電極に接続されたドレイン電極を有する第３の薄膜トランジスタを含む第３の回路部と、
前記第１及び第２の薄膜トランジスタのドレイン電極間が共通接続された回路から成ることを特徴とするアクティブマトリクス型発光素子の駆動回路である。
典型的には、前記参照電源の電圧は、前記第２の薄膜トランジスタの閾値電圧より高く、前記発光素子の発光閾値電圧より低い。
また本発明の別の態様では、上記回路構成に、接地電位に接続されたドレイン電極と、前記発光素子の入力端子に共通接続されたソース電極を持つ第４の薄膜トランジスタから成る回路部が追加される。
この場合は、前記第４の薄膜トランジスタをオンすることによって前記発光素子の発光状態を強制的に停止させ、特に１フィールド期間内で発光を終了させる機能を持たせることができる。
また本発明は、マトリクス状に配置された複数の画素部を備え、該複数の画素部にそれぞれ上記駆動回路と発光素子が配置されていることを特徴とするアクティブマトリクス型表示素子に関するものでもある。
発明の実施の形態
以下、本発明の実施の形態を具体的な実施例により説明するが、本発明はこれらの実施例に限るものではない。
実施例１
図１は本発明に係るアクティブマトリクス型発光素子の駆動回路における第１の実施例を示す構成図であり、図２は第１の実施例の駆動回路における駆動タイミングチャートを示す説明図である。ここで、Ｍ１、Ｍ２、Ｍ３はＮｃｈ−ＴＦＴ、Ｃ１はメモリ容量、φｒは制御パルス信号、φｇは走査線信号、Ｖｄａｔａは発光素子を駆動する映像信号である。
本実施例の駆動回路は、基板上に走査線５と信号線９がマトリクス状に形成され、これら走査線と信号線が交差する近傍にそれぞれ複数のＴＦＴ（Ｍ１、Ｍ２、Ｍ３）と発光素子１を有する単位画素が形成されたアクティブマトリクス型発光素子の駆動回路である。
本実施例では、発光素子１として有機ＥＬ素子を採用しており、この有機ＥＬ素子１の一方の電極は第１の電源６に接続されている。第１のＴＦＴ（Ｍ１）はドレイン電極がメモリ容量Ｃ１の一方の電極と接続しており、同時に第２のＴＦＴ（Ｍ２）のドレイン電極及び発光素子１の他方の電極とに接続している。
また、第２のＴＦＴ（Ｍ２）はソース電極が第２の電源７に接続され、ゲート電極２２がメモリ容量Ｃ１の他方の電極および第３のＴＦＴ（Ｍ３）のドレイン電極に接続されている。この第３のＴＦＴ（Ｍ３）は、ソース電極が参照電源８に接続され、ゲート電極３３が制御信号線４に接続されている。そして、第１のＴＦＴ（Ｍ１）は、ソース電極が映像データ信号線９に接続され、ゲート電極１１が走査線５に接続されている。
図２における第１のタイミングにおいて、ＴＦＴ（Ｍ３）をオンし、ソースフォロア回路を構成するＴＦＴ（Ｍ２）のゲート電極２２に参照電圧Ｖｒｅｆを印加する。参照電圧Ｖｒｅｆの値は、ＴＦＴ（Ｍ２）の閾値電圧より高い値に設定されているために、このタイミングでＴＦＴ（Ｍ２）がオンする。
その結果、ソースフォロアの出力Ｖｏｕｔ、すなわち、発光素子１の一方の電極には、ＴＦＴ（Ｍ３）による電位降下を無視すると、参照電圧ＶｒｅｆからＴＦＴ（Ｍ２）のオフセット電圧Ｖｏｓを差し引いた電圧、つまり
Ｖｏｕｔ＝Ｖｒｅｆ−Ｖｏｓ
の電圧が発生する。このときメモリ容量Ｃ１の両端には、ＶｒｅｆとＶｏｕｔの差分である
Ｖｒｅｆ−Ｖｏｕｔ＝Ｖｏｓ
の電圧が発生することになる。
参照電圧Ｖｒｅｆについて更に言えば、上式Ｖｏｕｔ値が発光素子の発光閾値以下になるように設定すれば、このときに発光しない。
次のタイミングにおいて、ＴＦＴ（Ｍ３）をオフし、ＴＦＴ（Ｍ１）をオンすることにより、メモリ容量Ｃ１の一方の電極に映像データ信号Ｖｄａｔａを転送する。その結果、ＴＦＴ（Ｍ２）のゲートにつながるメモリ容量Ｃ１の一方の端子が電気的にフローティングであるため、ＴＦＴ（Ｍ２）のゲート電圧Ｖｇ（Ｍ２）には、Ｖｄａｔａとその前のステップで誘起された電圧Ｖｏｓの和であるＶｄａｔａ＋Ｖｏｓの電圧が発生する。このとき発光素子１の一方の電極には、ソースフォロアの出力
Ｖｏｕｔ＝Ｖｄａｔａ＋Ｖｏｓ−Ｖｏｓ＝Ｖｄａｔａ
の電圧が発生する。
このように、発光素子１には、前記ＴＦＴ（Ｍ２）のオフセット電圧がかからなくなっており、オフセット電圧のキャンセルができる。
また、本実施例における参照電圧Ｖｒｅｆは、先述したようにＶｒｅｆ−Ｖｏｓが発光素子の発光閾値以下になるように設定される。このように電圧値を設定した場合、以下に示すような効果がある。
現在、長寿命化や低消費電力化の観点から発光効率を上げるための研究開発が盛んに行われているが、有機ＥＬ素子の最大効率を得るための駆動電流値は、現状では１００μｍ×１００μｍの画素サイズに対して２〜３μＡ程度である。有機ＥＬ素子の接合容量はおよそ２５ｎＦ／ｃｍ^２であり、１００μｍ×１００μｍの画素は約２．５ｐＦの容量を持つことになる。
アナログ階調方式で８ビット階調を得ようとすると、最小電流は
２〜３μＡ÷２^８≒８〜１２ｎＡ
となる。
一般に有機発光素子の閾値電圧は２〜３Ｖであり、８ビット階調を得るための最小電流で発光させるには、まず素子の接合容量を充電後に発光するわけであるから、その充電時間を見積もると、
接合容量Ｃ×発光閾値電圧Ｖｔ＝最小電流Ｉｍｉｎ×時間ｔ
より、
時間ｔ＝２．５ｐＦ×２〜３Ｖ／８〜１２ｎＡ
≒４２０μｓ〜９４０μｓ
となってしまう。接合容量を充電するだけでこれだけの時間を必要とするということは、ＶＧＡクラスの画素サイズの画像表示装置においても動画の表示ができないことを意味する。
図１においては、ＴＦＴ（Ｍ３）がＯＮした時に、上記Ｖｒｅｆの電圧がＴＦＴ（Ｍ２）のゲート電極側に印加され、有機ＥＬ素子の端子にはＶｒｅｆ−Ｖｏｓの電圧が印加されている。よって、有機ＥＬ素子の発光閾値電圧をＶｔとすると、その差分の電圧であるＶｔ−Ｖｏｕｔの電圧を充電すればよいことになる。
すなわち本回路構成では、ＴＦＴ（Ｍ２）のゲート電圧のプリチャージのみならず、発光素子の接合容量のプリチャージをも同時に行うことができる。
具体的に計算例を示すと、接合容量をＣ、発光に必要な電流をＩ、参照電圧をＶｒｅｆとすると、発光までに要する時間ｔは、以下のように示される。
ｔ＝（Ｖｔ−Ｖｏｕｔ）×Ｃ／Ｉ
＝（Ｖｔ−Ｖｒｅｆ＋Ｖｏｓ）×Ｃ／Ｉ
ここで、前述したように、発光電流が１００ｎＡの場合を想定する。Ｖｔ−Ｖｏｕｔは０．５Ｖ、容量Ｃは２．５ｐＦとすると、発光までに要する時間ｔは、
ｔ＝０．５×２．５ｐＦ／１００ｎＡ＝１２．５μｓ
となる。
この値であれば、ＶＧＡ規格の素子に必要な最小時間３０μｓを実現することが可能となる。
以上説明したように、本発明によれば、ＴＦＴ特性のばらつきにより発生するオフセット電圧をキャンセルできるばかりか、接合容量をあらかじめプリチャージする機能も合わせもち、接合容量の充電時間をなくして発光素子が発光するまでの時間を短縮することができる。
実施例２
図３は本発明に係るアクティブマトリクス型発光素子の駆動回路における第２の実施例を示す構成図であり、図４はその駆動方法を説明するためのタイミングチャートである。
本実施例の駆動回路は、基板上に走査線５と信号線９がマトリクス状に形成され、これら走査線と信号線が交差する近傍にそれぞれ複数のＴＦＴ（Ｍ１、Ｍ２、Ｍ３、Ｍ４）と発光素子１を有する単位画素が形成されたアクティブマトリクス型発光素子の駆動回路である。
本実施例でも、発光素子１として有機ＥＬ発光素子を採用しており、この発光素子１の一方の電極は第１の電源６に接続されている。第１のＴＦＴ（Ｍ１）のドレイン電極はメモリ容量Ｃ１の一方の電極と接続され、これはまた第２のＴＦＴ（Ｍ２）のドレイン電極及び第４のＴＦＴ（Ｍ４）のドレイン電極にさらに発光素子１の他方の電極に同時に接続された回路構成をとっている。
また第２のＴＦＴ（Ｍ２）は、ソース電極が第２の電源７に接続され、ゲート電極２２がメモリ容量Ｃ１の他方の電極及び第３のＴＦＴ（Ｍ３）のドレイン電極と接続され、ドレイン電極は発光素子の上記他方の電極及びメモリ容量の上記一方の電極に接続されている。
さらに、第３のＴＦＴ（Ｍ３）は、ソース電極が参照電源８に接続され、ゲート電極３３が第１の制御信号線４に接続されている。そして、第１のＴＦＴ（Ｍ１）は、ソース電極が映像データ信号線９に接続され、ゲート電極１１が走査線５に接続されている。加えて、第４のＴＦＴ（Ｍ４）は、ソース電極が第２の参照電源（基準電源）１０（この場合接地電位ＧＮＤ）に接続され、ゲート電極４４が第２の制御信号線１４に接続されている。
本実施例におけるオフセットキャンセルに対する基本的な考え方は、第１の実施例と同じである。即ち本実施例では、メモリ容量Ｃ１の一方の電極及び発光素子１の一方の電極にソース電極が接続されたＴＦＴ（Ｍ４）を追加している。ＴＦＴ（Ｍ４）のソース電極は第２の参照電源（基準電源）１０としてのＧＮＤに接続されている。ここで、ＴＦＴ（Ｍ４）のオン動作は、プリチャージ（ＴＦＴ（Ｍ３）のオン）タイミング前に行われる。仮に第２の参照電源（基準電源）が接地電位にあるとき、ＴＦＴ（Ｍ４）がオンすると、メモリ容量Ｃ１が接地されて電荷を放電し、新たに次の信号電圧Ｖｄａｔａを転送する前に発光素子の両端の電位差をゼロにして、発光を完全に停止することができる。発光素子としてＥＬ素子を用いた場合、このように発光前に一度発光素子両端の電位差をリセットすることは、素子の電気的状態を緩和し、素子の発光寿命を延ばす上で効果がある。
ただし、発光素子の発光を止めるためには、発光素子の発光閾値電圧以下の電圧でリセットすればよい。本実施例では、リセット電圧として、ＧＮＤ電位を用いたが、この効果を実践するためにはこの電圧に限定されるものではなく発光素子の閾値電圧以下のある一定の電圧であればよい。例えばリセット電圧を素子の発光閾値電圧に近い電圧にセットしておくと、素子の接合容量を充電することができるために、プリチャージの効果をもたせることができる。
また、上記２つの実施例では、構成するＴＦＴをすべてＮｃｈ−ＴＦＴとしたが、Ｐｃｈ−ＴＦＴで構成しても同様の効果が得られることは言うまでもない。この場合、ＴＦＴの制御電極駆動タイミング信号の論理が反転される。
実施例３
図５は本発明に係るアクティブマトリクス型発光素子の駆動回路における第３の実施例を示す構成図であり、図６はその駆動方法を説明するためのタイミングである。
本実施例の構成は、基本的には第１の実施例と同じであるが、ソースフォロアを構成するＴＦＴ（Ｍ２）と他のＴＦＴ（Ｍ１、Ｍ３）の極性を変えていることが特徴である。そのため、プリチャージ用の制御信号φｒ、走査線信号φｇの極性が図２とは逆になっている。本実施例では、ＴＦＴ（Ｍ２）が正論理で動作するのに対し、ＴＦＴ（Ｍ１、Ｍ３）は、負論理で動作する。
即ちＭ１、Ｍ３は、Ｍ２のローレベルでオンするので、正論理用の信号であるＶｒｅｆ、Ｖｄａｔａを確実に転送することができるようになる。これにより、Ｖｒｅｆ、Ｖｄａｔａ転送の際、それぞれのゲート電圧振幅は小さくなり、素子の規模も図１に示した駆動回路の構成に比べて小さくできる。そのため、回路全体の消費電力も小さくできるメリットが生じる。
実施例４
図７は、本発明に係るアクティブマトリクス型表示パネルの一実施例を示す構成図であり、第１の実施例の駆動回路をマトリクス状に配列した表示パネルである。本実施例の表示パネルは、第１の実施例における駆動回路をそれぞれ含み、かつマトリクス状に配置された複数の画素部を備え、これら複数の画素部にそれぞれ発光素子１が配置されている。図７では、簡略化するために２×２のマトリクス回路を示したが、行列数に制限がないのは明らかである。
図７において、φｇ（φｇ１，φｇ２，…）は、垂直シフトレジスタなどで構成された走査回路（図示せず）の出力により、少なくとも１行ずつ順次選択される。各行の選択時に、対応する各画素の表示輝度に応じた映像データ信号Ｖｄａｔａ（Ｖｄａｔａ１、Ｖｄａｔａ２、…）が信号線より転送される。この信号レベルにより、先述した画素回路の駆動メカニズムにより、発光素子である有機ＥＬ発光素子に電流が流れ発光する。
制御パルス信号φｒ及び参照電圧Ｖｒｅｆは、各画素共通に接続され、全画素一度に動作する。制御パルス信号φｒは、各行毎に独立に制御しても良く、この場合は、φｒ制御用に別個行選択をするための出力回路が必要になる。
このように構成したマトリクス表示装置は、ＴＦＴの閾値電圧Ｖｔのばらつきに影響されることなく、均一な表示が可能である。また、時間階調表示方式ではなく、アナログ諧調表示方式であるため、ＰＷＭ変調回路などが不要で、駆動システムの構成が簡単で済む。更には、従来のアナログ方式の駆動方法であるために駆動システムも簡略化でき、この面でもコスト上有利である。
また、時間階調方式では１フィールド時間内を数分割するために、短い時間内に点灯制御することが必要になる。このため、マトリクス配線の電気抵抗が高いと駆動波形に時間遅延が生じることから、その電気抵抗を限りなく小さくすることが求められる。しかし本方式の回路を採用することにより、配線抵抗を極端に小さくする必要もないことから、配線材料の選択が容易となり、またその厚みを大きくする必要がないので、パネルを製造する上でコストアップも少なく、製造上も有利である。したがってコスト、消費電力ともに、従来に比べて改善することが可能である。
また、参照電圧Ｖｒｅｆを前述の通り、発光素子の発光閾値以下に設定することで、発光素子の接合容量を事前にプリチャージすることが可能となり、特に低電流発光領域での発光素子の応答速度が大幅に改善できる。さらに、第２及び第３の実施例の駆動回路をマトリクス状に配列した表示パネルについても、ここでは図示しないが、上述と同様の作用・効果が得られる。
なお、以上の実施例では、発光素子として主に有機ＥＬ素子について述べたが、本発明は有機ＥＬ素子に限定されるものではなく、無機ＥＬ素子やＬＥＤ等のような他の発光素子を用いる場合でも有効なことは言うまでもない。またＴＦＴの極性についても、以上の実施例に記載された極性に限定されないことは明らかである。またＴＦＴの構成材料はシリコン等の無機半導体に限らず、最近の有機半導体を用いた構成であってもよい。
以上説明したように、本発明のＴＦＴ回路構成を用いることにより、従来の多結晶シリコンを用いたＴＦＴのように、その特性に大きなばらつきを持った薄膜トランジスタを用いた場合でも、発光素子に与える信号ばらつきを基本的にキャンセルでき、かつプリチャージ用の信号により発光素子に存在する接合容量をもプリチャージすることができるので、発光素子の応答速度を高速化することが可能となる。
【図面の簡単な説明】
図１は、本発明の実施例１におけるアクティブマトリクス型発光素子の駆動回路の構成を示す。第１のＴＦＴ（Ｍ１）とメモリ容量から成る第１の回路部、第２のＴＦＴ（Ｍ２）と発光素子から成る第２の回路部、および第３のＴＦＴ（Ｍ３）と参照電源からなる第３の回路部から構成される。
図２は、本発明の実施例１における駆動回路のタイミングチャートである。
図３は、本発明の実施例２におけるアクティブマトリクス型発光素子の駆動回路の構成を示す。上記図１の回路に第４のＴＦＴ（Ｍ４）と電源を追加した回路を示す。
図４は、本発明の実施例２における駆動回路のタイミングチャートである。
図５は、本発明の実施例３におけるアクティブマトリクス型発光素子の駆動回路の構成を示す。
図６は、本発明の実施例３における駆動回路のタイミングチャートである。
図７は、本発明の実施例４におけるアクティブマトリクス型表示パネルの回路構成を示す。
図８は、従来のアクティブマトリクス型発光素子駆動回路の構成を示す。
図９は、トランジスタのゲート電圧−ソース電流特性（Ｉｄ−Ｉｓ特性）を示す説明図である。ここでは閾値Ｖｔｈが同じであるが、電流特性が異なる例を示している。
図１０は、従来のＰＷＭ駆動システムを示す。
図１１は、従来のアナログ駆動システムを示す。

Claims (9)

1. 基板上に走査線と信号線がマトリクス状に形成され、かつ、該走査線と該信号線が交差する近傍に、ソース電極、ゲート電極及びドレイン電極を有する複数の薄膜トランジスタと発光素子とを有する単位画素が形成されたアクティブマトリクス型発光素子の駆動回路において、
   走査線と接続されたゲート電極、信号線と接続されたソース電極、及びドレイン電極からなる第１の薄膜トランジスタ（Ｍ１）を含み、該ドレイン電極がメモリ容量（Ｃ１）を介して第２の薄膜トランジスタ（Ｍ２）のゲート電極に接続された第１の回路部と、
   一方の電極が第１の電源に接続された発光素子と、ソース電極が第２の電源に接続されドレイン電極が前記発光素子の他方の電極に接続された第２の薄膜トランジスタとを含み、かくして該発光素子と該第２の薄膜トランジスタが直列に配置された第２の回路部と、
   参照電源に接続されたソース電極と前記第２の薄膜トランジスタのゲート電極に接続されたドレイン電極とを有する第３の薄膜トランジスタ（Ｍ３）を含む第３の回路部と
   前記第１及び第２の薄膜トランジスタのドレイン電極間が共通接続された回路から成ることを特徴とするアクティブマトリクス型発光素子の駆動回路。
2. 前記参照電源の電圧は、前記第２の薄膜トランジスタの閾値電圧よりも高いことを特徴とする、請求項１に記載のアクティブマトリクス型発光素子の駆動回路。
3. 前記参照電源の電圧は、前記発光素子の発光閾値電圧より低いことを特徴とする、請求項１に記載のアクティブマトリクス型発光素子の駆動回路。
4. 基準電源に接続されたドレイン電極と前記発光素子の他方の電極に共通接続されたソース電極とを有する第４の薄膜トランジスタ（Ｍ４）を含む回路部をさらに含む請求項１に記載のアクティブマトリクス型発光素子の駆動回路。
5. 前記参照電源の電圧は、前記第２の薄膜トランジスタの閾値電圧よりも高いことを特徴とする、請求項４に記載のアクティブマトリクス型発光素子の駆動回路。
6. 前記基準電源の電圧は、前記発光素子の発光閾値電圧より低いことを特徴とする、請求項４に記載のアクティブマトリクス型発光素子の駆動回路。
7. 前記基準電源の電圧は、接地電位であることを特徴とする、請求項４に記載のアクティブマトリクス型発光素子の駆動回路。
8. 前記第４の薄膜トランジスタをオンすることによって前記発光素子の発光状態を停止する機能を持つことを特徴とする、請求項４に記載のアクティブマトリクス型発光素子の駆動回路。
9. マトリクス状に配置された複数の画素部を備え、該複数の画素部にそれぞれ請求項１に記載の駆動回路と発光素子が配置されていることを特徴とするアクティブマトリクス型表示素子。

Images