JP2006243369A - アクティブマトリクス型表示装置 - Google Patents
アクティブマトリクス型表示装置 Download PDFInfo
- Publication number
- JP2006243369A JP2006243369A JP2005059215A JP2005059215A JP2006243369A JP 2006243369 A JP2006243369 A JP 2006243369A JP 2005059215 A JP2005059215 A JP 2005059215A JP 2005059215 A JP2005059215 A JP 2005059215A JP 2006243369 A JP2006243369 A JP 2006243369A
- Authority
- JP
- Japan
- Prior art keywords
- current
- wiring
- video signal
- transistor
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000010409 thin film Substances 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000005401 electroluminescence Methods 0.000 description 37
- 238000000034 method Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 2
- 101000805729 Homo sapiens V-type proton ATPase 116 kDa subunit a 1 Proteins 0.000 description 1
- 101000854879 Homo sapiens V-type proton ATPase 116 kDa subunit a 2 Proteins 0.000 description 1
- 101000854873 Homo sapiens V-type proton ATPase 116 kDa subunit a 4 Proteins 0.000 description 1
- 102100020737 V-type proton ATPase 116 kDa subunit a 4 Human genes 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Images
Landscapes
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】電流信号により信号供給を行なう場合でも、良好な表示動作を行なうことが可能なアクティブマトリクス型表示装置を提供する。
【解決手段】アクティブマトリクス型表示装置は、表示素子PXと、前記表示素子に駆動電流を供給する画素回路18とを含み、基板上の表示領域にマトリクス状に配置された複数の画素と、画素の列毎にそれぞれ接続された複数の映像信号配線Xnと、各映像信号配線の一端に接続され、各映像信号配線に信号配線電流を供給する信号線駆動回路とを備えている。各映像信号配線の一端部および他端部には配線電流制御回路40a、40bが接続されている。各配線電流制御回路は、映像信号配線に接続されたトランジスタ42を含み、信号線駆動回路から映像信号配線に供給された信号配線電流を画素に書き込む階調電流と、トランジスタを流れる制御電流とに分配する。
【選択図】 図2
【解決手段】アクティブマトリクス型表示装置は、表示素子PXと、前記表示素子に駆動電流を供給する画素回路18とを含み、基板上の表示領域にマトリクス状に配置された複数の画素と、画素の列毎にそれぞれ接続された複数の映像信号配線Xnと、各映像信号配線の一端に接続され、各映像信号配線に信号配線電流を供給する信号線駆動回路とを備えている。各映像信号配線の一端部および他端部には配線電流制御回路40a、40bが接続されている。各配線電流制御回路は、映像信号配線に接続されたトランジスタ42を含み、信号線駆動回路から映像信号配線に供給された信号配線電流を画素に書き込む階調電流と、トランジスタを流れる制御電流とに分配する。
【選択図】 図2
Description
本発明は、アクティブマトリクス型表示装置に関し、特に電流信号にて信号書き込みを行なうアクティブマトリクス型表示装置に関する。
CRTディスプレイに対して、薄型、軽量、低消費電力の特徴を活かして、液晶表示装置に代表される平面表示装置の需要が急速に伸びている。中でも、オン画素とオフ画素とを電気的に分離し、かつオン画素への映像信号を保持する機能を有する画素スイッチを各画素に設けたアクティブマトリクス型表示装置は、隣接画素間でのクロストークのない良好な表示品位が得られることから、携帯情報機器を始め、種々のディスプレイに利用されるようになってきた。
近年、このような平面型のアクティブマトリクス型表示装置として、自己発光素子を用いた有機エレクトロルミネセンス(EL)表示装置が注目され、盛んに研究開発が行われている。この有機EL表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を備えている。
有機EL表示装置は、各画素に表示素子として有機EL素子と、表示素子へ駆動電流を供給する画素回路とを含み、発光輝度を制御することにより表示動作を行なう。画素回路への画像情報の供給には、電流信号により行なう方式(例えば、特許文献1)と、電圧信号により行なう方式(例えば、特許文献2)とが知られている。
米国特許第6,373,454 B1号明細書
米国特許第6,229,506 B1号明細書
上記のような電流信号により信号供給を行なう表示装置では、信号供給を行なう配線の配線容量に起因して、十分な信号供給ができなくなる恐れがある。特に、書き込む電流値が小さい場合、書き込み不足に起因する表示不良が生じるという問題がある。また、多階調表示を行なう場合には、設定電流量の小さい低階調側で書き込みが困難となり、表示上不具合が生じていた。
本発明は、上記課題に鑑みなされたもので、その目的は、電流信号により信号供給を行なう場合でも、良好な表示動作を行なうことが可能なアクティブマトリクス型表示装置を提供することにある。
上記課題を達成するため、この発明の態様に係るアクティブマトリクス型表示装置は、表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上の表示領域にマトリクス状に配置された複数の画素と、前記画素の列毎にそれぞれ接続された複数の映像信号配線と、前記各映像信号配線の一端に接続され、各映像信号配線に信号配線電流を供給する信号線駆動回路と、前記各映像信号配線の一端部および他端部にそれぞれ接続されたトランジスタを含み、前記信号線駆動回路から前記映像信号配線に供給された信号配線電流を前記画素に書き込む階調電流と、前記トランジスタを流れる制御電流とに分配する複数の配線電流制御回路と、を備えている。
この発明の他の態様に係るアクティブマトリクス型表示装置は、表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上の表示領域にマトリクス状に配置された複数の画素と、前記画素の列毎にそれぞれ接続された複数の映像信号配線と、前記各映像信号配線の一端に接続され、各映像信号配線に信号配線電流を供給する信号線駆動回路と、前記画素毎に設けられているとともに、それぞれ前記映像信号配線に接続されたトランジスタを含み、前記信号線駆動回路から前記映像信号配線に供給された信号配線電流を前記画素に書き込む階調電流と、前記トランジスタを流れる制御電流とに分配する複数の配線電流制御回路と、を備えている。
本発明によれば、設定電流量の小さい画素へも良好な書き込みを行なうことができ、良好な表示動作が可能なアクティブマトリクス型表示装置を実現することができる。
以下図面を参照しながら、この発明の第1の実施形態として、有機EL表示装置を例にとり詳細に説明する。
図1に示すように、有機EL表示装置は、例えば、10型以上の大型アクティブマトリクス型表示装置として構成され、有機ELパネル10および有機ELパネル10を制御するコントローラ12を備えている。
図1に示すように、有機EL表示装置は、例えば、10型以上の大型アクティブマトリクス型表示装置として構成され、有機ELパネル10および有機ELパネル10を制御するコントローラ12を備えている。
有機ELパネル10は、ガラス板等の絶縁基板8上にマトリクス状に配列され表示領域11を構成したm×n個の表示画素PX、表示画素の行毎に接続されているとともにそれぞれ独立してm本ずつ設けられた第1走査線Sga(1〜m)および第2走査線Sgb(1〜m)、表示画素PXの列毎にそれぞれ接続されたn本の映像信号配線X(1〜n)、第1、第2走査線Sga、Sgbを表示画素の行毎に順次駆動する走査線駆動回路14a、14b、および複数の映像信号配線X1〜Xnを駆動する信号線駆動回路15を備えている。走査線駆動回路14a、14bおよび信号線駆動回路15は、表示領域11の外側で絶縁基板8上に一体的に形成されている。各映像信号配線Xnの一端部および他端部には第1配線電流制御回路40aおよび第2配線制御回路40bがそれぞれ接続され、表示領域11の外側で絶縁基板8上に設けられている。
各表示画素PXは、対向電極間に光活性層を備えた表示素子と、この表示素子に駆動電流を供給する画素回路18とを含んでいる。表示素子は、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機EL素子16を用いている。
図2に表示画素PX、第1配線電流制御回路40a、および第2配線電流制御回路40bの等価回路を示す。画素回路18は電流信号からなる映像信号に応じて有機EL素子16の発光を制御する電流信号方式の画素回路であり、画素スイッチ20、駆動トランジスタ22、第1スイッチ24、第2スイッチ26、およびキャパシタとしての保持容量Csを備えている。画素スイッチ20、駆動トランジスタ22、第1スイッチ24、第2スイッチ26は、ここでは同一導電型、例えばPチャネル型の薄膜トランジスタにより構成されている。本実施形態において、画素回路18を構成する薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。
駆動トランジスタ22、第2スイッチ26、および有機EL素子16は、第1電圧電源線Vdd1と基準電圧電源線Vssとの間でこの順で直列に接続されている。基準電圧電源線Vssおよび第1電圧電源線Vdd1は、例えば、−9Vおよび+6Vの電位にそれぞれ設定される。駆動トランジスタ22は、その第1端子、ここではソースが第1電圧電源線Vdd1に接続されている。有機EL素子16は、一方の電極、ここではカソードが基準電圧電源線Vssに接続されている。第2スイッチ26は、そのソースが駆動トランジスタ22の第2端子、ここではドレインに接続されている。第2スイッチ26は、ドレインが有機EL素子16のアノードに接続され、更に、ゲートが第2走査線Sgbに接続されている。
駆動トランジスタ22は、映像信号に応じた電流量を有機EL素子16に出力する。第2スイッチ26は、第2走査線Sgbからの制御信号Sbによりオン(導通状態)、オフ(非導通状態)が制御され、駆動トランジスタ22と有機EL素子16との接続、非接続を制御する。
保持容量Csは、駆動トランジスタ22の第1端子、制御端子間、ここではソース、ゲート間に接続され、映像信号により決定される駆動トランジスタ22のゲート制御電位を保持する。画素スイッチ20は、対応する映像信号配線Xnと駆動トランジスタ22のドレインとの間に接続され、そのゲートは第1走査線Sgaに接続されている。画素スイッチ20は、第1走査線Sgaから供給される制御信号Saに応答して対応の映像信号配線Xnから階調電流を取り込む。
第1スイッチ24は、駆動トランジスタ22のドレイン、ゲート間に接続され、そのゲートが第1走査線Sgaに接続されている。第1スイッチ24は、第1走査線Sgaからの制御信号Saに応じてオン、オフされ、駆動トランジスタ22のゲート、ドレイン間の接続、非接続を制御するとともに、保持容量Csからの電流リークを規制する。
図1および図2に示すように、各映像信号配線Xnの両端部に接続された第1および第2配線電流制御回路40a、40bは、トランジスタ42として、例えば、Pチャネル型の薄膜トランジスタをそれぞれ有している。第1配線電流制御回路40aのトランジスタ42は、そのソースが第2電源電圧線Vdd2に接続されている。第2電圧電源線Vdd2は、例えば、8Vの電位に設定される。トランジスタ42のゲートおよびドレインは短絡し、画素部終端と信号線駆動回路15との間で映像信号配線Xnに接続されている。つまり、第1配線電流制御回路40aのトランジスタ42は、対応する映像信号配線の一端部に接続される。
第2配線電流制御回路40bのトランジスタ42は、そのソースが第2電源電圧線Vdd2に接続されている。トランジスタ42のゲートおよびドレインは短絡し、画素部終端の信号線駆動回路15と反対側で映像信号配線Xnに接続されている。つまり、第2配線電流制御回路40bのトランジスタ42は、対応する映像信号配線の他端部に接続されている。本実施形態において、トランジスタ42は、画素回路18を構成する薄膜トランジスタと同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタとして構成されている。
図2に示すように、信号線駆動回路15から供給される信号配線電流IA1の一部は、第1配線電流制御回路40aのトランジスタ42を流れ、残りは映像信号配線Xnを通して選択された表示画素PXおよび他端側に設けられた第2配線電流制御回路40bのトランジスタ42に分配されて流れる。例えば、信号配線電流IA1は、第1配線電流制御回路40aのトランジスタ42を流れる制御電流IB1、表示画素PXに書き込まれる映像信号としての階調電流Ic、および第2配線電流制御回路40bのトランジスタ42を流れる制御電流IB2を合計した電流量に設定されている。
制御電流IB1、IB2は、トランジスタ42に応じて所定値に設定される定電流信号であり、制御電流は、例えば、最高階調表示を行なう駆動電流と同程度の大きさに設定される。一例として、フルカラー表示を行なう場合、赤色発光を行なう表示画素PXにおいて、最高階調表示時の駆動電流は2μA程度である。信号配線電流IA1は、一水平走査期間(t)の、映像信号線Xの配線容量(Cp)に最高階調表示から最低階調表示までの電位変化分(最大電圧変化ΔV)を掛けた値に相当する電荷量よりも大きな値に設定される(IA1>Cp×ΔV/t)。
一方、図1に示すコントローラ12は有機ELパネル10の外部に配置されたプリント回路基板上に形成され、走査線駆動回路14a、14bおよび信号線駆動回路15を制御する。コントローラ12は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。そして、コントローラ12は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路14a、14bおよび信号線駆動回路15に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路15に供給する。
信号線駆動回路15は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換して信号配線電流IA1とし、複数の映像信号配線Xnに並列的に供給する。走査線駆動回路14a、14bは、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、出力バッファを介して各行の表示画素PXに2種類の制御信号、すなわち、制御信号Sa、Sbを供給する。これにより、各第1、第2走査線Sga、Sgbは、互いに異なる1水平走査期間において、それぞれ制御信号Sa、制御信号Sbにより駆動される。
図3に走査線駆動回路14a、14bのタイミングチャートを示す。走査線駆動回路14a、14bは、例えば、スタート信号(STV1、STV2)とクロック(CKV1、CKV2)とから各水平走査期間に対応した1水平走査期間の幅(Tw−Starta)のパルスを生成し、そのパルスを制御信号Saおよび制御信号Sbとして出力する。
画素回路18の動作は、映像信号書込み動作および発光動作に分けられる。図2に示すように、例えば、1行目の表示画素PXの制御信号Sa1が画素スイッチ20および第1スイッチ24をオン状態とするレベル(オン電位)、ここではローレベル、制御信号Sb1が第2スイッチ26をオフ状態とするレベル(オフ電位)、ここではハイレベルとなる。これにより、画素スイッチ20および第1スイッチ24がオン(導通状態)、第2スイッチ26がオフ(非導通状態)に切換えられ、映像信号書込み動作が開始される。
映像信号書込み期間において、信号線駆動回路15から対応する映像信号配線Xnに供給された信号配線電流IA1は、第1配線電流制御回路40a、選択された表示画素PX、および第2配線電流制御回路40bに分配され同時に供給される。これにより、第1および第2配線電流制御回路40a、40bのトランジスタ42、および表示画素PXの駆動トランジスタ22が同時に書き込み状態となる。
図2に示すように、第1および第2配線電流制御回路40a、40bにおいて、トランジスタ42が書き込み状態となることにより、第2電圧電源線Vdd2からトランジスタ42を通して映像信号配線Xnに制御電流IB1、IB2が流れる。また、表示画素PXにおいて、画素スイッチ20および第1スイッチ24はオン状態にあり、取り込まれた階調電流Icは駆動トランジスタ22に供給され駆動トランジスタ22を書き込み状態とする。これにより、第1電圧電源線Vdd1から駆動トランジスタ22を通して映像信号配線Xnに書き込み電流が流れ、階調電流Icの電流量に対応した駆動トランジスタ22のゲート、ソース間電位が保持容量Csに書き込まれる。このように、映像信号書込み時、映像信号配線Xnには階調電流Icよりも大きい信号配線電流IA1が流れるため、映像信号配線Xnの電位は階調電流Icを流すのに必要な所望の電位まで短時間で変化させることができる。これにより、表示画素PXに対して階調電流Icを容易に書き込むことができる。
次に、制御信号Sa1がハイレベル(オフ電位)となり、画素スイッチ20および第1スイッチ24がオフとなる。これにより、映像信号書込み動作が終了する。続いて、制御信号Sb1がローレベルとなり、第2スイッチ26がオンとなる。これにより、発光動作が開始する。図4に示すように、発光期間において、駆動トランジスタ22は、保持容量Csに書き込まれたゲート制御電圧によりオン状態に維持され、第1電圧電源線Vdd1から階調電流Icに対応した電流量を有機EL素子16に供給する。これにより有機EL素子16が発光し、発光動作が開始される。そして、有機EL素子16は、1フレーム期間後に、再び制御信号Sb1がオフ電位となるまで発光状態を維持する。
上記のように構成された有機EL表示装置によれば、外部から入力された映像情報を表す映像信号に対応した電流書き込みにおいて、信号配線電流IA1を映像信号配線の両端部に接続された複数のトランジスタ42および表示画素PXに分配して供給している。そのため、映像信号配線へ供給する電流値を自由に設定することが可能となり、映像信号配線の配線容量よりも十分に大きな電流値に設定し、信号配線電位を必要な電位まで変化させることができる。この際、映像信号配線の両端部に第1および第2配線電流制御回路40a、40bを設けることにより、映像信号配線Xnの全長に渡って信号配線電位の減衰を抑制することができる。そのため、表示画素PXへの映像信号の書き込みにおいて、配線容量に影響されない大きな書き込み電流で、その分配電流である小さい電流書き込みが可能となる。従って、低輝度での表示不良、スジムラ、ざらつき感の視認を解消し、高品位の画像表示を行うことが可能となる。
また、映像信号配線への高電流の書き込みを行なった後、低電流の書き込みを行なう場合でも、低電流の映像信号の書き込み不足を解消することがきる。例えば、従来では、最高階調表示(白表示)の映像信号の書き込みを行なった後、最低階調表示(黒表示)の書き込みを行なう場合、後者の映像信号の書き込み不足により、高階調側の書き込み状態となり、表示上、白表示が尾を引いたような画像となる恐れがある。本実施形態によれば、このような書き込み不足に起因する表示不良を解消することができる。
第1および第2配線電流制御回路40a、40bは、有機EL素子16を形成した絶縁基板10と同一基板上に設けられ、画素回路18を構成する配線や薄膜トランジスタと同時に同一工程にて形成することができる。第1および第2配線電流制御回路40a、40bを表示装置に内蔵することにより、電流信号を供給する配線の長さを縮小でき、容量性負荷を低減し、安定した電流信号の供給が可能となる。また、外部回路との接続点数を削減することができ、機械的な信頼性を向上させることができる。画素回路18と配線電流制御回路40a、40bとを同一基板上に同一工程にて形成するため、それぞれ特性の近似された素子を用いて構成することが可能となり、表示素子への駆動電流のばらつきを低減することができる。
次に、図5を参照して、この発明の第2の実施形態に係る有機EL表示装置について説明する。
第2の実施形態によれば、映像信号配線Xnの両端部に第1および第2配線電流制御回路40a、40bが接続されている。各配線電流制御回路40a、40bは、トランジスタ(第1トランジスタ)42として、例えば、Pチャネル型の薄膜トランジスタをそれぞれ有している。トランジスタ42は、そのソースが第2電源電圧線Vdd2に接続されている。トランジスタ42のゲートおよびドレインは短絡し、画素部終端と信号線駆動回路15との間、また画素部終端の信号線駆動回路と反対側とで映像信号配線Xnに接続されている。第1および第2配線電流制御回路40a、40bは、例えば、Pチャネル型の薄膜トランジスタからなるトランジスタ(第2トランジスタ)45を有している。トランジスタ45は、トランジスタ42のゲートと映像信号配線Xnに接続されている。トランジスタ45は、そのゲートが第2電圧電源線Vdd2に接続され、常時、オン状態に維持されている。
第2の実施形態によれば、映像信号配線Xnの両端部に第1および第2配線電流制御回路40a、40bが接続されている。各配線電流制御回路40a、40bは、トランジスタ(第1トランジスタ)42として、例えば、Pチャネル型の薄膜トランジスタをそれぞれ有している。トランジスタ42は、そのソースが第2電源電圧線Vdd2に接続されている。トランジスタ42のゲートおよびドレインは短絡し、画素部終端と信号線駆動回路15との間、また画素部終端の信号線駆動回路と反対側とで映像信号配線Xnに接続されている。第1および第2配線電流制御回路40a、40bは、例えば、Pチャネル型の薄膜トランジスタからなるトランジスタ(第2トランジスタ)45を有している。トランジスタ45は、トランジスタ42のゲートと映像信号配線Xnに接続されている。トランジスタ45は、そのゲートが第2電圧電源線Vdd2に接続され、常時、オン状態に維持されている。
第2の実施形態において、有機EL表示装置の他の構成は前述した第1の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。
上記構成の第2の実施形態によれば、前述した第1の実施形態と同様の作用効果を得ることができる。また、各配線電流制御回路40a、40bは、トランジスタ42に加えてトランジスタ45を備え、映像信号書き込み時、制御電流はトランジスタ42、45を通ってながれる。これは、駆動トランジスタ22および画素スイッチ20を備えた画素回路18の構成および電流経路とほぼ対応している。そのため、第1および第2配線電流制御回路40a、40bを設けたことによる発光電流のバラツキを抑制し、安定した画像表示を実現することができる。
上記構成の第2の実施形態によれば、前述した第1の実施形態と同様の作用効果を得ることができる。また、各配線電流制御回路40a、40bは、トランジスタ42に加えてトランジスタ45を備え、映像信号書き込み時、制御電流はトランジスタ42、45を通ってながれる。これは、駆動トランジスタ22および画素スイッチ20を備えた画素回路18の構成および電流経路とほぼ対応している。そのため、第1および第2配線電流制御回路40a、40bを設けたことによる発光電流のバラツキを抑制し、安定した画像表示を実現することができる。
また、第2の実施形態において、トランジスタ45のゲートを第2電圧電源線Vdd2に接続する場合について説明したが、これに限定されず、走査線と接続し、オンオフ制御を行うものであってもよい。例えば、高階調時はトランジスタ45をオフ状態とし、配線電流制御回路を映像信号線とは非接続状態とすることで、通常の書き込み電流とすることが可能となり、不所望な電力消費を低減することが可能となる。
尚、第1乃至第2の実施形態において、第1および第2配線電流制御回路40a、40bのトランジスタ42のゲート、ドレイン間に更にスイッチを備えてもよい。
次に、図6および図7を参照して、この発明の第3の実施形態に係る有機EL表示装置について説明する。
本実施形態によれば、各表示画素PX毎に配線電流制御回路40が設けられている。各配線電流制御40は、表示領域11内に形成され、画素回路18と並んで設けられている。各配線電流制御回路40は、トランジスタ42として、例えば、Pチャネル型の薄膜トランジスタをそれぞれ有している。トランジスタ42は、そのソースが電源電圧線Vddに接続されている。トランジスタ42のゲートおよびドレインは短絡し映像信号配線Xnに接続されている。第3の実施形態において、有機EL表示装置の他の構成は前述した第1の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。
映像信号書込み期間において、信号線駆動回路15から対応する映像信号配線Xnに供給された信号配線電流IA1は、選択された表示画素PX、および映像信号配線Xnに接続された複数の配線電流制御回路40に分配され同時に供給される。これにより、表示画素PXの駆動トランジスタ22、および映像信号配線Xnに接続された各配線電流制御回路40のトランジスタ42が同時に書き込み状態となる。
本実施形態によれば、各表示画素PX毎に配線電流制御回路40が設けられている。各配線電流制御40は、表示領域11内に形成され、画素回路18と並んで設けられている。各配線電流制御回路40は、トランジスタ42として、例えば、Pチャネル型の薄膜トランジスタをそれぞれ有している。トランジスタ42は、そのソースが電源電圧線Vddに接続されている。トランジスタ42のゲートおよびドレインは短絡し映像信号配線Xnに接続されている。第3の実施形態において、有機EL表示装置の他の構成は前述した第1の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。
映像信号書込み期間において、信号線駆動回路15から対応する映像信号配線Xnに供給された信号配線電流IA1は、選択された表示画素PX、および映像信号配線Xnに接続された複数の配線電流制御回路40に分配され同時に供給される。これにより、表示画素PXの駆動トランジスタ22、および映像信号配線Xnに接続された各配線電流制御回路40のトランジスタ42が同時に書き込み状態となる。
すなわち、図7に示すように、信号配線電流IA1は、その一部である階調電流Icが画素スイッチ20を通して画素回路18に取り込まれる。信号配線電流IA1の内、制御電流IB1が複数の配線電流制御回路40に分配されトランジスタ42を通って流がれる。このように、映像信号配線Xnには階調電流Icの数倍の信号配線電流IA1が流れ、映像信号配線Xnの電位は階調電流Icを流すのに必要な所望の電位まで短時間で変化する。
選択された表示画素PXにおいて、画素スイッチ20および第1スイッチ24はオン状態にあり、取り込まれた階調電流Icは駆動トランジスタ22に供給され駆動トランジスタ22を書き込み状態とする。これにより、電圧電源線Vddから駆動トランジスタ22を通して映像信号配線Xnに書き込み電流が流れ、階調電流Icの電流量に対応した駆動トランジスタ22のゲート、ソース間電位が保持容量Csに書き込まれる。また、各配線電流制御回路40では、トランジスタ42が書き込み状態となることにより、電圧電源線Vddからトランジスタ42を通して映像信号配線Xnに制御電流が流れる。
上記のように構成された第3の実施形態によれば、前述した第1の実施形態と同様の作用効果を得ることができる。また、各表示画素PX毎に配線電流制御回路40を設けることにより、複数の表示画素間の特性のばらつきを抑制し、均一な画像表示を実現することができる。
また、配線電流制御回路40のトランジスタ42のゲート-ドレイン間にスイッチトランジスタ及び、スイッチトランジスタのゲートに接続する走査線を追加してもよい。このゲートは、各配線電流制御回路40に共通に接続され、必要に応じて配線電流制御回路40を映像信号線から電気的に切り離すことが可能となる。このため、映像信号に応じて配線電流制御回路の接続状態を制御することで、不所望な電力消費を抑制することが可能となる。
本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
前述した実施形態では、画素回路を構成する薄膜トランジスタおよび配線電流制御回路の薄膜トランジスタを全て同一の導電型、ここではPチャネル型で構成する場合について説明したが、これに限定されず、全てをNチャネル型の薄膜トランジスタで構成することも可能である。また、画素スイッチ、第1スイッチをNチャネル型の薄膜トランジスタ、駆動トランジスタおよび第2スイッチをPチャネル型の薄膜トランジスタでそれぞれ構成するなど、画素回路を異なる導電型の薄膜トランジスタを混在して形成することも可能である。
また、薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。表示画素を構成する自己発光素子は、有機EL素子に限定されず自己発光可能な様々な表示素子を適用可能である。
8…絶縁基板、 10…有機ELパネル、12…コントローラ、
14a、14b…走査線駆動回路、 15…信号線駆動回路、 16…有機EL素子、
18…画素回路、 20…画素スイッチ、 22…駆動トランジスタ、
24…第1スイッチ、 26…第2スイッチ、 40…配線電流制御回路、
40a…第1配線電流制御回路、 40b…第2配線電流制御回路、
42、45…トランジスタ
14a、14b…走査線駆動回路、 15…信号線駆動回路、 16…有機EL素子、
18…画素回路、 20…画素スイッチ、 22…駆動トランジスタ、
24…第1スイッチ、 26…第2スイッチ、 40…配線電流制御回路、
40a…第1配線電流制御回路、 40b…第2配線電流制御回路、
42、45…トランジスタ
Claims (9)
- 表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上の表示領域にマトリクス状に配置された複数の画素と、
前記画素の列毎にそれぞれ接続された複数の映像信号配線と、
前記各映像信号配線の一端に接続され、各映像信号配線に信号配線電流を供給する信号線駆動回路と、
前記各映像信号配線の一端部および他端部にそれぞれ接続されたトランジスタを含み、前記信号線駆動回路から前記映像信号配線に供給された信号配線電流を前記画素に書き込む階調電流と、前記トランジスタを流れる制御電流とに分配する複数の配線電流制御回路と、
を備えたアクティブマトリクス型表示装置。 - 前記配線電流制御回路は、前記表示領域の外側で前記基板上に設けられている請求項1に記載のアクティブマトリクス型表示装置。
- 表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上の表示領域にマトリクス状に配置された複数の画素と、
前記画素の列毎にそれぞれ接続された複数の映像信号配線と、
前記各映像信号配線の一端に接続され、各映像信号配線に信号配線電流を供給する信号線駆動回路と、
前記画素毎に設けられているとともに、それぞれ前記映像信号配線に接続されたトランジスタを含み、前記信号線駆動回路から前記映像信号配線に供給された信号配線電流を前記画素に書き込む階調電流と、前記トランジスタを流れる制御電流とに分配する複数の配線電流制御回路と、
を備えたアクティブマトリクス型表示装置。 - 前記配線電流制御回路は、前記表示領域内で前記基板上に設けられている請求項3に記載のアクティブマトリクス型表示装置。
- 前記各トランジスタのソースは一定電圧電源に接続され、ゲートおよびドレインは短絡して前記映像信号配線に接続されている請求項1又は3に記載のアクティブマトリクス型表示装置。
- 前記各画素回路は、一定電圧電源間に前記表示素子および出力スイッチと直列に接続された駆動トランジスタと、前記駆動トランジスタのゲートとソースとの電位差を一定に保持するキャパシタと、画素の選択および非選択を制御する画素スイッチと、を有し、前記駆動トランジスタのドレインは前記画素スイッチを介して前記映像信号配線に接続される請求項1又は3に記載のアクティブマトリクス型表示装置。
- 前記画素スイッチのオンオフ制御を行なう制御信号を出力する走査線駆動回路をさらに備え、前記走査線駆動回路および前記信号線駆動回路は前記基板上に形成されている請求項6に記載のアクティブマトリクス型表示装置。
- 前記配線電流制御回路のトランジスタおよび前記駆動トランジスタは、半導体層にポリシリコンを用いた薄膜トランジスタで構成されている請求項6に記載のアクティブマトリクス型表示装置。
- 前記表示素子は、対向する電極間に有機発光層を備えた自己発光素子である請求項1ないし8のいずれか1項に記載のアクティブマトリクス型表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005059215A JP2006243369A (ja) | 2005-03-03 | 2005-03-03 | アクティブマトリクス型表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005059215A JP2006243369A (ja) | 2005-03-03 | 2005-03-03 | アクティブマトリクス型表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006243369A true JP2006243369A (ja) | 2006-09-14 |
Family
ID=37049839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005059215A Pending JP2006243369A (ja) | 2005-03-03 | 2005-03-03 | アクティブマトリクス型表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006243369A (ja) |
-
2005
- 2005-03-03 JP JP2005059215A patent/JP2006243369A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5719571B2 (ja) | 表示装置および表示装置の駆動方法 | |
KR101080350B1 (ko) | 표시 장치 및 그 구동 방법 | |
JP2005004173A (ja) | 電気光学装置およびその駆動装置 | |
JP2005099764A (ja) | 電気光学装置および電子機器 | |
JP2002287697A (ja) | 表示装置 | |
TW200818098A (en) | Electro-optical device and electronic apparatus | |
JP2011145622A (ja) | 表示装置および表示装置の駆動方法 | |
JP6153830B2 (ja) | 表示装置及びその駆動方法 | |
JP2010243560A (ja) | 発光装置、電子機器および画素回路の駆動方法 | |
JP2010128183A (ja) | アクティブマトリクス型の表示装置およびその駆動方法 | |
JP2006091923A (ja) | 電気光学装置および電子機器 | |
JP2010122320A (ja) | アクティブマトリクス型表示装置 | |
US20060290622A1 (en) | Active matrix display device and method of driving active matrix display device | |
US8094110B2 (en) | Active matrix display device | |
KR100679578B1 (ko) | 액티브 매트릭스형 표시 장치 | |
JP2004341023A (ja) | アクティブマトリクス型表示装置 | |
JP2010276783A (ja) | アクティブマトリクス型表示装置 | |
JP2005157347A (ja) | アクティブマトリクス型表示装置 | |
JP2009122196A (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
JP2007108247A (ja) | 表示装置及びその駆動方法 | |
JP5019217B2 (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
JP2006243369A (ja) | アクティブマトリクス型表示装置 | |
JP5085011B2 (ja) | アクティブマトリクス型表示装置 | |
JP5201712B2 (ja) | 表示装置 | |
JP2009193026A (ja) | アクティブマトリクス型表示装置およびその駆動方法 |