CN106059590B - 数模转换电路以及数据源电路芯片 - Google Patents

数模转换电路以及数据源电路芯片 Download PDF

Info

Publication number
CN106059590B
CN106059590B CN201610365127.2A CN201610365127A CN106059590B CN 106059590 B CN106059590 B CN 106059590B CN 201610365127 A CN201610365127 A CN 201610365127A CN 106059590 B CN106059590 B CN 106059590B
Authority
CN
China
Prior art keywords
circuit
resistor
digital
capacitor
mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610365127.2A
Other languages
English (en)
Other versions
CN106059590A (zh
Inventor
曾德康
徐枫程
郭东胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201610365127.2A priority Critical patent/CN106059590B/zh
Priority to PCT/CN2016/089792 priority patent/WO2017201832A1/zh
Priority to US15/305,339 priority patent/US10374624B2/en
Publication of CN106059590A publication Critical patent/CN106059590A/zh
Application granted granted Critical
Publication of CN106059590B publication Critical patent/CN106059590B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Analogue/Digital Conversion (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供一种数模转换电路以及数据源电路芯片，所述数模转换电路包括：与输入的数字量位数相同个数的第一MOS管，任一第一MOS管的栅极接收一位数字量，所述任一第一MOS管的漏极连接到所述电路的输出端，所述任一第一MOS管的源极连接到第一电阻的一端，第一电阻的另一端连接到基准电压，第二电阻的一端连接到基准电压，第二电阻的另一端连接到所述电路的输出端，第二MOS管的漏极连接到所述电路的输出端，第二MOS管的源极接地，第二MOS管的栅极接收行空白信号，电容的一端连接到输出端，电容的另一端接地。采用上述电路及数据源电路芯片，可极大地减少数模转换电路中采用的MOS管的数量，以有效降低数据源电路芯片的体积和成本。

Description

数模转换电路以及数据源电路芯片
技术领域
本发明总体说来涉及信号转换技术领域，更具体地讲，涉及一种能够减少MOS管使用数量的数模转换电路，以及用于显示面板的数据源电路芯片。
背景技术
在显示面板工作过程中，一般需要数据源电路芯片(source IC)将从控制芯片(TCON)传输过来的数字量转换成模拟电压值，然后将模拟电压值经过显示阵列上的显示数据线路对显示面板进行充放电，从而实现显示面板中的每个像素的正常显示。
在现有技术中，通常是通过Source IC中的DAC模块(数模转换模块)来实现由数字量到模拟电压值的转换的，且Source IC的体积大小以及成本很大程度上是由DAC模块决定的。
图1示出现有技术中source IC中的DAC模块的电路图，在本示例中，以输入为三位数字量(3bit)的DAC模块为例，为使3bit数字量能转换出8个(8step)对应的电压值，一般需要开关MOS管的数量为24(即，3×23)个。如果DAC模块的输入为8bit数字量，则一般需要开关MOS管的数量为2048(即，8×28)个。
并且，source IC中每一通道均需要独立的DAC模块进行数模转换处理，即，如果一个8bit的source IC输出通道数为960个通道，那么DAC模块中需要用到开关MOS管的数量将多达1966080(即，960×2048)个。如果是10bit的source IC则需要用到的开关MOS管的数量就更多了。
而MOS管的数量越多，则导致source IC的体积越大，且成本也越高。
发明内容
本发明的示例性实施例在于提供一种能够减少MOS管使用数量的数模转换电路以及数据源电路芯片，以有效减小数据源电路芯片的体积并降低成本。
根据本发明示例性实施例的一方面，提供一种数模转换电路，所述电路包括：与输入的数字量位数相同个数的第一MOS管，其中，任一第一MOS管的栅极接收一位数字量，所述任一第一MOS管的漏极连接到所述电路的输出端，所述任一第一MOS管的源极连接到第一电阻的一端，第一电阻的另一端连接到基准电压，第二电阻，第二电阻的一端连接到基准电压，第二电阻的另一端连接到所述电路的输出端，第二MOS管，第二MOS管的漏极连接到所述电路的输出端，第二MOS管的源极接地，第二MOS管的栅极接收行空白信号，电容，电容的一端连接到输出端，电容的另一端接地。
可选地，所述电路包括的第一电阻的数量可与所述第一MOS管的数量相同，且各个第一电阻的阻值随着数字量的位权的变化而变化，其中，通过第一MOS管与数字量最高位相连的第一电阻的阻值最小，通过第一MOS管与数字量最低位相连的第一电阻的阻值最大。
可选地，第二电阻的阻值可大于与数字量最低位相连的第一电阻的阻值。
可选地，电容的值可为固定值。
可选地，所述任一第一MOS管可根据从栅极接收的数字量的值来导通所述任一第一MOS管，以将与所述任一第一MOS管相连接的第一电阻接入所述电路中，接入所述电路中的各第一电阻之间为并联连接，接入所述电路中的各第一电阻与第二电阻之间可为并联连接。
可选地，一个行扫描周期可包括显示阶段和显示空白阶段，在显示阶段可根据数字量的值对电容进行充电，以将所述数模转换电路输出端的灰阶电压提供给显示面板，在显示空白阶段，所有第一MOS管均关断，第二MOS管可根据行空白信号导通，电容通过第二MOS管进行放电，以使得在每次对电容进行充电前，电容的电荷为零。
可选地，接入所述电路中的各第一电阻与第二电阻并联后的阻值与所述数模转换电路输出端的灰阶电压可呈非线性变化。
可选地，所述数模转换电路输出端的灰阶电压可根据以下等式计算：
Vgm＝Vref-Vref·e-t/RC
其中，Vgm表示所述数模转换电路输出端的灰阶电压，Vref表示基准电压，R表示接入所述电路中的各第一电阻与第二电阻并联后的阻值，C表示电容，t表示电容的充电时间。
根据本发明示例性实施例的另一方面，提供一种数据源电路芯片，所述数据源电路芯片包括接收器、移位寄存器、行存储器、电平升压电路、根据权利要求1至8中任意一项权利要求所述的数模转换电路和放大电路。
采用上述数模转换电路以及数据源电路芯片，可极大地减少数模转换电路中采用的MOS管的数量，以有效降低数据源电路芯片的体积和成本。
附图说明
图1示出现有技术中source IC中的DAC模块的电路图；
图2示出根据本发明示例性实施例的数模转换电路的电路图；
图3示出根据本发明示例性实施例的图2所示的数模转换电路的输出电压的变化曲线；
图4示出根据本发明示例性实施例的具有图2所示的数模转换电路的数据源芯片的结构图。
具体实施方式
现在将详细地描述本发明的示例性实施例，本发明的示例性实施例的示例示出在附图中。下面通过参照附图描述实施例来解释本发明。然而，本发明可以以许多不同的形式实施，而不应被解释为局限于在此阐述的示例性实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且这些实施例将把本发明的范围充分地传达给本领域技术人员。
根据本发明示例性实施例的数模转换电路包括电容、第二电阻、第二MOS管、与输入的数字量位数相同个数的第一MOS管、与第一MOS管的数量相同个数的第一电阻。
具体说来，任一第一MOS管的栅极接收一位数字量，所述任一第一MOS管的漏极连接到所述电路的输出端，所述任一第一MOS管的源极连接到第一电阻的一端，第一电阻的另一端连接到基准电压，第二电阻的一端连接到基准电压，第二电阻的另一端连接到所述电路的输出端，第二MOS管，第二MOS管的漏极连接到所述电路的输出端，第二MOS管的源极接地，第二MOS管的栅极接收行空白信号，电容的一端连接到输出端，电容的另一端接地。
下面参照图2，以输入为8bit数字量的数模转换电路为例，来详细介绍本发明示例性实施例的数模转换电路的工作原理。
图2示出根据本发明示例性实施例的数模转换电路的电路图。
如图2所示，在本示例中，该数模转换电路的输入为8bit数字量(即，B0～B7)，其中，B7为数字量的最高位，B0为数字量的最低位，数模转换电路共包括8个第一MOS管(即，Q0～Q7)和8个第一电阻(R0～R7)，每个第一MOS管的接线方式相同，以第一MOS管Q0为例，第一MOS管Q0的栅极接收数字量B0，第一MOS管Q0的源极连接到第一电阻R0的一端，第一电阻R0的另一端连接到基准电压(Vref)，第一MOS管Q0的漏极连接到数模转换电路的输出端，这里，第一电阻R0与第一MOS管Q0串联构成一条通路。
优选地，第一电阻的数量与第一MOS管的数量相同，且各个第一电阻的阻值随着数字量的位权的变化而变化。这里，如图2所示，第一电阻R0～R7的阻值逐渐减少，即，通过第一MOS管(Q7)与数字量最高位B7相连的第一电阻(R7)的阻值最小，通过第一MOS管(Q0)与数字量最低位B0相连的第一电阻(R0)的阻值最大。
第二电阻(R8)的一端连接到基准电压(Vref)，第二电阻(R8)的另一端连接到数模转换电路的输出端。这里，第二电阻(R8)的阻值大于与数字量最低位B0相连的第一电阻(R0)的阻值。
第二MOS管(Q8)的漏极连接到所述电路的输出端，第二MOS管(Q8)的源极接地，第二MOS管(Q8)的栅极接收行空白信号(H Blanking)，电容(C3)的一端连接到输出端，电容(C3)的另一端接地。
所述任一第一MOS管根据从栅极接收的数字量的值来导通所述任一第一MOS管，以将与所述任一第一MOS管相连接的第一电阻接入所述电路中，接入所述电路中的各第一电阻之间为并联连接，接入所述电路中的各第一电阻与第二电阻之间为并联连接。
优选地，本发明示例性实施例的数模转换电路输出端的灰阶电压可根据以下等式计算：
Vgm＝Vref-Vref·e-t/RC (1)
公式(1)中，Vgm表示所述数模转换电路输出端的灰阶电压，Vref表示基准电压，R表示接入所述电路中的各第一电阻与第二电阻并联后的阻值，C表示电容，t表示电容的充电时间。
作为示例，假设所有MOS管(Q0～Q8)均为高电平导通，当数字量(B0～B7)均为低电平时，所有的第一MOS管(Q0～Q7)均不导通，仅有第二电阻(R8)接入到电路中，即，公式(1)中的R的值为第二电阻R8的值，此时数模转换电路输出的值Vgm为对应数字量为全0(均为低电平)时的灰阶电压值。
当数字量B0为高电平时，第一MOS管Q0的栅极接收到高电平信号，从而第一MOS管Q0导通，与第一MOS管Q0连接的第一电阻R0接入电路中，此时，公式(1)中的R的值为第一电阻R0与第二电阻R8并联后的值，数模转换电路输出的值Vgm为对应数字量为00000001时的灰阶电压值。
类似地，当数字量B0和B3为高电平时，第一MOS管Q0的栅极接收到高电平信号，从而第一MOS管Q0导通，与第一MOS管Q0连接的第一电阻R0接入电路中，并且，第一MOS管Q3的栅极接收到高电平信号，从而第一MOS管Q3导通，与第一MOS管Q3连接的第一电阻R3接入电路中，此时，公式(1)中的R的值为第一电阻R0、第一电阻R3、第二电阻R8三个电阻并联后的值，数模转换电路输出的值Vgm为对应数字量为00001001时的灰阶电压值。
这里，根据上述方式，当整个数模转换电路设计完成后，可将电容(C3)的值固定，通过接入电路中的第一电阻的数量的变化来改变公式(1)中R的值，进而来调整数模转换电路的输出灰阶电压值。
优选地，接入所述电路中的各第一电阻与第二电阻并联后的阻值(即，公式(1)的R的值)与所述数模转换电路输出端的灰阶电压的值之间呈非线性变化。
图3示出根据本发明示例性实施例的图2所示的数模转换电路的输出电压的变化曲线。
如图3所示，该曲线体现了数模转换电路的输出电压(即，灰阶电压Vgm)与公式(1)中的R的关系，这里，R是指数模转换电路中各第一电阻与第二电阻并联后的阻值，优选地，图3所示的曲线的变化趋势与显示面板的GAMA曲线的变化趋势一致，即，符合GAMA曲线的变化规律。
优选地，具有本发明示例性实施例的数模转换电路的数据源电路芯片(sourceIC)可用于为显示面板提供灰阶电压。
图4示出根据本发明示例性实施例的具有图2所示的数模转换电路的数据源芯片的结构图。
如图4所示，根据本发明示例性实施例的数据源芯片包括：接收器401、移位寄存器402、行存储器403、电平升压电路404、数模转换电路405和放大电路406。
具体说来，接收器401将从控制芯片(TCON)接收的差分电压信号转换为数字量信号，并通过串行传输的方式将该数字量信号发送给移位寄存器402。
移位寄存器402将从接收器401接收的串行传输的数字量信号转换为并行传输的数字量信号。
行存储器403将从移位寄存器402接收的并行传输的数字量信号按照显示面板的显示位置进行排列，并对数字量信号按排列顺序进行存储。
电平升压电路404将数字量信号的工作电压升至模拟量工作电压值。
数模转换电路405将数字量信号转换为模拟电压值(即，灰阶电压)。
这里，由于已经在图2中对数模转换电路405的电路结构进行了详细描述，本发明对此部分的内容不再赘述。
放大电路406对灰阶电压进行放大，并将放大后的灰阶电压提供给显示面板。
在本示例中，数据源芯片输出的灰阶电压可经过显示阵列上的显示数据线路对显示面板(例如，LCD液晶显示面板或LED显示面板)进行充放电，以使得显示面板中的每个像素可根据灰阶电压来进行正常显示。
采用图4所示的source IC，利用本发明示例性实施例的数模转换电路替代了传统的DAC模块，可使得8bit的source IC每一个通道所需的开关MOS管的数量由原来的2048个减少为8个，极大的减少了source IC的体积和成本。
继续参考图2，一般来说，显示面板的一个行扫描周期包括显示阶段和显示空白阶段，在显示阶段数模转换电路中的各第一MOS管根据数字量的值来导通，以对电容进行充电，从而将对应的输出灰阶电压提供给显示面板，使得显示面板进行正常显示。此时，行空白信号为低电平信号，第二MOS管关断，不接入电路中。
在显示空白阶段，所有第一MOS管均关断，此时，行空白信号为高电平信号，第二MOS管(Q8)根据行空白信号导通，电容C3通过第二MOS管(Q8)进行放电，将电容C3上残留的电荷全部释放掉，以使得在每次对电容C3进行充电前，电容C3的电荷为零。
作为示例，电容(C3)的值可根据显示面板的最高充电电压与最低充电电压之间的跨压(即，最高充电电压与最低充电电压的电压差)，以及显示面板的充电时间来确定RC的值。应理解，这里的R的值是指接入所述电路中的各第一电阻与第二电阻并联后的阻值(即，公式(1)中的R的值)，C的值指电容C3的值。
这里，在显示面板确定后，该显示面板的解析度也就确定了(例如，4K或1080P等)，由于显示面板每行的充电时间t0是已知的，例如，假设显示面板的解析度为1080P，以1秒60帧为例，一帧对应1080行，那么RC应该满足在充电时间t0内，可使显示面板的充电电压可提升一个跨压的值。
采用上述数模转换电路以及数据源电路芯片，可极大地减少数模转换电路中采用的MOS管的数量，以有效降低数据源电路芯片的体积和成本。此外，上述数模转换电路以及数据源电路芯片还可显著的提高source IC产品的经济效益，提升产品的市场价格竞争力。
上面已经结合具体示例性实施例描述了本发明，但是本发明的实施不限于此。在本发明的精神和范围内，本领域技术人员可以进行各种修改和变型，这些修改和变型将落入权利要求限定的保护范围之内。

Claims (9)

1.一种数模转换电路，所述电路包括：
与输入的数字量位数相同个数的第一MOS管，其中，任一第一MOS管的栅极接收一位数字量，所述任一第一MOS管的漏极连接到所述电路的输出端，所述任一第一MOS管的源极连接到第一电阻的一端，第一电阻的另一端连接到基准电压，
第二电阻，第二电阻的一端连接到基准电压，第二电阻的另一端连接到所述电路的输出端，
第二MOS管，第二MOS管的漏极连接到所述电路的输出端，第二MOS管的源极接地，第二MOS管的栅极接收行空白信号，所述行空白信号用于在显示阶段关断所述第二MOS管以及在显示空白阶段导通所述第二MOS管，
电容，电容的一端连接到输出端，电容的另一端接地。
2.根据权利要求1所述的电路，其特征在于，所述电路包括的第一电阻的数量与所述第一MOS管的数量相同，且各个第一电阻的阻值随着数字量的位权的变化而变化，其中，通过第一MOS管与数字量最高位相连的第一电阻的阻值最小，通过第一MOS管与数字量最低位相连的第一电阻的阻值最大。
3.根据权利要求2所述的电路，其特征在于，第二电阻的阻值大于与数字量最低位相连的第一电阻的阻值。
4.根据权利要求1所述的电路，其特征在于，电容的值为固定值。
5.根据权利要求1所述的电路，其特征在于，所述任一第一MOS管根据从栅极接收的数字量的值来导通所述任一第一MOS管，以将与所述任一第一MOS管相连接的第一电阻接入所述电路中，接入所述电路中的各第一电阻之间为并联连接，接入所述电路中的各第一电阻与第二电阻之间为并联连接。
6.根据权利要求5所述的电路，其特征在于，一个行扫描周期包括显示阶段和显示空白阶段，在显示阶段根据数字量的值对电容进行充电，以将所述数模转换电路输出端的灰阶电压提供给显示面板，
在显示空白阶段，所有第一MOS管均关断，第二MOS管根据行空白信号导通，电容通过第二MOS管进行放电，以使得在每次对电容进行充电前，电容的电荷为零。
7.根据权利要求5所述的电路，其特征在于，接入所述电路中的各第一电阻与第二电阻并联后的阻值与所述数模转换电路输出端的灰阶电压呈非线性变化。
8.根据权利要求7所述的电路，其特征在于，所述数模转换电路输出端的灰阶电压根据以下等式计算：
Figure DEST_PATH_IMAGE002
其中，
Figure DEST_PATH_IMAGE004
表示所述数模转换电路输出端的灰阶电压，
Figure DEST_PATH_IMAGE006
表示基准电压，
Figure DEST_PATH_IMAGE008
表示接入所述电路中的各第一电阻与第二电阻并联后的阻值，
Figure DEST_PATH_IMAGE010
表示电容，
Figure DEST_PATH_IMAGE012
表示电容的充电时间。
9.一种数据源电路芯片，所述数据源电路芯片包括接收器、移位寄存器、行存储器、电平升压电路、根据权利要求1至8中任意一项权利要求所述的数模转换电路和放大电路。
CN201610365127.2A 2016-05-26 2016-05-26 数模转换电路以及数据源电路芯片 Active CN106059590B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610365127.2A CN106059590B (zh) 2016-05-26 2016-05-26 数模转换电路以及数据源电路芯片
PCT/CN2016/089792 WO2017201832A1 (zh) 2016-05-26 2016-07-12 数模转换电路以及数据源电路芯片
US15/305,339 US10374624B2 (en) 2016-05-26 2016-07-12 Digital to analog conversion circuit and data source circuit chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610365127.2A CN106059590B (zh) 2016-05-26 2016-05-26 数模转换电路以及数据源电路芯片

Publications (2)

Publication Number Publication Date
CN106059590A CN106059590A (zh) 2016-10-26
CN106059590B true CN106059590B (zh) 2020-06-05

Family

ID=57175526

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610365127.2A Active CN106059590B (zh) 2016-05-26 2016-05-26 数模转换电路以及数据源电路芯片

Country Status (3)

Country Link
US (1) US10374624B2 (zh)
CN (1) CN106059590B (zh)
WO (1) WO2017201832A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109787635A (zh) * 2019-01-10 2019-05-21 京东方科技集团股份有限公司 数模转换电路及其数模转换方法、显示装置
CN113300710B (zh) * 2021-04-21 2023-11-14 北京大学 一种基于电阻分压和电压插值的转换电路和数模转换器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0286330A (ja) * 1988-09-22 1990-03-27 Hitachi Ltd 電圧選択回路
JPH0555921A (ja) * 1991-08-23 1993-03-05 Fujitsu Ltd 分圧回路
CN204168121U (zh) * 2014-11-12 2015-02-18 洛阳隆盛科技有限责任公司 一种mos管并联脉冲驱动电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3460765B2 (ja) * 1996-01-08 2003-10-27 三菱電機株式会社 電流加算型デジタルアナログ変換回路
JP3246498B2 (ja) * 1999-11-30 2002-01-15 ヤマハ株式会社 ディジタル／アナログ変換器
JP3924179B2 (ja) * 2002-02-12 2007-06-06 ローム株式会社 Ｄ／ａ変換回路およびこれを用いる有機ｅｌ駆動回路
KR100703492B1 (ko) * 2005-08-01 2007-04-03 삼성에스디아이 주식회사 데이터 구동회로와 이를 이용한 유기 발광 표시장치
KR100633537B1 (ko) * 2005-08-04 2006-10-13 한국과학기술원 평판 디스플레이 구동용 시분할 샘플링을 이용한 디지털아날로그 회로 및 이의 구현 방법과 이를 이용한 데이터구동회로
TWM313378U (en) * 2006-10-20 2007-06-01 Holtek Semiconductor Inc Digital-to-analog conversion circuit applicable to power soft-switching circuit architecture
US7812754B2 (en) * 2008-08-18 2010-10-12 Macronix International Co, Ltd. Digital to analog converter and method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0286330A (ja) * 1988-09-22 1990-03-27 Hitachi Ltd 電圧選択回路
JPH0555921A (ja) * 1991-08-23 1993-03-05 Fujitsu Ltd 分圧回路
CN204168121U (zh) * 2014-11-12 2015-02-18 洛阳隆盛科技有限责任公司 一种mos管并联脉冲驱动电路

Also Published As

Publication number Publication date
US20180175877A1 (en) 2018-06-21
CN106059590A (zh) 2016-10-26
US10374624B2 (en) 2019-08-06
WO2017201832A1 (zh) 2017-11-30

Similar Documents

Publication Publication Date Title
US9171518B2 (en) Two-stage DAC achitecture for LCD source driver utilizing one-bit pipe DAC
KR101785051B1 (ko) 샘플링 회로
US7764212B2 (en) Driving apparatus for display
US8648779B2 (en) LCD driver
CN104038206A (zh) 输出缓冲器电路和包括该输出缓冲器电路的源极驱动电路
US20080211703A1 (en) Digital-to-analog converter circuit, data driver, and display device using the digital-to-analog converter circuit
CN105206208A (zh) 用于感测驱动元件的电特性的有机发光显示器
US7511650B2 (en) Digital to analog converter
EP3125229A1 (en) Gamma reference voltage generator and display device having the same
US9552783B2 (en) Source driver and display device having the same
US20070046614A1 (en) Apparatus for driving a thin-film transistor liquid crystal display
CN107369406B (zh) 具有双闸薄膜电晶体的无线显示器
JP5017871B2 (ja) 差動増幅器及びデジタルアナログ変換器
US20060119739A1 (en) Gamma correction apparatus and methods thereof
CN106059590B (zh) 数模转换电路以及数据源电路芯片
US20090243989A1 (en) Display apparatus
JP2008295018A (ja) Ｄ／ａ変換回路、駆動回路及び表示装置
JP4676183B2 (ja) 階調電圧生成装置，液晶駆動装置，液晶表示装置
CN111862897B (zh) 用于源极驱动装置的驱动方法及其显示系统
TWI597711B (zh) 源極驅動器及其運作方法
CN104409048A (zh) 源极驱动电路、灰度电压产生电路及显示装置
US20140160094A1 (en) Readout unit and organic light emitting display apparatus having the same
TWI436320B (zh) 源極驅動器
US20170092206A1 (en) Pre-emphasis circuit
CN109672443B (zh) 数模转换器以及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant