CN109672443B - 数模转换器以及显示装置 - Google Patents

Abstract

本发明公开了一种数模转换器以及显示装置，本发明技术方案采用插值放大器以及电容插值电路实现数模转换器，相对于传统的电阻阵列方式的数模转换器的方式，大大降低了电路面积。而且本发明技术方案采用插值放大器与电容插值电路互联的方式实现数模转换器，避免了单纯采用插值放大器实现数模转换器分辨率增大导致的电路面积大幅度增大的问题。故本发明技术方案提供的数模转换器以及显示装置，降低了数模转换器的尺寸，且提高了其分辨率。

Description

数模转换器以及显示装置

技术领域

本发明涉及集成电路技术领域，更具体的说，涉及一种数模转换器以及显示装置。

背景技术

随着科学技术的不断进步，越来越多的显示装置被广泛的应用于人们的日常生活以及工作当中，为人们的日常生活以及工作带来了巨大的便利，成为当今人们不可或缺的重要工具。

显示装置为了显示更加丰富的图像内容，需要多比特图像数据来表达灰度图像，例如，在电视机、笔记本电脑以及智能手机等显示装置中，需要超过10比特的图像数据来表达灰度图像，而在一些特殊医疗设备中，需要超过16比特的图像数据来表达灰度图像。而且为了易于表达伽马值，还需要更高比特数据的图像数据。

现有的显示装置中，其显示驱动电路一般是采用电阻阵列的数模转换器(DAC)来进行显示驱动，但是电阻阵列的数模转换器面积较大，且分辨率较低，不能满足高分辨率的设计需求。

发明内容

有鉴于此，本发明技术方案提供了一种数模转换器以及显示装置，降低了数模转换器的尺寸，且提高了分辨率，满足了高分辨率的设计需求。

为了实现上述目的，本发明提供如下技术方案：

一种数模转换器，所述数模转换器包括：

插值放大器，所述插值放大器包括多个第一端口、多个第二端口以及一个输出端口；

所述插值放大器中，每个第一端口用于对应输入一个第一电压信号，每个第二端口用于对应输入一个第二电压信号，输出端口用于输出设定的输出电压，所有第二端口均与输出端口连接，至少一个第二端口通过电容插值电路与输出端口连接；

所述电容插值电路用于与所述第一电压信号共同调节所述插值放大器的输出电压。

优选的，在上述数模转换器中，所述插值放大器包括：多个放大器单元，所述放大器单元具有两个控制端，一个控制端对应连接所述插值放大器的一个第一端口，另一个控制端对应连接所述插值放大器的一个第二端口；

其中，不同的所述放大器单元的控制端连接所述插值放大器不同的第一端口，不同的所述放大器单元的控制端连接所述插值放大器不同的第二端口。

优选的，在上述数模转换器中，所述放大器单元包括第一开关管-第四开关管；

同一所述放大器单元中，第一开关管的栅极和第二开关管的栅极连接该放大器单元的一个控制端，第三开关管的栅极与第四开关管的栅极连接该放大器单元的另一个控制端，第一开关管的第一电极与第四开关管的第一电极通过第一电流源与一电压端连接，第二开关管的第一电极与第三开关管的第一电极分别连接一电压信号线，第二开关管的第二电极与第三开关管的第二电极通过第二电流源接地，第一开关管的第二电极与第四开关管的第二电极分别连接一电压信号线，四条电压信号线通过后端输出电路与所述插值放大器的输出端口连接。

优选的，在上述数模转换器中，所述插值放大器包括N个第一端口以及N个第二端口，N为大于1的正整数；

N个第一端口依次为第1个第一端口-第N个第一端口，分别对应输入第1个第一电压信号-第N个第一电压信号；

N个第二端口依次为第1个第二端口-第N个第二端口，分别对应输入第1个第二电压信号-第N个第二电压信号。

优选的，在上述数模转换器中，所述电容插值电路包括：第一电容以及第二电容；所述第一电容的一个极板与第一节点连接，另一个极板与第二节点连接；所述第二电容的一个极板与所述第二节点连接，另一个极板与第三节点连接；

所述第一节点通过第一切换开关与输出低电位信号的端口连接，且通过第二切换开关与输出高电位信号的端口连接；所述第二节点与第1个第二端口连接，且分别通过第三切换开关以及第四切换开关与所述第三节点连接；所述第三节点连接所述插值放大器的输出端口。

优选的，在上述数模转换器中，如果所述第二节点输入第1个第二电压信号，所述第一电容的电容值为C，所述第二电容的电容值为2C，所述电容插值电路的总电容值为3C；

如果所述第二节点输入第2个第二电压信号，所述第一电容的电容值为C，所述第二电容的电容值为2C，所述电容插值电路的总电容值为3C；

如果所述第二节点输入第3个第二电压信号，所述第一电容的电容值为C，所述第二电容的电容值为4C，所述电容插值电路的总电容值为5C。

优选的，在上述数模转换器中，所述数模转化器工作时，所述第一切换开关与所述第二切换开关的导通状态相反，且与所述第三切换开关的导通状态相同。

优选的，在上述数模转换器中，如果所述数模转换器输入灰阶数据为偶数比特，所述第四切换开关处于高电位导通状态；

在该偶数比特输入的第一阶段，所述第一节点输入所述低电位信号，所述第四切换开关处于高电位导通状态，所述第二节点与所述第三节点等电位，且等于输出电压，在该偶数比特输入的第二阶段，所述第一节点输入所述高电位信号，所述第四切换开关持续处于高电位导通状态，所述第二节点与所述第三节点的电位维持在所述输出电压，所述输出电压恒定不变。

优选的，在上述数模转换器中，如果所述数模转换器输入灰阶数据为奇数比特，所述第四切换开关处于低电位断开状态；

在该奇数比特输入的第一阶段，所述第一节点输入所述低电位信号，所述第四切换开关处于低电位断开状态，所述第二节点与所述第三节点等电位，且等于输出电压，在该奇数比特输入的第二阶段，所述第一节点输入所述高电位信号，所述第四切换开关持续处于低电位断开状态，所述第二节点与所述第三节点的电位变更，输出电压产生一个变化量。

本发明还提供了一种显示装置，所述显示装置包括显示驱动电路，所述显示驱动电路包括如上述任一项所述的数模转换器。

通过上述描述可知，本发明技术方案提供的数模转换器以及显示装置至少具有如下有益效果：

本发明技术方案采用插值放大器以及电容插值电路实现数模转换器，相对于传统的电阻阵列方式的数模转换器的方式，大大降低了电路面积。而且本发明技术方案采用插值放大器与电容插值电路互联的方式实现数模转换器，避免了单纯采用插值放大器实现数模转换器分辨率增大导致的电路面积大幅度增大的问题。故本发明技术方案提供的数模转换器以及显示装置，降低了数模转换器的尺寸，且提高了其分辨率，满足了高分辨率的设计需求。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为一种插值电路组成DAC的电路图；

图2为图1所示DAC中插值放大器的电路图；

图3为另一种插值电路组成DAC的电路图；

图4为又一种插值电路组成DAC的电路图；

图5为本发明实施例提供的一种插值电路组成DAC的电路图；

图6为图5所示DAC中插值放大器与电容插值电路互联电路图；

图7为本发明实施例提供的一种DAC的信号时序图；

图8为本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

显示装置主要包括显示面板和显示驱动电路，通过显示驱动电路控制显示面板进行图像显示。一般的，显示驱动电路通过将数据信号(数字信号)重新转换为模拟信号，以驱动显示面板进行图像显示。故显示驱动电路包括数模转换器(DAC)，以便于将外部输入的数据信号转换为模拟信号。

目前，为了提供准确的输出电压，显示驱动电路一般采用电阻型的数模转换器(R-DAC)，R-DAC通过准确的电阻值来准确控制输出电压。但是R-DAC的分辨率较低，随着显示数据bit的增加，R-DAC中电阻值以及采用的电阻切换开关的数量呈指数级增大，故R-DAC不便于应用于高分辨率的显示数据的显示驱动，且不便于电路面积的小型化设计。

为了解决上述问题，目前一般采用插值电路来减小R-DAC的面积，例如对于8-bit的R-DAC，可以采用2-bit的插值电路与6-bit的R-DAC互联实现，6-bit的R-DAC的面积是8-bit的R-DAC面积的1/4，将面积减少到原来的1/4，面积减少了3/4，而2-bit的插值电路的面积小于8-bit的R-DAC面积的3/4，故整体上减少了整个电路的面积。

参考图1和图2，图1为一种插值电路组成DAC的电路图，图2为图1所示DAC中插值放大器的电路图，在该方式中，DAC包括解码器11、控制电路12以及插值放大器13。

解码器11基于输入高电位信号VGMAH和低电位信号VGMAL，输出高电位信号VH和低电位信号VL，控制电路12基于高电位信号VH和低电位信号VL输出m+1个第一电压信号，该m+1个第一电压信号依次为+VIN1至+VIN(m+1)。解码器11为M比特的电压选择电路，控制电路12为m比特的电压选择电路。解码器11与控制电路12均为电压选择电路，二者实现方式与现有电压选择电路实现方式相同，在此不再赘述。其中M和m均为正整数。

插值放大器13具有m+1个第一端口以及m+1个第二端口以及一个输出端口。m+1个第一端口依次对应输入+VIN1至+VIN(m+1)。每个第二端口对应输入一个第二电压信号，故插值放大器13对应输入m+1个第二电压信号。该m+1个第二电压信号依次为-VIN1至-VIN(m+1)。m+1个第二端口依次对应输入-VIN1至-VIN(m+1)。插值放大器13的输出端口输出输出电压VOUT，输出端口具有触发开关OEN。

插值放大器13的具体结构如图2所示，具有m+1个放大器单元131。该m+1个放大器单元131依次为第1级放大器单元至第m+1级放大器单元。图2中，各级放大器单元131具有对应的面积尺寸系数，对于第i级放大器单元，1≤i≤m+1，以第一级放大器单元为参考值，i＝1或2时，对应的第一级放大器单元和第二放大器单元的面积尺寸系数均为1，即二者面积是1×该参考值，3≤i≤m+1时，第i级放大器单元对应的面积尺寸系数为2^i-2，即第i级放大器单元的面积是2^i-2×该参考值，所以i＝m+1时，对应的第m级放大器单元的面积尺寸系数为2^m-1，即第m级放大器单元的面积是2^m-1×该参考值。通过设置各级放大器单元中晶体管的面积尺寸设置各级放大器单元的面积尺寸，如第三级放大器单元的面积尺寸使第二级放大器单元的面积尺寸的二倍，可以设置第三级放大器单元中各个晶体管的面积尺寸均是第二级放大器单元中各个晶体管的面积尺寸的2倍来实现该设计。对于第i级放大器单元，1≤i≤m+1，该第i级放大器单元具有两个控制端，分别对应输入+VINi和-VINi，其一个电源输入端通过第一电流源与电压源连接，其另一个电源输入端通过第二电流源接地。第一电流源与第二电流源相同，均等于aI，I表示设定一直电流源的电流值，是固定常数，a为电流源系数。i＝1或2时，a＝1，3≤i≤m+1时，a＝2^m-2。故如图2所示，第1级放大器单元连接的电流源系数均为1，控制端输入+VIN1和-VIN1，第2级放大器单元连接的电流源系数均为1，控制端输入+VIN2和-VIN2，第3级放大器单元连接的电流源系数均为2，控制端输入+VIN3和-VIN3，第m+1级放大器单元连接的电流源系数均为2^m-1，控制端输入+VIN(m+1)和-VIN(m+1)。任一级放大器单元具有四个输出端口，分别通过一电压信号线连接后端输出电路132。后端输出电路132包括加载电路和输出电路，实现方式与现有电路结构相同。

在图1和图2所示方式中，利用插值放大器13实现DAC结构，虽然相对于传统的R-DAC结构，相同的分辨率具有较小的面积，但是随着分辨率的增大，插值放大器13的面积增大幅度较大，如分辨率增加1bit，插值放大器13的输入端面积将增加两倍，一般情况下，为了降低插值放大器13的输出端与输入端的压差，会将其输入端面积设置的较大，这样在分辨率增大时，会进一步导致输入端的面积大幅度增大，也会增大不同输入信号时的插值误差。

参考图3，图3为另一种插值电路组成DAC的电路图，图3所示DAC由电容插值电路构成，具有N+1个插值电容，该N+1个插值电容依次为第1级插值电容至第N+1级插值电容，对于第i级插值电容，1≤i≤N+1，电容值等于bC，C为设定电容的电容值，是固定常数，b为电容系数。i＝1或2时，b＝1，3≤i≤N+1时，b＝2^i-2。故如图3所示，第1级和第2级插值电容的电容系数b＝1，第3级插值电容的电容系数b＝2，第N+1级插值电容的电容系数b＝2^N-1。N为正整数，且N＝m-1。

图3中，各级插值电容的第一极板均与节点M1连接。第1级插值电容的第二极板与节点M2连接，2≤i≤N+1时，第i级插值电容的第二极板单独通过一触发开关与节点M2连接，且单独通过另一触发开关与节点M3连接。节点M1单独通过一触发开关与输入高电位信号VH的端口连接，该端口与节点M2连接，节点M3与输入低电位信号VL的端口连接。与各级插值电容的第一极板连接的触发开关通过触发信号rst控制开关状态。位于插值电容的第二极板与节点M2之间的各个触发开关同样通过触发信号rst控制开关状态。2≤i≤N+1时，位于插值电容的第二极板与节点M3之间的各个触发开关通过数据信号Data[j]控制开关状态，j不大于N-1的正整数，位于插值电容的第二极板与节点M3之间的触发开关通过数据信号Data[i-2]控制开关状态。节点M1与一放大器21的正相输入端连接，该放大器21的负相输入端连接其输出端，以输入电压信号VX，其输出端输出输出电压VOUT。用于显示装置时，数据信号为显示装置用于驱动显示面板进行图像显示的灰阶数据信号。

图3所示方式利用电容插值电路构成DAC，在电容插值电路输出端存在寄生电容Cp，该寄生电容等效连接在电容插值电路输出端与接地端GND之间。该寄生电容Cp会影响电压信号VX准确性，进而影响输出电压VOUT的准确性。例如，存在该寄生电容时，电压信号VX可以表示为：

Vx＝VH-{(VH-VL)*(DATA[0]*2⁰+DATA[1]*2¹+···+DATA[N-1]*2^N-1)*C/(2^N*C+Cp)}

为了避免寄生电容Cp的对电压信号的影响，需要设计电容插值电路的电容远大于寄生电容Cp，大容量的电容元件会增大电路成本以及面积。

参考图4，图4为又一种插值电路组成DAC的电路图，图4所示DAC由电容插值电路与插值放大器组成，图4所示方式与图3所示方式不同在于，电容插值电路的输出端通过切换组件32与一插值放大器31连接，插值放大器31的输出端输出输出电压VOUT。切换组件32包括多个切换开关，以为插值放大器31输入多个第一电压信号。

图4所示方式中，电容插值电路具有三级插值电容，可以根据需求设置插值电容的级数，不局限于图4所示的三级。图4所示方式中，插值放大器31具有三个第一端口，为了便于图示，仅是示意了一个第二端口与其输出端口连接，插值放大器31的具体实现方式可以参考图1和图2所示方式，不局限于图4所示方式。

对于图4所示方式，电容插值电路的输出端同样存在寄生电容Cp，寄生电容Cp等效连接在电容插值电路输出端与接地端GND之间，此时插值电容Cp是随着电容插值电路输出端电压信号VX的不同而变化，不仅影响输出电压VOUT的准确性，而且导致难易产生均匀稳定的输出电压VOUT。故目前一般无法直接将电容插值电路与放大器插值电路同时使用以组成DAC。

基于此，本发明实施例技术方案提供了一种电容插值电路与插值放大器共同组成的DAC，利用电容插值电路面积小的特性，降低DAC的电路面积，可以通过较小的电路面积实现高分辨率的DAC设计，而且消除了电容插值电路输出端的寄生电容对输出电压VOUT影响。在分辨率相同的情况下，本发明技术方案设计的DAC相对于单纯的插值放大器组成DAC的方案降低了电路面积，相对于单纯的电容插值电路组成DAC的方案或是电容插值电路与插值放大器互联组成DAC的方案，避免了电容插值电路输出端寄生电容对输出电压的影响。

参考图5和图6，图5为本发明实施例提供的一种插值电路组成DAC的电路图，图6为图5所示DAC中插值放大器与电容插值电路互联电路图，该方式所示DAC包括：插值放大器43，所述插值放大器43包括多个第一端口、多个第二端口以及一个输出端口。所述插值放大器43中，每个第一端口用于对应输入一个所述第一电压信号，每个第二端口用于对应输入一个第二电压信号，输出端口用于输出设定的输出电压VOUT，所有第二端口均与输出端口连接，所有第二端口均与输出端口连接方式包括至少一个第二端口通过电容插值电路44与输出端口连接；所述电容插值电路44用于与所述第一电压信号共同调节所述插值放大器43的输出电压VOUT。

所述DAC还包括：解码器41，所述解码器41用于基于输入信号(包括高电位信号VGMAH和低电位信号VGMAL)输出高电位信号VH以及低电位信号VL；控制电路42，所述控制电路42用于基于所述高电位信号VH以及所述低电位信号VL，输出多个第一电压信号。所述控制电路42具有多个输出端口，每个输出端口对应输出一个第一电压信号。

所述控制电路42的输出端口与所述插值放大器43的第一端口一一对应连接。所述控制电路42具有N个输出端口，共计输出N个第一电压信号，该N个第一电压信号依次为第1个第一电压信号+VIN1至第N个第一电压信号+VINN，N为正整数。对应的具有N个第二电压信号，该N个第二电压信号依次为第1个第二电压信号-VIN1至第N个第二电压信号-VINN。对应的，控制电路42为N-1bit的电压选择电路。解码器41可以为M bite的电压选择电路。N为大于1的正整数，M为正整数。可以在插值放大器43的输出端口设置开关OEN，以控制器输出端口的导通状态。所述解码器41与所述控制电路42的实现方式可以参考图1所述，在此不再赘述。

如图6所示，所述插值放大器43包括：多个放大器单元431，所述放大器单元431具有两个控制端，一个控制端对应连接所述插值放大器43的一个第一端口，另一个控制端对应连接所述插值放大器43的一个第二端口；其中，不同的所述放大器单元431的控制端连接所述插值放大器43不同的第一端口，不同的所述放大器单元431的控制端连接所述插值放大器43不同的第二端口。

如图6所示，示出了N级放大器单元431，该N级放大器单元431依次为第1级放大器单元至第N级放大器单元，第1级放大器单元的一个控制端输入+VIN1，其另一个控制端输入-VIN1，第2级放大器单元的一个控制端输入+VIN2，其另一个控制端输入-VIN2，第3级放大器单元的一个控制端输入+VIN3，其另一个控制端输入-VIN3，第N级放大器单元的一个控制端输入+VINN，其另一个控制端输入-VINN。各级放大器单元431具有两个电源端，一个电源端通过第一电流源与电压源连接，其另一个电源输入端通过第二电流源接地。第一电流源与第二电流源相同，均等于aI，电流源系数a取值与上述方式相同。任一级放大器单元431具有四个输出端口，分别通过一电压信号线433连接后端输出电路432。后端输出电路432包括加载电路和输出电路，实现方式与现有电路结构相同。各电压信号线433与加载电路连接，加载电路与输出电路连接，输出电路输出所述输出电压VOUT。

其中，所述放大器单元431包括第一开关管Q1-第四开关管Q4；同一所述放大器单元431中，第一开关管Q1的栅极和第二开关管Q2的栅极连接该放大器单元431的一个控制端，第三开关管Q3的栅极与第四开关管Q4的栅极连接该放大器单元431的另一个控制端，第一开关管Q1的第一电极与第四开关管Q4的第一电极通过第一电流源与一电压端连接，第二开关管Q2的第一电极与第三开关管Q3的第一电极分别连接一电压信号线433，第二开关管Q2的第二电极与第三开关管Q3的第二电极通过第二电流源接地，第一开关管Q1的第二电极与第四开关管Q4的第二电极分别连接一电压信号线433，四条电压信号线433通过后端输出电路432与所述插值放大器43的输出端口连接。

所述插值放大器43包括N个第一端口以及N个第二端口，N为大于1的正整数；N个第一端口依次为第1个第一端口-第N个第一端口，分别对应输入第1个第一电压信号(+VIN1)-第N个第一电压信号(+VINN)；N个第二端口依次为第1个第二端口-第N个第二端口，分别对应输入第1个第二电压信号(-VIN1)-第N个第二电压信号(-VINN)。

与电容插值电路44连接的第二端口通过一对应的滤波电容C0接地。电容插值电路44包括两个输入端以及两个控制端，其两个输入端分别连接输出所述低电位信号VL的端口以及输出所述高电位信号VH的端口，其两个控制端分别连接插值放大器43的输出端口以及插值放大器43的一个第二端口。所述电容插值电路44基于设定开关时序信号，控制其一个输入端输入VH或另一个输入端输入VL，并控制其所连接的第二端口与插值放大器43的输出端导通或是连接，以调节所连接的第二端口的节点电位，从而可以消除电容插值电路44的输出端寄生电容对输出电压VOUT的影响。

本发明实施例所述技术方案相当于在一设定分辨率的插值放大器43的基础上通过电容插值电路44增大DAC的分辨率，将所述电容插值电路44耦合在插值放大器43的第二端口，等效于对插值放大器43的输出端口进行负相反馈，无需增大插值放大器43的面积，只需要通过面积较小的电容插值电路44即可增大DAC的分辨率，相对于在插值放大器43中增大放大器单元431级数增大DAC的分辨率的方式，大大降低了电路面积。

所述电容插值电路44包括：第一电容C1以及第二电容C2；所述第一电容C1的一个极板与第一节点N1连接，另一个极板与第二节点N2连接；所述第二电容C2的一个极板与所述第二节点N2连接，另一个极板与第三节点N3连接；所述第一节点N1通过第一切换开关SW1与输出所述低电位信号VL的端口连接，且通过第二切换开关SW2与输出所述高电位信号VH的端口连接；所述第二节点N2与第1个第二端口连接，且分别通过第三切换开关SW3以及第四切换开关SW4与所述第三节点N3连接；所述第三节点N3连接所述插值放大器43的输出端口。

通过触发信号RST控制第一切换开关SW1以及第三切换开关SW3的导通状态，通过触发信号控制第二切换开关SW2的开关状态，通过数据信号/>控制第四切换开关SW4的开关状态。触发信号/>与触发信号RST相位相反，数据信号/>与数据信号DATA[0]相位相反。DAC工作时，所述第一切换开关SW1与所述第二切换开关SW2的导通状态相反，且与所述第三切换开关SW3的导通状态相同。

在所述电容插值电路44中，第三节点N3连接插值放大器43的输出端口，通过相应的开关时序信号，所述电容插值电路44可以控制第一节点N1输入高电位信号VH或是低电位信号VL，并控制第三节点N2与插值放大器43的输出端口连接或是断开，在增大DAC的分辨率的同时，避免电容插值电路44输出端寄生电容对输出电压VOUT的不利影响。

对于图5和图6所示方式，DAC的分辨率为N+1，在分辨率为N的插值放大器43的基础上，通过电容插值电路44使得DAC的分辨率增大1bit。在插值放大器43的分辨率一定时，其第一端口和第二端口确定，通过设置第二节点N2连接的第一电容C1和第二电容C2的电容值比例，以适用于对应分辨率的DAC。例如对应3bit的DAC，可以设置N＝2，此时插值放放大器43的分辨率为2bit，电容插值电路44的分辨率为1bit，DAC的分辨率为3bit。

对于1bit的电容插值电路44，连接第1级放大器单元时需要的电容数量最小，如图5和图6可以通过第一电容C1和第二电容C2构成，电容插值电路的连接方式不局限于图5和图6所示，可以基于需求将电容插值电路44与任一级放大器单元对应的第二端口连接，以使得第二节点N2可以输入不同的第二电压信号，如下表1所示。

表1

N2输入信号	C1	C2	总电容值
				-VIN1	1*C	2*C	3*C
-VIN2	1*C	2*C	3*C
				-VIN3	1*C	4*C	5*C

通过表1可知，在本发明实施例所述DAC中，如果所述第二节点N2输入第1个第二电压信号-VIN1，所述第一电容C1的电容值为C，所述第二电容C2的电容值为2C，所述电容插值电路的总电容值为3C；如果所述第二节点N2输入第2个第二电压信号-VIN2，所述第一电容C1的电容值为C，所述第二电容C2的电容值为2C，所述电容插值电路的总电容值为3C；如果所述第二节点N2输入第3个第二电压信号-VIN3，所述第一电容C1的电容值为C，所述第二电容C2的电容值为4C，所述电容插值电路的总电容值为5C。

对于本发明实施例所述DAC，其时序图可以如图7所示。

参考图7，图7为本发明实施例提供的一种DAC的信号时序图，无论输入灰阶数据是偶数还是奇数，在第一阶段均需要通过触发信号RST以及触发信号控制对应的切换开关先对电容插值电路44进行电容电位重置。数据信号/>是DAC输入数字信号的末尾灰阶数据信号的反转信号，即为灰阶数据信号的最后一位Data[0]的反转信号，即与Data[0]的相位相反，二者具有180°的相位差。Data[1]为输入灰阶数据信号倒数第二位，Data[2]为输入灰阶数据信号倒数第三位，依此类推。通过触发信号RST控制第一切换开关SW1和第三切换开关SW3的导通状态，通过触发信号/>控制第二切换开关SW2的导通状态，通过数据信号/>控制第四切换开关SW4的导通状态。各个切换开关均是在对应控制信号为高电位时导通，低电位时断开。

参考下表2，以显示装置中一行显示单元显示时的时序为例进行说明，将该行显示单元的驱动时序分为四个阶段区间来说明。

表2

如表2以及图7所示，任一项像素单元显示驱动过程，包括偶数灰阶数据输入阶段和奇数灰阶输入阶段。偶数灰阶数据输入阶段和奇数灰阶输入阶段均包括第一阶段和第二阶段。

如果DAC输入灰阶数据为偶数比特，所述第四切换开关SW4处于高电位导通状态；在该偶数比特输入的第一阶段，所述第一节点N1输入所述低电位信号VL，所述第四切换开关SW4处于高电位导通状态，所述第二节点N2与所述第三节点N3等电位，且等于输出电压VOUT，在该偶数比特输入的第二阶段，所述第一节点N1输入所述高电位信号VH，所述第四切换开关SW4持续处于高电位导通状态，所述第二节点N2与所述第三节点N3的电位维持在所述输出电压，所述输出电压恒定不变。

如果DAC输入灰阶数据为奇数比特，所述第四切换开关SW4处于低电位断开状态；在该奇数比特输入的第一阶段，所述第一节点N1输入所述低电位信号VL，所述第四切换开关SW4处于低电位断开状态，所述第二节点N2与所述第三节点N3等电位，且等于输出电压VOUT，在该奇数比特输入的第二阶段，所述第一节点N1输入所述高电位信号VH，所述第四切换开关SW4持续处于低电位断开状态，所述第二节点N2与所述第三节点N3的电位变更，输出电压VOUT产生一个变化量△VOUT，使得输出电压VOUT变更。

本发明实施例采用插值放大器43和电容插值电路44组成DAC电路，电容插值电路44切换第二节点N2连接插值放大器43的特定第二端口，可以使得C1/C2的值最小，采用较小容值的电容实现电容插值电路44，而且还可以避免电容插值电路44输出端寄生电容对输出电压VOUT的影响。

表3

如上表3所示，设定单纯采用插值放大器的2bit分辨率的DAC中，2bit的插值放大器面积为参考值Ref.。

采用本发明技术方案，由插值放大器和电容插值电路组合形成的2bit分辨率的DAC，插值放大器和电容插值电路可以分别共线1bit，这样，本发明技术方案的DAC中，插值放大器的面积相对于参考值Ref.将会降低9.7％，相对于单纯采用插值放大器的2bit分辨率的DAC，整个DAC的面积将降低3.5％。

如单纯由插值放大器组成的3bit分辨率的DAC，插值放大器的面积相对于参考值Ref.增大14％，而本发明技术方案的DAC中，可以采用2bit的插值放大器与1bit的电容插值电路，插值放大器面积相对于参考值Ref.不变，相对于单纯采用插值放大器的3bit分辨率的DAC，整个DAC的面积将降低5％。

如单纯由插值放大器组成的4bit分辨率的DAC，插值放大器的面积相对于参考值Ref.增大36％，而本发明技术方案的DAC中，可以采用3bit的插值放大器与1bit的电容插值电路，插值放大器面积相对于参考值Ref.增大14％，相对于单纯采用插值放大器的4bit分辨率的DAC，整个DAC的面积将降低7.4％。

基于上述实施例，本发明另一实施例还提了一种显示装置，如图8所示，图8为本发明实施例提供的一种显示装置的结构示意图，所述显示装置包括显示驱动电路52，所述显示驱动电路52包括上述实施例所述的DAC。具体的，该显示装置可以为智能手机、穿戴显示设备、电视机以及电脑等具有显示功能的电子设备。所述显示装置包括显示面板51，显示驱动电路52集成在所述显示面板51内。

本发明实施例所述显示装置采用上述实施例所述DAC，降低了DAC的尺寸，且提高了分辨率，满足了高分辨率的设计需求。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的显示装置而言，由于其与实施例公开的DAC相对应，所以描述的比较简单，相关之处参见DAC对应部分说明即可。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种数模转换器，其特征在于，所述数模转换器包括：

插值放大器，所述插值放大器包括多个第一端口、多个第二端口以及一个输出端口；

所述插值放大器中，每个第一端口用于对应输入一个第一电压信号，每个第二端口用于对应输入一个第二电压信号，输出端口用于输出设定的输出电压，所有第二端口均与输出端口连接，至少一个第二端口通过电容插值电路与输出端口连接；

所述电容插值电路用于与所述第一电压信号共同调节所述插值放大器的输出电压；

所述插值放大器包括N个第一端口以及N个第二端口，N为大于1的正整数；N个第一端口依次为第1个第一端口-第N个第一端口，分别对应输入第1个第一电压信号-第N个第一电压信号；N个第二端口依次为第1个第二端口-第N个第二端口，分别对应输入第1个第二电压信号-第N个第二电压信号；

所述电容插值电路包括：第一电容以及第二电容；所述第一电容的一个极板与第一节点连接，另一个极板与第二节点连接；所述第二电容的一个极板与所述第二节点连接，另一个极板与第三节点连接；所述第一节点通过第一切换开关与输出低电位信号的端口连接，且通过第二切换开关与输出高电位信号的端口连接；所述第二节点与第1个第二端口连接，且分别通过第三切换开关以及第四切换开关与所述第三节点连接；所述第三节点连接所述插值放大器的输出端口。

2.根据权利要求1所述的数模转换器，其特征在于，所述插值放大器包括：多个放大器单元，所述放大器单元具有两个控制端，一个控制端对应连接所述插值放大器的一个第一端口，另一个控制端对应连接所述插值放大器的一个第二端口；

其中，不同的所述放大器单元的控制端连接所述插值放大器不同的第一端口，不同的所述放大器单元的控制端连接所述插值放大器不同的第二端口。

3.根据权利要求2所述的数模转换器，其特征在于，所述放大器单元包括第一开关管-第四开关管；

同一所述放大器单元中，第一开关管的栅极和第二开关管的栅极连接该放大器单元的一个控制端，第三开关管的栅极与第四开关管的栅极连接该放大器单元的另一个控制端，第一开关管的第一电极与第四开关管的第一电极通过第一电流源与一电压端连接，第二开关管的第一电极与第三开关管的第一电极分别连接一电压信号线，第二开关管的第二电极与第三开关管的第二电极通过第二电流源接地，第一开关管的第二电极与第四开关管的第二电极分别连接一电压信号线，四条电压信号线通过后端输出电路与所述插值放大器的输出端口连接。

4.根据权利要求1所述的数模转换器，其特征在于，如果所述第二节点输入第1个第二电压信号，所述第一电容的电容值为C，所述第二电容的电容值为2C，所述电容插值电路的总电容值为3C；

如果所述第二节点输入第2个第二电压信号，所述第一电容的电容值为C，所述第二电容的电容值为2C，所述电容插值电路的总电容值为3C；

如果所述第二节点输入第3个第二电压信号，所述第一电容的电容值为C，所述第二电容的电容值为4C，所述电容插值电路的总电容值为5C。

5.根据权利要求1所述的数模转换器，其特征在于，所述数模转换器工作时，所述第一切换开关与所述第二切换开关的导通状态相反，且与所述第三切换开关的导通状态相同。

6.根据权利要求1所述的数模转换器，其特征在于，如果所述数模转换器输入灰阶数据为偶数比特，所述第四切换开关处于高电位导通状态；

在该偶数比特输入的第一阶段，所述第一节点输入所述低电位信号，所述第四切换开关处于高电位导通状态，所述第二节点与所述第三节点等电位，且等于输出电压，在该偶数比特输入的第二阶段，所述第一节点输入所述高电位信号，所述第四切换开关持续处于高电位导通状态，所述第二节点与所述第三节点的电位维持在所述输出电压，所述输出电压恒定不变。

7.根据权利要求6所述的数模转换器，其特征在于，如果所述数模转换器输入灰阶数据为奇数比特，所述第四切换开关处于低电位断开状态；

在该奇数比特输入的第一阶段，所述第一节点输入所述低电位信号，所述第四切换开关处于低电位断开状态，所述第二节点与所述第三节点等电位，且等于输出电压，在该奇数比特输入的第二阶段，所述第一节点输入所述高电位信号，所述第四切换开关持续处于低电位断开状态，所述第二节点与所述第三节点的电位变更，输出电压产生一个变化量。

8.一种显示装置，其特征在于，所述显示装置包括显示驱动电路，所述显示驱动电路包括如权利要求1-7任一项所述的数模转换器。