CN114203123B - 自反馈补偿电路及监控补偿方法、显示面板、显示装置 - Google Patents

Abstract

本申请提供了一种自反馈补偿电路及监控补偿方法、显示面板、显示装置。自反馈补偿电路包括：控制芯片和至少一个监测模块；GOA电路包括多条控制信号线和多个级联的GOA单元，每一GOA单元包括上拉节点和下拉节点，上拉节点电压受至少一条控制信号线输出电压的控制，下拉节点电压受至少一条控制信号线输出电压的控制；监测模块分别连接上拉节点、下拉节点和控制芯片，用于在上拉节点和/或下拉节点的电压发生变化时，输出反馈电压给控制芯片；控制芯片连接控制信号线，用于将反馈电压与基准电压进行比较，并根据比较结果调整至少一条所述控制信号线输出的电压信号。

Description

自反馈补偿电路及监控补偿方法、显示面板、显示装置

技术领域

本申请涉及半导体技术领域，具体而言，本申请涉及一种自反馈补偿电路及监控补偿方法、显示面板、显示装置。

背景技术

GOA技术(Gate on Array或Gate Driver on Array技术，即阵列基板驱动技术)，是目前液晶显示(LCD，Liquid Crystal Display)面板及其他显示面板都经常使用的一种驱动技术，通过将行扫描驱动信号电路制作在阵列基板上，以实现对栅极线(Gate线)的逐行扫描。与传统的技术相比，由于其将行驱动信号电路集成于显示面板上，因此省去了行扫描的驱动芯片，从而节省了生产成本。另一方面，由于省去了行扫描的驱动芯片，显示面板的边框可以更窄，更符合人们审美的需求。

但GOA技术的引入也引发了诸多显示问题，如暗线，横纹及异常显示等，经研究发现，这些显示问题的产生是由于GOA单元内部分行电压输出异常导致的。

发明内容

本申请针对现有方式的缺点，提出一种自反馈检测补偿电路及监控补偿方法、显示面板、显示装置，用以解决现有技术由于GOA单元内部分行电压输出异常导致的诸多显示问题。

第一方面，本申请实施例提供了一种自反馈补偿电路，用于GOA电路，包括：控制芯片和至少一个监测模块；所述GOA电路包括多条控制信号线和多个级联的GOA单元，每一所述GOA单元包括上拉节点和下拉节点，所述上拉节点电压受至少一条所述控制信号线输出电压的控制，所述下拉节点电压受至少一条所述控制信号线输出电压的控制；

所述监测模块分别连接所述上拉节点、所述下拉节点和所述控制芯片，用于在所述上拉节点和/或所述下拉节点的电压发生变化时，输出反馈电压给所述控制芯片；

所述控制芯片连接所述控制信号线，用于将所述反馈电压与基准电压进行比较，并根据比较结果调整至少一条所述控制信号线输出的电压信号。

可选的，所述监测模块包括N型薄膜晶体管或P型薄膜晶体管。

可选的，若所述监测模块包括N型薄膜晶体管；

所述薄膜晶体管的栅极与所述上拉节点连接，第一极与所述下拉节点连接，第二极与所述控制芯片连接。

可选的，若所述监测模块包括P型薄膜晶体管；

所述薄膜晶体管的栅极与所述下拉节点连接，第一极与所述上拉节点连接，第二极与所述控制芯片连接。

在第二方面，本申请公开了一种显示面板，包括显示区和位于所述显示区周边的边框区，还包括如第一方面所述的自反馈检测补偿电路，所述GOA电路和所述自反馈补偿电路均位于所述边框区。

可选的，所述GOA电路分别位于所述显示区的第一侧和第二侧，所述控制芯片位于所述显示区的第三侧；所述第一侧和所述第二侧相对，所述第三侧与所述第一侧和所述第二侧相邻；

所述监测模块位于所述第一侧，分别连接所述控制芯片、第一级所述GOA单元的上拉节点和下拉节点，以及连接最后一级所述GOA单元的上拉节点和下拉节点；和/或，

所述监测模块位于所述第二侧，分别连接所述控制芯片、第一级所述GOA单元的上拉节点和下拉节点，以及连接最后一级所述GOA单元的上拉节点和下拉节点。

可选的，所述GOA电路分别位于所述显示区的第一侧和第二侧，所述控制芯片包括第一子控制芯片和第二子控制芯片，所述第一子控制芯片位于所述第一侧，所述第二子控制芯片位于所述第二侧，所述第一侧与所述第二侧相对；

所述监测模块位于所述第一侧，分别连接所述第一子控制芯片、第一级所述GOA单元的上拉节点和下拉节点，以及连接最后一级所述GOA单元的上拉节点和下拉节点；

所述监测模块位于所述第二侧，分别连接所述第二子控制芯片、第一级所述GOA单元的上拉节点和下拉节点，以及连接最后一级所述GOA单元的上拉节点和下拉节点。

可选的，所述GOA电路位于所述显示区的第一侧，所述控制芯片位于所述显示区的第一侧或第二侧，所述第一侧与所述第二侧相邻；

所述监测模块位于所述第一侧，分别连接所述控制芯片、第一级所述GOA单元的上拉节点和下拉节点，以及连接最后一级所述GOA单元的上拉节点和下拉节点。

在第三方面，本申请公开了一种显示装置，包括如第二方面所述的显示面板。

在第四方面，本申请公开了一种采用第一方面所述的自反馈补偿电路对GOA电路的监控补偿方法，包括：

所述监测模块根据所述GOA单元上拉节点和/或下拉节点电压变化输出反馈电压给所述控制芯片；

所述控制芯片将从所述监测模块接收到的反馈电压与所述基准电压进行比较，并根据比较结果调整控制信号线输出的电压。

可选的，所述控制芯片将从所述监测模块接收到的反馈电压与所述基准电压进行比较，并根据比较结果调整控制信号线输出的电压，包括：

若所述反馈电压的值不大于基准电压，控制所述控制信号线输出电压信号保持不变；

若所述反馈电压的值大于基准电压，控制所述控制信号线输出电压在自身的量程范围内增大或减小，直到所述控制芯片接收到的反馈电压的值不大于基准电压，否则，控制所有信号停止加载。

本申请实施例提供的技术方案带来的有益技术效果包括：

本申请实施例提供的自反馈补偿电路，包括至少一个监测模块；且监测模块分别连接上拉节点、下拉节点和控制芯片，在上拉节点和下拉节点的电压发生变化时，输出反馈电压给控制芯片；控制芯片分别连接多条控制信号线，将反馈电压与基准电压进行比较，并根据比较结果调整多条控制信号线输出的电压信号，对GOA电路的相应薄膜晶体管进行电压补偿，从而保证GOA单元的上拉节点和下拉节点电压保持正常状态，进而保证输出正常，避免因输出电压输出异常，造成行显示异常问题。本申请通过增加与GOA单元上拉节点、下拉节点及控制芯片连接的监测模块，当GOA电路薄膜晶体管特性偏移导致上拉节点电压与下拉节点电压异常时，监测模块及时输出反馈电压给控制芯片，控制芯片通过调整多条控制信号线输出的电压信号对GOA电路相应薄膜晶体管进行电压补偿，避免GOA单元输出电压异常造成显示异常。

上述说明仅是本申请实施例技术方案的概述，为了能够更清楚了解本申请实施例的技术手段，而可依照说明书的内容予以实施，并且为了让本申请实施例的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请实施例的具体实施方式。

附图说明

本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为一种常规10T1C GOA单元电路图；

图2为一种GOA电路正常显示电压波形图；

图3为一种GOA电路薄膜晶体管特性漂移显示电压波形图；

图4为一种GOA单元级联示意图；

图5为本实施例提供的一种自反馈补偿电路示意简图；

图6为本实施例提供的另一种自反馈补偿电路示意简图；

图7为本实施例提供的一种显示面板简图；

图8为本实施例提供的另一种显示面板简图；

图9为本实施例提供的又一种显示面板简图；

图10为本实施例提供的又一种显示面板简图；

图11为本实施例提供的又一种显示面板简图；

图12为本实施例提供的一种自反馈补偿电路示意图；

图13为本实施例提供的另一种自反馈补偿电路示意图；

图14为本实施例提供的一种监控补偿方法流程图。

具体实施方式

下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。

本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。

本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”到另一元件时，它可以直接连接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”可以包括无线连接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。

经研究发现，由于GOA单元内部分行电压输出异常会引发许多显示问题，如暗线，横纹及异常显示等等；其中最难以解决的莫过于首行和末行的GOA单元输出电压异常问题，它主要发生在较恶劣的信赖性环境下长时间使用后，首行(在正扫描过程中)或末行(在反扫描过程中)出现驱动能力不足，导致GOA单元内部分长期保持高压的TFT(Thin FilmTransistor，薄膜晶体管)其特性漂移，进而导致显示异常。

GOA电路包括多个级联的GOA单元，每一GOA单元可以采用常规的10T1C电路，如图1所示，该10T1C的GOA单元包括10个薄膜晶体管(M1～M10)、一个电容(C1)、上拉节点(PU点)、下拉节点(PD点)、输入端(Input)、输出端(Output)和多个信号端(VDS、GCH等)，该GOA单元中最重要的三个电压，分别为PU点电压、PD点电压及Output电压，其中PU点电压主要负责GOA单元的充电阶段，PD点电压主要负责GOA单元的放电及保持阶段，Output主要负责GOA单元的输出阶段。

图2示出了GOA单元正常工作时，PU点、PD点和Output的波形，如图1和图2所示，GOA单元的工作过程主要包括四个阶段，第一阶段S1为充电缓冲阶段，在第一阶段中，薄膜晶体管M1、M3、M6、M8和M7打开，其他薄膜晶体管关闭，PU点一次抬升，电容C1充电，PD点被低电平信号端(VGL)拉至低电平，时钟信号端(CLK)与低电平信号端(VGL)输出低电平，Output输出低电平；第二阶段S2为充电输出阶段，在第二阶段中，薄膜晶体管M3、M6和M8打开，其他薄膜晶体管关闭，电容C1放电，PU点二次提升，PD点继续被VGL拉至低电平，此时CLK输出高电平，因此，Output输出高电平；第三阶段S3为放电阶段，在第三阶段中，薄膜晶体管M5、M9、M10和M4打开，其他薄膜晶体管关闭，PD点输出高电平，PU点和Output被VGL拉至低电平；第四阶段为放电保持阶段，在第四阶段S4中，薄膜晶体管M5、M9、M2、M10和M4打开，其他薄膜晶体管关闭，PD点持续高电平，PU点和Output持续被VGL拉至低电平。

如图1所示，放电控制端(GCH)需要长期处于高电平，以实现放电阶段S3和放电保持阶段S4的稳定，因此薄膜晶体管M9和M5处于长期打开的状态。如图2所示，PD点需要在放电阶段S3和放电保持阶段S4长时间保持高电平，进而保证PU点和Output的电压。而当显示面板在信赖性过程中长期使用时，由于温度和时间的影响，及末行驱动力不足等原因，处于长期打开的薄膜晶体管M9和M5的TFT特性会产生偏移，从而导致PD点电压不能正常保持高电平，如图3所示，图3为薄膜晶体管M9和M5特性产生偏移后PU点、PD点和Output的波形，薄膜晶体管M9和M5特性产生偏移后，非显示阶段(S3、S4)PD点电压降低，PU点电压升高，导致Output输出异常，最终造成显示面板行显示异常。

经研究发现，现有技术一般采用如下两种方式解决上述问题。第一种方式为增加GOA单元中的薄膜晶体管及PD点数量，这种方式可以实现分担高电压的作用，进而提高GOA单元的寿命，但会导致GOA单元的尺寸变大以及导致显示面板边框变大，进而会导致显示区面积减少，难以满足客户的要求。第二种方式通过改变薄膜晶体管的制作工艺，进而对薄膜晶体管特性进行优化，但这种方式会导致薄膜晶体管关态时漏电流变大或者开态电流变小等问题，引发了其它不良效果。

基于现有技术存在的上述问题，本申请提出了一种自反馈补偿电路及监控补偿方法、显示面板、显示装置，可实现及时对GOA电路中发生特性偏移的TFT进行补偿，进而避免GOA单元输出电压异常造成行显示异常的问题，且制作工艺简单，成本低。

下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。

参考图4、图5、图6所示，本申请实施列提供了一种用于GOA电路100的自反馈补偿电路200，该自反馈补偿电路200包括：控制芯片120和至少一个监测模块130；GOA电路100包括多条控制信号线(图中仅示出了第一控制信号线L1和第二控制信号线L2两条控制信号线)和多个级联的GOA单元110，每一GOA单元110包括上拉节点PU和下拉节点PD，上拉节点PU电压受至少一条控制信号线输出电压的控制，下拉节点PD电压受至少一条控制信号线输出电压的控制；监测模块130分别连接上拉节点PU、下拉节点PD和控制芯片120，用于在上拉节点PU或下拉节点PD的电压发生变化时，输出反馈电压Vref给控制芯片120；控制芯片120连接控制信号线，用于将反馈电压Vref与基准电压进行比较，并根据比较结果调整至少一条控制信号线输出的电压信号。

需要说明的是，上拉节点PU电压受控制信号线输出电压的控制指控制信号线输出的电压能够改变PU点电压，下拉节点PD电压受控制信号线输出电压的控制指控制信号线输出的电压能够改变PD点电压，图4、5、6所示电路还包括其他控制信号线，即GOA电路100中不影响GOA单元PD点与PU点电压的信号线，其他控制信号线的设置方式与现有技术类似，且这些控制信号线的设置不涉及本申请的改进点，因此这里不再赘述。具体的，参考图1所示常规10T1C的GOA单元，上拉节点PU点电压受与每一级GOA单元中的信号端VSD连接的信号线，以及与每一级GOA单元中的信号端VGL连接的信号线输出电压的控制，下拉节点PD点电压受与每一级GOA单元中的放电控制端GCH连接的信号线，以及与每一级GOA单元中的信号端VGL连接的信号线输出电压的控制。

参考图4所示，GOA电路100包括多个级联的GOA单元110，其级联关系为，一个GOA单元110的输出信号作为下一级GOA单元的输入信号，并同时作为上一级GOA单元的复位信号，第一级GOA单元的输入信号为STV(Start Vertical，帧起始信号)信号(图中未示出)，第一控制信号线L1、第二控制信号线L2为所有GOA单元共用，单个GOA单元的电路图参考图1所示。

继续参考图4、图5、图6所示，控制芯片120将反馈电压Vref与基准电压进行比较，并根据比较结果调整控制信号线输出的电压信号的电压值，以对GOA电路中发生特性偏移的薄膜晶体管进行补偿，控制芯片120根据反馈电压可以仅调节部分控制信号线输出的电压信号的电压值，也可以同步调节所有控制信号线输出的电压信号的电压值。需要说明的是，因为控制信号线为整个GOA电路共用的控制信号线，因此控制芯片120调节电压时能够对所有GOA单元发生特性偏移的薄膜晶体管均进行补偿，进而保证每个GOA单元输出电压正常，从而避免因GOA单元输出异常导致的显示异常问题。控制芯片120如何根据比较结果对控制信号线输出的电压信号进行调整将在后面监控方法部分详细说明，这里不再赘述。

可选的，本申请实施例中，监测模块130包括N型薄膜晶体管或P型薄膜晶体管，具体实施时，可以仅包括一个N型薄膜晶体管，也可以包括多个串联或并联连接的N型薄膜晶体管，可以包括一个P型薄膜晶体管，还可以包括多个串联或并联连接的P型薄膜晶体管。

在一种具体的实施方式中，参考图5所示，监测模块130包括一个N型薄膜晶体管N1，该薄膜晶体管N1的栅极与上拉节点PU点连接，第一极与下拉节点PD点连接，第二极与控制芯片120连接。进一步的，薄膜晶体管N1的第一极可以为源极，第二极可以为漏极，当然，薄膜晶体管N1的源极和漏极可互换，即第一极也可以为漏极，第二极也可以为源极；在PU点和PD点电压正常保持时，因为PD点在放电阶段和放电保持阶段长时间保持高电平，进而保证PU点电压为低电压，因此，在PU点和PD点电压正常保持时，薄膜晶体管N1为关闭状态，而当出现GOA单元TFT特性偏移导致的PD点和PU点电压不稳时，例如当出现PU点电压升高和PD点电压降低时，薄膜晶体管N1会从关闭状态变为微开启状态，产生漏电压，该漏电压作为反馈电压Vref输入到控制芯片120。

具体的，如图5所示，针对单个监测模块130与GOA单元110的连接方式，PU点分别通过ITO(Indium-Tin Oxide，氧化铟锡)跳孔(图中未示出)及Gate(栅极)跳孔(图中未示出)与薄膜晶体管N1的栅极连接，PD点分别通过ITO跳孔(图中未示出)及SD(Source-Drain，源漏极)跳孔(图中未示出)与薄膜晶体管N1的第一极(源极或漏极)连接，该薄膜晶体管N1的第二极(漏极或源极)另布线与控制芯片120连接。这里ITO跳孔指连接PD点及PU点所对应金属层与ITO金属层的跳孔，Gate跳孔指连接ITO金属层与阵列基板Gate金属层的跳孔，SD跳孔指连接ITO金属层与阵列基板SD金属层的跳孔。

在另一种具体的实施方式中，参考图6所示，监测模块130包括一个P型薄膜晶体管，该P型薄膜晶体管P1的栅极与下拉节点PD点连接，第一极与上拉节点PU点连接，第二极与控制芯片120连接。进一步的，P型薄膜晶体管P1的第一极为源极，第二极为漏极，当然，该P型薄膜晶体管P1的源极和漏极可互换；在PU点和PD点电压正常保持时，P型薄膜晶体管P1为关闭状态，而当出现GOA单元TFT特性偏移导致的PD点和PU点电压不稳时，P型薄膜晶体管P1会从关闭状态变为微开启状态，产生漏电压，该漏电压作为反馈电压Vref输入到控制芯片120。

具体的，针对单个监测模块的GOA单元的连接方式，PD点分别通过ITO跳孔及Gate跳孔与P型薄膜晶体管P1的栅极连接，PU点分别通过ITO跳孔及SD跳孔与P型薄膜晶体管P1的源极或漏极连接，该P型薄膜晶体管P1的漏极或源极另布线与控制芯片120连接。

基于同一发明构思，本申请公开了一种显示面板，包括显示区和位于显示区周边的边框区，该显示面板还包括本申请实施例提供的上述自反馈补偿电路，GOA电路和反馈检测补偿电路均位于边框区。

本申请实施例提供的显示面板，包括至少一个监测模块；且监测模块分别连接上拉节点、下拉节点和控制芯片，在上拉节点和下拉节点的电压发生变化时，输出反馈电压给控制芯片；控制芯片分别连接多条控制信号线，将反馈电压与基准电压进行比较，并根据比较结果调整多条控制信号线输出电压信号，对GOA电路的相应薄膜晶体管进行电压补偿，从而保证GOA单元的上拉节点和下拉节点电压保持正常状态，进而保证输出正常，避免因输出电压输出异常，造成行显示异常问题。

参考图7、图8和图9所示显示面板300，在一个具体实施例中，显示面板为双边GOA驱动，GOA电路100分别位于显示区a的第一侧(右侧)和第二侧(左侧)，控制芯片120位于显示区a的第三侧(下侧)；第一侧和第二侧相对，第三侧与第一侧和第二侧相邻。

可选的，参考图7所示显示面板300，监测模块130仅位于第一侧(右侧)，分别连接控制芯片120、第一级GOA单元的上拉节点PU点和下拉节点PD点，以及连接最后一级GOA单元的上拉节点PU点和下拉节点PU点；监测模块130与第一级GOA单元的上拉节点PU点和下拉节点PD点的具体连接方式，以及监测模块130与最后一级GOA单元的上拉节点PU点和下拉节点PU点的连接方式参照图13所示。在具体设计时，监测模块130的个数不限于两个，还可以设置三个甚至更多个，设置的监测模块130均位于显示区的第一侧，可以与除了第一级GOA单元和最后一级GOA单元以外的任一GOA单元的上拉节点PU点和下拉节点PD点连接。

具体地，如图13所示，监测模块130包括N型薄膜晶体管，图中左侧的上拉节点PU和下拉节点PD可以表示位于显示区第一侧的第一级GOA单元包括的上拉节点PU和下拉节点PD，图中右侧的上拉节点PU和下拉节点PD可以表示位于显示区第一侧的最后一级GOA单元包括的上拉节点PU和下拉节点PD；第一级GOA单元包括的上拉节点PU分别通过ITO跳孔141连接其本身所在的金属层与ITO金属层，再通过Gate跳孔142连接该N型薄膜晶体管的栅极与ITO金属层，完成GOA单元上拉节点PU点与薄膜晶体管栅极的连接；下拉节点PD点分别通过ITO跳孔141连接其本身所在的金属层与ITO金属层，再通过SD跳孔143连接该N型薄膜晶体管的源极与ITO金属层，完成GOA单元下拉节点PD点与N型薄膜晶体管的源极的连接，N型薄膜晶体管的漏极与控制芯片120连接，N型薄膜晶体管的漏极与源极可以互换。

可选的，参考图8所示显示面板300，监测模块130仅位于第二侧(左侧)，分别连接控制芯片120、第一级GOA单元的上拉节点PU点和下拉节点PD点，以及连接最后一级GOA单元的上拉节点PU点和下拉节点PD点；监测模块130与第一级GOA单元的上拉节点PU点和下拉节点PD点的具体连接方式，以及监测模块130与最后一级GOA单元的上拉节点PU点和下拉节点PU点的连接方式可以参照图13所示。在具体设计时，监测模块130的个数不限于两个，还可以设置三个甚至更多个，设置的监测模块130均位于显示区的第二侧，可以与除了第一级GOA单元和最后一级GOA单元以外的任一GOA单元的上拉节点PU点和下拉节点PD点连接。

具体地，如图13所示，监测模块130包括N型薄膜晶体管，图中左侧的上拉节点PU和下拉节点PD可以表示位于显示区第二侧的第一级GOA单元包括的上拉节点PU和下拉节点PD，图中右侧的上拉节点PU和下拉节点PD可以表示位于显示区第二侧的最后一级GOA单元包括的上拉节点PU和下拉节点PD；第一级GOA单元包括的上拉节点PU分别通过ITO跳孔141和Gate跳孔142连接该N型薄膜晶体管的栅极，完成GOA单元上拉节点PU点与薄膜晶体管栅极的连接；下拉节点PD点分别通过ITO跳孔141和SD跳孔143连接该N型薄膜晶体管的源极，完成GOA单元下拉节点PD点与N型薄膜晶体管的源极的连接，N型薄膜晶体管的漏极与控制芯片120连接，N型薄膜晶体管的漏极与源极可以互换。

可选的，参考图9所示显示面板300，监测模块130同时位于第一侧与第二侧，分别连接控制芯片120、第一级GOA单元110的上拉节点PU点和下拉节点PD点，以及连接最后一级GOA单元110的上拉节点PU点和下拉节点PD点；监测模块130与第一级GOA单元的上拉节点PU点和下拉节点PD点的具体连接方式，以及监测模块130与最后一级GOA单元的上拉节点PU点和下拉节点PU点的连接方式可以参照图12所示。

具体地，如图12所示，监测模块130包括N型薄膜晶体管，图中与薄膜晶体管N1连接的上拉节点PU和下拉节点PD表示位于显示区第一侧的第一级GOA单元111包括的上拉节点PU和下拉节点PD，图中与薄膜晶体管N2连接的上拉节点PU和下拉节点PD表示位于显示区第一侧的最后一级GOA单元112包括的上拉节点PU和下拉节点PD，图中与薄膜晶体管N3连接的上拉节点PU和下拉节点PD表示位于显示区第二侧的第一级GOA单元113包括的上拉节点PU和下拉节点PD，图中与薄膜晶体管N4连接的上拉节点PU和下拉节点PD表示位于显示区第二侧的最后一级GOA单元114包括的上拉节点PU和下拉节点PD；位于显示区第一侧的第一级GOA单元包括的上拉节点PU分别通过ITO跳孔141和Gate跳孔142连接薄膜晶体管N1的栅极，下拉节点PD分别通过ITO跳孔141和SD跳孔143连接薄膜晶体管N1的源极，薄膜晶体管N1的漏极与控制芯片120连接；位于显示区第一侧的最后一级GOA单元包括的上拉节点PU分别通过ITO跳孔141和Gate跳孔142连接薄膜晶体管N2的栅极，下拉节点PD分别通过ITO跳孔141和SD跳孔143连接薄膜晶体管N2的源极，薄膜晶体管N2的漏极与控制芯片120连接；位于显示区第二侧的第一级GOA单元包括的上拉节点PU分别通过ITO跳孔141和Gate跳孔142连接薄膜晶体管N3的栅极，下拉节点PD分别通过ITO跳孔141和SD跳孔143连接薄膜晶体管N3的源极，薄膜晶体管N3的漏极与控制芯片120连接；位于显示区第二侧的最后一级GOA单元包括的上拉节点PU分别通过ITO跳孔141和Gate跳孔142连接薄膜晶体管N4的栅极，下拉节点PD分别通过ITO跳孔141和SD跳孔143连接薄膜晶体管N4的源极，薄膜晶体管N4的漏极与控制芯片120连接。

在另一个实施例中，参考图11所示，显示面板300为双边GOA驱动，GOA电路100分别位于显示区的第一侧和第二侧，控制芯片120包括第一子控制芯片121和第二子控制芯片122，第一子控制芯片121位于第一侧，第二子控制芯片位于第二侧，第一侧与第二侧相对；监测模块130位于第一侧，分别连接第一子控制芯片121、第一级GOA单元110的上拉节点PU点和下拉节点PD点，以及连接最后一级GOA单元110的上拉节点PU点和下拉节点PD点；监测模块130位于第二侧，分别连接第二子控制芯片122、第一级GOA单元110的上拉节点PU点和下拉节点PD点，以及连接最后一级GOA单元110的上拉节点PU点和下拉节点PD点。

具体地，监测模块130包括N型薄膜晶体管，监测模块130与控制芯片、GOA单元110的上拉节点PU点和下拉节点PD点的具体连接方式请参见图12所示，这里不再赘述。

需要说明的是，在本申请实施例中，当显示面板为双边GOA驱动时，监测模块130与显示区两侧首末行的GOA单元连接。当显示面板在信赖性过程中长期使用时，由于温度和时间的影响，末行GOA单元由于驱动力不足，薄膜晶体管的特性更容易发生偏移，从而导致下拉节点PD点电压不能正常保持，进而影响输出电压，因此仅设置监测模块与显示区两侧首末行的GOA单元连接，不仅能节约成本，还能更及时的对异常电压进行反馈，进而对整个GOA电路进行补偿。

在又一个实施例中，参考图10所示，当显示面板300为单边GOA驱动时，GOA电路100位于显示区的第一侧，监控模块130与GOA电路100位于显示区的同一侧，控制芯片120位于显示区的第一侧或第二侧；监控模块130分别连接控制芯片、第一级GOA单元的上拉节点和下拉节点，以及连接最后一级GOA单元的上拉节点和下拉节点。这里的第一侧可以指显示区的左侧，也可以指显示区的右侧，第二侧指显示区的下侧。

本领域技术人员可以理解，可以根据实际需要设置监测模块130位置与数量，可以设置多个监测模块130与GOA电路多个GOA单元一一对应连接，也可以仅设置一个监测模块130与一个GOA单元连接，具体连接的GOA单元位置与数量可以根据实际需要设置。

本领域技术人员可以理解，显示面板可以为单边GOA驱动或双边GOA驱动，监测模块与其连接的GOA单元位于同一侧，可以根据实际需要设置多个监测模块与GOA单元连接，选择与监测模块连接的GOA单元一般为首末行GOA单元，可以根据实际需要选择设置监测模块的个数与位置，控制芯片可设置于显示面板不影响显示的任意位置，可以设置一个控制芯片进行控制，也可以设置多个控制芯片分别控制，能起到根据反馈电压Vref调节多条控制信号线对GOA电路进行补偿的作用即可。

基于同一发明构思，本申请实施例提供了一种显示装置，该显示装置包括本申请实施例提供的上述显示面板。由于该显示装置包括了上述的显示面板，因此该显示装置具有与上述显示面板相同的有益效果，这里不再赘述。

基于同一发明构思，本申请实施例提供了一种采用上述的反馈补偿电路对GOA电路的监控补偿方法，如图14所示，包括：

S100：监测模块根据GOA单元上拉节点及下拉节点电压变化输出反馈电压给控制芯片；

S200：控制芯片将从监测模块接收到的反馈电压与基准电压进行比较，并根据比较结果调整控制信号线输出的电压。

可选的，监测模块包括薄膜晶体管，监测模块根据GOA单元上拉节点PU点及下拉节点PD点电压变化输出反馈电压Vref给控制芯片，包括：

S101：当加载到薄膜晶体管栅极的电压和第一极的电压大于或等于漏电压阈值时，薄膜晶体管第二极输出不为0V的反馈电压给控制芯片；

S102：当加载到薄膜晶体管栅极的电压和第一极的电压小于漏电压阈值时，薄膜晶体管第二极输出0V的反馈电压给控制芯片。

需要说明的是，在非显示阶段(放电阶段S3和放电保持阶段S4)，当上拉节点电压与下拉节点电压均保持正常状态时，薄膜晶体管处于关断状态，当GOA单元部分薄膜晶体管特性产生变化时，下拉节点PD点与上拉节点PU点电压发生变化，当下拉节点PD点与上拉节点PU点电压的变化量能够使得加载到薄膜晶体管栅极的电压和第一极的电压大于或等于漏电压阈值时，输出不为0V的反馈电压Vref给控制芯片，当下拉节点PD点与上拉节点PU点电压的变化量使得加载到薄膜晶体管栅极的电压和第一极的电压小于漏电压阈值时，不输出反馈电压Vref，此时也可以看做输出0V的反馈电压Vref给控制芯片。

需要说明的是，基准电压是一个接近0V的电压，一般对于一个薄膜晶体管来说，漏电压的值为0V是最正常的，即薄膜晶体管完全没有漏电压。但薄膜晶体管不可避免地会存在轻微漏电，如0.1V电压，在某些不影响显示的前提下也可默认为正常，这种情况基准电压的值为不影响显示的前提下允许的最大漏电压(即反馈电压Vref)的值，基准电压的具体值可由信赖性实验得出。

在一个具体实施例中，非显示阶段上拉节点PU点长期处于低电平(约为-12V)，下拉节点PD点长期处于高电平(约为+12V)，监测模块包括N型薄膜晶体管，薄膜晶体管的栅极与上拉节点PU点连接，源极与下拉节点PD点连接，因为监测模块为正压开启的N型薄膜晶体管，在上拉节点与下拉节点电压稳定时，N型薄膜晶体管处于关断状态，此时控制芯片接收不到反馈电压；当信赖性过程中，GOA单元中的薄膜晶体管特性偏移进而导致上拉节点PU点或下拉节点PD点电压不稳时，如上拉节点PU点电压升高到-5V，下拉节点PD点电压降低到+5V，监测模块N型薄膜晶体管就会从关闭状态进入微开启状态，从而产生相应反馈电压Vref给控制芯片。

可选的，控制芯片将从监测模块接收到的反馈电压Vref与基准电压进行比较，并根据比较结果调整控制信号线输出的电压，包括：

S201：控制芯片接收到的反馈电压的值不大于基准电压时，控制控制信号线输出电压信号保持不变，即此时控制芯片不需要做任何电压补偿；

S202：控制芯片接收到的反馈电压的值大于基准电压时，控制控制信号线输出电压增大或减小，直到控制芯片接收到的反馈电压的值不大于基准电压，以对GOA电路进行补偿；

S203：控制芯片接收到的反馈电压的值大于基准电压时，控制控制信号线输出电压增大或减小，当所有控制信号线的电压都已超过自身的量程范围，无法再增大或减少，控制芯片接收到的反馈电压的值仍大于基准电压时，控制所有信号停止加载。

需要说明的是，上述S202具体包括：参考图12所示，监测模块130与显示区两侧首末行GOA单元一一对应连接，控制芯片130可以接收到4个反馈电压Vref1(对应薄膜晶体管N1输出的电压)、Vref2(对应薄膜晶体管N2输出的电压)，Vref3(对应薄膜晶体管N3输出的电压)，Vref4(对应薄膜晶体管N4输出的电压)，任一反馈电压Vref的值大于基准电压即触发补偿机制，补偿时，参见图1和图5所示，控制芯片120可以仅调整信号端VSD和信号端VGL输出的电压信号的电压值，也可以仅调整信号端GCH输出电压信号的电压值，还可以同时调整信号端VSD、信号端VGL和信号端GCH输出的电压信号的电压值。

具体的，参考图1所示GOA电路，在放电阶段和放电保持阶段，由于设计原因，GCH输出电压需要长期处于高电平，因此M9和M5两个薄膜晶体管处于长期打开的状态。当显示面板在信赖性过程中长期使用时，由于温度和时间的影响，及末行驱动力不足等原因，M9和M5的TFT特性会产生偏移(如阈值电压增大)，从而导致PD点电压不能正常保持。PD点电压变化导致产生不为0的反馈电压Vref输出至控制芯片，控制芯片接收到反馈电压Vref并调整GCH、VGL、VSD输出电压信号。以控制芯片调整GCH输出电压信号为例，因M9、M5阈值电压增大，使得在相同GCH电压信号下，M9，M5漏极输出电压变小，PD点电压变小，进而输出不为0的反馈电压Vref至控制芯片，此时增大GCH电压信号，M9源极及栅极电压信号GCH增大，因此M9漏极输出的电压信号也变大，M5源极电压信号GCH增大，M5栅极连接M9漏极，因此M5漏极输出的电压信号也增大，从而抬高PD点电压信号，PD点电压信号升高使得输出至控制芯片的反馈电压Vref减小，直到反馈电压Vref的值为0，停止继续增大GCH电压，完成对M5、M9的补偿。

具体实施时，参见图1、图5和图12所示，若基准电压的值为0.1V，控制信号线有GCH信号线、VGL信号线、VSD信号线。出现Vref1的值为5V，Vref2、Vref3、Vref4的值为0，反馈电压Vref1大于基准电压，可以进行补偿，控制芯片120开始以0.1V的步长逐渐提高GCH信号线输出的电压值；假设初始GCH信号线输出电压为12V，GCH信号线输出电压的设计量程为12±8V，当GCH信号线输出的电压值已达到最大值20V，无法再往上调时，Vref1的值为3V，仍大于基准电压0.1V，控制芯片120继续以0.1V的步长逐渐调节VGL信号线输出的电压值；假设初始VGL信号线输出电压为-12V，VGL信号线输出电压的设计量程为-12±8V，当VGL信号线输出的电压值已调节至-20V，无法再往下调时，Vref1的值为1V，仍大于基准电压0.1V，控制芯片120继续以0.1V的步长逐渐调节VSD信号线输出的电压值；假设VSD信号线输出的电压值也达到最大量程，仍然存在反馈电压Vref1的值大于基准电压0.1V，此时所有控制信号线电压均已调至量程，无控制信号线可继续调节，则控制芯片120控制所有信号停止加载，即整个显示面板进入息屏状态，从而保证GOA电路不再受到持续环境损伤；若在调节某一控制信号线时出现所有Vref的值均不大于基准电压，控制芯片120停止继续调节，补偿完成。

需要说明的是，上述实施例的电压值仅为说明具体补偿方法的参考值，调节控制信号线输出电压的步长可根据实际需要设置，如以0.1V、0.01V、0.05V等步长进行调节，调节各信号线输出电压的先后顺序也可根据实际需要互换，如首先调节VSD信号线输出电压、VGL信号线输出电压等。

本领域技术人员可以理解，因为GOA电路100的VGL、GCH、VSD信号线是所有GOA单元共用，控制芯片120调节信号线输出电压会对所有GOA单元进行补偿，当出现四个反馈电压Vref1、Vref2、Vref3、Vref4的值均大于基准电压时，控制芯片120根据上述实施方法调整各信号线输出电压，对整个GOA电路进行补偿，此时四个反馈电压Vref1、Vref2、Vref3、Vref4的值均会减小，一般的，当最大的反馈电压的值小于基准电压时，四个反馈电压的值均小于基准电压。

当所有控制信号线电压均已调至量程，无控制信号线可继续调节，控制芯片120控制所有信号停止加载，整个显示面板进入息屏状态，继续启动时，所有控制信号线输出电压回归为初始值。

应用本申请实施例，至少能够实现如下有益效果：

本申请实施例提供的自反馈补偿电路，包括至少一个监测模块；且监测模块分别连接上拉节点、下拉节点和控制芯片，在上拉节点和下拉节点的电压发生变化时，输出反馈电压给控制芯片；控制芯片分别连接多条控制信号线，将反馈电压与基准电压进行比较，并根据比较结果调整多条控制信号线输出的电压信号，对GOA电路的相应薄膜晶体管进行电压补偿，从而保证GOA单元的上拉节点和下拉节点电压保持正常状态，进而保证输出正常，避免因输出电压输出异常，造成行显示异常问题。本申请通过增加与GOA单元上拉节点、下拉节点及控制芯片连接的监测模块，当GOA电路薄膜晶体管特性偏移导致上拉节点电压与下拉节点电压异常时，监测模块及时输出反馈电压给控制芯片，控制芯片通过调整多条控制信号线输出的电压信号对GOA电路相应薄膜晶体管进行电压补偿，避免GOA单元输出电压异常造成显示异常。

本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。

在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (10)

1.一种自反馈补偿电路，用于GOA电路，其特征在于，包括：控制芯片和至少一个监测模块；

所述GOA电路包括多条控制信号线和多个级联的GOA单元，每一所述GOA单元包括上拉节点和下拉节点，所述上拉节点电压受至少一条所述控制信号线输出电压的控制，所述下拉节点电压受至少一条所述控制信号线输出电压的控制；

所述监测模块分别连接所述上拉节点、所述下拉节点和所述控制芯片，用于在所述上拉节点和/或所述下拉节点的电压发生变化时，输出反馈电压给所述控制芯片；所述监测模块包括N型薄膜晶体管或P型薄膜晶体管；当所述监测模块包括N型薄膜晶体管时，所述N型薄膜晶体管的栅极与所述上拉节点连接，第一极与所述下拉节点连接，第二极与所述控制芯片连接；当所述监测模块包括P型薄膜晶体管时，所述P型薄膜晶体管的栅极与所述下拉节点连接，第一极与所述上拉节点连接，第二极与所述控制芯片连接；

所述控制芯片连接所述控制信号线，用于将所述反馈电压与基准电压进行比较，并根据比较结果调整至少一条所述控制信号线输出的电压信号。

2.如权利要求1所述的自反馈补偿电路，其特征在于，若所述监测模块包括N型薄膜晶体管；

所述薄膜晶体管的栅极与所述上拉节点连接，第一极与所述下拉节点连接，第二极与所述控制芯片连接。

3.如权利要求1所述的自反馈补偿电路，其特征在于，若所述监测模块包括P型薄膜晶体管；

所述薄膜晶体管的栅极与所述下拉节点连接，第一极与所述上拉节点连接，第二极与所述控制芯片连接。

4.一种显示面板，包括显示区和位于所述显示区周边的边框区，其特征在于，包括：GOA电路以及如权利要求1-3任一项所述的自反馈补偿电路；

所述GOA电路和所述自反馈补偿电路均位于所述边框区。

5.如权利要求4所述的显示面板，其特征在于，所述GOA电路分别位于所述显示区的第一侧和第二侧，所述控制芯片位于所述显示区的第三侧；所述第一侧和所述第二侧相对，所述第三侧与所述第一侧和所述第二侧相邻；

所述监测模块位于所述第一侧，分别连接所述控制芯片、第一级所述GOA单元的上拉节点和下拉节点，以及连接最后一级所述GOA单元的上拉节点和下拉节点；和/或，

所述监测模块位于所述第二侧，分别连接所述控制芯片、第一级所述GOA单元的上拉节点和下拉节点，以及连接最后一级所述GOA单元的上拉节点和下拉节点。

6.如权利要求4所述的显示面板，其特征在于，所述GOA电路分别位于所述显示区的第一侧和第二侧，所述控制芯片包括第一子控制芯片和第二子控制芯片，所述第一子控制芯片位于所述第一侧，所述第二子控制芯片位于所述第二侧，所述第一侧与所述第二侧相对；

所述监测模块位于所述第一侧，分别连接所述第一子控制芯片、第一级所述GOA单元的上拉节点和下拉节点，以及连接最后一级所述GOA单元的上拉节点和下拉节点；

所述监测模块位于所述第二侧，分别连接所述第二子控制芯片、第一级所述GOA单元的上拉节点和下拉节点，以及连接最后一级所述GOA单元的上拉节点和下拉节点。

7.如权利要求4所述的显示面板，其特征在于，所述GOA电路位于所述显示区的第一侧，所述控制芯片位于所述显示区的第一侧或第二侧，所述第一侧与所述第二侧相邻；

所述监测模块位于所述第一侧，分别连接所述控制芯片、第一级所述GOA单元的上拉节点和下拉节点，以及连接最后一级所述GOA单元的上拉节点和下拉节点。

8.一种显示装置，其特征在于，包括如权利要求4-7任一项所述的显示面板。

9.一种采用权利要求1-3任一项所述的自反馈补偿电路对GOA电路的监控补偿方法，其特征在于，包括：

所述监测模块根据所述GOA单元上拉节点和/或下拉节点电压变化输出反馈电压给所述控制芯片；

所述控制芯片将从所述监测模块接收到的反馈电压与所述基准电压进行比较，并根据比较结果调整控制信号线输出的电压。

10.如权利要求9所述的监控补偿方法，其特征在于，所述控制芯片将从所述监测模块接收到的反馈电压与所述基准电压进行比较，并根据比较结果调整控制信号线输出的电压，包括：

若所述反馈电压的值不大于基准电压，控制所述控制信号线输出电压信号保持不变；

若所述反馈电压的值大于基准电压，控制所述控制信号线输出电压在自身的量程范围内增大或减小，直到所述控制芯片接收到的反馈电压的值不大于基准电压，否则，控制所有信号停止加载。

Images