CN104135251A - 相位插值器 - Google Patents

相位插值器 Download PDF

Info

Publication number
CN104135251A
CN104135251A CN201410179870.XA CN201410179870A CN104135251A CN 104135251 A CN104135251 A CN 104135251A CN 201410179870 A CN201410179870 A CN 201410179870A CN 104135251 A CN104135251 A CN 104135251A
Authority
CN
China
Prior art keywords
capacitor
input
phase
phase interpolator
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410179870.XA
Other languages
English (en)
Other versions
CN104135251B (zh
Inventor
F.库特纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Intel Deutschland GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104135251A publication Critical patent/CN104135251A/zh
Application granted granted Critical
Publication of CN104135251B publication Critical patent/CN104135251B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/10—Angle modulation by means of variable impedance
    • H03C3/12—Angle modulation by means of variable impedance by means of a variable reactive element
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S1/00—Beacons or beacon systems transmitting signals having a characteristic or characteristics capable of being detected by non-directional receivers and defining directions, positions, or position lines fixed relatively to the beacon transmitters; Receivers co-operating therewith
    • G01S1/02—Beacons or beacon systems transmitting signals having a characteristic or characteristics capable of being detected by non-directional receivers and defining directions, positions, or position lines fixed relatively to the beacon transmitters; Receivers co-operating therewith using radio waves
    • G01S1/08—Systems for determining direction or position line
    • G01S1/20—Systems for determining direction or position line using a comparison of transit time of synchronised signals transmitted from non-directional antennas or antenna systems spaced apart, i.e. path-difference systems
    • G01S1/30—Systems for determining direction or position line using a comparison of transit time of synchronised signals transmitted from non-directional antennas or antenna systems spaced apart, i.e. path-difference systems the synchronised signals being continuous waves or intermittent trains of continuous waves, the intermittency not being for the purpose of determining direction or position line and the transit times being compared by measuring the phase difference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

提供了一种相位插值器。该相位插值器包括多个电容器、针对时钟信号的第一输入、针对相移时钟信号的第二输入以及输出。该相位插值器被配置成通过根据调制信息在第一输入与输出之间切换第一数量的电容器以及在第二输入与输出之间切换第二数量的电容器来提供已插值、已调制的相位信息信号。

Description

相位插值器
技术领域
本公开涉及一种相位插值器。
背景技术
数字时间转换器（DTC）用于将数字信息转换到时间信息或者相移。该时间信息或者相移可以用来在发射机中产生调频或者调相的时钟。
数字时间转换器已变得有吸引力，因为在过去的几年中，实现或者实行RFDAC（RFDAC=射频数模转换器）已变得可能，所述RFDAC能够将数字数据直接地转移至RF（RF=射频）域。可以在IQ（I=同相；Q=正交）或者极化模式中操作该RFDAC。
在IQ模式中，可以使用固定的时钟，并且通过将两个正交矢量相加来完成相位调制。不需要额外的频率或相位调制器，不过该方法的缺点是当两个矢量必须合计在一起时损失效率的二的平方根。
更功率高效的是极化模式，其中，通过RFDAC完成幅度调制，并且通过调制PLL（PLL=锁相环）递送相位信息。该极化模式针对低基带信号带宽工作良好，但是针对类似LTE（LTE=长期演进）的现代无线标准变成40MHz以及更多。该带宽对于调制PLL而言太高。
发明内容
提供了一种相位插值器。该相位插值器包括多个电容器、针对时钟信号的第一输入、针对相移时钟信号的第二输入以及输出。该相位插值器被配置成通过根据调制信息在第一输入与输出之间切换第一数量的电容器以及在第二输入与输出之间切换第二数量的电容器来提供已插值、已调制的相位信息信号。
提供了一种数字时间转换器（DTC）。该数字时间转换器包括时钟信号提供器、相位插值器以及低通滤波器。时钟信号提供器被配置成提供时钟信号与相移时钟信号。相位插值器包括针对时钟信号的第一输入、针对相移时钟信号的第二输入以及输出。相位插值器被配置成通过根据调制信息在第一输入与输出之间切换第一数量的电容器以及在第二输入与输出之间切换第二数量的电容器来提供已插值、已调制的相位信息信号。低通滤波器被配置成对已插值、已调制的相位信息信号进行低通滤波以便获得已调制的相位信号。
提供了一种移动通信设备。该移动通信设备包括RF电路以及耦合至RF电路的天线，所述RF电路被配置成提供或者接收RF信号。RF电路包括相位插值器，所述相位插值器包括针对时钟信号的第一输入、针对相移时钟信号的第二输入、输出以及多个电容器。该相位插值器被配置成通过根据调制信息在第一输入与输出之间切换第一数量的电容器以及在第二输入与输出之间切换第二数量的电容器来提供已插值、已调制的相位信息信号。
附图说明
图1示出了示例移动通信设备的框图。
图2示出了相位插值器的框图。
图3示出了数字时间转换器的框图。
图4示出了数字时间转换器的框图以及在数字时间转换器的不同节点处呈现的信号的图。
图5示出了相位插值器的时钟信号提供器的框图。
图6示出了包括电容器单元的阵列的相位插值器的框图。
图7a在图中示出了数字时间转换器的时间移位的仿真结果；以及
图7b在图中示出了数字时间转换器的本征非线性（intrinsic nonlinearity）。
图8是用于操作相位插值器的方法的流程图。
具体实施方式
在下文的描述中，通过相等的或等同的参考标号在下文的描述中表示相等的或等同的元素或者具有相等的或等同的功能性的元素。
图1示出了示例移动通信设备100的框图，所述示例移动通信设备100包括数字基带处理器102以及耦合至基带处理器102并且耦合至天线端口106的RF前端104。提供天线端口106来允许天线108到移动通信设备100的连接。基带处理器102产生将经由天线108传输的信号，所述信号被转发至RF前端104，RF前端104产生到天线端口106的传输信号用于经由天线108的传输。RF前端104也可以经由天线端口106从天线108接收信号，并且提供到基带处理器102的各个信号，基带处理器102用于处理接收的信号。
在下文进一步详细地描述的相位调制器可以在移动通信设备的RF前端104中实现。更进一步地，在下文更详细地描述的相位插值器可以用于实现或实行移动通信设备100的RF前端104的数字时间转换器（DTC）。
移动通信设备100可以是便携移动通信设备，并且可以被配置成根据移动通信标准与其他通信设备执行语音和/或数据通信，所述其他通信设备比如移动通信网络的其他移动通信设备或者基站。移动通信设备可以包括诸如移动电话或者智能电话的移动手持设备、平板PC、宽带调制解调器、膝上型计算机、笔记本计算机、路由器、交换机、转发器或者PC。同样，移动通信设备100可以是通信网络的基站。
图2示出了相位插值器120的框图。相位插值器120包括多个电容器122_1至122_n、针对时钟信号clk的第一输入124_1、针对相移时钟信号clk_90的第二输入124_2以及输出126。相位插值器120被配置成通过根据调制信息130，在第一输入124_1与输出126之间切换第一数量的电容器122_1至122_i以及在第二输入124_2与输出126之间切换第二数量的电容器122_i+1至122_n来提供已插值、已调制的相位信息信号128。
应注意相位插值器120可以包括高达n个电容器122_1至122_n，其中n是大于或等于2的自然数（n≥2）。例如，相位插值器120可以包括2、4、8、16、32、64、128、256、512、1024、2048、4096、8192个或者甚至更多的电容器122_1至122_n。
第一数量的电容器122_1至122_i以及第二数量的电容器122_i+1至122_n可以形成多个电容器122_1至122_n。换言之，相位插值器120可以被配置成根据调制信息将多个电容器122_1至122_n的i个电容器122_1至122_i连接到第一输入124_1，并且将多个电容器122_1至122_n的n-i个电容器122_i+1至122_n连接到第二输入124_2，其中i是大于或等于零并且小于或等于n的自然数（0≤i≤n）。换言之，相位插值器120可以被配置成根据调制信息130将多个电容器122_1至122_n中的每个电容器连接到第一输入124_1或者到第二输入124_2。换言之，相位插值器可以被配置成在第一输入124_1与输出126之间或者在第二输入124_2与输出126之间切换多个电容器122_1至122_n的每个电容器。
自然地，相位插值器120也可以被配置成根据调制信息仅将多个电容器122_1至122_n中的某个数量分别地连接在第一输入124_1与输出之间以及第二输入124_2与输出之间。因此，根据调制信息，多个电容器122_1至122_n的某些电容器可能既不连接到第一输入124_1也不连接到第二输入124_2。
多个电容器122_1至122_n在一个实施例中可以包括相同的电容值。自然地，多个电容器122_1至122_n在一个实施例中也可能包括不同的电容值。在该情况下，相位插值器120可以被配置成将多个电容器122_1至122_n的电容器连接到各个输入124_1与124_2，其与对应于当前调制信息130的电容器值近似。
相移时钟信号clk_90可以是时钟信号clk的相移版本，例如时钟信号clk的5°、10°、20°、30°、40°、50°、60°、70°、80°、90°、100°、110°、120°、130°、140°、150°、160°、170°、180°相移的版本。
图3示出了数字时间转换器（DTC）131的框图。数字时间转换器131包括时钟信号提供器132、低通滤波器134以及上文描述的相位插值器120。时钟信号提供器132可以被配置成提供时钟信号clk以及相移时钟信号clk_90。低通滤波器134可以被配置成对已插值、已调制的相位信息信号128进行低通滤波以便获得已调制的相位信号136。
低通滤波器134可以包括被配置成从相位插值器120的输出126（节点CXXX）接收已插值、已调制的相位信息信号128的输入144、以及被配置成提供已调制的相位信号136的输出146。因此，低通滤波器134的输入144可以连接到相位插值器120的输出126。
低通滤波器134可以包括电感器L以及电容器C，其中电感器L可以串行连接在低通滤波器134的输入144与输出146之间，并且其中电容器C可以串行连接在低通滤波器134的输出146与被配置成提供参考电位的参考终端之间，所述被配置成提供参考电位的参考终端例如是被配置成提供地电位的接地终端。
如在图3中指示的，相位插值器120可以包括多个反相器138_1至138_n。由此，相位插值器120可以被配置成将第一数量的电容器122_1至122_i经由第一数量的反相器138_1至138_i连接到第一输入124_1并且将第二数量的电容器122_i+1至122_n经由第二数量的反相器138_i+1至138_n连接至第二输入124_2。
换言之，相位插值器120可以包括多个电容器单元140_1至140_n，其中多个电容器单元140_1至140_n中的每个电容器单元都包括串行连接的多个反相器138_1至138_n的一个反相器以及多个电容器122_1至122_n中的一个电容器。由此，相位插值器120可以被配置成根据调制信息130将多个电容器单元140_1至140_n中的每个电容器单元连接在第一输入124_1与输出126之间或者第二输入124_2与输出126之间。换言之，相位插值器120可以被配置成根据调制信息130在第一输入124_1与输出126之间切换第一数量的电容器单元140_1至140_i以及在第二输入124_2与输出126之间切换第二数量的电容器单元140_i+1至140_n。
数字时间转换器131可以包括模数转换器142，所述模数转换器142被配置成将例如在节点filt处呈现的已调制的相位信息136转换成已调制的时钟信号144。因此，数字时间转换器131可以连接到低通滤波器134的输出146。此外，模数转换器142可以包括至少一个反相器143或者比较器。
例如，在提议的技术方案中，时钟信号clk与经90°相移的时钟信号clk_90可以被用作针对相位插值器120的输入。可以由分频器从较高时钟频率产生零和90度相移信号（见图5）。这两个相移时钟信号clk与clk_90可以由相位插值器120的电容器网络进行插值。
由此，针对相位的信息位于在节点CXXX 126处呈现的信号的幅度中。该信息可以通过由无源LC滤波器134过滤基频来重建。
图4示出了数字时间转换器的框图以及在数字时间转换器131的不同节点处呈现的信号的图。
第一图150示出了已插值、已调制的相位信息信号128的波形，所述已插值、已调制的相位信息信号128由相位插值器120在相位插值器120的输出126处提供。由此，纵坐标表示以伏特为单位的幅度，其中横坐标表示以秒为单位的时间。
第二图152示出了已调制的相位信号136的波形，所述已调制的相位信号136由低通滤波器134在其输出146（节点filt）处提供。由此，纵坐标表示以伏特为单位的幅度，其中横坐标表示以秒为单位的时间。
第三图154示出了已调制的时钟信号144的波形，所述已调制的时钟信号144由模数转换器142提供。由此，纵坐标表示以伏特为单位的幅度，其中横坐标表示以秒为单位的时间。
换言之，图4示出了包括相位插值器120的数字时间转换器131的信号的波形。
包括相位插值器120的数字时间转换器131具有改进的噪声性能的优势，因为低通滤波器134的电感器L与电容器C不贡献相位噪声。相位噪声的主要贡献者是连接到低通滤波器134的输出的模数转换器142。该模数转换器142（例如借助于至少一个反相器143（如在图4中示出）或者至少一个比较器实行或者实现）可以被配置成在节点filt处根据正弦信号再生CMOS（CMOS=互补金属氧化物半导体）方波时钟。在转换器142的切换级处的正弦信号的有限的转换速率（slew rate）是热噪声与闪烁噪声（flicker noise）的原因。例如0°与90°的起始点与终点由设计给定。应注意也可以针对例如0°与60°的其他粗相移（coarse phase shift）完成插值，在那种情况下起始点与终点是0°与60°。
产生的信号可以由LC低通滤波器134过滤，使得可以使用西格玛德尔塔（sigma delta）调制来增加数字分辨率。可以由LC滤波器抑制远噪声（far off noise），所述远噪声针对发射机应用是关键的。
图5示出了相位插值器120的时钟信号提供器132的框图。如在图5中示出，时钟信号提供器132可以被配置成基于具有比时钟信号clk与相移时钟信号clk_90更高的时钟频率的时钟信号来提供时钟信号clk以及相移时钟信号clk_90。
时钟信号提供器132可以包括本机振荡器160，所述本机振荡器160被配置成提供具有比时钟信号clk与相移时钟信号clk_90的时钟频率更高的时钟频率的时钟信号。
更进一步地，时钟信号提供器132可以包括第一分频器162、第二分频器164、第三分频器166以及多路复用器168。第一分频器162可以包括连接到本机振荡器的第一输入以及四个输出。第二分频器164可以包括连接到第一分频器164的四个输出中的两个的两个输入，以及四个输出。第三分频器166可以包括连接到第一分频器164的四个输出中的其他两个的两个输入，以及四个输出。多路复用器可以包括八个输入以及用于提供时钟信号clk与相移时钟信号clk_90的两个输出，其中八个输入中的四个连接到第二分频器164的四个输出，并且其中八个输入中的其他四个连接到第三分频器166的四个输出。
例如，本机振荡器160可以被配置成提供具有8GHz的时钟频率的时钟信号，其中时钟信号提供器132可以被配置成借助于第一分频器162、第二分频器164、第三分频器166以及多路复用器168提供每个具有2GHz的时钟频率的时钟信号clk与相移时钟信号clk_90。
图6示出了包括电容器单元140_1至140_n（n=256）的阵列的相位插值器120的框图。每个电容器单元都包括多个电容器122_1至122_n（n=256）的电容器以及多路复用器172_1至172_n（n=256），所述多路复用器172_1至172_n（n=256）被配置成根据调制信息将各个电容器单元140_1至140_n（n=256）的电容器122_1至122_n（n=256）连接到相位插值器120的第一输入124_1或者相位插值器120的第二输入124_2。
例如，多个电容器单元140_1至140_n（n=256）的第一电容器单元140_1可以包括第一多路复用器172_1以及串行连接在第一多路复用器172_1与相位插值器120的输出126之间的第一电容器122_1。第一多路复用器172_1可以被配置成根据调制信息将第一电容器122_1连接到相位插值器120的第一输入124_1或者相位插值器120的第二输入124_2。
类似地，多个电容器单元140_1至140_n（n=256）的第二电容器单元140_2可以包括第二多路复用器172_2以及串行连接在第二多路复用器172_2与相位插值器120的输出126之间的第二电容器122_2。第二多路复用器172_2可以被配置成根据调制信息将第二电容器122_2连接到相位插值器120的第一输入124_1或者连接到相位插值器120的第二输入124_2。
在一个实施例中，每个多路复用器172_1至172_n都可以包括两个反相器，其中两个反相器的第一反相器可以连接到相位插值器120的第一输入124_1，其中两个反相器的第二反相器可以连接到相位插值器120的第二输入124_2。由此，每个多路复用器172_1至172_n可以被配置成根据调制信息激活两个反相器之一并且解激活另外一个。
例如，第一电容器单元140_1的第一多路复用器172_1可以包括第一反相器138_1_1以及第二反相器138_1_2。第一反相器138_1_1可以串行连接在相位插值器120的第一输入124_1与第一电容器122_1之间，其中第二反相器138_1_2可以串行连接在相位插值器120的第二输入124_2与第一电容器122_1之间。由此，第一多路复用器172_1可以被配置成将第一电容器122_1经由第一反相器138_1_1连接到相位插值器120的第一输入124_1或者经由第二反相器138_1_2连接到相位插值器120的第二输入124_2。
自然地，也可能多个电容器单元140_1至140_n中的每个电容器单元都包括两个电容器，其中两个电容器之一可以串行连接在相应电容器单元的多路复用器的第一反相器与相位插值器120的输出126之间，并且其中两个电容器的另外一个可以串行连接在相应电容器单元的多路复用器的第二反相器与相位插值器120的输出126之间。
应注意在图6的实施例中，相位插值器120包括256个电容器单元140_1至140_n（n=256）的阵列。自然地，相位插值器也可以包括2、4、8、16、32、64、128、256、512、1024、2048、4096、8192个或者甚至更多的电容器单元140_1至140_n的阵列。
如在图6中示出，电容器单元140_1至140_n的阵列可以在多个行与列中布置，其中相位插值器120可以被配置成使用温度计码（thermometer code）将调制信息130变换成多个行控制信号与多个列控制信号，并且以行控制信号与列控制信号来控制电容器单元140_1至140_2的多路复用器172_1至172_n。
例如，参考图6，电容器单元140_1至140_n可以在16行与16列中布置，其中相位插值器120可以被配置成将调制信息130变换成16个列控制信号col_0至col_15以及16个行控制信号lin_0至lin_15。
更进一步地，多个电容器单元140_1至140_n的每个电容器单元140_1至140_n都可以包括逻辑门174_1至174_n，所述逻辑门174_1至174_n被配置成根据对应于各个电容器单元140_1至140_n的多个列控制信号col_0至col_15的列控制信号与多个行控制信号lin_0至lin_15的行控制信号针对各个电容器单元140_1至140_n的多路复用器172_1至172_n来提供控制信号。
例如，多个电容器单元140_1至140_n的第一电容器单元140_1可以包括第一逻辑门174_1，所述第一逻辑门174_1被配置成接收多个列控制信号col_0至col_15的第一列控制信号col_0以及多个行控制信号lin_0至lin_15的第一行控制信号lin_0，并且根据第一列控制信号col_0以及第一行控制信号lin_0针对第一多路复用器172_1提供控制信号。
逻辑门174_1至174_n可以被配置成执行对应于各个电容器单元140_1至140_n的多个列控制信号col_0至col_15的列控制信号与多个行控制信号lin_0至lin_15的行控制信号的逻辑与（AND）操作，其中针对各个电容器单元140_1至140_n的多路复用器172_1至172_n的控制信号基于与操作的结果。
此外，具有较低阶的列的电容器单元的逻辑门174_1至174_n可以进一步被配置成接收对应于具有较高阶（或者索引）的列的列控制信号，并且根据对应于具有较高阶（或者索引）的列的列控制信号，超越相应列控制信号以及相应行控制信号。
逻辑门174_1至174_n可以被配置成执行对应于较高阶的列的列控制信号以及与操作的结果的逻辑或（OR）操作，以便获得针对各个电容器单元140_1至140_n的多路复用器172_1至172_n的控制信号。
为了该目的，每个逻辑门174_1至174_n都可以包括与门以及或门，其中与门可以被配置成接收对应于各个电容器单元140_1至140_n的多个列控制信号col_0至col_15的列控制信号以及多个行控制信号lin_0至lin_15的行控制信号。或门可以被配置成接收对应于具有较高阶的列的列控制信号以及由与门提供的信号，以便获得针对多路复用器的控制信号。
例如，第一逻辑门可以包括与门以及或门，其中与门被配置成接收第一列控制信号col_0以及第一行控制信号lin_0。或门可以被配置成接收第二列控制信号col_1以及由与门提供的信号，以便获得针对第一多路复用器172_1的控制信号。
类似地，第二逻辑门174_2可以包括与门以及或门，其中与门被配置成接收第二列控制信号col_1以及第一行控制信号lin_0。或门可以被配置成接收第三列控制信号col_2以及由与门提供的信号，以便获得针对第二多路复用器172_2的控制信号。
如在图6中示出，相位插值器120可以包括列解码器190以及行解码器192，所述列解码器190被配置成基于调制信息130（例如8个或更多比特的调制信息）提供多个列控制信号，所述行解码器192被配置成基于调制信息提供多个行控制信号。
换言之，相位插值器120可以是具有多路复用器的电容器阵列。它可以如在图6中示出地被布置。以该布置，针对高达12比特（4096阶）或者甚至更多的温度计编码阵列的数字分辨率是可能的。
换言之，数字时间转换器可以被配置成通过电容器网络执行相位插值，并且将部分电容器切换到时钟信号clk并且将另一部分切换到相移时钟信号clk_90。两个部分之间的关系确定得到的相移。此外，数字时间转换器可以被配置成由无源LC滤波器将针对相位过滤信息。更进一步地，数字时间转换器可以被配置成在滤波器之后由反相器或比较器重建时钟。
数字时间转换器131可以包括在阵列中布置的具有多路复用器的电容器。进一步地，数字时间转换器131可以被配置成通过数字预失真或者通过电容器的非线性尺寸标定（nonlinear sizing）来补偿本征非线性。
图7a在图中示出了数字时间转换器的时间移位的仿真结果。由此，纵坐标表示以ns=10-9秒为单位的、当相位插值器的输出跨全振幅（full swing）的50%时的时间，其中横坐标表示调制信息（10比特或者1024阶）。
图7b在图中示出了数字时间转换器的本征非线性。由此，纵坐标表示以ps（微微秒=10-12秒）为单位的、与理想时间相比的50%跨越时间的误差，其中横坐标表示调制信息（10比特或者1024阶）。
换言之，图7a示出了根据调制信息的测量的时间，在所述测量的时间处输出信号（在图4中的154）到达高度的一半。由此，直线将是理想的。图7b示出了误差，即自该直线的偏离（或差异）。
如在图7b中指示的，仿真示出，该结构具有本征非线性。该非线性由系统以及常量给定，因此可以通过数字预失真或者通过电容器的非线性尺寸标定来补偿它。
图8示出了用于操作相位插值器120的方法300的流程图。相位插值器包括针对时钟信号clk的第一输入124_1、针对相移时钟信号clk_90的第二输入124_2、输出126以及多个电容器122_1至122_n。方法包括在302处通过根据调制信息在第一输入124_1与输出126之间切换第一数量的电容器122_1至122_i以及在第二输入124_2与输出126之间切换第二数量的电容器122_i+1至122_n来提供已插值、已调制的相位信息信号。
虽然在装置的上下文中描述了某些方面，但是应该清楚这些方面也代表对应的方法的描述，其中块或设备对应于方法步骤或方法步骤的特征。相似地，在方法步骤的上下文中描述的方面也代表对应的装置的对应块或条目或特征的描述。方法步骤的某些或全部可以通过（或使用）比如微处理器、可编程计算机或者电子电路的硬件装置执行。最重要的方法步骤的某一个或多个可以通过这样的装置执行。
实现可以在硬件中或者可以在软件中，或者可以使用例如软盘、DVD、蓝光、CD、ROM、PROM、EPROM、EEPROM或闪存的数字存储介质执行，其具有在其上存储的电子可读的控制信号，所述电子可读的控制信号与可编程计算机系统协作（或者能够与可编程计算机系统协作）使得执行各个方法。可以提供具有电可读的控制信号的数据载体，所述数据载体能够与可编程计算机系统协作，使得执行本文描述的方法。
实现也可以是具有在非瞬时介质上的程序代码的计算机程序产品的形式，所述程序代码针对在计算机程序产品在计算机上执行时行方法是操作性的。该程序代码可以在机器可读载体上存储。
上文描述的仅仅是说明性的，并且应理解本文描述的布置与细节的修改与变型对本领域其他技术人员将是清楚的。因此，意图仅由即将发生的权利要求书的范围限制，并且不由经由上文的描述和解释呈现的具体细节限制。

Claims (22)

1. 一种相位插值器，包括
多个电容器；
第一输入，被配置成接收时钟信号；
第二输入，被配置成接收相移时钟信号；以及
输出，
其中相位插值器被配置成通过根据调制信息在第一输入与输出之间切换第一数量的电容器以及在第二输入与输出之间切换第二数量的电容器来提供已插值、已调制的相位信息信号。
2. 根据权利要求1所述的相位插值器，其中相位插值器进一步包括多个反相器，其中相位插值器被配置成经由第一数量的反相器将第一数量的电容器连接到第一输入并且经由第二数量的反相器将第二数量的电容器连接到第二输入。
3. 根据权利要求1所述的相位插值器，其中第一数量的电容器以及第二数量的电容器形成多个电容器。
4. 根据权利要求1所述的相位插值器，其中多个电容器中的每个包括相同的电容值。
5. 根据权利要求1所述的相位插值器，其中相移时钟信号是时钟信号的相移版本。
6. 根据权利要求1所述的相位插值器，其中相位插值器进一步包括多个多路复用器，所述多个多路复用器被配置成根据调制信息将第一数量的电容器连接到第一输入并且将第二数量的电容器连接到第二输入。
7. 根据权利要求6所述的相位插值器，其中每个多路复用器包括两个反相器，其中两个反相器中的第一反相器连接到第一输入，并且两个反相器中的第二反相器连接到第二输入，并且其中每个多路复用器被配置成根据调制信息来激活两个反相器中的一个并且解激活另外一个。
8. 根据权利要求7所述的相位插值器，其中第一反相器串行连接在第一输入与多个电容器的电容器之间，并且其中第二反相器串行连接在第二输入与相应电容器之间。
9. 根据权利要求7所述的相位插值器，其中第一反相器串行连接在第一输入与多个电容器的电容器之间，并且其中第二反相器串行连接在多个电容器的另外的电容器之间。
10. 根据权利要求1所述的相位插值器，其中相位插值器包括电容器单元的阵列，其中每个电容器单元包括多个电容器的电容器以及多路复用器，所述多路复用器被配置成根据调制信息将相应电容器单元的电容器连接到相位插值器的第一输入或者连接到相位插值器的第二输入。
11. 根据权利要求10所述的相位插值器，其中电容器单元的阵列以多个行与列布置，其中相位插值器被配置成使用温度计码将调制信息变换成多个行控制信号以及多个列控制信号，并且以行控制信号以及列控制信号控制电容器单元的多路复用器。
12. 根据权利要求11所述的相位插值器，其中每个电容器单元包括逻辑门，所述逻辑门被配置成根据对应于相应电容器单元的多个列控制信号的列控制信号以及多个行控制信号的行控制信号针对相应电容器单元的多路复用器提供控制信号。
13. 根据权利要求10所述的相位插值器，其中相位插值器进一步包括：
列解码器，被配置成基于调制信息提供多个列控制信号；以及
行解码器，被配置成基于调制信息提供多个行控制信号，
其中电容器单元的阵列以多个行与列布置，其中每个电容器单元包括逻辑门，所述逻辑门被配置成接收对应于相应电容器单元的多个列控制信号的列控制信号以及多个行控制信号的行控制信号，并且基于相应列控制信号以及相应行控制信号提供用于控制相应电容器单元的多路复用器的控制信号。
14. 根据权利要求13所述的相位插值器，其中具有较低阶的列的电容器单元的逻辑门进一步被配置成接收对应于具有较高阶的列的列信号，并且根据对应于具有较高阶的列的列控制信号超越相应的列控制信号以及相应的行控制信号。
15. 一种数字时间转换器，包括：
时钟信号提供器，被配置成提供时钟信号以及相移时钟信号；
相位插值器，包括被配置成接收时钟信号的第一输入、被配置成接收相移时钟信号的第二输入以及输出，其中相位插值器被配置成通过根据调制信息在第一输入与输出之间切换第一数量的电容器以及在第二输入与输出之间切换第二数量的电容器来提供已插值、已调制的相位信息信号；以及
低通滤波器，被配置成对已插值、已调制的相位信息信号进行低通滤波，以便获得已调制的相位信号。
16. 根据权利要求15所述的数字时间转换器，进一步包括模数转换器，所述模数转换器被配置成将已调制的相位信号转换成已调制的时钟信号。
17. 根据权利要求16所述的数字时间转换器，其中由反相器或者比较器实现所述数字时间转换器。
18. 根据权利要求15所述的数字时间转换器，其中低通滤波器包括电感器与电容器。
19. 根据权利要求15所述的数字时间转换器，其中时钟信号提供器被配置成基于具有比时钟信号以及相移时钟信号更高的时钟频率的初始时钟信号提供时钟信号以及相移时钟信号。
20. 一种移动通信设备，包括：
RF电路，被配置成提供或者接收RF信号；以及
天线端口，耦合至RF电路；
其中RF电路包括相位插值器，所述相位插值器包括被配置成接收时钟信号的第一输入、被配置成接收相移时钟信号的第二输入、输出以及多个电容器，其中相位插值器被配置成通过根据调制信息在第一输入与输出之间切换第一数量的电容器以及在第二输入与输出之间切换第二数量的电容器来提供已插值、已调制的相位信息信号。
21. 一种用于操作相位插值器的方法，所述相位插值器包括被配置成接收时钟信号的第一输入、被配置成接收相移时钟信号的第二输入、输出以及多个电容器，所述方法包括：
通过根据调制信息在第一输入与输出之间切换第一数量的电容器以及在第二输入与输出之间切换第二数量的电容器来提供已插值、已调制的相位信息信号。
22. 一种非瞬时存储介质，所述非瞬时存储介质具有在其上存储的计算机程序，所述计算机程序具有用于当在计算机或微处理器上执行的时候执行用于操作相位插值器的方法的程序代码，所述相位插值器包括被配置成接收时钟信号的第一输入、被配置成接收相移时钟信号的第二输入、输出以及多个电容器，所述方法包括：
通过根据调制信息在第一输入与输出之间切换第一数量的电容器以及在第二输入与输出之间切换第二数量的电容器来提供已插值、已调制的相位信息信号。
CN201410179870.XA 2013-04-30 2014-04-30 相位插值器 Active CN104135251B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/873622 2013-04-30
US13/873,622 US8908804B2 (en) 2013-04-30 2013-04-30 Phase interpolator

Publications (2)

Publication Number Publication Date
CN104135251A true CN104135251A (zh) 2014-11-05
CN104135251B CN104135251B (zh) 2017-04-12

Family

ID=51685208

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410179870.XA Active CN104135251B (zh) 2013-04-30 2014-04-30 相位插值器

Country Status (4)

Country Link
US (1) US8908804B2 (zh)
KR (1) KR101681802B1 (zh)
CN (1) CN104135251B (zh)
DE (1) DE102014105824B4 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107210747A (zh) * 2015-01-28 2017-09-26 华为技术有限公司 子采样锁相环
CN107959487A (zh) * 2016-10-14 2018-04-24 瑞昱半导体股份有限公司 相位内插器以及相位内插信号产生方法
CN109104170A (zh) * 2018-08-23 2018-12-28 上海奥令科电子科技有限公司 一种自适应宽频带数字时钟插值器单元
CN109672443A (zh) * 2019-02-19 2019-04-23 合肥奕斯伟集成电路有限公司 数模转换器以及显示装置
US10848299B2 (en) 2018-12-29 2020-11-24 Amlogic (Shanghai) Co., Ltd. Phase interpolator
CN112994685A (zh) * 2019-12-12 2021-06-18 上海交通大学 数字相位转换器提高输出线性度的方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9054925B1 (en) * 2013-12-04 2015-06-09 Intel Corporation Parallel digital-to-time converter architecture
US9331722B2 (en) * 2013-12-26 2016-05-03 Intel IP Corporation Feedback calibration of digital to time converter
US9584304B2 (en) * 2015-03-30 2017-02-28 Global Unichip Corporation Phase interpolator and clock and data recovery circuit
EP3340470A1 (en) * 2016-12-21 2018-06-27 Intel IP Corporation An apparatus for interpolating between a first signal edge and a second signal edge, a method for controlling such apparatus, and an interpolation cell for a digital-to-time converter
US11088682B2 (en) 2018-12-14 2021-08-10 Intel Corporation High speed digital phase interpolator with duty cycle correction circuitry
CN109818606B (zh) * 2018-12-29 2023-03-28 晶晨半导体(上海)股份有限公司 一种高速判决器
KR20220163795A (ko) 2021-06-03 2022-12-12 삼성전자주식회사 디지털 위상 보간기, 클럭 신호 발생기, 및 이를 포함하는 휘발성 메모리 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5721127A (en) * 1980-07-15 1982-02-03 Sanyo Electric Co Ltd Digital-to-analog converter
WO2002056474A2 (en) * 2001-01-12 2002-07-18 Sun Microsystems, Inc. Clock interpolation through capacitive weighting
US20110298518A1 (en) * 2010-06-03 2011-12-08 Kim Bong-Jin Phase interpolation circuit suitable for wide range frequency input and output characteristics stabilizing method thereof
CN102427359A (zh) * 2011-12-06 2012-04-25 四川和芯微电子股份有限公司 插值电路及插值系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5489864A (en) * 1995-02-24 1996-02-06 Intel Corporation Delay interpolation circuitry
KR19990026117A (ko) * 1997-09-22 1999-04-15 윤종용 강유전체 메모리 셀을 구비한 불 휘발성 메모리 장치
US6667896B2 (en) * 2002-05-24 2003-12-23 Agilent Technologies, Inc. Grouped plate line drive architecture and method
US7532679B2 (en) * 2004-08-12 2009-05-12 Texas Instruments Incorporated Hybrid polar/cartesian digital modulator
US7460612B2 (en) * 2004-08-12 2008-12-02 Texas Instruments Incorporated Method and apparatus for a fully digital quadrature modulator
US8045670B2 (en) * 2007-06-22 2011-10-25 Texas Instruments Incorporated Interpolative all-digital phase locked loop
US8035436B2 (en) * 2009-09-24 2011-10-11 Oracle America, Inc. Passive capacitively injected phase interpolator
JP5306400B2 (ja) * 2011-03-24 2013-10-02 株式会社東芝 Ｄｃ−ｄｃコンバータ
US8427217B1 (en) * 2012-03-29 2013-04-23 Panasonic Corporation Phase interpolator based on an injected passive RLC resonator
US9148323B2 (en) * 2012-09-07 2015-09-29 Agency For Science, Technology And Research Transmitter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5721127A (en) * 1980-07-15 1982-02-03 Sanyo Electric Co Ltd Digital-to-analog converter
WO2002056474A2 (en) * 2001-01-12 2002-07-18 Sun Microsystems, Inc. Clock interpolation through capacitive weighting
US20110298518A1 (en) * 2010-06-03 2011-12-08 Kim Bong-Jin Phase interpolation circuit suitable for wide range frequency input and output characteristics stabilizing method thereof
CN102427359A (zh) * 2011-12-06 2012-04-25 四川和芯微电子股份有限公司 插值电路及插值系统

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107210747A (zh) * 2015-01-28 2017-09-26 华为技术有限公司 子采样锁相环
US10615807B2 (en) 2015-01-28 2020-04-07 Huawei Technologies Co., Ltd. Sub-sampling phase-locked loop
CN107210747B (zh) * 2015-01-28 2020-04-28 华为技术有限公司 子采样锁相环
CN107959487A (zh) * 2016-10-14 2018-04-24 瑞昱半导体股份有限公司 相位内插器以及相位内插信号产生方法
CN107959487B (zh) * 2016-10-14 2021-04-09 瑞昱半导体股份有限公司 相位内插器以及相位内插信号产生方法
CN109104170A (zh) * 2018-08-23 2018-12-28 上海奥令科电子科技有限公司 一种自适应宽频带数字时钟插值器单元
CN109104170B (zh) * 2018-08-23 2019-07-02 上海奥令科电子科技有限公司 一种自适应宽频带数字时钟插值器单元
US10848299B2 (en) 2018-12-29 2020-11-24 Amlogic (Shanghai) Co., Ltd. Phase interpolator
CN109672443A (zh) * 2019-02-19 2019-04-23 合肥奕斯伟集成电路有限公司 数模转换器以及显示装置
CN109672443B (zh) * 2019-02-19 2023-08-11 合肥奕斯伟集成电路有限公司 数模转换器以及显示装置
CN112994685A (zh) * 2019-12-12 2021-06-18 上海交通大学 数字相位转换器提高输出线性度的方法
CN112994685B (zh) * 2019-12-12 2022-08-16 上海交通大学 数字相位转换器提高输出线性度的方法

Also Published As

Publication number Publication date
CN104135251B (zh) 2017-04-12
DE102014105824A1 (de) 2014-10-30
KR20140130064A (ko) 2014-11-07
KR101681802B1 (ko) 2016-12-01
US20140321577A1 (en) 2014-10-30
US8908804B2 (en) 2014-12-09
DE102014105824B4 (de) 2020-08-27

Similar Documents

Publication Publication Date Title
CN104135251A (zh) 相位插值器
US10008980B2 (en) Wideband digitally controlled injection-locked oscillator
CN103490776B (zh) 一种基于数字上变频的超宽带跳频频率合成器
Staszewski et al. All-digital frequency synthesizer in deep-submicron CMOS
CN106209093B (zh) 一种全数字小数分频锁相环结构
CN102386946B (zh) 一种数据传输快速跳频电台
CN104378112A (zh) 用于生成相位调制信号的数字时间转换器和方法
CN105703776B (zh) 用于有符号操作的数模转换器单元
US9148323B2 (en) Transmitter
CN101513003A (zh) 用于极性发射机的相位至频率转换
US9077511B2 (en) Phase interpolator
CN104221296A (zh) 用于无线移动平台的扩频时钟方法
US20170310338A1 (en) Digital modulation device, and digital modulation method
CN112703556A (zh) 相位调制系统和方法
CN101854158A (zh) 一种d型触发器单元以及具有d型触发器单元的分频器
CN102484468B (zh) 以具有至少三种信号电平的差分本机振荡器信号驱动混频器
CN101592725A (zh) 一种扩跳体制无线电导航系统信号发生器及信号发生方法
CN103179063A (zh) 一种频移键控调制装置及方法
US8976901B2 (en) Phase shift keying transmitter circuit
US8766838B2 (en) Method and apparatus for performing modulation of a radio frequency signal
Nidhi et al. Design and analysis of a 1.8-GHz open-loop modulator for phase modulation and frequency synthesis using TDC-based calibration
CN103546099B (zh) 谐波抑制混频器
CN110995259B (zh) 一种手持式超短波跳频电台用频率合成器
CN103427866A (zh) 振荡信号提供器、同相与正交振荡信号提供器以及信号处理方法
Nidhi et al. Open-loop wide-bandwidth phase modulation techniques

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Neubiberg, Germany

Applicant after: Intel Mobile Communications GmbH

Address before: Neubiberg, Germany

Applicant before: Intel Mobile Communications GmbH

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant