CN112703556A - 相位调制系统和方法 - Google Patents
相位调制系统和方法 Download PDFInfo
- Publication number
- CN112703556A CN112703556A CN201980044689.9A CN201980044689A CN112703556A CN 112703556 A CN112703556 A CN 112703556A CN 201980044689 A CN201980044689 A CN 201980044689A CN 112703556 A CN112703556 A CN 112703556A
- Authority
- CN
- China
- Prior art keywords
- delay
- clock signal
- signal
- delayed
- phase modulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 230000003111 delayed effect Effects 0.000 claims abstract description 108
- 238000004891 communication Methods 0.000 claims description 43
- 230000005540 biological transmission Effects 0.000 claims description 24
- 108010076504 Protein Sorting Signals Proteins 0.000 claims description 6
- 230000010363 phase shift Effects 0.000 description 17
- 239000003990 capacitor Substances 0.000 description 9
- 238000001228 spectrum Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 238000003780 insertion Methods 0.000 description 8
- 230000037431 insertion Effects 0.000 description 8
- 230000007704 transition Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 230000001934 delay Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 230000003595 spectral effect Effects 0.000 description 4
- 108091053400 ATL family Proteins 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000010267 cellular communication Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000013507 mapping Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000010183 spectrum analysis Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/06—Frequency or rate modulation, i.e. PFM or PRM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
在相位调制方法中，可基于时钟信号顺序地生成启用信号以生成启用信号序列，并且基于该启用信号序列和数字位值使信号延迟从延迟单元生成的延迟值。相位调制器可包括第一延迟电路，该第一延迟电路被配置为：基于第一延迟值延迟时钟信号以生成第一延迟时钟信号；以及基于该第一延迟时钟信号延迟载波信号以生成第一延迟载波信号；以及第二延迟电路，该第二延迟电路被配置为：基于第二延迟值延迟该第一延迟时钟信号以生成第二延迟时钟信号；以及基于该第二延迟时钟信号延迟该第一延迟载波信号以生成第二延迟载波信号。
Description
附图说明
并入本文并形成说明书一部分的附图示出了本公开的各方面，并且与说明一起进一步用于解释各方面的原理并且使相关领域的技术人员能够制造并使用各方面的内容。
图1示出了根据本公开的示例性方面的通信设备。
图2示出了根据本公开的示例性方面的极坐标发射器。
图3示出了根据本公开的示例性方面的相位调制器。
图4示出了根据本公开的示例性方面的相位调制器。
图5A至图5B示出了根据本公开的示例性方面的基于过程和温度变化的稳定时间结果。
图6A至图6B示出了根据本公开的示例性方面的信号重建和光谱分析。
图7A至图7C示出了根据本公开的示例性方面的相位调制器。
图8示出了根据本公开的示例性方面的延迟单元。
图9示出了根据本公开的示例性方面的延迟单元。
图10示出了根据本公开的示例性方面的基于相位的插入损耗分析和输入匹配分析。
图11A至图11B示出了根据本公开的示例性方面的稳定时间结果。
图12示出了根据本公开的示例性方面的相位转变性能。
图13A至图13B示出了根据本公开的示例性方面的信号重建和光谱分析。
图14示出根据本公开的示例性方面的相位调制方法的流程图。
图15示出根据本公开的示例性方面的相位调制方法的流程图。
将参考附图描述本公开的示例性方面。元素首次出现的绘图通常由对应参考标号中最左边的数字表示。
具体实施方式
以下说明中示出了许多具体细节，以便于提供对本公开的各方面的彻底理解。然而，对于本领域技术人员将显而易见的是，可以在没有这些具体细节的情况下实践包括结构、系统和方法的方面。本文中的说明和表示是本领域技术人员用来将其工作的实质最有效地传达给本领域其他技术人员的通用手段。在其他情况下，没有详细描述公知的方法、过程、部件和电路，以避免不必要地使本公开的各方面晦涩难懂。
本文所述的方面整体涉及相位调制系统和方法，包括极坐标相位调制系统和方法，诸如极坐标相位调制器。各方面还可包括实现一个或多个极坐标调制系统(例如，极坐标相位调制器)的无线网络、无线通信和对应的无线通信设备。
本公开的各方面将参考被配置用于毫米波(mmWave)频谱(例如，24GHz-300GHz)的无线系统来描述，但不限于此。在一个或多个方面中，系统被配置为以71GHz至76GHz的载波频率和2GHz的载波信号带宽操作，但不限于此。本公开的各方面可应用于第五代(5G)无线技术和相关频谱，或其他无线技术和频谱，如相关领域的普通技术人员将会理解的那样。
无线通信正在扩展为具有提高的数据速率的通信(例如，从电气和电子工程师协会(IEEE)802.11a/g到IEEE 802.11n到IEEE 802.11ac等)。当前，5G蜂窝通信和无线千兆联盟(WiGig)标准被引入用于无线蜂窝设备和/或无线局域网(WLAN)。
本公开的一些方面涉及无线局域网(WLAN)和Wi-Fi网络，包括根据电气和电子工程师协会(IEEE)802.11系列标准进行操作的网络，诸如IEEE802.11ac、IEEE 802.11ad和IEEE 802.11ay标准、IEEE 802.11ax研究小组(SG)(称为DensiFi)和无线千兆联盟(WiGig)。本公开的其他方面涉及移动无线通信设备诸如4G和5G蜂窝通信标准。技术领域更具体地涉及雷达系统和可以在通信系统中实现的雷达系统。
图1示出了根据本公开的示例性方面的通信设备100。通信设备100被配置为经由一种或多种无线技术来发射和/或接收无线通信。例如，通信设备100可以被配置用于符合例如一个或多个第五代(5G)蜂窝通信协议的无线通信，诸如使用28GHz频谱的5G协议，和/或符合无线千兆联盟(WiGig)标准的通信协议，诸如使用60GHz频谱的IEEE 802.11ad和/或IEEE 802.11ay。通信设备100不限于这些通信协议，并且可以被配置用于一个或多个附加或另选通信协议，诸如一个或多个第3代合作伙伴计划(3GPP)协议(例如，长期演进(LTE))、一个或多个无线局域网(WLAN)通信协议和/或一个或多个其他通信协议，如相关领域的普通技术人员将会理解的那样。例如，通信设备100可以被配置为使用利用毫米波(mmWave)频谱(例如，24GHz-300GHz)的一个或多个通信协议来发射和/或接收无线通信，诸如以60GHz操作的WiGig(IEEE 802.11ad和/或IEEE 802.11ay)和/或使用例如28GHz频谱的一个或多个5G协议。
通信设备100可以被配置为与一个或多个其他通信设备通信，包括：例如，一个或多个基站、一个或多个接入点、一个或多个其他通信设备和/或一个或多个其他设备，如相关领域的普通技术人员将会理解的那样。
在示例性方面中，通信设备100包括可通信地耦接到一个或多个收发器105的控制器140。
收发器105被配置为经由一种或多种无线技术来发射和/或接收无线通信。在示例性方面中，收发器105包括处理器电路，该处理器电路被配置用于发射和/或接收符合一个或多个无线协议的无线通信。
在示例性方面中，收发器105包括被配置用于分别经由一个或多个天线130发射和接收无线通信的发射器110和接收器120。在具有两个或更多个收发器105的方面，两个或更多个收发器105可具有它们自己的天线130，或者可经由双工器共享通信天线。在示例性方面中，收发器105(包括发射器110和/或接收器120)被配置为执行一个或多个基带处理功能(例如，媒体访问控制(MAC)、编码/解码、调制/解调、数据符号映射；错误校正，等)。
在示例性方面中，发射器110是被配置为执行一个或多个极坐标调制操作的极坐标发射器110，并且接收器120是被配置为执行一个或多个笛卡尔解调操作(例如，解调接收信号的同相分量和正交相位分量)的笛卡尔接收器120。在这些方面中，发射器110是极坐标发射器并且接收器120是笛卡尔接收器，但本公开不限于此。在其他方面中，接收器120也是被配置为执行一个或多个极坐标解调操作的极坐标接收器。
天线130可包括形成天线元件的整数阵列的一个或多个天线元件。在示例性方面，天线130是相控阵天线，其包括多个辐射元件(天线元件)，每个辐射元件具有对应的相移器。被配置为相控阵天线的天线130可以被配置为执行一个或多个波束成形操作，包括生成通过移动从每个辐射元件发射的信号的相位而形成的波束，以提供相长/相消干涉，以便将波束转向所需的方向。
在示例性方面中，控制器140包括处理器电路150，该处理器电路被配置为控制通信设备100的整体操作，诸如收发器105的操作。处理器电路150可被配置为经由收发器105控制无线通信的发射和/或接收。
在示例性方面中，处理器电路150被配置为与收发器105协作地执行一个或多个基带处理功能(例如，媒体访问控制(MAC)、编码/解码、调制/解调、数据符号映射；纠错等)或者代替由收发器105执行此类操作/功能。处理器电路150被配置为运行一个或多个应用程序和/或操作系统；电源管理(例如，电池控制和监测)；显示器设置；音量控制；并且/或者在一个或多个方面中经由一个或多个用户界面(例如，键盘、触摸屏显示器、麦克风、扬声器等)的用户交互。
在示例性方面中，控制器140还包括存储数据和/或指令的存储器160，其中当指令由处理器电路150执行时，控制处理器电路150执行本文所述的功能。
存储器160可以是任何已知的易失性和/或非易失性存储器，包括例如只读存储器(ROM)、随机存取存储器(RAM)、闪存存储器、磁存储介质、光盘、可擦除可编程只读存储器(EPROM)和可编程只读存储器(PROM)。存储器160可以是不可移动的或可移动的，或两者的组合。
通信设备100的示例包括(但不限于)移动计算设备(移动设备)—诸如膝上型计算机、平板电脑、移动电话或智能手机、“平板手机”、个人数字助理(PDA)和移动媒体播放器；穿戴式计算设备—诸如计算机化腕表或“智能”手表以及计算机化眼镜；以及/或者物联网(IoT)设备。在本公开的一些方面，通信设备100可以是固定通信设备，包括例如固定计算设备—诸如个人计算机(PC)、台式计算机、电视、智能家居设备、安全设备(例如电子/智能锁)、自动柜员机、计算机化自助服务终端和/或汽车/航空/海上仪表板计算机终端。
在一个或多个方面，通信设备100或通信设备100的一个或多个部件被附加地或另选地配置为执行数字信号处理(例如，使用数字信号处理器(DSP))、调制和/或解调(使用调制器/解调器)、数模转换(DAC)和/或模数转换(ADC)(使用相应的DA和AD转换器)、编码/解码(例如，使用具有卷积、咬尾卷积、turbo、维特比和/或低密度奇偶校验(LDPC)编码器/解码器功能)、频率转换(例如，使用混频器、本地振荡器和滤波器)、快速傅里叶变换(FFT)、预编码和/或星座映射/解映射，以发射和/或接收符合一个或多个无线协议的无线通信，并且/或者促进波束形成扫描操作和/或波束形成通信操作。
图2示出了根据本公开的示例性方面的发射器200。在一个方面中，发射器200是发射器110的实施方案。
在示例性方面中，发射器200包括直角坐标到极坐标转换器205、相位调制器210、解码器215和数字功率放大器220。在示例性方面中，数字功率放大器220包括一个或多个放大器225.1至225.N以及加法器230。在示例性方面中，放大器225是功率放大器子单元。
在示例性方面中，直角坐标到极坐标转换器205被配置为接收具有同相分量202和正交分量203的输入信号，并且将直角坐标同相分量(I)202和正交分量(Q)203转换为具有振幅(α)和相位
分量的极坐标输出信号。在示例性方面中，直角坐标到极坐标转换器205包括处理器电路，该处理器电路被配置为将直角坐标同相分量(I)202和正交分量(Q)203转换为具有振幅(α)分量和相位
分量的极坐标输出信号。在示例性方面中，直角坐标到极坐标转换器205包括数字电路，该数字电路被配置为将直角坐标同相分量(I)202和正交分量(Q)203转换为具有振幅(α)分量和相位
分量的极坐标输出信号。
在示例性方面中，振幅(α)分量和相位
分量基于以下等式来确定：
在示例性方面中，相位调制器210被配置为从直角坐标到极坐标转换器205接收相位
分量，并且调制相位以生成一个或多个相位调制(例如，相移)信号。相位调制信号可被提供给数字功率放大器220，诸如提供给数字功率放大器220的相应放大器225。在示例性方面中，相位调制器210是极坐标相位调制器。在示例性方面中，相位调制器210包括处理器电路(例如，数字电路)，该处理器电路被配置为调制相位以生成一个或多个相位调制(例如，相移)信号。参照图3和图4描述了相位调制器210的另外方面。
在示例性方面中，解码器215被配置为从直角坐标到极坐标转换器205接收振幅(α)，并且对振幅(α)进行解码以生成一个或多个解码信号。在示例性方面中，解码信号是包络控制信号。解码信号可被提供给数字功率放大器220，诸如提供给数字功率放大器220的相应放大器225。在示例性方面中，提供给放大器225的解码信号作为控制信号(例如，包络控制信号)操作以接通或断开数字功率放大器220，从而调整数字功率放大器220的输出功率或调制RF输出信号的包络。在示例性方面中，提供给放大器225的解码信号作为控制信号操作以获得相应放大器225的增益。在示例性方面中，解码器215包括处理器电路(例如，数字电路)，该处理器电路被配置为对振幅(α)进行解码以生成一个或多个解码信号(例如，用于调制数字功率放大器220的包络的控制信号)。
在示例性方面中，数字功率放大器220被配置为从相位调制器210接收相位调制(例如，相移)信号并且从解码器215接收解码信号，并且基于所接收的相位调制(例如，相移)信号和解码信号来生成射频(RF)输出信号235。
在示例性方面中，放大器225取决于来自解码器215的控制信号(例如，包络控制信号)而接通或断开。来自放大器225的输出随后由加法器230求和/相加以产生包络调制RF输出信号235。
在示例性方面中，放大信号227被提供给加法器(或求和器)230。加法器230被配置为组合放大信号227以生成RF输出信号235(例如，包络调制RF输出信号)。在示例性方面中，加法器230被配置为将放大信号227相加到一起以生成RF输出信号235。然后可将RF输出信号235提供给天线(例如，天线130)以进行传输。
图3示出了根据本公开的示例性方面的相位调制器300。在示例性方面中，相位调制器300是相位调制器210的实施方案。
在示例性方面中，相位调制器300包括具有输入305的人工传输线(ATL)，该输入从例如未调制频率发生器(例如，以mmWave频率)接收输入信号VRF。在示例性方面中，未调制频率发生器是mmWave锁相环(PLL)。在该示例中，数字控制位b1至bk对应于来自直角坐标到极坐标转换器205的相位
分量。在示例性方面中，相位调制器300包括一个或多个延迟单元310.1至310.K，这些延迟单元被配置为延迟接收信号(例如，输入信号或来自先前延迟单元310的输出)以生成相应的延迟信号。在示例性方面中，延迟单元310.1至310.K被配置为基于相应的数字位b1至bk来延迟接收信号。在示例性方面中，延迟单元310.1至310.K连续地(例如，级联)布置以形成传输线。在示例性方面中，延迟单元310的延迟td满足以下等式：
td＝t0+bxΔt
其中t0是延迟单元的输入，b是数字位，其中x对应于延迟单元序列内的编号，并且Δt是延迟常数。在示例性方面中，所有数字位b1至bk在时间τ处进行更新(即，所有位在相同时间/同时进行更新)。
在示例性方面中，相位调制器300被配置为使输入信号线性相移。在示例性方面中，由于使用传输线(例如，ATL)而实现的相位调制器的无源结构，因此相位调制器300有利地减小过程、电压、温度(PVT)变化(例如，与有源相位调制系统相比)，由于跨相移代码的分散自由传播和小阻抗/插入损耗变化而支持大带宽。如图3所示，在相位调制器300的相移器中，每个延迟单元310处的相移代码(即数字位b)在时间点τ0处同时改变。在该示例中，在每个延迟单元310处产生瞬时相移。通过该瞬时相移，仅在传递通过连续布置中的所有后续延迟单元310之后，在输出处(例如，在RL处)实现特定延迟单元310处的相移。例如，仅在传播通过所有后续延迟单元310.2至310.K之后，在输出处实现延迟单元310.1处的相移。在操作中，与连续布置中的较晚阶段(例如，延迟单元310.3)相比，在较早阶段(例如，延迟单元310.1)发生的延迟的任何变化花费更长的时间才出现在相位调制器300的输出处。在一个方面中，相位调制器300的相移器的最差情况稳定时间由从传输线中的第一延迟单元310.1开始的传播延迟限制。如图3的下部所示，随着数字位b1至bk同时更新，将延迟应用于未调制载波波形(VRF)上的不同点。
图4示出了根据本公开的示例性方面的相位调制器400。在示例性方面中，相位调制器400是相位调制器210的实施方案。
在示例性方面中，相位调制器400包括第一人工传输线(ATL)401和第二人工传输线403。在一个方面中，ATL 401类似于相位调制器300的ATL。
在示例性方面中，相位调制器400包括一个或多个延迟电路430.1至430.K。在一个方面中，延迟电路430.1至430.K沿着ATL 401和403连续布置。在该布置方式中，延迟电路430.1被布置成分别更靠近ATL 401和403的输入405和407，而延迟电路430.K被定位成更靠近ATL 401和403的相应输出(例如，RL和RL,CK)。
在示例性方面中，延迟电路430中的一者或多者(或每一者)包括第一延迟单元410、第二延迟单元415和存储器420。在示例性方面中，存储器420是重定时电路420。在示例性方面中，存储器420(重定时电路420)是触发器或锁存器，但不限于此。在示例性方面中，存储器420是D触发器(即，数据触发器或延迟触发器)，并且包括启用输入、用于接收数据位的数据输入，以及被配置为基于启用输入处的信号值而输出数据输入处的位值的数据输出。例如，如果数据输入具有位值“1”，则数据输出将在提供给启用输入的时钟信号的下一个上升沿处输出位值“1”。在该示例中，触发器420是时钟控制(同步或边缘触发)触发器。
在示例性方面中，ATL 401是基于传输线的相移器，其承载载波信号VRF(例如，未调制的mmWave正弦载波信号)，并且ATL 403承载采样时钟VCK。在示例性方面中，延迟电路430的延迟单元410被配置为延迟接收信号(例如，输入载波信号VRF或来自先前延迟单元410的输出)以生成相应的延迟信号。例如，延迟单元410接收输入载波信号VRF(例如，来自直角坐标到极坐标转换器205的相位
分量)并且生成对应于延迟了延迟值的输入载波信号VRF的延迟输出VO,1。在示例性方面中，延迟单元410的延迟输出满足以下等式：
VO＝t0+bxΔt
其中t0是延迟单元的输入，b是数字位，其中x对应于延迟单元序列内的编号，并且Δt是延迟常数。
在示例性方面中，触发器420.1至420中的每一者被配置为在其对应的数据输入处接收相应的数字位b1至bk。触发器420被配置为基于从ATL403接收的采样时钟VCK来输出数字位b。在示例性方面中，对应延迟电路430的第二延迟单元415被配置为延迟接收信号(例如，所接收的时钟信号VCK或来自先前延迟单元415的输出)以生成相应的延迟时钟信号。在示例性方面中，延迟单元415.1至415.K具有相同的固定延迟(例如，等于t0的固定延迟)。本公开不限于公共固定延迟，并且在其他方面中，延迟单元415的延迟是可变的和/或不同的。
在示例性方面中，延迟单元415.1至415.K沿着承载时钟信号VCK的ATL 403连续布置(例如，级联)。在示例性方面中，延迟单元415的延迟tCK满足以下等式：
tCK＝tIN+t0
其中tIN是到延迟单元415的输入，并且t0是延迟单元415的延迟(例如，固定延迟)。
在示例性方面中，基于连续布置，每个延迟单元415的延迟t0是相加的。例如，延迟单元415.1至415.K的输出分别延迟t0、2t0、…、kt0。在操作中，基于时钟信号的递增延迟，沿ATL 403顺序地启用相应触发器420。例如，分别在时间t0、2t0、…、kt0启用触发器420.1至420.K。因此，分别在时间t0、2t0、…、kt0基于对应位b1至bk来启用延迟单元410.1至410.K。该顺序启用不同于其中同时更新数字位b1至bk的相位调制器300的操作。
在示例性方面中，ATL 401、403两者的延迟通过布局与第一级匹配，使得采样时钟的上升沿在经历与通过主相移器410的RF信号类似(或相同)的延迟之后到达延迟单元415。在该示例中，采样时钟通过触发器420对相移代码重定时。
在示例性操作中，在第i延迟电路430处以相同延迟i×t0应用相位调制器400中的载波和相移代码。将输出节点Vo,i处的所得延迟变化应用于载波波形上的与相加来自所有先前阶段的延迟相同的点，如图4的下部所示。在该示例中，代替其中同时更新所有代码的相位调制器300的ATL，在延迟补偿之后应用相位调制器400中的代码，并且在输出处相干地相加每个延迟电路中的延迟变化(即Δt)。与相位调制器300相比，这有利地提供了更快的稳定时间。作为另一个优点，相位调制器400具有针对PVT变化的稳健性，并且跨代码实现线性相移。而且，相位调制器400可被配置为使得相位调制器400在mmWave频率下无校准。
在图5A至图6B中示出了相位调制器400的性能。在图5A中，示出了相位调制器400在过程变化上(例如，在典型的慢速拐角和快速拐角上)表现出小于20皮秒的稳定时间。类似地，相位调制器400在整个温度变化(对于72GHz载波频率的移相器输出处的180度相移，温度-40℃、27℃和110℃)上表现出小于20皮秒的稳定时间，如图5B所示。在这些图示中，相位变化在小于72GHz载波频率的波形的1个周期(即<20ps)内发生。图6A示出了以2GS/s符号率重建的16QAM信号的星座图，而图6B示出了WiGig(IEEE 802.11ad)的光谱掩模。在该示例中，相位调制器在满足光谱掩模时表现出优于-31dB和2.8％EVM而无需任何PVT校准。
图7A至图7C示出了根据本公开的示例性方面的相位调制器700。在这些附图中，示出了相位调制器的示例性操作状态701、702和703。在示例性方面中，相位调制器700是相位调制器210的实施方案。
在示例性方面中，相位调制器700包括形成人工传输线(ATL)的一个或多个延迟单元710。在示例性方面中，相位调制器700包括五个延迟单元710.1至710.5，但不限于此。延迟单元710被连续布置，其中一个延迟单元710的输出被作为输入提供给该布置中下一个延迟单元710。在示例性方面中，延迟单元710被配置为选择性地以高延迟操作状态和低延迟操作状态操作。通过选择延迟状态，高延迟状态和低延迟状态之间的边界705沿着延迟单元710的布置移位。
如图7A至图7C所示，在示例性方面中，输入和输出上的延迟单元710.1和710.5分别被配置为处于高延迟状态和低延迟状态，但不限于此。
在示例性方面中，相位调制器700的总延迟是形成ATL结构的延迟单元710中的每一者的对应延迟的总和。在示例性方面中，相位调制器700通过调整沿ATL布置的延迟单元710中的一者或多者的延迟状态(在高延迟状态和低延迟状态之间)来配置有可变延迟。延迟状态的调整使两个边缘延迟单元710.1和710.5之间的边界705朝向输入侧(延迟单元710.1)移动以减小延迟(图7B)，或者朝向输出侧(延迟单元710.5)移动以增加ATL结构的延迟(图7C)。
在示例性方面中，相位调制器700是基于差分ATL的相位调制器。在该示例中，相位调制器700在输入侧(即，到延迟单元710.1的输入)接收差分信号。差分信号的两个信号(正“+”和负“-”)各自被分成两个信号，使得延迟单元710包括四个信号线(两个正信号线和两个负信号线)。
在示例性方面中，以数字方式控制延迟单元710中的每一者的延迟状态。如下文更详细地解释，相位调制器700提供粗相移器，该粗相移器有利地减小有源区域和开关短时脉冲干扰。在示例性方面中，被配置为粗相移器的相位调制器700以具有基于单端ATL的细相移器的级联布置进行布置以覆盖具有细相位分辨率的宽相移范围。另外，相位调制器700的稳定时间有利地支持在PVT上具有高相位准确度的高数据速率。此外，由于ATL的差分布置，相位调制器700在相位转变期间产生可忽略的短时脉冲干扰并且不受外部噪声的影响。
图8示出了延迟单元710的示例性方面。在该方面中，差分延迟单元710包括彼此磁耦接和电耦接的两个相同差分线。可通过使用一个或多个开关(例如CMOS开关)重新路由差分信号路径来对耦接强度进行数字编程。该配置有利地导致ATL的每单位长度的电感和电容两者的同时变化以改变延迟单元710的延迟，同时在所有相位设置中保持恒定(或基本上恒定)的特性阻抗和恒定(或基本上恒定)的插入损耗。此外，由来自开关的电荷注入产生的不想要的短时脉冲干扰在差分输出处表现为共模，并且因此有利地被拒绝(参见图12)。在示例性方面中，粗相移器布置和细相移器布置两者与辅助传输线(例如，如图4所示)进行延迟匹配，该辅助传输线用于对数字相移代码重定时以实现小于20ps的稳定时间。
参考图8和图9，在示例性方面中，延迟单元710包括四个信号线(线1-4)810、815、820、825，开关S1-S8，以及电容器，该电容器在一种操作状态(例如，高)下将正线耦接到相应负线(例如，将线1耦接到线3并将线2耦接到线4)，而在另一种操作状态(例如，低)下将正线耦接到正线并将负线耦接到负线。
转到图8，在示例性方面中，延迟单元710的差分输入从左侧进入并连接到开关S1-S8中的一者或多者。在操作中，开关S1-S8被配置为调整正线相对于负线的位置以使边界705朝向左或右移动(在图7A至图7C中)，从而改变相位调制器700的延迟。在示例性方面中，当开关S1-S4接通(即闭合)且开关S5-S8断开(打开)时，差分信号以相同配置直接通过延迟单元710连接(或以其他方式耦接)。另选地，当开关S5-S8接通(闭合)且开关S1-S4断开(打开)时，导线配置改变为另一延迟状态，这在延迟状态之间调整边界705。
如图9所示，在高延迟状态下，线1和线2(810,815)具有正极性并且线3和线4(820,825)具有负极性。在该布置中，由于线之间的正相互耦接，电感增加。另选地，在低延迟状态下，线1和线3(810,820)具有正极性，而线2和线4具有负极性。在该配置中，当具有负极性的返回电流更靠近对应的正极性信号线时，生成更少的磁通和电感。
在示例性方面中，继续参考图9，电容器C在高延迟操作状态下跨线差分地连接(电容器将正线耦接到相应负线)，并且在低延迟操作状态下以共模连接(电容器将正线耦接在一起并且将负线耦接在一起)。例如，在高延迟操作状态下，正线1(810)经由一个或多个电容器耦接到负线3(820)，并且正线2(815)经由一个或多个电容器耦接到负线4(825)。在低延迟操作状态下，正线1(810)经由一个或多个电容器耦接到正线3(820)，并且负线2(815)经由一个或多个电容器耦接到负线4(825)。这些配置有利地规定，线的电容可能以无损耗方式自动改变，而无需使用存在于单端传输线中的串联开关来在这些延迟状态之间保持恒定特性阻抗。此外，实现了该线的跨相移代码的恒定特性阻抗。
在示例性方面中，开关S1-S8被配置为能够在高操作状态和低操作状态之间进行数字编程。有利的是，开关的寄生电容总是加载在线上，并且电容器不实现寄生谐振行为。因此，与单端传输线相比，延迟单元710在给定区域中实现更高的相位变化。
在示例性方面中，插入损耗是串联开关的数量(例如，级联中的延迟单元的数量)的函数。因此，在示例性方面中，为了使插入损耗最小化，相位调制器700可用于实现粗相移，而细相位分辨率可通过将相位调制器700与基于单端传输线的相移器级联来实现。另外，接通的开关的数量在高延迟状态和低延迟状态之间是恒定的(例如，4个开关)，从而导致在整个相移范围中的恒定插入损耗。这对于减小调制信号的相位调制到振幅调制失真是期望的。
如图12所示，在相位转变期间产生的短时脉冲干扰对于差分线看起来是公共的并且看起来为共模，并且因此短时脉冲干扰被拒绝。另一优点是相位调制器700对来自附近信号线和电路的外部噪声不敏感，同时针对PVT变化是稳健的。另外，快速稳定时间通过具有延迟数字代码的辅助传输线配置来实现以更新每个延迟单元中的延迟状态，如在图4所示的方面中。
在图10至图13B中示出了另外的优点和性能特性。例如，如图10所示，示出了模拟输入匹配(S11)、插入损耗(S21)和跨相移代码的相移。在该示例中，实现了9dB的恒定插入损耗，并且在整个相移范围内保持恒定特性阻抗。另外，与单端相移器相比，相位调制器700占据三分之一的面积，同时提供180度相移范围。
图11A至图11B示出了相位调制器700对于0度至180度相移的瞬态行为。如图所示，相位变化在小于72GHz载波频率的波形的1个周期(即<20ps)内发生。在这些曲线图中，180度参考载波由线1105示出，0度参考载波由线1110示出，并且调制载波由线1115示出。
同样，由于相位调制器700的差分性质，由开关产生的短时脉冲干扰以共模出现并且可忽略不计，如图12所示。
在图13A至图13B中示出了相位调制器700的性能。图13A示出了以2GS/s符号率(和6x过采样率)重建的16QAM信号的星座图，而图13B示出了WiGig(IEEE 802.11ad)的光谱掩模。在该示例中，相位调制器在满足WiGig(IEEE 802.11ad)的光谱掩模时表现出优于-31dB和2.7％EVM而无需任何PVT校准。
图14示出根据本公开的示例性方面的相位调制方法的流程图1400。继续参考图1至图13B来描述该流程图1400。这些方法的操作不限于以下描述的顺序，并且可以不同的顺序执行各种操作。此外，这些方法的两个或更多个操作可以彼此同时执行。在示例性方面，移动设备400被配置为执行流程图1400的方法。
流程图1400的方法开始于操作1405，其中基于第一延迟值来延迟时钟信号以生成第一延迟时钟信号。例如，延迟单元415.1延迟时钟信号以生成用于启用触发器420.1的启用信号。
在操作1405之后，流程图1400转到操作1410，其中基于第一延迟时钟信号来延迟载波信号以生成第一延迟载波信号。例如，延迟单元410.1响应于启用信号，基于由触发器420.1传递的数字位值(b1)来延迟载波信号。
在操作1410之后，流程图1400转到操作1415，其中基于第二延迟值延迟第一延迟时钟信号以生成第二延迟时钟信号。例如，延迟单元415.2延迟由延迟单元415.1延迟的延迟时钟信号以生成用于启用触发器420.2的启用信号。
在操作1415之后，流程图1400转到操作1420，其中基于第二延迟时钟信号延迟第一延迟载波信号以生成第二延迟载波信号。例如，延迟单元410.2响应于由延迟单元415.2生成的启用信号，基于由触发器420.2传递的数字位值(b2)来延迟由延迟单元410.1延迟的延迟载波信号。在该示例中，由延迟单元415.2生成启用信号延迟了累积延迟(例如，由延迟单元415.1引起的延迟+由延迟单元415.2引起的延迟)。
图15示出根据本公开的示例性方面的相位调制方法的流程图1500。继续参考图1至图13B来描述该流程图1500。这些方法的操作不限于以下描述的顺序，并且可以不同的顺序执行各种操作。此外，这些方法的两个或更多个操作可以彼此同时执行。在示例性方面，移动设备400被配置为执行流程图1500的方法。
流程图1500的方法开始于操作1505，其中基于延迟单元序列的相应延迟单元来递增地调整(例如，增加)延迟值。例如，延迟单元415.1至415.K延迟时钟信号。因为延迟单元415.1至415.K串联连接，所以时钟信号的延迟由每个后续延迟单元415递增地增加。例如，时钟信号通过增加的延迟而延迟，该增加的延迟在每个延迟单元415处增加t0。
在操作1505之后，流程图1500转到操作1510，其中基于递增调整的延迟值顺序地生成相应启用信号。例如，递增增加的延迟时钟信号生成相应触发器420.1至420.K的相应启用信号。在该示例中，在时间t0、2t0、…、Kt0生成延迟电路430.1、430.2、…、430.K处的启用信号。
在操作1510之后，流程图1500转到操作1515，其中基于相应启用信号使载波信号在延迟单元处顺序地延迟相应延迟值。例如，相应启用信号控制相应触发器420.1至420.K以传递其相应位b1、b2、…、bK。然后位调整延迟单元410.1至410.K以延迟信号载波。因为触发器420.1至420.K基于顺序生成的启用信号顺序地传递其相应位b1、b2、…、bK，所以载波信号在时间t0、2t0、…、Kt0由相应延迟单元410.1、410.2、…、410.K延迟。也就是说，载波信号不是由相应延迟电路430同时延迟，而是顺序延迟。
实施例
实施例1是一种相位调制方法，包括：基于时钟信号顺序地生成启用信号以生成启用信号序列；以及基于该启用信号序列和数字位值使信号延迟从延迟单元生成的延迟值。
实施例2是根据实施例1所述的主题，其中该启用信号序列的该启用信号和该数字位值分别对应于该延迟单元。
实施例3是根据实施例1至2中任一项所述的主题，其中该顺序地生成该启用信号包括基于递增调整的延迟值在该延迟单元处延迟该时钟信号。
实施例4是根据实施例3所述的主题，其中该递增调整的延迟值在该延迟单元中的每一者处递增地增加。
实施例5是根据实施例4所述的主题，其中该延迟单元被顺序地布置以形成延迟单元序列。
实施例6是根据实施例5所述的主题，其中该启用信号序列分别对应于该延迟单元序列。
实施例7是根据实施例1至6中任一项所述的主题，其中延迟单元被顺序地布置以形成分别生成该延迟值的延迟单元序列，其中该延迟值在该延迟单元序列中的每个延迟单元处递增地增加。
实施例8是根据实施例7所述的主题，其中该延迟单元序列形成人工传输线。
实施例9是一种相位调制器，包括：第一延迟电路，该第一延迟电路被配置为：基于第一延迟值延迟时钟信号以生成第一延迟时钟信号；以及基于该第一延迟时钟信号延迟载波信号以生成第一延迟载波信号；以及第二延迟电路，该第二延迟电路被配置为：基于第二延迟值延迟该第一延迟时钟信号以生成第二延迟时钟信号；以及基于该第二延迟时钟信号延迟该第一延迟载波信号以生成第二延迟载波信号。
实施例10是根据实施例9所述的主题，其中该第二延迟载波信号延迟该第一延迟值和该第二延迟值的总和。
实施例11是根据实施例9至10中任一项所述的主题，其中该第一延迟值和该第二延迟值相等。
实施例12是根据实施例9至11中任一项所述的主题，其中该第一延迟电路包括：第一延迟单元，该第一延迟单元被配置为延迟该时钟信号以生成该第一延迟时钟信号；第一存储器，所述第一存储器被配置为基于所述第一延迟时钟信号提供第一位值；以及第二延迟单元，该第二延迟单元被配置为基于该第一位值来延迟该载波信号。
实施例13是根据实施例12所述的主题，其中该第一存储器是被配置为基于该第一延迟时钟信号传递该第一位值的触发器。
实施例14是根据实施例9至13中任一项所述的主题，其中该第二延迟电路包括：第三延迟单元，该第三延迟单元被配置为延迟该第一延迟时钟信号以生成该第二延迟时钟信号；第二存储器，所述第二存储器被配置为基于所述第二延迟时钟信号提供第二位值；以及第四延迟单元，该第四延迟单元被配置为基于该第二位值延迟该第一延迟载波信号。
实施例15是根据实施例14所述的主题，其中该第二存储器是被配置为基于该第二延迟时钟信号传递该第二位值的触发器。
实施例16是根据实施例9至15中任一项所述的主题，其中该第一延迟电路和该第二延迟电路形成人工传输线。
实施例17是一种无线通信设备，包括根据实施例9至16所述的相位调制器。
实施例18是一种延迟电路，包括：第一延迟单元，该第一延迟单元被配置为延迟时钟信号以生成延迟时钟信号；存储器，所述存储器被配置为基于所述延迟时钟信号提供位值；以及第二延迟单元，该第二延迟单元被配置为基于该延迟信号来延迟信号。
实施例19是根据实施例18所述的主题，其中该存储器是被配置为基于该延迟时钟信号传递该位值的触发器，其中该延迟时钟信号被配置为该触发器的启用信号。
实施例20是一种相位调制器，包括根据实施例18至19中任一项所述的延迟电路。
实施例21是一种相位调制器，包括根据实施例18至19中任一项所述的两个或更多个延迟电路。
实施例22是根据实施例21所述的相位调制器，其中该两个或更多个延迟电路被配置为协同且顺序地延迟该信号。
实施例23是根据实施例21至22中任一项所述的主题，其中该两个或更多个延迟电路被配置为人工传输线。
实施例24是根据实施例18至20中任一项所述的主题，其中该延迟电路被配置为人工传输线。
实施例25是一种相位调制器，包括：第一延迟装置，该第一延迟装置用于：基于第一延迟值延迟时钟信号以生成第一延迟时钟信号；以及基于该第一延迟时钟信号延迟载波信号以生成第一延迟载波信号；以及第二延迟装置，该第二延迟装置用于：基于第二延迟值延迟该第一延迟时钟信号以生成第二延迟时钟信号；以及基于该第二延迟时钟信号延迟该第一延迟载波信号以生成第二延迟载波信号。
实施例26是根据实施例25所述的主题，其中该第二延迟载波信号延迟该第一延迟值和该第二延迟值的总和。
实施例27是根据实施例25至26中任一项所述的主题，其中该第一延迟值和该第二延迟值相等。
实施例28是根据实施例25至27中任一项所述的主题，其中该第一延迟装置包括：第一延迟单元，该第一延迟单元被配置为延迟该时钟信号以生成该第一延迟时钟信号；第一存储器，所述第一存储器被配置为基于所述第一延迟时钟信号提供第一位值；以及第二延迟单元，该第二延迟单元被配置为基于该第一位值来延迟该载波信号。
实施例29是根据实施例28所述的主题，其中该第一存储器是被配置为基于该第一延迟时钟信号传递该第一位值的触发器。
实施例30是根据实施例25至29中任一项所述的主题，其中该第二延迟装置包括：第三延迟单元，该第三延迟单元被配置为延迟该第一延迟时钟信号以生成该第二延迟时钟信号；第二存储器，所述第二存储器被配置为基于所述第二延迟时钟信号提供第二位值；以及第四延迟单元，该第四延迟单元被配置为基于该第二位值延迟该第一延迟载波信号。
实施例31是根据实施例30所述的主题，其中该第二存储器是被配置为基于该第二延迟时钟信号传递该第二位值的触发器。
实施例32是根据实施例25至31中任一项所述的主题，其中该第一延迟装置和该第二延迟装置形成人工传输线。
实施例33是一种无线通信设备，包括根据实施例25至32所述的相位调制器。
实施例34是一种延迟电路，包括：第一延迟装置，该第一延迟装置用于延迟时钟信号以生成延迟时钟信号；存储装置，该存储装置用于基于该延迟时钟信号来提供位值；以及第二延迟装置，该第二延迟装置用于基于该延迟信号来延迟信号。
实施例35是根据实施例34所述的主题，其中该存储装置是被配置为基于该延迟时钟信号传递该位值的触发器，其中该延迟时钟信号被配置为该触发器的启用信号。
实施例36是一种相位调制器，包括根据实施例34至35中任一项所述的延迟电路。
实施例37是一种相位调制器，包括根据实施例34至35中任一项所述的两个或更多个延迟电路。
实施例38是根据实施例37所述的相位调制器，其中该两个或更多个延迟电路被配置为协同且顺序地延迟该信号。
实施例39是根据实施例37至38中任一项所述的主题，其中该两个或更多个延迟电路被配置为人工传输线。
实施例40是根据实施例34至36中任一项所述的主题，其中该延迟电路被配置为人工传输线。
实施例41是一种包括程序指令的计算机可读介质，该程序指令在被执行时，使处理器执行根据实施例1至8中任一项所述的方法。
实施例42是一种基本上如所示和所述的装置。
实施例43是一种基本上如所示和所述的方法。
结论
对特定方面的前述说明将完全地展现本公开的一般性质，使得他人在不需要过度实验和不脱离本公开一般概念的情况下，能够通过运用本领域技术范围内的知识容易地对此类特定方面的各种应用进行修改和/或调整。因此，基于本文呈现的教导和指导，此类调整和修改旨在处于本文所公开方面的等同物的含义和范围之内。应当理解，本文中的措辞或术语是出于说明的目的，而不是为了进行限制，所以本说明书的术语或措辞将由技术人员按照所述教导和指导进行解释。
在说明书中提到“一个方面”、“方面”、“示例性方案”等表示所述的方面可包括特定的特征部、结构或特征，但未必每个方面都包括该特定特征部、结构或特征。此外，此类措辞用语不必是指相同的方面。另外，在结合一方面描述特定特征部、结构或特征时，认为结合明确或未明确描述的其他方面实现此类特征部、结构或特征在本领域技术人员的知识范围内。
本文所述的示例性方面是出于示例性目的而提供的，并且不是限制性的。其他示例性方面是可能的，并且可对示例性方面进行修改。因此，本说明书并非旨在限制本公开。相反，本公开的范围仅根据以下权利要求及其等同形式来定义。
各方面可在硬件(例如，电路)、固件、软件或它们的任何组合中实现。各方面也可被实现为存储在机器可读介质上的指令，这些指令可由一个或多个处理器读取和执行。机器可读介质可包括以机器(例如，计算设备)可读形式存储或发送信息的任何机构。例如，机器可读介质可包括只读存储器(ROM)；随机存取存储器(RAM)；磁盘存储介质；光学存储介质；闪存设备；电、光学、声学或其他形式的传播信号(例如，载波、红外信号、数字信号等)以及其他。此外，固件、软件、例程、指令在本文中可被描述为执行某些动作。然而，应当理解，此类说明仅仅是为了方便，并且此类动作实际上是由执行固件、软件、例程、指令等的计算设备、处理器、控制器或其他设备引起的。此外，具体实施变体中的任一个都可以由通用计算机执行。
出于本讨论的目的，术语“处理器电路”应被理解为电路、处理器、逻辑件或它们的组合。例如，电路包括模拟电路、数字电路、状态机逻辑件、其他结构电子硬件或它们的组合。处理器包括微处理器、数字信号处理器(DSP)、中央处理单元(CPU)、专用指令集处理器(ASIP)、图形和/或图像处理器、多核处理器或其他硬件处理器。根据本文所述的方面，可以利用指令对处理器进行“硬编码”以执行对应的功能。另选地，处理器可访问内部存储器和/或外部存储器以检索存储在存储器中的指令，这些指令在由处理器执行时，执行与处理器相关联的对应功能和/或与其中包括处理器的部件的操作相关的一个或多个功能和/或操作。
在本文所述的一个或多个示例性方面，处理器电路可包括存储数据和/或指令的存储器。存储器可以是任何已知的易失性和/或非易失性存储器，包括例如只读存储器(ROM)、随机存取存储器(RAM)、闪存存储器、磁存储介质、光盘、可擦除可编程只读存储器(EPROM)和可编程只读存储器(PROM)。存储器可以是不可移动的、可移动的，或两者的组合。
基于本文的教导内容，对于本领域普通技术人员而言将显而易见的是，示例性方面不限于利用毫米波(mmWave)频谱(例如24GHz-300GHz)的通信协议，诸如在60GHz操作的WiGig(IEEE 802.11ad和/或IEEE 802.11ay)和/或使用例如28GHz频谱的一种或多种5G协议。示例性方面可以应用于其他无线通信协议/标准(例如，LTE或其他蜂窝协议、其他IEEE802.11协议等)，如相关领域的普通技术人员将会理解的那样。
Claims (20)
1.一种相位调制方法，所述相位调制方法包括：
基于时钟信号顺序地生成启用信号以生成启用信号序列；以及
基于所述启用信号序列和数字位值使信号延迟从延迟单元生成的延迟值。
2.根据权利要求1所述的方法，其中所述启用信号序列的所述启用信号和所述数字位值分别对应于所述延迟单元。
3.根据权利要求1所述的方法，其中所述顺序地生成所述启用信号包括基于递增调整的延迟值在所述延迟单元处延迟所述时钟信号。
4.根据权利要求3所述的方法，其中所述递增调整的延迟值在所述延迟单元中的每个延迟单元处递增地增加。
5.根据权利要求4所述的方法，其中所述延迟单元被顺序地布置以形成延迟单元序列。
6.根据权利要求5所述的方法，其中所述启用信号序列分别对应于所述延迟单元序列。
7.根据权利要求1所述的方法，其中延迟单元被顺序地布置以形成分别生成所述延迟值的延迟单元序列，其中所述延迟值在所述延迟单元序列中的每个延迟单元处递增地增加。
8.根据权利要求7所述的方法，其中所述延迟单元序列形成人工传输线。
9.一种相位调制器，所述相位调制器包括：
第一延迟电路，所述第一延迟电路被配置为：
基于第一延迟值延迟时钟信号以生成第一延迟时钟信号；以及
基于所述第一延迟时钟信号延迟载波信号以生成第一延迟载波信号；和
第二延迟电路，所述第二延迟电路被配置为：
基于第二延迟值延迟所述第一延迟时钟信号以生成第二延迟时钟信号；以及
基于所述第二延迟时钟信号延迟所述第一延迟载波信号以生成第二延迟载波信号。
10.根据权利要求9所述的相位调制器，其中所述第二延迟载波信号延迟所述第一延迟值和所述第二延迟值的总和。
11.根据权利要求9所述的相位调制器，其中所述第一延迟值和所述第二延迟值相等。
12.根据权利要求9所述的相位调制器，其中所述第一延迟电路包括：
第一延迟单元，所述第一延迟单元被配置为延迟所述时钟信号以生成所述第一延迟时钟信号；
第一存储器，所述第一存储器被配置为基于所述第一延迟时钟信号提供第一位值；和
第二延迟单元，所述第二延迟单元被配置为基于所述第一位值来延迟所述载波信号。
13.根据权利要求12所述的相位调制器，其中所述第一存储器是被配置为基于所述第一延迟时钟信号传递所述第一位值的触发器。
14.根据权利要求9所述的相位调制器，其中所述第二延迟电路包括：
第三延迟单元，所述第三延迟单元被配置为延迟所述第一延迟时钟信号以生成所述第二延迟时钟信号；
第二存储器，所述第二存储器被配置为基于所述第二延迟时钟信号提供第二位值；和
第四延迟单元，所述第四延迟单元被配置为基于所述第二位值延迟所述第一延迟载波信号。
15.根据权利要求14所述的相位调制器，其中所述第二存储器是被配置为基于所述第二延迟时钟信号传递所述第二位值的触发器。
16.根据权利要求9所述的相位调制器，其中所述第一延迟电路和所述第二延迟电路形成人工传输线。
17.一种无线通信设备，所述无线通信设备包括根据权利要求9所述的相位调制器。
18.一种延迟电路，所述延迟电路包括：
第一延迟单元，所述第一延迟单元被配置为延迟时钟信号以生成延迟时钟信号；
存储器，所述存储器被配置为基于所述延迟时钟信号提供位值；和
第二延迟单元，所述第二延迟单元被配置为基于所述延迟信号来延迟信号。
19.根据权利要求18所述的延迟电路，其中所述存储器是被配置为基于所述延迟时钟信号传递所述位值的触发器，其中所述延迟时钟信号被配置为所述触发器的启用信号。
20.一种包括程序指令的计算机可读介质，所述程序指令在被执行时，使处理器执行根据权利要求1所述的方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/025,148 | 2018-07-02 | ||
| US16/025,148 US10594309B2 (en) | 2018-07-02 | 2018-07-02 | Phase modulation systems and methods |
| PCT/US2019/026977 WO2020009735A1 (en) | 2018-07-02 | 2019-04-11 | Phase modulation systems and methods |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112703556A true CN112703556A (zh) | 2021-04-23 |
Family
ID=69055490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980044689.9A Pending CN112703556A (zh) | 2018-07-02 | 2019-04-11 | 相位调制系统和方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10594309B2 (zh) |
| CN (1) | CN112703556A (zh) |
| WO (1) | WO2020009735A1 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112018007990T5 (de) * | 2018-09-19 | 2021-06-02 | Intel Corporation | Digitaler mm-wellen-sender mit ultrahoher datenrate und energieeffizienter spektralfilterung |
| US10666306B1 (en) * | 2018-11-14 | 2020-05-26 | Board Of Trustees Of Michigan State University | Phase linearity enhancement techniques for digital wireless transmitters and digital power amplifiers |
| US11424770B2 (en) | 2020-02-13 | 2022-08-23 | Board Of Trustees Of Michigan State University | Linearization techniques for wireless digital transmitters |
| US11809989B2 (en) | 2020-07-02 | 2023-11-07 | Nvidia Corporation | Preventing glitch propagation |
| US11070205B1 (en) * | 2020-07-02 | 2021-07-20 | Nvidia Corporation | Glitch-free multiplexer |
| DE102022211321A1 (de) | 2022-10-25 | 2024-04-25 | Infineon Technologies Ag | Integrierte hochfrequenzschaltung und verfahren zum einstellen einer phase in einem hochfrequenzkanal |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6166990A (en) * | 1998-11-26 | 2000-12-26 | Mitsubishi Denki Kabushiki Kaisha | Clock reproduction circuit that can reproduce internal clock signal correctly in synchronization with external clock signal |
| CN1599246A (zh) * | 2003-09-08 | 2005-03-23 | 三星电子株式会社 | 扩频时钟发生器 |
| CA2460298A1 (en) * | 2003-11-28 | 2005-05-28 | Vcom Inc. | Modulation using discrete amplitude adjustment and dual digital delay lines |
| CN1801625A (zh) * | 2004-11-08 | 2006-07-12 | 三星电子株式会社 | 延时锁定环路及具有该延时锁定环路的半导体存储器 |
| CN1904996A (zh) * | 2006-08-02 | 2007-01-31 | 友达光电股份有限公司 | 一种可产生延迟驱动信号的驱动电路 |
| CN101032075A (zh) * | 2004-09-30 | 2007-09-05 | 摩托罗拉公司 | 用于频率合成的方法和设备 |
| US20080169855A1 (en) * | 2006-06-21 | 2008-07-17 | Shin Won-Hwa | Apparatus and method for correcting duty cycle of clock signal |
| KR20120054319A (ko) * | 2010-11-19 | 2012-05-30 | 홍익대학교 산학협력단 | 위상보간기를 구비한 확산된 스펙트럼 클럭신호 발생장치 및 이를 이용한 확산된 스펙트럼 클럭신호 발생방법 |
| US20130033946A1 (en) * | 2011-08-05 | 2013-02-07 | Rambus Inc. | Frequency-agile strobe window generation |
| EP2620834A1 (en) * | 2012-01-26 | 2013-07-31 | ST-Ericsson SA | Modulated clock synchroniser |
| CN105610432A (zh) * | 2014-11-17 | 2016-05-25 | 英特尔德国有限责任公司 | 低功率双极型360度时间数字转换器 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE1010858A4 (fr) * | 1997-01-16 | 1999-02-02 | Medicorp R & D Benelux Sa | Endoprothese luminale pour ramification. |
| US6359946B1 (en) * | 1998-09-23 | 2002-03-19 | National Instruments Corp. | Clock synchronization for asynchronous data transmission |
| US6436039B1 (en) * | 1999-09-14 | 2002-08-20 | Ecton, Inc. | Medicial diagnostic ultrasound system and method |
| US6920540B2 (en) * | 2001-10-22 | 2005-07-19 | Rambus Inc. | Timing calibration apparatus and method for a memory device signaling system |
| US7088398B1 (en) * | 2001-12-24 | 2006-08-08 | Silicon Image, Inc. | Method and apparatus for regenerating a clock for auxiliary data transmitted over a serial link with video data |
| US8254435B2 (en) * | 2008-08-28 | 2012-08-28 | Advantest Corporation | Modulation method and modulator using pulse edge shift |
| US8994573B2 (en) * | 2013-03-15 | 2015-03-31 | Intel Mobile Communications GmbH | Digital-to-time converter and calibration of digital-to-time converter |
| US9337874B1 (en) * | 2014-12-18 | 2016-05-10 | Intel IP Corporation | High-speed digital signal processing systems |
| US10033519B2 (en) * | 2016-11-10 | 2018-07-24 | Qualcomm Incorporated | C-PHY half-rate clock and data recovery adaptive edge tracking |
-
2018
- 2018-07-02 US US16/025,148 patent/US10594309B2/en active Active
-
2019
- 2019-04-11 WO PCT/US2019/026977 patent/WO2020009735A1/en active Application Filing
- 2019-04-11 CN CN201980044689.9A patent/CN112703556A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6166990A (en) * | 1998-11-26 | 2000-12-26 | Mitsubishi Denki Kabushiki Kaisha | Clock reproduction circuit that can reproduce internal clock signal correctly in synchronization with external clock signal |
| CN1599246A (zh) * | 2003-09-08 | 2005-03-23 | 三星电子株式会社 | 扩频时钟发生器 |
| CA2460298A1 (en) * | 2003-11-28 | 2005-05-28 | Vcom Inc. | Modulation using discrete amplitude adjustment and dual digital delay lines |
| CN101032075A (zh) * | 2004-09-30 | 2007-09-05 | 摩托罗拉公司 | 用于频率合成的方法和设备 |
| CN1801625A (zh) * | 2004-11-08 | 2006-07-12 | 三星电子株式会社 | 延时锁定环路及具有该延时锁定环路的半导体存储器 |
| US20080169855A1 (en) * | 2006-06-21 | 2008-07-17 | Shin Won-Hwa | Apparatus and method for correcting duty cycle of clock signal |
| CN1904996A (zh) * | 2006-08-02 | 2007-01-31 | 友达光电股份有限公司 | 一种可产生延迟驱动信号的驱动电路 |
| KR20120054319A (ko) * | 2010-11-19 | 2012-05-30 | 홍익대학교 산학협력단 | 위상보간기를 구비한 확산된 스펙트럼 클럭신호 발생장치 및 이를 이용한 확산된 스펙트럼 클럭신호 발생방법 |
| US20130033946A1 (en) * | 2011-08-05 | 2013-02-07 | Rambus Inc. | Frequency-agile strobe window generation |
| EP2620834A1 (en) * | 2012-01-26 | 2013-07-31 | ST-Ericsson SA | Modulated clock synchroniser |
| CN105610432A (zh) * | 2014-11-17 | 2016-05-25 | 英特尔德国有限责任公司 | 低功率双极型360度时间数字转换器 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020009735A1 (en) | 2020-01-09 |
| US10594309B2 (en) | 2020-03-17 |
| US20200007116A1 (en) | 2020-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10594309B2 (en) | Phase modulation systems and methods | |
| CN104378112A (zh) | 用于生成相位调制信号的数字时间转换器和方法 | |
| US8860513B1 (en) | Injection-locked oscillator apparatus and method | |
| CN110999140B (zh) | 用于在采用时分双工方案的无线通信系统中采样信号的装置和方法 | |
| US9800249B2 (en) | Current steering phase control for CML circuits | |
| US10886878B2 (en) | Modulation circuitry with N.5 division | |
| US11782475B2 (en) | Multi-phase signal generation | |
| WO2022193236A1 (zh) | 移相器、相控阵、电子设备和终端设备 | |
| US11126215B2 (en) | Clock signal polarity controlling circuit | |
| WO2020139437A1 (en) | Digital to analog converter linearization system | |
| US10897275B2 (en) | Polar modulation systems and methods | |
| US10601437B1 (en) | CDAC (capacitive DAC (digital-to-analog converter)) unit cell for multiphase RFDAC (radio frequency DAC) | |
| WO2020068267A1 (en) | Signal imbalance detection systems and methods | |
| US12124289B2 (en) | Multi-phase signal generation | |
| US10516563B2 (en) | Apparatus and a method for generating a radio frequency signal | |
| US11949769B2 (en) | Accurate sign change for radio frequency transmitters | |
| US10044322B2 (en) | Radio frequency signal synthesizer circuit and method for generating a radio frequency signal | |
| EP3353976B1 (en) | An apparatus and a method for approximating a first signal using a second signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |