CN107210747B - 子采样锁相环 - Google Patents

子采样锁相环 Download PDF

Info

Publication number
CN107210747B
CN107210747B CN201580074786.4A CN201580074786A CN107210747B CN 107210747 B CN107210747 B CN 107210747B CN 201580074786 A CN201580074786 A CN 201580074786A CN 107210747 B CN107210747 B CN 107210747B
Authority
CN
China
Prior art keywords
signal
sampler
interpolator
sub
locked loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580074786.4A
Other languages
English (en)
Other versions
CN107210747A (zh
Inventor
安德鲁斯·雅各布松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202010313726.6A priority Critical patent/CN111541445B/zh
Publication of CN107210747A publication Critical patent/CN107210747A/zh
Application granted granted Critical
Publication of CN107210747B publication Critical patent/CN107210747B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明描述一种子采样锁相环(100)，所述子采样锁相环包括数字‑时间转换器(102)、采样器模块(104)、内插器(106)和压控振荡器(108)。所述数字‑时间转换器(102)用于提供第一时间点t1处的第一延迟信号SDLY1以及第二时间点t2处的第二延迟信号SDLY2。所述采样器模块(104)用于提供所述第一时间点t1处的振荡器输出信号SOUT的第一样本S1以及所述第二时间点t2处的所述振荡器输出信号SOUT的第二样本S2。所述内插器(106)用于通过内插所述第一样本S1和所述第二样本S2来提供采样器信号SSAMPL。所述压控振荡器(108)用于基于所述采样器信号SSAMPL控制所述振荡器输出信号SOUT。

Description

子采样锁相环
技术领域
本发明涉及一种子采样锁相环。此外，本发明还涉及一种对应方法和一种计算机程序。
背景技术
锁相环(phase-locked loop，PLL)是射频(radio frequency，RF)和毫米波(millimetre-wave，MW)无线发射机以及测试仪器和时钟产生器中的重要部件。PLL产生频率是基准频率N倍的信号。PLL的一个重要品质因数是在相位噪声和伪内容中定量的频谱纯度。在过去几十年内已呈现若干PLL架构。关于相位噪声最佳执行PLL中的一个是子采样PLL。
子采样PLL(sub-sampling PLL，SS-PLL)是反馈系统，具有周期为T的输入参考时钟、采样器、前向环路功能和压控振荡器(voltage controlled oscillator，VCO)。假设想要的频率是基准频率的整数N倍，即，每第N个VCO过零点将与正基准边一致。在每一倍基准周期T处，VCO的正弦输出应过零。VCO频率中的小误差引导电压误差。通过采样器捕获此误差电压。
采样器的输出通常用于控制由两个电流源组成的电荷泵，一个电流源具有固定电流并且一个电流源具有可以调制的电流。电流源在短脉冲期间同时连接到输出端。电荷泵的输出电流通常集成且由环路滤波器进行滤波，并且随后控制VCO的输出频率。
如果VCO的输出频率偏低，采样器将在较低电压下在其循环中对早期的VCO正弦波进行采样。这样会增加电荷泵的净输出电流。低通滤波器(Low Pass Filter，)LPF输出电压增加并且VCO频率增加。如果VCO频率过高，发生相反的情况。此反馈环路将VCO频率保持在所需的基准频率倍数处。
由于采样器可以捕获任何VCO边缘，所以子采样PLL具有小的锁定范围。为了避免此情况，典型的SS-PLL具有额外的粗锁环。SS-PLL环附有从常规解决方案已知的并行传统PLL环。
上述SS-PLL限于整数N操作。可以通过在参考输入路径中引入可控制数字-时间转换器(digital-to-time converter，DTC)来实施分数N子采样PLL(fractional-N sub-sampling PLL，SSF-PLL)。SSF-PLL隐含的原理是延迟正基准边，使得所述正基准边与VCO输出的(理想)过零点一致。当所述延迟是多于一个VCO周期时，替代地对前一个VCO过零点进行采样。这样会引起参考时钟的锯齿形延迟。
DTC的延迟设定在tD的倍数中。在大多数情况下，理想的VCO过零点将不与此延迟一致。这样会在采样后的电压上引起所谓的量化误差。采样后的电压将过低或过高。
DTC的受限分辨率在采样器的输出端处引入电压误差。这将引入PLL输出的频谱降级。归因于DTC延迟的确定性斜坡状形状，降级将主要呈杂散音的形式。因此，增加分辨率是最重要的。
发明内容
本发明的目标在于提供一种缓解或解决常规解决方案的缺点和问题的解决方案。
本发明的另一目标在于提供一种子采样锁相环，通过所述子采样锁相环至少减少数字-时间转换器的受限分辨率的问题。
在本说明书和对应权利要求书中的“或”应被理解为涵盖“和”以及“或”的数学或，而不是理解为XOR(异或)。
通过独立权利要求的主题满足以上目标。在从属权利要求中可以发现本发明的其它有利的实施形式。
根据本发明的第一方面，通过子采样锁相环实现上述以及其它目标，所述子采样锁相环包括数字-时间转换器、采样器模块、内插器和压控振荡器。数字-时间转换器用于提供第一时间点t1处的第一延迟信号SDLY1以及第二时间点t2处的第二延迟信号SDLY2，其中第一时间点t1在振荡器输出信号SOUT的第一理想采样时刻之前，并且第二时间点t2在振荡器输出信号SOUT的第二理想采样时刻之后。采样器模块用于提供基于第一延迟信号SDLY1的在第一时间点t1处的振荡器输出信号SOUT的第一样本S1以及基于第二延迟信号SDLY2的在第二时间点t2处的振荡器输出信号SOUT的第二样本S2。内插器用于通过内插第一样本S1和第二样本S2来提供采样器信号SSAMPL。压控振荡器用于基于采样器信号SSAMPL控制振荡器输出信号SOUT。
由于不同实施方案相关的原因，难以根据现有技术增加子采样锁相环中的数字-时间转换器DTC的分辨率。所提出的本发明的目标是减小受限DTC分辨率的影响。
通过根据本发明的第一方面的子采样锁相环的特征实现的效果可以与通过增加DTC的分辨率实现的效果相比较。然而，与增加DTC的分辨率相比，所述子采样锁相环更易于实现对电路级的上述影响。使用所提出概念的结果是增加具有较低相位噪声和杂散音SSF-PLL的频谱纯度。因此，本发明的实施例的主要优点是本发明的实施例以更易于实施的方式提供所述结果，即，代替在理想采样时刻处采样，通过第一样本与第二样本之间的内插计算理想采样时刻处的样本。因此，不必提高DTC的分辨率来实现更佳采样。
第一理想采样时刻可以与第二理想采样时刻相同。然而，当前第二理想采样时刻也可以不同于第一理想采样时刻。可以通过本领域技术人员本身已知的多种不同方式提供内插器。
在根据第一方面的子采样锁相环的第一可能实施形式中，数字-时间转换器进一步用于接收参考信号SREF和控制信号，其中所述控制信号界定振荡器输出信号SOUT的所需频率与参考信号SREF的频率之间的因数。数字-时间转换器进一步用于产生界定采样的可能时间点的转换器信号SC并且基于转换器信号SC、参考信号SREF和控制信号提供第一延迟信号SDLY1和第二延迟信号SDLY2。
此第一可能实施形式的优点在于参考信号SREF和控制信号可以来自外部源。这使得子采样锁相环具有更多功能。
在根据第一方面的第一实施形式的子采样锁相环的第二可能实施形式中，数字-时间转换器进一步用于基于控制信号和参考信号SREF确定第一理想采样时刻和第二理想采样时刻。
此第二可能实施形式的优点在于与将通过另一方式确定理想采样时刻的情况相比子采样锁相环变得更易实施。
在根据第一方面的第一或第二可能实施形式中的任一个或根据子采样锁相环本身的子采样锁相环的第三可能实施形式中，子采样锁相环进一步包括正向传递函数模块，用于对采样器信号SSAMPL进行滤波以提供滤波后的采样器信号SFILT。压控振荡器进一步用于使用滤波后的采样器信号SFILT控制振荡器输出SOUT信号。
正向传递函数模块优选地是低通滤波器，但还可以使用其它正向传送函数。此第三可能实施形式的优点在于，通过对采样器信号进行滤波，改进子采样锁相环的环动态。此外，滤波限制在压控振荡器处出现的基准频率能量(纹波)的量。此波纹可能会产生不合需要的FM边带。
在根据第一方面的先前描述的可能实施形式中的任一个或根据子采样锁相环本身的子采样锁相环的第四可能实施形式中，采样器模块包括第一采样器和第二采样器。第一采样器用于基于第一延迟信号SDLY1提供第一样本S1，并且第二采样器用于基于第二延迟信号SDLY2提供第二样本S2。
此第四可能实施形式的优点在于每个采样器仅必须提供一个样本。这使得采样器的实施更容易。当然还可以仅具有一个采样器，但是这在获取第二样本时需要用于第一样本的某一存储单元。
在根据第一方面的先前描述的可能实施形式中的任一个或根据子采样锁相环本身的子采样锁相环的第五可能实施形式中，内插器进一步用于使用以下公式内插第一样本S1和第二样本S2：
SSAMPL＝(1-f)×S1+f×S2
其中f是具有间隔0-1的值的内插因子。
可以针对第一和第二样本的内插使用其它公式。然而，由于优选地在接近振荡器输出信号的过零点的时间中获取样本，因此振荡器输出信号是直线的假设是非常良好的近似。因此，以上公式提供良好的内插结果。当然，出于某种原因，可以在振荡器输出信号无法近似为直线的情况下使用另一公式。此第五可能实施形式的优点在于在所述实施形式提供良好结果的同时实施起来相对容易。
在根据第一方面的第五可能实施形式或根据子采样锁相环本身的子采样锁相环的第六可能实施形式中，内插器包括第一可调整电容器设备和第二可调整电容器设备。内插器进一步用于将第一可调整电容器设备的电容值设定成(1-f)xC并且将第一样本S1存储在第一可调整电容器设备中。内插器进一步用于将第二可调整电容器设备的电容值设定成fxC并且将第二样本S2存储在第二可调整电容器设备中，其中C是第一可调整电容器设备的最大电容值以及第二可调整电容器设备的最大电容值。内插器进一步用于通过将第一可调整电容器设备与第二可调整电容器设备并联连接来提供采样器信号SSAMPL。
此第六可能实施形式的优点在于所述实施形式实施起来相对容易。此外，可容易获得连续可调整的电容器。在可接受具有在步骤中可调整的电容值的情况下，可以通过大量方法实施可调整电容器。
在根据第一方面的第六可能实施形式的子采样锁相环的第七可能实施形式中，第一可调整电容器设备包括M数目个可接合单元尺寸的电容器并且第二可调整电容器设备包括M数目个可接合单元尺寸的电容器，其中M≥1。内插器进一步用于接合第一可调整电容器设备中的M-m个可接合单元尺寸的电容器，其中M≥m。内插器进一步用于接合第二可调整电容器设备中的m个可接合单元尺寸的电容器，使得第一可调整电容器设备的电容是(M-m)xCCAP并且第二可调整电容器设备的电容是mxCCAP，其中CCAP是每个单元尺寸的电容器的电容。
此第七可能实施形式的优点在于更易于实施具有多个可接合单元尺寸的电容器的可调整电容器。此类可接合单元尺寸的电容器可以容易地集成在集成电路上。
在根据第一方面的第五可能实施形式的子采样锁相环的第八可能实施形式中，内插器包括：第一输入端，用于接收第一样本S1；第二输入端，用于接收第二样本S2；串联连接在第一输入端与第二输入端之间的M数目个电阻器，其中M≥2并且其中M个电阻器与导体连接；以及内插器输出端。内插器进一步用于将内插器输出端连接到导体、第一输入端或第二输入端中的任一个，以便在内插器输出端上提供采样器信号SSAMPL。
根据本发明的第一方面的子采样锁相环的此第八可能实施形式是使用如上所述的电容器的第七实施形式的替代方案。取决于应用，可以有利地使用电阻器来代替电容器。
在根据第一方面的第一至第四可能实施形式中的任一个或根据子采样锁相环本身的子采样锁相环的第九可能实施形式中，子采样锁相环进一步包括模数转换器模块，用于通过转换第一样本S1与第二样本S2之间的差提供数字信号SD，并且其中内插器进一步用于内插数字信号SD，以便提供采样器信号SSAMPL。
数字内插是本领域技术人员本身已知的技术并且此处将不再详细描述。主要地，数字内插是上述内插技术的替代方案。根据本发明的第一方面的子采样锁相环的此第九可能实施形式的优点在于数字内插可以提供更稳固的结果。
在根据第一方面的先前描述的可能实施形式中的任一个或根据子采样锁相环本身的子采样锁相环的第十可能实施形式中，第一理想采样时刻不同于第二理想采样时刻。
此第十可能实施形式的优点在于样本之间的时间变得较大。这使得能够使用单个数字-时间转换器，而不需要能够在非常短的时间之间发出两个延迟信号的数字-时间转换器。此外，在第一理想采样时刻不同于第二理想采样时刻的情况下，还更易于实施具有仅一个采样器的根据本发明的第一方面的子采样锁相环。
在根据第一方面的第十可能实施形式的子采样锁相环的第十一可能实施形式中，第一理想采样时刻和第二理想采样时刻处于参考信号SREF的连续周期中。
此第十一可能实施形式的优点在于在第一理想采样时刻不同于第二理想采样时刻的情况下所述实施形式提供最佳内插结果。
根据本发明的第二方面，通过包括以下步骤的方法实现上述和其它目标：提供第一时间点t1处的第一延迟信号SDLY1以及第二时间点t2处的第二延迟信号SDLY2，其中第一时间点t1在振荡器输出信号SOUT的第一理想采样时刻之前并且第二时间点t2在振荡器输出信号SOUT的第二理想采样时刻之后。所述方法进一步包括提供至少基于第一延迟信号SDLY1的在第一时间点t1处的振荡器输出信号SOUT的第一样本S1以及基于第二延迟信号SDLY2的在第二时间点t2处的振荡器输出信号SOUT的第二样本S2的步骤。所述方法进一步包括通过内插第一样本S1和第二样本S2来提供采样器信号SSAMPL以及基于采样器信号SSAMPL控制振荡器输出信号SOUT的步骤。
通过根据本发明的第二方面的方法的特征实现的效果可以与通过减小第一时间点t1与第二时间点t2之间的时间获得的效果相比较。然而，与减小第一时间点t1与第二时间点t2之间的时间相比，更易于执行根据本发明的第二方面的方法。使用所提出概念的结果是增加具有较低相位噪声和杂散音的振荡器输出信号SOUT的频谱纯度。因此，实施例的主要优点在于，所述实施例通过易于实施的方式提供所述结果。
根据本发明的第三方面，通过计算机程序实现上述和其它目标，所述计算机程序具有用于当计算机程序在计算机上运行时执行根据本发明的第二方面的方法的程序代码。
附图说明
图1示意性地示出根据本发明的实施例的子采样锁相环。
图2示出包括两个单独DTC的根据本发明的另一实施例的子采样锁相环。
图3是示出参考信号SREF、振荡器输出信号SOUT与来自DTC的转换器信号SC之间的关系的时序图。
图4示意性地示出根据本发明的实施例的内插器和采样器。
图5示出根据本发明的实施例的内插器和采样器，所述内插器包括离散电容。
图6示出根据本发明的另一实施例的内插器和采样器，所述内插器包括电阻梯。
图7示出本发明的另一实施例的内插器和采样器，所述内插器用于在数字域中工作。
图8示出根据本发明的另一实施例的子采样锁相环，所述子采样锁相环用于内插两个连续样本。
图9是示出参考信号SREF、振荡器输出信号SOUT与来自DTC的转换器信号SC之间的关系的时序图。
图10示出根据本发明的实施例的可以用于子采样锁相环中的电荷泵。
图11示出与粗锁定锁相环连接的子采样锁相环。
图12示出根据本发明的实施例的可以用于子采样锁相环中的基于电荷泵的DTC。
图13说明根据本发明的实施例的方法。
具体实施方式
在以下详细描述中，相同参考标号将用于不同附图中的对应特征。
图1示意性地示出根据本发明的实施例的子采样锁相环100。子采样锁相环100包括数字-时间转换器102、采样器模块104、内插器106和压控振荡器108。数字-时间转换器102用于提供第一时间点t1处的第一延迟信号SDLY1以及第二时间点t2处的第二延迟信号SDLY2。第一时间点t1在振荡器输出信号SOUT的第一理想采样时刻之前，并且第二时间点t2在振荡器输出信号SOUT的第二理想采样时刻之后。第一理想采样时刻根据实施例可以是与第二理想采样时刻相同的采样时刻。采样器模块104用于提供基于第一延迟信号SDLY1的在第一时间点t1处的振荡器输出信号SOUT的第一样本S1以及基于第二延迟信号SDLY2的在第二时间点t2处的振荡器输出信号SOUT的第二样本S2。内插器106用于通过内插第一样本S1和第二样本S2来提供采样器信号SSAMPL。因此，采样器信号是考虑第一时间点t1与第一理想采样时刻之间的第一时间差以及第二时间点t2与第二理想采样时刻之间的第二时间差的内插。第一和第二理想采样时刻处于理想信号/所需信号的过零点处。
根据实施例，内插是线性的。因此，最接近理想采样时刻获取的样本给定内插中的大部分权数。以此方式，提供采样器信号，所述采样器信号对应于基于在理想采样时刻处获取的样本的采样器信号。压控振荡器108用于基于采样器信号SSAMPL控制振荡器输出信号SOUT。以此方式，将压控振荡器的频率控制成所需频率。
图2示出根据本发明的另一实施例的子采样锁相环100，其中数字-时间转换器包括两个单独的数字-时间转换器模块(digital-to-time converter，DTC)162、162'。根据所示实施例的子采样锁相环100还包括调制器154，所述调制器包括输入端156和输出端158。调制器154用于接收输入端上的控制信号Nf并且提供输出端158上的用于DTC 162、162'的控制信号。控制信号Nf界定振荡器输出信号SOUT的所需频率与参考信号SREF的频率之间的因数。调制器154用于在其输出端158上提供调制器信号，用于控制数字-时间转换器模块。每个数字-时间转换器162、162'包括第一输入端150、150'和第二输入端152、152'。每个数字-时间转换器模块162、162'用于接收所述第一输入端150、150'上的参考信号SREF以及第二输入端152、152'上的来自调制器154的输出端158的调制器信号。
由DTC 162、162'产生的每个延迟信号界定振荡器输出信号SOUT的样本将由下游采样器获取的时间点。DTC 162、162'用于产生界定采样的可能时间点的转换器信号SC并且基于转换器信号SC、参考信号SREF和控制信号Nf提供第一延迟信号SDLY1和第二延迟信号SDLY2。
图2中的子采样锁相环100进一步包括第一采样器116，所述第一采样器具有用于振荡器输出信号SOUT的输入端170、用于第一延迟信号SDLY1的延迟信号输入端172以及用于第一样本S1的输出端174。图2中的子采样锁相环100进一步包括：第二采样器130，所述第二采样器具有用于振荡器输出信号SOUT的输入端176、用于第二延迟信号SDLY2的延迟信号输入端178以及用于第二样本S2的输出端180。第一采样器116用于基于第一延迟信号SDLY1在第一时间点t1处对振荡器输出信号SOUT进行采样以得到第一样本S1。第二采样器130用于基于第二延迟信号SDLY2在第二时间点t2处对振荡器输出信号SOUT进行采样以得到第二样本S2。第一采样器116和第二采样器130共同形成图1中所示的采样器模块104的可能实施方案。第一采样器116和第二采样器130各自包括用于测量和存储电压的构件，例如，电容器。图4和图5中示出采样器的可能实施方案。
子采样锁相环100进一步包括内插器106，所述内插器具有用于来自第一采样器116的第一样本的第一输入端182、用于来自第二采样器的第二样本的第二输入端184以及输出端186。内插器106用于内插在样本之间以产生提供于内插器106的输出端186上的采样器信号SSAMPL。子采样锁相环进一步包括滤波器188，所述滤波器包括连接到内插器106的输出端的输入端190以及输出端192。滤波器188用于对采样器信号SSAMPL进行低通滤波。此外，子采样锁相环包括压控振荡器108，所述压控振荡器包括耦合到滤波器的输出端的输入端194以及用于振荡器输出信号SOUT的输出端266。压控振荡器用于基于滤波后的采样器信号控制振荡器输出信号SOUT。称为电荷泵224的中间电路可以布置在内插器106与滤波器188之间，如通过虚线所指示。电荷泵224充当内插器106与滤波器188之间的匹配电路。
图3是示出参考信号SREF、振荡器输出信号SOUT与来自DTC的转换器信号SC之间的关系的时序图。图3还示出振荡器输出信号SOUT的小部分以及采样的时间点t1、t2。用于振荡器输出信号SOUT的从负电压到正电压的过零点164与用于参考信号SREF的从负电压到正电压的过零点166一起示出。两个过零点可以用作理想采样时刻。在此实例中，应理解，过零点164对应于所提及的理想采样时刻。S1和S2是在时间t1和t2处获取的第一和第二样本。如图3中所示，第一时间点t1在振荡器输出信号SOUT的过零点164之前，并且第二时间点t2在振荡器输出信号SOUT的过零点164之后。数字-时间转换器或转换器提供第一时间点t1处的第一延迟信号SDLY1(例如，上升缘或下降缘)和第二时间点t2处的第二延迟信号SDLY2(例如，上升缘或下降缘)。
假设振荡器输出信号SOUT和参考信号SREF在t＝0处对准，那么对于分数比N＝Ni+Nf，0≤Nf<1，略微在基准边之前出现第Ni个振荡器输出信号过零点。略微在基准边之后出现第(Ni+1)个过零点。时间差TE通过以下公式给出：
TE＝(1-Nf)×tVCO
其中tVCO是振荡器输出信号的周期。
也便于在多个振荡器输出信号循环中表示此延迟，或：
NE＝1-Nf
应注意，这些延迟对于任何给定输出频率是恒定的。在第k个基准循环处的延迟通过以下公式给出：
nE[k]＝k×NE＝k×(1-Nf)
tE[k]＝nE[k]×tVCO＝k×(1-Nf)×tVCO
子采样锁相环隐含的原理是延迟正基准边，使得所述正基准边与振荡器输出信号SOUT的理想过零点一致。当延迟多于振荡器输出信号SOUT的一个周期(nE[k]≥1)时，替代地对前一个SOUT过零点进行采样。这样会引起参考信号SREF的锯齿形延迟。
延迟nE[k]的修改表达通过以下公式给出：
nE[k]＝(k×(1-Nf))nod 1
其中mod是模运算符。
数字-时间转换器可以通过若干方法实施，所述方法是本领域技术人员已知的并且此处将不再详细论述。
图4示意性地示出根据本发明的实施例的包括内插器106和采样器104的组合的内插器-采样器模块400。使用延迟
Figure GDA0002367217910000071
和
Figure GDA0002367217910000072
两次对振荡器输出信号SOUT进行采样，即，理想采样时刻之前一个样本和理想采样时刻之后一个样本。Δt是转换器信号SC的分辨率并且因此是振荡器输出信号的两个连续样本之间的最小可能时间。
内插器-采样器模块400包括第一可调整电容器设备132和第二可调整电容器设备134。内插器-采样器模块400进一步包括：第一开关196，所述第一开关布置在第一输入端170与第一可调整电容器设备132之间；以及第二开关198，所述第二开关布置在第二输入端176与第二可调整电容器设备134之间。内插器-采样器模块400进一步包括：第三开关200，所述第三开关布置在第一可调整电容器设备与内插器-采样器模块400的输出端186之间；以及第四开关202，所述第四开关布置在第二可调整电容器设备与输出端186之间。内插器-采样器模块400进一步包括控制器168，用于调整可调整电容器设备132、134以及开关196、198、200和202的电容。第一开关196和第一可调整电容器设备132构成第一采样器116。第二开关198和第二可调整电容器设备134构成第二采样器130。开关200和202以及开关200、202的输出端处的节点构成内插器106。在跟踪相位期间，闭合第一开关196和第二开关198并且打开第三开关200和第四开关202。在第一可调整电容器设备132和第二可调整电容器设备134中的每一个上的电压追踪输入电压(振荡器输出信号SOUT的电压)。第一可调整电容器设备132保持Q1(t)＝SOUT(t)×(1-f)×C的电荷，0≤f<1，其中(1-f)xC是第一可调整电容器设备132的电容。类似地，第二可调整电容器设备保存Q2(t)＝SOUT(t)×f×C的电荷，其中fxC是第二可调整电容器设备134的电容。
在保持相位期间，打开第一开关196和第二开关198。在t＝t1(由第一延迟信号SDLY1指示的第一时间点)时打开第一开关196并且在t＝t2(由第二延迟信号SDLY2指示的第二时间点)时打开第二开关198。在t＝t3>t2>t1时，同时闭合第三开关和第四开关。总电荷现在分布在两个电容器上，所述电容器的总电容是C。因此电压变成：
Figure GDA0002367217910000073
使用此技术，通过因数f内插电压。
图5示意性地示出包括第一可调整电容器设备132和第二可调整电容器设备134的另一可能内插器-采样器模块500。第一可调整电容器设备132包括M数目个可接合单元尺寸的电容器146，并且第二可调整电容器设备134包括M数目个可接合单元尺寸的电容器146，其中M≥1。内插器-采样器模块500进一步用于接合第一可调整电容器设备132中的M-m个可接合单元尺寸的电容器146，其中M≥m，并且用于接合第二可调整电容器设备134中的可接合单元尺寸的电容器146，使得第一可调整电容器设备132的电容是(M-m)xCCAP并且第二可调整电容器设备134的电容是mxCCAP，其中CCAP是每个单元尺寸的电容器146的电容。
内插器-采样器模块500进一步包括：第一开关196，所述第一开关布置在第一输入端170与第一可调整电容器设备132之间；以及第二开关198，所述第二开关布置在第二输入端176与第二可调整电容器设备134之间。内插器-采样器模块500进一步包括：第三开关200，所述第三开关布置在第一可调整电容器设备与内插器106的输出端186之间；以及第四开关202，所述第四开关布置在第二可调整电容器设备与输出端186之间。第一开关196和第一可调整电容器设备132构成第一采样器116。第二开关198和第二可调整电容器设备134构成第二采样器130。开关200和202以及开关200、202的输出端处的节点构成内插器106。内插器-采样器模块500进一步包括控制器168，用于调整可调整电容器设备132、134以及开关196、198、200和202的电容。根据此实施例的可调整电容器实施起来相对简单。根据此实施例的内插器106和采样器的功能与相对于图4的实施例描述的功能相同。控制器168可以集成到内插器-采样器模块500中，可以是单独单元或者可以是在中央控制单元上执行的计算机程序。
图6示意性地示出根据本发明的另一实施例的包括内插器106和采样器模块104的另一可能内插器-采样器模块600，所述内插器106包括电阻梯。内插器-采样器模块600包括第一采样器116，所述第一采样器具有用于振荡器输出信号SOUT的输入端170、用于第一延迟信号SDLY1的延迟信号输入端172以及用于第一样本S1的输出端174。内插器-采样器模块600进一步包括第二采样器130，所述第二采样器具有用于振荡器输出信号SOUT的输入端176、用于第二延迟信号SDLY2的延迟信号输入端178以及用于第二样本S2的输出端180。第一缓冲放大器212连接到第一采样器116的输出端174，并且第二缓冲放大器214连接到第二采样器130的输出端180以提供每个采样器的高阻负载。
内插器106包括用于接收第一样本S1的第一输入端136以及用于接收第二样本S2的第二输入端138。内插器106进一步包括：M数目个电阻器148，所述电阻器串联连接在第一输入端136与第二输入端138之间，其中M≥2，并且其中M个电阻器148与导体144连接；以及内插器输出端142。内插器106进一步用于将内插器输出端142连接到导体144、第一输入端136或第二输入端138中的任一个，以便在内插器输出端142上提供采样器信号SSAMPL。内插器-采样器模块600进一步包括控制器168，用于控制输出端连接到哪个导体144。控制器可以替代地是中央控制单元或处理器的一部分。在第m个电阻器上获取输出电压，得出以下输出电压：
Figure GDA0002367217910000081
图7示出根据本发明的另一实施例的内插器-采样器模块700。内插器-采样器模块700包括第一采样器116，所述第一采样器具有用于振荡器输出信号SOUT的输入端170、用于第一延迟信号SDLY1的延迟信号输入端172以及用于第一样本S1的输出端174。内插器-采样器模块700进一步包括第二采样器130，所述第二采样器具有用于振荡器输出信号SOUT的输入端176、用于第二延迟信号SDLY2的延迟信号输入端178以及用于第二样本S2的输出端180。图7中的内插器-采样器模块700还包括可变增益放大器216，所述可变增益放大器连接到第一采样器116的输出端174和第二采样器130的输出端180。内插器-采样器模块700包括可变增益放大器216、模数转换器217、增益调整块218以及用于在数字域中工作的数字内插器106。第一采样器116的输出端与第二采样器130的输出端之间的差，即第一样本S1与第二样本S2之间的差通过可变增益放大器VGA放大。随后使用模数转换器ADC将放大信号转换成数字信号。增益调整块218形成反馈环路，所述反馈环路调整VGA的增益，使得使用模数转换器ADC的全范围。数字内插器220的输出是数字字，并且可以用作模拟或再次转换回模拟。在数字字用于控制压控振荡器108的情况下，压控振荡器必须用于由数字字控制。
图8示出根据本发明的另一实施例的子采样锁相环100，其中子采样锁相环100用于内插两个连续样本。因此，第一理想采样时刻不同于第二理想采样时刻。子采样锁相环100包括数字-时间转换器模块DTC 162。根据所示实施例的子采样锁相环100还包括调制器154，所述调制器包括输入端156和输出端158。调制器154用于接收输入端上的控制信号Nf并且提供输出端158上的用于DTC的控制信号。控制信号Nf界定振荡器输出信号SOUT的所需频率与参考信号SREF的频率之间的因数。调制器154用于在其输出端158上提供调制器信号，用于控制数字-时间转换器模块162。数字-时间转换器162包括第一输入端150和第二输入端152。数字-时间转换器模块162用于接收所述第一输入端150上的参考信号SREF以及第二输入端152上的来自调制器154的输出端158的调制器信号，延迟信号界定获取振荡器输出信号的样本的时间点。DTC用于产生界定采样的可能时间点的转换器信号SC并且基于转换器信号SC、参考信号SREF和控制信号提供第一延迟信号SDLY1和第二延迟信号SDLY2。子采样锁相环100进一步包括采样器116，所述采样器具有用于振荡器输出信号SOUT的输入端170、用于第一延迟信号SDLY1的延迟信号输入端172以及用于第一样本S1和第二样本S2的输出端174。子采样锁相环100进一步包括具有第一单元C1和第二单元C2的模拟移位寄存器222。每个样本S1、S2注入到模拟移位寄存器222的单元C1、C2中，并且在样本S1＝S[k]和S2＝S[k-1]之间执行内插。基准循环k处的延迟是d(k)。表达为多个DTC延迟的基准循环k处的理想延迟通过以下公式给出：
Figure GDA0002367217910000091
由于DTC将输入延迟整数数目个循环，因此此数目必须舍入成整数。如果延迟在偶数循环(k＝0、2、……)上向下舍入并且在奇数循环(k＝1、3、……)上向上舍入，样本S1、S2将在过低与过高之间交替。每个循环处的电压可以表达为：
Figure GDA0002367217910000092
项Sq[k]是归因于DTC量化的电压。项Se[k]是归因于VCO相位波动的电压。后一者是希望采样的量。在以上等式中，假设采样器在VCO信号的过零点周围的小区域中操作，使得采样器可以近似为线性函数。子采样锁相环100进一步包括内插器106，所述内插器具有用于来自第一单元C1的第一样本的第一输入端182、用于来自第二单元C2的第二样本的第二输入端184以及输出端186。内插器106用于内插在样本之间以产生提供于内插器106的输出端186上的采样器信号SSAMPL。子采样锁相环进一步包括滤波器188，所述滤波器包括连接到内插器106的输出端的输入端190以及输出端192。滤波器188用于对采样器信号SSAMPL进行低通滤波。此外，子采样锁相环包括压控振荡器108，所述压控振荡器包括耦合到滤波器的输出端的输入端194以及用于振荡器输出信号SOUT的输出端266。压控振荡器108用于基于滤波后的采样器信号控制振荡器输出信号SOUT。
图9是示出参考信号SREF、振荡器输出信号SOUT与来自DTC的转换器信号SC之间的关系的时序图。图9示出两个连续样本，一个样本在t＝(k-1)×T处并且一个样本在t＝k×T处。
如果假设Se[k]在循环之间变化不大，即|Se[k]-Se[k-1]|＜＜|Sq[k]-Sq[k-1]|，可以内插样本Ss[k]和Ss[k-1]，使得移除Sq[k]并且仅保留Se[k]。此假设适用于PLL，因为Se[k]上的高频噪声通常较小。内插因数通过以下公式给出：
Figure GDA0002367217910000101
可以如先前部分中所描述使用电容内插器、电阻内插器或数字内插器执行实际内插。
图10示出根据本发明的实施例的可以用于如在例如图2中所示的子采样锁相环中的电荷泵224。电荷泵224包括具有固定电流(IU)的第一电流源226以及具有可以调制的电流(ID+gm×VCTRL)的第二电流源228。电荷泵还包括输出端268。在短脉冲期间电流源同时连接到输出端268并且净输出电流变为IU-ID-gm×VCTRL。输出脉冲的工作循环设定电荷泵224的总体增益。电荷泵还包括第一电流源226与输出端268之间的第一开关270以及第二电流源228之间的第二开关272。电荷泵224还包括脉冲器274，用于控制第一开关270和第二开关272。
图11示出包括与粗锁定锁相环连接的子采样锁相环的电路230。电路包括采样器232，所述采样器具有用于参考信号SREF的输入端234和用于振荡器输出信号SOUT的输入端262以及用于样本S1的输出端258。电路进一步包括第一电荷泵236，所述第一电荷泵具有用于样本S1的输入端238以及用于控制电流iCP的输出端240。电路进一步包括环路滤波器238，所述环路滤波器具有用于控制电流iCP的输入端260以及用于滤波后的控制信号SCONTROL的输出端242。电路进一步包括压控振荡器VCO，所述压控振荡器具有用于滤波后的控制信号SCONTROL的输入端264以及用于振荡器输出信号SOUT的输出端244。由于采样器232可以捕获任何VCO边缘，而不仅仅是第N个边缘，由此子采样PLL具有小的锁定距离。为了避免此，典型SS-PLL具有额外的粗锁定环，如图11中所示。因此电路进一步包括除以N部件246、相频检测器PFD和额外电荷泵248。将第二电荷泵248的输出电流添加到第一电荷泵236的输出电流。此传统PLL环具有大的锁定距离。为了在粗PLL环锁定之后停用所述粗PLL环，将死区添加到PFD输出，使得对于小的相位差，其输出是零。在本发明的可能的另外实施例中，所描述的粗锁定锁相环可以与子采样锁相环100的上述实施例一起使用。
图12示出根据本发明的实施例的可以用于子采样锁相环中的基于电荷泵的数字-时间转换器DTC 162。DTC 162包括用于参考信号SREF的第一输入端150。DTC 162进一步包括电容器组252和逻辑缓冲器254中的电流源250、多个电容器C和开关256。当参考时钟SREF变高时，电流源250为电容器组充电。当达到逻辑缓冲器254的阈值电压时，DTC SDLY的输出信号从低转换成高。为电容器组充电所花费的时间取决于闭合的开关256的数目。由此，可以使用数字控制来设定tD倍数的延迟。应注意，对于SSF-PLL的成功操作，应该已知tD。
图13说明根据本发明的实施例的方法。在第一步骤202中，在第一时间点t1处提供第一延迟信号SDLY1并且在第二时间点t2处提供第二延迟信号SDLY2。第一时间点t1在振荡器输出信号SOUT的第一理想采样时刻之前，并且第二时间点t2在振荡器输出信号SOUT的第二理想采样时刻之后。在第二步骤204中，在第一步骤提供202之后，振荡器输出信号SOUT的至少第一样本S1基于第一延迟信号SDLY1提供于第一时间点t1处，并且振荡器输出信号SOUT的第二样本S2基于第二延迟信号SDLY2提供于第二时间点t2处。在第三步骤206中，通过内插第一样本S1和第二样本S2来提供采样器信号SSAMPL。最后，在第四步骤208中，基于采样器信号SSAMPL控制振荡器输出信号SOUT。
如在图2中所示，不必使用两个DTC。如果单个DTC可以输出两个连续基准边，两个采样器可以通过这些基准边计时。
可以内插多于两个样本。这可以具有以下增加的益处：平均化DTC步长的差。这将增加内插器的复杂性。
此外，根据本发明的任何方法可以在具有编码方式的计算机程序中实施，当通过处理措施运行时，可以使所述处理措施执行方法步骤。计算机程序包括在计算机程序产品的计算机可读媒体中。计算机可读媒体基本可以包括任何存储器，例如，只读存储器(Read-Only Memory，ROM)、可编程只读存储器(Programmable Read-Only Memory，PROM)、可擦除可编程只读存储器(Erasable PROM,EPROM)、闪存、电可擦可编程只读存储器(Electrically Erasable PROM,EEPROM)以及硬盘驱动器。
最后，应理解，本发明并不局限于上述实施例，而是同时涉及且并入到所附独立权利要求书的范围内的所有实施例。

Claims (11)

1.一种子采样锁相环(100)，其特征在于，包括
数字-时间转换器(102)，
采样器模块(104)，
内插器(106)，以及
压控振荡器(108)；
其中所述数字-时间转换器(102)用于提供第一时间点t1处的第一延迟信号SDLY1以及第二时间点t2处的第二延迟信号SDLY2，其中所述第一时间点t1在振荡器输出信号SOUT的第一理想采样时刻之前，并且所述第二时间点t2在所述振荡器输出信号SOUT的第二理想采样时刻之后，
其中所述采样器模块(104)包括第一采样器(116)，以及第二采样器(130)，所述第一采样器(116)用于提供基于所述第一延迟信号SDLY1的在所述第一时间点t1处的所述振荡器输出信号SOUT的第一样本S1以及所述第二采样器(130)用于基于所述第二延迟信号SDLY2的在所述第二时间点t2处的所述振荡器输出信号SOUT的第二样本S2，
其中所述内插器(106)用于通过内插所述第一样本S1和所述第二样本S2来提供采样器信号SSAMPL，
其中所述压控振荡器(108)用于基于所述采样器信号SSAMPL控制所述振荡器输出信号SOUT。
2.根据权利要求1所述的子采样锁相环(100)，其特征在于，所述数字-时间转换器(102)进一步用于
接收参考信号SREF和控制信号，所述控制信号界定所述振荡器输出信号SOUT的所需频率与所述参考信号SREF的频率之间的因子；
产生界定采样的可能时间点的转换器信号SC；
基于所述转换器信号SC、所述参考信号SREF和所述控制信号提供所述第一延迟信号SDLY1和所述第二延迟信号SDLY2。
3.根据权利要求2所述的子采样锁相环(100)，其特征在于，所述数字-时间转换器(102)进一步用于基于所述控制信号和所述参考信号SREF确定所述第一理想采样时刻和所述第二理想采样时刻。
4.根据前述权利要求中任一权利要求所述的子采样锁相环(100)，其特征在于，进一步包括
正向传递函数模块(114)，用于对所述采样器信号SSAMPL进行滤波以提供滤波后的采样器信号SFILT，
其中所述压控振荡器(108)进一步用于使用所述滤波后的采样器信号SFILT控制所述振荡器输出SOUT信号。
5.根据前述权利要求1-3中任一权利要求所述的子采样锁相环(100)，其特征在于，所述内插器(106)进一步用于使用以下公式内插所述第一样本S1和所述第二样本S2：
SSAMPL＝(1-f)×S1+f×S2
其中f是具有间隔0-1的值的内插因子。
6.根据权利要求5所述的子采样锁相环(100)，其特征在于所述内插器(106)包括
第一可调整电容器设备(132)，以及
第二可调整电容器设备(134)，
其中所述内插器(106)进一步用于将所述第一可调整电容器设备(132)的电容值设定成(1-f)xC并且将所述第一样本S1存储在所述第一可调整电容器设备(132)中，
其中所述内插器(106)进一步用于将所述第二可调整电容器设备(134)的电容值设定成fxC并且将所述第二样本S2存储在所述第二可调整电容器设备(134)中，
其中C是所述第一可调整电容器设备(132)的最大电容值以及所述第二可调整电容器设备(134)的最大电容值，
其中所述内插器(106)进一步用于通过将所述第一可调整电容器设备(132)与所述第二可调整电容器设备(134)并联连接来提供所述采样器信号SSAMPL。
7.根据权利要求6所述的子采样锁相环(100)，
其特征在于，所述第一可调整电容器设备(132)包括M数目个可接合单元尺寸的电容器(146)，
其中所述第二可调整电容器设备(134)包括M数目个可接合单元尺寸的电容器(146)，
其中M≥1，
其中所述内插器(106)进一步用于接合所述第一可调整电容器设备(132)中的M-m个可接合单元尺寸的电容器(146)，其中M≥m，
其中所述内插器(106)进一步用于接合所述第二可调整电容器设备(134)中的m个可接合单元尺寸的电容器(146)，使得所述第一可调整电容器设备(132)的所述电容是(M-m)xCCAP并且所述第二可调整电容器设备(134)的所述电容是mxCCAP，其中CCAP是每个单元尺寸的电容器(146)的所述电容。
8.根据权利要求5所述的子采样锁相环(100)，其特征在于，所述内插器(106)包括
第一输入端(136)，用于接收所述第一样本S1，
第二输入端(138)，用于接收所述第二样本S2，
M数目个电阻器(148)，所述电阻器串联连接在所述第一输入端(136)与所述第二输入端(138)之间，其中M≥2，并且其中所述M个电阻器(148)与导体(144)连接，
内插器输出端(142)，
其中所述内插器(106)进一步用于将所述内插器输出端(142)连接到所述导体(144)、所述第一输入端(136)或所述第二输入端(138)中的任一个，以便在所述内插器输出端(142)上提供所述采样器信号SSAMPL。
9.根据权利要求1-3中任一权利要求所述的子采样锁相环(100)，其特征在于，进一步包括模数转换器模块(122)，用于通过转换所述第一样本S1与所述第二样本S2之间的差来提供数字信号SD，
其中所述内插器(106)进一步用于内插所述数字信号SD，以便提供所述采样器信号SSAMPL。
10.根据前述权利要求2-3中任一权利要求所述的子采样锁相环(100)，其特征在于，所述第一理想采样时刻不同于所述第二理想采样时刻。
11.根据权利要求10所述的子采样锁相环(100)，其特征在于，所述第一理想采样时刻和所述第二理想采样时刻处于所述参考信号SREF的连续周期中。
CN201580074786.4A 2015-01-28 2015-01-28 子采样锁相环 Active CN107210747B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010313726.6A CN111541445B (zh) 2015-01-28 2015-01-28 子采样锁相环

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2015/051676 WO2016119835A1 (en) 2015-01-28 2015-01-28 Sub-sampling phase-locked loop

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202010313726.6A Division CN111541445B (zh) 2015-01-28 2015-01-28 子采样锁相环

Publications (2)

Publication Number Publication Date
CN107210747A CN107210747A (zh) 2017-09-26
CN107210747B true CN107210747B (zh) 2020-04-28

Family

ID=52396713

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201580074786.4A Active CN107210747B (zh) 2015-01-28 2015-01-28 子采样锁相环
CN202010313726.6A Active CN111541445B (zh) 2015-01-28 2015-01-28 子采样锁相环

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010313726.6A Active CN111541445B (zh) 2015-01-28 2015-01-28 子采样锁相环

Country Status (7)

Country Link
US (2) US10224942B2 (zh)
EP (3) EP3158645B1 (zh)
JP (1) JP6425801B2 (zh)
KR (2) KR101901763B1 (zh)
CN (2) CN107210747B (zh)
BR (1) BR112016025240A2 (zh)
WO (1) WO2016119835A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3158645B1 (en) * 2015-01-28 2018-05-23 Huawei Technologies Co. Ltd. Sub-sampling phase-locked loop
EP3267578B1 (en) * 2016-07-08 2023-04-19 IMEC vzw Polar transmitter and method for generating a transmit signal using a polar transmitter
US10020813B1 (en) * 2017-01-09 2018-07-10 Microsoft Technology Licensing, Llc Scaleable DLL clocking system
US10347283B2 (en) * 2017-11-02 2019-07-09 Kandou Labs, S.A. Clock data recovery in multilane data receiver
US10651858B2 (en) * 2017-11-30 2020-05-12 Sony Corporation Synthesizer and phase frequency detector
US10498344B2 (en) 2018-03-09 2019-12-03 Texas Instruments Incorporated Phase cancellation in a phase-locked loop
US10516401B2 (en) 2018-03-09 2019-12-24 Texas Instruments Incorporated Wobble reduction in an integer mode digital phase locked loop
US10686456B2 (en) 2018-03-09 2020-06-16 Texas Instruments Incorporated Cycle slip detection and correction in phase-locked loop
US10505554B2 (en) * 2018-05-14 2019-12-10 Texas Instruments Incorporated Digital phase-locked loop
KR20210009924A (ko) * 2019-07-18 2021-01-27 삼성전자주식회사 서브 샘플링 pll 회로를 포함하는 pll 회로 및 클록 발생기
KR20210042748A (ko) 2019-10-10 2021-04-20 삼성전자주식회사 Pll 회로 및 이를 포함하는 클록 발생기
CN112737579A (zh) * 2019-10-28 2021-04-30 瑞昱半导体股份有限公司 次采样锁相回路
US11296710B2 (en) * 2020-08-24 2022-04-05 Qorvo Us, Inc. Digital subsampling PLL with DTC-based SAR phase estimation
KR102392119B1 (ko) 2021-07-21 2022-04-27 중앙대학교 산학협력단 위상 회전자를 이용한 분수 서브 샘플링 위상 고정 루프

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101310440A (zh) * 2005-12-27 2008-11-19 英特尔公司 相位内插器
CN102801415A (zh) * 2011-05-23 2012-11-28 上海航天测控通信研究所 一种频率综合器管理装置
EP2782255A1 (en) * 2013-03-19 2014-09-24 Imec Fractional-N frequency synthesizer using a subsampling pll and method for calibrating the same
CN104135251A (zh) * 2013-04-30 2014-11-05 英特尔移动通信有限责任公司 相位插值器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835544A (en) * 1993-12-24 1998-11-10 Sony Corporation Clock signal reproduction circuit and data reproduction circuit
JP3458494B2 (ja) * 1993-12-24 2003-10-20 ソニー株式会社 クロック信号再生回路およびデータ再生回路
US7746178B1 (en) * 2007-12-21 2010-06-29 Rf Micro Devices, Inc. Digital offset phase-locked loop
US7737743B1 (en) * 2008-03-07 2010-06-15 National Semiconductor Corporation Phase-locked loop including sampling phase detector and charge pump with pulse width control
US8433026B2 (en) 2009-06-04 2013-04-30 Qualcomm Incorporated Multi-rate digital phase locked loop
EP2339753B1 (en) * 2009-12-24 2012-07-04 Nxp B.V. A digital phase locked loop
JP5121905B2 (ja) 2010-09-13 2013-01-16 株式会社東芝 位相同期回路および無線受信装置
US8634512B2 (en) * 2011-02-08 2014-01-21 Qualcomm Incorporated Two point modulation digital phase locked loop
EP3158645B1 (en) * 2015-01-28 2018-05-23 Huawei Technologies Co. Ltd. Sub-sampling phase-locked loop

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101310440A (zh) * 2005-12-27 2008-11-19 英特尔公司 相位内插器
CN102801415A (zh) * 2011-05-23 2012-11-28 上海航天测控通信研究所 一种频率综合器管理装置
EP2782255A1 (en) * 2013-03-19 2014-09-24 Imec Fractional-N frequency synthesizer using a subsampling pll and method for calibrating the same
CN104135251A (zh) * 2013-04-30 2014-11-05 英特尔移动通信有限责任公司 相位插值器

Also Published As

Publication number Publication date
EP3158645B1 (en) 2018-05-23
JP6425801B2 (ja) 2018-11-21
CN111541445B (zh) 2023-11-17
US20190158101A1 (en) 2019-05-23
BR112016025240A2 (pt) 2018-06-19
CN111541445A (zh) 2020-08-14
JP2017522835A (ja) 2017-08-10
US20170324416A1 (en) 2017-11-09
EP3158645A1 (en) 2017-04-26
CN107210747A (zh) 2017-09-26
EP3399649B1 (en) 2020-01-08
US10615807B2 (en) 2020-04-07
KR102008361B1 (ko) 2019-08-07
KR101901763B1 (ko) 2018-09-27
EP3312996A1 (en) 2018-04-25
EP3399649A1 (en) 2018-11-07
KR20170057418A (ko) 2017-05-24
KR20180105273A (ko) 2018-09-27
US10224942B2 (en) 2019-03-05
WO2016119835A1 (en) 2016-08-04

Similar Documents

Publication Publication Date Title
CN107210747B (zh) 子采样锁相环
US10686584B2 (en) Quadrature and duty cycle error correction in matrix phase lock loop
US9543970B2 (en) Circuit for digitizing phase differences, PLL circuit and method for the same
US8917124B1 (en) Frequency multiplier jitter correction
US9537493B2 (en) Phase lock loop circuit having a wide bandwidth
US10164622B2 (en) Circuit and method for reducing mismatch for combined clock signal
CN110048714A (zh) 合成器和相位频率检测器
US6943598B2 (en) Reduced-size integrated phase-locked loop
CN105634443B (zh) 时钟产生装置与其小数分频器
US9698807B1 (en) Time signal conversion using dual time-based digital-to-analog converters
US20200186153A1 (en) Signal source
CN107809238B (zh) 一种基于mcu的锁相环锁定检测方法和mcu
TWI337808B (en) A multiphase dll using 3-edge detector for wide-range operation
US8704563B2 (en) Phase-lock loop
KR20050018150A (ko) 1 개의 극점을 가지는 클럭 발생기
US20060097793A1 (en) Control device of a pll and control method thereof
WO2017129824A1 (en) A detector circuit
Wagdy et al. A novel flash fast-locking digital PLL: verilog-AMS modeling and simulations
CN116094516A (zh) 一种无分频器锁相环及其参考双延时锁频方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant