CN116094516A - 一种无分频器锁相环及其参考双延时锁频方法 - Google Patents

一种无分频器锁相环及其参考双延时锁频方法 Download PDF

Info

Publication number
CN116094516A
CN116094516A CN202310152821.6A CN202310152821A CN116094516A CN 116094516 A CN116094516 A CN 116094516A CN 202310152821 A CN202310152821 A CN 202310152821A CN 116094516 A CN116094516 A CN 116094516A
Authority
CN
China
Prior art keywords
frequency
locked loop
delay
phase
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310152821.6A
Other languages
English (en)
Inventor
陈文�
舒一洋
罗讯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Higher Research Institute Of University Of Electronic Science And Technology Shenzhen
Original Assignee
Higher Research Institute Of University Of Electronic Science And Technology Shenzhen
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Higher Research Institute Of University Of Electronic Science And Technology Shenzhen filed Critical Higher Research Institute Of University Of Electronic Science And Technology Shenzhen
Priority to CN202310152821.6A priority Critical patent/CN116094516A/zh
Publication of CN116094516A publication Critical patent/CN116094516A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本申请实施例公开了一种无分频器锁相环及其参考双延时锁频方法，亚采样锁相环架构接收参考信号后将振荡器的输出反馈给参考双延时的锁频环，基于参考双延时的锁频环中的参考双延时产生器的输出端与采样保持电路的输入端电连接，采样保持电路的输出端与自动相位误差状态检测器的输入端电连接，采样保持电路同时接收亚采样锁相环架构的振荡器输出反馈信号；自动相位误差状态检测器的输出端与自适应输出频率校正器的输入端电连接，自适应输出频率校正器的输出端与亚采样锁相环架构电连接。引入不均等的双参考时钟延时，结合采样保持电路实现输出频率的检测，用工作在参考频率的新型锁频环代替了传统的锁频环，解决了高频分频器引入的高功耗问题。

Description

一种无分频器锁相环及其参考双延时锁频方法
技术领域
本申请涉及锁相环技术领域，具体涉及一种无分频器锁相环及其参考双延时锁频方法。
背景技术
经典的电荷泵锁相环电路如图1所示，该电路由鉴相器、电荷泵、环路滤波器、振荡器和分频器五个模块组成。锁相环通过鉴相器检测参考时钟与分频器输出(反馈时钟)的频率与相差，产生脉冲信号，从而控制电荷泵的输出电流大小，输出电流对环路滤波器进行充放电，环路滤波器一方面滤除鉴相器、电荷泵产生的高频信号，减小环路噪声，另一方面将输出电流转化为控制电压，控制振荡器的振荡频率，分频器再将振荡器的输出高频信号分频反馈输入鉴相器，形成反馈网络，环路通过反复调整最终达到稳定状态。对于图1所代表的电荷泵锁相环而言，在环路带宽内分频器、鉴相器、电荷泵的噪声会放大N2倍(N：分频比)，这部分引入的相位噪声会严重恶化锁相环的抖动性能。为了支持毫米波多波段的高数据率移动无线通信，对具有宽调谐范围、低相位噪声和低功耗的毫米波锁相环的需求很大。毫米波分频器作为锁相环的关键部件，其频率范围有限、功耗高、且会恶化锁相环的相位噪声性能，近年来对无分频器锁相环进行了广泛的研究。
传统技术中的亚采样锁相环可以在没有分频器的情况下锁相，本质上消除了鉴相器与电荷泵噪声被放大N2的问题，在实现低带内相位噪声方面取得了很好的效果，其架构示意图如图2(a)所示，该锁相电路由亚采样鉴相器、亚采样电荷泵、环路滤波器和振荡器组成。图2(b)为亚采样锁相环的鉴相特性图，在锁定点附近，鉴相增益远大于传统电荷泵锁相环，故可以降低带内相位噪声。但是锁相环鉴相范围十分有限，其在无分频器的情况下只能保证相位锁定，并不能保证频率正确锁定。因此通常需要一个额外的锁频环路(工作方式类似传统电荷泵锁相环)对分频比进行控制，以保证正确的锁定，如图3所示。然而，分频器作为锁频环路中一个重要元件，具有高功耗，占了锁频环功耗的大部分，这在频率越高时体现得越明显。
为了克服传统技术中的问题，参见图4，首先，使用一个低频常规锁相环从输入的晶体参考f1产生一个中间频率信号f2。亚采样锁相环输出频率f3是这个中间频率f2的整数倍。中间频率信号将用于频率锁定毫米波亚采样锁相环，以及检测亚采样锁相环的锁定状态。当亚采样锁相环以中间频率作为参考时，该频率综合器类似级联锁相环进行频率识别。在现有技术二提出的设计中，选择中频为f2，这样输出频率f3＝N×f2。在初始校准期间，可以确定压控振荡器的电容组设置以产生目标输出频率范围。使用这种获得的电容组设置，亚采样锁相环将只能锁定一个f2的谐波产生f3。实现频率采集后，亚采样锁相环将直接以f1的晶体信号为参考，利用晶体的低相位噪声。因此，f2信号在稳态下不影响亚采样锁相环的输出相位噪声。参考切换过程是自动的，并由亚采样锁定检测器实现。亚采样锁定检测器使用中频f2对亚采样锁相环输出进行采样，并使用内部信号处理来检测亚采样锁相环是否锁定在f3。如果亚采样锁相环失去锁定或锁定到错误的f1谐波，例如，输出频率为f3-f1时,亚采样锁定检测器将自动切换亚采样锁相环的参考f2进行频率采集。一旦亚采样锁相环锁定到f3,亚采样锁定检测器将把亚采样锁相环的参考切换回f1，并继续监视锁定状态。因此，在亚采样锁定检测器的帮助下，该系统实现了亚采样锁相环的自动锁检测和重锁。但是，锁相环输出频率只能为中间频率f2的整数倍，这限制了锁相环的输出频率精度，很难满足现有应用需求。另外，该方案的压控振荡器需在任何电容组设置下具有比中频更小的频率调谐范围，且需要提前测试振荡器输出频率，以选择好正确的电容组，因此难以适应宽频下的正确锁定。
申请内容
有鉴于此，本申请提供了一种无分频器锁相环及其参考双延时锁频方法，以利于解决现有技术中的问题。
第一方面，本申请实施例提供了一种无分频器锁相环，包括：亚采样锁相环架构和参考双延时的锁频环，所述亚采样锁相环架构接收参考信号后将振荡器的输出反馈给所述参考双延时的锁频环；其中，所述基于参考双延时的锁频环包括：参考双延时产生器、采样保持电路、自动相位误差状态检测器、以及自适应输出频率校正器，所述参考双延时产生器的输出端与所述采样保持电路的输入端电连接，所述采样保持电路的输出端与所述自动相位误差状态检测器的输入端电连接，所述采样保持电路同时接收所述亚采样锁相环架构的振荡器输出反馈信号；所述自动相位误差状态检测器的输出端与所述自适应输出频率校正器的输入端电连接，所述自适应输出频率校正器的输出端与所述亚采样锁相环架构电连接。
在一种可能的实现方式中，所述亚采样锁相环架构包括依次电连接的亚采样鉴相器、亚采样电荷泵、环路滤波电路和振荡器，所述亚采样鉴相器的输入端接收所述参考信号及振荡器输出信号，所述自适应输出频率校正器的输出端与所述亚采样电荷泵及环路滤波电路电连接。
在一种可能的实现方式中，所述参考双延时产生器包括第一延时单元、第二延时单元和第三延时单元，所述第一延时单元的输入端与参考信号输入端电连接，所述第一延时单元的输出端输出第一延时信号；所以第二延时单元的输入端与参考信号输入端电连接，所述第二延时单元的输出端分别与参考双延时产生器的输出端和所述第三延时单元的输入端电连接，所述第二延时单元的输出端输出第二延时信号，同时所述第三延时单元输出第三延时信号。
在一种可能的实现方式中，所述延时单元由反相器链、数字时间转换器、RC延时以及延时线组成。
在一种可能的实现方式中，所述振荡器包括：数字振荡器、模拟振荡器、LC振荡器和环形振荡器。
第二方面，本申请实施例提供了一种参考双延时锁频方法，采用第一方面任一可能实现方式所述的无分频器锁相环，所述方法包括：参考双延时产生器产生四个参考信号Ref1、Ref1’、Ref2、Ref2’，然后参考双延时产生器通过采样保持电路采样振荡器的差分输出，得到对应的四个采样点P1、P1’、P2、P2’，采样点对应的电压VP1、VP1’、VP2、VP2’被自动相位误差状态检测器用来检测P1’和P2’的当前状态，P1’和P2’状态信息再经过自适应输出频率校正器，来控制环路滤波器，从而控制压控振荡器的输出频率，最后实现频率的锁定。
在一种可能的实现方式中，Refn信号采样振荡器的差分输出得到VPn和VPn-，然后一组比较器比较VPn和VPn-的值，比较结果用来判断VPn和VDC的大小关系，所述VDC是振荡器输出的直流电平。
在一种可能的实现方式中，提取采样点的极性和斜率，将采样点分为四个状态，即状态I、II、III、IV。在状态I中，VPn<VDC并且VPn>VPn’；在状态II中，VPn<VDC并且VPn<VPn’；在状态III中，VPn>VDC并且VPn>VPn’；在状态IV中，VPn>VDC并且VPn>VPn’。
在一种可能的实现方式中，比较P2’和P1’的状态。若检测得到锁相环输出频率fout>f0，那么锁频环输出电流Iout<0；当检测得到fout<f0，那么锁频环输出Iout>0；当检测到fout＝f0，输出Iout才为0，若此状态能在N0个参考时钟周期内保持不变，代表此时频率已经到达目标频率，锁相环锁定。
在本申请实施例中，通过引入不均等的双参考时钟延时，结合采样保持电路实现输出频率的检测，用工作在参考频率的新型锁频环代替了传统的工作在振荡器频率的锁频环，解决了高频分频器引入的高功耗问题，并且这里的参考时钟双延时机理和频率检测电路适用于宽频下锁相环的频率锁定。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。
图1为经典电荷泵锁相环的架构示意图；
图2为亚采样锁相环的构架和鉴相特性示意图；
图3为带锁频环的亚采样锁相环架构示意图；
图4为无分频器锁相环架构示意图；
图5为本申请实施例提供的一种无分频器锁相环的示意图；
图6为本申请实施例提供的延时单元的实现形式；
图7为本申请实施例提供的锁相环中振荡器的实现形式；
图8为本申请实施例提供的无分频器锁相环的锁定行为实测结果示意图；
图9为本申请实施例提供的参考双延时和参考延时Δt2与输出频率的关系示意图；
图10为本申请实施例提供的采样点极性和斜率的示意图；
图11为本申请实施例提供的自动相位误差检测器的四个状态定义示意图；
图12为本申请实施例提供的频率判定示意图；
图13为本申请实施例提供的频率判定逻辑示意图。
具体实施方式
为了更好的理解本申请的技术方案，下面结合附图对本申请实施例进行详细描述。
应当明确，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，甲和/或乙，可以表示：单独存在甲，同时存在甲和乙，单独存在乙这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
本发明的参考双延时锁频的无分频器锁相环架构由传统的亚采样锁相环架构中关键模块和基于参考双延时的锁频环组成，如图5所示。该锁频环包括参考双延时(REFD)产生器、采样保持电路、自动相位误差
Figure BDA0004091394590000041
状态检测器、以及自适应的输出频率(fout)校正器。
所述亚采样锁相环架构接收参考信号后将振荡器的输出反馈给所述参考双延时的锁频环；其中，所述基于参考双延时的锁频环包括：参考双延时产生器、采样保持电路、自动相位误差状态检测器、以及自适应输出频率校正器，所述参考双延时产生器的输出端与所述采样保持电路的输入端电连接，所述采样保持电路的输出端与所述自动相位误差状态检测器的输入端电连接，所述采样保持电路同时接收所述亚采样锁相环架构的振荡器输出反馈信号；所述自动相位误差状态检测器的输出端与所述自适应输出频率校正器的输入端电连接，所述自适应输出频率校正器的输出端与所述亚采样锁相环架构电连接。
本实施例中的亚采样锁相环架构包括依次电连接的亚采样鉴相器、亚采样电荷泵、环路滤波电路和振荡器，所述亚采样鉴相器的输入端接收所述参考信号及振荡器输出信号，所述自适应输出频率校正器的输出端与所述亚采样电荷泵及环路滤波电路电连接。
进一步地，图5中所述参考双延时产生器包括第一延时单元、第二延时单元和第三延时单元，所述第一延时单元的输入端与参考信号输入端电连接，所述第一延时单元的输出端输出第一延时信号；所以第二延时单元的输入端与参考信号输入端电连接，所述第二延时单元的输出端分别与参考双延时产生器的输出端和所述第三延时单元的输入端电连接，所述第二延时单元的输出端输出第二延时信号，同时所述第三延时单元输出第三延时信号。
参见图6，所述延时单元由反相器链、数字时间转换器、RC延时以及延时线组成。
需要说明的是，本发明的无分频器锁频技术适用于模拟锁相环和数字锁相环，不限任意参考频率和输出频率，适用于整数和小数分频锁相环，其包含的振荡器不限类型，可以为LC振荡器，也可以为环形振荡器，如图7所示。
本发明的基于参考双延时区分正弦信号的象限技术不局限于频率识别，还可用于延时校准，相位象限选择等。本发明所涉及的通过极性和斜率来识别信号信息的技术，不局限于用延时方案，还可以用正交等相位变化方案得到信号的极性和斜率。
通过对本申请提供的无分频器锁相环的锁定行为进行实测，如图8所示，可以看到实现了宽频下的锁频功能。在无需分频器的帮助下，通过改变Δt2的控制码，就能够控制输出频率，并且在宽频毫米波输出下仍然适用，这对于传统的无锁频环的亚采样锁相环架构是不能实现的。
本申请实施例提供了一种参考双延时锁频方法，首先REFD产生器产生四个参考信号Ref1、Ref1’、Ref2、Ref2’。如图9所示，Ref1’与Ref1或者Ref2’与Ref2之间的延时为Δt1，该延时是一个很小的延时，小于振荡器周期的十分之一。Δt2是Ref1和Ref2或者Ref1’和Ref2’之间的延时，它等于振荡器目标输出信号的周期。通过控制Δt2，就能实现输出频率的控制。之后，REFD通过采样保持电路采样振荡器的差分输出，得到对应的四个采样点，即P1、P1’、P2、P2’。采样点对应的电压VP1、VP1’、VP2、VP2’被自动相位误差状态检测器用来检测P1’和P2’的当前状态，P1’和P2’状态的相对关系就代表了目前振荡器输出信号频率与目标信号频率的关系。P1’和P2’的状态信息再经过自适应输出频率校正器，来控制环路滤波器，从而控制压控振荡器的输出频率，最后实现频率的锁定。
图10展示了本发明中自动相位误差检测器得到P1’和P2’状态的示意图。为了得到采样点的极性，Refn信号采样振荡器的差分输出得到VPn和VPn-，然后一组比较器比较VPn和VPn-的值，比较结果用来判断VPn和VDC的大小关系，这里的VDC是振荡器输出的直流电平，其中n＝1或者2。为了得到采样点的斜率，用参考信号Refn和Refn’分别采样振荡器输出信号得到VPn和VPn’的值，然后另一个比较器比较VPn和VPn’的值。
图11展示了本发明中自动相位误差检测器四个状态的定义。通过提取采样点的极性和斜率，将采样点分为四个状态，即状态I、II、III、IV。在状态I中，VPn<VDC并且VPn>VPn’；在状态II中，VPn<VDC并且VPn<VPn’；在状态III中，VPn>VDC并且VPn>VPn’；在状态IV中，VPn>VDC并且VPn>VPn’。
图12为本申请的频率判定状态机示意图及频率锁定行为图。对于fout<f0的情况，若P1’为状态I、II、III、IV，则P2’对应的状态为IV、I、II、III。这时锁频环输出Iout>0，使得输出频率fout增大，最后等于目标频率f0。同理，对于fout>f0的情况，若P1’为状态I、II、III、IV，则P2’对应的状态为II、III、IV、I。这时锁频环输出Iout<0，使得输出频率fout减小，最后等于目标频率f0。当P1’与P2’的状态相同时，输出频率fout与目标频率f0相等，这时锁频环输出Iout＝0，锁频环关闭，剩余的相位误差由采样环校正，最后实现锁相环的锁定。
图13为本申请的频率判定逻辑图。首先比较P2’和P1’的状态。若检测得到fout>f0，那么锁频环输出Iout<0；同理，当检测得到fout<f0，那么锁频环输出Iout>0；只有检测到fout＝f0，输出Iout才为0，若此状态能在N0个参考时钟周期内保持不变，代表此时频率已经到达目标频率，剩下的微小相位误差将由采样环消除，最后锁相环锁定。
需要指出的是，本申请实施例涉及的参考双延时锁频的无分频器锁相环架构的具体内容可以参见上述实施例的描述，为了表述简洁，在此不再赘述。
本申请实施例中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示单独存在A、同时存在A和B、单独存在B的情况。其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项”及其类似表达，是指的这些项中的任意组合，包括单项或复数项的任意组合。例如，a，b和c中的至少一项可以表示：a,b,c,a-b,a-c,b-c,或a-b-c，其中a,b,c可以是单个，也可以是多个。
本领域普通技术人员可以意识到，本文中公开的实施例中描述的各单元及算法步骤，能够以电子硬件、计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
以上所述，仅为本申请的具体实施方式，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。本申请的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种无分频器锁相环，其特征在于，包括：亚采样锁相环架构和参考双延时的锁频环，所述亚采样锁相环架构接收参考信号后将振荡器的输出反馈给所述参考双延时的锁频环；其中，所述基于参考双延时的锁频环包括：参考双延时产生器、采样保持电路、自动相位误差状态检测器、以及自适应输出频率校正器，所述参考双延时产生器的输出端与所述采样保持电路的输入端电连接，所述采样保持电路的输出端与所述自动相位误差状态检测器的输入端电连接，所述采样保持电路同时接收所述亚采样锁相环架构的振荡器输出反馈信号；所述自动相位误差状态检测器的输出端与所述自适应输出频率校正器的输入端电连接，所述自适应输出频率校正器的输出端与所述亚采样锁相环架构电连接。
2.根据权利要求1所述的无分频器锁相环，其特征在于，所述亚采样锁相环架构包括依次电连接的亚采样鉴相器、亚采样电荷泵、环路滤波电路和振荡器，所述亚采样鉴相器的输入端接收所述参考信号及振荡器输出信号，所述自适应输出频率校正器的输出端与所述亚采样电荷泵及环路滤波电路电连接。
3.根据权利要求2所述的无分频器锁相环，其特征在于，所述参考双延时产生器包括第一延时单元、第二延时单元和第三延时单元，所述第一延时单元的输入端与参考信号输入端电连接，所述第一延时单元的输出端输出第一延时信号；所以第二延时单元的输入端与参考信号输入端电连接，所述第二延时单元的输出端分别与参考双延时产生器的输出端和所述第三延时单元的输入端电连接，所述第二延时单元的输出端输出第二延时信号，同时所述第三延时单元输出第三延时信号。
4.根据权利要求3所述的无分频器锁相环，其特征在于，所述延时单元由反相器链、数字时间转换器、RC延时以及延时线组成。
5.根据权利要求4所述的无分频器锁相环，其特征在于，所述振荡器包括：数字振荡器、模拟振荡器、LC振荡器和环形振荡器。
6.一种参考双延时锁频方法，其特征在于，采用权利要求1-5任一项所述的无分频器锁相环，所述方法包括：参考双延时产生器产生四个参考信号Ref1、Ref1’、Ref2、Ref2’，然后参考双延时产生器通过采样保持电路采样振荡器的差分输出，得到对应的四个采样点P1、P1’、P2、P2’，采样点对应的电压VP1、VP1’、VP2、VP2’被自动相位误差状态检测器用来检测P1’和P2’的当前状态，P1’和P2’状态信息再经过自适应输出频率校正器，来控制环路滤波器，从而控制压控振荡器的输出频率，最后实现频率的锁定。
7.根据权利要求6所述的参考双延时锁频方法，其特征在于，Refn信号采样振荡器的差分输出得到VPn和VPn-，然后一组比较器比较VPn和VPn-的值，比较结果用来判断VPn和VDC的大小关系，所述VDC是振荡器输出的直流电平。
8.根据权利要求7所述的参考双延时锁频方法，其特征在于，提取采样点的极性和斜率，将采样点分为四个状态，即状态I、II、III、IV。在状态I中，VPn<VDC并且VPn>VPn’；在状态II中，VPn<VDC并且VPn<VPn’；在状态III中，VPn>VDC并且VPn>VPn’；在状态IV中，VPn>VDC并且VPn>VPn’。
9.根据权利要求8所述的参考双延时锁频方法，其特征在于，比较P2’和P1’的状态。若检测得到锁相环输出频率fout>f0，那么锁频环输出电流Iout<0；当检测得到fout<f0，那么锁频环输出Iout>0；当检测到fout＝f0，输出Iout才为0，若此状态能在N0个参考时钟周期内保持不变，代表此时频率已经到达目标频率，锁相环锁定。
CN202310152821.6A 2023-02-08 2023-02-08 一种无分频器锁相环及其参考双延时锁频方法 Pending CN116094516A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310152821.6A CN116094516A (zh) 2023-02-08 2023-02-08 一种无分频器锁相环及其参考双延时锁频方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310152821.6A CN116094516A (zh) 2023-02-08 2023-02-08 一种无分频器锁相环及其参考双延时锁频方法

Publications (1)

Publication Number Publication Date
CN116094516A true CN116094516A (zh) 2023-05-09

Family

ID=86208353

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310152821.6A Pending CN116094516A (zh) 2023-02-08 2023-02-08 一种无分频器锁相环及其参考双延时锁频方法

Country Status (1)

Country Link
CN (1) CN116094516A (zh)

Similar Documents

Publication Publication Date Title
US6704383B2 (en) Sample and hold type fractional-N frequency synthesizer
US9660655B2 (en) Ultra low phase noise frequency synthesizer
US8183950B2 (en) Auto-calibration for ring oscillator VCO
US7372339B2 (en) Phase lock loop indicator
US7920665B1 (en) Symmetrical range controller circuit and method
US20100085086A1 (en) Digital Frequency Detector
US8300753B2 (en) Triple loop clock and data recovery (CDR)
JP5347534B2 (ja) 位相比較器、ｐｌｌ回路、及び位相比較器の制御方法
US7538622B2 (en) Multiple reference frequency fractional-N PLL (phase locked loop)
EP2847865B1 (en) Transceiver using technique for improvement of phase noise and switching of phase lock loop (pll)
KR20150134282A (ko) 넓은 대역폭을 갖는 위상 동기 루프 회로
KR100880422B1 (ko) 분수 보상방법을 갖는 분수분주 주파수 합성기
JP2019504520A (ja) 超低位相雑音周波数シンセサイザ
US7279992B2 (en) Circuit for detecting phase errors and generating control signals and PLL using the same
US7940130B2 (en) Frequency generator and method of frequency generation with multiple sampling phase detectors
US6753711B2 (en) Digital summing phase-lock loop circuit with sideband control and method therefor
CN112994687B (zh) 一种参考时钟信号注入锁相环电路及消除失调方法
US6031426A (en) Phase locked loop with digital vernier control
US6545546B2 (en) PLL circuit and optical communication reception apparatus
CN116094516A (zh) 一种无分频器锁相环及其参考双延时锁频方法
US6218907B1 (en) Frequency comparator and PLL circuit using the same
EP3683967A1 (en) Signal source
US10340902B1 (en) Multiplying delay locked loops with compensation for realignment error
CN103404031A (zh) 锁相环控制电压确定
CN102307048A (zh) 一种基于Pico RRU的时钟及其实现方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination