KR102392119B1 - 위상 회전자를 이용한 분수 서브 샘플링 위상 고정 루프 - Google Patents

위상 회전자를 이용한 분수 서브 샘플링 위상 고정 루프 Download PDF

Info

Publication number
KR102392119B1
KR102392119B1 KR1020210095850A KR20210095850A KR102392119B1 KR 102392119 B1 KR102392119 B1 KR 102392119B1 KR 1020210095850 A KR1020210095850 A KR 1020210095850A KR 20210095850 A KR20210095850 A KR 20210095850A KR 102392119 B1 KR102392119 B1 KR 102392119B1
Authority
KR
South Korea
Prior art keywords
phase
frequency
fractional
locked loop
signal
Prior art date
Application number
KR1020210095850A
Other languages
English (en)
Inventor
백동현
김광섭
Original Assignee
중앙대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 중앙대학교 산학협력단 filed Critical 중앙대학교 산학협력단
Priority to KR1020210095850A priority Critical patent/KR102392119B1/ko
Application granted granted Critical
Publication of KR102392119B1 publication Critical patent/KR102392119B1/ko
Priority to US17/870,362 priority patent/US11817863B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/097—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a comparator for comparing the voltages obtained from two frequency to voltage converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 명세서의 일 실시예에 따른 위상 회전자를 이용한 분수 서브 샘플링 위상 고정 루프는 시그마 델타 변조기를 이용하여 분수배 주파수에 고정하는 주파수 고정 루프; 및 위상 회전자를 이용하여 위상을 분수배 고정하는 서브 샘플링 위상 고정 루프를 포함하고, 상기 위상 회전자는 발진기로부터 출력되는 신호의 위상을 분주배하는 것을 특징으로 한다.

Description

위상 회전자를 이용한 분수 서브 샘플링 위상 고정 루프{Fractional-N Sub-Sampling Phase Locked Loop Using Phase Rotator}
본 발명은 위상 회전자를 이용한 분수 서브 샘플링 위상 고정 루프에 관한 것이다.
위상 고정 루프(phase-locked loop, PLL)는 클럭 타이밍을 사용하는 다양한 시스템에서 국부 발진기로 사용되는 주파수 합성기이다. 예전에는 정수배의 주파수를 출력하는 것으로만 사용하였지만, 최근에는 통신시스템이나 레이더센서 시스템 등에서 출력 주파수의 미세한 조정이 필요한 국부 발진기가 필요하게 되면서 분수배의 위상 고정 루프가 필요하게 되었다.
일반적인 분수배 위상동기회로는 분수배를 만들어 주기 위해서 시그마-델타 변조기를 사용하여 분배기 값을 무작위로 흔들어주게 되는데 이때 특정한 잡음이 발생하게 된다. 이 잡음을 시그마-델타 잡음이라 한다. 시그마-델타 잡음은 총 잡음 중에서 반송주파수 기준 고주파 대역에 존재하며 다른 잡음에 비해 아주 지배적인 특성을 갖는다. 위상 고정 루프는 넓은 대역폭에 대해 총 잡음이 적어야 하지만 고주파의 시그마-델타 잡음에 의해 이 성능이 제한된다. 그리고 위상고정루프의 동작속도를 증가시키기 위해서는 넓은 대역폭을 가져야 하는데, 위의 이유로 이 성능 또한 제한적이게 된다.
앞서 언급한 바와 같이, 시그마-델타 잡음이 적고 넓은 대역폭을 갖는 분수 서브-샘플링 위상 고정 루프를 제공한다.
본 발명의 일 실시예에 따른 위상 회전자를 이용한 분수 서브 샘플링 위상 고정 루프 제1 시그마 델타 변조기를 이용하여 분수배 주파수에 고정하는 주파수 고정 루프; 및 위상 회전자를 이용하여 위상을 분수배 고정하는 서브 샘플링 위상 고정 루프를 포함하고, 상기 위상 회전자는 발진기로부터 출력되는 신호의 위상을 분주배하는 것을 특징으로 한다.
일 실시예에 따르면, 상기 주파수 고정 루프는, 입력 신호(Fref)와 피드백 신호(Fdiv)의 위상차에 기초하여 업 신호(UP) 및 다운 신호(DOWN)를 생성하는 위상-주파수 비교기(PFD); 상기 업 신호(UP) 및 다운 신호(DOWN)에 기초하여 전하 펌프 출력 신호를 생성하는 전하 펌프(CP); 상기 전하 펌프 출력 신호를 전압의 형태로 바꾸는 루프 필터(LF); 루프 필터(LF)의 출력을 입력받는 전압 제어 발진기(VCO); 및 상기 전압 제어 발진기(VCO)의 출력을 분수배하여 피드백 신호(Fdiv)를 출력하는 분수배 분배기를 포함하는 것을 특징으로 한다.
일 실시예에 따르면, 상기 위상 고정 루프는, 입력 신호(Fref)와 상기 위상 회전자로부터 분주된 신호에 기초하여, 빠른 속도의 발진기 출력 신호를 느린 입력 신호로 샘플링한 후 상기 입력신호와의 위상 차이를 산출하는 SSblock(sub-sampling block); 상기 전하 펌프 출력 신호를 전압의 형태로 바꾸는 루프 필터(LF); 및 루프 필터(LF)의 출력을 입력받는 전압 제어 발진기(VCO)를 포함하는 것을 특징으로 한다.
일 실시예에 따르면, 상기 SSblock(sub-sampling block)는, 입력 신호(Fref)와 상기 위상 회전자로부터 분주된 신호에 기초하여, 빠른 속도의 발진기 출력 신호를 느린 입력 신호로 샘플링한 후 상기 입력신호와의 위상 차이를 직류값으로 산출하는 서브 샘플링 위상 검출기(SSPD); 상기 서브 샘플링 위상 검출기에서 산출된 직류의 위상차를 변환하여 상기 전압 제어 발진기로 전달하는 서브 샘플링 전하펌프(SSCP); 및 루프 이득을 조절하기 위해 상기 서브 샘플링 전하펌프의 작동 시간을 제어하는 펄서(pulser)를 포함하는 것을 특징으로 한다.
일 실시예에 따르면, 상기 위상 고정 루프와 상기 주파수 고정 루프는 위상 회전자를 이용한 분수 서브 샘플링 위상 고정 루프는 상기 전압 제어 발진기(VCO)의 출력 주파수를 낮추기 위한 전류 모드 논리(Current mode logic, CML) 를 공통으로 포함하는 것을 특징으로 한다.
일 실시예에 따르면, 상기 제1 시그마 델타 변조기는 주파수를 소정 배율로 나누도록 하기 위한 주파수 디바이더 배율 신호를 생성하여 상기 분수배 분배기에 출력하는 것을 특징으로 한다.
일 실시예에 따르면, 상기 위상 고정 루프는, 주파수를 소정 배율로 나누도록 하기 위한 주파수 디바이더 배율 신호를 생성하여 상기 위상 회전자에 출력하는 제2 시그마 델타 변조기를 더 포함하는 것을 특징으로 한다.
일 실시예에 따르면, 상기 전압 제어 발진기(VCO)는 기준 주파수의 분수배 주파수를 출력하는 것을 특징으로 한다.
본 발명에서 개시하고 있는 일 실시예에 따르면, 고주파대역에서 시그마-델타의 위상 잡음을 크게 줄이면서 아주 넓은 대역폭의 위상 고정 루프를 설계 가능하게 된다.
따라서, 빠른 속도, 넓은 대역폭, 저잡음 특성 그리고 작은 크기로 이를 필요로 하는 통신 시스템이나 센서 시스템과 같은 고주파 시스템에서 분수배 국부 발진기로 사용할 수 있다.
도 1a는 종래의 정수 위상 고정 루프의 블럭도이고, 도 1b는 정수 위상 고정 루프의 타임 다이어그램이다.
도 2a는 종래의 서브-샘플링 루프의 블럭도이고, 도 2b는 서브-샘플링 루프의 타임 다이어그램이다.
도 3은 종래의 서브-샘플링 위상 고정 루프의 블럭도이다.
도 4는 종래의 분수 서브-샘플링 위상 고정 루프의 블럭도이다.
도 5는 종래의 분수 서브-샘플링 위상 고정 루프의 블럭도이다.
도 6은 본 발명의 일 실시예에 따른 위상 회전자를 이용한 분수 서브 샘플링 위상 고정 루프의 블럭도이다.
도 7은 본 발명의 일 실시예에 따른 위상 회전자의 블럭도이다.
도 8은 본 발명의 일 실시예에 따른 위상 회전자를 이용한 분수 서브 샘플링 위상 고정 루프의 상세블럭도이다.
도 9는 본 발명의 일 실시예에 따른 시뮬레이션 결과를 나타낸 그래프이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면을 참조하여 상세하게 설명하도록 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2, A, B 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재 항목들의 조합 또는 복수의 관련된 기재 항목들 중의 어느 항목을 포함한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
명세서 및 청구범위 전체에서, 어떤 부분이 어떤 구성 요소를 포함한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있다는 것을 의미한다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1a는 기본적인 정수 위상 고정 루프의 블럭도이고, 도 1b는 정수 위상 고정 루프의 타임 다이어그램이다.
도 1a를 참조하면, 정수 위상 고정 루프(Phase Locked Loop; PLL, 100)는 위상-주파수 비교기(Phase Frequency Detector, PFD)/ 전하 펌프(Charge Pump; CP, 110), 루프 필터(Loop Filter; LF, 120), 전압 제어 발진기(Voltage Controlled Oscillator; VCO, 130)와 N 분배기(N-Divider, 140)를 포함할 수 있다. 먼저 위상-주파수 비교기(PFD)에서 전압 제어 발진기(130)의 출력을 일정 분주비로 분배하는 N 분배기의 출력 주파수와 기준 주파수를 비교하여 위상 차이만큼 전압 펄스 형태로 신호를 출력한다. 전하 펌프(CP)에서는 펄스 폭 시간 동안 전류를 다음 단인 루프 필터(120)에 공급한다. 루프 필터(120)는 전류를 전압의 형태로 바꾸어 전압 제어 발진기(130)의 전압 제어 입력으로 인가하고, 전압 제어 발진기(130)는 그에 해당하는 주파수를 최종 출력한다.
도 1b 참조하면, 정수 위상 고정 루프(Phase Locked Loop; PLL, 100)는 기준 주파수(FREF)의 N배의 주파수를 출력한다. 기준 주파수와 출력 주파수(FOUT)의 N배를 나눈 분배 주파수(FDIV)를 비교하여 출력 주파수를 고정시켜준다.
도 2a는 기본적인 서브-샘플링 루프의 블럭도이고, 도 2b는 서브-샘플링 루프의 타임 다이어그램이다.
도 2a를 참조하면, 서브-샘플링 루프(200)는 SSblock(sub-sampling block; 210), 루프 필터(LF, 220) 및 전압 제어 발진기(VCO, 230)를 포함한다.
도 2a 및 도 2b를 참조하면 SSblock(sub-sampling block; 210)는 기본적인 정수 위상 고정 루프와 다르게 빠른 출력 주파수와 느린 기준 주파수를 서로 비교하면서 기준 주파수(FREF)의 N배의 주파수를 출력한다.
도 3은 종래의 서브-샘플링 위상 고정 루프의 블럭도이다.
도 3을 참조하면, 서브-샘플링 위상 고정 루프(300)는 파인 페이즈 루프(fine phase loop)와 코스 프리퀀시 루프(coarse frequency loop)를 포함한다.
파인 페이즈 루프(fine phase loop)는 SSblock(sub-sampling block; 311), 루프 필터(LF, 320) 및 전압 제어 발진기(VCO, 330)를 포함하고, 코스 프리퀀시 루프(coarse frequency loop)는 위상-주파수 비교기(Phase Frequency Detector, PFD)/ 전하 펌프(Charge Pump; CP, 310), 루프 필터(LF, 320) 및 전압 제어 발진기(VCO, 330), N 분배기(N-Divider, 340)를 포함할 수 있다.
도 2의 서브-샘플링 루프(200)가 임의의 아무 정수에서 주파수가 고정되는 문제를 해결하기 위하여, 도 3의 서브-샘플링 위상 고정 루프(300)는 코스 프리퀀시 루프(coarse frequency loop)를 이용하여 먼저 전압 제어 발진기(VCO, 330)의 주파수를 고정하는 주파수 고정을 수행한 후, 파인 페이즈 루프(fine phase loop)를 통해 위상을 고정시켜준다.
도 4는 종래의 분수 서브-샘플링 위상 고정 루프의 블럭도이다.
분수 서브-샘플링 위상 고정 루프(400)는 지연셀(Delay cell; DTC, 405), SSblock(sub-sampling block; 411), 위상-주파수 비교기(Phase Frequency Detector, PFD)/ 전하 펌프(Charge Pump; CP, 410), 루프 필터(LF, 420), 전압 제어 발진기(VCO, 430), N 분배기(N-Divider, 440) 및 먹스(450)를 포함할 수 있다. 지연셀(DTC, 405)은 DTC or DLL을 채택하여 위상을 이동시킨다.
도 5는 종래의 분수 서브-샘플링 위상 고정 루프의 블럭도이다.
도 5를 참조하면, 분수 서브-샘플링 위상 고정 루프는 에지제어회로(505), SSblock(sub-sampling block; 511), 위상-주파수 비교기(Phase Frequency Detector, PFD)/ 전하 펌프(Charge Pump; CP, 510), 루프 필터(LF, 520), 전압 제어 발진기(VCO, 530), N 분배기(N-Divider, 540) 및 먹스(550)를 포함할 수 있다. 에지제어회로(505)가 기준 주파수의 기울기를 변형하여 지연을 시킨다.
도 3 내지 도 5의 종래의 다양한 분수 서브-샘플링 위상 고정 루프는 시그마-델타 변조기를 사용하지 않고 정수배의 위상 고정 루프를 구성하여 정수배의 주파수를 만들어주고 그 다음 서브-샘플링 부분에서 기준 주파수의 위상을 흔들어 주어 분수배의 출력 주파수를 만든다.
분수 서브-샘플링 위상 고정 루프는 디지털-시간 변환기, 지연 고정 루프와 단순 지연 회로 등을 채택함으로써 기준 주파수의 위상을 움직여줄 수 있다.
이와 같은 도 3 내지 도 5에 도시한 종래의 다양한 방법의 분수 서브 샘플링 위상 고정 루프는 다음과 같은 공통적인 문제점을 갖는다.
첫번째, 루프 시스템의 정확도가 떨어진다. 지연 회로를 사용하는 것에는 정확도에 문제가 있다. 느린 기준 주파수의 위상을 미세하게 조정하는 것에는 그 한계가 존재한다.
두번째, 주파수 고정 범위가 굉장히 좁다. 즉 시스템이 고정될 환경이 좋지 못한다. 서브-샘플링은 두개의 루프가 구성되어 있는데 두개의 주파수가 다르다고 볼 수 있다. 종래의 기술에서 주파수 고정은 정수배로 구성되고 서브-샘플링의 출력은 분수배로 적용되기 때문에 회로의 고정 범위가 좁다. 이 위상 고정 루프가 고정되었다 하더라도 시간이 지나면 고정 풀려 버리고 다시 고정을 해야 하는 경우도 발생한다.
세번째, 잡음 특성이 좋지 않다. 사실상 독립적 잡음을 보았을 때 상대적으로 가장 좋은 특성을 갖는 것은 기준 주파수이다. 기준 주파수는 일반적으로 수정 발진기를 사용한다. 잡음 특성이 좋은 수정 발진기의 출력을 지연 회로를 사용하여 조정하면 총 잡음에 큰 영향을 주게 된다.
이하 도 6 내지 도 9를 참조하여, 상기 문제점을 해결하는 본 발명의 일 실시예에 따른 위상 회전자를 이용한 분수 서브 샘플링 위상 고정 루프에 대하여 상세히 설명한다.
도 6은 본 발명의 일 실시예에 따른 위상 회전자를 이용한 분수 서브 샘플링 위상 고정 루프의 블럭도이고, 도 7은 본 발명의 일 실시예에 따른 위상 회전자의 블럭도이다.
위상 회전자를 이용한 분수 서브 샘플링 위상 고정 루프(600)는 SSblock(sub-sampling block; 611), 위상-주파수 비교기(PFD)/ 전하 펌프(CP, 610), 루프 필터(LF, 620) 및 전압 제어 발진기(VCO, 630), 분수배 분배기(N-Divider, 640) 및 위상 회전자(650)를 포함한다.
여기서, 위상-주파수 비교기(PFD)/ 전하 펌프(CP, 610), 루프 필터(LF, 620), 전압 제어 발진기(VCO, 630) 및 분수배 분배기(N-Divider, 640)는 주파수 고정 루프로서, 전압 제어 발진기(VCO, 630)에서 출력되는 신호의 분수배 주파수에 고정시킨다.
이를 위해, 위상-주파수 비교기(PFD)는 입력 신호(Fref)와 피드백 신호(Fdiv)의 위상차에 기초하여 업 신호(UP) 및 다운 신호(DOWN)를 생성하고, 전하 펌프(CP, 610)는 위상-주파수 비교기(PFD)로부터 출력되는 업 신호(UP) 및 다운 신호(DOWN)에 기초하여 전하 펌프 출력 신호를 생성한다.
루프 필터(LF, 620)는 전하 펌프(CP)로부터 출력되는 전하 펌프 출력 신호를 전압의 형태로 바꾸어 전압 제어 발진기(VCO, 630)에 입력한다.
분수배 분배기(N-Divider, 640)는 전압 제어 발진기(VCO, 630)의 출력을 분수배하여 피드백 신호(Fdiv)를 생성한다. 생성된 피드백 신호(Fdiv)는 상기 위상-주파수 비교기(PFD)에 입력된다.
한편 SSblock(sub-sampling block; 611), 루프 필터(LF, 620) 및 전압 제어 발진기(VCO, 630) 및 위상 회전자(650)는 위상을 고정시키는 위상 고정 루프로 동작하며, 이를 위해, SSblock(sub-sampling block; 611)는 입력신호와 위상 회전자(650)를 통해 출력되는 피드백 신호에 기초하여 빠른 속도의 발진기 출력 신호를 느린 입력 신호로 샘플링한 후 상기 입력신호와의 위상차를 직류값으로 산출하고, 루프 필터(LF, 620)를 통해 전압형태로 바꾸어 전압 제어 발진기(VCO, 630)에 입력한다.
이로써, 전압 제어 발진기(VCO, 630)로부터 출력되는 기준 주파수의 분수배 주파수를 출력한다.
여기서, 위상 회전자(650)는 시스템의 출력 주파수의 정보를 입력으로 받아오고 그 주파수의 위상을 움직여주는 회로이다. 도 7에 도시한 바와 같이 위상 회전자(650)는 발진기(630)로부터 신호를 위상차이가 90°차이가 나는 신호를 입력받고, 시그마 델타 변조기에서 출력되는 주파수 디바이더 배율 신호에 따라 주파수를 소정 배율로 나누어 0 내지 360도 변동하는 위상을 지닌 출력을 발생시킬 수 있다.
위상 회전자(650)가 위상을 얼마나 많이 쪼개어주어 움직여주는지에 따라, 잡음 특성이 달라진다. 위상을 많이 쪼개어 움직여줄수록 시그마-델타 잡음을 더 약화시킬 수 있다.
따라서, 본 발명의 일 실시예에 따른 위상 회전자를 이용한 분수 서브-샘플링 위상 고정 루프는 위상 잡음 특성이 좋다. 또한, 반송 주파수 기준 고주파에서 시그마-델타 잡음에 의한 영향을 많이 줄일 수 있으므로, 넓은 대역폭의 설계가 가능해지고 전체 회로 크기도 줄일 수 있다.
또한, 기준 주파수를 세세히 움직이는 종래의 분수 서브-샘플링 위상 고정 루프와는 다르게 빠른 출력 주파수를 미세하게 조절하기 때문에 그 해상도가 높은 장점이 있다.
도 6의 상세 구성은 도 8을 참조하여 설명한다.
도 8은 본 발명의 일 실시예에 따른 위상 회전자를 이용한 분수 서브 샘플링 위상 고정 루프의 상세블럭도이다.
위상 회전자를 이용한 분수 서브 샘플링 위상 고정 루프(800)는 제1 시그마 델타 변조기를 이용하여 분수배 주파수에 고정하는 주파수 고정 루프(Coarse Frequency Loop)와, 위상 회전자를 이용하여 위상을 분수배 고정하는 서브 샘플링 위상 고정 루프(Fine Phase Loop)를 포함한다.
주파수 고정 루프(Coarse Frequency Loop)는 위상-주파수 비교기(PFD, 805), 전하 펌프(CP, 810), 루프 필터(LF, 820), 전압 제어 발진기(VCO, 830), 전류 모드 논리(835), 분수배 분배기(N-Divider, 840) 및 제1 시그마 델타 변조기(845)를 포함한다.
위상-주파수 비교기(PFD, 805), 전하 펌프(CP, 810), 루프 필터(LF, 820), 전압 제어 발진기(VCO, 830), 전류 모드 논리(835), 분수배 분배기(N-Divider, 840)는 도 6의 위상-주파수 비교기 및 전하 펌프(PFD/CP, 610), 루프 필터(LF, 620), 전압 제어 발진기(VCO, 630) 및 분수배 분배기(640)과 동일한 구성요소로서 상세한 설명은 생략한다.
전류 모드 논리(835)는 전압 제어 발진기(VCO)로부터 출력되는 높은 출력 주파수를 낮추는 역할을 한다. 전류 모드 논리(835)의 출력 신호는 분수배 분배기(840)에 입력된다. 분수배 분배기(N-Divider, 840)는 N과 N+1을 가능하게 한다.
제1 시그마 델타 변조기(845)는 주파수 디바이더 배율 신호를 생성하여 분수배 분배기(N-Divider, 840)를 원하는 분수배로 주파수를 고정시키고, 위상-주파수 비교기 및 전하 펌프(PFD/CP, 810)에 입력된다.
위상 고정 루프는 서브 샘플링 위상 검출기(SSPD: Sub Sampling Phase Detector)(821), 서브 샘플링 전하 펌프(SSCP: Sub Sampling Charge Pump)(831) 및 펄서(PULSER)(841)를 포함하고, 루프 필터(LF, 820), 전압 제어 발진기(VCO, 830), 전류 모드 논리(835), 위상 회전자(850) 및 제2 시그마 델타 변조기(855)를 더 포함한다. 여기서, 서브 샘플링 위상 검출기(SSPD: Sub Sampling Phase Detector)(821), 서브 샘플링 전하 펌프(SSCP: Sub Sampling Charge Pump)(831) 및 펄서(PULSER)(841)는 SSblock의 구성요소이다. 여기서, 루프 필터(LF, 820), 전압 제어 발진기(VCO, 830) 및 전류 모드 논리(835)는 주파수 고정 로프와 공용으로 사용된다.
루프 필터(LF, 820), 전압 제어 발진기(VCO, 830) 및 위상 회전자(850)는 도 6의 루프 필터(LF, 620), 전압 제어 발진기(VCO, 630) 및 위상 회전자(650)와 동일한 구성요소로서 상세한 설명은 생략한다.
SSPD(821)는 입력 신호(Fref)와 상기 위상 회전자로부터 분주된 신호에 기초하여, 빠른 속도의 발진기 출력 신호를 느린 입력 신호로 샘플링한 후 상기 입력신호와의 위상 차이를 직류값으로 산출하고, SSCP(831)는 SSPD(821)에서 산출된 직류의 위상차를 변환하여 전압 제어 발진기(830)로 전달한다. 한편, 펄서(841)는 루프 이득을 조절하기 위해 SSCP(831)의 작동 시간을 제어한다.
루프 필터(LF, 820)는 전압의 값을 조정하여 주파수와 위상을 고정한다.
제2 시스마-델타 변조기(855)는 주파수 디바이더 배율 신호를 생성하여 위상 회전자(850)에 입력된다. 제2 시스마-델타 변조기(855)를 통해 분수배 주파수와의 연동을 수행한다.
일 실시예에서는 시그마-델타 변조기를 사용하지만 위상 회전자의 역할로 2의 비트 수 배 만큼 델타-시그마 변조기의 위상 잡음이 감소되는 결과를 얻을 수 있다
본 발명의 일 실시예에 따른 위상 회전자를 이용한 분수 서브-샘플링 위상 고정 루프는 종래의 분수 서브-샘플링 위상 고정 루프와 같이 주파수와 위상을 맞춰주는 두개의 루프를 구성하고 있지만, 먼저 주파수를 맞추어 주는 루프에서는 분배기(840)에 제1 시스마-델타 변조기(845)를 추가하여 분수배 주파수에 고정시켜준다. 그리고 위상을 맞추어 주는 루프에서 출력 주파수(빠른 주파수)에 위상 회전자(850)를 구성하여 출력 주파수의 위상을 움직여주고 난 후 기준 주파수를 비교하게 한다.
도 9는 본 발명의 일 실시예에 따른 시뮬레이션 결과를 나타낸 그래프이다.
본 발명의 일 실시예에 따른 시뮬레이션을 위해, CMOS TSMC 65-nm 공정을 사용하여 28 GHz 위상 고정 루프를 설계하였으며 대역폭은 4 MHz로 설계했다.
기준 주파수는 100 MHz이고, 반송 주파수는 24 GHz 이며, 출력 주파수는 28 GHz 이다.
대역폭 내의 위상 잡음은 100 kHz와 1 MHz 에서 모두 -112 dBc/Hz 라는 결과를 얻었다.
본 발명의 일 실시예에 따르면, 고주파대역에서 위상 잡음을 크게 줄이면서 아주 넓은 대역폭의 위상 고정 루프를 설계할 수 있다.
따라서, 빠른 속도, 넓은 대역폭, 저잡음 특성 그리고 작은 크기로 이를 필요로 하는 통신 시스템이나 센서 시스템과 같은 고주파 시스템에서 분수배 국부 발진기로 사용할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 사람이라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (8)

  1. 제1 시그마 델타 변조기를 이용하여 분수배 주파수에 고정하는 주파수 고정 루프; 및
    위상 회전자를 이용하여 위상을 분수배 고정하는 서브 샘플링 위상 고정 루프
    를 포함하고,
    상기 위상 회전자는 발진기로부터 출력되는 신호의 위상을 분수배하고,
    상기 위상 고정 루프는,
    입력 신호(Fref)와 상기 위상 회전자로부터 분주된 신호에 기초하여, 빠른 속도의 발진기 출력 신호를 느린 입력 신호로 샘플링한 후 상기 입력 신호와의 위상 차이를 산출하는 SSblock(sub-sampling block);
    상기 SSblock의 출력 신호를 전압의 형태로 바꾸는 루프 필터(LF); 및
    상기 루프 필터(LF)의 출력을 입력받는 전압 제어 발진기(VCO)
    를 포함하는 것을 특징으로 하는 위상 회전자를 이용한 분수 서브 샘플링 위상 고정 루프.
  2. 제1항에 있어서,
    상기 주파수 고정 루프는,
    입력 신호(Fref)와 피드백 신호(Fdiv)의 위상차에 기초하여 업 신호(UP) 및 다운 신호(DOWN)를 생성하는 위상-주파수 비교기(PFD);
    상기 업 신호(UP) 및 다운 신호(DOWN)에 기초하여 전하 펌프 출력 신호를 생성하는 전하 펌프(CP);
    상기 전하 펌프 출력 신호를 전압의 형태로 바꾸는 루프 필터(LF);
    루프 필터(LF)의 출력을 입력받는 전압 제어 발진기(VCO); 및
    상기 전압 제어 발진기(VCO)의 출력을 분수배하여 피드백 신호(Fdiv)를 출력하는 분수배 분배기
    를 포함하는 것을 특징으로 하는 위상 회전자를 이용한 분수 서브 샘플링 위상 고정 루프.
  3. 삭제
  4. 제1항에 있어서,
    상기 SSblock(sub-sampling block)는,
    입력 신호(Fref)와 상기 위상 회전자로부터 분주된 신호에 기초하여, 빠른 속도의 발진기 출력 신호를 느린 입력 신호로 샘플링한 후 상기 입력 신호와의 위상 차이를 직류값으로 산출하는 서브 샘플링 위상 검출기(SSPD);
    상기 서브 샘플링 위상 검출기에서 산출된 직류의 위상차를 변환하여 상기 전압 제어 발진기로 전달하는 서브 샘플링 전하펌프(SSCP); 및
    루프 이득을 조절하기 위해 상기 서브 샘플링 전하펌프의 작동 시간을 제어하는 펄서(pulser)
    를 포함하는 것을 특징으로 하는 위상 회전자를 이용한 분수 서브 샘플링 위상 고정 루프.
  5. 제1항에 있어서,
    상기 위상 고정 루프와 상기 주파수 고정 루프는 상기 전압 제어 발진기(VCO)의 출력 주파수를 낮추기 위한 전류 모드 논리(Current mode logic, CML)를 공통으로 포함하는 것을 특징으로 하는 위상 회전자를 이용한 분수 서브 샘플링 위상 고정 루프.
  6. 제2항에 있어서,
    상기 제1 시그마 델타 변조기는 주파수를 소정 배율로 나누도록 하기 위한 주파수 디바이더 배율 신호를 생성하여 상기 분수배 분배기에 출력하는 것을 특징으로 하는 위상 회전자를 이용한 분수 서브 샘플링 위상 고정 루프.
  7. 제6항에 있어서,
    상기 위상 고정 루프는,
    주파수를 소정 배율로 나누도록 하기 위한 주파수 디바이더 배율 신호를 생성하여 상기 위상 회전자에 출력하는 제2 시그마 델타 변조기
    를 더 포함하는 것을 특징으로 하는 위상 회전자를 이용한 분수 서브 샘플링 위상 고정 루프.
  8. 제1항에 있어서,
    상기 전압 제어 발진기(VCO)는 기준 주파수의 분수배 주파수를 출력하는 것을 특징으로 하는 위상 회전자를 이용한 분수 서브 샘플링 위상 고정 루프.

KR1020210095850A 2021-07-21 2021-07-21 위상 회전자를 이용한 분수 서브 샘플링 위상 고정 루프 KR102392119B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210095850A KR102392119B1 (ko) 2021-07-21 2021-07-21 위상 회전자를 이용한 분수 서브 샘플링 위상 고정 루프
US17/870,362 US11817863B2 (en) 2021-07-21 2022-07-21 Fractional-n sub-sampling phase locked loop using phase rotator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210095850A KR102392119B1 (ko) 2021-07-21 2021-07-21 위상 회전자를 이용한 분수 서브 샘플링 위상 고정 루프

Publications (1)

Publication Number Publication Date
KR102392119B1 true KR102392119B1 (ko) 2022-04-27

Family

ID=81390221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210095850A KR102392119B1 (ko) 2021-07-21 2021-07-21 위상 회전자를 이용한 분수 서브 샘플링 위상 고정 루프

Country Status (2)

Country Link
US (1) US11817863B2 (ko)
KR (1) KR102392119B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11716087B1 (en) * 2022-01-24 2023-08-01 Cisco Technology, Inc. Calibration loop for differential sub-sampling phase detector in sub-sampling phase locked loop

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010015841A (ko) * 1997-12-12 2001-02-26 엘링 블로메 Σδ변조기-제어 위상동기루프 회로 및 관련 방법
JP2005502241A (ja) * 2001-08-29 2005-01-20 アナログ・デバイシズ・インコーポレーテッド 位相ロックループの高速起動方法および装置
KR101813926B1 (ko) * 2016-09-27 2018-01-30 (주)알파솔루션즈 고해상도 위상 생성기를 이용한 주파수 합성기 및 이의 제어방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9094028B2 (en) * 2012-04-11 2015-07-28 Rambus Inc. Wide range frequency synthesizer with quadrature generation and spur cancellation
KR101901763B1 (ko) 2015-01-28 2018-09-27 후아웨이 테크놀러지 컴퍼니 리미티드 서브샘플링 위상 고정 루프
KR101780630B1 (ko) 2015-12-11 2017-10-23 고려대학교 산학협력단 서브 샘플링 위상 고정 루프 회로 기반의 스프레드 스펙트럼 클록 발생기 및 그 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010015841A (ko) * 1997-12-12 2001-02-26 엘링 블로메 Σδ변조기-제어 위상동기루프 회로 및 관련 방법
JP2005502241A (ja) * 2001-08-29 2005-01-20 アナログ・デバイシズ・インコーポレーテッド 位相ロックループの高速起動方法および装置
KR101813926B1 (ko) * 2016-09-27 2018-01-30 (주)알파솔루션즈 고해상도 위상 생성기를 이용한 주파수 합성기 및 이의 제어방법

Also Published As

Publication number Publication date
US20230029340A1 (en) 2023-01-26
US11817863B2 (en) 2023-11-14

Similar Documents

Publication Publication Date Title
US6147561A (en) Phase/frequency detector with time-delayed inputs in a charge pump based phase locked loop and a method for enhancing the phase locked loop gain
US7496168B2 (en) Phase-locked loop using multi-phase feedback signals
US6704383B2 (en) Sample and hold type fractional-N frequency synthesizer
US7772900B2 (en) Phase-locked loop circuits and methods implementing pulsewidth modulation for fine tuning control of digitally controlled oscillators
US6594330B1 (en) Phase-locked loop with digitally controlled, frequency-multiplying oscillator
US7579886B2 (en) Phase locked loop with adaptive phase error compensation
US8587352B2 (en) Fractional-N phase locked loop
US11012081B2 (en) Apparatus and methods for digital phase locked loop with analog proportional control function
CN110048714B (zh) 合成器和相位频率检测器
US11082051B2 (en) Apparatus and methods for timing offset compensation in frequency synthesizers
CN111149299B (zh) 使用分数n pll的片上系统时钟相位管理
EP1371167B1 (en) Fractional-n frequency synthesizer with fractional compensation method
EP1729432B1 (en) Generation of a phase locked loop output signal having reduced spurious spectral components
US7295824B2 (en) Frequency multiplier pre-stage for fractional-N phase-locked loops
EP3700091A1 (en) Feedback control for accurate signal generation
KR102392119B1 (ko) 위상 회전자를 이용한 분수 서브 샘플링 위상 고정 루프
US8664989B1 (en) Method to increase frequency resolution of a fractional phase-locked loop
US10739811B2 (en) Phase locked loop using direct digital frequency synthesizer
US20040180638A1 (en) Low frequency self-calibration of a PLL with multiphase clocks
EP1297619B1 (en) Linear dead-band-free digital phase detection
Ghasemzadeh et al. A new adaptive PLL to reduce the lock time in 0.18 µm technology
KR102392109B1 (ko) 위상 회전자를 이용한 분수 위상 고정 루프
EP3624344B1 (en) Pll circuit
US12028082B2 (en) Phase-locked loop circuit and operation method thereof
US20230119518A1 (en) Phase-locked loop circuit and operation method thereof

Legal Events

Date Code Title Description
GRNT Written decision to grant