KR102392109B1 - 위상 회전자를 이용한 분수 위상 고정 루프 - Google Patents

위상 회전자를 이용한 분수 위상 고정 루프 Download PDF

Info

Publication number
KR102392109B1
KR102392109B1 KR1020210095851A KR20210095851A KR102392109B1 KR 102392109 B1 KR102392109 B1 KR 102392109B1 KR 1020210095851 A KR1020210095851 A KR 1020210095851A KR 20210095851 A KR20210095851 A KR 20210095851A KR 102392109 B1 KR102392109 B1 KR 102392109B1
Authority
KR
South Korea
Prior art keywords
phase
signal
fractional
locked loop
divider
Prior art date
Application number
KR1020210095851A
Other languages
English (en)
Inventor
백동현
류시극
Original Assignee
중앙대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 중앙대학교 산학협력단 filed Critical 중앙대학교 산학협력단
Priority to KR1020210095851A priority Critical patent/KR102392109B1/ko
Application granted granted Critical
Publication of KR102392109B1 publication Critical patent/KR102392109B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/097—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a comparator for comparing the voltages obtained from two frequency to voltage converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 명세서의 일 실시예에 따른 위상 회전자를 이용한 분수 위상 고정 루프는 기준 신호 및 분주 신호를 입력받고 출력 신호를 출력하는 위상 고정 루프 회로; 및 위상 회전자를 이용하여 분수배의 분주값을 생성하여 분수배의 출력 신호를 제어하는 변조기 회로를 포함하는 것을 특징으로 한다.

Description

위상 회전자를 이용한 분수 위상 고정 루프{Fractional-N Phase Locked Loop Using Phase Rotator}
본 발명은 위상 회전자를 이용한 분수 위상 고정 루프에 관한 것이다.
위상 고정 루프(phase-locked loop, PLL)는 클럭 타이밍을 사용하는 다양한 시스템에서 국부 발진기로 사용되는 주파수 합성기이다. 예전에는 정수배의 주파수를 출력하는 것으로만 사용하였지만, 최근에는 통신시스템이나 레이더센서 시스템 등에서 출력 주파수의 미세한 조정이 필요한 국부 발진기가 필요하게 되면서 분수배의 위상 고정 루프가 필요하게 되었다.
도 1은 종래의 분수 위상 고정 루프의 블록도이다. 분수 위상 고정 루프는 제한된 대역폭 내에서 입력 Reference 주파수를 분수로 분주 해주는 회로이다. 분수 위상 고정 루프는 델타-시그마 변조기를 이용하여 디바이더의 정수 분주 값을 평균하여 분수 값을 만들어 낸다.
도 1을 참조하면, 분수 위상 고정 루프(Fractional-N Phase Locked Loop; FNPLL)는 위상-주파수 비교기(Phase Frequency Detector; PFD,10)/ 전하 펌프(Charge Pump; CP, 20), 루프 필터(Loop Filter; LF, 30), 전압 제어 발진기(Voltage Controlled Oscillator; VCO, 40), N 분배기(N-Divider, 50) 및 델타 시그마 변조기(Delta Sigma Modulator; DSM, 60)를 포함할 수 있다.
먼저 위상-주파수 비교기(PFD,10)에서 전압 제어 발진기(130)의 출력을 일정 분주비로 분배하는 N 분배기(50)의 출력 주파수와 기준 주파수를 비교하여 위상 차이만큼 전압 펄스 형태로 신호를 출력한다. 전하 펌프(CP,20)에서는 펄스 폭 시간 동안 전류를 다음 단인 루프 필터(30)에 공급한다. 루프 필터(30)는 전류를 전압의 형태로 바꾸어 전압 제어 발진기(130)의 전압 제어 입력으로 인가하고, 전압 제어 발진기(130)는 그에 해당하는 주파수를 최종 출력한다.
델타 시그마 변조기(60)는 목표 주파수의 분수(fractional)를 조절하기 위하여 N 분배기(50)에 제어 신호를 출력한다. N 분배기(50)는 제어 신호에 따라 N과 N+1정수 분주 값을 출력하여, 분수 위상 고정 루프(FNPLL)는 분수 위상값을 출력한다.
이와 같이 종래의 분수 위상 고정 루프(FNPLL)를 갖는 분수배 위상동기회로는 델타-시그마 변조(Delta-Sigma Modulation)를 활용하여 디바이더의 정수 분주 값을 조정하여 소수 값을 만들어 낸다. 델타-시그마 변조를 활용하여 디바이더는 정수 N과 N+1값을 조정하여 분주를 조절하게 되고, 이 분주 값들의 평균화에 따라 소수 값이 결정되게 된다. 이 때 델타-시그마 변조에서 생성되는 양자화 잡음(Quantization Noise)이 분수 위상 고정 루프에서 고주파 위상 잡음(Phase Noise)으로 나타나게 되는데, 디바이더의 분주 값의 제곱배가 되어 생성된다. 이 고주파 위상 잡음은 분수 위상 고정 루프의 대역폭을 제한하고, 그로 인해 루프 필터의 크기가 커진다는 문제가 있다.
앞서 언급한 문제점을 해결하기 위하여, 위상 회전자의 분주 배만큼 델타-시그마 변조의 양자화 잡음의 크기를 줄이고, 이를 통해 고주파 위상 잡음을 개선하여 더 넓은 대역폭을 갖는 분수 위상 고정 루프를 제공한다.
본 발명의 일 실시예에 따른 위상 회전자를 이용한 분수 위상 고정 루프는 기준 신호 및 피드백 신호를 수신하고 이들의 위상 차이에 상응하는 출력 신호를 출력하는 위상 고정 루프 회로; 및 위상 회전자를 이용하여 0과 1 사이의 소수를 갖는 F인자로 주파수 분주하고 분주된 주파수를 갖는 피드백 신호를 생성하는 변조기 회로를 포함한다.
일 실시예에서, 상기 변조기 회로는, 위상 회전자를 이용하여 0과 1 사이의 소수를 갖는 F인자로 주파수 분주하고 분주된 주파수를 갖는 피드백 신호를 생성하는 분수 디바이더; 및 입력되는 코드에 따라 상기 F인자를 포함하는 상기 제어 신호를 생성하는 디바이더 컨트롤러를 포함한다.
일 실시예에서, 상기 분수 디바이더는 전압 제어 발진기의 분주된 주파수의 쿼드 신호를 입력받고, 제어 신호의 전류량에 따라 주파수 위상을 제어하는 위상 회전자; 위상 조정 크기에 대응하는 상기 제어 신호를 생성하는 디지털-아날로그 변환부(DAC); 및 상기 F 인자를 갖는 입력 코드에 따라 상기 제어 신호의 전류량을 조절하기 위한 코드를 생성하여 상기 디지털-아날로그 변환부(DAC)에 전달하는 회전 컨트롤러(230)를 포함하는 것을 특징으로 한다.
일 실시예에서, 상기 변조기 회로는, 상기 분수 디바이더에 의해 출력되는 신호를 수신하고, 자연수인 N인자로 주파수 분주하고, 분주된 주파수를 갖는 피드백 신호를 생성하는 정수 디바이더를 더 포함하고, 상기 디바이더 컨트롤러는 입력되는 코드에 따라 상기 N인자를 포함하는 상기 제어 신호를 생성하여 상기 정수 디바이더에 제공하는 것을 특징으로 한다.
일 실시예에서, 상기 위상 회전자를 이용한 분수 위상 고정 루프는 상기 디바이더 컨트롤러는 입력되는 신호를 시그마-델타 변조하여 상기 N인자와, F인자를 발생하는 시그마 델타 변조기; 및 상기 위상 회전자의 쿼드 신호의 샘플링 클록으로 사용되는 클록을 생성하는 클록 생성기를 더 포함하는 것을 특징으로 한다.
일 실시예에서, 상기 위상 고정 루프 회로는 기준 신호(Fref)와 상기 피드백 신호(Fdiv)의 위상차에 기초하여 업 신호(UP) 및 다운 신호(DOWN)를 생성하는 위상-주파수 비교기(PFD); 상기 업 신호(UP) 및 다운 신호(DOWN)에 기초하여 전하 펌프 출력 신호를 생성하는 전하 펌프(CP); 상기 전하 펌프 출력 신호에 응답하여 전압을 생성하는 루프 필터(LF); 및 루프 필터(LF)의 출력을 입력받는 전압 제어 발진기(VCO)를 포함하는 것을 특징으로 한다.
일 실시예에서, 상기 업 신호와 다운 신호는 소수점을 갖는 것을 특징으로 한다.
본 발명에서 개시하고 있는 일 실시예에 따르면, 위상 회전자를 이용한 분수 위상 고정 루프에서 델타-시그마 변조를 통해 생성되는 양자화 잡음을 크게 줄이면서 종래의 분수 위상 고정 루프에 비해 더 넓은 대역폭을 갖는 분수 위상 고정 루프를 제공한다.
또한, 위상 고정 시간을 줄일 수 있다.
도 1은 종래의 분수 위상 고정 루프의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 위상 회전자를 이용한 분수 위상 고정 루프의 블록도이다.
도 3은 본 발명의 일 실시예에 따른 위상 회전자를 이용한 분수 위상 고정 루프의 상세블록도이다.
도 4는 본 발명의 일 실시예에 따른 위상 회전자를 포함하는 분수 디바이더의 블록도이다.
도 5는 본 발명의 다른 실시예에 따른 위상 회전자를 이용한 분수 위상 고정 루프의 상세블록도이다.
도 6은 본 발명의 일 실시예에 따른 디바이더 컨트롤러의 블록도이다.
도 7은 본 발명의 일 실시예에 따른 위상 회전자를 이용한 분수 위상 고정 루프를 포함하는 시스템 온 칩을 설명하기 위한 블록도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면을 참조하여 상세하게 설명하도록 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2, A, B 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재 항목들의 조합 또는 복수의 관련된 기재 항목들 중의 어느 항목을 포함한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
명세서 및 청구범위 전체에서, 어떤 부분이 어떤 구성 요소를 포함한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있다는 것을 의미한다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 2는 본 발명의 일 실시예에 따른 위상 회전자를 이용한 분수 위상 고정 루프의 블록도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 분수 분주형 위상 고정 루프(100)는 위상 고정 루프 회로(110)와 변조기 회로(120)를 포함한다.
위상 고정 루프 회로(110)는 기준 신호(FREF)를 수신하여 출력 신호(Fout)를 생성할 수 있다. 출력 신호(Fout)의 주파수와 기준 신호(FREF)의 주파수는 분수 분주비를 이룰 수 있다.
변조기 회로(120)는 위상 고정 루프 회로(110)를 제어할 수 있다. 변조기 회로(120)는 위상 고정 루프 회로(110)를 제어하는 제어 신호를 생성하고, 제어 신호를 위상 고정 루프 회로(110)에 제공할 수 있다. 제어 신호는 목표 주파수에 대응되며, 위상 회전자를 이용하여 분수 분주 신호를 생성할 수 있다.
도 3은 본 발명의 일 실시예에 따른 위상 회전자를 이용한 분수 위상 고정 루프의 상세블록도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 분수 분주형 위상 고정 루프(100)는 위상 고정 루프 회로(110)와 변조기 회로(120)를 포함한다.
위상 고정 루프 회로(110)는 도 3의 위상 주파수 검출기(111, Phase Frequency Detector; PFD), 전하 펌프(112, Charge Pump), 루프 필터(113, Loop Filter), 전압 제어 발진기(114, Voltage Controlled Oscillator; VCO)를 포함한다.
위상 주파수 검출기(111)는 외부로부터 기준 신호(Fref) 및 변조기 회로(120)로부터 분주된 발진 신호(Fdiv)를 수신한다. 분주된 발진 신호(Fdiv)는 피드백 신호라고도 한다. 예시적으로, 기준 주파수(Fref)는 수정 발진기(crystal oscillator)로부터 제공될 수 있다. 위상 주파수 검출기(111)는 기준 신호(Fref) 및 분주된 발진 신호(Fdiv)의 위상을 비교하여, 기준 신호(Fref) 및 분주된 발진 신호(Fdiv)의 위상 차이를 검출할 수 있다. 위상 주파수 검출기(111)는 상기 위상 차이에 대응되는 위상차 신호를 생성할 수 있다. 구체적으로, 위상차 신호의 펄스폭은 상기 위상 차이에 비례할 수 있다.
위상 주파수 검출기(111)는 복수의 출력 단자를 구비할 수 있다. 복수의 출력 단자는 업(up) 단자와 다운(dowm) 단자를 포함할 수 있다. 위상 주파수 검출기(111)는 업 단자와 다운 단자를 사용하여 상기 위상 차이를 구분할 수 있다.
전하 펌프(112)는 위상 주파수 검출기(111)로부터 위상차 신호를 수신할 수 있다. 전하 펌프(112)는 위상차 신호의 펄스폭에 대응되는 제어 전압을 생성할 수 있다. 구체적으로, 제어 전압의 전하량은 위상차 신호의 펄스폭에 비례할 수 있다. 예를 들어, 전하 펌프(112)에는 전류 스티어링(current steering) 모드형 전하 펌프가 사용될 수 있으나, 이에 한정되는 것은 아니다.
루프 필터(113)는 전하 펌프(112)로부터 제어 전압을 수신할 수 있다. 루프 필터(113)는 제어 전압을 축적 및 방출할 수 있다. 루프 필터(113)는 제어 전압을 필터링하여 스무스(smooth)하게 처리할 수 있다. 예를 들어, 루프 필터(113)에는 로우 패스 필터(Low Pass Filter; LPF)가 사용될 수 있으나, 이에 한정되는 것은 아니다.
전압 제어 발진기(114)는 루프 필터(113)로부터 필터링된 제어 전압을 수신할 수 있다. 전압 제어 발진기(114)는 제어 전압에 대응되는 주파수를 갖는 출력 신호(Fout)를 생성할 수 있다. 예를 들어, 전압 제어 발진기(114)는 다상(multi phase) 전압 제어 발진기일 수 있으나, 이에 한정되는 것은 아니다.
변조기 회로(120)는 전압 제어 발진기(114)로부터 출력 신호(Fout)를 수신하고, 출력 신호(Fout)를 분주하여 분주된 발진 신호(FDIV)를 생성할 수 있다.
변조기 회로(120)는 분수 디바이더(121)와 디바이더 컨트롤러(122)를 포함할 수 있다.
분수 디바이더(121)는 전압 제어 발진기(114)와 위상 주파수 검출기(111) 사이의 피드백 경로에 배치될 수 있다.
분수 디바이더(121)는 위상 회전자를 이용하여 0과 1 사이의 소수를 갖는 F인자로 주파수 분주하고 분주된 주파수를 갖는 피드백 신호를 생성한다.
일 실시예에서 분수 디바이더(121)는 디바이더 컨트롤러(122)의 제어 신호에 따라 분수(fractional) 분주할 수 있다. 분수 디바이더(121)는 위상 회전자를 사용하여,
Figure 112021084341883-pat00001
의 하이 신호와
Figure 112021084341883-pat00002
의 로우 신호 사이의 위상 고정을 수행할 수 있다. 이와 같이, 분수 디바이더(121)에 의해 소수 값까지 표현이 가능해 진다. 이와 같이 분주된 발진 신호(분주 신호라고도 함)를 소수값까지 제어되어 제어 신호의 진폭을 줄여, 이로 인한 노이즈를 줄일 수 있다. 분수 디바이더(121)는 분주 신호(FDIV)를 위상 주파수 검출기(111)에 제공할 수 있다.
디바이더 컨트롤러(122)는 입력되는 코드에 따라 상기 분수 디바이더(121)로 출력되는 제어신호를 생성한다. 즉, 사용자는 상기 코드에 원하는 값을 입력하여 분수 디바이더(121)를 제어하여 원하는 상기 제어신호는 상기 F인자를 포함한다.
도 4는 본 발명의 일 실시예에 따른 위상 회전자를 포함하는 분수 디바이더의 블록도이다.
도 4를 참조하면, 위상 회전자를 포함하는 분수 디바이더는 위상 회전자(210), 디지털-아날로그 변환부(Digital to Analog Conversion; DAC, 220) 및 회전 로직부(230)를 포함할 수 있다.
위상 회전자(210)는 전압 제어 발진기(VCO)의 주파수를 분주하여 생성된 위상차이가 90 도 차이가 나는 쿼드 신호 IP, IN, QP, QN를 입력받고 DAC(220)의 전류량에 따라 분주값을 조절할 수 있도록 위상을 조절한다.
여기서 입력되는 쿼드 신호 IP, IN, QP, QN는 sin, -sin, cos, -cos의 형태의 신호로 입력되고, DAC(220)의 출력 전류인 I 전류와 Q전류에 의해 IP, IN, QP, QN 신호가 삼각함수 합성 공식에 따른 신호로 합성이 되고, 그에 따라 분주값을 조절할 수 있도록 위상을 조절하게 됩니다.
회전 컨트롤러(230)는 DAC 전류를 조절하는 코드를 생성하여, DAC(220)에 출력한다.
이와 같이 위상 회전자를 포함하는 분수 디바이더는(122)는 종래의 분수 디바이더보다 더 미세하게 분주값을 조절하여 양자화 잡음을 줄이고 위상 고정 시간을 줄일 수 있다. 이로 인하여 더 넓은 대역을 사용할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 위상 회전자를 이용한 분수 위상 고정 루프의 상세블록도이다.
도 5를 참조하면, 위상 주파수 검출기(111, Phase Frequency Detector; PFD), 전하 펌프(112, Charge Pump), 루프 필터(113, Loop Filter), 전압 제어 발진기(114, Voltage Controlled Oscillator; VCO)를 포함하는 위상 고정 로프 회로와, 분수 디바이더(121), 정수 디바이더(123) 및 디바이더 컨트롤러(122)를 포함하는 변조기 회로를 포함한다.
위상 고정 로프 회로는 구성요소 및 기능이 도 3과 유사하므로 상세한 설명은 생략한다.
변조기 회로는 전압 제어 발진기(114)로부터 출력 신호(Fout)를 수신하고, 출력 신호(Fout)를 분주하여 분주된 발진 신호(FDIV)를 생성하여 위상 주파수 검출기(111)에 제공한다.
분수 디바이더(121)는 위상 회전자를 포함하고, 디바이더 컨트롤러(122)의 제1 제어 신호에 따라 출력 신호(Fout)를 분수(fractional) 분주할 수 있다. 분수 디바이더(121)는 위상 회전자를 사용하여,
Figure 112021084341883-pat00003
과
Figure 112021084341883-pat00004
분주값을 이용해 분수 위상 값을 생성한다. 이와 같이 분주된 발진 신호(분주 신호라고도 함)를 소수값까지 제어될 수 있다.
정수 디바이더(123)는 디바이더 컨트롤러(122)의 제2 제어 신호에 따라 분수 디바이더(121)에 의해 분주된 분주값을 수신하여 위상을 고정한다.
디바이더 컨트롤러(122)에 대하여는 도 6을 참조하여 상세히 설명한다.
도 5와 같이 분수 디바이더(121)와 정수 디바이더(122)를 모두 채택한 경우, 도 3과 같이 분수 디바이더만 채택한 경우보다 미세한 제어가 가능하여 해상도가 높은 장점이 있다.
도 6은 본 발명의 일 실시예에 따른 디바이더 컨트롤러의 블록도이다.
도 6을 참조하면, 디바이더 컨트롤러는 시그마 델타 변조기(Sigma Delta Modulator; SDM, 310)와, 클록 생성기(320)를 포함할 수 있다.
시그마 델타 변조기(SDM, 310)는 상기 디바이더 컨트롤러는 입력되는 신호를 시그마-델타 변조하여 상기 N인자와, F인자를 발생한다.
일 실시예에서, 시그마 델타 변조기(SDM, 310)는 3차(3rd order) 시그마 델타 변조기일 수 있다. SDM(310)는 제어 워드(F)에 따라 -1 내지 +1 범위의 값을 출력할 수 있다. 예를 들어, 출력 값은 “-1, 0, +1” 중 어느 하나일 수 있으나, 이에 한정되는 것은 아니다. 구체적으로, SDM(310)는 제어 워드(F)에 따라, 언더플로우(underflow) 조건은 “-1”을 출력하고, 오버플로우(overflow) 조건은 “+1”을 출력하고, 정상(normal) 조건은 “0”을 출 력할 수 있다.
클록 생성기(320)는 분수 디바이더(121)의 샘플링 클록으로 사용되는 클록을 생성할 수 있다.
SDM(310)는 분주기(115)로부터 딜레이 신호(DCK)를 수신할 수 있다. 분주기(11 5)로부터 수신된 딜레이 신호(DCK)는 델타 시그마 변조기(122)의 샘플링 클록으로 사용될 수 있다.
본 발명의 일 실시예에 따른 위상 회전자를 이용한 분수 위상 고정 루프를 구현하여, 기준 주파수는 100 MHz로 하고 출력 주파수는 28 GHz 로 하고 대역폭은 4 MHz 로 하여 시뮬레이션 한 바, 반송 주파수 기준 대역폭 내의 1 MHz대의 위상 잡음은 -112 dBc/Hz으로 확인되었다. 이는 종래와 비교하여 개선된 것임을 알 수 있다.
도 7은 본 발명의 일 실시예에 따른 위상 회전자를 이용한 분수 위상 고정 루프를 포함하는 시스템 온 칩을 설명하기 위한 블록도이다.
도 7을 참조하면, 시스템 온 칩(200)은 발진기(710, Oscillator), 분수 분주형 위상 고정 루프(720, Fractional PLL) 및 로직(730, Logic)을 포함한다.
발진기(710)는 기준 신호(Fref)를 생성할 수 있다. 예를 들어, 발진기(710)에는 수정 발진기(crystal oscillator)가 사용될 수 있으나, 이에 한정되는 것은 아니다.
위상 회전자를 이용한 분수 위상 고정 루프(720)는 발진기(710)로부터 기준 신호(Fref)를 수신하고, 위상 고정된 출력 신호(FOUT)를 출력한다. 예를 들어, 출력 신호(FOUT)의 주파수와 기준 신호(Fref)의 주파수는 분수 분주비를 이룰 수 있다. 분수 분주형 위상 고정 루프(720)는 도 2 내지 도 6을 참조하여 설명한 분수 분주형 위상 고정 루프(100)와 실질적으로 동일하게 구성될 수 있다.
여기서 위상 회전자를 이용한 분수 위상 고정 루프(720)는 분주된 발진 신호(Fdiv)의 제어 신호의 진폭을 매우 줄일 수 있으므로, 종래의 분수 위상 고정 루프보다 위상 고정 시간이 줄어 들고, 양자화 잡음을 크게 줄일 수 있다.
로직(730)은 분수 분주형 위상 고정 루프(720)로부터 위상 고정된 출력 신호(FOUT)를 수신할 수 있다. 로직(730)은 출력 신호(FOUT)를 이용하여 각종 신호를 처리할 수 있다.
도 7에서는 명확하게 도시하지 않았으나, 시스템 온 칩(700)은 잘 알려진 다른 구성요소들을 더 포함할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 사람이라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (7)

  1. 기준 신호 및 피드백 신호를 수신하고 이들의 위상 차이에 상응하는 출력 신호를 출력하는 위상 고정 루프 회로; 및
    위상 회전자를 이용하여 0과 1 사이의 소수를 갖는 F인자로 주파수 분주하고 분주된 주파수를 갖는 피드백 신호를 생성하는 분수 디바이더를 포함하는 변조기 회로
    를 포함하고,
    상기 분수 디바이더는
    전압 제어 발진기의 주파수를 분주하여 생성된 90도의 위상 차이가 나는 쿼드 신호 IP, IN, QP, QN를 입력받고, 제어 신호의 전류량에 따라 주파수 위상을 제어하는 위상 회전자;
    위상 조정 크기에 대응하는 상기 제어 신호를 생성하는 디지털-아날로그 변환부(DAC); 및
    상기 F 인자를 갖는 입력 코드에 따라 상기 제어 신호의 전류량을 조절하기 위한 코드를 생성하여 상기 디지털-아날로그 변환부(DAC)에 전달하는 회전 컨트롤러
    를 포함하며,
    상기 위상 회전자는 sin, -sin, cos, -cos의 형태의 쿼드 신호 IP, IN, QP, QN를 입력받고, 상기 디지털-아날로그 변환부(DAC)의 출력 전류인 I전류와 Q전류에 의해 쿼드 신호 IP, IN, QP, QN를 삼각함수 합성 공식에 따른 신호로 합성하는 것을 특징으로 하는 위상 회전자를 이용한 분수 위상 고정 루프.
  2. 제1항에 있어서,
    상기 변조기 회로는,
    입력되는 코드에 따라 상기 F인자를 포함하는 제어 신호를 생성하는 디바이더 컨트롤러
    를 포함하는 위상 회전자를 이용한 분수 위상 고정 루프.
  3. 삭제
  4. 제2항에 있어서,
    상기 변조기 회로는,
    상기 분수 디바이더에 의해 출력되는 신호를 수신하고, 자연수인 N인자로 주파수 분주하고, 분주된 주파수를 갖는 피드백 신호를 생성하는 정수 디바이더
    를 더 포함하고,
    상기 디바이더 컨트롤러는 입력되는 코드에 따라 상기 N인자를 포함하는 상기 제어 신호를 생성하여 상기 정수 디바이더에 제공하는 것을 특징으로 하는 위상 회전자를 이용한 분수 위상 고정 루프.
  5. 제2항에 있어서,
    상기 디바이더 컨트롤러는 입력되는 신호를 시그마-델타 변조하여 N인자와, 상기 F인자를 발생하는 시그마 델타 변조기; 및
    상기 위상 회전자의 쿼드 신호의 샘플링 클록으로 사용되는 클록을 생성하는 클록 생성기
    를 더 포함하는 것을 특징으로 하는 위상 회전자를 이용한 분수 위상 고정 루프.
  6. 제1항에 있어서,
    상기 위상 고정 루프 회로는
    상기 기준 신호(Fref)와 상기 피드백 신호(Fdiv)의 위상차에 기초하여 업 신호(UP) 및 다운 신호(DOWN)를 생성하는 위상-주파수 비교기(PFD);
    상기 업 신호(UP) 및 다운 신호(DOWN)에 기초하여 전하 펌프 출력 신호를 생성하는 전하 펌프(CP);
    상기 전하 펌프 출력 신호에 응답하여 전압을 생성하는 루프 필터(LF); 및
    루프 필터(LF)의 출력을 입력받는 전압 제어 발진기(VCO);
    를 포함하는 것을 특징으로 하는 위상 회전자를 이용한 분수 위상 고정 루프.
  7. 제6항에 있어서,
    상기 업 신호와 다운 신호는 소수점을 갖는 것을 특징으로 하는 위상 회전자를 이용한 분수 위상 고정 루프.

KR1020210095851A 2021-07-21 2021-07-21 위상 회전자를 이용한 분수 위상 고정 루프 KR102392109B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210095851A KR102392109B1 (ko) 2021-07-21 2021-07-21 위상 회전자를 이용한 분수 위상 고정 루프

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210095851A KR102392109B1 (ko) 2021-07-21 2021-07-21 위상 회전자를 이용한 분수 위상 고정 루프

Publications (1)

Publication Number Publication Date
KR102392109B1 true KR102392109B1 (ko) 2022-04-28

Family

ID=81448038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210095851A KR102392109B1 (ko) 2021-07-21 2021-07-21 위상 회전자를 이용한 분수 위상 고정 루프

Country Status (1)

Country Link
KR (1) KR102392109B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736407B1 (ko) * 2006-01-17 2007-07-09 삼성전자주식회사 락 타임과 주파수 에러를 감소시킬 수 있는 시그마-델타 프랙셔널-ｎ 위상동기루프
KR101813926B1 (ko) * 2016-09-27 2018-01-30 (주)알파솔루션즈 고해상도 위상 생성기를 이용한 주파수 합성기 및 이의 제어방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736407B1 (ko) * 2006-01-17 2007-07-09 삼성전자주식회사 락 타임과 주파수 에러를 감소시킬 수 있는 시그마-델타 프랙셔널-ｎ 위상동기루프
KR101813926B1 (ko) * 2016-09-27 2018-01-30 (주)알파솔루션즈 고해상도 위상 생성기를 이용한 주파수 합성기 및 이의 제어방법

Similar Documents

Publication Publication Date Title
US8587352B2 (en) Fractional-N phase locked loop
US9490828B1 (en) Integrated circuits having multiple digitally-controlled oscillators (DCOs) therein that are slaved to the same loop filter
US7579886B2 (en) Phase locked loop with adaptive phase error compensation
US6594330B1 (en) Phase-locked loop with digitally controlled, frequency-multiplying oscillator
US20020136342A1 (en) Sample and hold type fractional-N frequency synthesezer
US6141394A (en) Fractional-N frequency synthesizer with jitter compensation
KR101193344B1 (ko) 분수-분주 주파수 합성기 및 그 방법
US20110193601A1 (en) Fractional type phase-locked loop circuit with compensation of phase errors
US8054114B2 (en) Fractional-N phase-locked loop
US10348314B2 (en) Spread spectrum clock generator
EP1371167B1 (en) Fractional-n frequency synthesizer with fractional compensation method
KR20080027975A (ko) 투-포인트 모듈레이션 장치 및 방법
US11804847B2 (en) Fractional frequency synthesis by sigma-delta modulating frequency of a reference clock
US7605664B2 (en) All digital phase locked loop system and method
US8664989B1 (en) Method to increase frequency resolution of a fractional phase-locked loop
US10739811B2 (en) Phase locked loop using direct digital frequency synthesizer
KR102392119B1 (ko) 위상 회전자를 이용한 분수 서브 샘플링 위상 고정 루프
KR102392109B1 (ko) 위상 회전자를 이용한 분수 위상 고정 루프
US8669795B2 (en) Noise filtering fractional-N frequency synthesizer and operating method thereof
Zhang et al. A 2.4-GHz ΔΣ fractional-N synthesizer with space-time averaging for noise reduction
KR101898585B1 (ko) 디지털 제어 발진기 기반 확산 스펙트럼 클럭 발생 장치
US20140184274A1 (en) Fractional-n frequency synthesizer with low quantization noise
WO2021079563A1 (ja) フラクショナル位相同期回路および位相同期回路装置
CN110506394A (zh) 频率产生器
US11909409B1 (en) Low jitter PLL

Legal Events

Date Code Title Description
GRNT Written decision to grant