CN110048714A - 合成器和相位频率检测器 - Google Patents

合成器和相位频率检测器 Download PDF

Info

Publication number
CN110048714A
CN110048714A CN201811442551.8A CN201811442551A CN110048714A CN 110048714 A CN110048714 A CN 110048714A CN 201811442551 A CN201811442551 A CN 201811442551A CN 110048714 A CN110048714 A CN 110048714A
Authority
CN
China
Prior art keywords
signal
phase
circuit
frequency
chirp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811442551.8A
Other languages
English (en)
Other versions
CN110048714B (zh
Inventor
阿恩特·托马斯·奥特
马蒂亚斯·克雷姆皮戈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN110048714A publication Critical patent/CN110048714A/zh
Application granted granted Critical
Publication of CN110048714B publication Critical patent/CN110048714B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0958—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation by varying the characteristics of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0966—Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

本发明涉及一种合成器和相位频率检测器。该合成器包括：两点调制锁相环TPM PLL电路，被配置为接收频率调谐信号并通过对频率调谐信号应用两点调制PLL来生成中频范围内的步进啁啾信号；以及子采样PLL电路，被配置为接收毫米波频率范围内的步进啁啾信号并通过对步进啁啾信号应用子采样PLL来生成毫米波频率范围内的平滑啁啾信号。

Description

合成器和相位频率检测器
技术领域
本公开涉及一种合成器和一种相位频率检测器。
背景技术
未来雷达需要快速啁啾调制方案。当前调频连续波(FMCW)合成器采用分数n PLL合成器。然而，这些合成器在啁啾速度方面受到限制。两点调制合成器克服了这些问题，因为PLL在整个啁啾序列中保持锁定。然而，两点调制锁相环只能近似具有离散频率步长的线性频率调制。这种损伤导致雷达图像中不想要的重影目标。
在本文中提供的“背景”描述是为了总体上呈现本公开的上下文。就本背景技术部分中所描述的程度而言，当前指定的发明人的工作以及说明书的方面在提交时可能不被认为是现有技术，它们既不明确地也不隐含地被认为是针对本公开的现有技术。
发明内容
一个目的是提供一种合成器，该合成器避免生成不想要的重影目标，并提供低相位噪声和低频误差。
另一目的是提供一种相位频率检测器，该相位频率检测器可以有利地用在这种合成器中并且优化合成器中锁相环的调谐。
根据一个方面，提供了一种合成器，包括
两点调制锁相环TPM PLL电路，被配置为接收频率调谐信号并通过对频率调谐信号应用两点调制PLL来生成中频范围内的步进啁啾信号；以及
子采样PLL电路，被配置为接收步进啁啾信号并通过对步进啁啾信号应用子采样PLL来生成毫米波频率范围内的平滑啁啾信号。
根据另一方面，提供了一种相位频率检测器(PFD)，相位频率检测器包括被配置为生成相位检测信号的电路，其中，该电路被配置为生成其中死区相位频率检测器不生成相位检测信号的预定时间间隔。
本公开的一个方面是使用具有两个级联PLL的新颖合成器概念，其可以例如以CMOS技术制造为集成电路。合成器包括生成中频的两点调制PLL。该信号驱动第二PLL，第二PLL优选地包括快速子采样相位检测器(SSPD)和死区PFD。第二PLL根据输入的逐步增加的频率信号，生成毫米波区域中的平直的、几乎线性增加的频率信号。此外，通过使用SSPD可以实现高相位精度。所提供的合成器能够为雷达应用生成FMCW信号(即，啁啾信号)。
死区PFD可以有利地用在根据本公开的合成器或包括PLL的其他合成器中，例如，具有子采样相位检测器(具有有限的相位检测范围)。它提供频率的调整。在频率调整之后，PLL(例如，根据本公开的合成器中的子采样PLL)支持PLL的进一步相位调谐。
以上段落是通过一般性介绍提供的，并不旨在限制所附权利要求的范围。通过参考下面结合附图进行的详细描述，将最好地理解所描述的实施方式以及其他优点。
附图说明
由于当结合附图考虑时，通过参考以下详细描述更好地理解本公开及其许多附带优点，所以将容易获得对本公开及其许多附带优点的更完整的理解，其中：
图1示出了根据本公开的合成器的第一实施方式的示意图；
图2示出了根据本公开的合成器的第二实施方式的示意图；
图3示出了根据本公开的合成器的第三实施方式的示意图；
图4示出了根据本公开的死区相位频率检测器的实施方式的示意图；
图5示出了根据本公开的合成器的理论相位噪声曲线的示图；
图6A和图6B示出了根据本公开的合成器的模拟相位噪声和角度偏离的示图；
图7示出了啁啾开始时的频率误差的示图；
图8示出了啁啾开始时的相位误差的示图；
图9示出了示出由根据本公开的合成器中的子采样PLL引起的频率平滑的示图；
图10示出了示出在与相位误差相关的组合的子采样相位检测器和相位频率检测器输出处得到的输出电流的示图；
图11示出了根据本公开的合成器的第四实施方式的示意图；
图12示出了在两个锯齿啁啾之间的模拟锁相恢复的示图；
图13示出了根据本公开的合成器的第五实施方式的示意图；并且
图14示出了在根据本公开的合成器中使用的可调环路滤波器的示意图。
具体实施方式
现在参考附图，其中，在这几幅图中，相同的附图标记表示相同或对应的部分，图1示出了根据本公开的合成器10的第一实施方式。合成器10包括两点调制(TPM)锁相环(PLL)电路100和子采样PLL电路200。TPM PLL电路100被配置为接收频率调谐信号300，并且通过对频率调谐信号300应用两点调制PLL来生成中频范围内的步进啁啾信号301。子采样PLL电路200被配置为接收步进啁啾信号301，并通过对步进啁啾信号301应用子采样PLL来生成毫米波频率范围内的平滑啁啾信号302。
在分数n PLL合成器中，当由PLL合成快速啁啾时，相位解锁。因此，分数n PLL架构不能满足未来汽车工业在调制带宽、啁啾线性和啁啾速度方面的要求。为了在信号调制带宽远大于PLL环路带宽的应用中实现锁相，已经使用了TPM PLL合成器。TPM PLL通常包括用于快速调制的高频反馈路径和用于相位和频率锁定的低频路径。因此，环路带宽和调制带宽彼此解耦。因此，频率切换通常通过反馈环路中的分频器的∑-δ调制来实现。然而，已经发现，由于所需的过采样因子，这限制了反馈环路的上频率范围，并且给系统引入了更多的相位噪声和杂散。此外，已经发现，基于PLL的频率合成器遭受有限的啁啾速度或均方根(RMS)频率误差，并且TPM PLL遭受粗略的离散频率斜坡近似。
根据本公开的包括两个级联的PLL的合成器克服了这些缺陷。应用于第一PLL的两点调制允许灵活选择环路带宽，优化最佳相位噪声性能。在中频上合成具有离散频率步长的啁啾。第一PLL之后是第子采样PLL。由于子采样方法，实现了极低的相位噪声和低频误差。此外，离散频率步长平滑，导致频率啁啾几乎是线性的、相位波动小和啁啾评估时间大。
图2示出了根据本公开的合成器11的第二实施方式的示意图。TPM PLL电路101生成快速步进频率FMCW啁啾信号301。TPM PLL电路101可以实现为模拟、部分数字或全部数字PLL。TPM PLL的输出信号301作为参考信号应用于子采样PLL电路201。子采样PLL电路201将中频啁啾信号301(例如，在100MHz到10GHz的范围内)转换成毫米波域(例如，在30-300GHz的范围内)。子采样PLL电路201的输入信号301是逐步增加其频率的啁啾信号。然而，由于子采样PLL电路201的平滑特性，生成高度线性啁啾302。朝向最佳相位噪声调谐PLL 101、201的带宽。
另外提供了频率调谐器400，用于从调谐信号(参考信号)303(例如，在10-100MHz的范围内)生成步进频率调谐信号300，并且用于将所述步进频率调谐信号(例如，锯齿波)作为频率调谐信号提供给TPM PLL电路101。
子采样PLL电路201包括第二相位检测器电路210(SSPD；子采样相位检测器)，其被配置为接收步进啁啾信号301和平滑啁啾信号302，并生成第三相位检测信号304。第二分频器211(/N；除以因子N)对平滑啁啾信号302应用分频。第二相位频率检测器和电荷泵电路212(DZ-PFD/CP；死区相位频率检测器/电荷泵)接收步进啁啾信号301和应用分频之后的平滑啁啾信号305，并生成第四相位检测信号306。
此外，子采样PLL电路201包括组合器213，其被配置为组合第三相位检测信号304和第四相位检测信号306，以获得第二组合相位检测信号307。第二环路滤波器214(LF)接收第二组合相位检测信号307并生成第二振荡器调谐信号308。最后，第二振荡器215(VCO；压控振荡器)接收第二振荡器调谐信号308并生成平滑啁啾信号302。
图3示出了根据本公开的合成器12的第三实施方式的示意图。子采样PLL电路202基本上与图2所示的子采样PLL电路201相同。此外，采用示例性模拟TPM PLL电路102来合成步进啁啾信号301。
TPM PLL电路102包括第一相位检测器电路110(SSPD)，其被配置为接收频率调谐信号300和步进啁啾信号301，并生成第一相位检测信号309。第一分频器111(/M)对步进啁啾信号301应用分频。第一相位频率检测器和电荷泵电路112(DZ-PFD/CP)接收频率调谐信号300和应用分频之后的步进啁啾信号310，并生成第二相位检测信号311。
TPM PLL电路102还包括组合器113，其被配置为组合第一相位检测信号309和第二相位检测信号311，以获得第一组合相位检测信号312。第一环路滤波器114(LF)接收第一组合相位检测信号312并生成第一振荡器调谐信号313。第一振荡器115(VCO)接收第一振荡器调谐信号313并生成步进啁啾信号301。
TPM PLL电路102还包括控制电路116，其被配置为接收参考信号314，优选地接收与参考信号303相同的信号，并且在该实施方式中接收由模数转换器117(ADC)从组合的相位检测信号312’生成的数字组合相位检测信号312’。此外，控制电路116通过使用第一控制信号315来控制频率调谐信号300，具体地控制在调谐频率调谐信号300时的频率调谐电路400，并且通过使用第二控制信号316来控制第一振荡器115，在本实施方式中，通过使用由数模转换器118(DAC)从第二控制信号316生成的模拟第二控制信号316’。在一个实现方式中，数字处理器单元可以用作控制电路116，以控制频率调谐电路400(也称为DDS)和DAC118。可以同时调整VCO调谐电压和参考频率。因此，PLL始终保持锁定。
为了确保最佳相位噪声，优选在TPM PLL电路102中使用小带宽，由此，带宽通常取决于放大的参考相位噪声和VCO相位噪声的功率谱密度(PSD)的交点。SSPD调谐不能适应具有小环路带宽的高带宽啁啾。因此，TPM PLL电路在两点调制的帮助下得到支持。
在根据本公开的合成器中，频率调谐同时应用于TPM PLL内的两点：a)频率调谐信号300用作相位频率检测器112和/或相位检测器110的参考；和b)在压控振荡器115的两点调制点处施加步进调谐电压316。在理想的情况下，VCO 115处的额外调谐电压316造成与在参考处应用的频率步进对应的频率步进。PLL反馈环路主要用于补偿非线性、延迟或温度漂移，类似于产生连续波信号的静态PLL，例如，低偏移频率下的相位噪声。
在TPM PLL电路和子采样PLL电路中，各个相位检测器(SSPD)和各个相位频率检测器(DZ-PFD)通常可以在没有任何额外硬件的情况下连接，这导致非常简单和无噪声的设计。
图4示出了根据本公开的死区相位频率检测器500的实施方式的示意图，该检测器可以用作根据本公开的合成器中的元件112和/或212。死区相位频率检测器500包括：第一输入电路501，其被配置为接收第一输入信号601和第一参考信号602并生成第一输出信号603；以及第二输入电路502，其被配置为接收第二输入信号604和第二参考信号605并生成第二输出信号606。优选地，两个输入电路501、502的输入端口D被强制到逻辑高状态(实际上，例如，它们连接到电源电压)，即，参考信号602和605是相同的(例如，公共参考信号用作两个输入电路501、502的输入)。这两个输入电路501、502都可以实现为D触发器。死区相位频率检测器500还包括：第一延迟电路503，被配置为将第一输入信号601延迟第一延迟时间；以及第二延迟电路504，被配置为将第二输入信号604延迟第二延迟时间。第一锁存电路505接收第一延迟输入信号607和第一输出信号603，并生成第一锁存信号608。第二锁存电路506接收第二延迟输入信号609和第二输出信号606，并生成第二锁存信号610。此外，提供逻辑电路507，在本实施方式中，提供逻辑与电路，该电路接收第一输出信号603和第二输出信号606，并生成逻辑信号611，将该逻辑信号作为复位信号提供给第一输入电路501和第二输入电路502。最后，提供输出电路508，例如，具有两个MOS晶体管作为电流源的电荷泵，该电路接收第一锁存信号608和第二锁存信号610，并在图3所示的合成器12中生成相位检测信号612，例如，相位检测信号311或306。
PFD可以由两个D触发器组成，每个触发器由来自分频器的参考信号u1(601)或缩小的VCO信号u2’(604)驱动。任一信号的上升沿促使特定D触发器(501和502)在其输入端口“D”处朝向输出端口“Q”(分别为603或606)穿过高状态信号(分别为602或605)。一旦“Q”输出端口(603和606)都处于高状态，则逻辑与门(507)将向“RST”输入输出另一“高”状态信号(未分配数字)，从而禁用这两个D触发器(501和502)。输出端口“Q”(603和606)再次处于“低状态”，因此使与门(507)再次启用D触发器(501和502)，等待输入信号的下一个上升沿(分别为601和604)。这样，PFD可以经历三种状态，称为“三态PFD”。由于这两个触发器都处于活动状态并等待上升沿，所以保持“0状态”。信号“UP”或“DN”都不处于逻辑“高”状态。当参考信号的上升沿使上部D触发器将其输出变为“高状态”时，PFD处于状态“+1”。然而，如果缩小的VCO信号的上升沿首先到达下部D触发器，则PFD变为“-1”状态。利用当处于状态“+1”时缩小信号的上升沿或者处于状态“-1”时参考信号的上升沿，PFD复位，变回状态“0”。因为PFD处于状态“+1”或“-1”的时间等于上升沿的时间差，所以也与相位误差成比例。在理想的情况下，具有电流输出的PFD能够检测任意小的相位误差。通过向电路添加延迟线(分别为503和504)和D锁存器(分别为505和506)，产生死区，在死区中，PFD输出不将其输出信号(603和606)传递给电荷泵(508)。延迟线各自输出信号(分别为607和609)，该信号是通过指定时间常数的相应输入信号(分别为601和604)的延迟版本。一旦延迟信号处于“高”状态，D锁存器就穿过其输入信号(分别为603和606)。D锁存器(608和610)的输出信号使电荷泵的MOS晶体管均生成电流信号，其总和为i_d(612)。
图4所示的死区相位频率检测器500优选地应用于根据本公开的合成器(例如，DZ-PFD电路)中。可替代地，可以使用传统的DZ-PFD，例如，如K.Raczkowski等人在IEEE固态电路杂志，第50卷，第5期，2015年5月在“A 9.2-12.7GHz Wideband Fractional-NSubsampling PLL in 28nm CMOS With 280 fs RMS Jitter”或X.Gao等人在IEEE固态电路杂志，2009年12月在“A Low Noise Sub-Sampling PLL in Which Divider Noise isEliminated and PD/CP Noise is Not Multiplied by N2”中所述。只要锁定PLL，并且SSPD处于其线性相位检测区域，PFD就处于死区，并将不会输出任何校正脉冲。因此，相位噪声在此期间既不被分频器也不被PFD添加。此外，PD/CP噪声没有乘以分频比N的平方。当将这个概念应用于在毫米波区域中生成FMCW啁啾时，需要大的比率N。当选择带宽时，较大的N使这个概念在最大啁啾速度和最佳相位噪声性能这两方面都达到了极限。在PFD之后使用反相器时，会产生π后使的死区。然而，如根据本公开的DZ-PFD中所提供的，可以通过实现延迟线而不是反相器来产生与SSPD线性相位检测范围π性(2N)一样大的死区。这样，一旦相位误差超过SSPD的线性范围，PFD就朝向期望的频率调谐。SSPD之后不使用脉冲发生器，应该保持采样的VCO信号，直到下一次采样。因此，可以至少部分地避免调制输出信号的参考馈通。在恒定相位误差的情况下，SSPD给出恒定输出(无馈通)。当检测到的相位误差改变时，SSPD输出也将随着参考节拍更新。然而，PFD总是输出脉冲。当用s＝0的一个极点实现LF并应用频率斜坡时，出现恒定相位误差，如在公开的系统中所做的那样。
图5示出了根据本公开的合成器的理论相位噪声曲线的示图。相位噪声曲线可以通过评估理论传递函数来估计。从图5可以看出，当将PLL输出放大到80GHz区域时，实现了小偏移频率和大偏移频率的异常相位噪声曲线。FMCW雷达需要考虑的最小偏移频率由慢时域中的窗口函数定义。这个窗口大约是1kHz。最大偏移频率与基带模数转换器的第一奈奎斯特区相关，大约为10MHz。实现的PLL合成器拓扑降低了在包括这两个频率的整个带宽上的相位噪声。
图6A和图6B示出了根据本公开的合成器的模拟相位噪声和角度偏离的示图。图6A示出了包括两点调制的合成器拓扑的模拟相位噪声曲线，该曲线与理论预期非常一致，并且图6B示出了模拟角度偏离。
图7示出了啁啾开始时的频率误差图。图7特别示出了啁啾开始时的建立时间。大约需要100ns，直到级联子采样PLL电路遵循频率步长，而没有明显的频率误差。已知合成器的建立时间为μs量级。
图8示出了啁啾开始时的相位误差图。为了进一步说明合成器的建立行为，特别计算了在级联子采样PLL电路的输出处的相位误差。可以看出，在100ns之后实现了恒定的相位误差。
图9示出了示出由根据本公开的合成器中的子采样PLL引起的频率平滑的示图。楼梯或步进频率斜坡会导致雷达图像中出现重影目标。级联的PLL导致引入的楼梯平滑，这导致几乎线性啁啾305。由于级联的子采样PLL电路中的环路滤波器的低通行为，因此实现了曲线的平滑。
图10示出了示出在组合的子采样相位检测器(SSPD)处得到的平均输出电流701和相位频率检测器(PFD)输出702与相位误差相关的示图。此外，示出了和信号703。可以看出，在小相位误差下只有SSPD对输出电流有贡献。
DZ-PFD具有大得多的范围，在该范围内，可以检测相位误差并按比例输出平均电流输出。在死区内，DZ-PFD不生成任何电流输出。SSPD只能生成平均电流输出，该平均电流输出在非常有限的范围内与检测到的相位误差近似成比例。一旦相位误差超过这个范围，SSPD就不能再正常工作。实现死区，使得一旦达到这个极限，DZ-PFD就帮助SSPD。
图11示出了根据本公开的合成器13的第四实施方式的示意图，该合成器13包括修改的TPM PLL电路103。在图3所示的合成器11和12中，由于子采样PLL电路202，实现了斜坡阶梯的平滑化。然而，小波纹仍然可见，如图6和图9所示。利用图11所示的实施方式可以实现进一步的波纹减小。在该实施方式中，VCO调谐电压316’中阶梯的平滑通过低通滤波器119实现，以获得滤波的VCO调谐电压316”。可以在频率调谐电路400中应用额外的数字滤波或插值。
图12示出了两个锯齿啁啾302a和302b之间的模拟锁相恢复的示图(实际上，仅描述了第一啁啾302的结束和第二啁啾302b的开始)。利用锯齿啁啾可以简化信号处理。因此，两个连续啁啾之间需要较大的频率步长。在将系统设置为啁啾开始频率后，需要特定的时间帧来实现锁相。只要相位没有锁定，波形就不能用于信号处理。在图12中示出这种效果，其中示出了信号301和305。目标是尽可能减少PLL失锁情况下的时间帧。
通过调谐子采样PLL电路202的环路滤波器214，来实现这个目标。图13示出了根据本公开的合成器14的对应的第五实施方式的示意图，该合成器14包括修改的TPM PLL电路104和修改的子采样PLL电路204。环路滤波器217内的开关216可以由控制单元116提供的控制信号317触发。在开关216闭合之后，在VCO 215处的调谐电压308立即被来自DAC 120的调谐电压318(Utune)改变。因此，VCO输出频率同时调整到啁啾起始频率。再次打开开关216，并且在非常短的时间段内实现锁相。
图14示出了在图13所示的合成器14中使用的可调(无源)环路滤波器217的示意图。通过直接在电容器C1处施加DAC调谐电压318，可以非常快速地改变VCO调谐电压308。
合成器的上述公开的实施方式利用TPM PLL电路和子采样PLL电路的优选实施方式。在根据本公开的合成器的替代实施方式中，可以使用TPM PLL电路(例如，如Yeo等人在IEEE国际固态电路会议(ISSCC)，2016年2月在“A 940MHz-Bandwidth 28.8us-Period8.9GHz Chirp Frequency Synthesizer PLL in 65nm CMOS for X-Band FMCW RadarApplications”中公开的)和/或子采样PLL电路(例如，如K.Raczkowski等人在IEEE固态电路杂志，第50卷，第5期，2015年5月在“A 9.2-12.7GHz Wideband Fractional-NSubsampling PLL in 28nm CMOS With 280 fs RMS Jitter”中公开的)的传统实施方式。
利用根据本公开的合成器和/或死区相位频率检测器，可以实现各种优点。由于级联，在PLL的反馈环路上的分频比降低。选择PLL带宽，以获得最佳相位噪声性能，从而降低相位噪声。两点调制的频率步长被PLL级联平滑，从而降低了杂散音调。通过调谐参考来代替已知模拟两点调制PLL的小数逻辑。由于不需要分数逻辑的过采样，因此可以实现更快的啁啾。最后，滤波器的额外调谐可用于实现快速锁定技术。
因此，前述讨论仅公开和描述了本公开的示例性实施方式。如本领域技术人员将理解的，在不脱离本公开的精神或本质特征的情况下，可以以其他特定形式体现本公开。因此，本公开的公开旨在是说明性的，而不是限制本公开以及其他权利要求的范围。本公开(包括本文教导的任何容易辨别的变体)部分地限定了前述权利要求术语的范围，使得本发明主题不专用于公众。
在权利要求中，词语“包括(comprising)”不排除其他元件或步骤，不定冠词“一(a)”或“一个(an)”不排除多个。单个元件或其他单元可以实现在权利要求中记载的几个项的功能。在相互不同的从属权利要求中记载了某些措施这一事实并不表示不能有利地使用这些措施的组合。
就本公开的实施方式已经被描述为至少部分地由软件控制的数据处理设备实现而言，应当理解，承载这种软件的非暂时性机器可读介质(例如，光盘、磁盘、半导体存储器等)也被认为代表了本公开的实施方式。此外，这种软件也可以以其他形式分分布，例如，经由互联网或其他有线或无线电信系统分布。
所公开的装置、设备和系统的元件可以由相应的硬件和/或软件元件(例如，适当的电路)实现。电路是包括传统电路元件的电子部件、包括专用集成电路的集成电路、标准集成电路、专用标准产品和现场可编程门阵列的结构组合。此外，电路包括根据软件代码编程或配置的中央处理单元、图形处理单元和微处理器。尽管电路包括上述硬件执行软件，但是电路不包括纯软件。
下面是所公开的主题的进一步实施方式的列表：
1.一种合成器，包括：
两点调制锁相环TPM PLL电路，被配置为接收频率调谐信号并通过对频率调谐信号应用两点调制PLL来生成中频范围内的步进啁啾信号；以及
子采样PLL电路，被配置为接收毫米波频率范围内的步进啁啾信号并通过对步进啁啾信号应用子采样PLL来生成毫米波频率范围内的平滑啁啾信号。
2.根据实施方式1所述的合成器，
其中，TPM PLL电路包括
第一相位检测器电路，被配置为接收频率调谐信号和步进啁啾信号，并生成第一相位检测信号，
第一分频器，被配置为对步进啁啾信号应用分频，以及
第一相位频率检测器和电荷泵电路，被配置为接收频率调谐信号和应用分频之后的步进啁啾信号，并生成第二相位检测信号。
3.根据实施方式2所述的合成器，
其中，TPM PLL电路还包括
第一环路滤波器，被配置为接收第一相位检测信号和第二相位检测信号，或者接收由第一相位检测信号和第二相位检测信号的组合产生的第一组合相位检测信号，并且生成第一振荡器调谐信号，以及
第一振荡器，被配置为接收第一振荡器调谐信号并生成步进啁啾信号。
4.根据实施方式3所述的合成器，
其中，TPM PLL电路还包括控制电路，该控制电路被配置为接收参考信号、接收第一相位检测信号和第二相位检测信号或者接收由第一相位检测信号和第二相位检测信号的组合产生的组合相位检测信号、控制频率调谐信号以及控制第一振荡器。
5.根据实施方式1至4中任一项所述的合成器，
其中，子采样PLL电路包括
第二相位检测器电路，被配置为接收步进啁啾信号和平滑啁啾信号，并生成第三相位检测信号，
第二分频器，被配置为对平滑啁啾信号应用分频，以及
第二相位频率检测器和电荷泵电路，被配置为接收步进啁啾信号和应用分频之后的平滑啁啾信号，并生成第四相位检测信号。
6.根据实施方式5所述的合成器，
其中，子采样PLL电路还包括
第二环路滤波器，被配置为接收第三相位检测信号和第四相位检测信号、或者接收由第三相位检测信号和第四相位检测信号的组合产生的第二组合相位检测信号，并且生成第二振荡器调谐信号，以及
第二振荡器，被配置为接收第二振荡器调谐信号，并生成平滑啁啾信号。
7.根据实施方式2至6中任一项所述的合成器，
其中，TPM PLL电路的第一相位检测器和/或子采样PLL电路的第二相位检测器包括子采样相位检测器。
8.根据实施方式2至7中任一项所述的合成器，
其中，TPM PLL电路的第一相位频率检测器和电荷泵电路和/或子采样PLL电路的第二相位频率检测器和电荷泵电路包括死区相位频率检测器。
9.根据实施方式8所述的合成器，
其中，死区相位频率检测器被配置为生成预定时间间隔，在预定时间间隔内死区相位频率检测器不生成相位检测信号。
10.根据实施方式8或9所述的合成器，
其中，死区相位频率检测器包括延迟电路，延迟电路被配置为设置该预定时间间隔。
11.根据实施方式4、5或6所述的合成器，
其中，TPM PLL电路还包括低通滤波器，低通滤波器布置在控制电路和第一振荡器之间，并且被配置为对由控制电路生成的控制信号进行滤波，以控制第一振荡器。
12.根据实施方式6所述的合成器，
其中，第二环路滤波器包括控制开关，控制开关被配置为在啁啾结束时将第二振荡器调谐信号设置为预定控制值。
13.根据前述实施方式中任一项所述的合成器，
还包括频率调谐器，用于从调谐信号生成步进频率调谐信号，并且用于将所述步进频率调谐信号作为频率调谐信号提供给TPM PLL电路。
14.一种死区相位频率检测器，被配置为包括被配置以生成相位检测信号的电路，其中，该电路被配置为生成预定时间间隔，在该预定时间间隔内死区相位频率检测器不生成相位检测信号。
15.根据实施方式14所述的死区相位频率检测器，
包括延迟电路，延迟电路被配置为设置该预定时间间隔。
16.根据实施方式15所述的死区相位频率检测器，还包括：
第一输入电路，被配置为接收第一输入信号和第一参考信号并生成第一输出信号，
第二输入电路，被配置为接收第二输入信号和第二参考信号并生成第二输出信号，
第一延迟电路，被配置为将第一输入信号延迟第一延迟时间，
第二延迟电路，被配置为将第二输入信号延迟第二延迟时间，
第一锁存电路，被配置为接收第一延迟输入信号和第一输出信号并生成第一锁存信号，
第二锁存电路，被配置为接收第二延迟输入信号和第二输出信号并生成第二锁存信号，
逻辑电路，被配置为接收第一输出信号和第二输出信号，并生成作为复位信号提供给第一输入电路和第二输入电路的逻辑信号，以及
输出电路，被配置为接收第一锁存信号和第二锁存信号并生成相位检测信号。
17.根据实施方式16所述的死区相位频率检测器，
其中，第一输入电路和第二输入电路是D触发器，并且其中，第一锁存电路和第二锁存电路是D锁存器。

Claims (19)

1.一种合成器，包括：
两点调制锁相环电路，被配置为接收频率调谐信号并通过对所述频率调谐信号应用两点调制锁相环来生成中频范围内的步进啁啾信号；以及
子采样锁相环电路，被配置为接收毫米波频率范围内的步进啁啾信号并通过对步进啁啾信号应用子采样锁相环来生成毫米波频率范围内的平滑啁啾信号。
2.根据权利要求1所述的合成器，
其中，所述两点调制锁相环电路包括
第一相位检测器电路，被配置为接收所述频率调谐信号和所述步进啁啾信号，并生成第一相位检测信号，
第一分频器，被配置为对所述步进啁啾信号应用分频，以及
第一相位频率检测器和电荷泵电路，被配置为接收所述频率调谐信号和应用分频之后的步进啁啾信号，并生成第二相位检测信号。
3.根据权利要求2所述的合成器，
其中，所述两点调制锁相环电路还包括
第一环路滤波器，被配置为接收所述第一相位检测信号和所述第二相位检测信号、或者接收由所述第一相位检测信号和所述第二相位检测信号的组合产生的第一组合相位检测信号，
并且生成第一振荡器调谐信号，以及
第一振荡器，被配置为接收所述第一振荡器调谐信号并生成所述步进啁啾信号。
4.根据权利要求3所述的合成器，
其中，所述两点调制锁相环电路还包括控制电路，所述控制电路被配置为接收参考信号、接收所述第一相位检测信号和所述第二相位检测信号或者接收由所述第一相位检测信号和所述第二相位检测信号的组合产生的组合相位检测信号、控制频率调谐信号以及控制所述第一振荡器。
5.根据权利要求1所述的合成器，
其中，所述子采样锁相环电路包括
第二相位检测器电路，被配置为接收所述步进啁啾信号和所述平滑啁啾信号，并生成第三相位检测信号，
第二分频器，被配置为对所述平滑啁啾信号应用分频，以及
第二相位频率检测器和电荷泵电路，被配置为接收所述步进啁啾信号和应用分频之后的平滑啁啾信号，并生成第四相位检测信号。
6.根据权利要求5所述的合成器，
其中，所述子采样锁相环电路还包括
第二环路滤波器，被配置为接收所述第三相位检测信号和所述第四相位检测信号、或者接收由所述第三相位检测信号和所述第四相位检测信号的组合产生的第二组合相位检测信号，
并且生成第二振荡器调谐信号，以及
第二振荡器，被配置为接收所述第二振荡器调谐信号，并生成所述平滑啁啾信号。
7.根据权利要求2所述的合成器，
其中，所述两点调制锁相环电路的所述第一相位检测器电路包括子采样相位检测器。
8.根据权利要求5所述的合成器，
其中，所述子采样锁相环电路的所述第二相位检测器电路包括子采样相位检测器。
9.根据权利要求2所述的合成器，
其中，所述两点调制锁相环电路的所述第一相位频率检测器和电荷泵电路包括死区相位频率检测器。
10.根据权利要求5所述的合成器，
其中，所述子采样锁相环电路的所述第二相位频率检测器和电荷泵电路包括死区相位频率检测器。
11.根据权利要求9或10所述的合成器，
其中，所述死区相位频率检测器被配置为生成预定时间间隔，在所述预定时间间隔内所述死区相位频率检测器不生成相位检测信号。
12.根据权利要求11所述的合成器，
其中，所述死区相位频率检测器包括延迟电路，所述延迟电路被配置为设置所述预定时间间隔。
13.根据权利要求4所述的合成器，
其中，所述两点调制锁相环电路还包括低通滤波器，所述低通滤波器布置在所述控制电路和所述第一振荡器之间，并且被配置为对由所述控制电路生成的控制信号进行滤波，以控制所述第一振荡器。
14.根据权利要求6所述的合成器，
其中，所述第二环路滤波器包括控制开关，所述控制开关被配置为在啁啾结束时将所述第二振荡器调谐信号设置为预定控制值。
15.根据权利要求1所述的合成器，
还包括频率调谐器，用于从调谐信号生成步进频率调谐信号，并且用于将所述步进频率调谐信号作为频率调谐信号提供给两点调制锁相环电路。
16.一种死区相位频率检测器，被配置为包括被配置以生成相位检测信号的电路，其中，所述电路被配置为生成预定时间间隔，在所述预定时间间隔内所述死区相位频率检测器不生成所述相位检测信号。
17.根据权利要求16所述的死区相位频率检测器，
包括延迟电路，所述延迟电路被配置为设置所述预定时间间隔。
18.根据权利要求17所述的死区相位频率检测器，还包括：
第一输入电路，被配置为接收第一输入信号和第一参考信号并生成第一输出信号，
第二输入电路，被配置为接收第二输入信号和第二参考信号并生成第二输出信号，
第一延迟电路，被配置为将所述第一输入信号延迟第一延迟时间，
第二延迟电路，被配置为将所述第二输入信号延迟第二延迟时间，
第一锁存电路，被配置为接收第一延迟输入信号和所述第一输出信号并生成第一锁存信号，
第二锁存电路，被配置为接收第二延迟输入信号和所述第二输出信号并生成第二锁存信号，
逻辑电路，被配置为接收所述第一输出信号和所述第二输出信号，并生成作为复位信号提供给所述第一输入电路和所述第二输入电路的逻辑信号，以及
输出电路，被配置为接收所述第一锁存信号和所述第二锁存信号并生成相位检测信号。
19.根据权利要求18所述的死区相位频率检测器，
其中，所述第一输入电路和所述第二输入电路是D触发器，并且其中，所述第一锁存电路和所述第二锁存电路是D锁存器。
CN201811442551.8A 2017-11-30 2018-11-29 合成器和相位频率检测器 Active CN110048714B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP17204714.4 2017-11-30
EP17204714 2017-11-30

Publications (2)

Publication Number Publication Date
CN110048714A true CN110048714A (zh) 2019-07-23
CN110048714B CN110048714B (zh) 2024-04-23

Family

ID=60582415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811442551.8A Active CN110048714B (zh) 2017-11-30 2018-11-29 合成器和相位频率检测器

Country Status (3)

Country Link
US (1) US10651858B2 (zh)
EP (1) EP3493405A3 (zh)
CN (1) CN110048714B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI694679B (zh) * 2019-06-13 2020-05-21 瑞昱半導體股份有限公司 鎖相迴路電路
TWI685206B (zh) * 2019-07-17 2020-02-11 瑞昱半導體股份有限公司 鎖相迴路電路
CN112311390B (zh) * 2019-07-29 2024-05-24 瑞昱半导体股份有限公司 锁相回路电路
KR20210042748A (ko) * 2019-10-10 2021-04-20 삼성전자주식회사 Pll 회로 및 이를 포함하는 클록 발생기
KR102313317B1 (ko) * 2019-12-17 2021-10-18 광운대학교 산학협력단 다수의 피엘엘을 이용한 에프엠씨더불유 레이다 송수신 장치
US11398827B1 (en) * 2021-08-06 2022-07-26 Cisco Technology, Inc. Phase-locked loop with phase noise cancellation
US11716087B1 (en) * 2022-01-24 2023-08-01 Cisco Technology, Inc. Calibration loop for differential sub-sampling phase detector in sub-sampling phase locked loop
US11757458B1 (en) 2022-03-11 2023-09-12 Cadence Design Systems, Inc. Digital phase-locked loop circuit
CN114978160B (zh) * 2022-05-17 2024-09-13 电子科技大学 一种快速锁定的亚采样锁相环及锁相方法
US11996854B2 (en) 2022-06-29 2024-05-28 Samsung Electronics Co., Ltd. Method and system for low noise sub-sampling phase lock loop (PLL) architecture with automatic dynamic frequency acquisition

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030043950A1 (en) * 2001-09-04 2003-03-06 Hansen Eric J. Phase-locked loop frequency synthesizer with two-point modulation
CN1645163A (zh) * 2005-01-28 2005-07-27 武汉大学 线性数字调频信号的产生方法
CN1980064A (zh) * 2005-11-29 2007-06-13 中芯国际集成电路制造(上海)有限公司 锁相环指示器
CN101783679A (zh) * 2008-12-29 2010-07-21 东部高科股份有限公司 锁相环电路
US20160241301A1 (en) * 2015-02-17 2016-08-18 Nxp B.V. Time to digital converter and phase locked loop

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040210790A1 (en) * 2001-11-26 2004-10-21 Yongsam Moon 0.6-2.5 GBaud CMOS tracked 3X oversampling transceiver with dead zone phase detection for robust clock/data recovery
JP4041323B2 (ja) * 2002-03-12 2008-01-30 松下電器産業株式会社 周波数変調装置、周波数変調方法、および、無線回路装置
US7579922B2 (en) * 2006-06-20 2009-08-25 Broadcom Corporation Two-point modulation polar transmitter architecture and method for performance enhancement
KR100780952B1 (ko) * 2006-06-27 2007-12-03 삼성전자주식회사 디스큐 장치 및 방법, 그리고 이를 이용한 데이터 수신장치및 방법
US7737743B1 (en) * 2008-03-07 2010-06-15 National Semiconductor Corporation Phase-locked loop including sampling phase detector and charge pump with pulse width control
MY143448A (en) 2008-11-21 2011-05-13 Mimos Bhd A phase frequency detector
EP2396887A4 (en) 2009-02-13 2012-08-29 Freescale Semiconductor Inc INTEGRATED CIRCUIT COMPRISING A FREQUENCY GENERATION CIRCUITRY FOR CONTROLLING A FREQUENCY SOURCE
US8339165B2 (en) 2009-12-07 2012-12-25 Qualcomm Incorporated Configurable digital-analog phase locked loop
US8446191B2 (en) * 2009-12-07 2013-05-21 Qualcomm Incorporated Phase locked loop with digital compensation for analog integration
US9197224B2 (en) * 2011-07-13 2015-11-24 The Trustees Of Columbia University In The City Of New York Circuits and methods for a combined phase detector
EP2782255A1 (en) 2013-03-19 2014-09-24 Imec Fractional-N frequency synthesizer using a subsampling pll and method for calibrating the same
WO2016119835A1 (en) * 2015-01-28 2016-08-04 Huawei Technologies Co., Ltd. Sub-sampling phase-locked loop
WO2018160569A1 (en) * 2017-03-01 2018-09-07 Analog Devices Global Unlimited Company Feedforward phase noise compensation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030043950A1 (en) * 2001-09-04 2003-03-06 Hansen Eric J. Phase-locked loop frequency synthesizer with two-point modulation
CN1645163A (zh) * 2005-01-28 2005-07-27 武汉大学 线性数字调频信号的产生方法
CN1980064A (zh) * 2005-11-29 2007-06-13 中芯国际集成电路制造(上海)有限公司 锁相环指示器
CN101783679A (zh) * 2008-12-29 2010-07-21 东部高科股份有限公司 锁相环电路
US20160241301A1 (en) * 2015-02-17 2016-08-18 Nxp B.V. Time to digital converter and phase locked loop
CN105897259A (zh) * 2015-02-17 2016-08-24 恩智浦有限公司 时间数字转换器和锁相环

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
XIANG YI等: ""A Low Phase Noise 24/77 GHz Dual-Band Sub-Sampling PLL for Automotive Radar Applications in 65 nm CMOS Technology"", 《2013 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE (A-SSCC)》, pages 417 - 420 *

Also Published As

Publication number Publication date
US20190165794A1 (en) 2019-05-30
EP3493405A3 (en) 2019-08-07
US10651858B2 (en) 2020-05-12
EP3493405A2 (en) 2019-06-05
CN110048714B (zh) 2024-04-23

Similar Documents

Publication Publication Date Title
CN110048714A (zh) 合成器和相位频率检测器
US6147561A (en) Phase/frequency detector with time-delayed inputs in a charge pump based phase locked loop and a method for enhancing the phase locked loop gain
US7439787B2 (en) Methods and apparatus for a digital pulse width modulator using multiple delay locked loops
US7907023B2 (en) Phase lock loop with a multiphase oscillator
JP5347534B2 (ja) 位相比較器、ｐｌｌ回路、及び位相比較器の制御方法
US7496170B2 (en) Digitally controlled oscillator having enhanced control resolution
US20040196108A1 (en) Delay-compensated fractional-N frequency synthesizer
EP3208943B1 (en) Fractional frequency synthesizer
CN112042125A (zh) 用于锁相环路中精细控制相位/频率偏移的方法和电路
US20070205833A1 (en) Adaptive cycle-slipped detector for unlock detection in phase-locked loop applications
EP2814177B1 (en) Phase-locked loop device with synchronization means
US11342925B2 (en) Signal generation circuit and method, and digit-to-time conversion circuit and method
US6943598B2 (en) Reduced-size integrated phase-locked loop
US7786773B2 (en) Phase-locked loop circuit
US7782104B2 (en) Delay element array for time-to-digital converters
US7675333B2 (en) Multi-phase delay locked loop with equally-spaced phases over a wide frequency range and method thereof
US20020114386A1 (en) Fractional N synthesizer with reduced fractionalization spurs
US7356111B1 (en) Apparatus and method for fractional frequency division using multi-phase output VCO
EP0929940B1 (en) Frequency synthesizer having phase error feedback for waveform selection
US6933791B2 (en) Frequency synthesizing circuit having a frequency multiplier for an output PLL reference signal
US7298790B2 (en) Low frequency self-calibration of a PLL with multiphase clocks
US8000406B2 (en) Timing of ultra wideband pulse generator
US10700669B2 (en) Avoiding very low duty cycles in a divided clock generated by a frequency divider
KR100972818B1 (ko) 디엘엘 기반의 분수체배 주파수 합성 장치 및 방법
CN110798210A (zh) 一种频率合成装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant