CN110798210A

CN110798210A - 一种频率合成装置

Info

Publication number: CN110798210A
Application number: CN201911197120.4A
Authority: CN
Inventors: 郑翠翠; 马兴望; 刘源
Original assignee: Shenzhen Siglent Technologies Co Ltd
Current assignee: Shenzhen Siglent Technologies Co Ltd
Priority date: 2019-11-29
Filing date: 2019-11-29
Publication date: 2020-02-14
Anticipated expiration: 2039-11-29
Also published as: CN110798210B

Abstract

一种频率合成装置，包括：参考环模块，用于产生点频源信号；DDS，用于以点频源信号为采样时钟产生参考信号；采样环模块，用于根据点频源信号和参考信号对锁相环模块输出的信号进行变频处理，并将处理得到的低频信号反馈给锁相环模块；锁相环模块，用于将点频源信号变频为低频鉴相信号，根据低频鉴相信号和采样环模块输出的低频信号控制自身输出信号的频率；控制单元根据目标输出频率和当前鉴相频率确定DDS的输出频率，根据该输出频率配置DDS并重新计算鉴相频率，根据重新计算出的鉴相频率调节锁相环模块对点频源信号进行变频处理的变频参数。能够以DDS的输出频率为参考来调整鉴相频率，将整数边界杂散搬移以被环路滤除，从而消除了整数边界杂散。

Description

一种频率合成装置

技术领域

本发明涉及测试测量技术领域，具体涉及一种频率合成装置。

背景技术

频率合成单元通过合成技术能产生一系列具有一定频率间隔的高精度频率信号，其作为信号发生的源泉，成为信号发生器和各类测试仪器（如频谱分析仪）的重要组成部分。因此，其性能的高低直接影响了整个设备的相位指标、杂散和频率分辨率等诸多关键指标。

频率合成分为直接频率合成和间接频率合成。直接频率合成一般由一个高稳定度、高纯度的参考频率源通过分频、混频、倍频和滤波后产生所需要的各种输出频率，其容易引入杂散。间接频率合成一般采用锁相环来实现，图1示出了锁相环频率合成的原理框图，如图1所示，晶体振荡器产生的振荡信号经R分频器分频后作为鉴相器的鉴相频率，锁相环路的压控振荡器输出的信号经可编程分频器分频后送入鉴相器，在鉴相器中与鉴相频率进行比较，输出相位差信号控制压控振荡器的输出信号频率，得到所需频率的信号。

在现有的锁相环频率合成方法中，通常采用锁相环小数分频的方式，其具有较为精细的频率步进，但这种方式会出现整数边界杂散，无法满足低杂散的需求。

发明内容

本申请提供一种频率合成装置，以解决现有的锁相环频率合成方法无法消除整数边界杂散的问题。

一种实施例中提供一种频率合成装置，包括参考环模块、直接数字频率合成器、采样环模块、锁相环模块和控制单元；

所述参考环模块用于产生点频源信号，并将所述点频源信号分别输出给直接数字频率合成器、采样环模块和锁相环模块；

所述直接数字频率合成器用于以参考环模块输出的点频源信号为采样时钟，产生参考信号；

所述采样环模块用于利用所述点频源信号和所述参考信号对锁相环模块输出的信号进行变频处理，得到低频信号，并将所述低频信号反馈给锁相环模块；

所述锁相环模块用于将参考环模块输出的点频源信号变频为低频鉴相信号，根据所述低频鉴相信号和采样环模块输出的低频信号控制自身输出信号的频率；

所述控制单元分别与直接数字频率合成器、采样环模块和锁相环模块连接，用于根据锁相环模块的目标输出频率和低频鉴相信号的当前鉴相频率确定直接数字频率合成器的输出频率，根据该输出频率配置直接数字频率合成器并重新计算低频鉴相信号的鉴相频率，使重新计算出的鉴相频率的整数边界处于锁相环模块的环路带宽外，然后根据重新计算出的鉴相频率调节锁相环模块对点频源信号进行变频处理的变频参数。

进一步的，所述直接数字频率合成器中采用7位无截断相位累加器。

依据上述实施例的频率合成装置，其可以根据需要输出的信号频率（目标输出频率）和锁相环模块的当前鉴相频率对直接数字频率合成器进行配置，并根据此时直接数字频率合成器的输出频率重新计算锁相环模块的鉴相频率，然后根据重新计算出的鉴相频率调节锁相环模块对点频源信号进行变频处理的变频参数，以实现对锁相环模块的鉴相频率的调整。也就是说，其以直接数字频率合成器输出的信号作为参考来调整鉴相频率，而该参考可以根据目标输出频率和当前鉴相频率确定出，这样，如果当前鉴相频率的整数边界出现在目标输出频率附近，则可通过改变直接数字频率合成器的输出频率来改变当前鉴相频率，以对整数边界进行搬移，使整数边界处于锁相环模块的环路带宽外，从而能够消除整数边界杂散。

附图说明

图1为现有技术中锁相环频率合成的原理框图；

图2为本发明实施例提供的一种频率合成装置的结构示意图；

图3为本发明一种实施例中参考环模块的结构示意图；

图4为本发明实施例提供的一种具体的频率合成装置的结构示意图；

图5为本发明一种实施例中确定DDS输出频率的方法的流程图；

图6为本发明一种实施例中配置DDS和重新计算鉴相频率的方法的流程图；

图7为本发明实施例提供的另一种具体的频率合成装置的结构示意图；

图8为本发明实施例提供的一种频率配置方法的流程图。

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。

另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接（联接）。

在采用间接频率合成的方式产生所需频率的信号的方法中，当输出信号的频率较高时，由于可编程分频器的分频因子N较大，不可避免带来噪声的恶化，如果提高鉴相频率，则可以减小N，但是，高鉴相频率的锁相环需要花费较大的人力和物力去研究，实现难度较大。

为解决现有技术的不足，本发明采用混合频率合成的方法，结合多环的锁相结构，实现了一种高分辨率、低相噪和低杂散的频率合成装置。

在本发明实施例中，频率合成装置通过参考环模块产生点频源信号，DDS（DirectDigital Synthesizer，直接数字频率合成器）以点频源信号为采样时钟产生参考信号，采样环模块根据点频源信号和参考信号对锁相环模块输出的信号进行变频处理，得到低频信号并反馈该锁相环模块，锁相环模块将点频源信号变频为低频鉴相信号，并根据该低频鉴相信号和采样环模块输出的低频信号控制自身输出信号的频率；控制单元根据目标输出频率和低频鉴相信号的当前鉴相频率确定DDS的输出频率，根据该输出频率对DDS进行配置并重新计算低频鉴相信号的鉴相频率，使重新计算出的鉴相频率的整数边界处于锁相环模块的环路带宽外，然后根据重新计算出的鉴相频率调节锁相环模块对点频源信号进行变频处理的变频参数。

实施例一：

请参考图2，为本发明实施例提供的一种频率合成装置的结构示意图，该频率合成装置包括参考环模块01、DDS 02、采样环模块03、锁相环模块04和控制单元05，控制单元05分别与DDS 02、采样环模块03和锁相环模块04连接。

其中，参考环模块01用于产生点频源信号，并将该点频源信号分别输出给DDS 02、采样环模块03和锁相环模块04。一种实施例中，该参考环模块01可以是一个基本的锁相环电路。具体的，参见图3，是参考环模块01的一种结构示意图，该参考环模块01包括振荡器11、第一鉴相器12、第一环路滤波器13、第一压控振荡器14和第一分频器15，振荡器11产生一定频率（比如100MHz）的振荡信号并输出给第一鉴相器12，第一压控振荡器14输出的信号经第一分频器15分频后送入第一鉴相器12，在第一鉴相器12中与振荡器11输出的振荡信号进行鉴相处理，鉴相处理后的信号经第一环路滤波器13滤波后输入到第一压控振荡器14，以控制第一压控振荡器14输出信号的频率，得到所需的点频源信号，并将该点频源信号分别输出给DDS 02、采样环模块03和锁相环模块04。

DDS 02用于以参考环模块01输出的点频源信号为采样时钟，产生参考信号，并将该参考信号输出给采样环模块03。

采样环模块03用于利用参考环模块01输出的点频源信号和DDS 02输出的参考信号对锁相环模块04输出的信号进行变频处理，得到低频信号，并将该低频信号反馈给锁相环模块04。

锁相环模块04用于将参考环模块01输出的点频源信号变频为低频鉴相信号，根据该低频鉴相信号和采样环模块03输出的低频信号控制自身输出信号的频率。

控制单元05用于根据锁相环模块04的目标输出频率（需要输出的信号频率）和低频鉴相信号的当前鉴相频率确定DDS 02的输出频率，根据该输出频率对DDS 02进行配置，并根据该输出频率重新计算低频鉴相信号的鉴相频率，使重新计算出的鉴相频率的整数边界处于锁相环模块04的环路带宽外，然后根据重新计算出的鉴相频率调节锁相环模块04对点频源信号进行变频处理的变频参数。具体的，控制单元05在确定出DDS 02的输出频率之后，可以利用如下的公式（1）对DDS 02进行配置：

公式（1）为：

，

其中，f_dds为DDS 02的输出频率，FTW为频率控制字，n是DDS 02的位数，Fs为采样时钟频率。根据该公式（1）可确定出DDS 02的频率控制字，然后将该频率控制字配置给DDS 02，即可实现对DDS 02的配置。

本实施例提供的频率合成装置，采用DDS与多环结合的结构，可以根据锁相环模块的目标输出频率和当前鉴相频率对DDS进行配置，并根据此时DDS的输出频率重新计算锁相环模块的鉴相频率，然后根据重新计算出的鉴相频率调节锁相环模块对点频源信号进行变频处理的变频参数，实现了对锁相环模块的鉴相频率的调整。其将DDS输出的信号作为参考来调整锁相环模块的鉴相频率，而该参考可以根据目标输出频率和当前鉴相频率确定出，这样，如果当前鉴相频率的整数边界出现在目标输出频率附近，则可通过改变DDS的输出频率来改变当前鉴相频率，以对整数边界进行搬移，使整数边界处于锁相环模块的环路带宽外，从而能够消除整数边界杂散。

实施例二：

基于实施例一，本实施例提供一种具体的频率合成装置，其结构示意图参见图4，该频率合成装置同样包括参考环模块01、DDS 02、采样环模块03、锁相环模块04和控制单元05。其中，参考环模块01的具体结构可参见图3，其工作原理与实施例一中的相同，此处不再赘述。

DDS 02包括相位累加器21、波形存储器22和数模转换器23，相位累加器21根据配置的频率控制字在每个采样时钟周期内进行相位累加，得到一个相位值，以该相位值作为波形存储器22的地址得到波形存储器22的输出信号，然后将波形存储器22的输出信号直接输出给数模转换器23，数模转换器23在采样时钟的作用下对接收的数字信号转换为模拟信号，产生所需的参考信号，并将该参考信号输出给采样环模块03。其中的采样时钟可由参考环模块01输出的点频源信号提供，由于参考环模块01的相噪比较好，这样，提供给相位累加器21和数模转换器23的时钟相噪也便比较好，进而使得DDS 02输出的参考信号的相噪也较好。实际应用中，相位累加器21和波形存储器22可以由FPGA（Field－Programmable GateArray，现场可编程门阵列）实现。

在本申请的一种优选实施例中，DDS 02不需要较高的频率分辨率，可以采用较大的频率步进，因此DDS 02中可以采用无截断相位累加器，这样可以避免DDS 02产生截断杂散，消除了DDS 02截断杂散的影响。

锁相环模块04可以包括分频器41、鉴相器42、环路滤波器43和压控振荡器44。其中，分频器41用于对参考环模块01输出的点频源信号进行分频处理，得到低频鉴相信号，并将该低频鉴相信号输出给鉴相器42的第一输入端a。鉴相器42通过其第二输入端b与采样环模块03的输出端连接，鉴相器42用于对其第一输入端a和第二输入端b的信号进行鉴相处理，得到相位差信号；环路滤波器43连接在鉴相器42的输出端c和压控振荡器44之间，用于对鉴相器42输出的相位差信号进行滤波处理，得到电压控制信号，并将该电压控制信号输出给压控振荡器44；压控振荡器44根据该电压控制信号产生振荡信号并输出。一种实施例中，分频器41可以是小数分频器，即其分频比为小数，能够实现较细频率的步进。

采样环模块03包括混频器31和采样器32。混频器31用于对参考环模块01输出的点频源信号和DDS 02输出的参考信号进行混频处理，得到低频采样信号，并将该低频采样信号输出给采样器32。比如，参考环模块01输出的点频源信号的频率为1GHz，DDS 02输出的参考信号的频率为f_dds（单位MHz），则经过混频器31混频后，可以得到1000-f_dds的低频采样信号。采样器32的输出端作为采样环模块03的输出端与鉴相器42的第二输入端b连接，采样器32根据混频器31输出的低频采样信号对锁相环模块04输出的信号进行采样，即对压控振荡器44输出的信号进行采样，得到低频信号并输出给鉴相器42的第二输入端b。

控制单元05根据锁相环模块04的目标输出频率和分频器41输出的低频鉴相信号的当前鉴相频率确定DDS 02的输出频率。具体的，参考图5，控制单元05可以通过图5所示的方法确定DDS 02的输出频率，该方法可以包括如下步骤：

步骤101：计算取样次数范围。

控制单元05根据锁相环模块04的目标输出频率、分频器41输出的低频鉴相信号的当前鉴相频率和DDS 02的输出频率范围计算采样器32的取样次数范围。

具体的，控制单元05可以根据第二公式计算采样器32的取样次数范围，该第二公式为：

，

其中，F₁和F₂分别为DDS 02的输出频率的最小值和最大值，F₀为参考环模块01输出的点频源信号的频率，f_out为锁相环模块04的目标输出频率，f_pd为当前鉴相频率，M为采样器32的取样次数。

步骤102：确定取样次数。

控制单元05在计算出采样器32的取样次数范围之后，将该取样次数范围中的最小正整数确定为采样器32的取样次数。由于锁相环模块04的相噪为20*log（M），因此，M越小，锁相环模块04的相噪越高。

步骤103：确定DDS的输出频率。

控制单元05确定出采样器32的取样次数之后，根据该取样次数、锁相环模块04的目标输出频率和分频器41输出的低频鉴相信号的当前鉴相频率确定DDS 02的输出频率。

具体的，控制单元05可以根据第三公式确定DDS 02的输出频率f_dds，该第三公式为：

，

其中M的取值为步骤102中确定出的取样次数的值。

控制单元05在确定出DDS 02的输出频率f_dds之后，根据该输出频率f_dds对DDS 02进行配置，并重新计算分频器41输出的低频鉴相信号的鉴相频率，使重新计算出的鉴相频率的整数边界处于锁相环模块04的环路带宽外。

具体的，请参考图6，为控制单元05配置DDS和重新计算鉴相频率的方法的流程图，该方法可以包括：

步骤201：判断DDS的输出频率是否为其频率步进的整数倍。

控制单元05确定出DDS 02的输出频率f_dds之后，判断f_dds是否为DDS 02的频率步进的整数倍。若是，则执行步骤202，否则执行步骤204。

步骤202：根据输出频率配置频率控制字。

控制单元05判断f_dds是DDS 02的频率步进的整数倍时，根据该输出频率f_dds配置DDS 02的频率控制字。具体的，可以根据f_dds，采用实施例一中的公式（1）计算出DDS 02的频率控制字FTW，然后将该FTW配置给DDS 02即可实现对DDS 02的配置。

步骤203：根据第四公式重新计算鉴相频率。

控制单元05判断f_dds是DDS 02的频率步进的整数倍时，还根据第四公式重新计算分频器41输出的低频鉴相信号的鉴相频率，该第四公式为：

，

其中，f_pd´为重新计算出的鉴相频率，f_out为锁相环模块04的目标输出频率，M为采样器32的取样次数，F₀为参考环模块01输出的点频源信号的频率，f_dds为DDS 02的输出频率。此时计算出的鉴相频率的整数边界处于锁相环模块04的环路带宽外。

步骤204：对输出频率求模。

控制单元05判断f_dds不是DDS 02的频率步进的整数倍时，对该输出频率f_dds求模，得到模值m。

步骤205：根据模值配置DDS。

控制单元05计算出f_dds的模值m之后，根据m倍的频率步进配置DDS 02的频率控制字，即将m倍的频率步进作为DDS 02的输出频率，采用实施例一中的公式（1）计算DDS 02的频率控制字，然后将该频率控制字配置给DDS 02。

步骤206：根据第五公式重新计算鉴相频率。

控制单元05计算出f_dds的模值m之后，还根据第五公式重新计算分频器41输出的低频鉴相信号的鉴相频率，该第五公式为：

，

其中，f_pd´为重新计算出的鉴相频率，f_out为锁相环模块04的目标输出频率，M为采样器32的取样次数，F₀为参考环模块01输出的点频源信号的频率，f_dds为DDS 02的输出频率，f_b为DDS 02的频率步进。此时计算出的鉴相频率的整数边界处于锁相环模块04的环路带宽外。

这样，通过上述方法的计算，当当前鉴相频率f_pd使得目标输出频率f_out附近出现整数边界杂散时，会根据f_pd和f_out确定出新的f_dds去配置DDS 02，即只要当前鉴相频率有整数边界杂散，都会去改变DDS 02输出信号的频率，进而改变鉴相器42的鉴相频率，从而消除整数边界杂散。

比如，频率合成装置需要输出2000.1MHz的信号（即锁相环模块04的目标输出频率f_out为2000.1MHz），鉴相器42第一输入端a接收的低频鉴相信号的当前鉴相频率f_pd为100MHz，那么，在f_out左右偏离100KHz的地方会出现整数边界杂散，锁相环模块04的环路带宽设置较宽时是无法消除该整数边界杂散的。这时，采用本实施例的上述方法对鉴相器42的鉴相频率进行调整，可以将鉴相频率调整为90MHz；f_out依然为2000.1MHz，但此时的整数边界杂散将位于1980MHz和2020.2MHz这两个频点处，此时的整数边界杂散离所要输出的2000.1MHz信号较远，可以通过锁相环模块04的环路滤波器43滤除掉，从而消除整数边界杂散。

控制单元05重新计算出鉴相频率之后，根据重新计算出的鉴相频率调节锁相环模块04对点频源信号进行变频处理的变频参数。在本实施例中即为，控制单元05根据重新计算出的鉴相频率调节分频器41的分频比R，该分频比R即为锁相环模块04的变频参数。这样，调节分频器41的分频比R之后，输入到鉴相器42第一输入端a的鉴相频率也便得到了相应的调整。

一种实施例中，控制单元05根据重新计算出的鉴相频率，可以利用第一公式调节分频器的分频比R，该第一公式为：

，

其中，F₀为参考环模块01输出的点频源信号的频率，f_pd´为重新计算出的鉴相频率。

本实施例提供的频率合成装置，采用了DDS结合多环的方式，实现了带内较好的相噪输出。一方面，DDS可以采用较大的频率步进，无需截断，从而避免了截断杂散的影响；参考环模块可以采用基本锁相环的结构，具有较好的相噪，将其输出信号作为DDS的采样时钟，提高了DDS的相噪。另一方面，该频率合成装置以DDS输出的信号作为参考，可根据锁相环模块的目标输出频率、鉴相器的当前鉴相频率和DDS的输出频率范围确定出采样环的最小取样次数，采样环的取样次数越小，锁相环模块的相噪越高，从而提高了整个装置的相噪。同时，该频率合成装置以DDS作为参考，只要当前鉴相频率使得频率合成装置需要输出的信号附近存在整数边界杂散，都会去改变DDS输出的参考信号的频率，进而改变鉴相器的鉴相频率，以对整数边界杂散进行搬移，使整数边界杂散处于锁相环模块的环路带宽外，从而消除了整数边界杂散。本实施例提供的频率合成装置具有低杂散、高相噪的特点，可以作为发射机或接收机的信号源。

实施例三：

基于实施例二，本实施例提供另一种具体的频率合成装置，其结构示意图参见图7，与实施例二不同的是，本实施例提供的频率合成装置的锁相环模块04还包括倍频器45、放大器46和滤波器47。其中，倍频器45与压控振荡器44的输出端连接，用于对压控振荡器44输出的振荡信号进行倍频处理，得到倍频信号，然后将该倍频信号输出给放大器46。放大器46对倍频器45输出的倍频信号进行放大处理，得到放大信号，并将该放大信号输出给滤波器47。滤波器47对该放大信号进行滤波处理，将滤波后的信号作为锁相环模块04的输出信号输出。通过对压控振荡器44输出的振荡信号进行倍频、放大和滤波处理，可以拓宽压控振荡器44输出的振荡信号的频率范围。

本实施例提供的频率合成装置的工作原理可参考实施例二，此处不再赘述。该频率合成装置同样可以达到如实施例二所述的效果。

实施例四：

为了更加清楚地体现出本发明的目的，本实施例在上述实施例的基础上对本发明作进一步的举例说明。本实施例提供一种频率配置方法，在本实施例中，DDS 02采用7位无截断相位累加器，其输出参考信号的频率步进f_b为1.963125MHz，输出信号的频率范围为95MHz~250MHz（即F₁=95MHz，F₂=250MHz）；参考环模块01中的振荡器11的振荡频率为100MHz，第一压控振荡器14为1GHz的低相噪压控振荡器，可以提供1GHz低相噪的点频源信号（即F₀=1000MHz）；分频器41可以选用48位的小数分频器；压控振荡器44的输出频率范围为2GHz~4GHz；锁相环模块04输出4GHz~8GHz的信号。

本实施例提供的频率配置方法的流程图参见图8，该方法可以包括如下步骤：

步骤301：计算预置电压。

控制单元05根据锁相环模块04的目标输出频率f_out和压控振荡器44的压控灵敏度Kv计算所需的预置电压V0，并将该预置电压V0配置给压控振荡器44，该预置电压可以用来调整压控振荡器44的自由振荡频率范围。

具体的，控制单元05可以根据如下的公式（2）计算所需的预置电压V0，该公式（2）为：

，

计算出V0后，可以通过设置相应数模转换器的码字得到所需的V0，然后将V0配置给压控振荡器44，这样便可以让锁相环模块04输出的频率在f_out附近，加快锁相环模块04的锁定，并且能够防止锁相环模块04失锁。配置好V0后，可以断开该配置通路，以对频率合成装置进行锁定相关的配置。

步骤302：计算取样次数M。

控制单元05根据f_out、鉴相器42的当前鉴相频率f_pd（如25MHz）及DDS 02的输出频率范围95MHz~250MHz，根据公式

计算采样器32的取样次数范围，然后从该取样次数范围中取较小值作为最终的取样次数，M值越小，锁相环模块04的相噪越高，这里可以将取样次数范围中的最小正整数确定为采样器32的取样次数M，以获得较高的相噪。

步骤303：计算DDS的输出频率。

控制单元05确定出取样次数M之后，根据f_out、鉴相器42的当前鉴相频率f_pd和M，根据公式

计算出DDS 02的输出频率f_dds。

步骤304：根据输出频率配置DDS。

控制单元05计算出DDS 02的输出频率f_dds之后，根据f_dds对DDS进行配置。具体的，f_dds作为频率合成装置工作时的频率大步进，应当是DDS 02的频率步进f_b（本实施例中为1.963125MHz）的整数倍，控制单元05计算出f_dds之后，先判断f_dds是否是f_b的整数倍；若是，则直接根据f_dds，利用公式（1）确定DDS 02的频率控制字，然后将该频率控制字配置给DDS02，实现对DDS 02的配置。若f_dds不是f_b的整数倍，则使f_dds对1.963125MHz求模，得到模值m，再将m×1.963125MHz作为DDS 02的输出频率，利用公式（1）确定DDS 02的频率控制字，然后将该频率控制字配置给DDS 02，实现对DDS 02的配置。

步骤305：重新计算鉴相频率。

控制单元05对DDS 02进行配置之后，根据此时DDS 02的输出频率重新计算鉴相器42的鉴相频率。具体的，如果是用f_dds配置DDS 02，则可根据公式f_pd´=f_out-M*(1000-f_dds)重新计算鉴相器42的鉴相频率f_pd´。如果是用m×1.963125MHz配置DDS 02，则可根据公式f_pd´=f_out-M*(1000-m*1.963125)重新计算鉴相器42的鉴相频率f_pd´。此时，鉴相频率f_pd´对应的整数边界杂散离信号较远，在锁相环模块04的环路带宽外，能被环路滤波器43滤除掉。

步骤306：计算分频器的分频比R。

控制单元05重新计算出鉴相频率f_pd´之后，利用公式R=1000/ f_pd´计算分频器41的分频比R，然后将分频器41的分频比调节为计算出的R值，这样，参考环模块01输出的点频源信号经分频器41分频后输入到鉴相器42的鉴相频率便是重新计算出的f_pd´，从而实现了对鉴相频率的调整。同时，48位的小数分频器41可以实现较小频率步进。

本实施例提供的频率配置方法，可以先对压控振荡器44配置预置电压，使得频率合成装置输出的信号频率接近所需要的目标输出频率，从而加快了锁相环模块的锁定，同时能够有效防止锁相环模块失锁。接着，根据目标输出频率、当前鉴相频率和DDS的输出频率范围确定采样器的取样次数范围，将该范围中的最小正整数确定为采样器的取样次数，能够使锁相环模块获得较高的相噪。接着根据目标输出频率、当前鉴相频率和采样器的取样次数计算DDS的输出频率，并根据该输出频率配置DDS，然后根据配置后DDS输出的频率重新计算鉴相器的鉴相频率；这样，只要当前鉴相频率使得频率合成装置需要输出的信号附近存在整数边界杂散，都会去改变DDS输出的参考信号的频率，进而改变鉴相器的鉴相频率，实现对整数边界杂散进行搬移的目的，使整数边界杂散处于锁相环模块的环路带宽外，以能够被环路滤波器滤除，从而消除了整数边界杂散。同时，DDS采用7位无截断相位累加器，能够实现较大频率步进，且无需截断，因而没有截断杂散的影响；而且，结合48位的小数分频器，可以实现较细频率步进。

本领域技术人员可以理解，上述实施方式中各种方法的全部或部分功能可以通过硬件的方式实现，也可以通过计算机程序的方式实现。当上述实施方式中全部或部分功能通过计算机程序的方式实现时，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：只读存储器、随机存储器、磁盘、光盘、硬盘等，通过计算机执行该程序以实现上述功能。例如，将程序存储在设备的存储器中，当通过处理器执行存储器中程序，即可实现上述全部或部分功能。另外，当上述实施方式中全部或部分功能通过计算机程序的方式实现时，该程序也可以存储在服务器、另一计算机、磁盘、光盘、闪存盘或移动硬盘等存储介质中，通过下载或复制保存到本地设备的存储器中，或对本地设备的系统进行版本更新，当通过处理器执行存储器中的程序时，即可实现上述实施方式中全部或部分功能。

以上应用了具体个例对本发明进行阐述，只是用于帮助理解本发明，并不用以限制本发明。对于本发明所属技术领域的技术人员，依据本发明的思想，还可以做出若干简单推演、变形或替换。

Claims

1.一种频率合成装置，其特征在于，包括参考环模块、直接数字频率合成器、采样环模块、锁相环模块和控制单元；

2.如权利要求1所述的频率合成装置，其特征在于，所述锁相环模块包括分频器、鉴相器、环路滤波器和压控振荡器；

所述分频器用于对参考环模块输出的点频源信号进行分频处理，得到低频鉴相信号，并将该低频鉴相信号输出给鉴相器的第一输入端；

所述鉴相器通过其第二输入端与采样环模块的输出端连接，所述鉴相器用于对其第一输入端和第二输入端的信号进行鉴相处理，得到相位差信号；

所述环路滤波器连接在鉴相器和压控振荡器之间，用于对鉴相器输出的相位差信号进行滤波处理，得到电压控制信号；

所述压控振荡器用于根据所述电压控制信号产生振荡信号并输出。

3.如权利要求2所述的频率合成装置，其特征在于，所述控制单元具体用于根据重新计算出的鉴相频率，利用第一公式调节分频器的分频比R，所述R为所述变频参数；

所述第一公式为：

，

其中，F₀为参考环模块输出的点频源信号的频率，f_pd´为重新计算出的鉴相频率。

4.如权利要求2所述的频率合成装置，其特征在于，所述采样环模块包括混频器和采样器；

所述混频器用于对参考环模块输出的点频源信号和直接数字频率合成器输出的参考信号进行混频处理，得到低频采样信号，并将所述低频采样信号输出给采样器；

所述采样器的输出端作为采样环模块的输出端与鉴相器的第二输入端连接，所述采样器用于根据所述低频采样信号对锁相环模块输出的信号进行采样，得到低频信号并输出给鉴相器的第二输入端。

5.如权利要求4所述的频率合成装置，其特征在于，所述控制单元在根据锁相环模块的目标输出频率和低频鉴相信号的当前鉴相频率确定直接数字频率合成器的输出频率时，具体用于：

根据锁相环模块的目标输出频率、低频鉴相信号的当前鉴相频率和直接数字频率合成器的输出频率范围计算采样器的取样次数范围；

将所述取样次数范围中的最小正整数确定为取样次数；

根据所述取样次数、所述目标输出频率和低频鉴相信号的当前鉴相频率确定直接数字频率合成器的输出频率。

6.如权利要求5所述的频率合成装置，其特征在于，所述控制单元具体用于根据第二公式计算采样器的取样次数范围，根据第三公式确定直接数字频率合成器的输出频率f_dds；

所述第二公式为：

；

所述第三公式为：

；

其中，F₁和F₂分别为直接数字频率合成器的输出频率的最小值和最大值，F₀为参考环模块输出的点频源信号的频率，f_out为锁相环模块的目标输出频率，f_pd为当前鉴相频率，M为采样器的取样次数。

7.如权利要求5所述的频率合成装置，其特征在于，所述控制单元在根据直接数字频率合成器的输出频率配置直接数字频率合成器并重新计算低频鉴相信号的鉴相频率时，具体用于：

判断直接数字频率合成器的输出频率是否为其频率步进的整数倍；

若是，则根据该输出频率配置直接数字频率合成器的频率控制字，并根据第四公式重新计算低频鉴相信号的鉴相频率；

若否，则对该输出频率求模，得到模值m，然后根据m倍的频率步进配置直接数字频率合成器的频率控制字，并根据第五公式重新计算低频鉴相信号的鉴相频率；

所述第四公式为：

；

所述第五公式为：；

其中，f_pd´为重新计算出的鉴相频率，f_out为锁相环模块的目标输出频率，M为采样器的取样次数，F₀为参考环模块输出的点频源信号的频率，f_dds为直接数字频率合成器的输出频率，f_b为直接数字频率合成器的频率步进。

8.如权利要求2所述的频率合成装置，其特征在于，所述控制单元还用于根据锁相环模块的目标输出频率和压控振荡器的压控灵敏度计算所需的预置电压，并将所述预置电压配置给压控振荡器，所述预置电压用于调整压控振荡器的自由振荡频率范围。

9.如权利要求2所述的频率合成装置，其特征在于，所述锁相环模块还包括倍频器、放大器和滤波器；

所述倍频器与压控振荡器的输出端连接，用于对压控振荡器输出的振荡信号进行倍频处理，得到倍频信号；

所述放大器用于对所述倍频信号进行放大处理，得到放大信号；

所述滤波器用于对所述放大信号进行滤波处理，将滤波后的信号作为锁相环模块的输出信号输出。

10.如权利要求1所述的频率合成装置，其特征在于，所述直接数字频率合成器中采用7位无截断相位累加器。