JP4041323B2 - 周波数変調装置、周波数変調方法、および、無線回路装置 - Google Patents

周波数変調装置、周波数変調方法、および、無線回路装置 Download PDF

Info

Publication number
JP4041323B2
JP4041323B2 JP2002066884A JP2002066884A JP4041323B2 JP 4041323 B2 JP4041323 B2 JP 4041323B2 JP 2002066884 A JP2002066884 A JP 2002066884A JP 2002066884 A JP2002066884 A JP 2002066884A JP 4041323 B2 JP4041323 B2 JP 4041323B2
Authority
JP
Japan
Prior art keywords
frequency
data
modulation
output
controlled oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002066884A
Other languages
English (en)
Other versions
JP2003273651A5 (ja
JP2003273651A (ja
Inventor
寿史 足立
真 坂倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002066884A priority Critical patent/JP4041323B2/ja
Priority to EP03005251A priority patent/EP1345375B1/en
Priority to DE60333968T priority patent/DE60333968D1/de
Priority to CNB03120547XA priority patent/CN1260891C/zh
Priority to US10/384,556 priority patent/US7075383B2/en
Publication of JP2003273651A publication Critical patent/JP2003273651A/ja
Priority to US11/122,115 priority patent/US7224238B2/en
Publication of JP2003273651A5 publication Critical patent/JP2003273651A5/ja
Priority to US11/790,017 priority patent/US7876170B2/en
Application granted granted Critical
Publication of JP4041323B2 publication Critical patent/JP4041323B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0966—Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0958—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation by varying the characteristics of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/12—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3022—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/3037—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/304—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、周波数変調装置に関し、より特定的には、ＰＬＬ（Phase Locked Loop ：位相同期ループ）を用いて周波数変調を行う周波数変調装置および周波数変調方法、並びに、これらを用いた無線回路装置に関する。
【０００２】
【従来の技術】
従来から、ＰＬＬを用いて周波数変調を行う方法として、基準信号源を周波数変調の制御対象とする方法（以下「第１の方法」という）や、電圧制御発振器の周波数制御端子に変調信号を与える方法（以下「第２の方法」という）などが知られている。通常、デジタル通信などで使用される変調信号は、所定の帯域内において低域から高域まで一様な周波数特性を有している。したがって、このような変調信号に基づき周波数変調を行う場合には、変調信号の周波数が低いときから高いときまで一様な特性が得られる必要がある。
【０００３】
ところが、上記第１の方法では、周波数変調可能な基準信号源が必要であり、また、ＰＬＬのループ帯域幅より広い周波数帯域については変調が困難となる。この場合、ＰＬＬのループ帯域幅を広くすれば、広い帯域に亘る変調が可能となる。しかし一般に、ループ帯域幅を広くすると、ループ帯域幅ほど離調した点におけるＣ／Ｎ（Carrier to Noise Ratio：搬送波電力対雑音電力比）が劣化する。このため、ＰＬＬではループ帯域幅を十分に広くすることは難しい。
【０００４】
一方、上記第２の方法では、ＰＬＬのループ帯域幅より低い周波数における変調が困難となる。この場合、ＰＬＬのループ帯域幅を狭くすれば、低い周波数帯域における変調も可能となる。しかし一般に、ループ帯域幅を狭くすると、ＰＬＬのループ応答速度が遅くなる。このため、ＰＬＬではループ帯域幅を十分に狭くすることも難しい。
【０００５】
この問題を解決する１つの方法として、上記第１および第２の方法を併用する方法（以下「第３の方法」という）が知られている。図１０は、従来の第３の方法を用いた周波数変調装置の構成を示すブロック図である。図１０に示す周波数変調装置は、電圧制御発振器１、可変分周器２、位相比較器３、ループフィルタ４、および、基準信号源１０を備える。基準信号源１０は、所定の周波数の基準信号を発生させる。電圧制御発振器１、可変分周器２、位相比較器３、および、ループフィルタ４は、以下に示すＰＬＬを形成している。
【０００６】
可変分周器２は、与えられた分周数データＭに従い、電圧制御発振器１の出力信号を分周する。位相比較器３は、基準信号源１０の出力信号と可変分周器２の出力信号との位相を比較する。位相比較器３の出力信号は、ループフィルタ４を通過して電圧制御発振器１に入力される。電圧制御発振器１は、ループフィルタ４の出力信号に応じた周波数で発振する。このＰＬＬは、電圧制御発振器１の出力信号の中心周波数が所定値となるようにフィードバック制御を行う。基準信号源１０と電圧制御発振器１とは、それぞれ周波数変調端子を有しており、各周波数変調端子にはアナログの変調信号Ｘa が加えられる。
【０００７】
図１１は、図１０に示す周波数変調装置の周波数変調特性を示す図である。図１１において、実線で示す低域通過特性は、基準信号源１０に加えられた変調信号に対する出力信号の変調度を表し、破線で示す高域通過特性は、電圧制御発振器１に加えられた変調信号に対する出力信号の変調度を表す。この場合、低域通過特性（実線）と高域通過特性（破線）とを加算すると、広帯域に亘って平坦な周波数変調特性が得られる。このため、変調信号の帯域幅（斜線で示す）がＰＬＬのループ帯域幅より大きい場合でも、良好な周波数変調特性を得ることができる。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記第３の方法を用いた周波数変調装置では、アナログの変調信号を加える必要があるため、デジタルの変調データをアナログの変調信号に変換する高精度のＤ／Ａ変換器が必要となる。また、基準信号源と電圧制御発振器の両方に変調信号を加えるため、良好な周波数変調特性を得るためには、基準信号源と電圧制御発振器の両方について、変調信号のレベルを個別に調整する必要が生じる。
【０００９】
それ故に、本発明は、周波数変調機能を持たない基準信号源を使用でき、かつ、デジタルの変調信号に基づき広帯域の変調を行える周波数変調装置を提供することを目的とする。
【００１０】
【課題を解決するための手段および発明の効果】
第１の発明は、デジタルの変調データに基づき周波数変調を行う周波数変調装置であって、
与えられた分周数データの分数部データと変調データとを加算したデータをシグマデルタ変調するシグマデルタ変調器と、
発振周波数を制御できる電圧制御発振器と、
シグマデルタ変調器の出力と分周数データの整数部データとを加算したデータに基づき、電圧制御発振器の出力を分周する可変分周器と、
与えられた基準信号と可変分周器の出力との位相を比較する位相比較器と、
位相比較器の出力を平滑化し、電圧制御発振器に供給するループフィルタとを備え、
電圧制御発振器の出力は、シグマデルタ変調器の出力をアナログに変換した制御信号に基づき周波数変調されることを特徴とする。
このような第１の発明によれば、デジタルの変調データに基づき、可変分周器による周波数変調と電圧制御発振器による周波数変調とが同時に実行される。出力信号の変調度は、２種類の周波数変調の変調特性を加算したものとなるため、ループ帯域幅より広い帯域幅に亘って平坦な周波数変調特性を得ることができる。したがって、周波数変調機能を持たない基準信号源を使用でき、かつ、デジタルの変調信号に基づき広帯域の周波数変調を行うことができる。
【００１１】
第２の発明は、第１の発明において、電圧制御発振器は、
ループフィルタと接続する周波数制御端子と、
制御信号を入力するための周波数変調端子とを有し、
ループフィルタの出力と周波数変調端子から入力された制御信号とに基づき、発振周波数を制御することを特徴とする。
このような第２の発明によれば、周波数変調端子を有する電圧制御発振器を用いて、デジタルの変調データに基づき広帯域の周波数変調を行うことができる。
【００１２】
第３の発明は、第２の発明において、電圧制御発振器は、周波数変調端子の入力周波数が変化したときには、周波数制御端子の入力周波数が変化したときより、出力周波数の変化が小さいことを特徴とする。
このような第３の発明によれば、変調の精度を向上させることができる。
【００１３】
第４の発明は、第１の発明において、制御信号は、ループフィルタと電圧制御発振器との接続点に結合されることを特徴とする。
このような第４の発明によれば、周波数変調端子を有しない電圧制御発振器を用いて、デジタルの変調データに基づき広帯域の周波数変調を行うことができる。
【００１４】
第５の発明は、第１の発明において、変調データの周波数帯域幅は、ループフィルタの帯域幅より広く、変調データの最大周波数は、基準信号の周波数より小さいことを特徴とする。
【００１５】
第６の発明は、第１の発明において、シグマデルタ変調器から電圧制御発振器に至る経路上に、信号の振幅を調整する振幅調整回路をさらに備える。
このような第６の発明によれば、電圧制御発振器の特性に応じて制御信号の振幅を調整することにより、正しい出力信号を得ることができる。
【００１６】
第７の発明は、第１の発明において、シグマデルタ変調器から電圧制御発振器に至る経路上に、シグマデルタ変調器で発生した雑音成分を除去する低域通過フィルタをさらに備える。
このような第７の発明によれば、シグマデルタ変調器で発生した雑音成分を除去することにより、雑音成分の少ない出力信号を得ることができる。
【００１７】
第８の発明は、第１の発明において、シグマデルタ変調器は、可変分周器の出力または基準信号をクロックとして動作し、少なくとも２次以上の構成を有することを特徴とする。
このような第８の発明によれば、高速のクロックを別途発生させることなく、シグマデルタ変調を行うとともに、安定性の高いシグマデルタ変調を行うことにより、安定した出力信号を得ることができる。
【００１８】
第９の発明は、デジタルの変調データに基づき周波数変調を行う周波数変調装置であって、
与えられた基準分周数データの分数部データと変調データとを加算したデータをシグマデルタ変調するシグマデルタ変調器と、
シグマデルタ変調器の出力と基準分周数データの整数部データとを加算したデータに基づき、与えられた基準信号を分周する基準分周器と、
発振周波数を制御できる電圧制御発振器と、
電圧制御発振器の出力を分周する分周器と、
基準分周器で分周された基準信号と分周器の出力との位相を比較する位相比較器と、
位相比較器の出力を平滑化し、電圧制御発振器に供給するループフィルタとを備え、
電圧制御発振器の出力は、シグマデルタ変調器の出力をアナログに変換した制御信号に基づき周波数変調されることを特徴とする。
このような第９の発明によれば、デジタルの変調データに基づき、基準信号源による周波数変調と電圧制御発振器による周波数変調とが同時に実行される。出力信号の変調度は、２種類の周波数変調の変調特性を加算したものとなるため、ループ帯域幅より広い帯域幅に亘って平坦な周波数変調特性を得ることができる。したがって、周波数変調機能を持たない基準信号源を使用でき、かつ、デジタルの変調信号に基づき広帯域の周波数変調を行うことができる。
【００１９】
第１０の発明は、第９の発明において、分周器は、可変分周器であることを特徴とする。
このような第１０の発明によれば、多様な周波数に対応することができる。
【００２０】
第１１の発明は、第９の発明において、電圧制御発振器は、
ループフィルタと接続する周波数制御端子と、
制御信号を入力するための周波数変調端子とを有し、
ループフィルタの出力と周波数変調端子から入力された制御信号とに基づき、発振周波数を制御することを特徴とする。
このような第１１の発明によれば、周波数変調端子を有する電圧制御発振器を用いて、デジタルの変調データに基づき広帯域の周波数変調を行うことができる。
【００２１】
第１２の発明は、第１１の発明において、電圧制御発振器は、周波数変調端子の入力周波数が変化したときには、周波数制御端子の入力周波数が変化したときより、出力周波数の変化が小さいことを特徴とする。
このような第１２の発明によれば、変調の精度を向上させることができる。
【００２２】
第１３の発明は、第９の発明において、制御信号は、ループフィルタと電圧制御発振器との接続点に結合されることを特徴とする。
このような第１３の発明によれば、周波数変調端子を有しない電圧制御発振器を用いて、デジタルの変調データに基づき広帯域の周波数変調を行うことができる。
【００２３】
第１４の発明は、第９の発明において、変調データの周波数帯域幅は、ループフィルタの帯域幅より広く、変調データの最大周波数は、基準信号の周波数より小さいことを特徴とする。
【００２４】
第１５の発明は、第９の発明において、シグマデルタ変調器から電圧制御発振器に至る経路上に、信号の振幅を調整する振幅調整回路をさらに備える。
このような第１５の発明によれば、電圧制御発振器の特性に応じて制御信号の振幅を調整することにより、正しい出力信号を得ることができる。
【００２５】
第１６の発明は、第９の発明において、シグマデルタ変調器から電圧制御発振器に至る経路上に、シグマデルタ変調器で発生した雑音成分を除去する低域通過フィルタをさらに備える。
このような第１６の発明によれば、シグマデルタ変調器で発生した雑音成分を除去することにより、雑音成分の少ない出力信号を得ることができる。
【００２６】
第１７の発明は、第９の発明において、シグマデルタ変調器は、基準信号をクロックとして動作し、少なくとも２次以上の構成を有することを特徴とする。
このような第１７の発明によれば、高速のクロックを別途発生させることなく、シグマデルタ変調を行うとともに、安定性の高いシグマデルタ変調を行うことにより、安定した出力信号を得ることができる。
【００２７】
第１８の発明は、電圧制御発振器と可変分周器と位相比較器とループフィルタとを有する位相同期ループを用いて、デジタルの変調データに基づき周波数変調を行う周波数変調方法であって、
与えられた分周数データの分数部データと変調データとを加算したデータをシグマデルタ変調するステップと、
シグマデルタ変調された信号と分周数データの整数部データとを加算したデータを、実効分周数データとして可変分周器に与えるステップと、
シグマデルタ変調された信号をアナログに変換した制御信号に基づき、電圧制御発振器の出力を周波数変調するステップとを備える。
【００２８】
第１９の発明は、電圧制御発振器と分周器と位相比較器とループフィルタとを有する位相同期ループを用いて、デジタルの変調データに基づき周波数変調を行う周波数変調方法であって、
与えられた基準分周数データの分数部データと変調データとを加算したデータをシグマデルタ変調するステップと、
シグマデルタ変調された信号と基準分周数データの整数部データとを加算したデータに基づき、与えられた基準信号を分周し、位相同期ループに供給するステップと、
シグマデルタ変調された信号をアナログに変換した制御信号に基づき、電圧制御発振器の出力を周波数変調するステップとを備える。
このような第１８および第１９の発明によれば、デジタルの変調データに基づき、可変分周器（または基準信号源）による周波数変調と電圧制御発振器による周波数変調とが同時に実行される。出力信号の変調度は、２種類の周波数変調の変調特性を加算したものとなるため、ループ帯域幅より広い帯域幅に亘って平坦な周波数変調特性を得ることができる。したがって、周波数変調機能を持たない基準信号源を使用でき、かつ、デジタルの変調信号に基づき広帯域の周波数変調を行うことができる。
【００２９】
第２０の発明は、デジタルの変調データに基づき周波数変調された信号を送受信する無線回路装置であって、
基準信号を発生させる基準発振器と、
基準信号に基づき動作する周波数変調器と、
電波を放射および受信するアンテナと、
周波数変調器の出力を増幅し、アンテナに出力する送信増幅器と、
アンテナで受信した信号を処理する受信回路とを備え、
周波数変調器は、
与えられた分周数データの分数部データと変調データとを加算したデータをシグマデルタ変調するシグマデルタ変調器と、
発振周波数を制御できる電圧制御発振器と、
シグマデルタ変調器の出力と分周数データの整数部データとを加算したデータに基づき、電圧制御発振器の出力を分周する可変分周器と、
基準信号と可変分周器の出力との位相を比較する位相比較器と、
位相比較器の出力を平滑化し、電圧制御発振器に供給するループフィルタとを含み、
電圧制御発振器の出力は、シグマデルタ変調器の出力をアナログに変換した制御信号に基づき周波数変調され、
データ送信時には、
周波数変調器は、送信データに基づき周波数変調を行うように制御され、
データ受信時には、
周波数変調器は、無変調信号を出力するように制御され、
受信回路は、周波数変調器から出力された無変調信号をローカル信号として、アンテナで受信した信号を処理することを特徴とする。
【００３０】
第２１の発明は、デジタルの変調データに基づき周波数変調された信号を送受信する無線回路装置であって、
基準信号を発生させる基準発振器と、
基準信号に基づき動作する周波数変調器と、
電波を放射および受信するアンテナと、
周波数変調器の出力を増幅し、アンテナに出力する送信増幅器と、
アンテナで受信した信号を処理する受信回路とを備え、
周波数変調器は、
与えられた基準分周数データの分数部データと変調データとを加算したデータをシグマデルタ変調するシグマデルタ変調器と、
シグマデルタ変調器の出力と基準分周数データの整数部データとを加算したデータに基づき、基準信号を分周する基準分周器と、
発振周波数を制御できる電圧制御発振器と、
電圧制御発振器の出力を分周する分周器と、
基準分周器で分周された基準信号と分周器の出力との位相を比較する位相比較器と、
位相比較器の出力を平滑化し、電圧制御発振器に供給するループフィルタとを備え、
電圧制御発振器の出力は、シグマデルタ変調器の出力をアナログに変換した制御信号に基づき周波数変調され、
データ送信時には、
周波数変調器は、送信データに基づき周波数変調を行うように制御され、
データ受信時には、
周波数変調器は、無変調信号を出力するように制御され、
受信回路は、周波数変調器から出力された無変調信号をローカル信号として、アンテナで受信した信号を処理することを特徴とする。
このような第２０および第２１の発明によれば、アナログの変調信号を与えなくても、周波数チャンネルを指定するためのデジタルデータと、周波数変調を行うためのデジタル変調データを与えることにより、無線回路装置を実現することができる。
【００３１】
【発明の実施の形態】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る周波数変調装置の構成を示すブロック図である。図１に示す周波数変調装置は、電圧制御発振器１、可変分周器２、位相比較器３、ループフィルタ４、シグマデルタ変調器５、Ｄ／Ａ変換器６、低域通過フィルタ７、振幅調整回路８、および、加算器１１、１２を備える。この周波数変調装置には、所定の周波数の基準信号が外部から供給される。基準信号の信号源（図示せず）には、周波数変調機能を持たない信号源を使用することができる。
【００３２】
電圧制御発振器１、可変分周器２、位相比較器３、および、ループフィルタ４は、以下に示す位相同期ループ（ＰＬＬ）を形成している。可変分周器２は、与えられた実効分周数データ１３に従い、電圧制御発振器１の出力信号を分周する。位相比較器３は、可変分周器２の出力信号と基準信号との位相を比較する。位相比較器３の出力信号は、ループフィルタ４を通過して電圧制御発振器１の周波数制御端子に入力される。電圧制御発振器１は、ループフィルタ４の出力信号に応じた周波数で発振する。このＰＬＬは、電圧制御発振器１の出力信号の中心周波数が所定値となるようにフィードバック制御を行う。
【００３３】
可変分周器２に与えられる実効分周数データ１３は、以下のようにして算出される。可変分周器２における分周数データは、外部から、整数部データＭ１と分数部データＭ２とからなる組の形式で与えられる。整数部データＭ１は分周数データの整数部を表し、分数部データＭ２は分周数データの分数部を表す。加算器１１は、分数部データＭ２とデジタルの変調データＸとを加算する。シグマデルタ変調器５は、可変分周器２の出力信号をクロックとして、加算器１１の出力データをシグマデルタ変調する。シグマデルタ変調器５の出力信号は、加算器１２とＤ／Ａ変換器６とに入力される。加算器１２は、シグマデルタ変調器５の出力信号と整数部データＭ１とを加算する。加算器１２の出力データが、実効分周数データ１３となる。
【００３４】
一方、Ｄ／Ａ変換器６は、シグマデルタ変調器５の出力信号をアナログ信号に変換する。このアナログ信号は、低域通過フィルタ７と振幅調整回路８とを通過して、制御信号１４となる。低域通過フィルタ７は、Ｄ／Ａ変換器６から出力されたアナログ信号から、シグマデルタ変調器５で発生した高域の雑音成分を除去する。振幅調整回路８は、電圧制御発振器１の周波数変調端子の変調感度に対して適切な値となるよう、低域通過フィルタ７の出力信号の振幅の絶対値を調整する。制御信号１４は、電圧制御発振器１の周波数変調端子に入力される。
【００３５】
以上のように構成された周波数変調装置は、２種類の周波数変調を同時に実行する。第１に、変調データＸは、シグマデルタ変調された後、実効分周数データ１３として可変分周器２に与えられる。これにより、ＰＬＬの出力信号が周波数変調される。第１の周波数変調の効果は、図１１において実線で示した低域通過特性と同様になる。第２に、変調データＸは、シグマデルタ変調器５とＤ／Ａ変換器６との作用により、ステップ状に変化する信号となる。この信号は、低域通過フィルタ７と振幅調整回路８とを通過して、制御信号１４となる。制御信号１４は、電圧制御発振器１の周波数変調端子に入力される。これにより、電圧制御発振器１の出力信号が周波数変調される。第２の周波数変調の効果は、図１１において破線で示した高域通過特性と同様になる。
【００３６】
したがって、周波数変調装置の出力信号の変調度は、図１１に示す低域通過特性（実線）と高域通過特性（破線）とを加算したものとなる。よって、本実施形態に係る周波数変調装置によれば、周波数変調機能を持たない基準信号源を使用でき、かつ、デジタルの変調データに基づき、ループ帯域幅より広い帯域幅の変調信号に対しても平坦な周波数変調特性を得ることができる。特に、図１１に示すように、変調データの周波数帯域幅がループフィルタの帯域幅より広く、変調データの最大周波数が基準信号の周波数より小さい場合であっても、同様の効果を奏する。
【００３７】
上記第２の周波数変調を行う理由は、以下のとおりである。本実施形態に係る周波数変調装置には変調信号として、高い精度を有するデジタルの変調データＸが与えられる。変調データＸは、分周数データの分数部データＭ２の変化分として扱われる。すなわち、変調データＸは、分数部データＭ２に加算され、シグマデルタ変調器５でシグマデルタ変調を受ける。シグマデルタ変調器５は、入力データに基づき、入力データよりビット数は少ないがクロック周波数の高いデータを出力する。このため、変調信号の周波数成分に比べて、シグマデルタ変調器５のクロックを十分に高く設定した場合、シグマデルタ変調後のデータは、変調信号に含まれていた情報をほとんど含むことになる。
【００３８】
シグマデルタ変調後のデータには、シグマデルタ変調による量子化雑音が加算され、可変分周器２の出力信号にも量子化雑音が現れる。この量子化雑音は、低域通過特性を有するループフィルタ４で十分に低減されるため、電圧制御発振器１の出力信号に現れることはない。しかし、信号がループフィルタ４を通過する際に、変調信号の周波数成分のうち、ＰＬＬのループ帯域幅（主に、ループフィルタ４の特性で定まる）より高い周波数成分が同時に減衰されてしまう。そこで、本実施形態に係る周波数変調装置では、上記減衰分を補償するために、シグマデルタ変調後のデータをアナログ信号に変換した制御信号１４を、電圧制御発振器１の周波数変調端子に与えているのである。
【００３９】
デジタル通信などに使用される周波数変調装置には、高い精度を有するデジタルの変調データＸが与えられる。このため、変調データＸを直接、Ｄ／Ａ変換するためには、高精度のＤ／Ａ変換器が必要となる。これに対して、本実施形態に係るシグマデルタ変調器５の出力は、クロックは高速ではあるが、ビット数は少ないという特徴を有している。したがって、精度のそれほど高くない簡単な構成のＤ／Ａ変換器６を使用することができる。このようなＤ／Ａ変換器６を使用しても、低域通過フィルタ７でシグマデルタ変調による高域の雑音成分を除去することにより、高精度のアナログ周波数変調信号を再現し、電圧制御発振器１の周波数変調端子に与えることができる。
【００４０】
以下、本実施形態の周波数変調装置におけるシグマデルタ変調器５について説明する。図２から図５は、いずれも、１クロック遅延をｚ-1とするｚ変換を用いて、シグマデルタ変調器５の構成例を示した図である。
【００４１】
図２は、２次のシグマデルタ変調器の構成例を示した図である。図２に示すシグマデルタ変調器５ａは、加算器１０１、１０２、１０４、１０５、遅延回路１０３、１０６、１０８、量子化器１０７、および、乗算器１０９を備える。量子化器１０７は、加算器１０５の出力を量子化単位Ｌで量子化する。量子化器１０７の出力は、遅延回路１０８を経由して、乗算器１０９に入力される。乗算器１０９は、この入力に量子化単位Ｌを乗算する。乗算器１０９の出力は、加算器１０１と加算器１０４とに入力される。加算器１０１は、シグマデルタ変調器５ａの入力Ｆから乗算器１０９の出力を減算する。加算器１０１の出力は、加算器１０２と遅延回路１０３とにより構成された一次積分器を経由して、加算器１０４に入力される。加算器１０４は、この入力から乗算器１０９の出力を減算する。加算器１０４の出力は、加算器１０５と遅延回路１０６とにより構成された一次積分器を経由して、量子化器１０７に入力される。
【００４２】
シグマデルタ変調器５ａにおける入力Ｆと出力Ｙとの関係は、Ｙ＝Ｆ／Ｌ＋（１−ｚ-1）2 ×Ｑとなる。したがって、クロック周波数をｆs とおくと、｜１−ｚ-1｜に対する周波数特性は、｜２ｓｉｎ（πｆ／ｆs ）｜で与えられる。よって、シグマデルタ変調器５ａでは、量子化雑音Ｑに対して、｜２ｓｉｎ（πｆ／ｆs ）｜2 の周波数特性が乗算されることになる。
【００４３】
図３は、３次のシグマデルタ変調器の構成例を示した図である。図３に示すシグマデルタ変調器５ｂは、１次シグマデルタ変調器１２１、１２２、１２３、１次微分器１２４、２次微分器１２５、および、加算器１２６、１２７を備える。シグマデルタ変調器５ｂは、１次のシグマデルタ変調器を多段に接続した構成を有している。すなわち、１次シグマデルタ変調器１２１の分数部に相当する値が、１次シグマデルタ変調器１２２の入力となり、１次シグマデルタ変調器１２２の分数部に相当する値が、１次シグマデルタ変調器１２３の入力となる。また、１次シグマデルタ変調器１２２の整数部に相当する値は、１次微分器１２４に入力され、１次シグマデルタ変調器１２３の整数部に相当する値は、２次微分器１２５に入力される。加算器１２６、１２７は、１次シグマデルタ変調器１２１の整数部に相当する値と、１次微分器１２４の出力と、２次微分器１２５の出力とを加算する。これにより、シグマデルタ変調器５ｂの出力Ｙが算出される。
【００４４】
シグマデルタ変調器５ｂにおける入力Ｆと出力Ｙとの関係は、Ｙ＝Ｆ／Ｌ＋（１−ｚ-1）3 ×Ｑとなる。したがって、シグマデルタ変調器５ａの場合と同様の考察により、シグマデルタ変調器５ｂでは、量子化雑音Ｑに対して、｜２ｓｉｎ（πｆ／ｆs ）｜3 （ｆs はクロック周波数）の周波数特性が乗算される。
【００４５】
図４は、４次のシグマデルタ変調器の構成例を示した図である。図４に示すシグマデルタ変調器５ｃは、図２に示したシグマデルタ変調器５ａとは異なる構成の２次のシグマデルタ変調器を２つ用いることを特徴とする。シグマデルタ変調器５ｃは、第１の２次シグマデルタ変調器１４１、第２の２次シグマデルタ変調器１４２、遅延回路１４３、２次微分器１４４、乗算器１４５、および、加算器１４６、１４７を備える。
【００４６】
シグマデルタ変調器５ｃの入力Ｆは、第１の２次シグマデルタ変調器１４１に入力される。第１の２次シグマデルタ変調器１４１の分数部に相当する値は、乗算器１４５および加算器１４６を経由して、第２の２次シグマデルタ変調器１４２の入力となる。第１の２次シグマデルタ変調器１４１の整数部に相当する値は、遅延回路１４３により１クロック分遅延された後に、加算器１４７に入力される。第２の２次シグマデルタ変調器１４２の出力は、２次微分器１４４を経由して、加算器１４７に入力される。加算器１４７は、これら２つの信号を加算する。これにより、シグマデルタ変調器５ｃの出力Ｙが算出される。
【００４７】
シグマデルタ変調器５ｃにおける入力Ｆと出力Ｙとの関係は、Ｙ＝−Ｚ-2×Ｆ／Ｌ＋（１−Ｚ-1）4 ×Ｑとなる。したがって、シグマデルタ変調器５ａ、５ｂの場合と同様の考察により、シグマデルタ変調器５ｃでは、量子化雑音Ｑに対して、｜２ｓｉｎ（πｆ／ｆs ）｜4 （ｆs はクロック周波数）の周波数特性が乗算される。
【００４８】
図５は、５次のシグマデルタ変調器の構成例を示した図である。図５に示すシグマデルタ変調器５ｄは、１次積分器１６１〜１６５、加算器１６６〜１６９、係数器１７１〜１７７、量子化器１７８、および、乗算器１７９を備える。
【００４９】
量子化器１７８は、加算器１６９の出力を量子化単位Ｌで量子化する。乗算器１７９は、量子化器１７８の出力に量子化単位Ｌを乗算する。乗算器１７９の出力は、加算器１６６に入力される。加算器１６６は、シグマデルタ変調器５ｄの入力Ｆから乗算器１７９の出力を減算する。１次積分器１６１は、加算器１６６の出力を１次積分する。加算器１６７は、１次積分器１６１の出力と係数器１７６の出力とを加算する。１次積分器１６２は、加算器１６７の出力を１次積分し、１次積分器１６３は、１次積分器１６２の出力を１次積分する。係数器１７６は、１次積分器１６３の出力に所定の係数（図５では−ａ1 ）を乗算する。加算器１６８は、１次積分器１６３の出力と係数器１７７の出力とを加算する。１次積分器１６４は、加算器１６８の出力を１次積分し、１次積分器１６５は、１次積分器１６４の出力を１次積分する。係数器１７７は、１次積分器１６５の出力に所定の係数（図５では−ａ2 ）を乗算する。
【００５０】
係数器１７１〜１７５は、それぞれ、１次積分器１６１〜１６５の出力に所定の係数（図５ではｃ1 からｃ5 ）を乗算する。加算器１６９は、係数器１７１〜１７５の出力を加算する。量子化器１７８の出力が、シグマデルタ変調器５ｄの出力Ｙとなる。シグマデルタ変調器５ｄによれば、各係数器の係数を任意に設定することにより、５次のシグマデルタ変調の周波数特性を任意に変化させることができる。
【００５１】
上記のようにシグマデルタ変調器５の４つの構成例を示したが、これらの回路は例示に過ぎない。言い替えると、回路規模や周波数特性や遅延特性などを考慮した上で、シグマデルタ変調器５として、任意のシグマデルタ変調器を使用してもよい。例えば、シグマデルタ変調器５として、他の構成を有する２次から５次のシグマデルタ変調器を使用してもよく、より高次のシグマデルタ変調器を使用してもよい。
【００５２】
シグマデルタ変調器５を設計する際には、まず、変調器の次数を決定する必要がある。図６は、２次から５次のシグマデルタ変調器における量子化雑音特性の例を示す図である。図６において、横軸は正規化周波数を対数目盛りで表したものであり、縦軸は量子化ノイズをデシベル（ｄＢ）値で表したものである。図６に示すように、シグマデルタ変調器が高次になるに従って、直流（ＤＣ）付近の雑音レベルを小さくすることができる。例えば、このような点を考慮して、シグマデルタ変調器５を設計すればよい。
【００５３】
なお、本実施形態に係る周波数変調装置については、以下に示す各種の変形例を構成することができる。まず、図１に示す周波数変調装置では、制御信号１４は、電圧制御発振器１の周波数変調端子に入力されることとした。これに代えて、周波数変調端子を持たない電圧制御発振器１を用いる場合には、図７に示すように、制御信号１４をループフィルタ４と電圧制御発振器１との接続点に結合することとしてもよい。図７に示す周波数変調装置は、図１に示す周波数変調装置と同様に動作し、同様の効果を奏する。また、シグマデルタ変調器５のクロックとして、外部から供給される基準信号を用いてもよい。また、周波数変調端子の入力周波数が変化したときには、周波数制御端子の入力周波数が変化したときより、出力周波数の変化が小さい特性を有する電圧制御発振器１を用いることにより、変調の精度を向上させることができる。
【００５４】
また、Ｄ／Ａ変換器６、低域通過フィルタ７、および、振幅調整回路８は、シグマデルタ変調器５から電圧制御発振器１に至る経路上に配置されている限り、それらの接続順序は任意でよい。また、電圧制御発振器１の周波数変調感度にばらつきがない場合には、振幅調整回路８は固定の減衰器であってもよい。また、電圧制御発振器１は、ループフィルタ４に接続する端子と兼用で周波数変調端子を有していてもよく、ループフィルタ４に接続する端子と独立して周波数変調端子を有していてもよい。また、図１に示す構成要素の一部（例えば、シグマデルタ変調器５）を、プログラムによって実現してもよい。
【００５５】
（第２の実施形態）
図８は、本発明の第２の実施形態に係る周波数変調装置の構成を示すブロック図である。図８に示す周波数変調装置は、電圧制御発振器１、可変分周器２、位相比較器３、ループフィルタ４、シグマデルタ変調器５、Ｄ／Ａ変換器６、低域通過フィルタ７、振幅調整回路８、基準分周器９、および、加算器１１、１２を備える。本実施形態の構成要素のうち、第１の実施形態と同一の構成要素については、同一の参照符号を付して、説明を省略する。
【００５６】
図８に示す周波数変調装置には、第１の実施形態と同様に、所定の周波数の基準信号が外部から供給される。基準信号の信号源（図示せず）には、周波数変調機能を持たない信号源を使用することができる。電圧制御発振器１、可変分周器２、位相比較器３、および、ループフィルタ４は、第１の実施形態と同様に、位相同期ループ（ＰＬＬ）を形成している。ただし、図８に示すＰＬＬは、以下に示す４つの点で、図１に示すＰＬＬと相違する。第１に、外部から供給された基準信号は、基準分周器９で分周された後にＰＬＬに入力される。第２に、可変分周器２は、変調データＸに依存しない分周数データに従い、電圧制御発振器１の出力信号を分周する。第３に、位相比較器３は、可変分周器２の出力信号と基準分周器９の出力信号との位相を比較する。第４に、可変分周器２は、分周数を固定した分周器であってもよい。
【００５７】
基準分周器９は、与えられた実効基準分周数データ１５に従い、外部から供給された基準信号を分周する。基準分周器９に与えられる実効基準分周数データ１５は、第１の実施形態に係る実効分周数データ１３と概ね同じ方法で算出される。すなわち、基準分周器９における基準分周数データは、外部から、基準整数部データＮ１と基準分数部データＮ２とからなる組の形式で与えられる。加算器１１は、基準分数部データＮ２とデジタルの変調データＸとを加算する。シグマデルタ変調器５は、基準信号をクロックとして、加算器１１の出力データをシグマデルタ変調する。加算器１２は、シグマデルタ変調器５の出力信号と基準整数部データＮ１とを加算する。加算器１２で求めた和が、実効基準分周数データ１５となる。
【００５８】
一方、シグマデルタ変調器５の出力信号は、第１の実施形態と同様に、Ｄ／Ａ変換器６、低域通過フィルタ７、および、振幅調整回路８を通過して制御信号１４となる。制御信号１４は、電圧制御発振器１の周波数変調端子に入力される。
【００５９】
以上のように構成された周波数変調装置は、第１の実施形態と同様に、２種類の周波数変調を同時に行う。第１に、変調データＸは、シグマデルタ変調された後に、実効基準分周数データ１５として基準分周器９に与えられる。これにより、ＰＬＬの出力信号が周波数変調される。第１の周波数変調の効果は、図１１において実線で示した低域通過特性と同様になる。第２の周波数変調は、第１の実施形態と同じである。第２の周波数変調の効果は、図１１において破線で示した高域通過特性と同様になる。
【００６０】
したがって、周波数変調装置の出力信号の変調度は、図１１に示す低域通過特性（実線）と高域通過特性（破線）とを加算したものとなる。よって、本実施形態に係る周波数変調装置によれば、周波数変調機能を持たない基準信号源を使用でき、かつ、デジタルの変調データに基づき、ループ帯域幅より広い帯域幅の変調信号に対しても平坦な周波数変調特性を得ることができる。特に、図１１に示すように、変調データの周波数帯域幅がループフィルタの帯域幅より広く、変調データの最大周波数が基準信号の周波数より小さい場合であっても、同様の効果を奏する。
【００６１】
なお、本実施形態に係る周波数変調装置については、第１の実施形態と同様の変形例（ただし、シグマデルタ変調器５のクロック選択を除く）を構成することができる。例えば、シグマデルタ変調器５として、図２から図５に示すシグマデルタ変調器５ａ〜５ｄや、他の構成を有する２次から５次のシグマデルタ変調器や、より高次のシグマデルタ変調器を使用してもよく、制御信号１４をループフィルタ４と電圧制御発振器１との接続点に結合することとしてもよい。
【００６２】
（第３の実施形態）
図９は、本発明の第３の実施形態に係る無線回路装置の構成を示すブロック図である。本実施形態に係る無線回路装置は、第１または第２の実施形態に係る周波数変調装置を用いることを特徴とする。図９に示す無線回路装置は、基準発振器２０１、周波数変調器２０２、送信増幅器２０３、受信回路２０４、共用器２０５、および、アンテナ２０６を備える。この無線回路装置は、図示しない相手側の無線回路装置との間でデータを送受信する。
【００６３】
基準発振器２０１は、所定の周波数の基準信号を発生させる。基準発振器２０１は、例えば、安定に動作する水晶発振器などによって構成される。基準発振器２０１で発生させた基準信号は、周波数変調器２０２に与えられる。周波数変調器２０２は、第１または第２の実施形態に係る周波数変調装置であり、基準発振器２０１で発生させた基準信号に基づき動作する。
【００６４】
周波数変調器２０２の出力信号は、データ送信時とデータ受信時とで異なる用途に使用される。データ送信時（図９の実線）の周波数変調器２０２には、送信すべきデータが変調データとして入力され、周波数変調器２０２の出力信号は、周波数変調波として送信増幅器２０３に入力される。送信増幅器２０３は、入力された周波数変調波を増幅する。送信増幅器２０３で増幅された信号は、共用器２０５を通過し、アンテナ２０６から電波として放射される。
【００６５】
データ受信時（図９の破線）の周波数変調器２０２には、変調データは入力されない。これに代えて、周波数変調器２０２は、無変調信号を出力するように制御される。周波数変調器２０２から出力された無変調信号は、無線信号を復調するためのローカル信号として受信回路２０４に入力され、同時に共用器２０５にも入力される。受信回路２０４は、この無変調信号をローカル信号として用いて、共用器２０５の出力信号を復調する。
【００６６】
以上に示すように、本実施形態に係る無線回路装置によれば、アナログの変調信号を与えなくても、周波数チャンネルを指定するためのデジタルデータと、周波数変調を行うためのデジタル変調データを与えることにより、無線回路装置を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る周波数変調装置の構成を示すブロック図である。
【図２】本発明の第１および第２の実施形態に係る周波数変調装置におけるシグマデルタ変調器の構成例を示す図である。
【図３】本発明の第１および第２の実施形態に係る周波数変調装置におけるシグマデルタ変調器の他の構成例を示す図である。
【図４】本発明の第１および第２の実施形態に係る周波数変調装置におけるシグマデルタ変調器の他の構成例を示す図である。
【図５】本発明の第１および第２の実施形態に係る周波数変調装置におけるシグマデルタ変調器の他の構成例を示す図である。
【図６】シグマデルタ変調器における量子化雑音特性の例を示す図である。
【図７】本発明の第１の実施形態の変形例に係る周波数変調装置の構成を示すブロック図である。
【図８】本発明の第２の実施形態に係る周波数変調装置の構成を示すブロック図である。
【図９】本発明の第３の実施形態に係る無線回路装置の構成を示すブロック図である。
【図１０】従来の周波数変調装置の構成を示すブロック図である。
【図１１】周波数変調装置における周波数変調特性を示す図である。
【符号の説明】
１…電圧制御発振器
２…可変分周器
３…位相比較器
４…ループフィルタ
５…シグマデルタ変調器
６…Ｄ／Ａ変換器
７…低域通過フィルタ
８…振幅調整回路
９…基準分周器
１０…基準信号源
１１、１２…加算器
１３…実効分周数データ
１４…制御信号
１５…実効基準分周数データ
２０１…基準発振器
２０２…周波数変調器
２０３…送信増幅器
２０４…受信回路
２０５…共用器
２０６…アンテナ

Claims (21)

  1. デジタルの変調データに基づき周波数変調を行う周波数変調装置であって、
    与えられた分周数データの分数部データと前記変調データとを加算したデータをシグマデルタ変調するシグマデルタ変調器と、
    発振周波数を制御できる電圧制御発振器と、
    前記シグマデルタ変調器の出力と前記分周数データの整数部データとを加算したデータに基づき、前記電圧制御発振器の出力を分周する可変分周器と、
    与えられた基準信号と前記可変分周器の出力との位相を比較する位相比較器と、
    前記位相比較器の出力を平滑化し、前記電圧制御発振器に供給するループフィルタとを備え、
    前記電圧制御発振器の出力は、前記シグマデルタ変調器の出力をアナログに変換した制御信号に基づき周波数変調されることを特徴とする、周波数変調装置。
  2. 前記電圧制御発振器は、
    前記ループフィルタと接続する周波数制御端子と、
    前記制御信号を入力するための周波数変調端子とを有し、
    前記ループフィルタの出力と前記周波数変調端子から入力された前記制御信号とに基づき、発振周波数を制御することを特徴とする、請求項１に記載の周波数変調装置。
  3. 前記電圧制御発振器は、前記周波数変調端子の入力周波数が変化したときには、前記周波数制御端子の入力周波数が変化したときより、出力周波数の変化が小さいことを特徴とする、請求項２に記載の周波数変調装置。
  4. 前記制御信号は、前記ループフィルタと前記電圧制御発振器との接続点に結合されることを特徴とする、請求項１に記載の周波数変調装置。
  5. 前記変調データの周波数帯域幅は、前記ループフィルタの帯域幅より広く、前記変調データの最大周波数は、前記基準信号の周波数より小さいことを特徴とする、請求項１に記載の周波数変調装置。
  6. 前記シグマデルタ変調器から前記電圧制御発振器に至る経路上に、信号の振幅を調整する振幅調整回路をさらに備えた、請求項１に記載の周波数変調装置。
  7. 前記シグマデルタ変調器から前記電圧制御発振器に至る経路上に、前記シグマデルタ変調器で発生した雑音成分を除去する低域通過フィルタをさらに備えた、請求項１に記載の周波数変調装置。
  8. 前記シグマデルタ変調器は、前記可変分周器の出力または前記基準信号をクロックとして動作し、少なくとも２次以上の構成を有することを特徴とする、請求項１に記載の周波数変調装置。
  9. デジタルの変調データに基づき周波数変調を行う周波数変調装置であって、
    与えられた基準分周数データの分数部データと前記変調データとを加算したデータをシグマデルタ変調するシグマデルタ変調器と、
    前記シグマデルタ変調器の出力と前記基準分周数データの整数部データとを加算したデータに基づき、与えられた基準信号を分周する基準分周器と、
    発振周波数を制御できる電圧制御発振器と、
    前記電圧制御発振器の出力を分周する分周器と、
    前記基準分周器で分周された基準信号と前記分周器の出力との位相を比較する位相比較器と、
    前記位相比較器の出力を平滑化し、前記電圧制御発振器に供給するループフィルタとを備え、
    前記電圧制御発振器の出力は、前記シグマデルタ変調器の出力をアナログに変換した制御信号に基づき周波数変調されることを特徴とする、周波数変調装置。
  10. 前記分周器は、可変分周器であることを特徴とする、請求項９に記載の周波数変調装置。
  11. 前記電圧制御発振器は、
    前記ループフィルタと接続する周波数制御端子と、
    前記制御信号を入力するための周波数変調端子とを有し、
    前記ループフィルタの出力と前記周波数変調端子から入力された前記制御信号とに基づき、発振周波数を制御することを特徴とする、請求項９に記載の周波数変調装置。
  12. 前記電圧制御発振器は、前記周波数変調端子の入力周波数が変化したときには、前記周波数制御端子の入力周波数が変化したときより、出力周波数の変化が小さいことを特徴とする、請求項１１に記載の周波数変調装置。
  13. 前記制御信号は、前記ループフィルタと前記電圧制御発振器との接続点に結合されることを特徴とする、請求項９に記載の周波数変調装置。
  14. 前記変調データの周波数帯域幅は、前記ループフィルタの帯域幅より広く、前記変調データの最大周波数は、前記基準信号の周波数より小さいことを特徴とする、請求項９に記載の周波数変調装置。
  15. 前記シグマデルタ変調器から前記電圧制御発振器に至る経路上に、信号の振幅を調整する振幅調整回路をさらに備えた、請求項９に記載の周波数変調装置。
  16. 前記シグマデルタ変調器から前記電圧制御発振器に至る経路上に、前記シグマデルタ変調器で発生した雑音成分を除去する低域通過フィルタをさらに備えた、請求項９に記載の周波数変調装置。
  17. 前記シグマデルタ変調器は、前記基準信号をクロックとして動作し、少なくとも２次以上の構成を有することを特徴とする、請求項９に記載の周波数変調装置。
  18. 電圧制御発振器と可変分周器と位相比較器とループフィルタとを有する位相同期ループを用いて、デジタルの変調データに基づき周波数変調を行う周波数変調方法であって、
    与えられた分周数データの分数部データと前記変調データとを加算したデータをシグマデルタ変調するステップと、
    シグマデルタ変調された信号と前記分周数データの整数部データとを加算したデータを、実効分周数データとして前記可変分周器に与えるステップと、
    シグマデルタ変調された信号をアナログに変換した制御信号に基づき、前記電圧制御発振器の出力を周波数変調するステップとを備えた、周波数変調方法。
  19. 電圧制御発振器と分周器と位相比較器とループフィルタとを有する位相同期ループを用いて、デジタルの変調データに基づき周波数変調を行う周波数変調方法であって、
    与えられた基準分周数データの分数部データと前記変調データとを加算したデータをシグマデルタ変調するステップと、
    シグマデルタ変調された信号と前記基準分周数データの整数部データとを加算したデータに基づき、与えられた基準信号を分周し、前記位相同期ループに供給するステップと、
    シグマデルタ変調された信号をアナログに変換した制御信号に基づき、前記電圧制御発振器の出力を周波数変調するステップとを備えた、周波数変調方法。
  20. デジタルの変調データに基づき周波数変調された信号を送受信する無線回路装置であって、
    基準信号を発生させる基準発振器と、
    前記基準信号に基づき動作する周波数変調器と、
    電波を放射および受信するアンテナと、
    前記周波数変調器の出力を増幅し、前記アンテナに出力する送信増幅器と、
    前記アンテナで受信した信号を処理する受信回路とを備え、
    前記周波数変調器は、
    与えられた分周数データの分数部データと前記変調データとを加算したデータをシグマデルタ変調するシグマデルタ変調器と、
    発振周波数を制御できる電圧制御発振器と、
    前記シグマデルタ変調器の出力と前記分周数データの整数部データとを加算したデータに基づき、前記電圧制御発振器の出力を分周する可変分周器と、
    前記基準信号と前記可変分周器の出力との位相を比較する位相比較器と、
    前記位相比較器の出力を平滑化し、前記電圧制御発振器に供給するループフィルタとを含み、
    前記電圧制御発振器の出力は、前記シグマデルタ変調器の出力をアナログに変換した制御信号に基づき周波数変調され、
    データ送信時には、
    前記周波数変調器は、送信データに基づき周波数変調を行うように制御され、
    データ受信時には、
    前記周波数変調器は、無変調信号を出力するように制御され、
    前記受信回路は、前記周波数変調器から出力された無変調信号をローカル信号として、前記アンテナで受信した信号を処理することを特徴とする、無線回路装置。
  21. デジタルの変調データに基づき周波数変調された信号を送受信する無線回路装置であって、
    基準信号を発生させる基準発振器と、
    前記基準信号に基づき動作する周波数変調器と、
    電波を放射および受信するアンテナと、
    前記周波数変調器の出力を増幅し、前記アンテナに出力する送信増幅器と、
    前記アンテナで受信した信号を処理する受信回路とを備え、
    前記周波数変調器は、
    与えられた基準分周数データの分数部データと前記変調データとを加算したデータをシグマデルタ変調するシグマデルタ変調器と、
    前記シグマデルタ変調器の出力と前記基準分周数データの整数部データとを加算したデータに基づき、前記基準信号を分周する基準分周器と、
    発振周波数を制御できる電圧制御発振器と、
    前記電圧制御発振器の出力を分周する分周器と、
    前記基準分周器で分周された基準信号と前記分周器の出力との位相を比較する位相比較器と、
    前記位相比較器の出力を平滑化し、前記電圧制御発振器に供給するループフィルタとを備え、
    前記電圧制御発振器の出力は、前記シグマデルタ変調器の出力をアナログに変換した制御信号に基づき周波数変調され、
    データ送信時には、
    前記周波数変調器は、送信データに基づき周波数変調を行うように制御され、
    データ受信時には、
    前記周波数変調器は、無変調信号を出力するように制御され、
    前記受信回路は、前記周波数変調器から出力された無変調信号をローカル信号として、前記アンテナで受信した信号を処理することを特徴とする、無線回路装置。
JP2002066884A 2002-03-12 2002-03-12 周波数変調装置、周波数変調方法、および、無線回路装置 Expired - Lifetime JP4041323B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002066884A JP4041323B2 (ja) 2002-03-12 2002-03-12 周波数変調装置、周波数変調方法、および、無線回路装置
DE60333968T DE60333968D1 (de) 2002-03-12 2003-03-10 Verfahren und Einrichtung zur Frequenzmodulation
EP03005251A EP1345375B1 (en) 2002-03-12 2003-03-10 Method and apparatus for frequency modulation
US10/384,556 US7075383B2 (en) 2002-03-12 2003-03-11 Frequency modulator, frequency modulating method, and wireless circuit
CNB03120547XA CN1260891C (zh) 2002-03-12 2003-03-11 频率调制器，频率调制方法和无线电线路
US11/122,115 US7224238B2 (en) 2002-03-12 2005-05-05 Frequency modulator, frequency modulating method, and wireless circuit
US11/790,017 US7876170B2 (en) 2002-03-12 2007-04-23 Frequency modulator, frequency modulating method, and wireless circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002066884A JP4041323B2 (ja) 2002-03-12 2002-03-12 周波数変調装置、周波数変調方法、および、無線回路装置

Publications (3)

Publication Number Publication Date
JP2003273651A JP2003273651A (ja) 2003-09-26
JP2003273651A5 JP2003273651A5 (ja) 2005-07-28
JP4041323B2 true JP4041323B2 (ja) 2008-01-30

Family

ID=27764490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002066884A Expired - Lifetime JP4041323B2 (ja) 2002-03-12 2002-03-12 周波数変調装置、周波数変調方法、および、無線回路装置

Country Status (5)

Country Link
US (3) US7075383B2 (ja)
EP (1) EP1345375B1 (ja)
JP (1) JP4041323B2 (ja)
CN (1) CN1260891C (ja)
DE (1) DE60333968D1 (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005503679A (ja) 2000-10-10 2005-02-03 カリフォルニア・インスティテュート・オブ・テクノロジー 分布型環状電力増幅器の構造
US6856199B2 (en) 2000-10-10 2005-02-15 California Institute Of Technology Reconfigurable distributed active transformers
TWI326967B (en) 2002-03-11 2010-07-01 California Inst Of Techn Differential amplifier
US7430265B2 (en) * 2002-06-27 2008-09-30 Infineon Technologies Ag Circuit arrangement provided with a phase-locked loop and transmitter-receiver with said circuit arrangement
US7024171B2 (en) * 2003-02-25 2006-04-04 Icom America, Incorporated Fractional-N frequency synthesizer with cascaded sigma-delta converters
US7064617B2 (en) 2003-05-02 2006-06-20 Silicon Laboratories Inc. Method and apparatus for temperature compensation
US7436227B2 (en) 2003-05-02 2008-10-14 Silicon Laboratories Inc. Dual loop architecture useful for a programmable clock source and clock multiplier applications
US7130327B2 (en) * 2003-06-27 2006-10-31 Northrop Grumman Corporation Digital frequency synthesis
DE10330822A1 (de) * 2003-07-08 2005-02-10 Infineon Technologies Ag Zwei-Punkt-Modulator-Anordnung sowie deren Verwendung in einer Sende- und in einer Empfangsanordnung
DE102004006995B4 (de) * 2004-02-12 2007-05-31 Infineon Technologies Ag Digitaler Phasenregelkreis für Sub-µ-Technologien
US7706495B2 (en) 2004-03-12 2010-04-27 Panasonic Corporation Two-point frequency modulation apparatus
JP4410128B2 (ja) * 2004-03-12 2010-02-03 パナソニック株式会社 周波数変調装置及びポーラ変調送信装置
US7425915B1 (en) * 2004-05-20 2008-09-16 University Of Rochester Frequency modulation based flash ADC
US20050266805A1 (en) * 2004-05-28 2005-12-01 Jensen Henrik T Digital delta sigma modulator and applications thereof
US7068110B2 (en) 2004-06-28 2006-06-27 Silicon Laboratories Inc. Phase error cancellation
US7394418B2 (en) * 2004-07-01 2008-07-01 Telefonaktiebolaget Lm Ericsson (Publ) Apparatus comprising a sigma-delta modulator and method of generating a quantized signal-delta modulator
JP2006173819A (ja) * 2004-12-14 2006-06-29 Sharp Corp スイッチングアンプ
TWI392221B (zh) 2005-05-24 2013-04-01 Axiom Microdevices Inc 在使用時鐘除法的通訊系統中調變相位或頻率的方法
US7741918B1 (en) 2005-06-30 2010-06-22 Cypress Semiconductor Corporation System and method for an enhanced noise shaping for spread spectrum modulation
US7961059B1 (en) 2005-06-30 2011-06-14 Cypress Semiconductor Corporation Phase lock loop control system and method with non-consecutive feedback divide values
US7701297B1 (en) 2005-06-30 2010-04-20 Cypress Semiconductor Corporation Spread spectrum frequency synthesizer with improved frequency shape by adjusting the length of a standard curve used for spread spectrum modulation
US7813411B1 (en) 2005-06-30 2010-10-12 Cypress Semiconductor Corporation Spread spectrum frequency synthesizer with high order accumulation for frequency profile generation
US8072277B1 (en) 2005-06-30 2011-12-06 Cypress Semiconductor Corporation Spread spectrum frequency synthesizer
US7932787B1 (en) 2005-06-30 2011-04-26 Cypress Semiconductor Corporation Phase lock loop control system and method
US7405629B2 (en) * 2005-06-30 2008-07-29 Cypress Semiconductor Corp. Frequency modulator, circuit, and method that uses multiple vector accumulation to achieve fractional-N frequency synthesis
US8174326B1 (en) 2005-06-30 2012-05-08 Cypress Semiconductor Corporation Phase lock loop control error selection system and method
US7948327B1 (en) 2005-06-30 2011-05-24 Cypress Semiconductor Corporation Simplified phase lock loop control model system and method
US7912109B1 (en) 2005-06-30 2011-03-22 Cypress Semiconductor Corporation Spread spectrum frequency synthesizer with first order accumulation for frequency profile generation
TWI282218B (en) * 2005-07-01 2007-06-01 Realtek Semiconductor Corp Method of generating spread spectrum and/or over-clock and its circuit thereof
US7301404B2 (en) * 2005-07-21 2007-11-27 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for transceiver frequency synthesis
CN1731680B (zh) * 2005-08-12 2010-04-28 曹伟勋 一种直接调制压控振荡器的频率调制器和调制方法
JP2007221773A (ja) * 2006-01-19 2007-08-30 Matsushita Electric Ind Co Ltd Ｐｌｌ変調回路、無線送信装置及び無線通信装置
US7680227B2 (en) * 2006-03-02 2010-03-16 Broadcom Corporation Method and system for filter calibration using fractional-N frequency synthesized signals
US7979037B2 (en) * 2006-07-28 2011-07-12 Panasonic Corporation Frequency modulation circuit, transmission circuit, and communication apparatus
US7634041B2 (en) * 2006-12-28 2009-12-15 Mediatek Inc. Phase locked loop frequency synthesizer
TWI351820B (en) * 2007-03-27 2011-11-01 Mstar Semiconductor Inc Clock generator, method for generating clock signa
US7791415B2 (en) * 2007-05-18 2010-09-07 Semtech Corporation Fractional-N synthesized chirp generator
US7710197B2 (en) 2007-07-11 2010-05-04 Axiom Microdevices, Inc. Low offset envelope detector and method of use
US7728676B2 (en) * 2007-09-17 2010-06-01 Atheros Communications, Inc. Voltage-controlled oscillator with control range limiter
CN101572550B (zh) * 2008-04-30 2012-08-22 中芯国际集成电路制造(北京)有限公司 锁相环频率合成器及调整调制信号频率的方法
US7728631B2 (en) * 2008-05-15 2010-06-01 Atheros Communications, Inc. Phase frequency detector with pulse width control circuitry
US7782237B2 (en) * 2008-06-13 2010-08-24 The Board Of Trustees Of The Leland Stanford Junior University Semiconductor sensor circuit arrangement
US8264210B2 (en) * 2008-10-10 2012-09-11 Cisco Technology, Inc. Interface to regulate voltage for ASIC power management
US7924072B2 (en) * 2008-11-14 2011-04-12 Analog Devices, Inc. Exact frequency translation using dual cascaded sigma-delta modulator controlled phase lock loops
TWI376877B (en) * 2008-12-26 2012-11-11 Ind Tech Res Inst Clock generator and multimodulus frequency divider and delta-sigma modulator thereof
WO2012077249A1 (ja) * 2010-12-08 2012-06-14 パナソニック株式会社 同期ループ回路
US20150244548A1 (en) * 2014-02-27 2015-08-27 Qualcomm Incorporated Frequency adjustment of signals
WO2017175427A1 (ja) * 2016-04-05 2017-10-12 三菱電機株式会社 周波数変調回路、ｆｍ－ｃｗレーダおよび高速変調レーダ
US10651858B2 (en) * 2017-11-30 2020-05-12 Sony Corporation Synthesizer and phase frequency detector
CN110823142B (zh) * 2019-11-11 2021-04-30 华滋奔腾（苏州）安监仪器有限公司 基于增益鉴相器同轴电缆应变传感器的解调仪及解调方法
US11764795B2 (en) * 2021-11-29 2023-09-19 Qualcomm Incorporated Fractional phase locked loop (PLL) with digital control driven by clock with higher frequency than PLL feedback signal
CN116192128B (zh) * 2023-05-04 2023-07-25 泛升云微电子(苏州)有限公司 Σ-δ调制器、芯片及相位调整方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4755774A (en) * 1985-07-15 1988-07-05 Motorola Inc. Two-port synthesizer modulation system employing an improved reference phase modulator
US5903194A (en) * 1997-08-05 1999-05-11 Rockwell Science Center, Inc. Digital phase modulation of frequency synthesizer using modulated fractional division
US5986512A (en) * 1997-12-12 1999-11-16 Telefonaktiebolaget L M Ericsson (Publ) Σ-Δ modulator-controlled phase-locked-loop circuit
US5952895A (en) * 1998-02-23 1999-09-14 Tropian, Inc. Direct digital synthesis of precise, stable angle modulated RF signal
EP1111793B1 (en) * 1999-12-13 2003-11-05 Matsushita Electric Industrial Co., Ltd. Frequency synthesizer apparatus equipped with delta-sigma modulator in fraction part control circuit
DE10105057C2 (de) * 2001-02-05 2003-06-18 Infineon Technologies Ag Sigma-Delta Programmiereinrichtung für Pll-Frequenzsynthesizer und Verfahren zum Programmieren einer programmierbaren Einrichtung

Also Published As

Publication number Publication date
US20070200645A1 (en) 2007-08-30
US7075383B2 (en) 2006-07-11
JP2003273651A (ja) 2003-09-26
US20030174026A1 (en) 2003-09-18
CN1444338A (zh) 2003-09-24
EP1345375A2 (en) 2003-09-17
EP1345375A3 (en) 2006-10-25
US20050213697A1 (en) 2005-09-29
EP1345375B1 (en) 2010-09-01
US7876170B2 (en) 2011-01-25
DE60333968D1 (de) 2010-10-14
US7224238B2 (en) 2007-05-29
CN1260891C (zh) 2006-06-21

Similar Documents

Publication Publication Date Title
JP4041323B2 (ja) 周波数変調装置、周波数変調方法、および、無線回路装置
US7013090B2 (en) Transmitting circuit apparatus and method
US7050525B2 (en) Frequency synthesizer apparatus equipped with fraction part control circuit, communication apparatus, frequency modulator apparatus, and frequency modulating method
JP4804458B2 (ja) ２点変調型位相変調装置、ポーラ変調送信装置、無線送信装置及び無線通信装置
US7826811B2 (en) Phase modulation apparatus and wireless communication apparatus
KR20030028561A (ko) 파형 생성기를 사용한 주파수 변조기
US7706495B2 (en) Two-point frequency modulation apparatus
US20080003953A1 (en) Phase locked loop frequency synthesizer and method for modulating the same
KR100968388B1 (ko) 오프셋 위상동기루프의 기저대역 보상
JP4410128B2 (ja) 周波数変調装置及びポーラ変調送信装置
US7453325B2 (en) Single point modulator having a PLL circuit
US7417513B2 (en) System and method for signal filtering in a phase-locked loop system
JP3878029B2 (ja) 送信回路装置
US7551685B2 (en) Apparatus, methods and articles of manufacture for signal correction using adaptive phase re-alignment
US8532590B2 (en) Digital phase feedback for determining phase distortion
EP1936898A1 (en) Phase modulation device and wireless communication device
RU2280945C1 (ru) Синтезатор частот с частотной или фазовой модуляцией
JP2006203805A (ja) Ｐｌｌ変調器、通信機器、及び移動無線機

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041216

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4041323

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131116

Year of fee payment: 6

EXPY Cancellation because of completion of term