DE10330822A1

DE10330822A1 - Zwei-Punkt-Modulator-Anordnung sowie deren Verwendung in einer Sende- und in einer Empfangsanordnung

Info

Publication number: DE10330822A1
Application number: DE10330822A
Authority: DE
Inventors: Markus Dr. Hammes
Original assignee: Infineon Technologies AG
Current assignee: Intel Deutschland GmbH
Priority date: 2003-07-08
Filing date: 2003-07-08
Publication date: 2005-02-10
Also published as: CN1578113A; CN100385791C; US7502435B2; US20050041755A1

Abstract

Es ist eine Zwei-Punkt-Modulator-Anordnung angegeben mit einer PLL (1), die bei verschiedenen Referenzfrequenzen (23) betrieben werden kann. Ein von einem digitalen Signalprozessor (10) bereitgestelltes Modulationssignal wird als Analogsignal am Eingang des Oszillators (5) der PLL (1) und als digitales Modulationssignal am Frequenzteiler (7) zugeführt. Zur Impulsformung der digitalen Modulationsdaten ist ein Digitalfilter (12) vorgesehen, das an den Steuereingang des Frequenzteilers (7) angekoppelt ist und gemäß dem vorgeschlagenen Prinzip bei der gleichen, konstanten Taktfrequenz wie der Signalprozessor (10) betrieben wird, unabhängig von der Referenzfrequenz (23). Dadurch ist vor dem Digitalfilter keine Unsynchronisation der digitalen Modulationsdaten nötig.

Description

Die vorliegende Erfindung betrifft eine Zwei-Punkt-Modulator-Anordnung sowie die Verwendung der Zwei-Punkt-Modulator-Anordnung in einer Hochfrequenz-Sendeanordnung sowie in einer Hochfrequenz-Empfangsanordnung.

In Sendeanordnungen, beispielsweise für den Mobilfunk, muß ein Modulationssignal einerseits auf einen hochfrequenten Träger auf moduliert werden und andererseits muß die Trägerfrequenz stabilisiert sein und einstellbar sein.

Eine Möglichkeit, dies zu realisieren, bietet ein Phasenregelkreis, englisch: Phase Locked Loop, PLL, der einerseits als Frequenz-Synthesizer verwendet wird und in den andererseits das Modulationssignal eingebracht wird. Das Modulationssignal kann an unterschiedlichen Punkten der PLL eingespeist werden, wobei sich abhängig vom Einkoppelpunkt des Modulationssignals ein implizites Hochpaß- oder Tiefpaßverhalten ergibt.

In dem Dokument DE 199 29 167 ist ein Modulator und ein Verfahren zur Phasen- oder Frequenzmodulation mit einer PLL-Schaltung angegeben, bei dem das Modulationssignal an einem Punkt der PLL eingebracht wird, an dem sich ein Hochpaß-Übertragungsverhalten für die Modulationsfrequenz ergibt, und zugleich an einem weiteren Punkt der PLL eingebracht wird, an dem sich ein Tiefpaß-Übertragungsverhalten ergibt. Ein derartiger Modulator wird auch als Zwei-Punkt-Modulator bezeichnet. Üblicherweise wird das Modulationssignal digital durch Variation des Teilerverhältnisses des Frequenzteilers der PLL und gleichzeitig analog am Eingang des Oszillators der PLL aufgeprägt.

Ein wesentlicher Vorteil einer derartigen Zwei-Punkt-Modulation ist es, daß die Bandbreite der Regelschleife deutlich kleiner ausgelegt werden kann, als es die Übertragung der modulierten Daten eigentlich erfordert. Dadurch ergeben sich Vorteile im Hinblick auf das Rauschverhalten. Zudem kann im Gegensatz zu sogenannten Open-Loop-Konzepten, bei denen die Regelschleife geöffnet wird, sobald die PLL auf die gewünschte Trägerfrequenz eingeschwungen ist, die Regelschleife auch während der Modulation geschlossen bleiben.

Neben einer rein digitalen Modulation über die Variation des Teilerverhältnisses des Frequenzteilers mit geringer Bandbreite wird bei dem Zwei-Punkt-Modulatorkonzept die analoge Modulation am Oszillatoreingang zur Kompensation der beschränkten Bandbreite verwendet.

Bei der Zwei-Punkt-Modulation ist besonders auf eine Gleichphasigkeit der analogen und der digitalen Modulationsdaten, die in die PLL eingespeist werden, zu achten. Außerdem ist für eine gute Übereinstimmung der Amplituden beider Modulationssignale zu sorgen.

Nachteile des Zwei-Punkt-Modulator-Konzepts zeigen sich jedoch dann, wenn dieses in sogenannten Multiple-Clock-Systemen eingesetzt werden soll. Derartige Systeme kommen in modernen Mobilfunksystemen vor, beispielsweise bei sogenannten Dualband- oder Triband- sowie bei Multimode-Geräten. Diese können entweder in verschiedenen Frequenzbändern oder sogar mit verschiedenen Mobilfunkstandards wie beispielsweise GSM, Global System for Mobile Communication und UMTS, Universal Mobile Telecommunication Standard, betrieben werden.

Die zu sendenden Modulationsdaten werden normalerweise in einem digitalen Signalprozessor aufbereitet, der beispielsweise Blöcke zur Protokollverarbeitung und einen oder mehrere Prozessoren umfassen kann. Das Ausgangssignal des digitalen Signalprozessors wird normalerweise über ein digitales Filter geführt, das eine eventuell gewünschte Signalformung der zu sendenden Bits vornimmt, beispielsweise eine Gauss-Filterung im Falle einer Gauss'schen Frequenzumtastung. Die Ausgangsdaten des digitalen Filters können beispielsweise über einen digitalen Sigma-Delta-Modulatur an den Frequenzteiler geführt werden, so daß sich im zeitlichen Mittel ein gebrochenrationales Teilerverhältnis ergibt. Weiterhin wird das digitale Modulationssignal über ein Analogfilter, einen Digital-Analog-Wandler oder ähnliches in Form eines analogen Modulationssignals an den Eingang des gesteuerten Oszillators der PLL geführt.

Der digitale Signalprozessor und das digitale Filter am Ausgang des Signalprozessors sind normalerweise für eine bestimmte Taktfrequenz ausgelegt. Durch diese Taktfrequenz wird zum einen das zeitliche Verhalten des Protokollablaufs festgelegt, zum anderen aber auch das Verhalten des Digitalfilters. Zur Impulsformung im Digitalfilter wird beispielsweise ein bestimmtes Verhältnis von Bit-Takt zur Taktfrequenz des digitalen Signalprozessors angenommen und entsprechend diesem Verhältnis wird beispielsweise eine sogenannte State-Machine im Signalprozessor implementiert, welche die jeweiligen Amplitudenwerte des zu sendenden Modulationssignals zu den verschiedenen Wechseln des Digital-Taktes ausgibt.

Der digitale Sigma-Delta-Modulator bewirkt auch ein sogenanntes Noise-Shaping, d. h., daß das gesamte Rauschen über den Frequenzbereich verteilt und in unkritische Bereiche verschoben wird. Das Ausgangssignal des Sigma-Delta-Modulators wird auf den Frequenzteiler der Hochfrequenz-PLL geführt und damit implizit bezogen auf den Hochfrequenz-Ausgang am Oszillator der PLL tiefpaßgefiltert. Der Sigma-Delta-Modulator wird dabei mit derjenigen Bezugsfrequenz betrieben, die auch als Referenzfrequenz für die PLL, genauer für den Phasenvergleicher oder Phasendetektor, verwendet wird.

Für diese konstante Referenzfrequenz, die als Referenzfrequenz für die PLL und auch als Taktfrequenz für den digitalen Signalprozessor einschließlich digitalem Filter dient, wird das Gesamtsystem einmal fest ausgelegt. Wenn jedoch die PLL mit verschiedenen Referenzfrequenzen betrieben werden soll, beispielsweise bei einem oben erläuterten Multiple-Clock-System, ergibt sich die Problematik, daß die Taktfrequenz für den digitalen Signalprozessor dennoch konstant sein muß, damit sich die Zeitbasis für die Protokollverarbeitung bei verschiedenen Referenzfrequenzen nicht ändert.

Dies könnte beispielsweise dadurch erfolgen, daß ein weiterer Synthesizer vorgesehen ist, der die Taktfrequenz für den digitalen Signalprozessor von der Referenzfrequenz ableitet und stets eine konstante Taktfrequenz unabhängig von einer variierenden Referenzfrequenz bereitstellt.

Aufgrund der geforderten spektralen Reinheit muß die PLL selbst, die den Zwei-Punkt-Modulator bildet, jedoch unmittelbar mit der Referenzfrequenz betrieben werden. Somit muß auch ein eventuell vorhandener digitaler Sigma-Delta-Modulator mit dieser Referenzfrequenz betrieben werden.

Problematisch ist folglich die Übergabe der Modulationsdaten vom digitalen Signalprozessor, der bei einer konstanten Frequenz betrieben werden muß, zu dem digitalen Sigma-Delta-Modulator bzw. dem Frequenzteiler der Hochfrequenz-PLL, welche wiederum mit einer variablen Referenzfrequenz betrieben werden sollen.

Aufgabe der vorliegenden Erfindung ist es, eine Zwei-Punkt-Modulator-Anordnung anzugeben, welche für den Betrieb mit unterschiedlichen Referenzfrequenzen geeignet ist.

Erfindungsgemäß wird die Aufgabe gelöst durch eine Zwei-Punkt-Modulator-Anordnung, aufweisend

– einen Phasenvergleicher mit zwei Eingängen, von denen einer mit einem Referenzfrequenzeingang verbunden ist, und mit einem Ausgang, an den ein gesteuerter Oszillator angeschlossen ist,
– einen Frequenzteiler, der einen Ausgang des gesteuerten Oszillators mit einem Eingang des Phasenvergleichers verbindet,
– einen digitalen Signalprozessor mit einem Takteingang, der über einen Frequenzerzeugungsblock mit dem Referenzfrequenzeingang verbunden ist, und mit einem Ausgang zur Bereitstellung digitaler Modulationsdaten, der mit dem Eingang des gesteuerten Oszillators und mit einem Steuereingang des Frequenzteilers gekoppelt ist, und
– ein digitales Filter, das den Ausgang des digitalen Signalprozessors mit dem Steuereingang des Frequenzteilers koppelt und das einen Takteingang hat, der mit einem Ausgang des Frequenzerzeugungsblocks verbunden ist.

Gemäß dem vorgeschlagenen Prinzip wird das digitale Filter mit der gleichen Taktfrequenz versorgt, mit der auch der digitale Signalprozessor angesteuert wird, nämlich mit der Ausgangsfrequenz des Frequenzerzeugungsblockes. Demnach ist zwischen dem digitalen Signalprozessor und dem digitalen Filter mit Vorteil keine Umsynchronisierung der Modulationsdaten nötig. Das digitale Filter kann demnach einmalig auf die Konstante, vom Frequenzerzeugungsblock abgegebene Taktfrequenz ausgelegt werden. Der Phasenvergleicher des Phasenregelkreises hingegen wird mit der Referenzfrequenz angesteuert, die am Referenzfrequenzeingang anliegt und die abhängig von der verwendeten Mobilfunk-Betriebsart oder des Mobilfunk-Bandes im Rahmen eines eingangs erläuterten Multiple-Clock-Systems variieren kann.

Die Protokollverarbeitung im digitalen Signalprozessor sowie die Aufbereitung des Modulationssignals im digitalen Filter sind mit Vorteil unabhängig von der Referenzfrequenz der PLL, die den Phasenvergleicher, den Frequenzteiler und den gesteu erten Oszillator umfaßt. Da die vorgeschlagene Hochfrequenz-PLL unmittelbar mit der Referenzfrequenz betrieben wird, ergibt sich eine hohe spektrale Reinheit.

Bevorzugt ist ein Sigma-Delta-Modulator vorgesehen, der an den Steuereingang des Frequenzteilers angeschlossen ist. Eine Synchronisationseinheit ist zwischen den Ausgang des digitalen Filters und einen Eingang des Sigma-Delta-Modulators geschaltet. Der Sigma-Delta-Modulator hat einen Takteingang, der mit dem Takteingang des Phasenvergleichers verbunden ist, so daß der digitale Sigma-Delta-Modulator mit der gleichen Referenzfrequenz wie die Hochfrequenz-PLL betrieben wird.

Die Bandbreite der Regelschleife ist bevorzugt deutlich kleiner ausgelegt als die Bandbreite der digitalen Modulationsdaten am Ausgang des digitalen Filters. Dies ist deshalb vorteilhaft, da bei der Umsynchronisation der Daten von der Taktfrequenz des digitalen Signalprozessors und des digitalen Filters auf die Referenzfrequenz Samples der digitalen Modulation dem Sigma-Delta-Modulator doppelt oder mehrfach zugeführt werden bzw. auch einige Samples ausgelassen werden könnten. Zudem ergeben sich Vorteile im Hinblick auf das Rauschverhalten.

Das vorliegende Prinzip kann bei beliebigen Verhältnissen von Referenzfrequenz und Taktfrequenz verwendet werden.

Die Synchronisationseinheit tastet die Ausgangsdaten des digitalen Signalprozessors nach dem digitalen Filter, welche mit dem Takt des Frequenzerzeugungsblocks erzeugt werden, mit dem Takt der Referenzfrequenz der Regelschleife ab. Aufgrund der zwei unterschiedlichen Frequenzen können je nach Phasenlage der beiden Takte die Werte des digitalen Filters doppelt oder mehrfach am Ausgang der Synchronisationseinheit erscheinen, oder einige Werte am Ausgang des digitalen Filters werden ausgelassen oder erscheinen unverändert. Aufgrund der beiden unterschiedlichen Frequenzen ändert sich im allgemei nen die Phasenlage über der Zeit. Wenn man beispielsweise annimmt, daß sowohl der Takt des Frequenzerzeugungsblockes, als auch der Takt der Referenzfrequenz groß gegenüber der Bandbreite der Regelschleife sind, so ergibt sich ein sogenannter zeitlicher Jitter und hierdurch werden mehrfache oder ausgelassene Samples interpoliert beziehungsweise liegen außerhalb der Bandbreite der Regelschleife.

Falls in einer Weiterbildung der Erfindung auch das analoge Modulationssignal von einer sogenannten State-Machine abgeleitet wird, welche beispielsweise Stromquellen ansteuert, kann diese State-Mashine bevorzugt ebenfalls mit der Taktfrequenz, also der Ausgangsfrequenz des Frequenzerzeugungsblokkes, betrieben werden. Somit wird überhaupt keine Umsynchronisation notwendig, da das analoge Signal unmittelbar bzw. über ein Analogfilter der Hochfrequenz-PLL am VCO-Eingang zugeführt wird.

Der beschriebene Zwei-Punkt-Modulator ist bevorzugt in Hochfrequenz-Sendeanordnungen anwendbar, insbesondere im Mobilfunk. Dort dient der Modulator zur Erzeugung einer Trägerfrequenz ebenso wie zur Modulation des Trägers mit einem digitalen Basisbandsignal.

Ein derartiger Zwei-Punkt-Modulator kann auch in einem Funkempfänger bevorzugt angewendet werden, nämlich als Lokaloszillator, wenn die aufgeprägte Modulation in diesem Fall konstant gewählt wird. Dabei steuert der Modulator einen Abwärts-Frequenzmischer an, der ein hochfrequentes Empfangssignal in eine Zwischenfrequenz oder ins Basisband herunter mischt.

Weitere Einzelheiten und vorteilhafte Ausgestaltungen sind Gegenstand der Unteransprüche.

Die Erfindung wird nachfolgend an einem Ausführungsbeispiel anhand der Zeichnung näher erläutert.

Es zeigt:

Die Figur ein Blockschaltbild eines beispielhaften Zwei-Punkt-Modulators gemäß dem vorgeschlagenen Prinzip.

Die Figur zeigt eine Zwei-Punkt-Modulatoranordnung, welche einen Phasenregelkreis 1, englisch PLL, Phase Locked Loop, umfaßt. Die PLL wiederum weist einen Phasenvergleicher 2 auf, der einen ersten und einen zweiten Eingang hat. Der erste Eingang des Phasenvergleichers 2, der als Phasen-/Frequenz-Detektor ausgebildet ist, ist mit einem Referenzfrequenzeingang 23 verbunden. Der Ausgang des Phasenvergleichers 2 ist über eine Ladungspumpenschaltung 3, ein dieser nachgeschaltetes Schleifenfilter 4 und einen Addierknoten 14, der mit einem seiner Eingänge an den Ausgang des Schleifenfilters 4 angeschlossen ist, an den Steuereingang eines spannungsgesteuerten Oszillators 5, englisch VCO, Voltage Controlled Oscillator, geführt. Der Ausgang des Oszillators 5 bildet den Ausgang 6 der Zwei-Punkt-Modulatoranordnung, an dem ein moduliertes Hochfrequenzsignal abgreifbar ist. Der Ausgang des Oszillators ist weiterhin über einen Frequenzteiler 7, der als Fractional N-Teiler ausgeführt ist, an den zweiten Eingang des Phasendetektors 2 geführt unter Bildung einer Rückkopplungsschleife. Der Referenzfrequenzeingang 23 ist weiterhin an einen Eingang eines Frequenzerzeugungsblocks 8 angeschlossen, der ebenfalls als PLL ausgeführt ist und den Takt für den Digital-Teil der Schaltung erzeugt. Der Ausgang des Frequenzerzeugungsblockes 8 ist einerseits mit dem Takteingang 9 eines digitalen Signalprozessors 10 und andererseits mit dem Takteingang 11 eines Digitalfilters 12 verbunden. Der digitale Signalprozessor 10, der ausgelegt ist zur Aufbereitung der Modulationsdaten, hat einen Ausgang, der zugleich den Modulationseingang des Zwei-Punkt-Modulators bildet. Der Ausgang des digitalen Signalprozessors 10 ist an jeweilige Eingänge eines Analogfilters 13 und des Digitalfilters 12 gelegt. Der Ausgang des Analogfilters 13, der die digitalen Mo dulationsdaten in ein analoges Modulationssignal konvertiert, ist an einen weiteren Eingang des Addierknotens 14 gelegt, der zwischen Schleifenfilter 4 und Oszillatoreingang des Oszillators 5 geschaltet ist. Der analoge Modulationspunkt 14 hat damit ein Hochpaß-Übertragungsverhalten bezüglich der Modulationsfrequenz. Der Ausgang des digitalen Filters 12 ist über eine Synchronisationseinheit 15 an einen Eingang eines digitalen Sigma-Delta-Modulators 16 gelegt, dessen Ausgang wiederum mit einem Steuereingang des Fractional-N-Frequenzteilers 7 verbunden ist. Die Modulation im Rückführungszweig der PLL, nämlich am Frequenzteiler 7, erfolgt mit Tiefpaß-Übertragungsverhalten bezogen auf die Modulationsfrequenz.

Der Takteingang des digitalen Sigma-Delta-Modulators 17 ist mit dem Referenzfrequenzeingang 23 verbunden, so daß der Phasenvergleicher 2, der Frequenzerzeugungsblock 8 und der Sigma-Delta-Modulator 17 mit der gleichen Referenzfrequenz betrieben werden. Die Synchronisationseinheit 15 bewirkt, daß die Modulationsdaten, die mit dem vom Frequenzerzeugungsblock 8 erzeugten Digitaltakt getaktet sind, in einen Modulationsdatenstrom konvertiert werden, welcher bei der Referenzfrequenz der PLL 1 liegt. Die Synchronisationseinheit 15 hat mehrere Takteingänge 18 zum Zuführen eventuell benötigter Taktsignale für die Umsynchronisation des Modulationssignals.

Bei dem beschriebenen Zwei-Punkt-Modulator wird das digitale Filter 12 bei der selben Taktfrequenz wie der digitale Signalprozessor 10 betrieben, so daß zwischen diesen beiden Blöcken keine Umsynchronisierung der Daten nötig ist. Die gemeinsame Taktfrequenz von Signalprozessor 10 und Digitalfilter 12 ist unabhängig von der variierenden Referenzfrequenz 23 der PLL 1 konstant. Dadurch braucht das digitale Filter lediglich einmalig auf die Taktfrequenz ausgelegt werden, die der Frequenzerzeugungsblock 8 erzeugt und die unabhängig ist von der Referenzfrequenz am Eingang 3 der Anordnung. Die Umsynchronisation der Ausgangsdaten des digitalen Filters 11 auf den Referenztakt des Sigma-Delta-Modulators 16 kann mit Vorteil in besonders einfacher Weise durch eine Synchronisationsschaltung 15 erfolgen.

Die beschriebene Zwei-Punkt-Modulator-Architektur gewährleistet, daß eine enge Paarung bezüglich Phasenlage und Amplitude des analogen Modulationssignals am Addierknoten 14 und des digitalen Modulationssignals am Eingang des Frequenzteilers 7 gewährleistet ist.

1: Hochfrequenz-PLL
2: Phasenvergleicher
3: Ladungspumpe
4: Schleifenfilter
5: Oszillator
6: Hochfrequenzausgang
7: Frequenzteiler
8: Frequenzerzeugungsblock, Takt-PLL
9: Takteingang
10: Digitaler Signalprozessor
11: Takteingang
12: Digitales Filter
13: Analoges Filter
14: Addierknoten
15: Synchronisationseinheit
16: Digitaler Sigma-Delta-Modulator
17: Takteingang
18: Takteingänge
23: Referenzfrequenzeingang

Claims

Zwei-Punkt-Modulatoranordnung, aufweisend – einen Phasenvergleicher (2) mit zwei Eingängen, von denen einer mit einem Referenzfrequenzeingang (23) verbunden ist, und mit einem Ausgang, an den ein gesteuerter Oszillator (5) angeschlossen ist, – einen Frequenzteiler (7) mit einstellbarem Teilerverhältnis, der einen Ausgang des gesteuerten Oszillators (5) mit einem Eingang des Phasenvergleichers (2) verbindet, – einen digitalen Signalprozessor (10) mit einem Takteingang (9), der über einen Frequenzerzeugungsblock (8) mit dem Referenzfrequenzeingang (23) verbunden ist, und mit einem Ausgang zur Bereitstellung digitaler Modulationsdaten, der mit dem Eingang des gesteuerten Oszillators (5) und mit einem Steuereingang des Frequenzteilers (7) gekoppelt ist, und – ein digitales Filter (12), das den Ausgang des digitalen Signalprozessors (10) mit dem Steuereingang des Frequenzteilers (7) koppelt und das einen Takteingang (11) hat, der mit einem Ausgang des Frequenzerzeugungsblocks (8) verbunden ist.
Zwei-Punkt-Modulatoranordnung nach Anspruch 1, dadurch gekennzeichnet, daß – ein Sigma-Delta-Modulator (16) vorgesehen ist, der an den Steuereingang des Frequenzteilers (7) angeschlossen ist und der einen Takteingang (17) hat, welcher an den Referenzfrequenzeingang (23) der Modulatoranordnung angeschlossen ist und daß – eine Synchronisationseinheit (15) vorgesehen ist, die einen Ausgang des digitalen Filters (12) mit einem Eingang des Sigma-Delta-Modulators (16) koppelt.
Zwei-Punkt-Modulatoranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß an den Eingang des gesteuerten Oszillators (5) ein Addierknoten (14) angeschlossen ist, mit einem ersten Eingang, der mit dem Ausgang des Phasenvergleichers (2) gekoppelt ist, und mit einem zweiten Eingang, der mit dem Ausgang des digitalen Signalprozessors (10) gekoppelt ist.
Zwei-Punkt-Modulatoranordnung nach Anspruch 3, dadurch gekennzeichnet, daß ein analoges Filter (13) zwischen den Ausgang des digitalen Signalprozessors (10) und den zweiten Eingang des Addierknotens (14) geschaltet ist.
Zwei-Punkt-Modulatoranordnung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß eine Serienschaltung umfassend eine Ladungspumpe (3) und ein Schleifenfilter (4) zwischen des Ausgang des Phasenvergleichers (2) und den ersten Eingang des Addierknotens (14) geschaltet ist.
Zwei-Punkt-Modulatoranordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das digitale Filter (12) Mittel zur Impulsformung der digitalen Modulationsdaten umfaßt.
Zwei-Punkt-Modulatoranordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Bandbreite des Phasenregelkreises (1), der den Phasenvergleicher (2), den gesteuerten Oszillator (5) und den Frequenzteiler (7) umfaßt, kleiner ist als die Bandbreite der digitalen Modulationsdaten am Ausgang des digitalen Filters (10).
Zwei-Punkt-Modulatoranordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der Frequenzerzeugungsblock (8) als Phasenregelkreis ausgeführt ist, der ein Signal mit einer Frequenz erzeugt, die von der am Referenzfrequenzeingang (23) anliegenden Referenzfrequenz abgeleitet ist.
Verwendung einer Zwei-Punkt-Modulatoranordnung nach einem der Ansprüche 1 bis 8 in einer Hochfrequenz-Sendeanordnung zur Modulation eines Basisbandsignals auf einen hochfrequenzten Träger.
Verwendung einer Zwei-Punkt-Modulatoranordnung nach einem der Ansprüche 1 bis 8 als Lokaloszillator in einer Hochfrequenz-Empfangsanordnung.