CN100385791C - 两点调变器装置及在发射装置及接收装置的应用 - Google Patents

两点调变器装置及在发射装置及接收装置的应用 Download PDF

Info

Publication number
CN100385791C
CN100385791C CNB2004100635129A CN200410063512A CN100385791C CN 100385791 C CN100385791 C CN 100385791C CN B2004100635129 A CNB2004100635129 A CN B2004100635129A CN 200410063512 A CN200410063512 A CN 200410063512A CN 100385791 C CN100385791 C CN 100385791C
Authority
CN
China
Prior art keywords
frequency
input
digital
tool
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100635129A
Other languages
English (en)
Other versions
CN1578113A (zh
Inventor
M·哈梅斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Intel Deutschland GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1578113A publication Critical patent/CN1578113A/zh
Application granted granted Critical
Publication of CN100385791C publication Critical patent/CN100385791C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明订定一种具可在不同参考频率(23)下操作的PLL(1)的两点调变器装置。由数字信号处理器(10)提供的调变信号被供应做为在该PLL(1)的该振荡器(5)的输入的模拟信号及做为在该除频器(7)的数字调变信号。为进行脉冲成形该数字调变信号的目的，数字滤波器(12)被提供，耦合至该除频器(7)的控制输入，及根据所提出原则，无论参考频率(23)，该数字滤波器(7)于与该信号处理器(10)的相同固定时钟频率下操作。结果，在该数字滤波器上游不需任何数字调变信号的再同步化。

Description

两点调变器装置及在发射装置及接收装置的应用
技术领域
本发明关于一种两点调变器装置及亦关于该两点调变器装置于射频发射装置及于射频接收装置的应用。
背景技术
在发射装置中，例如移动式射频，调变信号第一必须在射频载体上调变及第二该载体频率必须被稳定化及为可调整的。
进行此工作的一种方式为由锁相回路，PLL，提供，第一被用做频率合成器及第二被引入其内的调变信号，该调变信号可在PLL的不同点送入，且内隐高传输滤波器或低传输滤波器响应以该调变信号的连接点为基础得到。
文件德国专利199 19 167订定一种调变器及使用PLL电路的相位或频率调变方法，于此该调变信号在PLL的点被引入，于此得到高传输滤波器响应以用于调变频率，及同时在PLL的其它点被引入，于此得到低传输滤波器响应。此种调变器亦被称为两点调变器。一般，该调变信号藉由改变在PLL的除频器的除法比率以数字型式特征于在PLL的振荡器输入，及同时以模拟型式。
此种两点调变的基本优点为控制回路的频宽可被设计为远小于该经调变数据传送事实上所需要，此产生在噪声响应的优点。此外，与”开放回路”设计相反，在开放回路一旦该PLL锁在所欲载体频率时，该控制回路即打开，在调变期间本控制回路亦维持为关闭的。
除了在具小频宽的除频器的除法比率的变化的纯数字调变，该两点调变器设计包括被用来补偿该有限频宽的在振荡器输入的模拟调变。
在两点调变的情况下，需要特别注意馈入该PLL的模拟及数字调变数据的相位等化。此外，必须确保在该两个调变信号的振幅间的良好匹配。
然而，当此设计意欲被用于”多时钟”系统时，该两点调变器设计的缺点变为明显的。此种系统发生于现代移动无线电系统，如在”双频”或”三频”装置中及亦在多模式装置中。这些装置可在各种频率带操作或是甚至使用各种移动无线电标准，如GSM，全球行动通讯系统，及UMTS，通用移动电信标准。
要被发射的调变数据一般在数字信号处理器调节，包括如协议处理的区块及一或更多处理器。自数字信号处理器的输出信号一般经由数字滤波器被路由，数字滤波器执行要被发射位所需的任何信号成形，例如在高斯频移键控的情况下的高思滤波。自数字滤波器的输出数据可经由数字∑-Δ调变器路由至除频器，表示分数理性除法比率随时间平均得到。此外，该数字调变信号经由模拟滤波器、数字/模拟转换器或类似装置以模拟调变信号的型式路由至在PLL的经控制振荡器的输入。
该数字信号处理器及在该信号处理器输出的数字滤波器一般被设计用于特定时钟频率。此时钟频率先规定协议序列的定序，但第二亦规定该数字滤波器的响应。为进行在该数字滤波器的脉冲成形的目的，在位时钟及该数字信号处理器的时钟频率间的特定比值被假设，及使用此比值，做为实例，”状态机”被实施于该信号处理器，此状态机输出对应要被发射的调变信号的振幅值以用于在数字时钟的各种变化。
该数字∑-Δ调变器亦作动”噪声成形”，亦即偏移在频率范围分布的所有噪声及成为非关键性的范围。自该∑-Δ调变器的输出讯号被路由至在该射频PLL的除频器及因而进行内隐地关于在该PLL振荡器的射频输出的低传输滤波。在此情况下，该∑-Δ调变器在相同参考频率下操作及亦被用做PLL的参考频率，更精确言之，用做相位比较器或相位侦测器的参考频率。
对此固定参考频率，用做该PLL的参考频率及亦用做该数字信号处理器的时钟频率，包括数字滤波器，该整个系统一次永远地产生，然而，若该PLL意欲在不同参考频率下操作，例如在如上所解释的多时钟系统，则产生问题为对该数字信号处理器该时钟频率必须为固定的，故协议处理的时间基准在各种参考频率不会变化。
可藉由提供进一步的合成器而完成，由参考频率衍生该数字信号处理器所需的时钟频率，及无论变化的参考频率总是提供固定的时钟频率。
然而，因为所需求的光谱纯度，形成两点调变器的该PLL本身必须直接在参考频率操作。因而亦必须操作在此参考频率所提供的任何数字∑-Δ调变器。
所以此处的问题为自必须在固定频率下操作的该数字信号处理器转移调变数据至该数字∑-Δ调变器或至在射频PLL的除频器，必然必须在不同参考频率下操作。
发明内容
本发明目的为订定一种适合在不同参考频率下操作的两点调变器装置。
本发明藉由一种两点调变器装置达到此目的，其包括
一具两个输入的相位比较器，其一连接至参考频率输入，及具一输出，经控制振荡器连接于此，
一具可调整除法比率的除频器，连接在经控制振荡器的输出至在相位比较器的输入，
一具时钟输入的数字信号处理器，经由频率产生区块连接至参考频率输入，及具输出以提供耦合至该经控制振荡器输入及耦合至该除频器的控制输入的数字调变数据，及
一数字滤波器，耦合该数字信号处理器的输出至该除频器的控制输入及具连接至该频率产生区块的输出的时钟输入。
使用所提出原则，该数字滤波器以亦被用于起动该数字信号处理器的相同时钟频率供应之，称之为自该频率产生区块的输出频率。因此，有利地在该数字信号处理器及该数字滤波器间不需该调变数据的任何再同步化。因此，该数字滤波器可独特地被设计用于由该频率产生区块所输出的固定时钟频率。相反地，该在锁相回路的相位比较器由使用参考频率作动，此参考频率被施用至该参考频率输入及可以所使用移动无线电操作模式或是在开始所解释的多时钟系统内文内的移动无线电带为基础变化。
在该数字信号处理器的协议处理及在该数字滤波器的调变信号的调节为有利地与该PLL的参考频率无关，该PLL包括相位比较器、除频器及经控制振荡器。因所提出射频PLL直接在参考频率下操作，得到高位准的光谱纯度。
较佳为，一种∑-Δ调变器被提供，连接至该除频器的控制输入。同步化单元在该数字滤波器的输出及在该∑-Δ调变器的输入之间被连接，该∑-Δ调变器具连接至该相位比较器的时钟输入的时钟输入，故该数字∑-Δ调变器在与该射频PLL相同的参考频率下操作。
该控制回路的频宽较佳为被设计为远小于在该数字滤波器的输出的数字调变数据的频宽，此为有利的因为再同步化自该数字信号处理器及该数字滤波器的时钟频率至该参考频率的数据涉及供应该数字调变的样品至该∑-Δ调变器两次或许多次或遗漏一些样品。亦得到在噪声响应的优点。
本原则可被用于任何参考频率及时钟频率情况。
该同步化单元自该数字滤波器下游的该数字信号处理器以该控制回路的参考频率的时钟速率取样该输出数据，该输出数据在该频率产生区块的时钟速率产生。基于该两个不同频率，依据两个时钟的相位，自该数字滤波器的值在该同步化单元的输出出现两次或许多次，或是在该数字滤波器的输出的一些值被遗漏或是显现为未变化的。该两个不同频率表示该相位普遍随时间变化，若做为实例，假设与该控制回路的频宽相较，该频率产生区块的时钟速率及该参考频率的时钟速率皆为高的，则随时间的”颤动”发生，及结果为，多重或省略的样品被插入或是位于该控制回路的频宽之外。
若在本发明的一发展中，该模拟调变信号亦得自起动电流来源的”状态机”，则此状态机较佳为同样地操作在该时钟频率，亦即自该频率产生区块的输出频率。所以，一点都不需要再同步化，因为该模拟讯号直接或是经由模拟滤波器供应至该射频PLL的VCO输入。
所叙述的两点调变器较佳为被用于射频发射装置，特别是在移动无线电。在该情况下，该调变器被使用以产生载体频率及亦以数字频宽信号调变该载体。
此种两点调变器亦较佳为被用于无线接收器，称为本地震荡器，若在此情况下该特征的调变被选择为固定的。关于此点，该调变器做动向下频率转换器，向下转换射频接收讯号为中频或至基带。
其它特别及有利的细节为子权利要求的主题。
附图说明
本发明参考图示使用示例具体实施例详细解释于下文，其中：
图1显示使用所提出原则的示例两点调变器的方块图。
具体实施方式
图1显示一种两点调变器装置，包括锁相回路1，PLL，该PLL必然具拥有第一及第二输入的相位比较器2，该相位比较器2的第一输入(其为相位/频率侦测器的形式)连接至参考频率输入23，该相位比较器2的输出路由经过充电泵电路3、连接至下游的回路滤波器4及相加节点14，相加节点14的输入的其一连接至该回路滤波器4的输出，至经电压控制振荡器5，VCO，的控制输入，该振荡器5的输出形成该两点调变器装置的输出6，于此可分线经调变射频信号。该振荡器的输出亦路由经过除频器7，为分数N-型除频器的形式，至该相位侦测器2的第二输入以形成前馈回路。该参考频率输入23亦连接至在该频率产生区块8的输入，同样地为PLL的形式及产生该电路的数字部分的时钟，该频率产生区块8的输出第一连接至该数字信号处理器10的时钟输入9及第二至数字滤波器12的时钟输入11。被设计用于调节该调变数据的该数字信号处理器10具同时形成该两点调变器的调变输入的输出，该数字信号处理器10的输出连接置在模拟滤波器13及在数字滤波器12的个别输入。该模拟滤波器13(转换数字调变数据为模拟调变数据)的输出连接至在相加节点14的另一输入，连接在该回路滤波器4及该振荡器5的振荡器输入之间，该模拟调变点14因而具该调变频率的高传输滤波器响应。该数字滤波器12的输出经由同步化单元15连接至数字∑-Δ调变器16的输入，数字∑-Δ调变器16的输出必然连接至该分数N-型除频器7的控制输入，在PLL前馈路径(称为除频器7)上的调变以关于该调变频率的低传输滤波器响应做动。
该数字∑-Δ调变器的时钟输入17连接至参考频率输入23，此表示该相位比较器2、该频率产生区块8及该∑-Δ调变器16在相同参考频率下操作。该同步化单元15激起该调变数据，使用由该频率产生区块8产生的数字时钟被时钟，被转换成为在PLL 1的参考频率的调变数据流。该同步化单元15具许多时钟输入18以供应再同步化该调变数据所需的任何时钟信号。
在所叙述两点调变器的情况下，该数字滤波器12在与该数字信号处理器10相同的时钟频率下操作，此表示在这两个区块之间不需要任何数据的再同步化。该数字信号处理器10及该数字滤波器12的共同时钟频率为固定的，无论该PLL 1的变化参考频率23。结果为，该数字滤波器必须仅独特地设计用于由该频率产生区块8所产生的该时钟频率且与在该装置输入3的参考频率无关。自该数字滤波器11的输出数据可特别容易地由该同步化单元15被有利地再同步化为该∑-Δ调变器16的参考时钟。
所叙述两点调变器机制确保在相加节点14的模拟调变信号及在该除频器7的输入的数字调变信号的相位及振幅的紧密配对是被确保的。
参考符号清单
1         射频PLL
2         相位比较器
3         充电泵
4         回路滤波器
5         振荡器
6         射频输出
7         除频器
8         频率产生区块，时钟PLL
9         时钟输入
10        数字信号处理器
11        时钟输入
12        数字滤波器
13        模拟滤波器
14        相加节点
15        同步化单元
16        数位∑-Δ调变器
17        时钟输入
18        时钟输入
23        参考频率输入

Claims (9)

1.一种两点调变器装置，其包括
一具两个输入的相位比较器(2)，其一连接至参考频率输入(23)，及具一输出，经控制振荡器(5)连接于此；
一具可调整除法比率的除频器(7)，连接在该经控制振荡器(5)的输出至在该相位比较器(2)的输入；
一具时钟输入(9)的数字信号处理器(10)，经由频率产生区块(8)连接至该参考频率输入(23)，及具输出以提供耦合至该经控制振荡器(5)的输入及耦合至该除频器(7)的控制输入的数字调变数据；
一数字滤波器(12)，耦合该数字信号处理器(10)的输出至该除频器(7)的控制输入及具连接至该频率产生区块(8)的输出的时钟输入(11)；
一∑-Δ调变器(16)，连接至该除频器(7)的控制输入及具连接至该调变器装置的参考频率输入(23)的时钟输入(17)；及
一同步化单元(15)，耦合在该数字滤波器(12)的输出至在该∑-Δ调变器(16)的输入。
2.根据权利要求1的两点调变器装置，
其中
该经控制振荡器(5)的输入具相加节点(14)连接于其，具耦合至该相位比较器(2)的输出的第一输入，及具耦合至该数字信号处理器(10)的输出的第二输入。
3.根据权利要求2的两点调变器装置，
其中
一种模拟滤波器(13)在该数字信号处理器(10)的输出及该相加节点(14)的第二输入间连接。
4.根据权利要求3的两点调变器装置，
其中
包含充电泵(3)及回路滤波器(4)的串联电路连接于该相位比较器(2)的输出及该相加节点(14)的第一输入间。
5.根据权利要求1的两点调变器装置，
其中
该数字滤波器(12)包含脉冲成形该数字调变数据的装置。
6.根据权利要求1的两点调变器装置，
其中
该锁相回路(1)的频宽小于在该数字滤波器(10)的输出的数字调变数据的频宽，该锁相回路(1)包含该相位比较器(2)、该经控制振荡器(5)及该除频器(7)。
7.根据权利要求1的两点调变器装置，
其中
该频率产生区块(8)为锁相回路的形式，产生在得自施用于该参考频率输入(23)的参考频率的频率的信号。
8.根据权利要求1的两点调变器装置的应用，
在射频发射装置中调变一基带信号至射频载体。
9.根据权利要求1的两点调变器装置的应用，
在射频接收装置的本地振荡器。
CNB2004100635129A 2003-07-08 2004-07-08 两点调变器装置及在发射装置及接收装置的应用 Expired - Fee Related CN100385791C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10330822A DE10330822A1 (de) 2003-07-08 2003-07-08 Zwei-Punkt-Modulator-Anordnung sowie deren Verwendung in einer Sende- und in einer Empfangsanordnung
DE10330822.9 2003-07-08

Publications (2)

Publication Number Publication Date
CN1578113A CN1578113A (zh) 2005-02-09
CN100385791C true CN100385791C (zh) 2008-04-30

Family

ID=34041685

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100635129A Expired - Fee Related CN100385791C (zh) 2003-07-08 2004-07-08 两点调变器装置及在发射装置及接收装置的应用

Country Status (3)

Country Link
US (1) US7502435B2 (zh)
CN (1) CN100385791C (zh)
DE (1) DE10330822A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7508898B2 (en) * 2004-02-10 2009-03-24 Bitwave Semiconductor, Inc. Programmable radio transceiver
TWI373925B (en) * 2004-02-10 2012-10-01 Tridev Res L L C Tunable resonant circuit, tunable voltage controlled oscillator circuit, tunable low noise amplifier circuit and method of tuning a resonant circuit
US7420433B2 (en) * 2005-11-17 2008-09-02 Analog Devices, Inc. Phase lock loop RF modulator system
US7498871B2 (en) * 2006-04-19 2009-03-03 Sony Ericsson Mobile Communications Ab Spectrum spreaders including tunable filters and related devices and methods
US7672645B2 (en) * 2006-06-15 2010-03-02 Bitwave Semiconductor, Inc. Programmable transmitter architecture for non-constant and constant envelope modulation
US20080007365A1 (en) * 2006-06-15 2008-01-10 Jeff Venuti Continuous gain compensation and fast band selection in a multi-standard, multi-frequency synthesizer
US7869541B2 (en) * 2006-11-17 2011-01-11 Broadcom Corporation Method and system for direct and polar modulation using a two input PLL
GB0805812D0 (en) * 2008-03-31 2008-04-30 Cambridge Silicon Radio Ltd Phase locked loop modulation
US8280340B2 (en) * 2009-09-01 2012-10-02 Quintic Holdings Clock generation for integrated radio frequency receivers
US7902891B1 (en) * 2009-10-09 2011-03-08 Panasonic Corporation Two point modulator using voltage control oscillator and calibration processing method
EP2383913B1 (en) * 2010-04-30 2013-10-23 Nxp B.V. RF digital spur reduction
US8634512B2 (en) * 2011-02-08 2014-01-21 Qualcomm Incorporated Two point modulation digital phase locked loop
US9337848B2 (en) * 2014-02-27 2016-05-10 Industry-Academic Cooperation Foundation, Yonsei University Clock and data recovery device
US10048354B2 (en) * 2015-08-13 2018-08-14 Texas Instruments Incorporated Chirp frequency non-linearity mitigation in radar systems
US9917686B2 (en) * 2016-01-14 2018-03-13 Ensilica Limited Two point polar modulator
CN115102543B (zh) * 2022-08-26 2023-01-03 天津七一二移动通信有限公司 一种高性能4fsk调制电路及实现方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834987A (en) * 1997-07-30 1998-11-10 Ercisson Inc. Frequency synthesizer systems and methods for three-point modulation with a DC response
CN1265785A (zh) * 1997-07-31 2000-09-06 艾利森公司 无线电发射机中自动频率偏移设置与控制的系统和方法
WO2001011783A1 (en) * 1999-08-10 2001-02-15 Koninklijke Philips Electronics N.V. Fractional- n frequency synthesiser
WO2002099961A2 (de) * 2001-06-07 2002-12-12 Infineon Technologies Ag Zwei-punkt-modulator mit pll-schaltung und vereinfachter digitaler vorfilterung
US6515553B1 (en) * 1999-09-10 2003-02-04 Conexant Systems Inc. Delta-sigma based dual-port modulation scheme and calibration techniques for similar modulation schemes

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69826835T2 (de) * 1998-05-29 2006-02-23 Motorola Semiconducteurs S.A. Frequenzsynthetisierer
DE19929167A1 (de) * 1999-06-25 2000-12-28 Siemens Ag Modulator und Verfahren zur Phasen- oder Frequenzmodulation mit einer PLL-Schaltung
GB2354649A (en) * 1999-09-22 2001-03-28 Cadence Design Systems Inc Method and apparatus for generating a modulated radio frequency output signal
DE10108636A1 (de) * 2001-02-22 2002-09-19 Infineon Technologies Ag Abgleichverfahren und Abgleicheinrichtung für PLL-Schaltung zur Zwei-Punkt-Modulation
US7242229B1 (en) * 2001-05-06 2007-07-10 Altera Corporation Phase locked loop (PLL) and delay locked loop (DLL) counter and delay element programming in user mode
DE10147963A1 (de) * 2001-09-28 2003-04-30 Infineon Technologies Ag Abgleichverfahren für eine nach dem Zwei-Punkt-Prinzip arbeitende PLL-Schaltung und PLL-Schaltung mit einer Abgleichvorrichtung
JP4041323B2 (ja) * 2002-03-12 2008-01-30 松下電器産業株式会社 周波数変調装置、周波数変調方法、および、無線回路装置
US6844763B1 (en) * 2002-08-29 2005-01-18 Analog Devices, Inc. Wideband modulation summing network and method thereof
JP4130792B2 (ja) * 2002-11-25 2008-08-06 本田技研工業株式会社 膜−電極構造体及びそれを用いる固体高分子型燃料電池

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834987A (en) * 1997-07-30 1998-11-10 Ercisson Inc. Frequency synthesizer systems and methods for three-point modulation with a DC response
CN1265785A (zh) * 1997-07-31 2000-09-06 艾利森公司 无线电发射机中自动频率偏移设置与控制的系统和方法
WO2001011783A1 (en) * 1999-08-10 2001-02-15 Koninklijke Philips Electronics N.V. Fractional- n frequency synthesiser
US6515553B1 (en) * 1999-09-10 2003-02-04 Conexant Systems Inc. Delta-sigma based dual-port modulation scheme and calibration techniques for similar modulation schemes
WO2002099961A2 (de) * 2001-06-07 2002-12-12 Infineon Technologies Ag Zwei-punkt-modulator mit pll-schaltung und vereinfachter digitaler vorfilterung

Also Published As

Publication number Publication date
CN1578113A (zh) 2005-02-09
US20050041755A1 (en) 2005-02-24
DE10330822A1 (de) 2005-02-10
US7502435B2 (en) 2009-03-10

Similar Documents

Publication Publication Date Title
CN100385791C (zh) 两点调变器装置及在发射装置及接收装置的应用
EP1949537B1 (en) Method and apparatus for transceiver frequency synthesis
JP4826968B2 (ja) 適合性の基準周波数補正による同期方式
KR960700578A (ko) 자동 주파수 제어 장치(Automatic Frequency Control Apparatus)
JPH07235838A (ja) 無線装置用のシンセサイザ
US20030118143A1 (en) Direct modulation architecture for amplitude and phase modulated signals in multi-mode signal transmission
IL156800A0 (en) Local oscillator leakage control in direct conversion processes
JP2002541707A (ja) 雑音フィードフォワードにより発振器雑音を減らす方法と装置
KR100777460B1 (ko) 다중위상 발생기를 이용하여 변조속도를 향상시킨 폴라 송신기
CN105406864A (zh) 一种宽带高速跳频频率合成器及其工作方法
CN101272366A (zh) 信号产生装置及其相关方法
US6356770B1 (en) Composite mobile communication device
JP3070442B2 (ja) ディジタル変復調回路
KR100926849B1 (ko) 송수신기, 디지털 합성기 구동형 위상 동기 루프, 디지털 합성기, 위상 동기 루프, 시스템, 휴대용 유닛, 네트워크 유닛 및 신호 송수신 방법
US7269228B2 (en) Non-coherent frequency shift keying transmitter using a digital interpolation synthesizer
DK174133B1 (da) Oscillationskredsløb og PLL-IC til en sender-modtager
CN210578427U (zh) 一种三通道频率合成装置
US20080205545A1 (en) Method and System for Using a Phase Locked Loop for Upconversion in a Wideband Crystalless Polar Transmitter
US8379770B2 (en) Signal conversion system for sending or receiving a radiofrequency signal
JPH09261019A (ja) 同期回路
KR100296025B1 (ko) 여진기회로및여진기회로에서의디지털변조및아날로그변조방법
GB2373113A (en) Improvements in or relating to fast frequency-hopping synthesisers
KR100857953B1 (ko) 향상된 기지국 동기화를 구현한 디지털 코드리스 전화시스템
KR910005529B1 (ko) 이중루프에 의한 발진주파수 추적 발생장치
KR100249526B1 (ko) 디지털 신호처리 프로세서를 이용한 주파수 편이 변조기 및 변조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER OWNER: INFENNIAN TECHNOLOGIES AG

Effective date: 20120626

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: INTEL MOBILE COMMUNICATIONS TECHNOLOGY LTD.

Free format text: FORMER NAME: INFINEON TECHNOLOGIES AG

Owner name: INTEL MOBILE COMMUNICATIONS LTD.

Free format text: FORMER NAME: INTEL MOBILE COMMUNICATIONS TECHNOLOGY LTD.

CP01 Change in the name or title of a patent holder

Address after: Neubiberg, Germany

Patentee after: Intel Mobile Communications GmbH

Address before: Neubiberg, Germany

Patentee before: Infineon Technologies AG

Address after: Neubiberg, Germany

Patentee after: Intel Mobile Communications GmbH

Address before: Neubiberg, Germany

Patentee before: Intel Mobile Communications GmbH

TR01 Transfer of patent right

Effective date of registration: 20120626

Address after: Neubiberg, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080430

Termination date: 20160708

CF01 Termination of patent right due to non-payment of annual fee