KR100249526B1 - 디지털 신호처리 프로세서를 이용한 주파수 편이 변조기 및 변조방법 - Google Patents

Abstract

본 발명에 의한 디지털 신호처리 프로세서를 이용한 주파수 편이 변조기의 바람직한 일 실시예는, 외부의 제어 신호를 입력받는 입/출력 포트와; 상기 입/출력 포트를 통해 제공받은 제어 정보 및 데이터 테이블을 이용하여 주파수 변조를 수행하는 DSP; 상기 DSP로 내부 클럭을 제공하는 발진기; 상기 DSP의 제어 신호를 받아 데이터 테이블을 제공하는 부터블 롬; 상기 DSP의 제어를 받아 FIFO의 읽기/쓰기 클럭을 제공하는 읽기/쓰기 클럭 발생기; 상기 읽기/쓰기 클럭 발생기로부터 클럭을 제공받아 상기 DSP로부터 데이터를 전송받는 FIFO; 상기 DSP의 제어를 받아 상기 FIFO로부터 전해진 디지털 데이터를 아날로그 데이터로 변환하는 D/A 변환기; 상기 D/A 변환기에서 변환된 아날로그 데이터를 온전한 정형파 형태로 바꾸어주는 선형 인터폴레이터; 국부 발진기에서 발생된 안정된 주파수 신호와 상기 선형 인터폴레이터로부터 전해진 변조 신호를 혼합하는 혼합기; 상기 혼합기로 안정된 주파수 신호를 제공하는 국부 발진기; 상기 혼합기에서 발생된 신호의 불필요 성분을 제거하는 대역 여파기; 상기 대역 여파기에서 출력된 신호를 증폭하여 최종 변조 신호로서 출력하는 증폭기를 포함한다.

본 발명에 의한 주파수 편이 변조 방법의 바람직한 일 실시예는, 페이징 FSK 디지털 변조시 중심 주파수를 1Hz 단위로 움직여서 0 ~ ±1KHz까지 움직이거나 주파수 편이 옵셋을 1Hz 단위로 움직여서 0 ~ ±5KHz 까지 조정이 가능하도록 하는 것이 특징이다.

본 발명에 의한 주파수 편이 변조 방법의 다른 바람직한 일 실시예는, 반송파 및 페이징 FSK 디지털 변조시 외부의 신호 입력 명령에 따라서 중심 주파수를 1Hz 단위로 움직여서 0 ~ ±1KHz 까지 프로세서 명령에 의하여 주파수 옵셋이 프로그래머블하게 가변되도록 하는 것이 특징이다.

본 발명에 의한 주파수 편이 변조 방법의 또 다른 바람직한 일 실시예는, 페이징 FSK 디지털 변조시, DSP를 이용하여 페이징 FSK 데이터의 변조 상승/하강 시간을 88μs, 150μs로 프로세서 명령에 의하여 선택이 가능하도록 하는 것이 특징이다.

Description

디지털 신호처리 프로세서를 이용한 주파수 편이 변조기 및 변조방법

본 발명은 디지털 신호처리 프로세서(Digital Signalling Processor: DSP)를 이용한 주파수 편이(Frequency Shifting Keying) 변조기(Modulator) 및 변조 방법에 관한 것으로서, 특히 고도의 안정된 시스템 특성을 지원하고 외부의 신호 입력에 따라서 주파수와 편이 옵셋(Deviation Offset)이 프로그래머블(Programmable)하게 변경이 가능하도록 구성된 FSK 변조기 및 변조 방법에 관한 것이다.

페이징 시스템(Paging System)이란 페이저(Pager)에 무선으로 각종 호출 서비스를 제공하는 시스템으로서, 할당된 영역인 셀(Cell)마다 기지국(Site)을 두어 호출하기 위한 호 데이터(Page Data)를 페이징 터미널로부터 수신하여 해당 영역의 페이저로 무선 호출 신호를 송출하게 된다.

각 기지국들은 무선 호출 신호를 위한 호 데이터를 동시에 송출해야 하는데 그 이유는 기지국 셀 영역이 중첩된 영역에 존재하는 페이저 단말기가 동일한 페이징 호를 여러 번 수신하게 되는 것을 방지하기 위해서이다.

일반적인 페이징 시스템은 가입자로부터 받은 정보를 바탕으로 호 데이터를 생성시키는 터미널(Terminal) 부분과, 이 호 데이터를 터미널로부터 수신하여 해당 페이저로 무선 주파수(Radio Frequency)를 발사하는 기지국(Site) 부분으로 나눌 수 있다.

여기서 기지국 부분은, 다시 터미널로부터 호 데이터를 수신하여 사용중인 프로토콜에 맞게 조합한 뒤, 호 데이터의 동시송출을 위하여 GPS(Global Positoning System) 수신기(Receiver)로부터 받은 절대 시간 정보(기준 클럭 신호) 등에 의하여 동기를 맞춰 송신기로 보내는 송신기 제어기 부분과; 제어기로부터 호 데이터를 수신하여 무선주파수로 변조한 뒤 해당 페이저로 발사하는 송신기 부분으로 나눌 수 있다.

예를 들어 고속 페이징 프로토콜을 사용하는 페이징 시스템은 동기 방식의 호 데이터 전송을 기본으로 하고 있으므로, 각 기지국 내에 있는 송신기 제어기에서는 페이징 터미널로부터 수신한 호 데이터 및 프레임(Frame) 정보에 의하여 현재 송출되어야 할 호 데이터가 정확히 어느 시간에 송출되어야 하는지 미리 알고 있어야 한다.

그래서 송신기 제어기가 해당되는 정확한 시간에 맞춰 송신기로 호 데이터를 보내면, 송신기에서는 이 데이터를 무선주파수로 변조하여 발사한다. 즉, 송신기 제어기에서 모든 시간 정보를 관리하여 동기를 맞추어 송신기로 호 데이터를 송출하게 되는 것이다.

이때 페이저로 호출 신호를 송출하는 송신기에서는, 페이징 터미널로부터 수신한 음성 신호를, 잡음이 적은 높은 주파수의 반송파(Carrier)에 실어 송출하게 된다. 이러한 과정을 변조(Modulation)라고 한다.

-8 ~ 8KHz 범위의 신호 주파수를 300KHz의 반송파를 사용하여 변조를 수행하게 되면, 실제로 송출되는 변조 신호는 292KHz ~ 308KHz의 범위의 신호가 된다.

이러한 변조를 수행하는 방식에는 여러 가지 방식이 있다.

간접 주파수 변조 방식(Indirect Frequency Modulation)이란 낮은 주파수로 생성된 입력 신호의 주파수를, 임의로 주어진 값만큼씩 계속해서 체배시킴으로써 원하는 높은 주파수의 신호를 만들어내는 방식이다.

직접 주파수 변조 방식(Direct Frequency Modulation)이란 특정한 반송파의 높은 주파수에 음성 등과 같은 신호파의 주파수를 직접 혼합함으로써 신호를 변조한다.

비동기 방식의 페이징 프로토콜인 POCSAG(Post Office Code Standardization Advisory Group) 방식을 사용하는 디지털 데이터는, 이진 코드에 대하여 중심 주파수를 일정한 변조폭인 주파수 편이(Deviation)만큼 천이시키는 주파수 편이 방식(Frequency Shift Keying: FSK)의 디지털 2레벨 데이터를 사용하였다.

FSK 디지털 2레벨 데이터는 비트 0에 대해서는 중심 주파수에서 -주파수 편이(Deviation)만큼 편이되고, 비트 1에 대해서는 중심 주파수에서 +주파수 편이만큼 편이된다. 종래의 기술에서는 ±4.5KHz의 주파수 편이를 사용하였다.

최근에 들어 가입자가 기하급수적으로 증가함에 따라 한정된 채널의 폭주로 인하여 더 큰 채널 용량에 대한 필요성이 대두되면서, 기존의 비동기 방식 페이징 프로토콜인 POCSAG 방식 대신에 동기 방식의 페이징 프로토콜인 FLEX(Flexible) 등이 개발되었다.

FLEX 프로토콜의 경우, 단말기를 위한 개개의 어드레스가 매 4 분 주기로 채널 상에 나타나는 128 개의 프레임(frame)들 안에서 기준 프레임을 지정하게 되어 있어서 단말기는 자기 자신의 프레임이 나타나는 시간에만 신호를 수신하게 된다.

전송속도도 기존 방식의 512, 1200bps 보다 빠른 1600, 3200, 6400bps 등 여러 경우를 모두 지원할 수 있다. 예를 들어 6400bps로 운용될 때 1200bps POCSAG 채널보다 5배까지의 통화량을 지원할 수 있게 된다.

또한 기존의 2레벨 뿐만이 아니라 4레벨 이상 8레벨의 신호도 처리할 수 있게 되었다.

FSK 4레벨 디지털 데이터를 사용하는 경우, 일반적으로 사용되는 주파수 편이는 각 레벨에 따라 +4.8KHz, +1.6KHz, -1.6KHz, -4.8KHz이다.

그러므로 음성등의 정보에 따라, 발진 회로의 인덕턴스(Inductance) 또는 캐패시턴스(Capacitance)를 변화시킴으로써, 변조 신호가 반송파의 주파수를 직접 제어하게 된다.

이러한 발진 회로의 발진 주파수는 회로의 인덕턴스(L) 및 캐패시턴스(C)에 따라

과 같이 표현된다. 여기서, f는 발진 주파수이고 L는 인덕턴스이며 C는 캐패시턴스 이다.

상기와 같은 주파수 변조 회로가 이용되는 대표적인 예로는 무선 호출 송신기(Paging Transmitter)가 있다.

페이징 터미널로부터 무선 주파수(Radio Frequency: RF)를 사용하여 수신된 아날로그 또는 디지털 데이터는, 우선 무선 주파부, 즉 고주파부(RF Part)로 입력된다.

입력된 변조 신호는, 제어 신호의 전압에 의하여 주파수를 가변시키는 전압 제어 발진기(Voltage Controlled Oscillator: VCO)로 가해져서 322MHz의 높은 주파수로 변조된다.

전압 제어 발진기는, 표준이 되는 기준 클럭 신호와 발진 출력 신호의 전압을 위상 동기 루프(Phase Locked Loop: PLL)로 궤환시켜 비교함으로써, 변화될 주파수와 위상을 결정하게 된다.

상기와 같은 과정을 통해 전압 제어 발진기에서 생성된 변조 신호는 증폭기를 거쳐 최종적으로 페이저로 송출된다.

도 1 은 종래 기술에 의한 직접 주파수 변조 회로의 구성도를 나타낸 것이다. 도시된 바와 같이, 기준 클럭을 입력받아 펄스를 가감하는 펄스 추가/제거(Pulse Add/Remove) 회로(101)와; 기준 클럭과 발진 출력 신호의 위상을 비교하는 위상 동기 루프(102); 위상 변조기(Phase Modulator)(103); 루프 여파기(Loop Pass Filter: LPF)(104); 전압 제어 발진기(105); 버퍼 증폭기(Buffer Amplifier)(106); 최종적으로 변조된 신호를 출력단의 전력레벨에 맞추어 출력하는 증폭기(Amplifier)(107); 입력된 FSK 신호를 해당 전압레벨을 가지는 신호로 변환하는 레벨기(Leveler)(108); 가산기(Adder) (109); 불필요한 주파수 신호를 제거하는 기본 대역 여파기(Base Band Filter)(110); 상기 전압 제어 발진기(105)를 조정하는 가변 저항(111); 상기 펄스 추가/제거 회로(101)과 위상 동기 루프(102)를 제어하는 위상 연산기(Phase Accumulator)(112)로 구성되어 있다.

상기의 펄스 추가/제어 회로(101)는, 입력된 기준 클럭(Reference Clock)에 대하여, 필요에 따라 하나의 펄스를 추가하거나 제거한다.

상기의 위상 동기 루프(PLL IC)(102)는 상기 전압 제어 발진기(105)에서 출력되어 증폭된 신호의 주파수와 기준 클럭 신호의 주파수를 비교하여, 국부적인(Local) 정확한 주파수인 322MHz ~ 328.6MHz의 제어 전압을 발생시킨다.

상기 위상 변조기(103)는, 상기 위상 연산기(112)에서 변조된 신호와 위상 동기 루프(102)의 제어 전압을 혼합한다.

상기 저역 여파기(104)는, 상기 위상 동기 루프(102)에서 발생된 제어 전압으로부터 고주파 잡음 성분을 제거한다.

상기 전압 제어 발진기(105)는 상기 위상 동기 루프(102)에서 발생한 제어 전압에 의하여, 가변 저항(111)으로부터 입력된 변조 신호의 주파수를 가변시킨다. 이 과정에서 변조 신호가 반송파에 실리게 된다.

상기 버퍼 증폭기(106)는 전압 제어 발진기(105)에서 발생된 주파수를 증폭시킨다.

상기 증폭기(107)는 상기의 블럭들에서 조정된 322MHz ~ 328MHz의 주파수를 원하는 출력 레벨로 증폭시키기 위한 회로이다.

상기 레벨기(108)는, 입력된 FSK 디지털 데이터에 대하여, 1개의 비트를 사용하는 2레벨인 경우와 2개의 비트를 사용하는 4레벨인 경우에 대하여, 각각의 주파수 편이에 따른 레벨 전압을 결정한다.

상기 가산기(109)는, 상기 레벨기(108)에서 만들어진 각각의 전압 V--, V-, V+, V++를 합하여, 각 비트에 맞는 전압값을 생성해낸다.

상기 기본 대역 여파기(110)는, 상기 가산기(109)에서 만들어진 2레벨 또는 4레벨의 FSK 디지털 데이터가 고주파로 변조될 때, 인접 주파수 채널에 의한 간섭 신호를 감소시키기 위하여, 기본 대역만을 통과시킨다.

상기 가변저항(111)는, 전압 제어 발진기(105)에 입력되는 변조 신호의 크기를 조정하여, FSK 디지털 데이터를 편이시키는 기준이 되는 주파수 편이를 조정한다.

상기 위상 연산기(112)는 입력된 디지털 또는 아날로그 신호의 위상에 대해, 합, 차, 또는 비를 수행하여 상기 펄스 추가/제거 회로(101) 및 위상 변조기(103)로 가한다.

상기와 같이 동작하는 종래 기술에 의한 직접 주파수 변조 회로는, 고주파부로 직접 변조 신호를 입력하여, 전압 제어 발진기(105)에서 변조를 시키는 방식을 사용한다.

그러므로 상기 레벨기(108)에서 결정되는 변조를 위한 주파수 편이의 조정시, 모든 송신기에 대하여 운용자가 기지국으로 직접 나가서 레벨기(108)의 조정 포인트를 일일이 찾아서 세밀하게 조정해야 한다.

그리고, 전압 제어 발진기(105)의 가변 범위는 322MHz ~ 328.6MHz로서 넓은 범위를 사용하기 때문에, 전압 제어 발진기로 입력되는 디지털 또는 아날로그 신호의 주파수가 변경될 경우 전압 제어 발진기의 캐패시턴스가 주파수에 따라서 변경된다.

이러한 캐패시턴스의 변화는, 그에 따라 전압 제어 발진기에서 조정해야만 할 주파수 편이가 변경된다는 문제점을 발생시킨다.

셀룰라(Cellular) 방식의 이동 통신 시스템에서는 하나의 기지국이 일정 영역을 맡아서 해당 영역내의 이동 단말과 채널을 형성하여 서비스를 제공한다.

이러한 서비스 영역을 셀(cell)이라 하는데, 실제로 이러한 셀들은 서로 중첩된다. 그러면 중첩된 영역내를 이동중인 이동 단말은 자신에게 영향을 미치는 여러 기지국들과 여러개의 주파수 채널을 형성하여 통신을 수행할 수 있다.

그러므로 만일 사용되는 주파수 채널에 따라 각 기지국의 주파수 편이가 달라지게 되면, 여러 기지국의 데이터 패킷(Packet)을 받는 이동 단말로서는 수신된 패킷의 복조를 제대로 수행할 수가 없게 된다.

종래 기술은 POCSAG의 2레벨 FSK(주파수 편이 : +4.5KHz, -4.5KHz)의 저속 페이징 프로토콜을 사용하였으므로, 주파수에 따라 주파수 편이를 변화시키더라도 각각의 주파수 편이를 구분하는데는 큰 어려움이 없었고, 데이터의 전송후 복조하는데도 문제점이 발생하지는 않았다.

그러나, 4레벨(주파수 편이 : +4.8KHz, +1.6KHz, -1.6KHz, -4.8KHz) 이상을 지원할 수 있는 고속 페이징 프로토콜인 FLEX가 사용됨에 따라, 기존의 직접 주파수 변조 회로로서는 문제가 발생될 수 있다. 즉, 여러 셀이 겹쳐진 중첩 지역에서 기존 방식으로 데이터를 전송시, 데이터가 4개의 레벨로 각 셀들의 기지국에서 이동 단말로 전송된다.

이 경우 운용자 입장에서 4가지의 주파수 편이를 일일이 가변저항을 사용하여 조정하게 되면, 각 기지국에서의 주파수 편이가 동일하지 않아 이동 단말에서 주파수 편이를 구분할 수 없는 경우가 발생하여 데이터가 깨어질 가능성이 매우 높다는 문제점이 발생한다.

또 기존 방식은 주파수 가변 단위(step)가 6.25KHz로서 위상 동기 루프에 의하여 결정이 되고, 운용 주파수는 25KHz의 채널폭으로만 운용되도록 구성되어 있다.

즉, 종래 기술에 의한 주파수 직접 변조 방식으로 FSK 변조기를 구현하여 중심 주파수를 변경시키게 되면, 중심 주파수를 1Hz 단위로 미세하게 가변시키기가 불가능하다는 문제점이 발생한다.

따라서, 본 발명은 상기된 바와 같은 문제점을 해결하기 위하여 창안된 것으로, 페이징 FSK 디지털 변조시 중심 주파수를 1Hz 단위로 움직여서 0 ~ ±1KHz까지 움직이거나 주파수 편이 옵셋을 1Hz 단위로 움직여서 0 ~ ±5KHz 까지 조정이 가능하도록 하는 디지털 신호처리 프로세서를 이용한 주파수 편이 변조기를 제공하는 것을 제 1 목적으로 하며, 반송파 및 페이징 FSK 디지털 변조시 외부의 신호 입력 명령에 따라서 중심 주파수를 1Hz 단위로 움직여서 0 ~ ±1KHz 까지 프로세서 명령에 의하여 주파수 옵셋이 프로그래머블하게 가변되도록 하는 디지털 신호처리 프로세서를 이용한 주파수 편이 변조기를 제공하는 것을 제 2 목적으로 하고, 페이징 FSK 디지털 변조시, DSP를 이용하여 페이징 FSK 데이터의 변조 상승/하강 시간을 88μs, 150μs로 프로세서 명령에 의하여 선택이 가능하도록 하는 디지털 신호처리 프로세서를 이용한 주파수 편이 변조기를 제공하는 것을 제 3 목적으로 한다.

도 1 은 종래 기술에 의한 직접 주파수 변조 회로의 구성도.

도 2 는 본 발명에 의한 주파수 편이 변조기의 구조도.

도 3 은 DSP를 이용한 FSK 변조기의 내부 동작도.

도 4 는 주파수 생성시 필요한 데이터 테이블 값의 표시도.

도 5 는 2/4레벨 입력 데이터에 따른 주파수 천이 상태도.

도 6 은 FLEX 4레벨에 의한 스펙트럼 파형도.

＜도면의 주요부분에 대한 부호의 설명＞

101 : 펄스 추가/제거기 102 : 위상 동기 루프

103 : 위상 변조기 104 : 루프 여파기

105 : 전압 제어 발진기 106 : 버퍼 증폭기

107 : 증폭기 108 : 레벨기

109 : 가산기 110 : 기본 대역 여파기

111 : 가변 저항 112 : 위상 연산기

201 : 부터블 롬 202 : DSP

203 : 인터페이스 부 204 : FIFO

205 : D/A 변환기 206 : 선형 인터폴레이터

207,208 : 전압 제어 발진기

209 : 입/출력 포트 210 : 발진기

211 : 저역 여파기 212 : 혼합기

213 : 버퍼 증폭기 214 : 대역 여파기

215 : 증폭기 216 : 혼합기

217 : 대역 여파기 218 : 증폭기

219 : 읽기/쓰기 클럭 발생기

상기와 같은 목적을 달성하기 위하여 창안된 본 발명에 의한 주파수 편이 변조기의 바람직한 일 실시예는,

외부의 제어 신호를 입력받는 입/출력 포트와; 상기 입/출력 포트를 통해 제공받은 제어 정보 및 데이터 테이블을 이용하여 주파수 변조를 수행하는 DSP; 상기 DSP로 내부 클럭을 제공하는 발진기; 상기 DSP의 제어 신호를 받아 데이터 테이블을 제공하는 부터블 롬; 상기 DSP의 제어를 받아 FIFO의 읽기/쓰기 클럭을 제공하는 읽기/쓰기 클럭 발생기; 상기 읽기/쓰기 클럭 발생기로부터 클럭을 제공받아 상기 DSP로부터 데이터를 전송받는 FIFO; 상기 DSP의 제어를 받아 상기 FIFO로부터 전해진 디지털 데이터를 아날로그 데이터로 변환하는 D/A 변환기; 상기 D/A 변환기에서 변환된 아날로그 데이터를 온전한 정형파 형태로 바꾸어주는 선형 인터폴레이터; 국부 발진기에서 발생된 안정된 주파수 신호와 상기 선형 인터폴레이터로부터 전해진 변조 신호를 혼합하는 혼합기; 상기 혼합기로 안정된 주파수 신호를 제공하는 국부 발진기; 상기 혼합기에서 발생된 신호의 불필요 성분을 제거하는 대역 여파기; 상기 대역 여파기에서 출력된 신호를 증폭하여 최종 변조 신호로서 출력하는 증폭기를 포함한다.

본 발명에 있어서, 상기 DSP는 40MHz의 클럭을 외부에서 받아서 DSP의 내부 클럭으로 사용하는 것이 바람직하며,

상기 FIFO는 상기 DSP의 제어를 받아 동작되는 읽기/쓰기 클럭 발생기로부터 클럭을 제공받아, 상기 DSP와 동기를 맞추어 동작되는 것이 바람직하며,

상기의 DSP는, 상기 입/출력 포트를 통해 외부로부터 주파수 편이 가변값을 입력받아 입력 신호의 변조를 수행하는 것이 바람직하며,

상기 최종 변조된 신호의 변조폭인 주파수 편이는 1Hz 단위로 0 ~ ±5KHz까지 상기 DSP의 명령에 의하여 프로그래머블하게 가변이 가능한 것이 바람직하며,

상기 DSP는, 상기 입/출력 포트를 통해 외부로부터 주파수 옵셋 값을 입력받아 상기 부터블 롬에 저장되어 있는 정상 상태 테이블을 참조하여 변조된 신호의 중심 주파수를 결정함으로써 입력 신호의 변조를 수행하는 것이 바람직하며,

상기 최종 변조된 신호의 중심 주파수는 1Hz 단위로 0 ~ ±5KHz까지 상기 DSP의 명령에 의하여 프로그래머블하게 가변이 가능한 것이 바람직하며,

상기 DSP는, 입/출력 포트를 통해 외부로부터 상승/하강 시간 정보를 제공받아 상기의 부터블 롬에 저장된 주파수 천이 테이블의 값을 읽어들임으로써 신호의 변조를 수행하는 것이 바람직하며,

상기 최종 변조된 신호의 상승/하강 시간은 상기 DSP의 명령에 의하여 88㎲와 150㎲에 해당하는 천이 응답 테이블을 선택할 수 있는 것이 바람직하다.

상기 다른 목적을 달성하기 위한 본 발명에 의한 디지털 신호처리 프로세서를 이용한 주파수 편이 변조 방법의 바람직한 일 실시예는, FSK 데이터를 입력받아 변조된 디지털 데이터를 생성하는 직접 주파수 변조 방법에 있어서, 외부로부터 주파수 옵셋 정보를 입력받아 DSP를 이용하여 메모리에 저장되어 있는 정상 상태 테이블을 검색함으로써, 변조된 신호의 운용 주파수를 변경할 수 있게 하는 것을 특징으로 한다.

본 발명에 있어서, 상기 변조된 신호의 운용 주파수는 1Hz 단위로 0 ~ ±1KHz까지 프로그래머블하게 가변이 가능한 것이 바람직하다.

상기 또 다른 목적을 달성하기 위한 본 발명에 의한 디지털 신호처리 프로세서를 이용한 주파수 편이 변조 방법의 바람직한 일 실시예는, FSK 데이터를 입력받아 변조된 디지털 데이터를 생성하는 직접 주파수 변조 방법에 있어서, 외부로부터 변조폭인 주파수 편이 가변 정보를 입력받아 DSP를 이용하여 계산함으로써, 변조된 신호의 주파수 편이를 변경할 수 있는 것을 특징으로 한다.

본 발명에 있어서, 상기 변조된 신호의 주파수 편이는 1Hz 단위로 0 ~ ±5KHz까지 프로그래머블하게 가변이 가능한 것이 바람직하다.

상기 또 다른 목적을 달성하기 위한 본 발명에 의한 디지털 신호처리 프로세서를 이용한 주파수 편이 변조 방법의 바람직한 일 실시예는, FSK 데이터를 입력받아 변조된 디지털 데이터를 생성하는 직접 주파수 변조 방법에 있어서, 외부로부터 상승/하강 시간 정보를 입력받아 DSP를 이용하여 메모리에 저장되어 있는 천이 응답 테이블을 검색함으로써, 변조된 신호의 상승/하강 시간를 변경할 수 있는 것을 특징으로 한다.

본 발명에 있어서, 상기 변조된 신호의 상승/하강 시간는 DSP의 명령에 의하여 88㎲ 또는 150㎲에 대한 천이 응답 테이블에서 검색할 수 있는 것이 바람직하다.

본 발명은 DSP를 이용한 프로세서 제어에 의하여, 기지국의 변조폭인 주파수 편이를 동일하게 유지하는 방법과, 운용 주파수가 기준 클럭에 의하여 약간 상이할 경우 주파수 옵셋 기능을 사용하여 운용 주파수를 일치시키는 방법 및 디지털 데이터의 상승/하강 시간을 선택하는 방법에 조합한 것이다.

주파수 변조를 위해서는 먼저 단일 주파수 100KHz에 FSK NRZ(None Return Zero) 디지털 변조와 주파수 옵셋 기능을 수행한 후, 89.9MHz와 혼합(Mixing)하여, 단일 주파수인 90MHz의 중간 주파수(Intermediate Frequency: IF)를 생성한다.

실제 서비스되는 운용 주파수인 322 ~ 328.6MHz의 신호를 생성시키기 위해서는 상기 90MHz의 중간 주파수 신호에 다시 한번 혼합기를 사용하여 412 ~ 418.8MHz를 혼합한다.

이러한 혼합 방식은 단일 90MHz에 변조 주파수가 실려 있음으로 인하여, 실제 원하는 주파수인 322 ~ 328.6MHz 범위로 주파수를 변경시키더라도 변조 주파수 편이는 변화되지 않게 된다.

또한 단일 90MHz에 주파수 옵셋 기능을 수행함으로써, 322 ~ 328.6MHz 범위에서 각 운용 주파수를 1Hz 단위로 변경시킬 수 있다.

즉, 기존 페이징 송신기에서는 위상 동기 루프를 이용하여 운용 주파수를 오직 12.5KHz 또는 25KHz 단위로 변경만 가능하였지만, 본 발명은 운용 주파수를 12.5KHz 또는 25KHz 단위로 변경이 가능할 뿐만 아니라 프로세서의 명령에 의하여 운용 주파수를 0 ~ ±1KHz 까지 1Hz 단위로 변경이 가능하도록 구현하였다.

마지막으로 기존 페이징 송신기에서는 데이터의 변조 상승/하강 시간을, 전압 제어 발진기에 변조 신호인 데이터를 저역 여파기를 사용하여 조정하였지만, 본 발명에서는 데이터의 변조 상승/하강 시간을 DSP의 명령에 의하여 88㎲, 150㎲로 선택하여 사용하도록 구현하였다.

DSP는 외부의 제어 정보에 의하여 상승/하강 시간이 선택되면, 부터블 롬에 저장되어 있는 천이 응답 테이블을 참조하여, 현재 페이징 시스템에서 운용되는 주파수에 대한 상승/하강 시간을 찾을 수 있다.

도 2 는 본 발명에 의한 주파수 편이 변조기의 구조도를 나타낸 것이다.

도시된 바와 같이, DSP의 부팅 정보를 저장하는 부터블 롬(Bootable ROM)(201)과; FSK 데이터를 입력받아 변환하는 DSP(202)와; 상기 DSP(202)를 입/출력 포트에 연결하기 위한 인터페이스 부(203)과; 외부 제어 정보를 입력받는 입/출력 포트(209)와; 상기 DSP(202)로 내부 클럭을 제공하는 발진기(Oscillator)(210); 상기 DSP(202)와 연결된 FIFO(First Input First Output)(204)와; 상기 FIFO(204)에 연결된 D/A 변환기(205)와; 상기 D/A 변환기(205)에 연결된 선형 인터폴레이터(Linear Interpolarator)(206)와; 상기 선형 인터폴레이터(206)에 연결된 저역 여파기(Low Pass Filter: LPF)(211); 상기 저역 여파기에 연결된 혼합기(212)와; 상기 혼합기(212)에서 혼합될 신호를 발생시키는 전압 제어 발진기(VCO)(208)와; 상기 혼합기(212)와 연결된 버퍼 증폭기(Buffer Amplifier)(213)와; 상기 버퍼 증폭기(213)와 연결된 대역 여파기(Band Pass Filter: BPF)(214)와; 상기 대역 여파기(214)에 연결된 증폭기(216)와; 상기 증폭기(215)에 연결된 혼합기(216)와; 상기 혼합기(216)에서 혼합될 신호를 발생시키는 전압 제어 발진기(207)와; 상기 혼합기(216)에 연결된 대역 여파기(217)와; 상기 대역 여파기에 연결된 증폭기(218)를 포함하여 이루어진다.

상기와 같이 구성된 변조기 회로의 동작에 대하여 상세히 설명하면 다음과 같다. 상기의 회로에 전원이 인가된 후 100ms 정도가 지나면 발진기(210)가 안정된 출력을 내보낸다. 그러면 부터블 롬(201)의 데이터가 DSP(202)에 입력되어 DSP(202)가 초기화된다.

입/출력 포트(209)를 통해 입력된 외부의 제어 정보 신호는 인터페이스 부(203)를 거쳐 DSP(202)로 입력된다.

외부로부터 입/출력 포트(209)를 통해 DSP(202)로 입력되는 상기의 제어 정보는 비동기 전송 방식에 의하여 입력받은 데이터들로서, 주파수 옵셋, 주파수 편이 가변, 상승/하강 시간등의 정보이다.

DSP(202)는, 부터블 롬(201)에 저장되어 있는 정상 상태 테이블(정현파 테이블)을 이용하여 기준 중심 주파수(캐리어)를 결정한 다음, 천이 응답 테이블의 상승/하강 시간을 이용하여 변조된 디지털 신호를 만들어낸다.

상기와 같이 DSP(202)는, 입력된 FSK 데이터를 원하는 디지털 데이터 변조 주파수 형태로 변형한 뒤, FIFO(204)로 전달한다.

FIFO(204)의 디지털 데이터 변조 주파수 형태의 데이터는 다시 D/A 변환기(205)로 입력되어 일정한 시간 간격을 두고 100KHz 아날로그 신호로 변환된다.

변환된 100KHz 아날로그 신호는 선형 인터폴레이터(206)와 저역 여파기(211)를 거쳐서 혼합기(212)로 입력된다.

혼합기(212)로 입력된 100KHz 아날로그 신호는, 고도로 안정된 국부 발진기(Local OSC)인 전압 제어 발진기(VCO)(208)에서 발생된 89.9MHz의 주파수와 합성되어, 원하는 중간 주파수인 90MHz로 만들어진다.

혼합기(212)에서 생성된 90MHz의 중간 주파수는 버퍼 증폭기(213)와 대역 여파기(214) 및 증폭기(215)를 거쳐서 운용 주파수를 만들기 위한 입력 주파수로 사용된다.

주파수 편이 변조 방식(FSK)이란 데이터의 입력에 따라서 원하는 주파수가 선택되어서 변조가 수행되는 방식을 말한다. 입력 데이터가 바뀌어 질때마다 신호의 형태는 정해진 형식에 맞게 변형없이 전파되어야 한다.

그러기 위해서는 정해진 프로토콜 포맷을 맞추기 위한 인의적인 조작이 가해져야 하는데, 이때 디지털 데이터의 상승 시간과 하강 시간이 발생한다.

이 상승/하강 시간은 상기 도 2 의 회로에서 주파수가 편이되는 순간의 시간과 동일한 시간 간격이므로, 본 발명에서는 상승과 하강 시간의 데이터 테이블을 이용하여 각각의 시간에 데이터 테이블의 기준값을 매핑시키도록 구현하였다.

인터페이스부를 통해 외부로부터 입력되는 주파수 옵셋, 주파수 편이 가변은 미리 계산된 최종 주파수 신호로 처리되고, 상승/하강 시간은 동일한 주파수 편이 상태이므로 전원 인가후 리셋 기능이 수행된 다음, 부터블 롬(201)의 프로그램과 데이터를 읽어와서 초기의 셋업과 설정상태를 유지한다.

4레벨 방식의 페이징 시스템은 초기에 ±4.8KHz의 주파수 편이를 가지도록 프로그램되어 있다.

페이징 데이터는 입/출력 포트(209)를 통하여 기준 클럭(Baud Clock)과 최상위 비트(Most Significant Bit: MSB), 최하위 비트(Least Significant Bit: LSB) 데이터를 입력 받고, 각종 정보(주파수 옵셋, 주파수 편이 가변, 상승/하강 시간)는 비동기 전송으로 초기 셋업시와 변경시 정보를 입력받아서 내부 처리 루틴을 통해서 이루어진다.

도 3 은 DSP를 이용한 FSK 변조기의 내부 구성도를 나타낸 것이다.

도시된 바와 같이, 외부의 제어 신호를 받는 입/출력 포트(209)와; 제어 정보 및 데이터 테이블을 이용하여 주파수 변조를 수행하는 DSP(202); 상기 DSP(202)로 내부 클럭을 제공하는 발진기(210); 상기 DSP(202)의 제어 신호를 받아 데이터 테이블을 제공하는 부터블 롬(201); 상기 DSP(202)의 제어를 받아 FIFO의 읽기/쓰기 클럭을 제공하는 읽기/쓰기 클럭 발생기(219); 상기 읽기/쓰기 클럭 발생기(219)로부터 클럭을 제공받아 상기 DSP(202)로부터 데이터를 전송받는 FIFO(204); 상기 DSP(202)의 제어를 받아 상기 FIFO(204)로부터 전해진 디지털 데이터를 아날로그 데이터로 변환하는 D/A 변환기(205); 상기 D/A 변환기(205)에서 변환된 아날로그 데이터를 온전한 정형파 형태로 바꾸어주는 선형 인터폴레이터(206); 국부 발진기에서 발생된 안정된 주파수 신호와 상기 선형 인터폴레이터(206)로부터 전해진 변조 신호를 혼합하는 혼합기(212); 상기 혼합기(212)로 안정된 주파수 신호를 제공하는 국부 발진기(208); 상기 혼합기(212)에서 발생된 신호의 불필요 성분을 제거하는 대역 여파기(214); 상기 대역 여파기(214)에서 출력된 신호를 증폭하여 최종 변조 신호로서 출력하는 증폭기(215)를 포함하여 구성되어 있다.

상기 DSP(202)의 내부 클럭은 40MHz의 클럭을 외부 발진기(210)에서 받아서 사용하고, 최종 출력 신호의 읽기/쓰기 용도의 클럭 발생기(219)은 위상 동기 루프(PLL)를 사용하여 안정화된 524.288KHz의 클럭을 입력받아서 동작한다.

상기 DSP(202)에서, 수신된 FSK 신호에 대한 각 처리 루틴은 주파수 천이(transient) 응답 상태와 안정된 상태(steady state)로 나누어지고 각각의 상태는 인터럽트 신호에 의하여 제어된다.

도 4 는 주파수 생성시 필요한 데이터 테이블 값의 표시도를 나타낸 것이다.

도시된 바와 같이, 신호의 상승 시간( T_r )과 하강 시간( T_f ) 및 정상 상태의 주파수는, 입력된 제어 정보를 이용하여 부터블 롬(201)에 저장되어 있는 천이 응답 테이블 및 정상 상태 테이블을 참조함으로써 얻게 된다.

주파수 편이 변조 방식이란 데이터의 입력에 따라서 원하는 주파수가 선택되어서 변조가 수행되는 방식이다.

도 5 는 2/4레벨 입력 데이터에 따른 주파수 천이 상태도를 나타낸 것이다.

도시된 바와 같이, 그레이 코드에 의한 데이터 입력시 주파수 변환을 나타내었다.

도 5에서, A 는 상승 시간에 의한 천이 응답상태이다. B는 F+ΔF 에 해당하는 정상상태로, 4레벨에서는 '10', 2레벨에서는 '1'을 나타낸다. C는 하강 시간에 의한 천이 응답 상태이다. D는 F+ΔF/3 에 해당하는 정상 상태로, 4레벨의 '11'을 나타낸다. E는 F-ΔF/3 에 해당하는 정상 상태로 4레벨의 '01'을 나타낸다. F는 F-ΔF에 해당하는 정상 상태로, 4레벨에서는 '00', 2레벨에서는 '0'을 나타낸다.

상기된 바와 같이, 입력된 FSK 데이터가 바뀌어 질때마다 신호의 형태는 도 5 의 형식에 맞게 변환된다.

도 6 은 FLEX 4레벨에 의한 스펙트럼 파형도을 나타낸 것이다.

도시된 바와 같이, 도 5 에 나타낸 각각의 천이 상태와 정상 상태의 데이터를 주파수 영역에 나타내었다.

본 발명의 요점은 상승과 하강 시간의 데이터 테이블을 구성하여, 각각의 시간에 데이터 테이블의 기준값을 매핑시키도록 구현한 것이다.

즉, 데이터의 신호가 변경될 때마다 주파수의 편이만큼 변화하므로 각각에 대응되는 값을 채택하여 주파수에 맞는 정상 상태 테이블 값을 선택한 다음, 클럭 동기된 시간에 데이터 값을 D/A 변환기에 보내어서 아날로그 신호로 복원한다.

복원된 아날로그 신호는 선형 인터폴레이터 회로를 거쳐서 더욱더 정현파에 가깝도록 조정되며, 여파기를 통과하면서 불필요한 다른 주파수 신호는 제거되고 원하는 주파수의 신호 성분만이 남게 된다.

이 신호를 이용하여 주파수 혼합 방식을 이용하면, 운용하는 주파수가 322 ~ 328.6 MHz 로 상승 변환(Up-convert)되어, 증폭기를 거쳐 안테나를 통하여 공중으로 전파된다.

상기된 바와 같이 동작되는 본 발명은, 주파수 편이 가변, 주파수 옵셋을 계산된 최종 주파수 신호로 처리하고, 데이터 극성 변환 정보는 혼합기에서 발생되는 신호의 극성을 맞추기 위한 정보로 사용하며, 상승/하강 시간은 동일한 주파수의 천이 상태이므로 시간적으로 해당되는 주파수를 계산하여 데이터 테이블의 값을 불러서 처리한다.

상기와 같이 동작하는 본 발명은, FSK 데이터를 원하는 운용 주파수로 디지털 변조하는데 필요한 여러 가지 제어 정보를 가변할 때, 운용자가 직접 일일이 세밀한 조정을 할 필요 없이 원격지에서 프로세서의 명령에 의하여 변경이 가능하도록 구현하였다.

Claims (14)

1. 외부의 제어 신호를 입력받는 입/출력 포트와;

   상기 입/출력 포트를 통해 제공받은 제어 정보를 이용하여 주파수 변조를 수행하는 DSP;

   상기 DSP의 제어 신호를 받아 DSP로 주파수 변조를 위한 데이터 테이블을 제공하는 부터블 롬;

   상기 DSP로부터 변조된 디지털 신호를 전송받는 FIFO;

   상기 DSP의 제어에 의하여 상기 FIFO로부터 전해진 디지털 데이터를 아날로그 데이터로 변환하는 D/A 변환기;

   상기 D/A 변환기에서 변환된 아날로그 데이터를 온전한 정형파 형태로 바꾸어주는 선형 인터폴레이터;

   국부 발진기에서 발생된 안정된 주파수 신호와 상기 선형 인터폴레이터로부터 전해진 변조 신호를 혼합하여 변조된 중간 주파수 신호를 생성해내는 혼합기;

   상기 혼합기로 안정된 주파수 신호를 제공하는 국부 발진기;

   상기 혼합기에서 발생된 신호의 불필요 성분을 제거하는 대역 여파기;

   상기 대역 여파기에서 출력된 신호를 증폭하여 최종 변조 신호로서 출력하는 증폭기를 포함하는, 디지털 신호처리 프로세서를 이용한 주파수 편이 변조기.
2. 제 1 항에 있어서, 상기 DSP는 40MHz의 클럭을 외부에서 받아서 DSP의 내부 클럭으로 사용하는, 디지털 신호처리 프로세서를 이용한 주파수 편이 변조기.
3. 제 1 항에 있어서, 상기 FIFO는 상기 DSP의 제어를 받아 동작되는 읽기/쓰기 클럭 발생기로부터 클럭을 제공받아, 상기 DSP와 동기를 맞추어 동작되는, 디지털 신호처리 프로세서를 이용한 주파수 편이 변조기.
4. 제 1 항에 있어서, 상기의 DSP는, 상기 입/출력 포트를 통해 외부로부터 주파수 편이 가변값을 입력받아 입력 신호의 변조를 수행하는, 디지털 신호처리 프로세서를 이용한 주파수 편이 변조기.
5. 제 1 항에 있어서, 상기 최종 변조된 신호의 변조폭인 주파수 편이는 1Hz 단위로 0 ~ ±5KHz까지 상기 DSP의 명령에 의하여 프로그래머블하게 가변이 가능한, 디지털 신호처리 프로세서를 이용한 주파수 편이 변조기.
6. 제 1 항에 있어서, 상기 DSP는, 상기 입/출력 포트를 통해 외부로부터 주파수 옵셋 값을 입력받아 상기 부터블 롬에 저장되어 있는 정상 상태 테이블을 참조하여 변조된 신호의 중심 주파수를 결정함으로써 입력 신호의 변조를 수행하는, 디지털 신호처리 프로세서를 이용한 주파수 편이 변조기.
7. 제 1 항에 있어서, 상기 최종 변조된 신호의 중심 주파수는 1Hz 단위로 0 ~ ±5KHz까지 상기 DSP의 명령에 의하여 프로그래머블하게 가변이 가능한, 디지털 신호처리 프로세서를 이용한 주파수 편이 변조기.
8. 제 1 항에 있어서, 상기 DSP는, 입/출력 포트를 통해 외부로부터 상승/하강 시간 정보를 제공받아 상기의 부터블 롬에 저장된 주파수 천이 테이블의 값을 읽어들임으로써 신호의 변조를 수행하는, 디지털 신호처리 프로세서를 이용한 주파수 편이 변조기.
9. 제 1 항에 있어서, 상기 최종 변조된 신호의 상승/하강 시간은 상기 DSP의 명령에 의하여 88㎲와 150㎲에 해당하는 천이 응답 테이블을 선택할 수 있는, 디지털 신호처리 프로세서를 이용한 주파수 편이 변조기.
10. FSK 데이터를 입력받아 변조된 디지털 데이터를 생성하는 직접 주파수 변조 방법에 있어서,

    외부로부터 주파수 옵셋 정보를 입력받아 DSP를 이용하여 메모리에 저장되어 있는 정상 상태 테이블을 검색함으로써, 변조된 신호의 운용 주파수를 변경할 수 있는 것을 특징으로 하는, 디지털 신호처리 프로세서를 이용한 주파수 편이 변조 방법.
11. 제 10 항에 있어서, 상기 변조된 신호의 운용 주파수는 1Hz 단위로 0 ~ ±1KHz까지 프로그래머블하게 가변이 가능함을 특징으로 하는, 디지털 신호처리 프로세서를 이용한 주파수 편이 변조 방법.
12. FSK 데이터를 입력받아 변조된 디지털 데이터를 생성하는 직접 주파수 변조 방법에 있어서,

    외부로부터 변조폭인 주파수 편이 가변 정보를 입력받아 DSP를 이용하여 계산함으로써, 변조된 신호의 주파수 편이를 변경할 수 있는 것을 특징으로 하는, 디지털 신호처리 프로세서를 이용한 주파수 편이 변조 방법.
13. 제 12 항에 있어서, 상기 변조된 신호의 주파수 편이는 1Hz 단위로 0 ~ ±5KHz까지 프로그래머블하게 가변이 가능함을 특징으로 하는, 디지털 신호처리 프로세서를 이용한 주파수 편이 변조 방법.
14. FSK 데이터를 입력받아 변조된 디지털 데이터를 생성하는 직접 주파수 변조 방법에 있어서,

    외부로부터 상승/하강 시간 정보를 입력받아 DSP를 이용하여 메모리에 저장되어 있는 천이 응답 테이블을 검색함으로써, 변조된 신호의 상승/하강 시간를 변경할 수 있는 것을 특징으로 하는, 디지털 신호처리 프로세서를 이용한 주파수 편이 변조 방법.

Images