CN1731680B - 一种直接调制压控振荡器的频率调制器和调制方法 - Google Patents

一种直接调制压控振荡器的频率调制器和调制方法 Download PDF

Info

Publication number
CN1731680B
CN1731680B CN 200510028720 CN200510028720A CN1731680B CN 1731680 B CN1731680 B CN 1731680B CN 200510028720 CN200510028720 CN 200510028720 CN 200510028720 A CN200510028720 A CN 200510028720A CN 1731680 B CN1731680 B CN 1731680B
Authority
CN
China
Prior art keywords
signal
frequency
input
output
controlled oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200510028720
Other languages
English (en)
Other versions
CN1731680A (zh
Inventor
曹伟勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN 200510028720 priority Critical patent/CN1731680B/zh
Publication of CN1731680A publication Critical patent/CN1731680A/zh
Application granted granted Critical
Publication of CN1731680B publication Critical patent/CN1731680B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明属于数字通讯技术领域,具体为一种采用自适应增益控制来直接调制压控振荡器的步骤调制器和调制方法。本发明采用双点调制结构来控制VCO的输入,利用锁相环对VCO的窄带跟踪特性得到载波信号,利用数字自适应增益控制环路对VCO调制来得到而频率调制信号。采用这种结构的好处是利用锁相环频率合成器选取载波频率,省去了传统结构中所需的变频器和带通滤波器;输入调制信号的带宽不再受到锁相环的环路带宽的限制。本发明不仅可对高速宽带输入信号进行频率调制,而且可以有效地降低输出的噪声和杂散频率。本发明可采用数字控制技术对各种不同的传输模式和载波频率进行频率合成和调制。

Description

一种直接调制压控振荡器的频率调制器和调制方法
技术领域
本发明属数字通讯技术领域,具体来说,本发明涉及一种高速数据传输中所需的数字频率调制器及调制方法。这种频率调制器采用自适应数字控制处理技术,可对各种不同的传输模式和传输频道进行频率合成和调制。
背景技术
随着无线通信技术的不断发展,对频率源的频率稳定度、频谱纯度、频率范围和输出频率的个数提出越来越高的要求。为了提高频率稳定度,经常采用晶体振荡器等方法来解决,但它不能满足频率个数多的要求,因此,目前大量采用频率合成技术。通过对频率进行加、减、乘、除的运算,可从一个高稳定度和高准确度的标准频率源,产生大量的具有同一稳定度和准确度的不同频率。
频率合成的方法很多,大致可分为直接合成法和间接合成法两种。直接合成法是通过倍频器、分频器、混频器对频率进行加、减、乘、除运算,得到各种所需频率。一种直接频率合成的方法是直接调制一个压控振荡器(VCO)的出入电压来产生所需的频率,这种方法的优点是频率转换时间短,对输入信号没有带宽的限制,并能产生任意小的频率增量。但它也存在一些不可克服的缺点,由于VCO本身的频率不稳定性以及相位噪声导致的输出频率噪声及寄生频率难以抑制。而间接合成法就是利用锁相环路的窄带跟踪特性来得到不同的频率。目前在各种无线通信中使用的频率合成器普遍采用锁相环频率合成器。
图1是一个典型的分数N分频锁相环构成的频率调制器100的原理图。这种调制器100的一个主要问题是它的调制信号的带宽严格受到由分频器104,鉴相器103,低通环路滤波器102和压控振荡器VCO 101组成的锁相环(PLL)的带宽的限制,它要求输入的调制信号的带宽不能超过PLL的环路带宽。这个带宽限制在实际应用中引起了一个难以解决的矛盾:一方面,为了提高调制数据的传送速率要求增大PLL的带宽;但另一方面,为了降低输出噪声和杂散频率又要求减小PLL的带宽。
为了解决这个矛盾,Michael H.Perrott在1997年发表的文献《A 27-mW CMOSFractional-N Synthesizer Using Digital Compensation for 2.5-Mb/s GFSK Modulation”byMichael H.Perrott and etc.,IEEE Journal of Solid-State Circuits,Vol.32,No.12,December 1997,pages 2048 to 2060》中提出了一种基于分数N分频的高带宽频率调制器的结构。它的实现方法是用一个附加的高通滤波器来补偿锁相环的低通传输特性,使输入调制信号的带宽在经过这个附加高通滤波器和锁相环处理后保持不变。尽管该方法在理论上得到很好的证明,但在实际应用中却很难实现精确的补偿匹配。
发明内容
本发明的目的在于提出一种既可对宽带输入信号进行频率调制,又可有效降低输出噪声和杂散频率的频率调制器和调制方法。
本发明提出的频率调制器,是一种采用自适应增益控制来直接调制一个压控振荡器(VCO)产生射频信号的频率调制器,它的组成包括:
一个基准频率信号;
一个从输入电压信号产生射频输出信号的压控振荡器(VCO);
一个自适应增益控制环路组成的第一调制分支和一个锁相环组成的第二调制分支;这两个分支分别提供压控振荡器(VCO)的第一输入信号和第二输入信号;
一个参数查寻储存表,用于储存初始值并进行数据更新,这些存储的数据用于对基带数字处理器生成的VCO调制信号进行增益处理。
本发明中,基准频率信号包括基准时钟信号或以数字序列的方式表示的经过调制的频率信号,这种经过调制的基准频率信号可采用直接数字合成的方法来得到。
本发明中,自适应增益控制环路组成的第一调制分支包括:
一个反馈回路分频器,它的输入连接VCO的输出,用于对VCO输出信号进行分频处理,该分频器与锁相环反馈回路中使用的分频器共享。该分频器的作用是把VCO输出的高频信号通过分频转换成低频信号;
一个频数转换器,它的输入连接反馈回路分频器的输出,用于计算输入信号相对于基准时钟信号的频率值,并以数字信号模式输出;
一个加权滤波器和参数查寻表组成增益计算模块,该模块连接频数转换器的输出,用于计算增益系数,计算方法可以采用加权滤波和基于参数查寻表的线性插值法;
一个增益器,它的输入连接增益计算模块的输出,用于将获得的增益系数对输入的压控振荡器的数字调制信号进行增益修正处理。
本发明中,自适应增益控制环路组成的第一调制分支可以有另一种结构,它包括:
一个双模分频器,用于把VCO输出的高频信号转换成系统设定的中频信号;
一个频数转换器,它的输入连接双模分频器的输出,用于计算输入的频率信号相对于基准时钟信号的频率值,并以数字序列的模式输出;
一个数字频率合成器,它的输入连接数字基带处理器,用于把基带数字信号从基带频率转换成系统设定的中频频率调制的信号,并以数字序列的模式输出;
一个频率检测器,它的二个输入分别连接频数转换器的输出和频率合成器的输出,用于比较二个不同的输入频率信号并产生相应的误差信号输出;
一个加权滤波器和参数查寻表组成增益计算模块,它的输入连接频率检测器的输出,其作用是根据输入的误差信号来计算VCO输入调制信号的增益修正系数,计算方法包括加权滤波和基于参数查寻储存表的线性插值法;
一个增益器,它的输入连接增益计算模块的输出,用于将获得的增益修正系数对输入的压控振荡器的数字调制信号进行增益处理。
第一调制分支提供压控振荡器的第一输入信号,这个输入信号在通过自适应增益控制环路的增益器后被转换成模拟信号。
其中VCO的第一输入信号和第二输入信号通过加法器叠加后被用于控制VCO的输入。
本发明中,锁相环包括:
一个压控振荡器,它有一个模拟电压信号输入和一个频率信号输出;
一个鉴相器,它把两个相位调制的输入信号进行比较,并把比较产生的相位或频率误差作为输出信号输出;
一个环路滤波器,它的输入连接鉴相器的输出,用于对鉴相器输出的误差信号进行低通滤波处理,并把滤波后的信号提供给VCO的输入作为VCO的第二输入信号;
一个分频器,它的输入连接VCO的输出,用于把VCO的输出进行分频处理,它的输出连接到鉴相器的一个输入端;
一个基准频率信号,它连接鉴相器的另一个输入端;
一个调制器,它的输入包括基带相位调制信号和载波频率信号,它的输出是一个数字序列用于控制分频器的分频比率。
本发明还提出一种采用自适应增益控制来直接调制压控振荡器(VCO)产生频率信号的频率调制方法,该方法包括:
采用一个压控振荡器(VCO),它把输入的电压信号转化成相应的频率信号输出;
采用一个基准频率信号来测量输入的频率调制信号的频率;
采用一个自适应增益控制环路组成的第一调制分支和采用一个锁相环组成的第二调制分支;这两个分支分别提供压控振荡器的第一输入信号和第二输入信号,这两个输入信号同时调制VCO的输入;
采用一个参数查寻储存表,用于寄存自适应增益修正系数的初始值和VCO的增益参数,并更新新产生的增益修正系数。
本发明中,自适应增益控制环路组成的第一调制分支包括:
一个双模分频器,用于把VCO输出的高频信号转换成系统设定的中频信号;
一个基准频率信号或基准频率信号发生器;
一个频数转换器,用于计算输入的频率信号相对于基准频率信号的频率值,并以数字序列的模式输出;
一个频率检测器,用于比较二个不同的输入频率信号并产生相应的误差信号输出;
一个加权滤波器和参数查寻表组成增益计算模块,用于根据输入的误差信号来计算VCO输入调制信号的增益修正系数,计算方法包括加权滤波和基于参数查寻储存表的线性插值法;
一个增益器,用于将获得的增益修正系数对的输入的压控振荡器的数字调制信号进行线性放大或缩小;
上述调制分支中,其中的双模分频器把VCO输出的高频信号转换成系统设定的中频信号,并通过频数转换器对这个中频信号进行解调,解调的结果被转换成数字序列信号送到频率检测器,与基准频率信号进行比较,比较产生的误差信号被送到增益计算模块进行分析处理后得到VCO的增益修正系数。
上述调制分支中,基准频率信号还包括以数字序列的方式表示的经过调制的频率信号,这种经过调制的基准频率信号可采用直接数字合成的方法来得到;增益修正系数是采用加权滤波和基于参数查寻储存表的线性插值法得到,这个增益修正系数被增益器用于对VCO的输入调制信号进行线性修正。
上述调制分支中,中频频率的选取是根据与该频率相应的频数转换器的输出杂散频率特性和VCO的输出频率来决定的。
本发明中,锁相环组成的第二调制分支,包括:
一个压控振荡器(VCO),它有一个模拟电压信号输入和一个频率信号输出;
一个鉴相器,它把两个相位调制的输入信号进行比较,并把比较产生的相位或频率误差作为输出信号输出;
一个环路滤波器,它的输入连接鉴相器的输出,用于对鉴相器输出的误差信号进行低通滤波处理,并把滤波后的信号作为VCO的第二输入信号;
一个分频器,它的输入连接VCO的输出,用于把VCO输出的信号进行分频处理,它的输出连接到鉴相器的一个输入端;
一个基准频率信号,它连接鉴相器的另一个输入端;
一个调制器,它的输入包括基带相位调制信号和载波频率信号,它的输出是一个调制的数字序列用于控制分频器的分频比率。
本发明中,第一调制分支提供VCO的第一输入信号,这个输入信号在通过自适应增益控制环路的增益器后被转换成模拟信号。锁相环组成的第二调制分支提供VCO的第二输入信号,这个锁相环还包括一个信号加法器,这个加法器把VCO的第一输入信号和第二输入信号叠加在一起组成VCO的输入控制信号。
本发明中,自适应增益修正系数初始值的计算是采用一个已知的的调制信号作为基准输入信号,通过比较VCO的实际输出信号与基准信号的差别来得到在不同的调制频率下所要求的增益修正系数初始值。
图2是根据本发明的原理设计的一种频率调制器。这种频率调制器采用双点调制结构形式,载波信号是利用锁相环窄带跟踪特性来得到,而频率调制信号是利用数字自适应增益控制环路对VCO的调制来得到,VCO的非线性噪声和频率漂移问题是由数字自适应增益控制环路来解决。采用这种结构的好处之一是利用分数N分频的锁相环频率合成器来选取载波频率,这样发射机就不需要传统结构中所需的中频上变频器和昂贵的带通滤波器了。另外,利用自适应增益控制环路对VCO的直接调制使输入调制信号的带宽不再受到PLL带宽的限制。采用这种方法,不仅可对高速宽带输入信号进行频率调制,而且可以有效地降低输出的噪声和杂散频率。
本发明的具体原理,特性,功能和优点可以通过下述的附图和具体说明来更好地理解。
附图说明
图1是一种通用的分数N分频的锁相环频率合成器结构;
图2是基于本发明构造的一种采用自适应增益控制来调制VCO的双点调制的频率调制器结构。
图3是另一种类似于图2的VCO双点调制的频率调制器结构,在这个结构中自适应增益控制环路采用了频率偏置的方法。
图中标号:100为典型的分数N分频的锁相环频率合成器,101为压控振荡器,102为环路滤波器,103为鉴相器,104为双模分频器,105为Sigma-delta调制器,106为加法器,107为发送滤波器;200为分数N分频的锁相环频率合成器,201为压控振荡器,202为加法器,203为环路滤波器,204为鉴相器,205为双模分频器,206为发送滤波器,207为Sigma-delta调制器,208为数模转换器,209为增益器,210为加权滤波器和参数查寻表,211为频数转换器,215为基带处理器,300为分数N分频的锁相环频率合成器,301为压控振荡器,302为加法器,303为环路滤波器,304为鉴相器,305为双模分频器,306为发送滤波器,307为Sigma-delta调制器,308为数模转换器,309为增益器,310为加权滤波器和参数查寻表,311为频数转换器,312为Sigma-delta频率合成器,313为双模分频器,314为Sigma-delta调制器,315为频率检测器,320为基带处理器。
具体实施方式
下述的设计例子对本发明所涉及的原理,功能模块和信号流程进行具体描述,这些描述主要是为了更直接和清晰地对本发明的基本原理进行解释,所以只代表与本发明有关的一种应用,而本发明并不只限于此种应用。
参照图1,图中的数字表示不同模块的编号。图1是一种分数N分频的频率合成器。基带数字信号D_in被送到发送滤波器107产生调制信号,这个调制信号和载波信号Freq_Carrier通过加法器106叠加在一起作为Sigma-Delta调制器105的输入,这个Sigma-Delta调制器105的输出用于控制双模分频器104的分频比率。有关Sigma-Delta调制器的详细描述可从S.R.Norsworthy,R.Schreier和G.C.Temes撰写的“Delta-Sigma Data Converters”一书中找到,在此不再作进一步的说明。双模分频器104的输出和基准频率fref分别连到鉴相器103的两个输入端进行相位比较,产生的误差信号被送入锁相环的环路低通滤波器102作滤波处理后生成压控振荡器(VCO)101的控制输入信号。VCO 101的输出信号fout经由反馈回路通过分频器104分频后输入简相器103。分数N分频器是由Sigma-Delta调制器105和双模分频器104构成,该分频器的分频比率是采用Sigma-Delta调制器来得到的。
采用上述方法,基带数字信号及其相位信息可直接转换成射频信号而不需通过中频转换电路,另外利用锁相环路的窄带跟踪特性可获得精确、低噪声的输出频率。但是这种结构存在一个严重局限:那就是调制信号的带宽不能超过锁相环的带宽。这个限制使图1的结构难以用来调制高速和高带宽的频率调制信号。因为提高数据传输率就要求增加锁相环的环路带宽;但另一方面,降低输出噪声和输出杂散频率又要求较窄的环路带宽。这个设计矛盾可通过本发明的方法来得到解决。
图2是基于本发明构造的一种采用自适应增益控制来直接调制VCO的双点调制结构。数字控制信号,vco_mod,D_in,Freq_carrier和基准频率fref都由基带数字处理器215提供,在上面图1中表示的分数N分频的锁相环频率合成器被作为功能块200在图2中用浅色框图表示。分数N分频的锁相环200由鉴相器204,环路滤波器203,压控振荡器(VCO)201和环路分频器205组成。鉴相器204是个频率或相位比较器,它把输入的基准频率信号和分频器205的输出频率信号进行比较,产生相应的误差信号。环路滤波器的作用是滤除鉴相器204产生的误差信号中的高频成分和噪声,以保证环路所要求的性能,并产生一个控制信号通过加法器202来控制VCO 201。压控振荡器VCO201把输入的控制电压转化为相应的输出频率信号fout。环路分频器205把VCO 201的输出信号分频后作为反馈信号送回鉴相器204。
对VCO 201的直接调制是通过把数模转换器208产生的基带调制信号VCO_direct和环路滤波器203的输出信号经过加法器202叠加在一起,这个叠加信号被VCO 201转化为输出的频率调制信号fout。基带数字处理器215产生的VCO调制信号vco_mod通过增益器209得到线性修正,这个修正后的数字信号通过数模转换器208转化成VCO所需的电压调制信号VCO_direct。
当锁相环200工作在锁定状态时,双模分频器205的输出频率和基准频率fref相同,而调制信号VCO_direct产生的VCO输出的频率变化也正好抵消基带调制信号D_in通过分频器205引起的输出频率fx的变化。锁相环200的功能是通过VCO 201把载波信号锁定在所需的载波频率,与此同时,调制信号VCO_direct通过加法器202与环路滤波器203输出的载波调制信号相叠加,以VCO双点调制的方式产生所需的频率调制信号。
根据图2的结构,VCO的频率飘移、相位噪声等非线性误差可通过采用VCO自适应增益控制环路的方法来得到解决。这个增益控制反馈回路包括:频数转换器211,加权滤波器和参数查寻表210,增益器209,数模转换器208,VCO 201以及分频器205。VCO 201的输出信号经过双模分频器205分频后被送到频数转换器211。频数转换器211的功能是把分频器输出的频率信号fx与基准频率fref进行比较,并将比较结果转换成数字序列表示的方式输出,这个输出的数字信号表示了相应输入信号的频率。有关频数转换器211的功能和实现的例子可参考论文《An Oversampling Delta-Sigma FrequencyDiscriminator”,R.D.Beards and M.A.Copeland,IEEE Trans.on Circuits andSystems-II,Vol.41,No.1,pages 26 to 32,January 1994》。当VCO 201的输出频率发生误差时就会引起分频器205的输出频率fx发生相应的变化,从而使频数转换器211的输出也发生相应变化。这个频率误差信号被加权滤波器210经过滤波和线形插值处理后得到VCO 201的增益修正系数。这个增益修正系数通过增益器209对基带调制信号vco_mod作线性修正,以补偿VCO 201所造成的频率误差,并由数模转换器208转换成电压信号VCO_direct,然后经过加法耦合器202实现对VCO 201的频率调制。
VCO 201增益修正系数的初始值被储存在加权滤波器和查寻表210的寄存器内,这些初始值可根据所使用的VCO的传输特性在不同的输入电压状况下测量出来,也可以用事先设定的调制信号进行校验和设定。在实时工作情况下,这些增益系数是通过VCO的自适应增益控制环路实时计算得到的。
采用上述的自适应增益修正的方法,VCO的频率漂移和其它噪声效应可以得到很好的补偿和修正。由于所需的频率调制信号是采用自适应增益修正的方法对VCO直接调制得到的,因此调制信号的带宽直接受数模转换器208的限制而不是受锁相环频率合成器200的环路带宽限制。又因为数模转换器可达到的带宽远大于锁相环的环路带宽,所以,采用这种自适应增益控制环路来对VCO双点调制的方法可以满足对高速和高带宽频率调制的要求。
另外,由于分数N分频的锁相环频率合成器200被用来控制调制信号的载波频率,而高带宽的调制信号无需通过环路滤波器203,所以,该锁相环频率合成器200可以用传统的窄带环路滤波器来实现,以满足对载波信号的低输出噪声和低杂散频率的要求。采用这种自适应增益控制的VCO双点调制方法,不仅可满足对高速宽带频率调制信号的要求,而且还可满足对调制信号高精度和低噪声的要求。
图3是的另一种直接调制VCO的双点调制结构,这一结构与图2所示的结构类似,不同的是在自适应增益控制环路中采用了频率偏置的功能。在图中用浅色框图300表示的是一个在图1中表示的分数N分频的锁相环频率合成器。基带数字处理模块320提供控制信号,他们包括:偏置频率控制信号Freq_offset,直接数字合成的频率调制信号DDS_mod,基准时钟信号fref,VCO频率调制信号vco_mod,基带数字信号D_in和载波频率控制信号Freq_carrier。
Sigma-Delta频率合成器312的作用是采用Sigma-Delta直接数字合成的方法把输入信号DDS_mod转化为与系统设定的偏置频率相应的数字序列信号。这个数字序列信号被作为基准信号送到频率检测器315的一个输入端。
频率偏置的功能是通过双模分频器313和Sigma-Delta调制器314来实现的。它的原理于图1描述的双模(N/N+1)分频器104和Sigma-Delta调制器105是一样的,要求的偏置频率是由控制信号Freq_Offset来选取。VCO 301的输出被双模分频器313分频后通过频数转换器311产生一个数字序列信号,然后被送到频率检测器315与Sigma-Delta频率合成器312产生的基准信号进行比较。
频率检测器315将比较产生的误差信号送到加权滤波器和参数查寻表310进行滤波处理和线性插值计算后得到VCO 301的增益修正系数。当VCO 301的频率发生漂移误差时就会引起分频器313的输出频率发生相应的变化,从而使频数转换器311的输出也产生相应变化,结果使频率检测器315产生相应的误差信号。这个误差信号被输入加权滤波器310产生新的VCO增益修正系数,这个新的增益系数通过增益器309对输入调制信号vco_mod作线性修正,以补偿VCO 301的频率漂移和其他非线形因素所造成的频率误差。这个修正后的数字信号通过数模转换器308产生电压调制信号。该电压调制信号和环路滤波器303输出的载波频率信号经过加法器302叠加在一起。这个叠加后的电压信号通过VCO 301转换成输出的频率调制信号fout
采用图3的结构,偏置频率Freq_Offset可以根据系统的噪声频率特性进行适当选择,例如,根据频率合成器312所用的Sigma-Delta调制器的输出噪声频谱特性进行选择,这样可以有效地降低系统输出的杂散频率噪声,并同时提高频数转换器的精度。
值得说明的是上述的描述是为了能对本发明有一个容易和直接的了解,这些描述是通过上述的特别例子来加以阐述的,但是,在实际应用中可能基于本发明发展出不同的结构。本发明的基本原理并不局限于上述的描述,而是这些结构同样包含在本发明的权利要求范围内。
参考文献
[1]M.H.Perrot,T.L.Tewksburg III,C.G.Sodini,″A 27-mW CMOS Fractional-NSynthesizer Using Digital Compensation for 2.5-Mb/s GFSK Modulation″,IEEEJournal of Solid-State Circuits,pp.2048-2060,vol.32,No.12,Dec.1997.
[2]R.D.Beards and M.A.Copeland,“An Oversampling Delta-Sigma FrequencyDiscriminator”,IEEE Trans.on Circuits and Systems-II,pp.26-32,Vol.41,No.1,Jan.1994.
[3]S.R.Norsworthy,R.Schreier and G.C.Temes,“Delta-Sigma DataConverters-Theory,Design,and Simulation”,IEEE Press,ISBN:0-7803-1045-4,1997.

Claims (7)

1.一种直接调制压控振荡器产生射频信号的频率调制器,其特征在于它的组成包括:
一个基准时钟信号;
一个自适应增益控制环路组成的第一调制分支和一个锁相环组成的第二调制分支;这两个分支分别提供压控振荡器的第一输入信号和第二输入信号;
其中,所述锁相环包括一个从输入电压信号产生射频输出信号的压控振荡器;
其中,所述的自适应增益控制环路组成的第一调制分支包括:
一个反馈回路分频器,它的输入连接压控振荡器的输出,用于对压控振荡器输出信号进行分频处理,该分频器与锁相环反馈回路中使用的分频器共享,该分频器的作用是把压控振荡器输出的高频信号通过分频转换成低频信号;
一个频数转换器,它的输入连接反馈回路分频器的输出,用于计算输入信号相对于基准时钟信号的频率值,并以数字信号模式输出;
一个加权滤波器和参数查寻表,连接频数转换器的输出,用于计算增益系数,计算方法采用加权滤波和基于参数查寻表的线性插值法;
一个增益器,它的输入连接加权滤波器和参数查寻表的输出,用于将获得的增益系数对输入的压控振荡器的数字调制信号进行增益修正处理;
一个数模转换器,它把增益器输出的数字信号转换成调制压控振荡器输入的模拟信号;
或者,所述的自适应增益控制环路组成的第一调制分支包括:
一个双模分频器,它的输入连接压控振荡器的输出,用于把压控振荡器输出的高频信号转换成系统设定的中频信号;
一个频数转换器,它的输入连接双模分频器的输出,用于计算输入的频率信号相对于基准时钟信号的频率值,并以数字序列的模式输出;
一个数字频率合成器,它的输入连接数字基带处理器,用于把基带数字信号从基带频率转换成系统设定的中频频率调制的信号,并以数字序列的模式输出;
一个频率检测器,它的二个输入分别连接频数转换器的输出和频率合成器的输出,用于比较二个不同的输入频率信号并产生相应的误差信号输出;
一个加权滤波器和参数查寻表,它的输入连接频率检测器的输出,其作用是根据输入的误差信号来计算压控振荡器输入调制信号的增益修正系数,计算方法包括加权滤波和基于参数查寻储存表的线性插值法;
一个增益器,它的输入连接加权滤波器和参数查寻表的输出,用于将获得的增益修正系数对输入的压控振荡器的数字调制信号进行增益处理;
一个数模转换器,它把增益器输出的数字信号转换成调制压控振荡器输入的模拟信号。
2.根据权利要求1所述的频率调制器,其特征在于所述的锁相环包括:
所述压控振荡器,它有一个模拟电压信号输入和一个频率信号输出;
一个鉴相器,它把两个相位调制的输入信号进行比较,并把比较产生的相位或频率误差作为输出信号输出;
一个环路滤波器,它的输入连接鉴相器的输出,用于对鉴相器输出的误差信号进行低通滤波处理,并把滤波后的信号提供给压控振荡器的输入作为压控振荡器的第二输入信号;
一个分频器,它的输入连接压控振荡器的输出,用于把压控振荡器的输出进行分频处理,它的输出连接到鉴相器的一个输入端;
一个基准频率信号,它连接鉴相器的另一个输入端;
一个调制器,它的输入包括基带相位调制信号和载波频率信号,它的输出是一个数字序列用于控制分频器的分频比率;
一个信号加法器,这个加法器把压控振荡器的第一输入信号和第二输入信号叠加在一起组成压控振荡器的输入控制信号。
3.一种直接调制压控振荡器产生频率信号的频率调制的方法,其特征在于该方法包括:
采用一个压控振荡器,它把输入的电压信号转化成相应的频率信号输出;
采用一个基准频率信号来测量输入的频率调制信号的频率;
采用一个自适应增益控制环路组成的第一调制分支和采用一个锁相环组成的第二调制分支;这两个分支分别提供压控振荡器的第一输入信号和第二输入信号,这两个输入信号同时调制压控振荡器的输入;
其中,所述锁相环包括所述压控振荡器;
其中,所述自适应增益控制环路组成的第一调制分支包括:
一个双模分频器,它的输入连接压控振荡器的输出,用于把压控振荡器输出的高频信号转换成系统设定的中频信号;
一个频数转换器,它的输入连接双模分频器的输出,用于计算输入的频率信号相对于基准时钟信号的频率值,并以数字序列的模式输出;
一个数字频率合成器,它的输入连接数字基带处理器,用于把基带数字信号从基带频率转换成系统设定的中频频率调制的信号,并以数字序列的模式输出;
一个频率检测器,它的二个输入分别连接频数转换器的输出和频率合成器的输出,用于比较二个不同的输入频率信号并产生相应的误差信号输出;
一个加权滤波器和参数查寻表,它的输入连接频率检测器的输出,其作用是根据输入的误差信号来计算压控振荡器输入调制信号的增益修正系数,计算方法包括加权滤波和基于参数查寻储存表的线性插值法;
一个增益器,它的输入连接加权滤波器和参数查寻表的输出,用于将获得的增益修正系数对输入的压控振荡器的数字调制信号进行增益处理;
其中的双模分频器把压控振荡器输出的高频信号转换成系统设定的中频信号,并通过频数转换器对这个中频信号进行解调,解调的结果被转换成数字序列信号送到频率检测器,与基准频率信号进行比较,比较产生的误差信号被送到加权滤波器和参数查寻表进行分析处理后得到压控振荡器的增益修正系数。
4.根据权利要求3所述的方法,其特征在于基准频率信号还包括以数字序列的方式表示的经过调制的频率信号,这种经过调制的基准频率信号可采用直接数字合成的方法来得到;增益修正系数是采用加权滤波和基于参数查寻储存表的线性插值法得到,这个增益修正系数被增益器用于对压控振荡器的输入调制信号进行线性修正。
5.根据权利要求3所述的方法,其特征在于中频频率的选取是根据与该频率相应的频数转换器的输出杂散频率特性和压控振荡器的输出频率来决定的。
6.根据权利要求3所述的方法,其特征在于所述的锁相环包括:
所述压控振荡器,它有一个模拟电压信号输入和一个频率信号输出;
一个鉴相器,它把两个相位调制的输入信号进行比较,并把比较产生的相位或频率误差作为输出信号输出;
一个环路滤波器,它的输入连接鉴相器的输出,用于对鉴相器输出的误差信号进行低通滤波处理,并把滤波后的信号作为压控振荡器的第二输入信号;
一个分频器,它的输入连接压控振荡器的输出,用于把压控振荡器输出的信号进行分频处理,它的输出连接到鉴相器的一个输入端;
一个基准频率信号,它连接鉴相器的另一个输入端;
一个调制器,它的输入包括基带相位调制信号和载波频率信号,它的输出是一个调制的数字序列用于控制分频器的分频比率。
7.根据权利要求6所述的方法,其特征在于中锁相环组成的第二调制分支提供压控振荡器的第二输入信号,这个锁相环还包括一个信号加法器,这个加法器把压控振荡器的第一输入信号和第二输入信号叠加在一起组成压控振荡器的输入控制信号。
CN 200510028720 2005-08-12 2005-08-12 一种直接调制压控振荡器的频率调制器和调制方法 Expired - Fee Related CN1731680B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200510028720 CN1731680B (zh) 2005-08-12 2005-08-12 一种直接调制压控振荡器的频率调制器和调制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200510028720 CN1731680B (zh) 2005-08-12 2005-08-12 一种直接调制压控振荡器的频率调制器和调制方法

Publications (2)

Publication Number Publication Date
CN1731680A CN1731680A (zh) 2006-02-08
CN1731680B true CN1731680B (zh) 2010-04-28

Family

ID=35963992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200510028720 Expired - Fee Related CN1731680B (zh) 2005-08-12 2005-08-12 一种直接调制压控振荡器的频率调制器和调制方法

Country Status (1)

Country Link
CN (1) CN1731680B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110850773A (zh) * 2019-11-14 2020-02-28 北京和利时系统工程有限公司 一种采集信号的方法、装置、计算机存储介质及电子设备

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102193029B (zh) * 2010-03-19 2013-05-01 上海市计量测试技术研究院 非常规采样时间短期频率稳定度测量方法
CN103957007B (zh) * 2014-05-09 2017-05-03 武汉工程大学 低信噪比下任意波形的微弱信号检测方法及系统
CN104135280B (zh) * 2014-06-26 2020-09-18 西安空间无线电技术研究所 一种谐波发生加混频的频率源电路
CN104242961B (zh) * 2014-08-22 2016-05-25 上海磐启微电子有限公司 一种两点式无线发射机的频偏校准方法
CN104242929B (zh) * 2014-09-01 2018-09-25 长沙景嘉微电子股份有限公司 一种带调制深度补偿的频率调制系统
CN104218948B (zh) * 2014-09-01 2018-05-04 长沙景嘉微电子股份有限公司 一种实现宽范围调制深度补偿的频率调制系统
CN104300976B (zh) * 2014-09-25 2018-05-04 长沙景嘉微电子股份有限公司 一种应用于多种码率通信、带调制深度补偿的频率调制系统
US9467156B2 (en) * 2014-12-02 2016-10-11 Mediatek Inc. Frequency synthesizing module and related frequency gain determining method
CN104767575B (zh) * 2015-04-22 2017-04-19 清华大学 两点调制发射机中高通通路数模转换器的增益校准方法
CN106533460A (zh) * 2016-11-01 2017-03-22 全球能源互联网研究院 一种无线发射机及其控制方法
CN109787561A (zh) * 2019-01-30 2019-05-21 北京智芯微电子科技有限公司 线性调频信号的发生器
CN109831401B (zh) * 2019-03-19 2021-04-13 西安电子科技大学 一种mimo体制中基于共参考的调制器及方法
CN110392010B (zh) * 2019-07-29 2020-07-28 郑州工程技术学院 一种基于云计算的智能服务管理系统
CN110445491B (zh) * 2019-09-02 2020-12-08 北京理工大学 一种基于预设频率及动态环路带宽的锁相环
US10979277B1 (en) * 2019-12-31 2021-04-13 Texas Instruments Incorporated Carrier frequency recovery in a receiver
CN114189249B (zh) * 2022-02-14 2022-05-17 微龛(广州)半导体有限公司 开环小数分频器及时钟系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4870384A (en) * 1987-12-23 1989-09-26 Marconi Instruments Limited Frequency or phase modulation
US4942374A (en) * 1988-04-26 1990-07-17 Japan Radio Co., Ltd. Phase-locked loop type synthesizer having modulation function
US5420543A (en) * 1993-12-13 1995-05-30 Motorola, Inc. Method and apparatus for determining a constant gain of a variable oscillator
CN1203708A (zh) * 1995-11-30 1998-12-30 亚特兰大科技公司 带前馈的高稳定频率合成器环路
CN1286532A (zh) * 1999-08-26 2001-03-07 阿尔卡塔尔公司 锁相环路频率合成器
CN1444338A (zh) * 2002-03-12 2003-09-24 松下电器产业株式会社 频率调制器,频率调制方法,和无线电线路
US6856206B1 (en) * 2001-06-25 2005-02-15 Silicon Laboratories, Inc. Method and apparatus for acquiring a frequency without a reference clock

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4870384A (en) * 1987-12-23 1989-09-26 Marconi Instruments Limited Frequency or phase modulation
US4942374A (en) * 1988-04-26 1990-07-17 Japan Radio Co., Ltd. Phase-locked loop type synthesizer having modulation function
US5420543A (en) * 1993-12-13 1995-05-30 Motorola, Inc. Method and apparatus for determining a constant gain of a variable oscillator
CN1203708A (zh) * 1995-11-30 1998-12-30 亚特兰大科技公司 带前馈的高稳定频率合成器环路
CN1286532A (zh) * 1999-08-26 2001-03-07 阿尔卡塔尔公司 锁相环路频率合成器
US6856206B1 (en) * 2001-06-25 2005-02-15 Silicon Laboratories, Inc. Method and apparatus for acquiring a frequency without a reference clock
CN1444338A (zh) * 2002-03-12 2003-09-24 松下电器产业株式会社 频率调制器,频率调制方法,和无线电线路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110850773A (zh) * 2019-11-14 2020-02-28 北京和利时系统工程有限公司 一种采集信号的方法、装置、计算机存储介质及电子设备

Also Published As

Publication number Publication date
CN1731680A (zh) 2006-02-08

Similar Documents

Publication Publication Date Title
CN1731680B (zh) 一种直接调制压控振荡器的频率调制器和调制方法
US7015738B1 (en) Direct modulation of a voltage-controlled oscillator (VCO) with adaptive gain control
AU746796B2 (en) A post-filtered delta sigma for controlling a phase locked loop modulator
KR101045110B1 (ko) 고속 주파수 호핑 확산 스펙트럼 기술에 기초한 셀룰러무선 통신 시스템용 직접 디지털 주파수 합성기
JP5980817B2 (ja) 2点変調デジタル位相ロックループ
US7324788B2 (en) RF integrated circuit comprising a frequency synthesizer not very sensitive to injection locking
CN1985441B (zh) 锁相环中相位误差抵消的方法和装置
JP4808882B2 (ja) Pllとデルタシグマ変調器とを有する無線送信器機構
US8190111B2 (en) Two-point polar modulator and method for generating a polar-modulated signal based on amplitude information and phase information
US20060202768A1 (en) Phase locked loop comprising a sigma-delta modulator
CN104320137B (zh) 一种锁相环频率合成器
US6011815A (en) Compensated ΔΣ controlled phase locked loop modulator
CN101090269B (zh) 锁相环路频率合成器及其调制方法
CN1345482A (zh) 用于通过噪声前馈减少振荡器噪声的方法和装置
CN204131498U (zh) 一种锁相环频率合成器
US7545232B2 (en) Polar modulator arrangement and polar modulation method
US6008704A (en) Fractional frequency synthesizer with modulation linearizer
EP2220761A2 (en) Pll calibration
US7746187B2 (en) Self-calibrating modulator apparatuses and methods
US7453325B2 (en) Single point modulator having a PLL circuit
US7495520B2 (en) Modulation device using frequency-shift keying
CN100454757C (zh) 频率调变传输装置
CN102545886B (zh) Gfsk调制器、gfsk调制方法及发射机
US6163232A (en) Frequency/phase modulator using a digital synthesis circuit in a phase locked loop
CN109450467B (zh) 基于iq调制器内插锁相环合成射频信号的装置及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Frequency modulator for directly modulating VCO and modulating method

Effective date of registration: 20101027

Granted publication date: 20100428

Pledgee: Pudong Development Bank of Shanghai, Limited by Share Ltd, Wuxi branch

Pledgor: Wuxi core core Electronics Co. Ltd|Cao Weixun

Registration number: 2010990000940

PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20120418

Granted publication date: 20100428

Pledgee: Pudong Development Bank of Shanghai, Limited by Share Ltd, Wuxi branch

Pledgor: Wuxi core core Electronics Co. Ltd|Cao Weixun

Registration number: 2010990000940

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100428

Termination date: 20170812

CF01 Termination of patent right due to non-payment of annual fee