CN101572550B - 锁相环频率合成器及调整调制信号频率的方法 - Google Patents

Abstract

一种锁相环频率合成器及调整调制信号频率的方法，其中锁相环频率合成器包括：锁相环回路；调制信号频率调整单元，用于依据其频率调整因子将输出信号改变频率产生预调制信号，所述频率调整因子根据调制信号的频率确定；调制处理器，用于根据预调制信号产生调制信号。本发明还提供一种调整上述锁相环频率合成器的调制处理器的调制信号频率的方法。本发明通过在扩展频谱的锁相环频率合成器中加入调制信号频率调整单元，依据调制信号频率调整单元的频率调整因子将输出信号改变频率产生预调制信号，然后再根据预调制信号产生调制信号，当需要调制信号的频率在一定范围内的时候，通过改变调制信号频率调整单元的频率调整因子使调制信号的频率满足要求。

Description

锁相环频率合成器及调整调制信号频率的方法

技术领域

本发明涉及一种锁相环的频率合成技术，特别涉及锁相环频率合成器及调整调制信号频率的方法。

背景技术

锁相环(PLL，Phase Locked Loop)被广泛应用于系统级芯片(SOC，Systemon Chip)中，以构成频率合成器、时钟发生器等。图1为一种锁相环的基本结构，包括：鉴频鉴相器(PFD，Phase Frequency Detector)10、电荷泵(CP，Charge Pump)11、环路滤波器(LP，Loop Filter)12、压控振荡器(VCO，Voltage Control Oscillator)13和分频器(Divider)14，环路滤波器12包括串联的电阻Rp和电容Cp。

鉴频鉴相器10检测输入信号S_ref和反馈信号S_fb的频差和相差，产生相位检测信号UP、DN送入电荷泵11；在电荷泵11中相位检测信号UP、DN被转换成电流Ip对环路滤波器12的电容Cp进行充放电，环路滤波器12产生控制电压V_ctrl送入压控振荡器13；压控振荡器13在控制电压V_ctrl升高时加快振荡频率，在控制电压V_ctrl降低时减慢振荡频率。压控振荡器13的输出信号S_out经过分频器14产生反馈信号S_fb，整个系统形成一个反馈系统，输出信号S_out的频率被锁定到固定频率。

为了提高器件的抗噪声干扰能力，提高安全性，现有技术公开了一种扩展频谱锁相环(Spreading Spectra PLL)频率合成器，其锁相环路频率合成器受∑-Δ调制器控制。如图2所示：周期性参考信号Sr与由分频器606输出的反馈信号一起被送至鉴频鉴相器602，鉴频鉴相器602的输出脉冲与参考信号Sr和反馈信号之间的相位差有关，鉴频鉴相器602的输出脉冲经滤波器603滤波，并送至压控振荡器604。由于锁相环路中的反馈，由压控振荡器604输出的输出信号Sout的频率等于由参考信号Sr的频率除以除频因子。因此，输出信号Sout的频率可经由控制除频因子来控制。在∑-Δ调制器610所控制的锁相环路合成器中，使用∑-Δ调制器610来产生除频因子，分频器606的除频因子在参考信号Sr的每个频率周期均可改变一次。通过在∑-Δ调制器610的输入端加入加法器608与位移信号Soff609实现通道选择。

包括波形产生器607和锁相环补偿电路611的调制处理器基于输入调制信号Sim产生∑-Δ调制器610的输入信号，其中锁相环补偿电路611用于补偿因锁相环路而引起的变形。

在专利号为6011815的美国专利中还可以发现更多与上述技术方案相关的信息。

现有技术还公开了一种扩展频谱的锁相环频率合成器，参照图3，包括：鉴频鉴相器101、电荷泵102、滤波器103、压控振荡器104和分频器105以及波形产生器106和∑-Δ调制器107，所述波形产生器106和∑-Δ调制器107构成调制处理器。

鉴频鉴相器101检测输入信号S_ref和反馈信号S_fb的频差和相差，产生相位检测信号UP、DN送入电荷泵102；在电荷泵102中相位检测信号UP、DN被转换成电流Ip对滤波器103的电容进行充放电，滤波器103产生控制电压V_ctrl送入压控振荡器104；压控振荡器104在控制电压V_ctrl升高时加快振荡频率，在控制电压V_ctrl降低时减慢振荡频率。压控振荡器104的输出信号S_out经过分频器105产生反馈信号S_fb，波形产生器106根据反馈信号S_fb产生调制信号S_mod；然后，∑-Δ调制器107以反馈信号S_fb作为控制时钟，根据在瞬态输入的调制信号S_mod的数值进行运算产生整数序列Integer；分频器105基于输入的整数序列Integer改变除频因子，并依据该除频因子将输出信号S_out除频产生反馈信号S_fb。整个系统形成一个反馈系统，输出信号S_out的频率被锁定到一定范围内的频率。

其中，调制信号S_mod的频率与具体的数字实现有关，所述调制信号的频率为：

$f_{\mathrm{mod}}=\frac{f_{\mathrm{ref}}}{Q}---\left(1\right)$

其中f_ref为输入信号S_ref的频率；Q为波形产生器106的参考信号周期采样数。

由上式(1)可以看出，当扩展频谱的锁相环频率合成器制作完成之后，则Q为固定，此时，调制信号S_mod的频率f_mod仅与输入信号S_ref的频率f_ref有关。而在实际应用中，波形产生器106产生的调制信号S_mod的频率f_mod具有一定的规定范围，比如在串行ATA(SATA)标准中，调制信号S_mod的频率f_mod为30至33kHz。根据上式(1)可知，由此对输入信号S_ref的频率f_ref有了很大的限制，即对于已经完成制作的波形产生器106，只有通过改变输入信号S_ref的频率f_ref来改变波形产生器106的调制信号的频率f_mod。而在实际应用中，输入信号S_ref的频率f_ref是由晶体振荡器产生，改变其频率比较费时费力，而且在很多场合不可能去改变它。这样设计的波形产生器106很可能因为其频率f_mod不满足标准如SATA标准而被淘汰，造成产品浪费。

发明内容

本发明解决的问题是提供一种锁相环频率合成器及调整调制信号频率的方法，可以灵活调整调制处理器的调制波频率以满足标准。

为解决上述问题，本发明首先提供一种锁相环频率合成器，包括：锁相环回路，用于根据输入的参考信号和反馈信号产生输出信号；还包括：调制信号频率调整单元，用于依据其频率调整因子将输出信号改变频率产生预调制信号，所述频率调整因子根据调制信号的频率确定；调制处理器，用于根据预调制信号产生调制信号、进而产生整数序列以控制锁相环回路的反馈信号的频率。

可选地，所述调制处理器包括：波形产生器，用于根据预调制信号产生调制信号；∑-Δ调制器，用于根据调制信号产生整数序列。

可选地，所述的锁相环频率合成器还包括：触发器，用于在反馈信号控制下将整数序列输出至锁相环回路。

可选地，所述调制信号频率调整单元为分频器，所述调制信号频率调整单元的频率调整因子 $\mathrm{RD}=\frac{f_{\mathrm{out}}}{f_{\mathrm{mod}}*Q},$ 其中，f_out为输出信号的频率；f_mod为调制信号的频率；Q为波形产生器的参考信号周期采样数。根据权利要求4所述的锁相环频率合成器，其特征在于，所述调制信号具有预定频率范围。

可选地，所述预定频率范围为30至33KHz。

可选地，所述触发器为D触发器。

可选地，所述锁相环回路包括：鉴频鉴相器，接收参考信号和反馈信号以基于该两信号间的相位差产生相位检测信号；电荷泵，将相位检测信号转换成电流；滤波器，根据电流对滤波器的电容充放电产生控制电压；压控振荡器，产生基于所述控制电压而改变频率的输出信号；以及除频单元，基于整数序列改变除频因子，并依据该除频因子将输出信号除频产生反馈信号。

本发明还提供一种调整上述锁相环频率合成器的调制处理器的调制信号频率的方法，包括：采用锁相环回路根据输入的参考信号和反馈信号产生输出信号；将输出信号依据频率调整因子改变频率产生预调制信号，所述频率调整因子根据调制信号的频率确定；根据预调制信号产生调制信号；根据调制信号产生整数序列以控制锁相环回路的反馈信号的频率。

可选地，还包括：在反馈信号控制下将整数序列输出至锁相环回路。

可选地，所述频率调整因子 $\mathrm{RD}=\frac{f_{\mathrm{out}}}{f_{\mathrm{mod}}*Q},$ 其中，f_out为输出信号的频率；f_mod为调制信号的频率；Q为参考信号周期采样数。

可选地，所述调制信号具有预定频率范围。

可选地，所述预定频率范围为30至33KHz。

与现有技术相比，本技术方案具有以下优点：通过在扩展频谱的锁相环频率合成器中加入调制信号频率调整单元，依据调制信号频率调整单元的频率调整因子将输出信号改变频率产生预调制信号，然后再根据预调制信号产生调制信号，当需要调制信号的频率在一定范围内的时候，通过改变调制信号频率调整单元的频率调整因子使调制信号的频率满足要求；

本技术方案通过在扩展频谱的锁相环频率合成器中加入分频器，依据分频器的除频因子将输出信号改变频率产生预调制信号，然后再根据预调制信号产生调制信号，当需要调制信号的频率在一定范围内的时候，通过改变分频器的除频因子使调制信号的频率满足要求；

本技术方案还通过在扩展频谱的锁相环频率合成器中加入触发器，用于在反馈信号控制下将∑-Δ调制器的整数序列输出至锁相环回路作为除频因子，同步锁相环频率合成器的工作，避免由于预调制信号频率与反馈信号频率不同造成电路工作出错。

附图说明

图1为锁相环的基本结构示意图；

图2为现有技术的扩展频谱的锁相环频率合成器；

图3为现有技术的扩展频谱的锁相环频率合成器；

图4为本发明的第一实施例的锁相环频率合成器的模块示意图；

图5为本发明的第二实施例的锁相环频率合成器模块示意图；

图6为本发明的第二实施例的扩展频谱的锁相环频率合成器电路结构图；

图7为本发明的形成上述锁相环频率合成器的调制处理器的调制信号的频率的方法流程示意图。

具体实施方式

本发明通过在扩展频谱的锁相环频率合成器中加入调制信号频率调整单元，依据调制信号频率调整单元的频率调整因子将输出信号改变频率产生预调制信号，然后再根据预调制信号产生调制信号，当需要调制信号的频率在一定范围内的时候，通过改变调制信号频率调整单元的频率调整因子使调制信号的频率满足要求。

本发明通过在扩展频谱的锁相环频率合成器中加入分频器，依据分频器的除频因子将输出信号改变频率产生预调制信号，然后再根据预调制信号产生调制信号，当需要调制信号的频率在一定范围内的时候，通过改变分频器的除频因子使调制信号的频率满足要求。

本发明还通过在扩展频谱的锁相环频率合成器中加入触发器，用于在反馈信号控制下将∑-Δ调制器的整数序列输出至锁相环回路作为除频因子，同步锁相环频率合成器的工作，避免由于预调制信号频率与反馈信号频率不同造成电路工作出错。

本具体实施方式首先提供一种扩展频谱的锁相环频率合成器，参照图4给出本发明的第一实施例的锁相环频率合成器200的模块示意图，包括：

锁相环回路201，用于根据输入的参考信号S_ref和反馈信号S_fb(未示出)产生输出信号S_out，所述反馈信号S_fb为根据除频因子将输出信号S_out除频产生。

所述锁相环频率合成器200还包括：

调制信号频率调整单元203，用于依据频率调整因子将输出信号改变频率产生预调制信号，所述频率调整因子根据调制信号的频率确定；

调制处理器202，用于根据预调制信号产生调制信号、进而产生整数序列以控制反馈信号S_fb的频率。

所述调制信号频率调整单元203可以为分频器，则上述频率调整因子为分频器的除频因子。

本发明通过在扩展频谱的锁相环频率合成器中加入调制信号频率调整单元，依据调制信号频率调整单元的频率调整因子将输出信号改变频率产生预调制信号，然后再根据预调制信号产生调制信号，当需要调制信号的频率在一定范围内的时候，通过改变调制信号频率调整单元的频率调整因子使调制信号的频率满足要求。

本具体实施方式还提供另一种扩展频谱的锁相环频率合成器，参照图5给出本发明的第二实施例的扩展频谱的锁相环频率合成器300的模块示意图，包括：

锁相环回路201，用于根据输入的参考信号S_ref和反馈信号S_fb产生输出信号S_out，所述反馈信号S_fb为根据除频因子将输出信号S_out除频产生。

所述扩展频谱的锁相环频率合成器300还包括：

调制信号频率调整单元203，用于依据频率调整因子将输出信号改变频率产生预调制信号，所述频率调整因子根据调制信号的频率确定。

调制处理器202，用于根据预调制信号产生调制信号、进而产生整数序列以控制反馈信号S_fb的频率；

触发器204，用于在反馈信号S_fb控制下将调制处理器202的∑-Δ调制器的整数序列输出至锁相环回路。

所述调制信号频率调整单元203可以为分频器，则上述频率调整因子为分频器的除频因子。

本发明的第二实施例的扩展频谱的锁相环频率合成器300的电路结构图请详见图6，包括：锁相环回路201、调制信号频率调整单元203、调制处理器202以及触发器204，所述触发器204用于在反馈信号S_fb控制下将∑-Δ调制器211的整数序列Integer输出至锁相环回路201，所述触发器可以为D触发器；

所述锁相环回路201，进一步包括：

鉴频鉴相器205，接收参考信号S_ref和反馈信号S_fb以基于该两信号间的相位差产生相位检测信号UP或者DN；

电荷泵206，将相位检测信号UP或者DN转换成电流；

滤波器207，根据电流对滤波器207的电容充放电改变控制电压V_ctrl；

压控振荡器208，产生基于所述控制电压V_ctrl而改变频率的输出信号S_out以及

除频单元209，基于整数序列产生除频因子，并依据该除频因子将输出信号除频产生反馈信号S_fb。

所述调制信号频率调整单元203进一步包括：

分频器203，即为调制信号频率调整单元，用于依据频率调整因子将输出信号改变频率产生预调制信号S_smod。

所述调制处理器202进一步包括：

波形产生器210，用于根据预调制信号S_smod产生调制信号S_mod，所述波形产生器210具有固定的参考信号周期采样数Q；

∑-Δ调制器211，用于根据调制信号S_mod输出整数序列Integer。

根据图6，可以推导出波形产生器210产生的调制信号S_mod的频率为：

$f_{\mathrm{mod}}=\frac{f_{\mathrm{out}}}{\mathrm{RD}*Q}---\left(2\right)$

其中，RD为分频器203的频率调整因子；Q为波形产生器210的参考信号周期采样数；f_out为输出信号的频率，进一步为：

f_out＝f_ref*M  (3)

其中，f_ref为输入信号S_ref的频率，M为除频单元209的除频因子。

若波形产生器210产生的调制信号S_mod的具有预定频率范围，比如在SATA规定中，该频率范围为30至33KHz。对于一个给定预定频率范围的波形产生器210，输入的参考信号S_ref的频率f_ref和波形产生器210的参考信号周期采样数Q已经给定，则可以通过调整除频因子M和分频器203的除频因子RD进行调整使其满足条件，避免现有技术的仅能通过输入信号S_ref的频率f_ref来调节，增加了调整调制信号S_mod的频率f_mod的灵活性。反过来说，当确定调制信号S_mod的频率f_mod，结合(3)式，可以通过下式(4)确定分频器的除频因子RD即调制信号频率调整单元的频率调整因子：

$\mathrm{RD}=\frac{f_{\mathrm{ref}}*M}{f_{\mathrm{mod}}*Q}---\left(4\right)$

下面给出采用上述锁相环频率合成器300的工作过程：

首先，鉴频鉴相器205检测输入信号S_ref和反馈信号S_fb的频差和相差，产生相位检测信号UP、DN并且送入电荷泵206；在电荷泵206中相位检测信号UP、DN被转换成电流Ip并发送至滤波器207，滤波器207电容Cp被充放电，产生控制电压V_ctrl送入压控振荡器208；压控振荡器208在控制电压V_ctrl升高时加快振荡频率，在控制电压V_ctrl降低时减慢振荡频率；压控振荡器208的输出信号S_out被送入分频器203，分频器203依据其频率调整因子将输出信号S_out改变频率产生预调制信号S_smod，波形产生器210根据预调制信号S_smod产生调制信号S_mod，生成的调制信号S_mod的频率为 $f_{\mathrm{mod}}=\frac{f_{\mathrm{out}}}{\mathrm{RD}*Q}.$

然后，∑-Δ调制器211以预调制信号S_smod作为控制时钟，根据调制信号S_mod的值进行数学运算产生整数序列Integer；触发器204接收反馈信号S_fb作为同步时钟，在反馈信号S_fb的上升沿(下降沿)整数序列Integer中的整数输出至锁相环回路201的除频单元209；除频单元209也可以为分频器，其接收输出信号S_out作为同步时钟，基于输入的整数序列改变除频因子，并依据该除频因子将输出信号除频产生反馈信号S_fb，经过除频单元209产生反馈信号S_fb，整个系统形成一个反馈系统，输出信号S_out的频率f_out被锁定到一定范围内。

本发明通过在扩展频谱的锁相环频率合成器中加入分频器，依据除频因子将输出信号改变频率产生预调制信号，然后再根据预调制信号产生调制信号，当需要调制信号的频率在一定范围内的时候，通过改变分频器的除频因子使调制信号的频率满足要求。

本发明还通过在扩展频谱的锁相环频率合成器中加入触发器，用于在反馈信号控制下将∑-Δ调制器的整数序列输出至锁相环回路作为除频因子，同步锁相环频率合成器的工作，避免由于预调制信号频率与反馈信号频率不同造成电路工作出错。

本发明还给出一种调整上述锁相环频率合成器的调制处理器的调制信号的频率的方法，参照图7，包括：

执行步骤S21，采用锁相环回路根据输入的参考信号和反馈信号产生输出信号；执行步骤S22，将输出信号依据频率调整因子改变频率产生预调制信号，所述频率调整因子根据调制信号的频率确定；执行步骤S23，根据预调制信号产生调制信号；执行步骤S24，根据调制信号产生整数序列以控制锁相环回路的反馈信号的频率。

所述频率调整因子 $\mathrm{RD}=\frac{f_{\mathrm{ref}}*M}{f_{\mathrm{mod}}*Q},$ 其中，Q为波形产生器210的参考信号周期采样数；f_ref为输入信号S_ref的频率，M为除频单元209的除频因子；f_mod为调制信号S_mod的频率。

形成上述锁相环频率合成器的调制处理器的调制信号的频率的方法还包括在反馈信号控制下将整数序列输出至锁相环回路步骤。

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种锁相环频率合成器，包括：

锁相环回路，用于根据输入的参考信号和反馈信号产生输出信号；

其特征在于，还包括：

调制信号频率调整单元，用于依据其频率调整因子将输出信号改变频率产生预调制信号，所述频率调整因子根据调制信号的频率确定；

调制处理器，用于根据预调制信号产生调制信号、进而产生整数序列经触发器输出到锁相环回路包括的除频单元，以控制锁相环回路的反馈信号的频率，其中除频单元基于整数序列产生除频因子，并依据该除频因子将输出信号除频产生反馈信号，所述调制处理器包括：波形产生器，用于根据预调制信号产生调制信号；∑-Δ调制器，用于根据调制信号产生整数序列。

2.根据权利要求1所述的锁相环频率合成器，其特征在于，还包括：

触发器，用于在反馈信号控制下将整数序列输出至锁相环回路。

3.根据权利要求1至2中任一项所述的锁相环频率合成器，其特征在于，所述调制信号频率调整单元为分频器，所述调制信号频率调整单元的频率调整因子 $\mathrm{RD}=\frac{f_{\mathrm{out}}}{f_{\mathrm{mod}}*Q},$ 其中，

f_out为输出信号的频率；

f_mod为调制信号的频率；

Q为波形产生器的参考信号周期采样数。

4.根据权利要求3所述的锁相环频率合成器，其特征在于，所述调制信号具有预定频率范围。

5.根据权利要求4所述的锁相环频率合成器，其特征在于，所述预定频率范围为30至33KHz。

6.根据权利要求2所述的锁相环频率合成器，其特征在于，所述触发器为D触发器。

7.根据权利要求1所述的锁相环频率合成器，其特征在于，所述锁相环回路包括：

鉴频鉴相器，接收参考信号和反馈信号以基于所述参考信号和反馈信号间的相位差产生相位检测信号；

电荷泵，将相位检测信号转换成电流；

滤波器，根据电流对滤波器的电容充放电产生控制电压；

压控振荡器，产生基于所述控制电压而改变频率的输出信号；以及

除频单元，基于整数序列改变除频因子，并依据该除频因子将输出信号除频产生反馈信号。

8.一种调整权利要求1至7任一项所述的锁相环频率合成器的调制处理器的调制信号频率的方法，包括：

采用锁相环回路根据输入的参考信号和反馈信号产生输出信号；

将输出信号依据频率调整因子改变频率产生预调制信号，所述频率调整因子根据调制信号的频率确定；

根据预调制信号产生调制信号；

根据调制信号产生整数序列以控制锁相环回路的反馈信号的频率。

9.根据权利要求8所述的调整调制处理器的调制信号频率的方法，其特征在于，还包括：

在反馈信号控制下将整数序列输出至锁相环回路。

10.根据权利要求8或9所述的调整调制处理器的调制信号频率的方法，其特征在于，所述频率调整因子

其中，

f_out为输出信号的频率；

f_mod为调制信号的频率；

Q为波形产生器的参考信号周期采样数。

11.根据权利要求10所述的调整调制信号频率的方法，其特征在于，所述调制信号具有预定频率范围。

12.根据权利要求11所述的调整调制信号频率的方法，其特征在于，所述预定频率范围为30至33KHz。

Images