KR102337541B1 - 복수개의 위상 고정 루프 회로를 포함하는 전자 장치 - Google Patents
복수개의 위상 고정 루프 회로를 포함하는 전자 장치 Download PDFInfo
- Publication number
- KR102337541B1 KR102337541B1 KR1020180065451A KR20180065451A KR102337541B1 KR 102337541 B1 KR102337541 B1 KR 102337541B1 KR 1020180065451 A KR1020180065451 A KR 1020180065451A KR 20180065451 A KR20180065451 A KR 20180065451A KR 102337541 B1 KR102337541 B1 KR 102337541B1
- Authority
- KR
- South Korea
- Prior art keywords
- processor
- signal
- frequency signal
- chip
- electronic device
- Prior art date
Links
- 238000004891 communication Methods 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 29
- 238000005516 engineering process Methods 0.000 abstract description 20
- 238000012545 processing Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 9
- 230000005674 electromagnetic induction Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 5
- 238000004590 computer program Methods 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000010408 sweeping Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005672 electromagnetic field Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910052724 xenon Inorganic materials 0.000 description 2
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 206010042135 Stomatitis necrotising Diseases 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 201000008585 noma Diseases 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W72/00—Local resource management
- H04W72/04—Wireless resource allocation
- H04W72/044—Wireless resource allocation based on the type of the allocated resource
- H04W72/0453—Resources in frequency domain, e.g. a carrier in FDMA
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
- H03J2200/11—Cellular receiver, e.g. GSM, combined with a GPS receiver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/50—All digital phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Transceivers (AREA)
Abstract
본 발명은 4G 시스템 이후 보다 높은 데이터 전송률을 지원하기 위한 5G 통신 시스템을 IoT 기술과 융합하는 통신 기법 및 그 시스템에 관한 것이다. 본 개시는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스 (예를 들어, 스마트 홈, 스마트 빌딩, 스마트 시티, 스마트 카 혹은 커넥티드 카, 헬스 케어, 디지털 교육, 소매업, 보안 및 안전 관련 서비스 등)에 적용될 수 있다.
본 발명은 제1 주파수 신호를 생성하기 위한 제1 신호를 출력하는 제1 프로세서, 제2 주파수 신호를 생성하기 위한 제2 신호를 출력하는 제2 프로세서, 상기 제1 프로세서로부터 수신되는 상기 제1 신호와 베이스밴드(baseband) 신호에 기반하여 상기 제1 주파수 신호를 출력하는 제1 RF칩(radio frequency chip) 및 상기 제2 프로세서로부터 수신되는 상기 제2 신호와 상기 제1 RF칩으로부터 출력되는 상기 제1 주파수 신호에 기반하여 상기 제2 주파수 신호를 출력하는 제2 RF칩을 포함하는 전자 장치를 제공한다.
본 발명은 제1 주파수 신호를 생성하기 위한 제1 신호를 출력하는 제1 프로세서, 제2 주파수 신호를 생성하기 위한 제2 신호를 출력하는 제2 프로세서, 상기 제1 프로세서로부터 수신되는 상기 제1 신호와 베이스밴드(baseband) 신호에 기반하여 상기 제1 주파수 신호를 출력하는 제1 RF칩(radio frequency chip) 및 상기 제2 프로세서로부터 수신되는 상기 제2 신호와 상기 제1 RF칩으로부터 출력되는 상기 제1 주파수 신호에 기반하여 상기 제2 주파수 신호를 출력하는 제2 RF칩을 포함하는 전자 장치를 제공한다.
Description
본 발명은 차세대 통신 기술에서 이용하기 위한 복수개의 위상 고정 루프 회로를 포함하는 전자 장치를 제공한다.
4G 통신 시스템 상용화 이후 증가 추세에 있는 무선 데이터 트래픽 수요를 충족시키기 위해, 개선된 5G 통신 시스템 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 이루어지고 있다. 이러한 이유로, 5G 통신 시스템 또는 pre-5G 통신 시스템은 4G 네트워크 이후 (Beyond 4G Network) 통신 시스템 또는 LTE 시스템 이후 (Post LTE) 이후의 시스템이라 불리어지고 있다. 높은 데이터 전송률을 달성하기 위해, 5G 통신 시스템은 초고주파(mmWave) 대역 (예를 들어, 28GHz, 39GHz, 60GHz 대역과 같은)에서의 구현이 고려되고 있다. 초고주파 대역에서의 전파의 경로손실 완화 및 전파의 전달 거리를 증가시키기 위해, 5G 통신 시스템에서는 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO), 전차원 다중입출력(Full Dimensional MIMO: FD-MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 및 대규모 안테나 (large scale antenna) 기술들이 논의되고 있다. 또한 시스템의 네트워크 개선을 위해, 5G 통신 시스템에서는 진화된 소형 셀, 개선된 소형 셀 (advanced small cell), 클라우드 무선 액세스 네트워크 (cloud radio access network: cloud RAN), 초고밀도 네트워크 (ultra-dense network), 기기 간 통신 (Device to Device communication: D2D), 무선 백홀 (wireless backhaul), 이동 네트워크 (moving network), 협력 통신 (cooperative communication), CoMP (Coordinated Multi-Points), 및 수신 간섭제거 (interference cancellation) 등의 기술 개발이 이루어지고 있다. 이 밖에도, 5G 시스템에서는 진보된 코딩 변조(Advanced Coding Modulation: ACM) 방식인 FQAM (Hybrid FSK and QAM Modulation) 및 SWSC (Sliding Window Superposition Coding)과, 진보된 접속 기술인 FBMC(Filter Bank Multi Carrier), NOMA(non orthogonal multiple access), 및SCMA(sparse code multiple access) 등이 개발되고 있다.
한편, 인터넷은 인간이 정보를 생성하고 소비하는 인간 중심의 연결 망에서, 사물 등 분산된 구성 요소들 간에 정보를 주고 받아 처리하는 IoT(Internet of Things, 사물인터넷) 망으로 진화하고 있다. 클라우드 서버 등과의 연결을 통한 빅데이터(Big data) 처리 기술 등이 IoT 기술에 결합된 IoE (Internet of Everything) 기술도 대두되고 있다. IoT를 구현하기 위해서, 센싱 기술, 유무선 통신 및 네트워크 인프라, 서비스 인터페이스 기술, 및 보안 기술과 같은 기술 요소 들이 요구되어, 최근에는 사물간의 연결을 위한 센서 네트워크(sensor network), 사물 통신(Machine to Machine, M2M), MTC(Machine Type Communication)등의 기술이 연구되고 있다. IoT 환경에서는 연결된 사물들에서 생성된 데이터를 수집, 분석하여 인간의 삶에 새로운 가치를 창출하는 지능형 IT(Internet Technology) 서비스가 제공될 수 있다. IoT는 기존의 IT(information technology)기술과 다양한 산업 간의 융합 및 복합을 통하여 스마트홈, 스마트 빌딩, 스마트 시티, 스마트 카 혹은 커넥티드 카, 스마트 그리드, 헬스 케어, 스마트 가전, 첨단의료서비스 등의 분야에 응용될 수 있다.
이에, 5G 통신 시스템을 IoT 망에 적용하기 위한 다양한 시도들이 이루어지고 있다. 예를 들어, 센서 네트워크(sensor network), 사물 통신(Machine to Machine, M2M), MTC(Machine Type Communication)등의 기술이 5G 통신 기술이 빔 포밍, MIMO, 및 어레이 안테나 등의 기법에 의해 구현되고 있는 것이다. 앞서 설명한 빅데이터 처리 기술로써 클라우드 무선 액세스 네트워크(cloud RAN)가 적용되는 것도 5G 기술과 IoT 기술 융합의 일 예라고 할 수 있을 것이다.
차세대 통신 시스템은 초고주파 대역(mmWave)을 이용할 수 있다. 초고주파 대역 통신에서는 주파수 대비 상대적인 서브캐리어(subcarrier)간의 간격이 좁아질 수 있으며, 통신에 이용되는 주파수 대역이 높아질 수 있고, 이에 따라 신호의 품질이 약화될 수 있다.
특히, 초고주파 대역의 신호를 생성하기 위해 전자 장치 내부에서 주파수 변환을 복수 번 수행하는 경우, 신호 품질의 열화가 더욱 크게 발생할 수 있다.
본 발명은 제1 주파수 신호를 생성하기 위한 제1 신호를 출력하는 제1 프로세서, 제2 주파수 신호를 생성하기 위한 제2 신호를 출력하는 제2 프로세서, 상기 제1 프로세서로부터 수신되는 상기 제1 신호와 베이스밴드(baseband) 신호에 기반하여 상기 제1 주파수 신호를 출력하는 제1 RF칩(radio frequency chip) 및 상기 제2 프로세서로부터 수신되는 상기 제2 신호와 상기 제1 RF칩으로부터 출력되는 상기 제1 주파수 신호에 기반하여 상기 제2 주파수 신호를 출력하는 제2 RF칩을 포함하는 전자 장치를 제공한다.
상기 전자 장치는 상기 제1 주파수 신호와 상기 제2 주파수 신호의 동기화를 위해 상기 제1 프로세서와 상기 제2 프로세서에 클럭신호를 공급하는 제3 프로세서를 더 포함할 수 있다.
상기 제1 주파수 신호의 위상 잡음(phase noise)과 상기 제2 주파수 신호의 위상 잡음간의 상관관계(correlation)는 기설정된 문턱값 미만일 수 있다.
상기 제1 프로세서 또는 상기 제2 프로세서는 상기 제1 RF칩 또는 상기 제2 RF칩에 포함될 수 있다.
상기 전자 장치는 상기 제2 프로세서로부터 상기 제2 신호를 수신하여 상기 제1 RF칩으로부터 출력되는 상기 제1 주파수 신호를 상기 제2 주파수 신호로 변환하여 출력하는 복수개의 제2 RF칩을 포함하며, 상기 제2 프로세서는 각각의 제2 RF칩으로 상기 제2 주파수 신호를 생성하기 위한 제2 신호를 출력할 수 있다.
상기 제1 프로세서와 상기 제2 프로세서는 위상 고정 루프(phased locked loop, PLL) 회로를 포함할 수 있다.
본 발명은 제1 주파수 신호를 생성하기 위한 제1 신호를 출력하는 제1 프로세서, 제2 주파수 신호를 생성하기 위한 제2 신호를 출력하는 제2 프로세서, 상기 제1 프로세서로부터 수신되는 상기 제1 신호와 베이스밴드(baseband) 신호에 기반하여 상기 제1 주파수 신호를 출력하는 제1 RF칩(radio frequency chip) 및 상기 제2 프로세서로부터 수신되는 상기 제2 신호와 상기 제1 RF칩으로부터 출력되는 상기 제1 주파수 신호에 기반하여 상기 제2 주파수 신호를 출력하는 제2 RF칩을 포함하는 모바일 디바이스를 제공한다.
상기 모바일 디바이스는 상기 제1 주파수 신호와 상기 제2 주파수 신호의 동기화를 위해 상기 제1 프로세서와 상기 제2 프로세서에 클럭신호를 공급하는 제3 프로세서를 더 포함할 수 있다.
상기 제1 주파수 신호의 위상 잡음(phase noise)과 상기 제2 주파수 신호의 위상 잡음간의 상관관계(correlation)는 기설정된 문턱값 미만일 수 있다.
상기 제1 프로세서와 상기 제2 프로세서는 상기 제1 RF칩에 포함될 수 있다.
상기 모바일 디바이스는 상기 제2 프로세서로부터 상기 제2 신호를 수신하여 상기 제1 RF칩으로부터 출력되는 상기 제1 주파수 신호를 상기 제2 주파수 신호로 변환하여 출력하는 복수개의 제2 RF칩을 포함하며, 상기 제2 프로세서는 각각의 제2 RF칩으로 상기 제2 주파수 신호를 생성하기 위한 제2 신호를 출력할 수 있다.
상기 제1 프로세서와 상기 제2 프로세서는 위상 고정 루프(phased locked loop, PLL) 회로를 포함할 수 있다.
본 발명은 제1 주파수 신호를 생성하기 위한 제1 신호를 출력하는 제1 프로세서, 베이스밴드(baseband) 신호를 생성하기 위한 제2 신호를 출력하는 제2 프로세서, 상기 제1 프로세서로부터 수신되는 상기 제1 신호와 수신되는 제2 주파수 신호에 기반하여 상기 제1 주파수 신호를 출력하는 제1 RF칩(radio frequency chip) 및 상기 제2 프로세서로부터 수신되는 상기 제2 신호와 상기 제1 RF칩으로부터 출력되는 상기 제1 주파수 신호에 기반하여 상기 베이스밴드 신호를 출력하는 제2 RF칩을 포함하는 전자 장치를 제공한다.
본 발명에서 개시하고 있는 일실시예에 따를 경우, 초고주파 대역에서 신호를 전송하는 경우 발생하는 신호품질의 열화현상을 방지할 수 있다.
도 1은 일 실시예에 따른 모바일 전자 장치의 전면의 사시도이다.
도 2는 도 1의 전자 장치의 후면의 사시도이다.
도 3은 도 1의 전자 장치의 전개 사시도이다.
도 4은 RF칩을 통한 빔 스위핑을 나타낸 도면이다.
도 5는 복수개의 제2 RF칩을 가지는 전자 장치의 구조를 나타낸 도면이다.
도 6은 본 발명의 실시예에 따른 전자 장치의 구조를 나타낸 도면이다.
도 7은 본 발명의 실시예에 따른 전자 장치 내부에서의 신호 흐름을 나타낸 도면이다.
도 2는 도 1의 전자 장치의 후면의 사시도이다.
도 3은 도 1의 전자 장치의 전개 사시도이다.
도 4은 RF칩을 통한 빔 스위핑을 나타낸 도면이다.
도 5는 복수개의 제2 RF칩을 가지는 전자 장치의 구조를 나타낸 도면이다.
도 6은 본 발명의 실시예에 따른 전자 장치의 구조를 나타낸 도면이다.
도 7은 본 발명의 실시예에 따른 전자 장치 내부에서의 신호 흐름을 나타낸 도면이다.
본 발명의 실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
마찬가지 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 개략적으로 도시되었다. 또한, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다. 각 도면에서 동일한 또는 대응하는 구성요소에는 동일한 참조 번호를 부여하였다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이 때, 처리 흐름도 도면들의 각 블록과 흐름도 도면들의 조합들은 컴퓨터 프로그램 인스트럭션들에 의해 수행될 수 있음을 이해할 수 있을 것이다. 이들 컴퓨터 프로그램 인스트럭션들은 범용 컴퓨터, 특수용 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서에 탑재될 수 있으므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서를 통해 수행되는 그 인스트럭션들이 흐름도 블록(들)에서 설명된 기능들을 수행하는 수단을 생성하게 된다. 이들 컴퓨터 프로그램 인스트럭션들은 특정 방식으로 기능을 구현하기 위해 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 지향할 수 있는 컴퓨터 이용 가능 또는 컴퓨터 판독 가능 메모리에 저장되는 것도 가능하므로, 그 컴퓨터 이용가능 또는 컴퓨터 판독 가능 메모리에 저장된 인스트럭션들은 흐름도 블록(들)에서 설명된 기능을 수행하는 인스트럭션 수단을 내포하는 제조 품목을 생산하는 것도 가능하다. 컴퓨터 프로그램 인스트럭션들은 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에 탑재되는 것도 가능하므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에서 일련의 동작 단계들이 수행되어 컴퓨터로 실행되는 프로세스를 생성해서 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 수행하는 인스트럭션들은 흐름도 블록(들)에서 설명된 기능들을 실행하기 위한 단계들을 제공하는 것도 가능하다.
또한, 각 블록은 특정된 논리적 기능(들)을 실행하기 위한 하나 이상의 실행 가능한 인스트럭션들을 포함하는 모듈, 세그먼트 또는 코드의 일부를 나타낼 수 있다. 또, 몇 가지 대체 실행 예들에서는 블록들에서 언급된 기능들이 순서를 벗어나서 발생하는 것도 가능함을 주목해야 한다. 예컨대, 잇달아 도시되어 있는 두 개의 블록들은 사실 실질적으로 동시에 수행되는 것도 가능하고 또는 그 블록들이 때때로 해당하는 기능에 따라 역순으로 수행되는 것도 가능하다.
이 때, 본 실시 예에서 사용되는 '~부'라는 용어는 소프트웨어 또는 FPGA또는 ASIC과 같은 하드웨어 구성요소를 의미하며, '~부'는 어떤 역할들을 수행한다. 그렇지만 '~부'는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '~부'는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 '~부'는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들, 및 변수들을 포함한다. 구성요소들과 '~부'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '~부'들로 결합되거나 추가적인 구성요소들과 '~부'들로 더 분리될 수 있다. 뿐만 아니라, 구성요소들 및 '~부'들은 디바이스 또는 보안 멀티미디어카드 내의 하나 또는 그 이상의 CPU들을 재생시키도록 구현될 수도 있다. 또한 실시 예에서 '~부'는 하나 이상의 프로세서를 포함할 수 있다.
도 1 및 2를 참조하면, 일 실시예에 따른 전자 장치(100)는, 제 1 면(또는 전면)(110A), 제 2 면(또는 후면)(110B), 및 제 1 면(110A) 및 제 2 면(110B) 사이의 공간을 둘러싸는 측면(110C)을 포함하는 하우징(110)을 포함할 수 있다. 다른 실시예(미도시)에서는, 하우징은, 도 1의 제 1 면(110A), 제 2 면(110B) 및 측면(110C)들 중 일부를 형성하는 구조를 지칭할 수도 있다. 일 실시예에 따르면, 제 1 면(110A)은 적어도 일부분이 실질적으로 투명한 전면 플레이트(102)(예: 다양한 코팅 레이어들을 포함하는 글라스 플레이트, 또는 폴리머 플레이트)에 의하여 형성될 수 있다. 제 2 면(110B)은 실질적으로 불투명한 후면 플레이트(111)에 의하여 형성될 수 있다. 상기 후면 플레이트(111)는, 예를 들어, 코팅 또는 착색된 유리, 세라믹, 폴리머, 금속(예: 알루미늄, 스테인레스 스틸(STS), 또는 마그네슘), 또는 상기 물질들 중 적어도 둘의 조합에 의하여 형성될 수 있다. 상기 측면(110C)은, 전면 플레이트(102) 및 후면 플레이트(111)와 결합하며, 금속 및/또는 폴리머를 포함하는 측면 베젤 구조 (또는 “측면 부재”)(118)에 의하여 형성될 수 있다. 어떤 실시예에서는, 후면 플레이트(111) 및 측면 베젤 구조(118)는 일체로 형성되고 동일한 물질(예: 알루미늄과 같은 금속 물질)을 포함할 수 있다.
도시된 실시예에서는, 상기 전면 플레이트(102)는, 상기 제 1 면(110A)으로부터 상기 후면 플레이트(111) 쪽으로 휘어져 심리스하게(seamless) 연장된 2개의 제 1 영역(110D)들을, 상기 전면 플레이트(102)의 긴 엣지(long edge) 양단에 포함할 수 있다. 도시된 실시예(도 2 참조)에서, 상기 후면 플레이트(111)는, 상기 제 2 면(110B)으로부터 상기 전면 플레이트(102) 쪽으로 휘어져 심리스하게 연장된 2개의 제 2 영역(110E)들을 긴 엣지 양단에 포함할 수 있다. 어떤 실시예에서는, 상기 전면 플레이트(102) (또는 상기 후면 플레이트(111))가 상기 제 1 영역(110D)들 (또는 상기 제 2 영역(110E)들) 중 하나 만을 포함할 수 있다. 다른 실시예에서는, 상기 제 1 영역(110D)들 또는 제 2 영역(110E)들 중 일부가 포함되지 않을 수 있다. 상기 실시예들에서, 상기 전자 장치(100)의 측면에서 볼 때, 측면 베젤 구조(118)는, 상기와 같은 제 1 영역(110D) 또는 제 2 영역(110E)이 포함되지 않는 측면 쪽에서는 제 1 두께 (또는 폭)을 가지고, 상기 제 1 영역(110D) 또는 제 2 영역(110E)을 포함한 측면 쪽에서는 상기 제 1 두께보다 얇은 제 2 두께를 가질 수 있다.
일 실시예에 따르면, 전자 장치(100)는, 디스플레이(101), 오디오 모듈(103, 107, 114), 센서 모듈(104, 116, 119), 카메라 모듈(105, 112, 113), 키 입력 장치(117), 발광 소자(106), 펜 입력 장치(120) 및 커넥터 홀(108, 109) 중 적어도 하나 이상을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(100)는, 구성요소들 중 적어도 하나(예: 키 입력 장치(117), 또는 발광 소자(106))를 생략하거나 다른 구성요소를 추가적으로 포함할 수 있다.
디스플레이(101)는, 예를 들어, 전면 플레이트(102)의 상당 부분을 통하여 노출될 수 있다. 어떤 실시예에서는, 상기 제 1 면(110A), 및 상기 측면(110C)의 제 1 영역(110D)을 형성하는 전면 플레이트(102)를 통하여 상기 디스플레이(101)의 적어도 일부가 노출될 수 있다. 어떤 실시예에서는, 디스플레이(101)의 모서리를 상기 전면 플레이트(102)의 인접한 외곽 형상과 대체로 동일하게 형성할 수 있다. 다른 실시예(미도시)에서는, 디스플레이(101)가 노출되는 면적을 확장하기 위하여, 디스플레이(101)의 외곽과 전면 플레이트(102)의 외곽간의 간격이 대체로 동일하게 형성될 수 있다.
다른 실시예(미도시)에서는, 디스플레이(101)의 화면 표시 영역의 일부에 리세스 또는 개구부(opening)을 형성하고, 상기 리세스 또는 상기 개구부(opening)와 정렬되는 오디오 모듈(114), 센서 모듈(104), 카메라 모듈(105), 및 발광 소자(106) 중 적어도 하나 이상을 포함할 수 있다. 다른 실시예(미도시)에서는, 디스플레이(101)의 화면 표시 영역의 배면에, 오디오 모듈(114), 센서 모듈(104), 카메라 모듈(105), 지문 센서(116), 및 발광 소자(106) 중 적어도 하나 이상을 포함할 수 있다. 다른 실시예(미도시)에서는, 디스플레이(101)는, 터치 감지 회로, 터치의 세기(압력)를 측정할 수 있는 압력 센서, 및/또는 자기장 방식의 스타일러스 펜을 검출하는 디지타이저와 결합되거나 인접하여 배치될 수 있다. 어떤 실시예에서는, 상기 센서 모듈(104, 119)의 적어도 일부, 및/또는 키 입력 장치(117)의 적어도 일부가, 상기 제 1 영역(110D), 및/또는 상기 제 2 영역(110E)에 배치될 수 있다.
오디오 모듈(103, 107, 114)은, 마이크 홀(103) 및 스피커 홀(107, 114)을 포함할 수 있다. 마이크 홀(103)은 외부의 소리를 획득하기 위한 마이크가 내부에 배치될 수 있고, 어떤 실시예에서는 소리의 방향을 감지할 수 있도록 복수개의 마이크가 배치될 수 있다. 스피커 홀(107, 114)은, 외부 스피커 홀(107) 및 통화용 리시버 홀(114)을 포함할 수 있다. 어떤 실시예에서는 스피커 홀(107, 114)과 마이크 홀(103)이 하나의 홀로 구현 되거나, 스피커 홀(107, 114) 없이 스피커가 포함될 수 있다(예 : 피에조 스피커).
센서 모듈(104, 116, 119)은, 전자 장치(100)의 내부의 작동 상태, 또는 외부의 환경 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈(104, 116, 119)은, 예를 들어, 하우징(110)의 제 1 면(110A)에 배치된 제 1 센서 모듈(104)(예: 근접 센서) 및/또는 제 2 센서 모듈(미도시)(예: 지문 센서), 및/또는 상기 하우징(110)의 제 2 면(110B)에 배치된 제 3 센서 모듈(119)(예: HRM 센서) 및/또는 제 4 센서 모듈(116) (예: 지문 센서)을 포함할 수 있다. 상기 지문 센서는 하우징(110)의 제 1면(110A)(예 : 디스플레이 (101) 뿐만 아니라 제 2면(110B)에 배치될 수 있다. 전자 장치(100)는, 도시되지 않은 센서 모듈, 예를 들어, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서(104) 중 적어도 하나를 더 포함할 수 있다.
카메라 모듈(105, 112, 113)은, 전자 장치(100)의 제 1 면(110A)에 배치된 제 1 카메라 장치(105), 및 제 2 면(110B)에 배치된 제 2 카메라 장치(112), 및/또는 플래시(113)를 포함할 수 있다. 상기 카메라 모듈(105, 112)은, 하나 또는 복수의 렌즈들, 이미지 센서, 및/또는 이미지 시그널 프로세서를 포함할 수 있다. 플래시(113)는, 예를 들어, 발광 다이오드 또는 제논 램프(xenon lamp)를 포함할 수 있다. 어떤 실시예에서는, 2개 이상의 렌즈들 (적외선 카메라, 광각 및 망원 렌즈) 및 이미지 센서들이 전자 장치(100)의 한 면에 배치될 수 있다.
키 입력 장치(117)는, 하우징(110)의 측면(110C)에 배치될 수 있다. 다른 실시예에서는, 전자 장치(100)는 상기 언급된 키 입력 장치(117)들 중 일부 또는 전부를 포함하지 않을 수 있고 포함되지 않은 키 입력 장치(117)는 디스플레이(101) 상에 소프트 키 등 다른 형태로 구현될 수 있다. 어떤 실시예에서, 키 입력 장치는 하우징(110)의 제 2면(110B)에 배치된 센서 모듈(116)을 포함할 수 있다.
발광 소자(106)는, 예를 들어, 하우징(110)의 제 1 면(110A)에 배치될 수 있다. 발광 소자(106)는, 예를 들어, 전자 장치(100)의 상태 정보를 광 형태로 제공할 수 있다. 다른 실시예에서는, 발광 소자(106)는, 예를 들어, 카메라 모듈(105)의 동작과 연동되는 광원을 제공할 수 있다. 발광 소자(106)는, 예를 들어, LED, IR LED 및 제논 램프를 포함할 수 있다.
커넥터 홀(108, 109)은, 외부 전자 장치와 전력 및/또는 데이터를 송수신하기 위한 커넥터(예를 들어, USB 커넥터)를 수용할 수 있는 제 1 커넥터 홀(108), 및/또는 외부 전자 장치와 오디오 신호를 송수신하기 위한 커넥터를 수용할 수 있는 제 2 커넥터 홀(예를 들어, 이어폰 잭)(109)을 포함할 수 있다.
펜 입력 장치(120)(예 : 스타일러스(stylus) 펜)는, 하우징(110)의 측면에 형성된 홀(121)을 통해 하우징(110)의 내부로 안내되어 삽입되거나 탈착 될 수 있고, 탈착을 용이하게 하기 위한 버튼을 포함할 수 있다. 펜 입력 장치(120)에는 별도의 공진 회로가 내장되어 상기 전자 장치(100)에 포함된 전자기 유도 패널(390)(예 : 디지타이저(digitizer))과 연동될 수 있다. 펜 입력 장치(120)는 EMR(electro-magnetic resonance)방식, AES(active electrical stylus) 및 ECR(electric coupled resonance) 방식을 포함할 수 있다.
도 3을 참조하면, 전자 장치(300)는, 측면 베젤 구조(310), 제 1 지지부재(311)(예 : 브라켓), 전면 플레이트(320), 디스플레이(330), 전자기 유도 패널(390), 인쇄 회로 기판(340), 배터리(350), 제 2 지지부재(360)(예 : 리어 케이스), 안테나(370), 펜 입력 장치(120) 및 후면 플레이트(380)를 포함할 수 있다. 어떤 실시예에서는, 전자 장치(300)는, 구성요소들 중 적어도 하나(예: 제 1 지지부재(311), 또는 제 2 지지부재(360))를 생략하거나 다른 구성요소를 추가적으로 포함할 수 있다. 전자 장치(300)의 구성요소들 중 적어도 하나는, 도 1, 또는 도 2의 전자 장치(100)의 구성요소들 중 적어도 하나와 동일, 또는 유사할 수 있으며, 중복되는 설명은 이하 생략한다.
전자기 유도 패널(390)(예: 디지타이저(digitizer))은 펜 입력 장치(120)의 입력을 감지하기 위한 패널일 수 있다. 예를 들어, 전자기 유도 패널(390)은 인쇄회로기판(PCB)(예: 연성 인쇄회로기판(FPCB, flexible printed circuit board))과 차폐시트를 포함할 수 있다. 차폐시트는 전자 장치(100) 내에 포함된 컴포넌트들(예: 디스플레이 모듈, 인쇄회로기판, 전자기 유도 패널 등)로부터 발생된 전자기장에 의한 상기 컴포넌트들 상호 간의 간섭을 방지할 수 있다. 차폐시트는 컴포넌트들로부터 발생된 전자기장을 차단함으로써, 펜 입력 장치(120)로부터의 입력이 전자기 유도 패널(240)에 포함된 코일에 정확하게 전달되도록 할 수 있다. 다양한 실시예에 따른 전자기 유도 패널(240)은 전자 장치(100)에 실장된 생체 센서에 대응하는 적어도 일부 영역에 형성된 개구부를 포함할 수 있다.
제 1 지지부재(311)는, 전자 장치(300) 내부에 배치되어 측면 베젤 구조(310)와 연결될 수 있거나, 측면 베젤 구조(310)와 일체로 형성될 수 있다. 제 1 지지부재(311)는, 예를 들어, 금속 재질 및/또는 비금속 (예: 폴리머) 재질로 형성될 수 있다. 제 1 지지부재(311)는, 일면에 디스플레이(330)가 결합되고 타면에 인쇄 회로 기판(340)이 결합될 수 있다. 인쇄 회로 기판(340)에는, 프로세서, 메모리, 및/또는 인터페이스가 장착될 수 있다. 프로세서는, 예를 들어, 중앙처리장치, 어플리케이션 프로세서, 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서 중 하나 또는 그 이상을 포함할 수 있다.
메모리는, 예를 들어, 휘발성 메모리 또는 비휘발성 메모리를 포함할 수 있다.
인터페이스는, 예를 들어, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 및/또는 오디오 인터페이스를 포함할 수 있다. 인터페이스는, 예를 들어, 전자 장치(300)를 외부 전자 장치와 전기적 또는 물리적으로 연결시킬 수 있으며, USB 커넥터, SD 카드/MMC 커넥터, 또는 오디오 커넥터를 포함할 수 있다.
배터리(350)는 전자 장치(300)의 적어도 하나의 구성 요소에 전력을 공급하기 위한 장치로서, 예를 들면, 재충전 불가능한 1차 전지, 또는 재충전 가능한 2차 전지, 또는 연료 전지를 포함할 수 있다. 배터리(350)의 적어도 일부는, 예를 들어, 인쇄 회로 기판(340)과 실질적으로 동일 평면 상에 배치될 수 있다. 배터리(350)는 전자 장치(300) 내부에 일체로 배치될 수 있고, 전자 장치(300)와 탈부착 가능하게 배치될 수도 있다.
안테나(370)는, 후면 플레이트(380)와 배터리(350) 사이에 배치될 수 있다. 안테나(370)는, 예를 들어, NFC(near field communication) 안테나, 무선 충전 안테나, 및/또는 MST(magnetic secure transmission) 안테나를 포함할 수 있다. 안테나(370)는, 예를 들어, 외부 장치와 근거리 통신을 하거나, 충전에 필요한 전력을 무선으로 송수신 할 수 있다. 다른 실시예에서는, 측면 베젤 구조(310) 및/또는 상기 제 1 지지부재(311)의 일부 또는 그 조합에 의하여 안테나 구조가 형성될 수 있다.
도 4은 RF칩을 통한 빔 스위핑을 나타낸 도면이다.
앞서 살펴본 바와 같이 mm-Wave 대역을 이용한 통신 시스템에서는 종래의 무선 통신 방법과는 새로운 방법이 고려되어야 한다. 특히 mm-Wave 대역에서는 주파수가 높아짐에 따라 RF칩을 통해 방사되는 빔의 게인 손실이 커질 수 있다.
따라서 mm-Wave 대역에서는 상기 빔의 게인 손실을 최소화하기 위해 멀티체인 구조가 이용될 수 있다. 보다 구체적으로 도 4에 도시된 바와 같이 하나의 RF칩은 (400)는 4개의 멀티체인을 가질 수 있으며, 상기 멀티체인을 통해 빔을 형성하여 빔 스위핑을 수행할 수 있다. (여기서 멀티체인이란 복수개의 RF chain을 의미할 수 있다.)
그러나 하나의 RF칩을 통해 멀티체인을 구성하는 것을 물리적인 한계가 있다. 보다 구체적으로 하나의 RF칩은 구현될 수 있는 면적이 한계가 있으므로, 도 4에서 도시하고 있는 바와 같이 하나의 RF칩(400)에 구성되는 체인의 개수는 제한이 있다.
도 4에서 도시하고 있는 RF칩(400)과는 달리 필요에 따라 32 개의 체인까지 하나의 RF칩에 구현될 수 있으나, mmWave 통신 시스템에서는 경우에 따라 하나의 전자장치 내에서 256 체인 또는 1024 체인 이상이 필요할 수 있다.
따라서, 상기의 문제점을 해결하기 위해 복수개의 RF칩을 이용하여 멀티체인을 구성하는 방법을 고려할 수 있으며, 이에 대한 자세한 설명은 도 5를 통해 후술한다.
도 5는 복수개의 제2 RF칩을 가지는 전자 장치의 구조를 나타낸 도면이다.
일실시예에 따르면, 전자 장치(500)는 하나의 제1 RF칩(510)과 4개의 제2 RF칩(520, 521, 522, 523)을 포함한다. 일실시예에 따르면, 상기 제1 RF칩(510)과 복수개의 제2 RF칩(520, 521, 522, 523)은 mm-Wave 대역에서 빔포밍을 수행할 수 있는 RF칩이다.
mm-Wave 대역은 높은 주파수를 사용하므로, 높은 주파수를 구현하기 위한 RF 칩은 도 5에서 도시하고 있는 바와 같이 제1 RF칩(510)과 복수개의 제2 RF칩(520, 521, 522, 523)으로 구분될 수 있다.
일실시예에 따르면, 상기 복수개의 제2 RF칩(520, 521, 522, 523)은 전자 장치(500)의 끝단에 배치되어 전자 장치(500) 외부로 빔을 방사할 수 있으므로, 이러한 측면에서 Front-End 칩이라 칭할 수 있다. 일실시예에 따르면, 상기 복수개의 제2 RF칩(520, 521, 522, 523)은 앞서 도 4에 대한 설명에서 개시한 바와 같이 복수개의 RF 체인을 가질 수 있다.
그러나 도 4에 대한 설명에서 언급한 바와 같이 하나의 RF칩을 이용한 RF 체인의 개수는 한계가 있다. 이에 따라 도 5에서는 4개의 제2 RF칩(520, 521, 522, 523)를 통해 RF 체인의 개수를 늘릴 수 있는 방법을 개시하고 있다.
예를 들어 하나의 제2 RF칩에 16개의 RF 체인까지 구현할 수 있다면 도 5에서 도시하고 있는 전자 장치(500)에서 구현 가능한 RF 체인은 64 RF 체인이 될 수 있다. (64 RF 체인 = 16 RF 체인*4)
일실시예에 따르면, 상기 제1 RF칩(510)과 상기 각각의 제2 RF칩(520, 521, 522, 523)은 입력되는 신호의 주파수를 변환하여 특정 주파수의 신호를 가지는 출력할 수 있다. 예를 들어, 제1 RF칩(510)은 베이스밴드(baseband)의 신호를 10GHz의 주파수를 가지는 제1 신호로 변환할 수 있으며, 상기 제1 RF칩(510)으로부터 상기 제1 신호를 수신한 각각의 제2 RF칩(520, 521, 522, 523)은 상기 제1 신호를 30GHz의 주파수를 가지는 제2 신호로 변환하여 출력할 수 있다.
상기 제1 RF칩(510)과 상기 제2 RF칩(520, 521, 522, 523)이 입력되는 신호의 주파수를 변환하는 구체적인 과정에 대해서는 도 6 및 도 7에 대한 설명으로 후술한다.
도 6은 본 발명의 실시예에 따른 전자 장치의 구조를 나타낸 도면이다.
일실시예에 따르면, 전자 장치(600)는 제1 주파수 신호를 생성하기 위한 제1 신호를 출력하는 제1 프로세서(610), 제2 주파수 신호를 생성하기 위한 제2 신호를 출력하는 제2 프로세서(620), 상기 제1 프로세서(610)로부터 수신되는 상기 제1 신호와 베이스밴드 신호에 기반하여 상기 제1 주파수 신호를 출력하는 제1 RF칩(630) 및 상기 제2 프로세서(620)로부터 수신되는 상기 제2 신호와 상기 제1 RF칩(630)으로부터 출력되는 상기 제1 주파수 신호에 기반하여 상기 제2 주파수 신호를 출력하는 제2 RF칩(640)을 포함할 수 있다.
일실시예에 따르면, 전자 장치(600)는 상기 제1 주파수 신호와 상기 제2 주파수 신호의 동기화를 위해 상기 제1 프로세서(610)와 상기 제2 프로세서(620)에 클럭신호를 공급하는 제3 프로세서(650)를 더 포함할 수 있다. 일실시예에 따르면 상기 제3 프로세서(650)는 크리스탈 클럭발생기(XTAL)를 포함할 수 있다.
일실시예에 따르면, 상기 제1 RF칩(630)으로부터 출력되는 제1 주파수 신호의 위상 잡음(phase noise)과 상기 제2 RF칩(640)으로부터 출력되는 제2 주파수 신호의 위상 잡음간의 상관관계는 기설정된 문턱값 미만일 수 있다. 여기서 기설정된 문턱값은 상기 제1 주파수 신호의 위상 잡음과 상기 제2 주파수 신호의 위상 잡음의 합이 전압 합계(voltage sum)가 되지 않도록 하는 한계값이다.
예를 들어, 상기 제1 주파수 신호의 위상 잡음과 상기 제2 주파수 신호의 위상 잡음간의 상관관계가 높다면, 상기 제1 주파수 신호의 위상 잡음과 상기 제2 주파수 신호의 위상 잡음의 위상 분포는 서로 유사할 수 있다. 즉, 상기 제1 주파수 신호 위상 잡음의 최대값이 되는 시간과 상기 제2 주파수 신호 위상 잡음의 최대값이 되는 시간이 유사할 수 있다.
따라서 이 경우, 상기 제1 주파수 신호의 위상 잡음과 상기 제2 주파수 신호의 위상 잡음의 합이 최대값을 가질 수 있으며(즉, 제1 주파수 신호의 위상 잡음과 제2 주파수 신호의 위상 잡음의 합이 전압 합계가 될 수 있으며), 이에 따라 상기 전자 장치(600)를 통해 방사되는 빔의 신호 품질이 약화될 수 있다.
한편, 본 발명에 따를 경우, 제1 주파수 신호는 제1 프로세서(610)로부터 출력되는 제1 신호에 기반하여 생성되며, 제2 주파수 신호는 제2 프로세서(620)로부터 출력되는 제2 신호에 기반하여 생성된다. 즉, 제1 주파수 신호를 생성하기 위한 소스(source)와 제2 주파수 신호를 생성하기 위한 신호의 소스가 서로 다르다.
따라서, 본 발명에 따를 경우, 제1 프로세서(610)로부터 출력되는 제1 신호에 기반하여 생성되는 제1 주파수 신호와 제2 프로세서(620)로부터 출력되는 제2 신호에 기반하여 생성되는 제2 주파수 신호의 상관관계는 낮은 값을 가질 수 있으며, 기설정된 문턱값 미만일 수 있다.
즉, 본 발명의 일실시예에 따를 경우, 상기 제1 주파수 신호의 위상 잡음과 상기 제2 주파수 신호의 위상 잡음의 위상 분포의 상관관계가 낮을 수 있다. 따라서, 상기 제1 주파수 신호의 위상 잡음이 최대값이 되는 시간과 상기 제2 주파수 신호의 위상 잡음이 최대값이 되는 시간은 서로 일치하지 않을 수 있으며, 이에 따라 상기 제1 주파시 신호의 위상 잡음과 상기 제2 주파수 신호의 위상 잡음의 합은 전압 합계가 아닌 전력 합계(power sum)가 될 수 있다.
일실시예에 따르면, 상기 제1 프로세서(610) 및 상기 제2 프로세서(620)는 위상 고정 루프(phased locked loop, PLL) 회로를 포함할 수 있다. 위상 고정 루프 회로는 입력 신호와 출력 신호의 위상차를 검출하고 이에 기반하여 발진기를 제어하는 회로로 정확하게 고정시킨 주파수 신호를 발생시키기 위해 이용될 수 있다.
일실시예에 따르면, 앞서 도 5에 대한 설명에서 개시한 바와 같이 전자 장치(600)는 상기 제2 프로세서(620)로부터 상기 제2 신호를 수신하여 상기 제1 RF칩(630)으로부터 출력되는 상기 제1 주파수 신호를 상기 제2 주파수 신호로 변환하여 출력하는 복수개의 제2 RF칩을 포함할 수 있으며, 상기 제2 프로세서(620)는 각각의 제2 RF칩으로 상기 제2 주파수 신호를 생성하기 위한 제2 신호를 출력할 수 있다.
도 7은 본 발명의 실시예에 따른 전자 장치 내부에서의 신호 흐름을 나타낸 도면이다.
일실시예에 따르면, 제1 프로세서(710)는 제1 주파수 신호(s2)를 생성하기 위한 제1 신호를 출력할 수 있다. 예를 들어 상기 제1 신호는 5GHz 주파수의 신호일 수 있다. 또한, 제2 프로세서(720)는 제2 주파수 신호(s3)를 생성하기 위한 제2 신호를 출력할 수 있으며, 상기 제2 신호는 5GHz 주파수의 신호일 수 있다. 따라서 일실시예에 따르면 상기 제2 주파수 신호(s3)는 상기 제2 신호(s5)와 상기 제1 주파수 신호(s2)의 합이 될 수 있다. 예를 들어 도 7에서 개시하고 있는 실시예에 따를 경우, 제2 주파수 신호(s3)는 10GHz(5Ghz*2=10GHz)를 가지는 제1 주파수 신호(s2)와 20GHz(5Ghz*4=20GHz)를 가지는 제2 신호(s5)의 합이 될 수 있다. 즉, 제2 주파수 신호(s3)는 30GHz(10GHz+20GHz)의 주파수 신호일 수 있다. 상기 제2 주파수 신호(s3)의 구체적인 도출 과정은 후술하도록 한다.
일실시예에 따르면, 제3 프로세서(750)는 상기 제1 프로세서(710) 및 상기 제2 프로세서(720)로부터 출력되는 제1 신호 및 제2 신호의 동기화를 위해 클럭신호(s6)를 제1 프로세서(710)와 제2 프로세서(720)에 공급할 수 있다.
일실시예에 따르면, 제1 RF칩(730)은 베이스밴드 신호(s1)를 입력 받아 제1 주파수 신호(s2)를 출력할 수 있다. 보다 구체적으로, 제1 RF칩(730)은 제1 프로세서(710)로부터 상기 제1 주파수 신호(s2)를 출력하기 위한 제1 신호를 상기 제1 프로세서(710)로부터 수신할 수 있다.
일실시예에 따르면, 상기 제1 프로세서(710)로부터 공급되는 제1 신호의 주파수(5GHz)는 두 배가 되어 10GHz의 주파수를 가지는 신호(s4)로 상기 제1 RF칩(730)에 공급될 수 있다. 일실시예에 따르면 상기 제1 RF칩(730)은 베이스밴드 신호(s1)와 상기 10GHz의 주파수를 가지는 신호(s4)에 기반하여 10GHz의 주파수를 가지는 제1 주파수 신호(s2)를 출력할 수 있다.
일실시예에 따르면, 제2 RF칩(740)은 제1 주파수 신호(s2)를 입력 받아 제2 주파수 신호(s3)를 출력할 수 있다. 보다 구체적으로, 제2 RF칩(740)은 제2 프로세서(720)로부터 상기 제2 주파수 신호(s3)를 출력하기 위한 제2 신호를 상기 제2 프로세서(720)로부터 수신할 수 있다.
일실시예에 따르면, 상기 제2 프로세서(720)로부터 공급되는 제2 신호의 주파수(5GHz)는 네 배가 되어 20GHz의 주파수를 가지는 신호(s5)로 상기 제2 RF칩(740)에 공급될 수 있다. 일실시예에 따르면 상기 제2 RF칩(740)은 제1 주파수 신호(s2)와 상기 20GHz의 주파수를 가지는 신호(s5)에 기반하여 30GHz의 주파수를 가지는 제2 주파수 신호(s3)를 출력할 수 있다.
도 7에서 도시하고 있는 신호 흐름은 본 발명의 일실시예에 따른 신호 흐름일 뿐이므로, 본 발명의 권리범위가 이에 국한되어서는 안 될 것이다. 예를 들어 제2 RF칩을 통해 출력되는 제2 주파수 신호의 주파수는 차세대 통신 시스템에서 이용되는 20GHz 내지 100GHz 주파수 대역에 포함될 수 있다.
뿐만 아니라, 본 발명에서는 송신부에서 주파수를 상승 변환시키는 경우(transmitter upconversion)만을 개시하였으나, 본 발명의 권리범위가 이에 국한되어서는 안 될 것이다. 예를 들어, 동일한 원리로 수신부에서 주파수를 하강 변환시키는 경우(receiver downconversion)에도 본 발명에서 개시하고 있는 기술원리가 동일 또는 유사하게 적용될 수 있으며, 본 발명의 권리범위 역시 이에 미칠 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 본 발명의 기술 내용을 쉽게 설명하고 본 발명의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 즉 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다. 또한 상기 각각의 실시 예는 필요에 따라 서로 조합되어 운용할 수 있다. 예컨대, 본 발명에서 제안하는 방법들의 일부분들이 서로 조합되어 기지국과 단말이 운용될 수 있다.
Claims (13)
- 주파수 신호를 생성하기 위한 전자 장치에 있어서,
제1 주파수 신호를 생성하기 위한 제1 신호를 출력하도록 설정된 제1 프로세서(710);
제2 주파수 신호를 생성하기 위한 제2 신호를 출력하도록 설정된 제2 프로세서(720);
상기 제1 프로세서 및 상기 제2 프로세서와 연결된 제3 프로세서(750);
상기 제1 프로세서와 연결된 제1 RF칩(radio frequency chip)(730); 및
상기 제2 프로세서 및 상기 제1 RF칩과 연결된 제2 RF칩(740)을 포함하고,
상기 제3 프로세서는 상기 제1 주파수 신호와 상기 제2 주파수 신호의 상관관계(correlation)를 조정하도록 설정되고,
상기 제1 RF칩은 상기 제1 프로세서로부터 수신되는 상기 제1 신호와 베이스밴드(baseband) 신호에 기반하여 상기 제1 주파수 신호를 출력하도록 설정되고,
상기 제2 RF칩은 상기 제2 프로세서로부터 수신되는 상기 제2 신호와 상기 제1 RF칩으로부터 출력되는 상기 제1 주파수 신호에 기반하여 상기 제2 주파수 신호를 출력하도록 설정되는 것을 특징으로 하는,
전자 장치. - 제1항에 있어서,
상기 제3 프로세서는, 상기 제1 주파수 신호와 상기 제2 주파수 신호의 동기화를 위해 상기 제1 프로세서와 상기 제2 프로세서에 클럭신호를 공급하도록 설정된 것을 특징으로 하는,
전자 장치. - 제1항에 있어서,
상기 제3 프로세서는, 상기 제1 주파수 신호의 위상 잡음(phase noise)과 상기 제2 주파수 신호의 위상 잡음간의 상관관계(correlation)가 기설정된 문턱값 미만이 되도록 조정하도록 설정된 것을 특징으로 하는,
전자 장치. - 제1항에 있어서,
상기 제1 프로세서는 상기 제1 RF칩에 포함되고,
상기 제2 프로세서는 상기 제2 RF칩에 포함되는 것을 특징으로 하는,
전자 장치. - 제1항에 있어서,
상기 전자 장치는 복수개의 상기 제2 RF칩을 포함하고,
상기 제2 프로세서는 상기 복수개의 상기 제2 RF칩의 각각으로 상기 제2 주파수 신호를 생성하기 위한 제2 신호를 출력하는 것을 특징으로 하는,
전자 장치. - 제1항에 있어서,
상기 제1 프로세서와 상기 제2 프로세서는 위상 고정 루프(phased locked loop, PLL) 회로를 포함하는 것을 특징으로 하는,
전자 장치. - 제1항 내지 제6항 중 어느 한 항에 있어서,
상기 전자 장치는 무선 통신 시스템의 모바일 디바이스인 것을 특징으로 하는, 전자 장치. - 제1 프로세서(710), 제2 프로세서(720), 상기 제1 프로세서 및 상기 제2 프로세서와 연결된 제3 프로세서(750), 상기 제1 프로세서와 연결된 제1 RF칩(radio frequency chip)(730), 및 상기 제2 프로세서 및 상기 제1 RF칩과 연결된 제2 RF칩(740)을 포함하는 전자 장치에 의한 주파수 신호 출력 방법에 있어서,
상기 제3 프로세서에 의해, 제1 주파수 신호와 제2 주파수 신호의 상관관계(correlation)를 조정하기 위한 조정 신호를 생성하는 단계;
상기 제1 프로세서에 의해, 상기 조정 신호에 기초하여 제1 신호를 생성하는 단계;
상기 제1 RF칩에 의해, 베이스밴드(baseband) 신호 및 상기 제1 신호에 기초하여 상기 제1 주파수 신호를 생성하는 단계;
상기 제2 프로세서에 의해, 상기 조정 신호에 기초하여 제2 신호를 생성하는 단계;
상기 제2 RF칩에 의해, 상기 제1 주파수 신호 및 상기 제2 신호에 기초하여 상기 제2 주파수 신호를 생성하는 단계; 및
상기 제2 RF칩에 의해, 생성된 상기 제2 주파수 신호를 출력하는 단계를 포함하는 것을 특징으로 하는, 주파수 신호 출력 방법. - 제8항에 있어서, 상기 주파수 신호 출력 방법은,
상기 제3 프로세서에 의해, 상기 제1 주파수 신호와 상기 제2 주파수 신호의 동기화를 위해 상기 제1 프로세서와 상기 제2 프로세서의 각각에 클럭신호를 공급하는 단계를 더 포함하는 것을 특징으로 하는, 주파수 신호 출력 방법. - 제8항에 있어서, 상기 주파수 신호 출력 방법은,
상기 제3 프로세서에 의해, 상기 제1 주파수 신호의 위상 잡음(phase noise)과 상기 제2 주파수 신호의 위상 잡음간의 상관관계(correlation)가 기설정된 문턱값 미만이 되도록 조정하는 단계를 더 포함하는 것을 특징으로 하는, 주파수 신호 출력 방법. - 제8항에 있어서,
상기 제1 프로세서와 상기 제2 프로세서는 위상 고정 루프(phased locked loop, PLL) 회로를 포함하는 것을 특징으로 하는,
주파수 신호 출력 방법. - 삭제
- 삭제
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180065451A KR102337541B1 (ko) | 2018-06-07 | 2018-06-07 | 복수개의 위상 고정 루프 회로를 포함하는 전자 장치 |
| EP19814363.8A EP3753114B1 (en) | 2018-06-07 | 2019-06-07 | Electronic device including plurality of phased locked loop circuits |
| PCT/KR2019/006878 WO2019235881A1 (en) | 2018-06-07 | 2019-06-07 | Electronic device including plurality of phased locked loop circuits |
| CN201980031016.XA CN112119594B (zh) | 2018-06-07 | 2019-06-07 | 包含多个锁相环电路的电子设备 |
| US16/434,893 US10720930B2 (en) | 2018-06-07 | 2019-06-07 | Electronic device including plurality of phased locked loop circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180065451A KR102337541B1 (ko) | 2018-06-07 | 2018-06-07 | 복수개의 위상 고정 루프 회로를 포함하는 전자 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190139000A KR20190139000A (ko) | 2019-12-17 |
| KR102337541B1 true KR102337541B1 (ko) | 2021-12-09 |
Family
ID=68764315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180065451A KR102337541B1 (ko) | 2018-06-07 | 2018-06-07 | 복수개의 위상 고정 루프 회로를 포함하는 전자 장치 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10720930B2 (ko) |
| EP (1) | EP3753114B1 (ko) |
| KR (1) | KR102337541B1 (ko) |
| CN (1) | CN112119594B (ko) |
| WO (1) | WO2019235881A1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090163161A1 (en) | 2007-12-20 | 2009-06-25 | Itt Manufacturing Enterprises, Inc. | Scalable radio receiver architecture providing three-dimensional packaging of multiple receivers |
| US20120184228A1 (en) | 2011-01-14 | 2012-07-19 | Mujtaba Syed A | Dynamic transmit configurations in devices with multiple antennas |
| US20140126022A1 (en) | 2006-05-26 | 2014-05-08 | Marvell World Trade Ltd. | Methods for operating a circuit board and an apparatus each having corresponding systems on chips for wireless communication and printing |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4626787A (en) * | 1985-03-06 | 1986-12-02 | Harris Corporation | Application of the phaselock loop to frequency synthesis |
| US5448763A (en) * | 1993-11-09 | 1995-09-05 | Motorola | Apparatus and method for operating a phase locked loop frequency synthesizer responsive to radio frequency channel spacing |
| FR2734972B1 (fr) * | 1995-05-31 | 1997-08-01 | Matra Communication | Dispositif d'emission radio a modulation de frequence |
| US5625324A (en) | 1995-06-07 | 1997-04-29 | Hughes Electronics | Ultra low noise frequency generator producing the sum of plural signal sources |
| US5572168A (en) | 1995-08-09 | 1996-11-05 | Lucent Technologies Inc. | Frequency synthesizer having dual phase locked loops |
| KR100785003B1 (ko) * | 2002-09-06 | 2007-12-11 | 삼성전자주식회사 | 위상동기루프(ｐｌｌ)의 제어전압을 이용한 멀티밴드용송수신장치 및 송수신 방법 |
| US7272365B2 (en) * | 2003-12-18 | 2007-09-18 | Andrew Corporation | Frequency offset correction in transmitters having non-ideal synthesizer channel spacing |
| KR100819390B1 (ko) | 2006-09-21 | 2008-04-04 | 지씨티 세미컨덕터 인코포레이티드 | 2개의 위상 동기 루프를 사용한 주파수 합성기 |
| KR100944497B1 (ko) * | 2007-06-25 | 2010-03-03 | 삼성전자주식회사 | 디지털 주파수 검출기 및 이를 이용한 디지털 ｐｌｌ |
| CN101572550B (zh) * | 2008-04-30 | 2012-08-22 | 中芯国际集成电路制造(北京)有限公司 | 锁相环频率合成器及调整调制信号频率的方法 |
| CN101882940B (zh) * | 2010-06-24 | 2014-08-06 | 复旦大学 | 超宽带多模式自动识别双链路射频接收机前端芯片 |
| CN103533620B (zh) * | 2012-07-05 | 2017-07-25 | 联想(北京)有限公司 | 为无线通信模块提供参考时钟的方法及装置 |
| CN104468442B (zh) * | 2014-11-10 | 2018-01-05 | 西北工业大学 | 一种改善直接锁相调频发射器fsk调制特性的数字处理装置 |
| CN111031150B (zh) * | 2015-07-30 | 2021-12-03 | 华为终端有限公司 | 终端及终端的通信方法 |
-
2018
- 2018-06-07 KR KR1020180065451A patent/KR102337541B1/ko active IP Right Grant
-
2019
- 2019-06-07 US US16/434,893 patent/US10720930B2/en active Active
- 2019-06-07 EP EP19814363.8A patent/EP3753114B1/en active Active
- 2019-06-07 WO PCT/KR2019/006878 patent/WO2019235881A1/en unknown
- 2019-06-07 CN CN201980031016.XA patent/CN112119594B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140126022A1 (en) | 2006-05-26 | 2014-05-08 | Marvell World Trade Ltd. | Methods for operating a circuit board and an apparatus each having corresponding systems on chips for wireless communication and printing |
| US20090163161A1 (en) | 2007-12-20 | 2009-06-25 | Itt Manufacturing Enterprises, Inc. | Scalable radio receiver architecture providing three-dimensional packaging of multiple receivers |
| US20120184228A1 (en) | 2011-01-14 | 2012-07-19 | Mujtaba Syed A | Dynamic transmit configurations in devices with multiple antennas |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3753114A1 (en) | 2020-12-23 |
| US20190379385A1 (en) | 2019-12-12 |
| CN112119594B (zh) | 2022-04-26 |
| CN112119594A (zh) | 2020-12-22 |
| WO2019235881A1 (en) | 2019-12-12 |
| KR20190139000A (ko) | 2019-12-17 |
| EP3753114B1 (en) | 2023-08-02 |
| EP3753114A4 (en) | 2021-04-21 |
| US10720930B2 (en) | 2020-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102462850B1 (ko) | 안테나 모듈 및 이를 포함하는 전자 장치 | |
| KR102661592B1 (ko) | 플렉서블 인쇄 회로 기판의 그라운드 층 및 인쇄 회로 기판의 그라운드 층을 전기적으로 연결하는 도전성 구조체를 포함하는 전자 장치 | |
| KR20190140209A (ko) | 이동단말기 | |
| US10873126B2 (en) | Electronic device including cover having antenna module coupled thereto | |
| KR102578995B1 (ko) | 인쇄 회로 기판의 경사진 측면에 형성된 안테나를 포함하는 안테나 조립체 및 그를 포함하는 전자 장치 | |
| CN111656610B (zh) | 环型天线和包括其的电子装置 | |
| US10608706B2 (en) | Electronic device and method for providing feedback path of transmission signal | |
| CN116157962A (zh) | 包括贴片天线和线圈天线的电子装置 | |
| US11800632B2 (en) | Electronic device having heat-radiating structure | |
| KR102337541B1 (ko) | 복수개의 위상 고정 루프 회로를 포함하는 전자 장치 | |
| KR102551487B1 (ko) | 안테나 모듈에 대응되도록 배치되는 도전성 구조체 및 그것을 포함하는 전자 장치 | |
| CN116134679A (zh) | 天线模块和包括其的电子装置 | |
| CN115336398A (zh) | 包括地线的印刷电路板 | |
| EP4447225A1 (en) | Electronic device comprising antenna | |
| US11955699B2 (en) | Antenna module and electronic device including the same | |
| US20240113415A1 (en) | Electronic device including conductive portions of housing operating as antenna | |
| KR20220053993A (ko) | 안테나 고정 구조 및 이를 포함하는 전자 장치 | |
| KR20230109048A (ko) | 안테나를 포함하는 전자 장치 | |
| KR20240015545A (ko) | 키 조립체를 포함하는 전자 장치 | |
| KR20220102536A (ko) | 안테나를 포함하는 전자 장치 | |
| KR20240071958A (ko) | 안테나를 포함하는 전자 장치 | |
| KR20240070350A (ko) | 통신 신호의 위상 변환 방법 및 전자 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |