TWI392221B - 在使用時鐘除法的通訊系統中調變相位或頻率的方法 - Google Patents

在使用時鐘除法的通訊系統中調變相位或頻率的方法 Download PDF

Info

Publication number
TWI392221B
TWI392221B TW095117710A TW95117710A TWI392221B TW I392221 B TWI392221 B TW I392221B TW 095117710 A TW095117710 A TW 095117710A TW 95117710 A TW95117710 A TW 95117710A TW I392221 B TWI392221 B TW I392221B
Authority
TW
Taiwan
Prior art keywords
signal
division
division value
reference signal
frequency
Prior art date
Application number
TW095117710A
Other languages
English (en)
Other versions
TW200713795A (en
Inventor
Jeff Zachan
David Hartman
Ming Lin
Morten Damgaard
Scott Kee
Original Assignee
Axiom Microdevices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Axiom Microdevices Inc filed Critical Axiom Microdevices Inc
Publication of TW200713795A publication Critical patent/TW200713795A/zh
Application granted granted Critical
Publication of TWI392221B publication Critical patent/TWI392221B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
    • H04L27/2092—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner with digital generation of the modulated carrier (does not include the modulation of a digitally generated carrier)
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0966—Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0983—Modifications of modulator for regulating the mean frequency using a phase locked loop containing in the loop a mixer other than for phase detection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2003—Modulator circuits; Transmitter circuits for continuous phase modulation
    • H04L27/2007—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change within each symbol period is constrained
    • H04L27/2017—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change within each symbol period is constrained in which the phase changes are non-linear, e.g. generalized and Gaussian minimum shift keying, tamed frequency modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
    • H04L27/2035—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using a single or unspecified number of carriers
    • H04L27/2042—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using a single or unspecified number of carriers with more than two phase states
    • H04L27/2046—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using a single or unspecified number of carriers with more than two phase states in which the data are represented by carrier phase
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/12—Indirect frequency synthesis using a mixer in the phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

在使用時鐘除法的通訊系統中調變相位或頻率的方法
本發明一般係關於像是結合功率放大器之使用相位或頻率調變的通訊技術。
有數個解決調變射頻(RF)載波相位及頻率之問題的方法。平移迴路(translational loop，TL)、偏移鎖相迴路(PLL)在傳輸PLL的回授路徑中使用混合器來偏移該輸出載波頻率及一類比基帶I/Q資料調變器於該參考或該傳輸PLL之回授路徑中以實施調變。該TL的主要缺點在於其需要匹配良好的IF電路，其會佔用較主要以數位區塊組成之設計更多的區域。
另一調變輸出RF載波的方法為經由該回授除法器施用調變於分數－N型PLL合成器中。於此情形中，積分三角(sigma－delta)程式化多模數除法器係通常被用來變更迴路輸出頻率及/或相位。此架構的主要缺點為其需要迴路組件的小心校準及數位資料的預強調濾波，以減緩當資料帶寬大於或比得上迴路帶寬時由PLL中的濾波所造成的失真。於某些情況中，此校準會變得更困難，因為該分數－N型PLL帶寬必須較窄於該信號帶寬以便去除形成的積分三角量化雜訊及參考源雜訊。
於在會造成迴路組件於叢訊期間溫度漂移的調變路徑中具有整合的功率放大器(PA)的積體電路中，該設計需要適合的預強調濾波器或適合調整該迴路增益之技術，而該二者皆非最理想的。
因此，本發明提供一種調變技術，其中資料不需要或只需要最小的預強調，故傳輸迴路的迴路帶寬相對於該資料帶寬能保持寬的。
詳而言之，直接除法調變技術以允許寬的迴路帶寬相對於資料帶寬設置。
根據本發明的示範實施例，提供一種直接除法調變器。該直接除法調變器包括一符號映射器，將來自二進位位元流之輸入資料轉換成希望的頻率偏差，其中該頻率偏差資料將來自該位元流的資訊編碼。一轉換器使用該希望的頻率偏差資訊產生一除法值，且一加法器將一平均值加到該除法值。一轉換器量化該除法值並形成與該量化的除法值相關聯的量化雜訊。一除法器以該量化的除法值調變一參考信號並產生一輸出信號。
本發明提供許多重要的技術上的優點。本發明的一重要技術上的優點為調變架構，其中該傳輸迴路是具一整合功率放大器的平移迴路，若該功率放大器於該迴路內時其能減緩由該功率放大器所產生之AM/PM失真。
熟於此技者於閱讀連同圖式之有關之詳細說明時將會更加體認到本發明的優點及優越特性與其它重要觀點。
於以下實施例中，於整個說明書及圖式中，類似部件分別以相同的參考標號標示。圖示不依比例繪示，且特定組件可以以概括或概要的形式顯示，且為了清楚及簡明之便依商業指定來辨識。
圖1係根據本發明示範實施例之作為相位/頻率調變技術之直接除法調變(DDM)的步驟的圖100。此技術可與GSM信號、EDGE信號、或其它諸如載波相位或頻率被調變的適合的應用共用。一可程式的除法器被用來對一週期性源信號施加相位或頻率調變。
於一示範實施例中，DDM經由除法器/N112將相位及/或頻率調變加到輸入時鐘信號Fr e f 。Fr e f 是一施加到DDM的信號，其可來自操作於適當時鐘頻率下的來源，包括整數N頻率合成器、分數－N合成器、石英振盪器、或其它適當來源。
以數位形式的資料被輸入到符號映射器及基帶濾波器102，該基帶濾波器102將來自二進位位元流的輸入資料轉換成數位化的瞬間頻率輸出。此輸出在Fo u t 定義出希望的頻率偏差。一旦該資料已經被映射、經濾波、且經轉換成一頻率值，則其被提供至Nm o d 轉換器104，該Nm o d 轉換器104將來自符號映射器及基帶濾波器102的輸出操作成頻率除法字，其能被加到於加法器106中的通道選擇除法值NF r a c 。於此加法器中，頻率偏差資訊被轉換成一用以調變該頻率的除法值，使得該除法值與該頻率偏差資訊成反比。加上NF r a c 以便給予一平均除法值，以允許在要被選取以調變的Fo u t 處的一特定輸出頻率。
於一示範實施例中，NF r a c 與Fr e f 及Fo u t 有關(例如，Ni n t ＋Nf r a c 會是5.25若Fr e f 是5.25千兆赫且Fo u t 是一千兆赫)。積分三角(sigma－delta(△Σ))轉換器108將除法值量化成一較少的位元，並將量化造成的錯誤依在靠近該希望的頻率處小而在較遠離該希望的頻率處較大的此方式形成。於一示範實施例中，該形成演算法實質上採用一個26位元除法值的三個最大有效位元，其中該錯誤信號進一步被用以形成該信號。積分三角轉換器108的輸出透過加法器110與一適合的整數除法值Ni n t 加總，以提供進一步的通道選擇可程式化能力。加一固定值會偏壓該輸出除法值，實質地允許該平均除法值的選擇。要更進一步注意的是，Ni n t 能通過該積分三角轉換器108若是被加到至積分三角轉換器108的輸入流，其能在積分三角轉換器108之前或之後提供到該信號號流。
加法器110的輸出呈現至除法器/N112，其中它的輸出Fo u t 代表Fr e f 以資料及調變被除的值。除法器/N112可以是一可程式化的計數器或其它適合的分頻電路。
Fo u t 可以不變地被傳輸或可進一步處理、濾波、升頻或降頻。同樣地，可對Fo u t 施加一適合形式的數位及/或類比濾波，經由Fo u t 的混合可施加直接升頻，經由一偏移PLL或平移迴路可施加Fo u t 的升頻，或可施加其它適合的信號處理技術。
圖2A及2B係系統200A及200B之圖，顯示根據本發明示範實施例之顯示具相關聯的發射器的該DDM調變器的實施。系統200A允許直接對傳輸平移迴路實施調變。
於一實施例中，系統200A可以實施於小型及主要是數位的實施中。傳輸迴路204是一種具有功率放大器210的平行迴路(TL)，當功率放大器在該迴路以內時，減緩振幅調變及相位調變失真，並允許有寬的閉合迴路帶寬。直接除法調變器(DDM)212允許傳輸迴路帶寬保持寬的，諸如允許由該功率放大器在輸出引入之誤差的誤差修正，但亦能不用功率放大器來實施。
系統200A經由混合器224的動作將輸入信號轉換成適當的輸出頻率及衰減被DDM 224引入的相位雜訊。輸入資料需要一點或無需預強調，因為傳輸迴路204的迴路帶寬能對該資料帶寬保持寬。該頻率計劃係高度彈性的，因為DDM 212能被任何適合的數字除，其亦可藉提供多重選擇產生給定頻率而有助於避免不想要的雜波。倘若參考時鐘饋通在傳輸迴路204方面是個問題，則Fo u t 可被調整成較高頻率以允許經由傳輸迴路低通濾波器214的更多衰減。
於一示範實施例中，系統200A的操作係使用參考頻率源220產生輸入時鐘Fr e f 至DDM 212。輸入資料及Nf r a c 亦被提供至DDM 212，如圖1所述。
時鐘信號Fr e f 被施加到DDM 212以產生經調變的參考Fo u t ，且亦被提供到/M除法器222，具有M的除法因數，其在一示範性實施例中是可程式的。/M除法器222的輸出係一時鐘信號Fb ，其能施加到傳輸迴路204之回授路徑中的混合器224，其將傳輸迴路204之輸出混合成與經調變的參考Fo u t 相同的頻率。
DDM 212的輸出及混合器224的輸出二者皆被施加到相位頻率偵測器226。降頻係藉著混合/M除法器222與功率放大器210之輸出來達成。相位頻率檢測器226之輸出被施加到電荷泵(CP)228，電荷泵228的輸出接著被施加到低通濾波器214以通過一被施加到電壓控制振盪器229的調變信號，該電壓控制振盪器229以該輸出射頻或該輸出射頻的倍數產生經調變的輸出信號。
該經調變的輸出信號接著被諸如除法器230所除，且該信號接著被施加到功率放大器210，該功率放大器210將該信號放大成一適當的傳輸位準。該功率放大器210的輸出被感測到(如虛線所示者)並施加到該回授迴路。
於一示範實施例中，傳輸迴路204可以是混合器224在回授路徑中的一4級II型(電荷泵相位頻率檢測器)迴路。功率放大器210可整合於該迴路中以便於一EDGE傳輸模式追蹤振幅調變至相位調變(AM至PM)失真，或其它適當的資料。該迴路帶寬可保持寬以便避免使該被傳輸信號失真並以該振幅調變迴路使同步化問題減至最小。
系統200B使用類似於系統200A架構的架構，除了來自電壓控制振盪器229的輸出被提供至除法器230與混合器224，以使消除從功率放大器210提供回授到混合器224的需要。再者，該電壓控制振盪器229亦可只被提供至該除法器230，於該情形中，該混合器接收該除法器230的輸出，如虛線所示者。最後，電壓控制振盪器229可被用以驅動功率放大器210及混合器224二者，消除除法器230。系統200B進一步使用二個示範參考頻率源220A及220B，各產生Fr e f 的參考頻率。參考頻率源220A及220B同樣地連同系統200A被使用。
圖3係顯示系統300的圖，顯示根據本發明一示範實施例連同數位處理使用於一GSM/EDGE系統中之該DDM調變器。系統300提供符號映射器及基帶濾波器102及Nm o d 計算及內插法的一示範實施例。
系統300包括供靜態分數(Nf r a c )及整數(Ni n t )除數值及與計算Nm o d 相關聯的二係數之用的暫存器。系統300接收來自串列資料介面的輸入位元且能實施適合的GMSK調變的步驟。於一示範實施例中，差分編碼器302接收該輸入位元流，且不歸零編碼器304(NRZ)將〔0,1〕位元序列映射至〔1,－1〕。上取樣器306將取樣率增加到一適當的數字，諸如每符號12個取樣。接著根據GSM規格施加高斯濾波器308以減少該信號帶寬。
就示範性的EDGE 8相移鍵的資料位元而言，可使用以下的操作。該8相移的資料位元被8－PSK映射器310映射以擷取同相及正交相位資料。上取樣器312將取樣率增加到一適合的數字，諸如每符號12個取樣。接著根據GSM規格施加FIR濾波器314到該信號以減少該信號帶寬。接著譬如藉由CORDIC轉換器315或其它適合的轉換器實施同相/正交相位至R/θ轉換。量值大小R(mag)通過該AM迴路經由串接的積分梳狀(CIC)內插濾波器316及延遲調整318。
相位對頻率轉換信號路徑可以是從CORDIC轉換器215共有的，其能提供相位資料至相位微分器320。標示成Fm o d 之來自高斯濾波器308或相位微分器320的輸出透過開關321A或321B被提供至Nm o d 計算器322，端視操作的模式(GS或EDGE)而定。Nm o d 輸出接著透過加法器324被加到適合的固定分數偏移Nf r a c 。該信號號接著能被上取樣至一適合的取樣頻率，諸如26MHz，且被內插器326濾波。一獲得上取樣及濾波的適合方法係透過使用CIC濾波器。除法字可接著被施加到積分三角(sigma－delta)調變器328，該積分三角調變器328被該輸出的經調變信號所時控。一適合的除法值被施加到/N除法器332，其亦接收參考頻率Fr e f 。
差分編碼器302能猶如其已接收1的序列似地被啟動。此表示在啟動時的該d[i－1]值(在暫存器中)可以是1。各連績位元能如所示地被計算：y [i ]＝d [i ]⊕d [i －1]d [－1]＝1
同樣地，GMSK不歸零編碼器304映射能被用來將被差分地編碼的資料轉換成二進位不歸零格式，諸如其中電路映射[0 1]到[1 －1]：a [i ]＝1－2y [i ]
於一示範實施例中，該GMSK高斯濾波器308能以每符號12取樣來使用對稱60抽頭FIR濾波器。該輸入資料能在施用該高斯濾波器之前被上取樣。
於另一示範實施例中，8－PSK濾波器308能使用每符號12取樣的對稱的60抽頭FIR濾波器。該輸入資料可在施用該高斯濾波器之前被上取樣。
於另一示範實施例中，8－PSK映射器310能將輸入的3位元符號映射至一同相及正交相位群集點，且亦能實施3π/8旋轉或在各符號之後可能會需要的其它適合的旋轉，諸如被於本文併入參考的3GPP TS 45.004，Technical Specification Group GSM/EDGE Radio Access Network；Modulation。
FIR濾波器314可以是一8－PSK傳輸濾波器，諸如一60抽頭FIR濾波器或其它適合的濾波器。符號的抽頭值及數字可被視為適合的而被選，諸如為了符合3GPP TS 45.004，Technical Specification Group GSM/EDGE Radio Access Network；Modulation。該輸入資料能在濾波之前被上取樣器312上取樣，到諸如每符號12取樣或其它適合的取樣。
CORDIC轉換器315被用來自該FIR濾波器314的同相/正交相位基帶輸出產生振幅及相位(R/θ)值，譬如藉使用CORDIC演算法或其它適合的演算法。於一示範實施例中，可使用一諸如使用針對角度計算查表的互動演算法。該查表的大小可與互動的數量相同，或是其它適合的大小。字寬度可被設成將該RMS相位誤差維持在一預定位準之下，諸如1°。一固定量值大小校正可在R/θ計算之後實施，諸如描述於於本文併入參考的Hu,YH,“COEDIC－Based VLSI Architecture for Digital Signal Processing,”IEEE Signal Processing Magazine,July 1992中者。
相位對頻率轉換使用簡單微分器，利用其由該取樣頻率所標度之輸出值而加以實施。該取樣頻率字可被儲存一暫存器內且被用來乘連績相位取樣之間的△。
於一示範實施例中，頻率對Nm o d 轉換可使用二階泰勒級數來實施以避免調變頻率的除法(或反轉)的需要，譬如該DDM調變的動作可能會需要該除法的情形。一示範公式為：N mod＝a 1F mod＋a 2F mod2 其中：Fr e f ＝參考頻率源的頻率Ni n t ＝固定整數值Nf r a c ＝分數除數值a1 ,a2 ＝於該叢訊之前計算出的係數
內插器326可用以將該頻率資料上採樣及濾波成適於應用於操作在該IF頻率下之積分三角調變器328的比率。倘若此無需任何中間的內插濾波而完成，則結果取樣影像會在於3.25 MHz的倍數，其會難以符合傳輸迴路中的拒斥條件。為避免此問題，資料可以使用內插器326上取樣至26 MHz。達成此上取樣及濾波的一適合方法係透過一CIC濾波器的使用。
有鑑於以上本發明的詳細說明及相關圖式，其它的修改及變化對於熟於此技藝之人士而言是明顯的。亦明顯的是此等其它修改及變化可可有效而不會背離本發明的精神與範疇。
102．．．符號映射器及基帶濾波器
104．．．Nm o d 轉換器
106．．．加法器
108．．．積分三角轉換器
110．．．加法器
112．．．除法器/N
200A．．．系統
200B．．．系統
204．．．傳輸迴路
210．．．功率放大器
212．．．直接除法調變器(DDM)
214．．．低通濾波器
220．．．頻率源
220A．．．頻率源
220B．．．頻率源
222．．．/M除法器
224．．．混合器
226．．．相位頻率偵測器
228．．．電荷泵
229．．．電壓控制振盪器
230．．．除法器
300．．．系統
302．．．差分編碼器
304．．．不歸零編碼器NRZ)
306．．．上取樣器
308．．．高斯濾波器
310．．．8－PSK映射器
312．．．上取樣器
314．．．FIR濾波器
315．．．CORDIC轉換器
316．．．串接的積分梳狀(CIC)內插濾波器
318．．．延遲調整
320．．．相位微分器
321A．．．開關
321B．．．開關
322．．．Nm o d 計算器
324．．．加法器
326．．．內插器
328．．．積分三角調變器
330．．．加法器
332．．．/N除法器
圖1係根據本發明示範實施例之作為相位/頻率調變技術之直接除法調變(DDM)的步驟圖；圖2A及2B係顯示根據本發明示範實施例之具相關聯發射器之該DDM調變器的系統圖；及圖3係顯示實施該DDM調變器數位處理當其被用於根據本發明示範實施例之GM/EDGE系統的圖。
102．．．符號映射器及基帶濾波器
104．．．Nm o d 轉換器
106．．．加法器
108．．．積分三角轉換器
110．．．加法器
112．．．除法器/N

Claims (20)

  1. 一種直接除法調變器，包含：一符號映射器，將來自一二進位位元流的輸入資料轉換成一希望的頻率偏差；一使用希望的頻率偏差資訊產生一除法值的轉換器；一加法器，將一平均值加到該除法值；一量化該除法值並形成與該量化除法值相關聯之量化雜訊的轉換器；一提供參考信號的頻率源；一除法器，以該量化除法值調變一參考信號並輸出一輸出信號；及一傳輸迴路，該傳輸迴路接收該輸出信號與該參考信號並以該參考信號調變該輸出信號以有助於拒絕該量化雜訊。
  2. 如申請專利範圍第1項之直接除法調變器，其中該除法值係得自於調變頻率偏差資訊且該量化除法值係與瞬間輸出頻率成反比。
  3. 如申請專利範圍第1項之直接除法調變器，其中該平均值包含一整數部分及一分數部分。
  4. 如申請專利範圍第1項之直接除法調變器，其中該平均值包含一分數部分，其被加到該轉換器之前的該除法值，以及一整數部分，其被加到以該除法器之該除法值的 調變之前的該量化除法值。
  5. 如申請專利範圍第1項之直接除法調變器，其中該轉換器係一積分三角(sigma-delta)轉換器。
  6. 如申請專利範圍第1項之直接除法調變器，進一步包含一選擇器，允許對一8-PSK信號或GMSK信號的可控制的處理。
  7. 如申請專利範圍第6項之直接除法調變器，進一步包含在該8-PSK之信號處理路徑中的一FIR濾波器。
  8. 如申請專利範圍第7項之直接除法調變器，進一步包含在該GMSK信號之信號處理路徑中的一高斯濾波器。
  9. 一種用以傳輸信號之系統，包含：一頻率源，產生一參考信號；一直接除法調變器，接收輸入資料的二進位位元流，將一希望的頻率偏差調變至該參考信號，及以一預定數字劃分該經調變的參考信號以產生一輸出信號；及一傳輸迴路，接收該輸出信號及參考信號，並以該參考信號調變該輸出信號以有助於拒絕量化雜訊。
  10. 如申請專利範圍第9項之系統，其中該傳輸迴路進一步包含：一除法器，接收該參考信號並將該參考信號減成該經調變的輸出信號的一傳輸頻率。
  11. 如申請專利範圍第10項之系統，進一步包含一相位頻率檢測器，接收一得自該時鐘信號的信號及該經調變且被劃分的參考信號，並輸出一雜訊減少調變及被劃分的 參考信號。
  12. 如申請專利範圍第9項之系統，其中該直接除法調變器進一步包含一選擇器，允許對一8-PSK信號或GMSK信號的可控制的處理。
  13. 如申請專利範圍第12項之系統，其中該直接除法調變器進一步包含在該8-PSK之信號處理路徑中的一FIR濾波器。
  14. 如申請專利範圍第12項之系統，其中該直接除法調變器進一步包含在該GMSK信號之信號處理路徑中的一高斯濾波器。
  15. 如申請專利範圍第9項之系統，其中該除法值係得自於調變頻率偏差資訊，且該除法值係與該頻率偏差資訊成反比。
  16. 如申請專利範圍第9項之系統，其中該預定數字係一整數或一分數的其中之一。
  17. 一種用於直接除法調變器之方法，包含：將來自一二進位位元流之輸入資料轉換成一希望的頻率偏差；使用希望的頻率偏差資訊產生一除法值；將一平均值加到該除法值；量化該除法值並形成與該經量化除法值相關聯之量化雜訊；以該量化除法值調變一參考信號並產生一輸出信號；及 接收該輸出信號與該參考信號並以該參考信號調變該輸出信號以有助於拒絕該量化雜訊。
  18. 如申請專利範圍第17項之方法，其中該除法值係得自調變頻率偏差資訊，且該量化除法值與一瞬間輸出頻率成反比。
  19. 如申請專利範圍第17項之方法，其中該平均值包含一分數部分，其被加到該量化步驟之前的該除法值，以及一整數部分，其被加到以該除法器之該除法值的調變步驟之前的該量化除法值。
  20. 如申請專利範圍第17項之方法，進一步包含在一8-PSK信號或GMSK信號的處理之間選擇。
TW095117710A 2005-05-24 2006-05-18 在使用時鐘除法的通訊系統中調變相位或頻率的方法 TWI392221B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US68401605P 2005-05-24 2005-05-24

Publications (2)

Publication Number Publication Date
TW200713795A TW200713795A (en) 2007-04-01
TWI392221B true TWI392221B (zh) 2013-04-01

Family

ID=37012039

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095117710A TWI392221B (zh) 2005-05-24 2006-05-18 在使用時鐘除法的通訊系統中調變相位或頻率的方法

Country Status (4)

Country Link
US (1) US7417514B2 (zh)
EP (1) EP1908164B1 (zh)
TW (1) TWI392221B (zh)
WO (1) WO2006127927A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080089401A1 (en) * 2006-10-16 2008-04-17 Pao-Jen Lai Signal Testing System
US7869769B2 (en) * 2007-11-28 2011-01-11 Motorola, Inc. Method and apparatus for reconfigurable frequency generation
US7924072B2 (en) * 2008-11-14 2011-04-12 Analog Devices, Inc. Exact frequency translation using dual cascaded sigma-delta modulator controlled phase lock loops
KR101552266B1 (ko) * 2009-04-07 2015-09-11 삼성전자주식회사 수신기, 그의 간섭 제거 방법 및 그를 위한 송신기
US10103695B2 (en) 2014-12-30 2018-10-16 Skyworks Solutions, Inc. Integrated CMOS transmit/receive switch in a radio frequency device
US10181828B2 (en) 2016-06-29 2019-01-15 Skyworks Solutions, Inc. Active cross-band isolation for a transformer-based power amplifier
US10680626B2 (en) * 2017-10-27 2020-06-09 Mediatek Inc. Method and associated signal system improving mitigation of injection-pulling effect
US11216535B2 (en) * 2019-01-16 2022-01-04 University College Cork—National University of Ireland, Cork Probability mass redistributor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5036294A (en) * 1990-12-03 1991-07-30 Motorola Inc. Phase locked loop having low-frequency jitter compensation
US6211747B1 (en) * 1998-05-29 2001-04-03 Motorola, Inc. Wideband modulated fractional-N frequency synthesizer
US6515553B1 (en) * 1999-09-10 2003-02-04 Conexant Systems Inc. Delta-sigma based dual-port modulation scheme and calibration techniques for similar modulation schemes
TW589800B (en) * 2003-09-16 2004-06-01 Ind Tech Res Inst Built-in jitter measurement circuit for volbuilt-in jitter measurement circuit for voltage controlled oscillator and phase lock loop
US20060197613A1 (en) * 2005-01-31 2006-09-07 Rf Micro Devices, Inc. Frequency modulation linearization system for a Fractional-N Offset PLL

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008703A (en) * 1997-01-31 1999-12-28 Massachusetts Institute Of Technology Digital compensation for wideband modulation of a phase locked loop frequency synthesizer
EP1111793B1 (en) * 1999-12-13 2003-11-05 Matsushita Electric Industrial Co., Ltd. Frequency synthesizer apparatus equipped with delta-sigma modulator in fraction part control circuit
US7095819B2 (en) * 2001-12-26 2006-08-22 Texas Instruments Incorporated Direct modulation architecture for amplitude and phase modulated signals in multi-mode signal transmission
JP4041323B2 (ja) 2002-03-12 2008-01-30 松下電器産業株式会社 周波数変調装置、周波数変調方法、および、無線回路装置
JP4282998B2 (ja) * 2003-01-08 2009-06-24 パナソニック株式会社 変調器及びその補正方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5036294A (en) * 1990-12-03 1991-07-30 Motorola Inc. Phase locked loop having low-frequency jitter compensation
US6211747B1 (en) * 1998-05-29 2001-04-03 Motorola, Inc. Wideband modulated fractional-N frequency synthesizer
US6515553B1 (en) * 1999-09-10 2003-02-04 Conexant Systems Inc. Delta-sigma based dual-port modulation scheme and calibration techniques for similar modulation schemes
TW589800B (en) * 2003-09-16 2004-06-01 Ind Tech Res Inst Built-in jitter measurement circuit for volbuilt-in jitter measurement circuit for voltage controlled oscillator and phase lock loop
US20060197613A1 (en) * 2005-01-31 2006-09-07 Rf Micro Devices, Inc. Frequency modulation linearization system for a Fractional-N Offset PLL

Also Published As

Publication number Publication date
TW200713795A (en) 2007-04-01
US20070024382A1 (en) 2007-02-01
US7417514B2 (en) 2008-08-26
EP1908164B1 (en) 2020-02-19
WO2006127927A1 (en) 2006-11-30
EP1908164A1 (en) 2008-04-09

Similar Documents

Publication Publication Date Title
TWI392221B (zh) 在使用時鐘除法的通訊系統中調變相位或頻率的方法
US7288999B1 (en) Pre-distortion system for a synthesizer having modulation applied in the reference path
TW294867B (zh)
US6834084B2 (en) Direct digital polar modulator
Riley et al. A simplified continuous phase modulator technique
US7457586B1 (en) Method of in-device phase measurement and correlation to programmable factors
EP1521416B1 (en) Predistortion for translational loop RF transmitters
SE427077B (sv) Anleggning for dataoverforing medelst en vinkelmodulerad bervag med konstant amplitud
TWI513249B (zh) 數位傳送器及其信號處理方法
JPH0777388B2 (ja) 偏移制御を有するデ−タ周波数変調器
US8503571B2 (en) Dual purpose modulator
US7474878B1 (en) Closed loop polar modulation system with open loop option at low power levels
EP1776816B1 (en) Modulator with instantaneous modulation scheme switching in multi-time slot and multi-mode operation, for a wireless communication equipment
Parikh et al. All digital-quadrature-modulator based wideband wireless transmitters
US5512865A (en) Digital oversampled quadrature modulator
US9979404B1 (en) Multi-phase amplitude and phase modulation
US10044383B2 (en) Sinewave generation from multi-phase signals
Basetas et al. Comparison of recently developed single-bit all-digital frequency synthesizers in terms of hardware complexity and performance
CA2245072C (en) One bit digital quadrature vector modulator
US10708113B2 (en) Digital power amplification circuit
US7545865B2 (en) Apparatus, methods and articles of manufacture for wideband signal processing
JPH09149086A (ja) デジタルｆｍ系変調回路
Sotiriadis et al. 32-QAM all-digital RF signal generator based on a homodyne sigma-delta modulation scheme
Ko et al. Digital signal processing engine design for polar transmitter in wireless communication systems
Sotiriadis et al. All-digital single-bit-output RF transmitters using homodyne sigma-delta modulation