JP4282998B2 - 変調器及びその補正方法 - Google Patents
変調器及びその補正方法 Download PDFInfo
- Publication number
- JP4282998B2 JP4282998B2 JP2003002501A JP2003002501A JP4282998B2 JP 4282998 B2 JP4282998 B2 JP 4282998B2 JP 2003002501 A JP2003002501 A JP 2003002501A JP 2003002501 A JP2003002501 A JP 2003002501A JP 4282998 B2 JP4282998 B2 JP 4282998B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- pll
- output
- signal
- modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012937 correction Methods 0.000 title claims description 34
- 238000000034 method Methods 0.000 title claims description 20
- 230000008859 change Effects 0.000 claims description 15
- 238000001914 filtration Methods 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 25
- 238000004519 manufacturing process Methods 0.000 description 11
- 230000006866 deterioration Effects 0.000 description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000003786 synthesis reaction Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0991—Modifications of modulator for regulating the mean frequency using a phase locked loop including calibration means or calibration methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Amplitude Modulation (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、無線機等で使用され、ＰＬＬの周波数帯域よりも広い周波数帯域での変調キャリア信号を生成し出力する、ＰＬＬ周波数シンセサイザを用いた広帯域変調が可能な変調器及びその補正方法に関する。
【０００２】
【従来の技術】
一般に、ＰＬＬシンセサイザを利用した変調回路には、低コスト、低消費電力、良好なノイズ特性と変調精度が求められる。ＰＬＬを用いて変調処理を行う場合、変調精度を良くするためには変調信号の周波数帯域幅（変調帯域幅）よりもＰＬＬの周波数帯域幅（ＰＬＬ帯域幅）を広くすることが望ましい。しかし、ＰＬＬ帯域幅を広くすると、ＰＬＬを構成する各構成要素から発生するノイズを抑圧できなくなり、ノイズ特性の劣化を招くという問題があった。
【０００３】
従来、この問題を解決するために、ＰＬＬ帯域幅を変調帯域幅よりも狭く設定し、ＰＬＬの周波数特性により抑圧される変調信号成分をあらかじめ変調データで増幅（プリディストーション）しておくという技術が、特許文献１（米国特許第６，００８，７０３号明細書）に記載されている。
【０００４】
特許文献１の図２Ａに記載される構成を、ほぼ忠実に再現したのが図１４である。図１４において、位相比較器３６と、ループフィルタ４０と、電圧制御発振器（ＶＣＯ）２６と、多値分周器３０は、ＰＬＬを構成する。
【０００５】
デジタル変調データは、ＰＬＬのカットオフ周波数を超える周波数成分を含んでいる。そして、デジタル補償フィルタ４６により、デジタル変調データにＰＬＬの周波数特性の逆の特性を付与し、加算器５０にてキャリア信号を加算する。続いて、加算器５０の出力信号を、ΣΔ（シグマデルタ）変調器５６で変調し、これによって得られる変調信号で、多値分周器３０を変調する。これによって、電圧制御発振器２６から、変調キャリア信号が出力される。
【０００６】
【特許文献１】
米国特許第６，００８，７０３号明細書（図２Ａ、図３Ａ−図３Ｃ、図４）
【０００７】
【発明が解決しようとする課題】
上述の技術を用いると、ＰＬＬの閉ループ周波数特性に関して、理論上は、ＰＬＬのカットオフ周波数を超える周波数帯域においてもフラットなゲイン特性を実現でき、ＰＬＬを実質的に広帯域化することができるはずである。
【０００８】
しかし、ＰＬＬ（アナログ回路）を集積回路化する場合、抵抗やコンデンサの値が製造ばらつきにより変化することがあり、その結果、ＰＬＬの周波数特性が変化する。一方、デジタル補償フィルタの特性は、設計時のフィルタ係数により定まり、変化しない。結果的に、ＰＬＬの周波数特性とデジタル補償フィルタの周波数特性とが整合しなくなる。
【０００９】
したがって、現実には、ＰＬＬのカットオフ周波数を超える周波数帯域においてもフラットなゲイン特性を得ることは困難である。
【００１０】
以下、本願発明の発明者による検討結果を、図１５および図１６を用いて、より具体的に説明する。
【００１１】
図１５は、図１４に示される従来例の回路における理想的な周波数特性を示した特性図である。図１５における縦軸の利得は、ＰＬＬ６の周波数帯域内の利得を０［ｄＢ］に正規化したものである。ＰＬＬの閉ループ周波数特性は、図１５の特性曲線Ａのように、カットオフ周波数ｆｃの低域通過特性で表されるとする。また、図１４のデジタル補償フィルタ４６の特性は、図１５の特性曲線Ｂのように、ＰＬＬの周波数特性の逆特性で表される周波数特性を有する。
【００１２】
また、図１４におけるデジタル変調データは、デジタル値の周波数帯域ｆBWの信号である。このデジタル変調データは、デジタルフィルタで構成されたデジタル補償フィルタ４６により、ＰＬＬ６の周波数帯域を越える領域の信号成分が増幅され、その増幅された信号により、多値分周器が変調される。
【００１３】
この結果、図１４の電圧制御発振器２６から出力される変調キャリア信号の周波数特性は、図１５の特性曲線Ｃに示すように、ＰＬＬの周波数特性と合成されてフラットな周波数特性となる。よって、変調帯域幅がＰＬＬの帯域幅（カットオフ周波数）を越える場合にも変調処理を行うことができ、変調精度とノイズ特性を両立することができる。
【００１４】
しかし、上述のとおり、現実には、ＰＬＬを構成する回路部品の特性がばらつく等の理由により、このようなフラットなゲイン特性を得ることは困難である。例えば、ＰＬＬを集積化する場合、抵抗やコンデンサ等の値が製造ばらつきにより変化し、ＰＬＬの周波数特性が変化する。
【００１５】
図１６は、図１４に示される従来例の回路におけるＰＬＬの周波数特性が変化した場合の周波数特性を示した特性図である。
【００１６】
図１６において、特性曲線Ａｘが、カットオフ周波数がｆｃｘに変化したＰＬＬの閉ループ周波数特性を示している。一方、デジタル補償フィルタの周波数特性は、デジタルフィルタであるため設計時のものから変化がないものとする（特性曲線Ｂ）。したがって、合成した周波数特性は、図１６の特性曲線Ｃｘのように、フラットではなくなってしまう。
【００１７】
このように、集積回路製造時における製造ばらつき等に起因して、ＰＬＬの周波数特性とデジタル補償フィルタの周波数特性との間にずれが生じ、これによってフラットな特性が得られなくなり、このことが、変調精度を劣化させるという問題が生じる。
【００１８】
本発明は、このような検討結果に基づいてなされたもので、その目的は、製造ばらつき等があった場合でも、変調精度の劣化を防ぐことができるＰＬＬ周波数シンセサイザを用いた広帯域変調が可能な変調器及びその補正方法を提供することにある。
【００１９】
【課題を解決するための手段】
本発明に係る変調器は、電圧制御発振器と分周器と位相比較器とを有してなるＰＬＬを備え、このＰＬＬの周波数帯域幅よりも広い帯域幅の情報を持つ変調データ又はキャリブレーション用データに基づいて変調信号を生成し、この変調信号により前記分周器の分周比を設定し、前記電圧制御発振器から変調されたキャリア信号を出力させると共に、前記変調信号の生成過程において、前記変調データに対してプリディストーションフィルタによるフィルタリング処理を行って前記ＰＬＬの周波数特性とは逆の周波数特性を付与し、これによって広帯域変調を可能とした変調器であって、前記変調信号を前記ＰＬＬのカットオフ周波数以下である第１のキャリブレーション周波数とした場合に前記電圧制御発振器の制御端子に現われる交流成分の電圧振幅値と、前記変調信号を前記カットオフ周波数より高い第２のキャリブレーション周波数とした場合に前記電圧制御発振器の制御端子に現われる交流成分の電圧振幅値との差分を検出する誤差検出手段と、検出された前記差分を解消する方向に、前記ＰＬＬの周波数特性と前記プリディストーションフィルタの周波数特性の少なくとも一方を補正する周波数特性補正手段と、を備えたものである。
【００２０】
この構成により、ＰＬＬまたはプリディストーションフィルタの周波数特性を補正することができる。この補正によって、ＰＬＬとプリディストーションフィルタの両者の周波数特性のずれが解消され、ＰＬＬのカットオフ周波数を超える周波数帯域においても、フラットなゲイン特性が実現される。このため、製造ばらつき等があった場合でも、変調精度の劣化を防ぐことができる。
【００２１】
また、上記構成において、前記キャリブレーション用データとして、前記ＰＬＬのカットオフ周波数以下の周波数の第１のキャリブレーション用データと、前記カットオフ周波数より高い周波数の第２のキャリブレーション用データとを選択的に入力するためのセレクタを備えたものとする。
【００２２】
この構成により、キャリブレーション用データを入力して利得の測定を行うことで、ＰＬＬおよびプリディストーションフィルタの周波数特性のずれを推定することができ、これにより、的確な周波数補正の補正が可能となる。
【００２３】
本発明に係る変調器は、変調されたキャリア信号を出力する電圧制御発振器と、変調された分周比で前記電圧制御発振器の出力信号の周波数を分周し出力する分周器と、前記分周器の出力信号と基準信号の位相とを比較してその位相差を出力する位相比較器と、前記位相比較器の出力信号を電圧または電流に変換するチャージポンプと、前記チャージポンプの出力信号に対し低域通過フィルタリングして前記電圧制御発振器へ出力するループフィルタとを備えたＰＬＬと、前記ＰＬＬの周波数帯域幅よりも広い帯域幅の情報を持つ変調データを生成し出力する変調データ生成部と、近似された前記ＰＬＬの周波数特性の逆の特性を有し前記変調データをフィルタリングするプリディストーションフィルタと、前記プリディストーションフィルタの出力を変調して前記分周器の分周比を設定するための変調信号として出力する分周比変調手段と、前記プリディストーションフィルタの周波数特性を変化させるための制御信号を出力するプリディストーションフィルタ周波数特性補正手段と、前記ＰＬＬの周波数帯域内の周波数情報を持つ第１のキャリブレーション用データと前記周波数帯域外の周波数情報を持つ第２のキャリブレーション用データとを生成して前記プリディストーションフィルタへ出力するキャリブレーション用データ生成部とを備え、前記プリディストーションフィルタ周波数特性補正手段は、前記第１および第２のキャリブレーション用データのそれぞれに対応して前記ループフィルタの出力に現われる、前記分周比変調手段による変調された分周比の交流成分の振幅値をデジタル信号に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器から出力される２つの前記振幅値のデータを比較して、その差分情報を出力する比較手段と、前記比較手段から出力される前記差分情報に応じて前記プリディストーションフィルタの特性を変化させるフィルタ特性制御手段と、を備えたものである。
【００２４】
この構成により、ＰＬＬの周波数帯域にばらつきが生じても、プリディストーションフィルタのカットオフ周波数を変化させてばらつきを補正することができ、変調精度の劣化を防止可能となる。また、ループフィルタの出力信号に現われる、第１および第２のキャリブレーションデータに対応する交流成分の振幅を比較することにより、ＰＬＬとプリディストーションフィルタとの間の周波数特性のずれを容易に検出することができる。
【００２７】
本発明に係る変調器は、変調されたキャリア信号を出力する電圧制御発振器と、変調された分周比で前記電圧制御発振器の出力信号の周波数を分周し出力する分周器と、前記分周器の出力信号と基準信号の位相とを比較してその位相差を出力する位相比較器と、前記位相比較器の出力信号を電圧または電流に変換するチャージポンプと、前記チャージポンプの出力信号に対し低域通過フィルタリングして前記電圧制御発振器へ出力するループフィルタとを備えたＰＬＬと、前記ＰＬＬの周波数帯域幅よりも広い帯域幅の情報を持つ変調データを生成し出力する変調データ生成部と、近似された前記ＰＬＬの周波数特性の逆の特性を有し前記変調データをフィルタリングするプリディストーションフィルタと、前記プリディストーションフィルタの出力を変調して前記分周器の分周比を設定するための変調信号として出力する分周比変調手段と、前記プリディストーションフィルタの周波数特性を変化させるための制御信号を出力するプリディストーションフィルタ周波数特性補正手段と、前記ＰＬＬの周波数帯域内の周波数情報を持つ第１のキャリブレーション用データと前記周波数帯域外の周波数情報を持つ第２のキャリブレーション用データとを生成して前記プリディストーションフィルタへ出力するキャリブレーション用データ生成部と、前記電圧制御発振器の出力を復調する復調器とを備え、前記プリディストーションフィルタ周波数特性補正手段は、前記第１および第２のキャリブレーション用データのそれぞれに対応して前記復調器の出力に現われる、前記分周比変調手段による変調された分周比の交流成分の振幅値をデジタル信号に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器から出力される２つの前記振幅値のデータを比較して、その差分情報を出力する比較手段と、前記比較手段から出力される前記差分情報に応じて前記プリディストーションフィルタの特性を変化させるフィルタ特性制御手段と、を備えたものである。
【００２８】
この構成では、ループフィルタの出力信号に現われる、第１および第２のキャリブレーションデータに対応する交流成分は、電圧制御発振器の出力信号（変調キャリア）を復調することによっても得ることができる点に着目し、復調器の各出力信号の振幅値を比較することにより、ＰＬＬとプリディストーションフィルタとの間の周波数特性のずれを容易に検出することができる。
【００２９】
本発明に係る変調器は、変調されたキャリア信号を出力する電圧制御発振器と、変調された分周比で前記電圧制御発振器の出力信号の周波数を分周し出力する分周器と、前記分周器の出力信号と基準信号の位相とを比較してその位相差を出力する位相比較器と、前記位相比較器の出力信号を電圧または電流に変換するチャージポンプと、前記チャージポンプの出力信号に対し低域通過フィルタリングして前記電圧制御発振器へ出力するループフィルタとを備えたＰＬＬと、前記ＰＬＬの周波数帯域幅よりも広い帯域幅の情報を持つ変調データを生成し出力する変調データ生成部と、近似された前記ＰＬＬの周波数特性の逆の特性を有し前記変調データをフィルタリングするプリディストーションフィルタと、前記プリディストーションフィルタの出力を変調して前記分周器の分周比を設定するための変調信号として出力する分周比変調手段と、前記チャージポンプの電流ゲインを変化させる制御信号を出力するＰＬＬ周波数特性補正手段と、前記ＰＬＬの周波数帯域内の周波数情報を持つ第１のキャリブレーション用データと前記周波数帯域外の周波数情報を持つ第２のキャリブレーション用データとを生成して前記プリディストーションフィルタへ出力するキャリブレーション用データ生成部とを備え、前記ＰＬＬ周波数特性補正手段は、前記第１および第２のキャリブレーション用データのそれぞれに対応して前記ループフィルタの出力に現われる、前記分周比変調手段による変調された分周比の交流成分の振幅値をデジタル信号に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器から出力される２つの前記振幅値のデータを比較して、その差分情報を出力する比較手段と、前記比較手段から出力される前記差分情報に応じて前記チャージポンプの電流ゲインを変化させるチャージポンプ電流制御手段と、を備えたものである。
【００３０】
この構成により、チャージポンプの電流を制御することにより、ＰＬＬの周波数特性を変化させて、ＰＬＬとプリディストーションフィルタとの間の周波数特性のばらつきを補正することができ、変調精度の劣化を防止可能となる。また、ループフィルタの出力信号に基づき、ＰＬＬとプリディストーションフィルタとの間の周波数特性のずれを容易に検出することができる。
【００３３】
本発明に係る変調器は、変調されたキャリア信号を出力する電圧制御発振器と、変調された分周比で前記電圧制御発振器の出力信号の周波数を分周し出力する分周器と、前記分周器の出力信号と基準信号の位相とを比較してその位相差を出力する位相比較器と、前記位相比較器の出力信号を電圧または電流に変換するチャージポンプと、前記チャージポンプの出力信号に対し低域通過フィルタリングして前記電圧制御発振器へ出力するループフィルタとを備えたＰＬＬと、前記ＰＬＬの周波数帯域幅よりも広い帯域幅の情報を持つ変調データを生成し出力する変調データ生成部と、近似された前記ＰＬＬの周波数特性の逆の特性を有し前記変調データをフィルタリングするプリディストーションフィルタと、前記プリディストーションフィルタの出力を変調して前記分周器の分周比を設定するための変調信号として出力する分周比変調手段と、前記チャージポンプの電流ゲインを変化させる制御信号を出力するＰＬＬ周波数特性補正手段と、前記ＰＬＬの周波数帯域内の周波数情報を持つ第１のキャリブレーション用データと前記周波数帯域外の周波数情報を持つ第２のキャリブレーション用データとを生成して前記プリディストーションフィルタへ出力するキャリブレーション用データ生成部と、前記電圧制御発振器の出力を復調する復調器とを備え、前記ＰＬＬ周波数特性補正手段は、前記第１および第２のキャリブレーション用データのそれぞれに対応して前記復調器の出力に現われる、前記分周比変調手段による変調された分周比の交流成分の振幅値をデジタル信号に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器から出力される２つの前記振幅値のデータを比較して、その差分情報を出力する比較手段と、前記比較手段から出力される前記差分情報に応じて前記チャージポンプの電流ゲインを変化させるチャージポンプ電流制御手段と、を備えたものである。
【００３４】
この構成により、復調器の出力信号（つまり、キャリブレーション信号成分）に基づき、ＰＬＬとプリディストーションフィルタとの間の周波数特性のずれを容易に検出することができる。
【００３５】
また、他の態様として、前記フィルタ特性制御手段は、前記プリディストーションフィルタの周波数特性を変更する制御データを格納したメモリを備えたものとする。
【００３６】
この構成により、ＲＯＭ等のメモリに格納した制御データのルックアップテーブルを用いて、プリディストーションフィルタの周波数特性の制御信号を簡単に生成することができる。これにより、回路規模を小さくすることができ、低コスト化を図ることができる。
【００３７】
また、他の態様として、前記チャージポンプ電流制御手段は、前記ＰＬＬの周波数特性を変更する制御データを格納したメモリを備えたものとする。
【００３８】
この構成により、ＲＯＭ等のメモリに格納した制御データのルックアップテーブルを用いて、チャージポンプの電流ゲインの制御信号を簡単に生成することができる。これにより、回路規模を小さくすることができ、低コスト化を図ることができる。
【００３９】
また、他の態様として、前記ループフィルタの出力端と前記電圧制御発振器の入力端との間に、前記変調信号の帯域幅よりも高いカットオフ周波数を持つローパスフィルタを設けたものとする。
【００４０】
この構成により、変調帯域よりも高い周波数帯域（つまり、変調データが示す最大の周波数よりも高い周波数帯域）において、ノイズを低減することができ、ノイズ特性を改善することができる。
【００４１】
また、上記構成において、前記第１および第２のキャリブレーション用データは、単一の周波数情報を持つものとする。
【００４２】
この構成により、キャリブレーション信号（キャリブレーション用の変調信号）が単一トーンとなり、キャリブレーション時の比較処理が簡単化される。すなわち、補正誤差を小さくすることができるため、変調精度を良くすることができる。
【００４３】
また、他の態様として、前記プリディストーションフィルタ周波数特性補正手段において、前記比較手段は、前記電圧制御発振器の出力周波数を変更した直後に、前記第１および第２のキャリブレーション用データのそれぞれに対応して前記ループフィルタの出力に現われる、前記分周比変調手段による変調された分周比の交流成分の振幅値を比較し、前記フィルタ特性制御手段は、前記比較結果に応じて前記プリディストーションフィルタの特性を変化させることとする。
【００４４】
この構成により、ＰＬＬの周波数特性とプリディストーションフィルタの周波数特性を同時に変化させることができ、キャリブレーション精度が向上し、その結果、変調精度を向上させることができる。
【００４５】
また、他の態様として、前記ループフィルタと前記Ａ／Ｄ変換器とを交流結合する構成とする。
【００４６】
この構成により、ループフィルタ出力の直流成分にＡ／Ｄ変換器のビット数を割り付ける必要がなくなるため、キャリブレーション信号の振幅測定精度が向上する。または、Ａ／Ｄ変換器のビット数を削減でき、低コスト化を図ることができる。
【００４７】
また、他の態様として、前記プリディストーションフィルタの特性を変化させた後に前記Ａ／Ｄ変換器の動作を停止するものとする。この構成により、低消費電力化を図ることができる。
【００４８】
また、他の態様として、前記プリディストーションフィルタの特性を変化させた後に前記復調器の動作を停止するものとする。この構成により、低消費電力化を図ることができる。
【００４９】
また、他の態様として、前記プリディストーションフィルタを、ＩＩＲ型のデジタルフィルタで構成するものとする。
【００５０】
この構成により、ＰＬＬの振幅と位相の周波数特性をデジタルフィルタで実現できるため、変調精度を向上させることができる。
【００５１】
また、本発明の移動無線機は、上記いずれかの構成の変調器を備えるものとする。この構成によって、移動無線機の送信信号の変調精度を向上させることができる。
【００５２】
また、本発明の無線基地局装置は、上記いずれかの構成の変調器を備えるものとする。この構成によって、無線基地局装置の送信信号の変調精度を向上させることができる。
【００５３】
本発明に係る変調器の補正方法は、ＰＬＬの周波数帯域幅よりも広い帯域幅の情報を持つ変調データ又はキャリブレーション用データに基づいて変調信号を生成し、この変調信号により前記ＰＬＬを構成する分周器の分周比を設定し、前記ＰＬＬを構成する電圧制御発振器から変調されたキャリア信号を出力させると共に、前記変調信号の生成過程において、前記変調データに対してプリディストーションフィルタによるフィルタリング処理を行って前記ＰＬＬの周波数特性とは逆の周波数特性を付与し、これによって広帯域変調を可能とした変調器の補正方法であって、前記変調信号を前記ＰＬＬのカットオフ周波数以下である第１のキャリブレーション周波数とした場合に前記電圧制御発振器の制御端子に現われる交流成分の電圧振幅値と、前記変調信号を前記カットオフ周波数より高い第２のキャリブレーション周波数とした場合に前記電圧制御発振器の制御端子に現われる交流成分の電圧振幅値との差分を検出する誤差検出ステップと、検出された前記差分を解消する方向に、前記ＰＬＬの周波数特性と前記プリディストーションフィルタの周波数特性の少なくとも一方を補正する周波数特性補正ステップと、を有するものである。
【００５４】
この手順により、ＰＬＬの周波数特性とプリディストーションフィルタの周波数特性との整合をとることができるため、ＰＬＬのカットオフ周波数を超える周波数帯域においてもフラットな周波数特性を実現でき、変調の精度の低下を防止することができる。
【００５５】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。本実施形態では、例えば移動体通信システムにおける移動無線機や無線基地局装置などに用いられる、ＰＬ周波数シンセサイザを用いた広帯域変調が可能な変調器の構成例を示す。
【００５６】
[第１実施形態]
図１は本発明の第１実施形態に係るＰＬＬ周波数シンセサイザを用いた広帯域変調器の構成を示すブロック図である。また、図２及び図３はそれぞれ、図１に示される変調器におけるキャリブレーション動作を説明するための図である。
【００５７】
第１実施形態では、本発明の基本的な構成とその特徴を明確化する。図１に示す本実施形態の変調器では、ＰＬＬを構成する分周器の分周比を変調し、その変調信号がＶＣＯの制御端子に現れ、その結果としてＶＣＯから変調キャリアが出力される。
【００５８】
図１に示されるように、ＰＬＬ６は、周波数制御電圧端子に印加されるＤＣ電圧と変調信号に応じて変調されたキャリア（変調キャリア）信号を出力する電圧制御発振器（以下、ＶＣＯ）１と、ＶＣＯ１の出力信号の周波数を分周する分周器２（可変分周器であり、図１では、便宜上、分周比を１／Ｎ（Ｎは任意の整数）と記載している）２と、分周器２の出力信号と基準信号との位相を比較して位相差を出力する位相比較器３と、位相比較器３の出力信号を電圧または電流に変換するチャージポンプ４と、チャージポンプ４の出力信号を平均化するループフィルタ５とを備える。
【００５９】
分周器２の分周比は、変調信号ＤＣＲにより変調される（つまり、変調信号ＤＣＲ自体が分周比を示している）。この変調信号ＤＣＲは、変調信号生成部４２により生成される。変調信号生成部４２には、セレクタ４０を介して、変調データ生成部７からの変調データと、キャリブレーション用データ生成部１５からのキャリブレーション用データのいずれかを選択的に入力することができる。
【００６０】
この変調信号生成部４２は、ＰＬＬ６の周波数特性の逆特性を有し変調データ（またはキャリブレーション用データ）をフィルタリングするプリディストーションフィルタ８と、ＰＬＬ６の出力信号周波数を規定する周波数データとプリディストーションフィルタ８の出力信号とを加算する加算器９と、加算器９の出力信号を分周器２に設定する分周比に変換して出力する（すなわち、変調信号ＤＣＲを発生する）ΣΔ変調器１０とを備える。
【００６１】
この種のＰＬＬを用いた変調器では、変調精度を確保するために、変調信号ＤＣＲの平均値は小数点以下の値を含む必要がある。これは、一般に知られているフラクショナル−Ｎ技術（fractional-N synthesis technique）により実現可能である。その際に発生する量子化雑音をノイズシェービングするために、ΣΔ変調器１０を備えている。
【００６２】
図１のように構成された本実施形態の変調器では、変調信号ＤＣＲにより、分周器２の分周比に変調をかけるため、分周器２、位相比較器３、チャージポンプ４、ループフィルタ５を介してＶＣＯ１の周波数制御端子に変調信号が重畳され、ＶＣＯ１は変調されたキャリア信号を出力する。すなわち、ＶＣＯ１の周波数制御端子に現われる変調信号の電圧振幅が、ＶＣＯ１の出力である変調キャリア信号の最大周波数偏移を表すことになる。
【００６３】
さらに、本実施形態の変調器では、ＰＬＬの周波数特性とプリディストーションフィルタ８の周波数特性との間のばらつきを補正するために、Ａ／Ｄ変換器（ＡＤＣ）１１と、誤差検出手段３２と、メモリ３１と、周波数特性補正手段３３とが設けられ、また、必要に応じて復調器１８が設けられる。
【００６４】
図１において、破線の矢印は、周波数特性の補正に関連する信号の経路を示している。
【００６５】
キャリブレーション用データとしては、例えば、ＰＬＬ６のカットオフ周波数ｆｃよりも低い周波数（ｆCAL：単一周波数）の第１のキャリブレーションデータと、ＰＬＬ６のカットオフ周波数よりも高い周波数（ｆBW：単一周波数）の第２のキャリブレーションデータとが使用される。
【００６６】
第１のキャリブレーション用データを、セレクタ４０を介して変調信号生成部４２に入力すると、その第１のキャリブレーション用データが示す周波数ｆCAL（ＰＬＬ６のカットオフ周波数未満）のＡＣ（交流）成分が、ループフィルタ５の出力信号に現われる。このＡＣ成分の振幅値をＡ／Ｄ変換器１１によりデジタル値に変換し、メモリ３１に取り込んで一時的に記憶する。
【００６７】
次に、第２のキャリブレーション用データを、セレクタ４０を介して変調信号生成部４２に入力すると、同様に、その第２のキャリブレーション用データが示す周波数ｆBW（ＰＬＬ６のカットオフ周波数を超えている）のＡＣ成分が、ループフィルタ５の出力信号に現われる。このループフィルタ５の出力信号の振幅値を、Ａ／Ｄ変換器１１によりデジタル値に変換し、誤差検出手段３２に送る。
【００６８】
誤差検出手段３２では、メモリ３１に格納されている周波数ｆCALのＡＣ成分の振幅値のデータを取り出し、送られてきた周波数ｆ２のＡＣ成分の振幅値のデータとを比較する。
【００６９】
ここで、キャリブレーション用データについては、予めプリディストーションフィルタ８によって、ＰＬＬ６のカットオフ周波数を超える変調帯域部分のゲインを増大させる処理がなされているため、理想的には、ＰＬＬ６のカットオフ周波数の前後でゲインの直線性は確保されているはずである。
【００７０】
したがって、理論上は、ループフィルタ５の出力信号に現われる周波数ｆ２のＡＣ成分の振幅値は、先の周波数ｆCALのＡＣ成分の振幅値と一致するはずである。しかし、現実には、回路部品の製造ばらつき等に起因して、ＰＬＬ６の周波数特性が変化するため、誤差が生じる。
【００７１】
上述のとおり、ＶＣＯ１の周波数制御端子に現われる変調信号の電圧振幅が、ＶＣＯ１の出力である変調キャリア信号の最大周波数偏移を表すことになる。よって、ＶＣＯ１の周波数制御端子に現れる周波数ｆCAL，ｆBWのＡＣ成分の電圧振幅値の差は、変調誤差となり、変調精度の低下に直結する。
【００７２】
誤差検出手段３２は、周波数ｆCAL，ｆBWに対応するＡＣ成分の電圧振幅値の差分（誤差）を検出する。これにより、ＰＬＬ６のカットオフ周波数を境にして周波数スペクトラムのゲイン特性に、どの程度の差が生じているかを検出することができる。
【００７３】
誤差検出手段３２による誤差検出の結果は、周波数特性補正手段３３に与えられる。周波数特性補正手段３３は、ゲインの差を補正するための制御信号ＦＣＲを生成する。この制御信号ＦＣＲは、プリディストーションフィルタ８、あるいは、ＰＬＬ６の構成要素であるチャージポンプ４に与えられる。
【００７４】
その結果として、プリディストーションフィルタ８の周波数特性(カットオフ周波数)、あるいはチャージポンプ４の電流量が変化する。チャージポンプ４の電流量の変化により、ＰＬＬ６のカットオフ周波数が変化する。
【００７５】
このようにして、ＰＬＬのカットオフ周波数を超える周波数帯域（変調帯域）においても、フラットなゲイン特性が実現される。
【００７６】
また、ループフィルタ５の出力に現われる変調信号ＤＣＲのＡＣ成分は、ＶＣＯ１の出力信号（周波数変調信号）を復調することで再生可能である。したがって、ループフィルタ５の出力信号を直接Ａ／Ｄ変換器１１に入力する代わりに、ＶＣＯ１の出力信号を復調器１８で復調し、その復調信号をＡ／Ｄ変換器１１に入力しても、同様の周波数特性の補正を行うことができる。
【００７７】
以上の第１実施形態の動作を図２及び図３を参照して具体的に説明する。
キャリブレーションを行う前に、まず、図２のように、変調信号生成部４２に周波数データ（ｆ１）を与え（このとき、変調はしない）、ＰＬＬ６をロックして、ＶＣＯ１から周波数ｆ１のキャリアを出力する。
【００７８】
次に、図３のように、キャリブレーション動作を行う。
まず、キャリブレーション用データ生成部１５から、第１のキャリブレーションデータ（ＰＬＬ６のカットオフ周波数ｆｃ未満の周波数であるｆCALの情報を持つ）を発生させて、プリディストーションフィルタ８に入力する。この場合、ＰＬＬ６のカットオフ周波数ｆｃ未満の周波数であるから、特に、増幅処理は行われず、第１のキャリブレーション信号（信号振幅「Ｓ」とする）が出力される。
【００７９】
この第１のキャリブレーション信号により分周器２の分周比が変調される。上述のとおり、この変調信号ＤＣＲの成分が、ＶＣＯ１の周波数制御端子に現れる。この変調信号ＤＣＲの成分（ＡＣ成分）の信号振幅は「Ｓ」である。
【００８０】
次に、同様に、キャリブレーション用データ生成部１５から、第２のキャリブレーションデータ（ＰＬＬ６のカットオフ周波数ｆｃを超えるｆBWの情報を持つ）を発生させて、プリディストーションフィルタ８に入力する。プリディストーションフィルタ８は、ＰＬＬ６における信号振幅の低下を補償するように、信号振幅を「Ｓ」から「Ｗ」に伸張（増幅）する。
【００８１】
この第２のキャリブレーション信号は、ΣΔ変調器１０を経て、より細かな階調の信号となり（これが変調信号ＤＣＲである）、この信号により分周器２の分周比が変調される。
【００８２】
そして、この変調信号ＤＣＲの成分が、ＶＣＯ１の周波数制御端子に現れる。この変調信号ＤＣＲの成分（ＡＣ成分）の信号振幅は、理想的には「Ｓ」であるが、ＰＬＬの周波数特性の変化により、実際の振幅は「Ｓ」とはならない。
【００８３】
誤差検出手段３２は、各振幅値の差分を検出し、この差分を解消する方向に、ＰＬＬ６もしくはプリディストーションフィルタ８の周波数特性（具体的には、カットオフ周波数）を変更する。
【００８４】
以上の動作により、本実施形態では、ＰＬＬのカットオフ周波数を超える周波数帯域（変調帯域）においても、フラットなゲイン特性が実現され、常に、高精度の広帯域変調を行うことができる。
【００８５】
[第２実施形態]
図４は本発明の第２実施形態に係るＰＬＬ周波数シンセサイザを用いた広帯域変調器の構成を示すブロック図である。図４の構成において、図１に示される部分と同一の構成要素には、原則として同一の符号を付してある。
【００８６】
第２実施形態の変調器は、ループフィルタ５の出力信号を入力とし、プリディストーションフィルタに、周波数特性を補正するための制御信号を出力する補正手段２７を備えている。補正手段２７は、例えば、アナログ信号をデジタル値に変換するＡ／Ｄ変換器（ＡＤＣ）１１と、Ａ／Ｄ変換器１１の出力信号を格納するレジスタ１２と、レジスタ１２に格納されたデータとＡ／Ｄ変換器１１の出力信号を比較する比較手段１３と、比較手段１３の出力信号に基づいてプリディストーションフィルタ８の特性を制御するフィルタ特性制御手段１４とを備えている。
【００８７】
また、第２実施形態では、キャリブレーション用データ生成部１５と、変調データ生成部７と、キャリブレーション制御信号に基づいてキャリブレーション用データ生成部１５と変調データ生成部７の出力信号を選択してプリディストーションフィルタ８へ出力するセレクタ（選択用のスイッチ）１６とを備えている。
【００８８】
なお、フィルタ特性制御手段１４の構成は特に限定されるものではないが、本実施形態では図４のように、フィルタ特性制御手段１４は、制御データを格納したＲＯＭ（ルックアップテーブル）２４を備えている。
【００８９】
次に、第２実施形態の変調器の動作を説明する。ここで、第２実施形態の変調器は、図１６に示したように、ＰＬＬ６の周波数特性とプリディストーションフィルタ８の周波数特性にずれが生じているものとする。
【００９０】
周波数データが更新されると、一般に知られたＰＬＬの動作と同様にＶＣＯ１の出力周波数は目標周波数に変更される。この周波数変更直後の位相ロック後に、図１６の特性Ｃｘに示した周波数特性のずれを補正するためのキャリブレーション動作を行う。
【００９１】
図５〜図７は、キャリブレーション動作を説明する周波数特性図である。
位相ロック後に、キャリブレーション用データ生成部１５は、図５に示すようにＰＬＬの周波数特性のカットオフ周波数よりも低い周波数（ここではｆCAL）の信号を出力する。このとき、ループフィルタ５の製造ばらつきにより発生し得るカットオフ周波数の変化よりも低い周波数にｆCALを設定しておく。
【００９２】
ｆCALの周波数成分は、ＰＬＬ６の周波数帯域内であるためループフィルタ５の出力に現れる。この周波数ｆCALのＡＣ成分の振幅をＡ／Ｄ変換器１１でデジタル値に変換しレジスタ１２に格納する。なお、図５及び図６において、ばらつきがある場合のＰＬＬ６の周波数特性をＡ１、プリディストーションフィルタ８の周波数特性をＢ１、合成後の周波数特性をＣ１とする。
【００９３】
次に、キャリブレーション用データ生成部１５は、図６に示すように、変調帯域幅（の上限値）に相当する周波数（ここではｆBW）の信号を出力する。この周波数ｆBWのＡＣ成分の振幅を再びＡ／Ｄ変換器１１でデジタル値に変換し比較手段１３に出力する。比較手段１３では、レジスタ１２に格納されている周波数ｆCALの振幅レベルと比較し比較結果を出力する。
【００９４】
図１５に示したように、ＰＬＬ６の周波数特性Ａとプリディストーションフィルタ８の周波数特性Ｂにずれが無ければ、比較誤差は０になり、合成後の周波数特性Ｃはフラットになるが、図１６のように周波数特性にずれが生じている場合は、比較誤差が生じる。
【００９５】
ここで、図６のように、ＰＬＬの周波数特性Ａ１が周波数が低い側にばらついた場合（図１５ではカットオフ周波数はｆｃであり、図６では、より低い周波数であるｆｃｘに変化している）には、周波数ｆBWのＡＣ成分の値は、レジスタ１２に格納されている周波数ｆCALのＡＣ成分の値よりもＤＧだけ小さくなる。
【００９６】
図８に、ＰＬＬのカットオフ周波数を超える変調信号成分の振幅値と、超えない変調信号成分の振幅値との間に差が生じている様子を示す。図８において、時刻ｔ１以前は、ｆCALの変調信号成分（ＡＣ成分）が出力されており、時刻ｔ１の後は、ｆBWの変調信号成分（ＡＣ成分）が出力されているものとする。図８においては、振幅値（ピーク値）にＤＨだけ差が生じている。
【００９７】
また、反対に、ＰＬＬの周波数特性が周波数が高い側にばらついた時は周波数ｆBWのＡＣ成分の値はレジスタ１２に格納されている周波数ｆCALのＡＣ成分の値よりも大きくなる。このとき、フィルタ特性制御手段１４は、比較手段１３から出力される比較結果が０になるように、プリディストーションフィルタ８のカットオフ周波数を変化させる。
【００９８】
そして、図７に示すように、比較結果が０になったところでキャリブレーションを終了する。続いて、変調データ生成部７から変調データが出力され、プリディストーションフィルタ８に供給される。そして、ばらつきがある場合のＰＬＬ６の周波数特性Ａ１と補正後のプリディストーションフィルタ８の周波数特性Ｂ２とを合成することで、合成後の周波数特性Ｃ２をフラットにすることができる。
【００９９】
このように、第２実施形態によれば、ＰＬＬの周波数特性にばらつきが生じても、プリディストーションフィルタ８のカットオフ周波数を変化させてばらつきを補正するため、変調精度の劣化を防止できる。
【０１００】
また、キャリブレーション信号が変調信号ではなく単一トーン（単一の周波数）の信号であるため、精度良く比較できる。すなわち補正誤差を小さくすることができるため、変調精度を良くすることができる。
【０１０１】
また、位相ロック後にキャリブレーションを行うため、ＶＣＯ１が、発振周波数に対して制御感度（周波数制御端子に印加する電圧に対する発振周波数の関係で単位はＨｚ／Ｖ）が変化する場合でも、キャリブレーションにより吸収することができる。これにより変調精度を良くできるという効果も得られる。
【０１０２】
なお、上記説明では、ループフィルタ５の出力をＡ／Ｄ変換器１１でデジタル値に変換した後、レジスタ１２、比較手段１３、フィルタ特性制御手段１４を用いてプリディストーションフィルタ８を制御する信号を生成したが、同様の機能の補正手段であれば別の構成でも実現できる。
【０１０３】
また、フィルタ特性制御手段１４は、プリディストーションフィルタ８のカットオフ周波数を変える制御データを格納したＲＯＭ(ルックアップテーブル)を備えたものとすることにより、プリディストーションフィルタ８の制御が容易になり、回路規模を小さくすることができ低コスト化が図れる。なお、フィルタ特性制御手段１４の構成は、ＲＯＭを有する構成に限定されるものではない。
【０１０４】
また、キャリブレーション信号は変調信号ではなく単一トーンの信号であるため、ループフィルタ５とＡ／Ｄ変換器１１の間の接続を交流結合（ＡＣ結合）としてもよい。例えば、周波数ｆCALの信号が通過するハイパスフィルタで交流結合すれば、ループフィルタ５の出力の直流成分（ＤＣ成分）にＡ／Ｄ変換器１１のビット数を割り付ける必要が無くなるため、キャリブレーション信号の振幅測定精度が向上する。また、Ａ／Ｄ変換器１１のビット数を削減することで低コスト化を図ることができる。
【０１０５】
また、プリディストーションフィルタの特性を変化させてキャリブレーションを終了した後は、次に周波数データが更新されるまで、Ａ／Ｄ変換器１１の動作を停止させても良い。これにより、低消費電力化を図ることができる。
【０１０６】
また、プリディストーションフィルタはＩＩＲフィルタが望ましい。この場合、ＰＬＬの振幅と位相の周波数特性をデジタルフィルタで実現できるため、変調精度を良くすることができる。
【０１０７】
また、キャリブレーション信号として、例えば変調信号のような単一トーンでない信号を用いる場合でも、ループフィルタ５の出力信号を用いてプリディストーションフィルタ８の周波数特性を変えられる補正手段を備えるようにすれば実現可能である。
【０１０８】
[第３実施形態]
図９は本発明の第３実施形態に係るＰＬＬシンセサイザを用いた広帯域変調器の構成を示すブロック図である。
【０１０９】
第３実施形態は、補正手段１７において、フィルタ特性制御手段１４の代わりに、比較手段１３の出力に応じてチャージポンプ４の電流ゲインを制御するチャージポンプ電流制御手段２０を備えた構成となっている。また、この場合、チャージポンプ４は電流出力型で構成する。その他の構成は図４に示した第２実施形態と同様である。
【０１１０】
この第３実施形態では、キャリブレーション用データ生成部１５が、図６に示すように変調帯域幅に相当する周波数（ここではｆBW）の信号を出力し、比較手段１３が、Ａ／Ｄ変換器１１とレジスタ１２の出力を比較して比較結果を出力するところまでは、第２実施形態と動作が同じである。
【０１１１】
チャージポンプ４の電流ゲインを変化させると、ＰＬＬ６の周波数特性を変化させることができる。チャージポンプ電流制御手段２０は、比較手段１３から出力される比較結果が０になるようにチャージポンプ４の電流ゲインを変化させてＰＬＬ６の周波数特性を補正する。この結果、図１０に示すように、比較結果が０になったところでキャリブレーションを終了し、キャリブレーション制御信号により変調データ生成部７から出力される変調信号をプリディストーションフィルタ８に入力する。そして、補正後のＰＬＬ６の周波数特性Ａ２とプリディストーションフィルタ８の周波数特性Ｂ１とを合成することで、合成後の周波数特性Ｃ２をフラットにすることができる。
【０１１２】
このように、第３実施形態によれば、ＰＬＬ帯域にばらつきが生じても、チャージポンプの電流を制御することによりＰＬＬの周波数特性を変化させてばらつきを補正するため、変調精度の劣化を防止できる。
【０１１３】
また、チャージポンプ４の電流ゲインを可変させるための回路増加よりも、プリディストーションフィルタ８の特性を固定とすることによる回路縮小の方が効果が大きく、回路規模縮小による低コスト化が図れる。
【０１１４】
なお、上記説明では、ループフィルタ５の出力をＡ／Ｄ変換器１１でデジタル値に変換した後、レジスタ１２、比較手段１３、チャージポンプ電流制御手段２０を用いてチャージポンプ４を制御する信号を生成したが、同様の機能の補正手段であれば別の構成でも実現できる。
【０１１５】
また、チャージポンプ電流制御手段２０は、チャージポンプ４の電流ゲインを変える制御データを格納したＲＯＭを備えていてもよい。この場合、チャージポンプ４の制御が容易になり、回路規模を小さくすることができ低コスト化が図れる。
【０１１６】
また、第３実施形態のチャージポンプ電流制御手段２０と第２実施形態のフィルタ特性制御手段１４の両方を備え、それぞれチャージポンプ４の電流ゲインとプリディストーションフィルタ８のカットオフ周波数を制御する構成としても良い。
【０１１７】
この場合、ＰＬＬの周波数特性とプリディストーションフィルタの周波数特性を同時に変えられるので、キャリブレーション精度が向上し変調精度を良くすることができる。
【０１１８】
また、キャリブレーション信号として、例えば変調信号のような単一トーンでない信号を用いる場合でも、ループフィルタ５の出力信号を用いてチャージポンプ４の電流ゲインを変えられる補正手段を備えるようにすれば実現可能である。
【０１１９】
[第４実施形態]
図１１は本発明の第４実施形態に係るＰＬＬシンセサイザを用いた広帯域変調器の構成を示すブロック図である。
【０１２０】
第４実施形態は、ループフィルタ５の出力信号をＡ／Ｄ変換器１１の入力とする代わりに、ＶＣＯ１の出力信号を復調する復調器１８を備え、復調器１８の出力をＡ／Ｄ変換器１１の入力とする構成となっている。その他の構成は図４に示した第２実施形態と同様である。
【０１２１】
この第４実施形態では、キャリブレーション信号は、復調器１８により復調できる。その復調信号をＡ／Ｄ変換器１１に入力することで、前述の第２実施形態と同様にキャリブレーションを行うことができる。
【０１２２】
なお、プリディストーションフィルタの特性を変化させてキャリブレーションを終了した後は、次に周波数データが更新されるまで、復調器１８の動作を停止させても良い。これにより、低消費電力化を図ることができる。
【０１２３】
このように、第４実施形態によれば、ＰＬＬの周波数特性にばらつきが生じても、プリディストーションフィルタ８のカットオフ周波数を変化させてばらつきを補正するため、変調精度の劣化を防止できる。
【０１２４】
なお、図９に示した第３実施形態において、ループフィルタ５の出力信号をＡ／Ｄ変換器１１の入力とする代わりに、ＶＣＯ１の出力信号を復調する復調器１８を設ける構成としても、同様の効果を得ることができる。
【０１２５】
[第５実施形態]
図１２は本発明の第５実施形態に係るＰＬＬシンセサイザを用いた広帯域変調器の構成を示すブロック図である。
【０１２６】
第５実施形態は、ＰＬＬ３３において、ローパスフィルタ１９を備えた構成となっている。すなわち、ＰＬＬ３３は、ループフィルタ５の出力をローパスフィルタ１９を介してＶＣＯ１の周波数制御端子に入力するようになっている。その他の構成は図４に示した第２実施形態と同様である。
【０１２７】
プリディストーションフィルタ８は、第２実施形態と同様に、ループフィルタ５の逆特性の周波数特性を持つものとする。ローパスフィルタ１９のカットオフ周波数は変調帯域よりも高くしている。
【０１２８】
図１３に第５実施形態の変調器における周波数特性を示す。ＰＬＬ３３の周波数特性Ａ３は、ローパスフィルタ１９の特性と合成されるため、変調帯域の周波数ｆBWを越えたところで減衰する傾きが急になる。従って、プリディストーションフィルタ８の周波数特性Ｂ２と合成した合成後の周波数特性Ｃ３は、ｆBWを越えたところで減衰量が増加する。
【０１２９】
このように、第５実施形態によれば、ＰＬＬ３３がローパスフィルタ１９を備えることにより、変調帯域よりも高い周波数帯域のノイズ特性を向上させることができる。
【０１３０】
なお、前述した第１〜第４実施形態の各々にローパスフィルタ１９を追加しても、同様の効果を得ることができる。
【０１３１】
上述したように、本実施形態では、製造ばらつき等によって周波数特性が変化した場合でも、ＰＬＬまたはプリディストーションフィルタの少なくとも一方の周波数特性を変更して補正することにより、ＰＬＬのカットオフ周波数を超える周波数帯域においてもフラットなゲイン特性が実現できる。これにより、製造ばらつき等があった場合でも変調精度の劣化を防止でき、常に高精度の広帯域変調を行うことができる。
【０１３２】
なお、本発明は上述した実施形態に何ら限定されるものではなく、その要旨を逸脱しない範囲において種々の態様で実施し得るものである。
【０１３３】
【発明の効果】
以上説明したように本発明によれば、製造ばらつき等があった場合でも、変調精度の劣化を防ぐことができるＰＬＬ周波数シンセサイザを用いた広帯域変調が可能な変調器を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るＰＬＬ周波数シンセサイザを用いた広帯域変調器の構成を示すブロック図
【図２】第１実施形態の変調器におけるキャリブレーション動作を具体的に説明するための動作説明図
【図３】第１実施形態の変調器におけるキャリブレーション動作を具体的に説明するための動作説明図
【図４】本発明の第２実施形態に係るＰＬＬ周波数シンセサイザを用いた広帯域変調器の構成を示すブロック図
【図５】第２実施形態の変調器における動作を説明するための周波数特性図
【図６】第２実施形態の変調器における動作を説明するための周波数特性図
【図７】第２実施形態の変調器における動作を説明するための周波数特性図
【図８】第２実施形態において、ＰＬＬのカットオフ周波数を超える変調信号成分の振幅値と、超えない変調信号成分の振幅値との間に差が生じている様子を示す動作説明図
【図９】本発明の第３実施形態に係るＰＬＬ周波数シンセサイザを用いた広帯域変調器の構成を示すブロック図
【図１０】第３実施形態の変調器における動作を説明するための周波数特性図
【図１１】本発明の第４実施形態に係るＰＬＬ周波数シンセサイザを用いた広帯域変調器の構成を示すブロック図
【図１２】本発明の第５実施形態に係るＰＬＬ周波数シンセサイザを用いた広帯域変調器の構成を示すブロック図
【図１３】第５実施形態の変調器における動作を説明するための周波数特性図
【図１４】従来のＰＬＬ周波数シンセサイザを用いた広帯域変調器の構成例を示すブロック図
【図１５】本発明者による検討結果を説明するための周波数特性図
【図１６】本発明者による検討結果を説明するための周波数特性図
【符号の説明】
１ 電圧制御発振器（ＶＣＯ）
２ 分周器
３ 位相比較器
４ チャージポンプ
５ ループフィルタ
６ ＰＬＬ（Phase locked loop）
７ 変調データ生成部
８ プリディストーションフィルタ
９ 加算器
１０ ΣΔ変調器
１１ Ａ／Ｄ変換器（ＡＤＣ）
１２ レジスタ
１３ 比較手段
１４ フィルタ特性制御手段
１５ キャリブレーション用データ生成部
１６ セレクタ
１７、２７ 補正手段
１８ 復調器
１９ ローパスフィルタ
２０ チャージポンプ電流制御手段
３１ メモリ
３２ 誤差検出手段
３３ 周波数特性補正手段
４０ セレクタ
４２ 変調信号生成部
【発明の属する技術分野】
本発明は、無線機等で使用され、ＰＬＬの周波数帯域よりも広い周波数帯域での変調キャリア信号を生成し出力する、ＰＬＬ周波数シンセサイザを用いた広帯域変調が可能な変調器及びその補正方法に関する。
【０００２】
【従来の技術】
一般に、ＰＬＬシンセサイザを利用した変調回路には、低コスト、低消費電力、良好なノイズ特性と変調精度が求められる。ＰＬＬを用いて変調処理を行う場合、変調精度を良くするためには変調信号の周波数帯域幅（変調帯域幅）よりもＰＬＬの周波数帯域幅（ＰＬＬ帯域幅）を広くすることが望ましい。しかし、ＰＬＬ帯域幅を広くすると、ＰＬＬを構成する各構成要素から発生するノイズを抑圧できなくなり、ノイズ特性の劣化を招くという問題があった。
【０００３】
従来、この問題を解決するために、ＰＬＬ帯域幅を変調帯域幅よりも狭く設定し、ＰＬＬの周波数特性により抑圧される変調信号成分をあらかじめ変調データで増幅（プリディストーション）しておくという技術が、特許文献１（米国特許第６，００８，７０３号明細書）に記載されている。
【０００４】
特許文献１の図２Ａに記載される構成を、ほぼ忠実に再現したのが図１４である。図１４において、位相比較器３６と、ループフィルタ４０と、電圧制御発振器（ＶＣＯ）２６と、多値分周器３０は、ＰＬＬを構成する。
【０００５】
デジタル変調データは、ＰＬＬのカットオフ周波数を超える周波数成分を含んでいる。そして、デジタル補償フィルタ４６により、デジタル変調データにＰＬＬの周波数特性の逆の特性を付与し、加算器５０にてキャリア信号を加算する。続いて、加算器５０の出力信号を、ΣΔ（シグマデルタ）変調器５６で変調し、これによって得られる変調信号で、多値分周器３０を変調する。これによって、電圧制御発振器２６から、変調キャリア信号が出力される。
【０００６】
【特許文献１】
米国特許第６，００８，７０３号明細書（図２Ａ、図３Ａ−図３Ｃ、図４）
【０００７】
【発明が解決しようとする課題】
上述の技術を用いると、ＰＬＬの閉ループ周波数特性に関して、理論上は、ＰＬＬのカットオフ周波数を超える周波数帯域においてもフラットなゲイン特性を実現でき、ＰＬＬを実質的に広帯域化することができるはずである。
【０００８】
しかし、ＰＬＬ（アナログ回路）を集積回路化する場合、抵抗やコンデンサの値が製造ばらつきにより変化することがあり、その結果、ＰＬＬの周波数特性が変化する。一方、デジタル補償フィルタの特性は、設計時のフィルタ係数により定まり、変化しない。結果的に、ＰＬＬの周波数特性とデジタル補償フィルタの周波数特性とが整合しなくなる。
【０００９】
したがって、現実には、ＰＬＬのカットオフ周波数を超える周波数帯域においてもフラットなゲイン特性を得ることは困難である。
【００１０】
以下、本願発明の発明者による検討結果を、図１５および図１６を用いて、より具体的に説明する。
【００１１】
図１５は、図１４に示される従来例の回路における理想的な周波数特性を示した特性図である。図１５における縦軸の利得は、ＰＬＬ６の周波数帯域内の利得を０［ｄＢ］に正規化したものである。ＰＬＬの閉ループ周波数特性は、図１５の特性曲線Ａのように、カットオフ周波数ｆｃの低域通過特性で表されるとする。また、図１４のデジタル補償フィルタ４６の特性は、図１５の特性曲線Ｂのように、ＰＬＬの周波数特性の逆特性で表される周波数特性を有する。
【００１２】
また、図１４におけるデジタル変調データは、デジタル値の周波数帯域ｆBWの信号である。このデジタル変調データは、デジタルフィルタで構成されたデジタル補償フィルタ４６により、ＰＬＬ６の周波数帯域を越える領域の信号成分が増幅され、その増幅された信号により、多値分周器が変調される。
【００１３】
この結果、図１４の電圧制御発振器２６から出力される変調キャリア信号の周波数特性は、図１５の特性曲線Ｃに示すように、ＰＬＬの周波数特性と合成されてフラットな周波数特性となる。よって、変調帯域幅がＰＬＬの帯域幅（カットオフ周波数）を越える場合にも変調処理を行うことができ、変調精度とノイズ特性を両立することができる。
【００１４】
しかし、上述のとおり、現実には、ＰＬＬを構成する回路部品の特性がばらつく等の理由により、このようなフラットなゲイン特性を得ることは困難である。例えば、ＰＬＬを集積化する場合、抵抗やコンデンサ等の値が製造ばらつきにより変化し、ＰＬＬの周波数特性が変化する。
【００１５】
図１６は、図１４に示される従来例の回路におけるＰＬＬの周波数特性が変化した場合の周波数特性を示した特性図である。
【００１６】
図１６において、特性曲線Ａｘが、カットオフ周波数がｆｃｘに変化したＰＬＬの閉ループ周波数特性を示している。一方、デジタル補償フィルタの周波数特性は、デジタルフィルタであるため設計時のものから変化がないものとする（特性曲線Ｂ）。したがって、合成した周波数特性は、図１６の特性曲線Ｃｘのように、フラットではなくなってしまう。
【００１７】
このように、集積回路製造時における製造ばらつき等に起因して、ＰＬＬの周波数特性とデジタル補償フィルタの周波数特性との間にずれが生じ、これによってフラットな特性が得られなくなり、このことが、変調精度を劣化させるという問題が生じる。
【００１８】
本発明は、このような検討結果に基づいてなされたもので、その目的は、製造ばらつき等があった場合でも、変調精度の劣化を防ぐことができるＰＬＬ周波数シンセサイザを用いた広帯域変調が可能な変調器及びその補正方法を提供することにある。
【００１９】
【課題を解決するための手段】
本発明に係る変調器は、電圧制御発振器と分周器と位相比較器とを有してなるＰＬＬを備え、このＰＬＬの周波数帯域幅よりも広い帯域幅の情報を持つ変調データ又はキャリブレーション用データに基づいて変調信号を生成し、この変調信号により前記分周器の分周比を設定し、前記電圧制御発振器から変調されたキャリア信号を出力させると共に、前記変調信号の生成過程において、前記変調データに対してプリディストーションフィルタによるフィルタリング処理を行って前記ＰＬＬの周波数特性とは逆の周波数特性を付与し、これによって広帯域変調を可能とした変調器であって、前記変調信号を前記ＰＬＬのカットオフ周波数以下である第１のキャリブレーション周波数とした場合に前記電圧制御発振器の制御端子に現われる交流成分の電圧振幅値と、前記変調信号を前記カットオフ周波数より高い第２のキャリブレーション周波数とした場合に前記電圧制御発振器の制御端子に現われる交流成分の電圧振幅値との差分を検出する誤差検出手段と、検出された前記差分を解消する方向に、前記ＰＬＬの周波数特性と前記プリディストーションフィルタの周波数特性の少なくとも一方を補正する周波数特性補正手段と、を備えたものである。
【００２０】
この構成により、ＰＬＬまたはプリディストーションフィルタの周波数特性を補正することができる。この補正によって、ＰＬＬとプリディストーションフィルタの両者の周波数特性のずれが解消され、ＰＬＬのカットオフ周波数を超える周波数帯域においても、フラットなゲイン特性が実現される。このため、製造ばらつき等があった場合でも、変調精度の劣化を防ぐことができる。
【００２１】
また、上記構成において、前記キャリブレーション用データとして、前記ＰＬＬのカットオフ周波数以下の周波数の第１のキャリブレーション用データと、前記カットオフ周波数より高い周波数の第２のキャリブレーション用データとを選択的に入力するためのセレクタを備えたものとする。
【００２２】
この構成により、キャリブレーション用データを入力して利得の測定を行うことで、ＰＬＬおよびプリディストーションフィルタの周波数特性のずれを推定することができ、これにより、的確な周波数補正の補正が可能となる。
【００２３】
本発明に係る変調器は、変調されたキャリア信号を出力する電圧制御発振器と、変調された分周比で前記電圧制御発振器の出力信号の周波数を分周し出力する分周器と、前記分周器の出力信号と基準信号の位相とを比較してその位相差を出力する位相比較器と、前記位相比較器の出力信号を電圧または電流に変換するチャージポンプと、前記チャージポンプの出力信号に対し低域通過フィルタリングして前記電圧制御発振器へ出力するループフィルタとを備えたＰＬＬと、前記ＰＬＬの周波数帯域幅よりも広い帯域幅の情報を持つ変調データを生成し出力する変調データ生成部と、近似された前記ＰＬＬの周波数特性の逆の特性を有し前記変調データをフィルタリングするプリディストーションフィルタと、前記プリディストーションフィルタの出力を変調して前記分周器の分周比を設定するための変調信号として出力する分周比変調手段と、前記プリディストーションフィルタの周波数特性を変化させるための制御信号を出力するプリディストーションフィルタ周波数特性補正手段と、前記ＰＬＬの周波数帯域内の周波数情報を持つ第１のキャリブレーション用データと前記周波数帯域外の周波数情報を持つ第２のキャリブレーション用データとを生成して前記プリディストーションフィルタへ出力するキャリブレーション用データ生成部とを備え、前記プリディストーションフィルタ周波数特性補正手段は、前記第１および第２のキャリブレーション用データのそれぞれに対応して前記ループフィルタの出力に現われる、前記分周比変調手段による変調された分周比の交流成分の振幅値をデジタル信号に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器から出力される２つの前記振幅値のデータを比較して、その差分情報を出力する比較手段と、前記比較手段から出力される前記差分情報に応じて前記プリディストーションフィルタの特性を変化させるフィルタ特性制御手段と、を備えたものである。
【００２４】
この構成により、ＰＬＬの周波数帯域にばらつきが生じても、プリディストーションフィルタのカットオフ周波数を変化させてばらつきを補正することができ、変調精度の劣化を防止可能となる。また、ループフィルタの出力信号に現われる、第１および第２のキャリブレーションデータに対応する交流成分の振幅を比較することにより、ＰＬＬとプリディストーションフィルタとの間の周波数特性のずれを容易に検出することができる。
【００２７】
本発明に係る変調器は、変調されたキャリア信号を出力する電圧制御発振器と、変調された分周比で前記電圧制御発振器の出力信号の周波数を分周し出力する分周器と、前記分周器の出力信号と基準信号の位相とを比較してその位相差を出力する位相比較器と、前記位相比較器の出力信号を電圧または電流に変換するチャージポンプと、前記チャージポンプの出力信号に対し低域通過フィルタリングして前記電圧制御発振器へ出力するループフィルタとを備えたＰＬＬと、前記ＰＬＬの周波数帯域幅よりも広い帯域幅の情報を持つ変調データを生成し出力する変調データ生成部と、近似された前記ＰＬＬの周波数特性の逆の特性を有し前記変調データをフィルタリングするプリディストーションフィルタと、前記プリディストーションフィルタの出力を変調して前記分周器の分周比を設定するための変調信号として出力する分周比変調手段と、前記プリディストーションフィルタの周波数特性を変化させるための制御信号を出力するプリディストーションフィルタ周波数特性補正手段と、前記ＰＬＬの周波数帯域内の周波数情報を持つ第１のキャリブレーション用データと前記周波数帯域外の周波数情報を持つ第２のキャリブレーション用データとを生成して前記プリディストーションフィルタへ出力するキャリブレーション用データ生成部と、前記電圧制御発振器の出力を復調する復調器とを備え、前記プリディストーションフィルタ周波数特性補正手段は、前記第１および第２のキャリブレーション用データのそれぞれに対応して前記復調器の出力に現われる、前記分周比変調手段による変調された分周比の交流成分の振幅値をデジタル信号に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器から出力される２つの前記振幅値のデータを比較して、その差分情報を出力する比較手段と、前記比較手段から出力される前記差分情報に応じて前記プリディストーションフィルタの特性を変化させるフィルタ特性制御手段と、を備えたものである。
【００２８】
この構成では、ループフィルタの出力信号に現われる、第１および第２のキャリブレーションデータに対応する交流成分は、電圧制御発振器の出力信号（変調キャリア）を復調することによっても得ることができる点に着目し、復調器の各出力信号の振幅値を比較することにより、ＰＬＬとプリディストーションフィルタとの間の周波数特性のずれを容易に検出することができる。
【００２９】
本発明に係る変調器は、変調されたキャリア信号を出力する電圧制御発振器と、変調された分周比で前記電圧制御発振器の出力信号の周波数を分周し出力する分周器と、前記分周器の出力信号と基準信号の位相とを比較してその位相差を出力する位相比較器と、前記位相比較器の出力信号を電圧または電流に変換するチャージポンプと、前記チャージポンプの出力信号に対し低域通過フィルタリングして前記電圧制御発振器へ出力するループフィルタとを備えたＰＬＬと、前記ＰＬＬの周波数帯域幅よりも広い帯域幅の情報を持つ変調データを生成し出力する変調データ生成部と、近似された前記ＰＬＬの周波数特性の逆の特性を有し前記変調データをフィルタリングするプリディストーションフィルタと、前記プリディストーションフィルタの出力を変調して前記分周器の分周比を設定するための変調信号として出力する分周比変調手段と、前記チャージポンプの電流ゲインを変化させる制御信号を出力するＰＬＬ周波数特性補正手段と、前記ＰＬＬの周波数帯域内の周波数情報を持つ第１のキャリブレーション用データと前記周波数帯域外の周波数情報を持つ第２のキャリブレーション用データとを生成して前記プリディストーションフィルタへ出力するキャリブレーション用データ生成部とを備え、前記ＰＬＬ周波数特性補正手段は、前記第１および第２のキャリブレーション用データのそれぞれに対応して前記ループフィルタの出力に現われる、前記分周比変調手段による変調された分周比の交流成分の振幅値をデジタル信号に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器から出力される２つの前記振幅値のデータを比較して、その差分情報を出力する比較手段と、前記比較手段から出力される前記差分情報に応じて前記チャージポンプの電流ゲインを変化させるチャージポンプ電流制御手段と、を備えたものである。
【００３０】
この構成により、チャージポンプの電流を制御することにより、ＰＬＬの周波数特性を変化させて、ＰＬＬとプリディストーションフィルタとの間の周波数特性のばらつきを補正することができ、変調精度の劣化を防止可能となる。また、ループフィルタの出力信号に基づき、ＰＬＬとプリディストーションフィルタとの間の周波数特性のずれを容易に検出することができる。
【００３３】
本発明に係る変調器は、変調されたキャリア信号を出力する電圧制御発振器と、変調された分周比で前記電圧制御発振器の出力信号の周波数を分周し出力する分周器と、前記分周器の出力信号と基準信号の位相とを比較してその位相差を出力する位相比較器と、前記位相比較器の出力信号を電圧または電流に変換するチャージポンプと、前記チャージポンプの出力信号に対し低域通過フィルタリングして前記電圧制御発振器へ出力するループフィルタとを備えたＰＬＬと、前記ＰＬＬの周波数帯域幅よりも広い帯域幅の情報を持つ変調データを生成し出力する変調データ生成部と、近似された前記ＰＬＬの周波数特性の逆の特性を有し前記変調データをフィルタリングするプリディストーションフィルタと、前記プリディストーションフィルタの出力を変調して前記分周器の分周比を設定するための変調信号として出力する分周比変調手段と、前記チャージポンプの電流ゲインを変化させる制御信号を出力するＰＬＬ周波数特性補正手段と、前記ＰＬＬの周波数帯域内の周波数情報を持つ第１のキャリブレーション用データと前記周波数帯域外の周波数情報を持つ第２のキャリブレーション用データとを生成して前記プリディストーションフィルタへ出力するキャリブレーション用データ生成部と、前記電圧制御発振器の出力を復調する復調器とを備え、前記ＰＬＬ周波数特性補正手段は、前記第１および第２のキャリブレーション用データのそれぞれに対応して前記復調器の出力に現われる、前記分周比変調手段による変調された分周比の交流成分の振幅値をデジタル信号に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器から出力される２つの前記振幅値のデータを比較して、その差分情報を出力する比較手段と、前記比較手段から出力される前記差分情報に応じて前記チャージポンプの電流ゲインを変化させるチャージポンプ電流制御手段と、を備えたものである。
【００３４】
この構成により、復調器の出力信号（つまり、キャリブレーション信号成分）に基づき、ＰＬＬとプリディストーションフィルタとの間の周波数特性のずれを容易に検出することができる。
【００３５】
また、他の態様として、前記フィルタ特性制御手段は、前記プリディストーションフィルタの周波数特性を変更する制御データを格納したメモリを備えたものとする。
【００３６】
この構成により、ＲＯＭ等のメモリに格納した制御データのルックアップテーブルを用いて、プリディストーションフィルタの周波数特性の制御信号を簡単に生成することができる。これにより、回路規模を小さくすることができ、低コスト化を図ることができる。
【００３７】
また、他の態様として、前記チャージポンプ電流制御手段は、前記ＰＬＬの周波数特性を変更する制御データを格納したメモリを備えたものとする。
【００３８】
この構成により、ＲＯＭ等のメモリに格納した制御データのルックアップテーブルを用いて、チャージポンプの電流ゲインの制御信号を簡単に生成することができる。これにより、回路規模を小さくすることができ、低コスト化を図ることができる。
【００３９】
また、他の態様として、前記ループフィルタの出力端と前記電圧制御発振器の入力端との間に、前記変調信号の帯域幅よりも高いカットオフ周波数を持つローパスフィルタを設けたものとする。
【００４０】
この構成により、変調帯域よりも高い周波数帯域（つまり、変調データが示す最大の周波数よりも高い周波数帯域）において、ノイズを低減することができ、ノイズ特性を改善することができる。
【００４１】
また、上記構成において、前記第１および第２のキャリブレーション用データは、単一の周波数情報を持つものとする。
【００４２】
この構成により、キャリブレーション信号（キャリブレーション用の変調信号）が単一トーンとなり、キャリブレーション時の比較処理が簡単化される。すなわち、補正誤差を小さくすることができるため、変調精度を良くすることができる。
【００４３】
また、他の態様として、前記プリディストーションフィルタ周波数特性補正手段において、前記比較手段は、前記電圧制御発振器の出力周波数を変更した直後に、前記第１および第２のキャリブレーション用データのそれぞれに対応して前記ループフィルタの出力に現われる、前記分周比変調手段による変調された分周比の交流成分の振幅値を比較し、前記フィルタ特性制御手段は、前記比較結果に応じて前記プリディストーションフィルタの特性を変化させることとする。
【００４４】
この構成により、ＰＬＬの周波数特性とプリディストーションフィルタの周波数特性を同時に変化させることができ、キャリブレーション精度が向上し、その結果、変調精度を向上させることができる。
【００４５】
また、他の態様として、前記ループフィルタと前記Ａ／Ｄ変換器とを交流結合する構成とする。
【００４６】
この構成により、ループフィルタ出力の直流成分にＡ／Ｄ変換器のビット数を割り付ける必要がなくなるため、キャリブレーション信号の振幅測定精度が向上する。または、Ａ／Ｄ変換器のビット数を削減でき、低コスト化を図ることができる。
【００４７】
また、他の態様として、前記プリディストーションフィルタの特性を変化させた後に前記Ａ／Ｄ変換器の動作を停止するものとする。この構成により、低消費電力化を図ることができる。
【００４８】
また、他の態様として、前記プリディストーションフィルタの特性を変化させた後に前記復調器の動作を停止するものとする。この構成により、低消費電力化を図ることができる。
【００４９】
また、他の態様として、前記プリディストーションフィルタを、ＩＩＲ型のデジタルフィルタで構成するものとする。
【００５０】
この構成により、ＰＬＬの振幅と位相の周波数特性をデジタルフィルタで実現できるため、変調精度を向上させることができる。
【００５１】
また、本発明の移動無線機は、上記いずれかの構成の変調器を備えるものとする。この構成によって、移動無線機の送信信号の変調精度を向上させることができる。
【００５２】
また、本発明の無線基地局装置は、上記いずれかの構成の変調器を備えるものとする。この構成によって、無線基地局装置の送信信号の変調精度を向上させることができる。
【００５３】
本発明に係る変調器の補正方法は、ＰＬＬの周波数帯域幅よりも広い帯域幅の情報を持つ変調データ又はキャリブレーション用データに基づいて変調信号を生成し、この変調信号により前記ＰＬＬを構成する分周器の分周比を設定し、前記ＰＬＬを構成する電圧制御発振器から変調されたキャリア信号を出力させると共に、前記変調信号の生成過程において、前記変調データに対してプリディストーションフィルタによるフィルタリング処理を行って前記ＰＬＬの周波数特性とは逆の周波数特性を付与し、これによって広帯域変調を可能とした変調器の補正方法であって、前記変調信号を前記ＰＬＬのカットオフ周波数以下である第１のキャリブレーション周波数とした場合に前記電圧制御発振器の制御端子に現われる交流成分の電圧振幅値と、前記変調信号を前記カットオフ周波数より高い第２のキャリブレーション周波数とした場合に前記電圧制御発振器の制御端子に現われる交流成分の電圧振幅値との差分を検出する誤差検出ステップと、検出された前記差分を解消する方向に、前記ＰＬＬの周波数特性と前記プリディストーションフィルタの周波数特性の少なくとも一方を補正する周波数特性補正ステップと、を有するものである。
【００５４】
この手順により、ＰＬＬの周波数特性とプリディストーションフィルタの周波数特性との整合をとることができるため、ＰＬＬのカットオフ周波数を超える周波数帯域においてもフラットな周波数特性を実現でき、変調の精度の低下を防止することができる。
【００５５】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。本実施形態では、例えば移動体通信システムにおける移動無線機や無線基地局装置などに用いられる、ＰＬ周波数シンセサイザを用いた広帯域変調が可能な変調器の構成例を示す。
【００５６】
[第１実施形態]
図１は本発明の第１実施形態に係るＰＬＬ周波数シンセサイザを用いた広帯域変調器の構成を示すブロック図である。また、図２及び図３はそれぞれ、図１に示される変調器におけるキャリブレーション動作を説明するための図である。
【００５７】
第１実施形態では、本発明の基本的な構成とその特徴を明確化する。図１に示す本実施形態の変調器では、ＰＬＬを構成する分周器の分周比を変調し、その変調信号がＶＣＯの制御端子に現れ、その結果としてＶＣＯから変調キャリアが出力される。
【００５８】
図１に示されるように、ＰＬＬ６は、周波数制御電圧端子に印加されるＤＣ電圧と変調信号に応じて変調されたキャリア（変調キャリア）信号を出力する電圧制御発振器（以下、ＶＣＯ）１と、ＶＣＯ１の出力信号の周波数を分周する分周器２（可変分周器であり、図１では、便宜上、分周比を１／Ｎ（Ｎは任意の整数）と記載している）２と、分周器２の出力信号と基準信号との位相を比較して位相差を出力する位相比較器３と、位相比較器３の出力信号を電圧または電流に変換するチャージポンプ４と、チャージポンプ４の出力信号を平均化するループフィルタ５とを備える。
【００５９】
分周器２の分周比は、変調信号ＤＣＲにより変調される（つまり、変調信号ＤＣＲ自体が分周比を示している）。この変調信号ＤＣＲは、変調信号生成部４２により生成される。変調信号生成部４２には、セレクタ４０を介して、変調データ生成部７からの変調データと、キャリブレーション用データ生成部１５からのキャリブレーション用データのいずれかを選択的に入力することができる。
【００６０】
この変調信号生成部４２は、ＰＬＬ６の周波数特性の逆特性を有し変調データ（またはキャリブレーション用データ）をフィルタリングするプリディストーションフィルタ８と、ＰＬＬ６の出力信号周波数を規定する周波数データとプリディストーションフィルタ８の出力信号とを加算する加算器９と、加算器９の出力信号を分周器２に設定する分周比に変換して出力する（すなわち、変調信号ＤＣＲを発生する）ΣΔ変調器１０とを備える。
【００６１】
この種のＰＬＬを用いた変調器では、変調精度を確保するために、変調信号ＤＣＲの平均値は小数点以下の値を含む必要がある。これは、一般に知られているフラクショナル−Ｎ技術（fractional-N synthesis technique）により実現可能である。その際に発生する量子化雑音をノイズシェービングするために、ΣΔ変調器１０を備えている。
【００６２】
図１のように構成された本実施形態の変調器では、変調信号ＤＣＲにより、分周器２の分周比に変調をかけるため、分周器２、位相比較器３、チャージポンプ４、ループフィルタ５を介してＶＣＯ１の周波数制御端子に変調信号が重畳され、ＶＣＯ１は変調されたキャリア信号を出力する。すなわち、ＶＣＯ１の周波数制御端子に現われる変調信号の電圧振幅が、ＶＣＯ１の出力である変調キャリア信号の最大周波数偏移を表すことになる。
【００６３】
さらに、本実施形態の変調器では、ＰＬＬの周波数特性とプリディストーションフィルタ８の周波数特性との間のばらつきを補正するために、Ａ／Ｄ変換器（ＡＤＣ）１１と、誤差検出手段３２と、メモリ３１と、周波数特性補正手段３３とが設けられ、また、必要に応じて復調器１８が設けられる。
【００６４】
図１において、破線の矢印は、周波数特性の補正に関連する信号の経路を示している。
【００６５】
キャリブレーション用データとしては、例えば、ＰＬＬ６のカットオフ周波数ｆｃよりも低い周波数（ｆCAL：単一周波数）の第１のキャリブレーションデータと、ＰＬＬ６のカットオフ周波数よりも高い周波数（ｆBW：単一周波数）の第２のキャリブレーションデータとが使用される。
【００６６】
第１のキャリブレーション用データを、セレクタ４０を介して変調信号生成部４２に入力すると、その第１のキャリブレーション用データが示す周波数ｆCAL（ＰＬＬ６のカットオフ周波数未満）のＡＣ（交流）成分が、ループフィルタ５の出力信号に現われる。このＡＣ成分の振幅値をＡ／Ｄ変換器１１によりデジタル値に変換し、メモリ３１に取り込んで一時的に記憶する。
【００６７】
次に、第２のキャリブレーション用データを、セレクタ４０を介して変調信号生成部４２に入力すると、同様に、その第２のキャリブレーション用データが示す周波数ｆBW（ＰＬＬ６のカットオフ周波数を超えている）のＡＣ成分が、ループフィルタ５の出力信号に現われる。このループフィルタ５の出力信号の振幅値を、Ａ／Ｄ変換器１１によりデジタル値に変換し、誤差検出手段３２に送る。
【００６８】
誤差検出手段３２では、メモリ３１に格納されている周波数ｆCALのＡＣ成分の振幅値のデータを取り出し、送られてきた周波数ｆ２のＡＣ成分の振幅値のデータとを比較する。
【００６９】
ここで、キャリブレーション用データについては、予めプリディストーションフィルタ８によって、ＰＬＬ６のカットオフ周波数を超える変調帯域部分のゲインを増大させる処理がなされているため、理想的には、ＰＬＬ６のカットオフ周波数の前後でゲインの直線性は確保されているはずである。
【００７０】
したがって、理論上は、ループフィルタ５の出力信号に現われる周波数ｆ２のＡＣ成分の振幅値は、先の周波数ｆCALのＡＣ成分の振幅値と一致するはずである。しかし、現実には、回路部品の製造ばらつき等に起因して、ＰＬＬ６の周波数特性が変化するため、誤差が生じる。
【００７１】
上述のとおり、ＶＣＯ１の周波数制御端子に現われる変調信号の電圧振幅が、ＶＣＯ１の出力である変調キャリア信号の最大周波数偏移を表すことになる。よって、ＶＣＯ１の周波数制御端子に現れる周波数ｆCAL，ｆBWのＡＣ成分の電圧振幅値の差は、変調誤差となり、変調精度の低下に直結する。
【００７２】
誤差検出手段３２は、周波数ｆCAL，ｆBWに対応するＡＣ成分の電圧振幅値の差分（誤差）を検出する。これにより、ＰＬＬ６のカットオフ周波数を境にして周波数スペクトラムのゲイン特性に、どの程度の差が生じているかを検出することができる。
【００７３】
誤差検出手段３２による誤差検出の結果は、周波数特性補正手段３３に与えられる。周波数特性補正手段３３は、ゲインの差を補正するための制御信号ＦＣＲを生成する。この制御信号ＦＣＲは、プリディストーションフィルタ８、あるいは、ＰＬＬ６の構成要素であるチャージポンプ４に与えられる。
【００７４】
その結果として、プリディストーションフィルタ８の周波数特性(カットオフ周波数)、あるいはチャージポンプ４の電流量が変化する。チャージポンプ４の電流量の変化により、ＰＬＬ６のカットオフ周波数が変化する。
【００７５】
このようにして、ＰＬＬのカットオフ周波数を超える周波数帯域（変調帯域）においても、フラットなゲイン特性が実現される。
【００７６】
また、ループフィルタ５の出力に現われる変調信号ＤＣＲのＡＣ成分は、ＶＣＯ１の出力信号（周波数変調信号）を復調することで再生可能である。したがって、ループフィルタ５の出力信号を直接Ａ／Ｄ変換器１１に入力する代わりに、ＶＣＯ１の出力信号を復調器１８で復調し、その復調信号をＡ／Ｄ変換器１１に入力しても、同様の周波数特性の補正を行うことができる。
【００７７】
以上の第１実施形態の動作を図２及び図３を参照して具体的に説明する。
キャリブレーションを行う前に、まず、図２のように、変調信号生成部４２に周波数データ（ｆ１）を与え（このとき、変調はしない）、ＰＬＬ６をロックして、ＶＣＯ１から周波数ｆ１のキャリアを出力する。
【００７８】
次に、図３のように、キャリブレーション動作を行う。
まず、キャリブレーション用データ生成部１５から、第１のキャリブレーションデータ（ＰＬＬ６のカットオフ周波数ｆｃ未満の周波数であるｆCALの情報を持つ）を発生させて、プリディストーションフィルタ８に入力する。この場合、ＰＬＬ６のカットオフ周波数ｆｃ未満の周波数であるから、特に、増幅処理は行われず、第１のキャリブレーション信号（信号振幅「Ｓ」とする）が出力される。
【００７９】
この第１のキャリブレーション信号により分周器２の分周比が変調される。上述のとおり、この変調信号ＤＣＲの成分が、ＶＣＯ１の周波数制御端子に現れる。この変調信号ＤＣＲの成分（ＡＣ成分）の信号振幅は「Ｓ」である。
【００８０】
次に、同様に、キャリブレーション用データ生成部１５から、第２のキャリブレーションデータ（ＰＬＬ６のカットオフ周波数ｆｃを超えるｆBWの情報を持つ）を発生させて、プリディストーションフィルタ８に入力する。プリディストーションフィルタ８は、ＰＬＬ６における信号振幅の低下を補償するように、信号振幅を「Ｓ」から「Ｗ」に伸張（増幅）する。
【００８１】
この第２のキャリブレーション信号は、ΣΔ変調器１０を経て、より細かな階調の信号となり（これが変調信号ＤＣＲである）、この信号により分周器２の分周比が変調される。
【００８２】
そして、この変調信号ＤＣＲの成分が、ＶＣＯ１の周波数制御端子に現れる。この変調信号ＤＣＲの成分（ＡＣ成分）の信号振幅は、理想的には「Ｓ」であるが、ＰＬＬの周波数特性の変化により、実際の振幅は「Ｓ」とはならない。
【００８３】
誤差検出手段３２は、各振幅値の差分を検出し、この差分を解消する方向に、ＰＬＬ６もしくはプリディストーションフィルタ８の周波数特性（具体的には、カットオフ周波数）を変更する。
【００８４】
以上の動作により、本実施形態では、ＰＬＬのカットオフ周波数を超える周波数帯域（変調帯域）においても、フラットなゲイン特性が実現され、常に、高精度の広帯域変調を行うことができる。
【００８５】
[第２実施形態]
図４は本発明の第２実施形態に係るＰＬＬ周波数シンセサイザを用いた広帯域変調器の構成を示すブロック図である。図４の構成において、図１に示される部分と同一の構成要素には、原則として同一の符号を付してある。
【００８６】
第２実施形態の変調器は、ループフィルタ５の出力信号を入力とし、プリディストーションフィルタに、周波数特性を補正するための制御信号を出力する補正手段２７を備えている。補正手段２７は、例えば、アナログ信号をデジタル値に変換するＡ／Ｄ変換器（ＡＤＣ）１１と、Ａ／Ｄ変換器１１の出力信号を格納するレジスタ１２と、レジスタ１２に格納されたデータとＡ／Ｄ変換器１１の出力信号を比較する比較手段１３と、比較手段１３の出力信号に基づいてプリディストーションフィルタ８の特性を制御するフィルタ特性制御手段１４とを備えている。
【００８７】
また、第２実施形態では、キャリブレーション用データ生成部１５と、変調データ生成部７と、キャリブレーション制御信号に基づいてキャリブレーション用データ生成部１５と変調データ生成部７の出力信号を選択してプリディストーションフィルタ８へ出力するセレクタ（選択用のスイッチ）１６とを備えている。
【００８８】
なお、フィルタ特性制御手段１４の構成は特に限定されるものではないが、本実施形態では図４のように、フィルタ特性制御手段１４は、制御データを格納したＲＯＭ（ルックアップテーブル）２４を備えている。
【００８９】
次に、第２実施形態の変調器の動作を説明する。ここで、第２実施形態の変調器は、図１６に示したように、ＰＬＬ６の周波数特性とプリディストーションフィルタ８の周波数特性にずれが生じているものとする。
【００９０】
周波数データが更新されると、一般に知られたＰＬＬの動作と同様にＶＣＯ１の出力周波数は目標周波数に変更される。この周波数変更直後の位相ロック後に、図１６の特性Ｃｘに示した周波数特性のずれを補正するためのキャリブレーション動作を行う。
【００９１】
図５〜図７は、キャリブレーション動作を説明する周波数特性図である。
位相ロック後に、キャリブレーション用データ生成部１５は、図５に示すようにＰＬＬの周波数特性のカットオフ周波数よりも低い周波数（ここではｆCAL）の信号を出力する。このとき、ループフィルタ５の製造ばらつきにより発生し得るカットオフ周波数の変化よりも低い周波数にｆCALを設定しておく。
【００９２】
ｆCALの周波数成分は、ＰＬＬ６の周波数帯域内であるためループフィルタ５の出力に現れる。この周波数ｆCALのＡＣ成分の振幅をＡ／Ｄ変換器１１でデジタル値に変換しレジスタ１２に格納する。なお、図５及び図６において、ばらつきがある場合のＰＬＬ６の周波数特性をＡ１、プリディストーションフィルタ８の周波数特性をＢ１、合成後の周波数特性をＣ１とする。
【００９３】
次に、キャリブレーション用データ生成部１５は、図６に示すように、変調帯域幅（の上限値）に相当する周波数（ここではｆBW）の信号を出力する。この周波数ｆBWのＡＣ成分の振幅を再びＡ／Ｄ変換器１１でデジタル値に変換し比較手段１３に出力する。比較手段１３では、レジスタ１２に格納されている周波数ｆCALの振幅レベルと比較し比較結果を出力する。
【００９４】
図１５に示したように、ＰＬＬ６の周波数特性Ａとプリディストーションフィルタ８の周波数特性Ｂにずれが無ければ、比較誤差は０になり、合成後の周波数特性Ｃはフラットになるが、図１６のように周波数特性にずれが生じている場合は、比較誤差が生じる。
【００９５】
ここで、図６のように、ＰＬＬの周波数特性Ａ１が周波数が低い側にばらついた場合（図１５ではカットオフ周波数はｆｃであり、図６では、より低い周波数であるｆｃｘに変化している）には、周波数ｆBWのＡＣ成分の値は、レジスタ１２に格納されている周波数ｆCALのＡＣ成分の値よりもＤＧだけ小さくなる。
【００９６】
図８に、ＰＬＬのカットオフ周波数を超える変調信号成分の振幅値と、超えない変調信号成分の振幅値との間に差が生じている様子を示す。図８において、時刻ｔ１以前は、ｆCALの変調信号成分（ＡＣ成分）が出力されており、時刻ｔ１の後は、ｆBWの変調信号成分（ＡＣ成分）が出力されているものとする。図８においては、振幅値（ピーク値）にＤＨだけ差が生じている。
【００９７】
また、反対に、ＰＬＬの周波数特性が周波数が高い側にばらついた時は周波数ｆBWのＡＣ成分の値はレジスタ１２に格納されている周波数ｆCALのＡＣ成分の値よりも大きくなる。このとき、フィルタ特性制御手段１４は、比較手段１３から出力される比較結果が０になるように、プリディストーションフィルタ８のカットオフ周波数を変化させる。
【００９８】
そして、図７に示すように、比較結果が０になったところでキャリブレーションを終了する。続いて、変調データ生成部７から変調データが出力され、プリディストーションフィルタ８に供給される。そして、ばらつきがある場合のＰＬＬ６の周波数特性Ａ１と補正後のプリディストーションフィルタ８の周波数特性Ｂ２とを合成することで、合成後の周波数特性Ｃ２をフラットにすることができる。
【００９９】
このように、第２実施形態によれば、ＰＬＬの周波数特性にばらつきが生じても、プリディストーションフィルタ８のカットオフ周波数を変化させてばらつきを補正するため、変調精度の劣化を防止できる。
【０１００】
また、キャリブレーション信号が変調信号ではなく単一トーン（単一の周波数）の信号であるため、精度良く比較できる。すなわち補正誤差を小さくすることができるため、変調精度を良くすることができる。
【０１０１】
また、位相ロック後にキャリブレーションを行うため、ＶＣＯ１が、発振周波数に対して制御感度（周波数制御端子に印加する電圧に対する発振周波数の関係で単位はＨｚ／Ｖ）が変化する場合でも、キャリブレーションにより吸収することができる。これにより変調精度を良くできるという効果も得られる。
【０１０２】
なお、上記説明では、ループフィルタ５の出力をＡ／Ｄ変換器１１でデジタル値に変換した後、レジスタ１２、比較手段１３、フィルタ特性制御手段１４を用いてプリディストーションフィルタ８を制御する信号を生成したが、同様の機能の補正手段であれば別の構成でも実現できる。
【０１０３】
また、フィルタ特性制御手段１４は、プリディストーションフィルタ８のカットオフ周波数を変える制御データを格納したＲＯＭ(ルックアップテーブル)を備えたものとすることにより、プリディストーションフィルタ８の制御が容易になり、回路規模を小さくすることができ低コスト化が図れる。なお、フィルタ特性制御手段１４の構成は、ＲＯＭを有する構成に限定されるものではない。
【０１０４】
また、キャリブレーション信号は変調信号ではなく単一トーンの信号であるため、ループフィルタ５とＡ／Ｄ変換器１１の間の接続を交流結合（ＡＣ結合）としてもよい。例えば、周波数ｆCALの信号が通過するハイパスフィルタで交流結合すれば、ループフィルタ５の出力の直流成分（ＤＣ成分）にＡ／Ｄ変換器１１のビット数を割り付ける必要が無くなるため、キャリブレーション信号の振幅測定精度が向上する。また、Ａ／Ｄ変換器１１のビット数を削減することで低コスト化を図ることができる。
【０１０５】
また、プリディストーションフィルタの特性を変化させてキャリブレーションを終了した後は、次に周波数データが更新されるまで、Ａ／Ｄ変換器１１の動作を停止させても良い。これにより、低消費電力化を図ることができる。
【０１０６】
また、プリディストーションフィルタはＩＩＲフィルタが望ましい。この場合、ＰＬＬの振幅と位相の周波数特性をデジタルフィルタで実現できるため、変調精度を良くすることができる。
【０１０７】
また、キャリブレーション信号として、例えば変調信号のような単一トーンでない信号を用いる場合でも、ループフィルタ５の出力信号を用いてプリディストーションフィルタ８の周波数特性を変えられる補正手段を備えるようにすれば実現可能である。
【０１０８】
[第３実施形態]
図９は本発明の第３実施形態に係るＰＬＬシンセサイザを用いた広帯域変調器の構成を示すブロック図である。
【０１０９】
第３実施形態は、補正手段１７において、フィルタ特性制御手段１４の代わりに、比較手段１３の出力に応じてチャージポンプ４の電流ゲインを制御するチャージポンプ電流制御手段２０を備えた構成となっている。また、この場合、チャージポンプ４は電流出力型で構成する。その他の構成は図４に示した第２実施形態と同様である。
【０１１０】
この第３実施形態では、キャリブレーション用データ生成部１５が、図６に示すように変調帯域幅に相当する周波数（ここではｆBW）の信号を出力し、比較手段１３が、Ａ／Ｄ変換器１１とレジスタ１２の出力を比較して比較結果を出力するところまでは、第２実施形態と動作が同じである。
【０１１１】
チャージポンプ４の電流ゲインを変化させると、ＰＬＬ６の周波数特性を変化させることができる。チャージポンプ電流制御手段２０は、比較手段１３から出力される比較結果が０になるようにチャージポンプ４の電流ゲインを変化させてＰＬＬ６の周波数特性を補正する。この結果、図１０に示すように、比較結果が０になったところでキャリブレーションを終了し、キャリブレーション制御信号により変調データ生成部７から出力される変調信号をプリディストーションフィルタ８に入力する。そして、補正後のＰＬＬ６の周波数特性Ａ２とプリディストーションフィルタ８の周波数特性Ｂ１とを合成することで、合成後の周波数特性Ｃ２をフラットにすることができる。
【０１１２】
このように、第３実施形態によれば、ＰＬＬ帯域にばらつきが生じても、チャージポンプの電流を制御することによりＰＬＬの周波数特性を変化させてばらつきを補正するため、変調精度の劣化を防止できる。
【０１１３】
また、チャージポンプ４の電流ゲインを可変させるための回路増加よりも、プリディストーションフィルタ８の特性を固定とすることによる回路縮小の方が効果が大きく、回路規模縮小による低コスト化が図れる。
【０１１４】
なお、上記説明では、ループフィルタ５の出力をＡ／Ｄ変換器１１でデジタル値に変換した後、レジスタ１２、比較手段１３、チャージポンプ電流制御手段２０を用いてチャージポンプ４を制御する信号を生成したが、同様の機能の補正手段であれば別の構成でも実現できる。
【０１１５】
また、チャージポンプ電流制御手段２０は、チャージポンプ４の電流ゲインを変える制御データを格納したＲＯＭを備えていてもよい。この場合、チャージポンプ４の制御が容易になり、回路規模を小さくすることができ低コスト化が図れる。
【０１１６】
また、第３実施形態のチャージポンプ電流制御手段２０と第２実施形態のフィルタ特性制御手段１４の両方を備え、それぞれチャージポンプ４の電流ゲインとプリディストーションフィルタ８のカットオフ周波数を制御する構成としても良い。
【０１１７】
この場合、ＰＬＬの周波数特性とプリディストーションフィルタの周波数特性を同時に変えられるので、キャリブレーション精度が向上し変調精度を良くすることができる。
【０１１８】
また、キャリブレーション信号として、例えば変調信号のような単一トーンでない信号を用いる場合でも、ループフィルタ５の出力信号を用いてチャージポンプ４の電流ゲインを変えられる補正手段を備えるようにすれば実現可能である。
【０１１９】
[第４実施形態]
図１１は本発明の第４実施形態に係るＰＬＬシンセサイザを用いた広帯域変調器の構成を示すブロック図である。
【０１２０】
第４実施形態は、ループフィルタ５の出力信号をＡ／Ｄ変換器１１の入力とする代わりに、ＶＣＯ１の出力信号を復調する復調器１８を備え、復調器１８の出力をＡ／Ｄ変換器１１の入力とする構成となっている。その他の構成は図４に示した第２実施形態と同様である。
【０１２１】
この第４実施形態では、キャリブレーション信号は、復調器１８により復調できる。その復調信号をＡ／Ｄ変換器１１に入力することで、前述の第２実施形態と同様にキャリブレーションを行うことができる。
【０１２２】
なお、プリディストーションフィルタの特性を変化させてキャリブレーションを終了した後は、次に周波数データが更新されるまで、復調器１８の動作を停止させても良い。これにより、低消費電力化を図ることができる。
【０１２３】
このように、第４実施形態によれば、ＰＬＬの周波数特性にばらつきが生じても、プリディストーションフィルタ８のカットオフ周波数を変化させてばらつきを補正するため、変調精度の劣化を防止できる。
【０１２４】
なお、図９に示した第３実施形態において、ループフィルタ５の出力信号をＡ／Ｄ変換器１１の入力とする代わりに、ＶＣＯ１の出力信号を復調する復調器１８を設ける構成としても、同様の効果を得ることができる。
【０１２５】
[第５実施形態]
図１２は本発明の第５実施形態に係るＰＬＬシンセサイザを用いた広帯域変調器の構成を示すブロック図である。
【０１２６】
第５実施形態は、ＰＬＬ３３において、ローパスフィルタ１９を備えた構成となっている。すなわち、ＰＬＬ３３は、ループフィルタ５の出力をローパスフィルタ１９を介してＶＣＯ１の周波数制御端子に入力するようになっている。その他の構成は図４に示した第２実施形態と同様である。
【０１２７】
プリディストーションフィルタ８は、第２実施形態と同様に、ループフィルタ５の逆特性の周波数特性を持つものとする。ローパスフィルタ１９のカットオフ周波数は変調帯域よりも高くしている。
【０１２８】
図１３に第５実施形態の変調器における周波数特性を示す。ＰＬＬ３３の周波数特性Ａ３は、ローパスフィルタ１９の特性と合成されるため、変調帯域の周波数ｆBWを越えたところで減衰する傾きが急になる。従って、プリディストーションフィルタ８の周波数特性Ｂ２と合成した合成後の周波数特性Ｃ３は、ｆBWを越えたところで減衰量が増加する。
【０１２９】
このように、第５実施形態によれば、ＰＬＬ３３がローパスフィルタ１９を備えることにより、変調帯域よりも高い周波数帯域のノイズ特性を向上させることができる。
【０１３０】
なお、前述した第１〜第４実施形態の各々にローパスフィルタ１９を追加しても、同様の効果を得ることができる。
【０１３１】
上述したように、本実施形態では、製造ばらつき等によって周波数特性が変化した場合でも、ＰＬＬまたはプリディストーションフィルタの少なくとも一方の周波数特性を変更して補正することにより、ＰＬＬのカットオフ周波数を超える周波数帯域においてもフラットなゲイン特性が実現できる。これにより、製造ばらつき等があった場合でも変調精度の劣化を防止でき、常に高精度の広帯域変調を行うことができる。
【０１３２】
なお、本発明は上述した実施形態に何ら限定されるものではなく、その要旨を逸脱しない範囲において種々の態様で実施し得るものである。
【０１３３】
【発明の効果】
以上説明したように本発明によれば、製造ばらつき等があった場合でも、変調精度の劣化を防ぐことができるＰＬＬ周波数シンセサイザを用いた広帯域変調が可能な変調器を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るＰＬＬ周波数シンセサイザを用いた広帯域変調器の構成を示すブロック図
【図２】第１実施形態の変調器におけるキャリブレーション動作を具体的に説明するための動作説明図
【図３】第１実施形態の変調器におけるキャリブレーション動作を具体的に説明するための動作説明図
【図４】本発明の第２実施形態に係るＰＬＬ周波数シンセサイザを用いた広帯域変調器の構成を示すブロック図
【図５】第２実施形態の変調器における動作を説明するための周波数特性図
【図６】第２実施形態の変調器における動作を説明するための周波数特性図
【図７】第２実施形態の変調器における動作を説明するための周波数特性図
【図８】第２実施形態において、ＰＬＬのカットオフ周波数を超える変調信号成分の振幅値と、超えない変調信号成分の振幅値との間に差が生じている様子を示す動作説明図
【図９】本発明の第３実施形態に係るＰＬＬ周波数シンセサイザを用いた広帯域変調器の構成を示すブロック図
【図１０】第３実施形態の変調器における動作を説明するための周波数特性図
【図１１】本発明の第４実施形態に係るＰＬＬ周波数シンセサイザを用いた広帯域変調器の構成を示すブロック図
【図１２】本発明の第５実施形態に係るＰＬＬ周波数シンセサイザを用いた広帯域変調器の構成を示すブロック図
【図１３】第５実施形態の変調器における動作を説明するための周波数特性図
【図１４】従来のＰＬＬ周波数シンセサイザを用いた広帯域変調器の構成例を示すブロック図
【図１５】本発明者による検討結果を説明するための周波数特性図
【図１６】本発明者による検討結果を説明するための周波数特性図
【符号の説明】
１ 電圧制御発振器（ＶＣＯ）
２ 分周器
３ 位相比較器
４ チャージポンプ
５ ループフィルタ
６ ＰＬＬ（Phase locked loop）
７ 変調データ生成部
８ プリディストーションフィルタ
９ 加算器
１０ ΣΔ変調器
１１ Ａ／Ｄ変換器（ＡＤＣ）
１２ レジスタ
１３ 比較手段
１４ フィルタ特性制御手段
１５ キャリブレーション用データ生成部
１６ セレクタ
１７、２７ 補正手段
１８ 復調器
１９ ローパスフィルタ
２０ チャージポンプ電流制御手段
３１ メモリ
３２ 誤差検出手段
３３ 周波数特性補正手段
４０ セレクタ
４２ 変調信号生成部
Claims (18)
- 電圧制御発振器と分周器と位相比較器とを有してなるＰＬＬを備え、このＰＬＬの周波数帯域幅よりも広い帯域幅の情報を持つ変調データ又はキャリブレーション用データに基づいて変調信号を生成し、この変調信号により前記分周器の分周比を設定し、前記電圧制御発振器から変調されたキャリア信号を出力させると共に、前記変調信号の生成過程において、前記変調データに対してプリディストーションフィルタによるフィルタリング処理を行って前記ＰＬＬの周波数特性とは逆の周波数特性を付与し、これによって広帯域変調を可能とした変調器であって、
前記変調信号を前記ＰＬＬのカットオフ周波数以下である第１のキャリブレーション周波数とした場合に前記電圧制御発振器の制御端子に現われる交流成分の電圧振幅値と、前記変調信号を前記カットオフ周波数より高い第２のキャリブレーション周波数とした場合に前記電圧制御発振器の制御端子に現われる交流成分の電圧振幅値との差分を検出する誤差検出手段と、
検出された前記差分を解消する方向に、前記ＰＬＬの周波数特性と前記プリディストーションフィルタの周波数特性の少なくとも一方を補正する周波数特性補正手段と、
を備えた変調器。 - 前記キャリブレーション用データとして、前記ＰＬＬのカットオフ周波数以下の周波数の第１のキャリブレーション用データと、前記カットオフ周波数より高い周波数の第２のキャリブレーション用データとを選択的に入力するためのセレクタを備えた請求項１に記載の変調器。
- 変調されたキャリア信号を出力する電圧制御発振器と、変調された分周比で前記電圧制御発振器の出力信号の周波数を分周し出力する分周器と、前記分周器の出力信号と基準信号の位相とを比較してその位相差を出力する位相比較器と、前記位相比較器の出力信号を電圧または電流に変換するチャージポンプと、前記チャージポンプの出力信号に対し低域通過フィルタリングして前記電圧制御発振器へ出力するループフィルタとを備えたＰＬＬと、
前記ＰＬＬの周波数帯域幅よりも広い帯域幅の情報を持つ変調データを生成し出力する変調データ生成部と、
近似された前記ＰＬＬの周波数特性の逆の特性を有し前記変調データをフィルタリングするプリディストーションフィルタと、
前記プリディストーションフィルタの出力を変調して前記分周器の分周比を設定するための変調信号として出力する分周比変調手段と、
前記プリディストーションフィルタの周波数特性を変化させるための制御信号を出力するプリディストーションフィルタ周波数特性補正手段と、
前記ＰＬＬの周波数帯域内の周波数情報を持つ第１のキャリブレーション用データと前記周波数帯域外の周波数情報を持つ第２のキャリブレーション用データとを生成して前記プリディストーションフィルタへ出力するキャリブレーション用データ生成部とを備え、
前記プリディストーションフィルタ周波数特性補正手段は、
前記第１および第２のキャリブレーション用データのそれぞれに対応して前記ループフィルタの出力に現われる、前記分周比変調手段による変調された分周比の交流成分の振幅値をデジタル信号に変換するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器から出力される２つの前記振幅値のデータを比較して、その差分情報を出力する比較手段と、
前記比較手段から出力される前記差分情報に応じて前記プリディストーションフィルタの特性を変化させるフィルタ特性制御手段と、
を備えた変調器。 - 変調されたキャリア信号を出力する電圧制御発振器と、変調された分周比で前記電圧制御発振器の出力信号の周波数を分周し出力する分周器と、前記分周器の出力信号と基準信号の位相とを比較してその位相差を出力する位相比較器と、前記位相比較器の出力信号を電圧または電流に変換するチャージポンプと、前記チャージポンプの出力信号に対し低域通過フィルタリングして前記電圧制御発振器へ出力するループフィルタとを備えたＰＬＬと、
前記ＰＬＬの周波数帯域幅よりも広い帯域幅の情報を持つ変調データを生成し出力する変調データ生成部と、
近似された前記ＰＬＬの周波数特性の逆の特性を有し前記変調データをフィルタリングするプリディストーションフィルタと、
前記プリディストーションフィルタの出力を変調して前記分周器の分周比を設定するための変調信号として出力する分周比変調手段と、
前記プリディストーションフィルタの周波数特性を変化させるための制御信号を出力するプリディストーションフィルタ周波数特性補正手段と、
前記ＰＬＬの周波数帯域内の周波数情報を持つ第１のキャリブレーション用データと前記周波数帯域外の周波数情報を持つ第２のキャリブレーション用データとを生成して前記プリディストーションフィルタへ出力するキャリブレーション用データ生成部と、
前記電圧制御発振器の出力を復調する復調器とを備え、
前記プリディストーションフィルタ周波数特性補正手段は、
前記第１および第２のキャリブレーション用データのそれぞれに対応して前記復調器の出力に現われる、前記分周比変調手段による変調された分周比の交流成分の振幅値をデジタル信号に変換するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器から出力される２つの前記振幅値のデータを比較して、その差分情報を出力する比較手段と、
前記比較手段から出力される前記差分情報に応じて前記プリディストーションフィルタの特性を変化させるフィルタ特性制御手段と、
を備えた変調器。 - 変調されたキャリア信号を出力する電圧制御発振器と、変調された分周比で前記電圧制御発振器の出力信号の周波数を分周し出力する分周器と、前記分周器の出力信号と基準信号の位相とを比較してその位相差を出力する位相比較器と、前記位相比較器の出力信号を電圧または電流に変換するチャージポンプと、前記チャージポンプの出力信号に対し低域通過フィルタリングして前記電圧制御発振器へ出力するループフィルタとを備えたＰＬＬと、
前記ＰＬＬの周波数帯域幅よりも広い帯域幅の情報を持つ変調データを生成し出力する変調データ生成部と、
近似された前記ＰＬＬの周波数特性の逆の特性を有し前記変調データをフィルタリングするプリディストーションフィルタと、
前記プリディストーションフィルタの出力を変調して前記分周器の分周比を設定するための変調信号として出力する分周比変調手段と、
前記チャージポンプの電流ゲインを変化させる制御信号を出力するＰＬＬ周波数特性補正手段と、
前記ＰＬＬの周波数帯域内の周波数情報を持つ第１のキャリブレーション用データと前記周波数帯域外の周波数情報を持つ第２のキャリブレーション用データとを生成して前記プリディストーションフィルタへ出力するキャリブレーション用データ生成部とを備え、
前記ＰＬＬ周波数特性補正手段は、
前記第１および第２のキャリブレーション用データのそれぞれに対応して前記ループフィルタの出力に現われる、前記分周比変調手段による変調された分周比の交流成分の振幅値をデジタル信号に変換するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器から出力される２つの前記振幅値のデータを比較して、その差分情報を出力する比較手段と、
前記比較手段から出力される前記差分情報に応じて前記チャージポンプの電流ゲインを変化させるチャージポンプ電流制御手段と、
を備えた変調器。 - 変調されたキャリア信号を出力する電圧制御発振器と、変調された分周比で前記電圧制御発振器の出力信号の周波数を分周し出力する分周器と、前記分周器の出力信号と基準信号の位相とを比較してその位相差を出力する位相比較器と、前記位相比較器の出力信号を電圧または電流に変換するチャージポンプと、前記チャージポンプの出力信号に対し低域通過フィルタリングして前記電圧制御発振器へ出力するループフィルタとを備えたＰＬＬと、
前記ＰＬＬの周波数帯域幅よりも広い帯域幅の情報を持つ変調データを生成し出力する変調データ生成部と、
近似された前記ＰＬＬの周波数特性の逆の特性を有し前記変調データをフィルタリングするプリディストーションフィルタと、
前記プリディストーションフィルタの出力を変調して前記分周器の分周比を設定するための変調信号として出力する分周比変調手段と、
前記チャージポンプの電流ゲインを変化させる制御信号を出力するＰＬＬ周波数特性補正手段と、
前記ＰＬＬの周波数帯域内の周波数情報を持つ第１のキャリブレーション用データと前記周波数帯域外の周波数情報を持つ第２のキャリブレーション用データとを生成して前記プリディストーションフィルタへ出力するキャリブレーション用データ生成部と、
前記電圧制御発振器の出力を復調する復調器とを備え、
前記ＰＬＬ周波数特性補正手段は、
前記第１および第２のキャリブレーション用データのそれぞれに対応して前記復調器の出力に現われる、前記分周比変調手段による変調された分周比の交流成分の振幅値をデジタル信号に変換するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器から出力される２つの前記振幅値のデータを比較して、その差分情報を出力する比較手段と、
前記比較手段から出力される前記差分情報に応じて前記チャージポンプの電流ゲインを変化させるチャージポンプ電流制御手段と、
を備えた変調器。 - 前記フィルタ特性制御手段は、前記プリディストーションフィルタの周波数特性を変更する制御データを格納したメモリを備えた請求項３又は４に記載の変調器。
- 前記チャージポンプ電流制御手段は、前記ＰＬＬの周波数特性を変更する制御データを格納したメモリを備えた請求項５又は６に記載の変調器。
- 前記ループフィルタの出力端と前記電圧制御発振器の入力端との間に、前記変調信号の帯域幅よりも高いカットオフ周波数を持つローパスフィルタを設けた請求項３〜８のいずれかに記載の変調器。
- 前記第１および第２のキャリブレーション用データは、単一の周波数情報を持つ請求項３〜９のいずれかに記載の変調器。
- 前記プリディストーションフィルタ周波数特性補正手段において、
前記比較手段は、前記電圧制御発振器の出力周波数を変更した直後に、前記第１および第２のキャリブレーション用データのそれぞれに対応して前記ループフィルタの出力に現われる、前記分周比変調手段による変調された分周比の交流成分の振幅値を比較し、
前記フィルタ特性制御手段は、前記比較結果に応じて前記プリディストーションフィルタの特性を変化させる請求項３、４、７のいずれかに記載の変調器。 - 前記ループフィルタと前記Ａ／Ｄ変換器とを交流結合する請求項３又は５に記載の変調器。
- 前記プリディストーションフィルタの特性を変化させた後に前記Ａ／Ｄ変換器の動作を停止する請求項３又は４に記載の変調器。
- 前記プリディストーションフィルタの特性を変化させた後に前記復調器の動作を停止する請求項４に記載の変調器。
- 前記プリディストーションフィルタを、ＩＩＲ型のデジタルフィルタで構成する請求項３〜１４のいずれかに記載の変調器。
- 請求項１〜１５のいずれかに記載の変調器を備えた移動無線機。
- 請求項１〜１５のいずれかに記載の変調器を備えた無線基地局装置。
- ＰＬＬの周波数帯域幅よりも広い帯域幅の情報を持つ変調データ又はキャリブレーション用データに基づいて変調信号を生成し、この変調信号により前記ＰＬＬを構成する分周器の分周比を設定し、前記ＰＬＬを構成する電圧制御発振器から変調されたキャリア信号を出力させると共に、前記変調信号の生成過程において、前記変調データに対してプリディストーションフィルタによるフィルタリング処理を行って前記ＰＬＬの周波数特性とは逆の周波数特性を付与し、これによって広帯域変調を可能とした変調器の補正方法であって、
前記変調信号を前記ＰＬＬのカットオフ周波数以下である第１のキャリブレーション周波数とした場合に前記電圧制御発振器の制御端子に現われる交流成分の電圧振幅値と、前記変調信号を前記カットオフ周波数より高い第２のキャリブレーション周波数とした場合に前記電圧制御発振器の制御端子に現われる交流成分の電圧振幅値との差分を検出する誤差検出ステップと、
検出された前記差分を解消する方向に、前記ＰＬＬの周波数特性と前記プリディストーションフィルタの周波数特性の少なくとも一方を補正する周波数特性補正ステップと、
を有する変調器の補正方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003002501A JP4282998B2 (ja) | 2003-01-08 | 2003-01-08 | 変調器及びその補正方法 |
| US10/531,050 US7224237B2 (en) | 2003-01-08 | 2004-01-08 | Modulator and correction method thereof |
| EP04700777A EP1583224A4 (en) | 2003-01-08 | 2004-01-08 | MODULATOR AND CORRECTION METHOD THEREFOR |
| PCT/JP2004/000061 WO2004093309A1 (ja) | 2003-01-08 | 2004-01-08 | 変調器及びその補正方法 |
| CNB2004800011566A CN100466460C (zh) | 2003-01-08 | 2004-01-08 | 调制器及其校正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003002501A JP4282998B2 (ja) | 2003-01-08 | 2003-01-08 | 変調器及びその補正方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004266306A JP2004266306A (ja) | 2004-09-24 |
| JP4282998B2 true JP4282998B2 (ja) | 2009-06-24 |
Family
ID=33111898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003002501A Expired - Fee Related JP4282998B2 (ja) | 2003-01-08 | 2003-01-08 | 変調器及びその補正方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7224237B2 (ja) |
| EP (1) | EP1583224A4 (ja) |
| JP (1) | JP4282998B2 (ja) |
| CN (1) | CN100466460C (ja) |
| WO (1) | WO2004093309A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2713569C1 (ru) * | 2019-09-04 | 2020-02-05 | Акционерное общество "Концерн "Созвездие" | Синтезатор частот с широкополосной модуляцией |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6856199B2 (en) * | 2000-10-10 | 2005-02-15 | California Institute Of Technology | Reconfigurable distributed active transformers |
| WO2002031967A2 (en) | 2000-10-10 | 2002-04-18 | California Institute Of Technology | Distributed circular geometry power amplifier architecture |
| TWI326967B (en) | 2002-03-11 | 2010-07-01 | California Inst Of Techn | Differential amplifier |
| US7535977B2 (en) * | 2004-09-30 | 2009-05-19 | Gct Semiconductor, Inc. | Sigma-delta based phase lock loop |
| JP4176705B2 (ja) * | 2004-12-02 | 2008-11-05 | シャープ株式会社 | Ｐｌｌ回路 |
| US7098754B2 (en) * | 2005-01-31 | 2006-08-29 | Rf Micro Devices, Inc. | Fractional-N offset phase locked loop |
| TWI392221B (zh) * | 2005-05-24 | 2013-04-01 | Axiom Microdevices Inc | 在使用時鐘除法的通訊系統中調變相位或頻率的方法 |
| US20070057737A1 (en) * | 2005-09-14 | 2007-03-15 | Freescale Semiconductor, Inc. | Compensation for modulation distortion |
| JP4398416B2 (ja) * | 2005-10-07 | 2010-01-13 | 株式会社エヌ・ティ・ティ・ドコモ | 変調装置、変調方法、復調装置、及び復調方法 |
| KR100719693B1 (ko) * | 2006-02-15 | 2007-05-17 | 주식회사 하이닉스반도체 | Ｐｖｔ 변화에 둔감하게 안정적으로 동작하는 ｐｌｌ 및 그동작 방법 |
| KR100847687B1 (ko) * | 2006-10-20 | 2008-07-23 | (주)에프씨아이 | 주파수합성기 및 주파수조절방법 |
| CN101212212B (zh) * | 2006-12-30 | 2011-06-22 | 凌阳科技股份有限公司 | 具有自校准功能的高精度振荡器及校准方法 |
| US7382201B1 (en) * | 2007-03-23 | 2008-06-03 | Mediatek Inc. | Signal generating apparatus and method thereof |
| US20080232443A1 (en) * | 2007-03-23 | 2008-09-25 | Tai-Yuan Yu | Signal generating apparatus |
| US7486118B2 (en) * | 2007-03-23 | 2009-02-03 | Mediatek Inc. | Signal generating apparatus and method thereof |
| US7710197B2 (en) * | 2007-07-11 | 2010-05-04 | Axiom Microdevices, Inc. | Low offset envelope detector and method of use |
| JP5080317B2 (ja) * | 2008-03-05 | 2012-11-21 | ルネサスエレクトロニクス株式会社 | 送信機 |
| US8081936B2 (en) * | 2009-01-22 | 2011-12-20 | Mediatek Inc. | Method for tuning a digital compensation filter within a transmitter, and associated digital compensation filter and associated calibration circuit |
| FR2946488B1 (fr) * | 2009-06-03 | 2012-05-04 | St Ericsson Sa | Correction de decalage de frequence |
| JP2011151473A (ja) * | 2010-01-19 | 2011-08-04 | Panasonic Corp | 角度変調器、送信装置及び無線通信装置 |
| CN102545886B (zh) * | 2010-12-23 | 2014-02-05 | 博通集成电路（上海）有限公司 | Gfsk调制器、gfsk调制方法及发射机 |
| CN102141771B (zh) * | 2011-03-08 | 2013-10-02 | 无锡辐导微电子有限公司 | 一种频率校正方法和装置 |
| US8862648B2 (en) * | 2011-05-24 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fast filter calibration apparatus |
| US8258835B1 (en) * | 2011-06-15 | 2012-09-04 | Asahi Kasei Microdevices Corporation | Cancellation system for phase jumps at loop gain changes in fractional-N frequency synthesizers |
| JP5566974B2 (ja) * | 2011-08-29 | 2014-08-06 | 株式会社東芝 | 信号生成回路、発振装置、レーダー装置 |
| CN103036557B (zh) * | 2011-09-29 | 2018-03-09 | 德克萨斯仪器德国股份有限公司 | 包括锁相环的电子设备及控制受控振荡器的方法 |
| US9099960B2 (en) | 2012-02-21 | 2015-08-04 | Hughes Network Systems, Llc | Apparatus and method for phase locked loop bandwidth expansion |
| DE102015110293A1 (de) * | 2015-06-26 | 2016-12-29 | Intel IP Corporation | Ein System und ein Verfahren zum Bestimmen einer Korrektur für einen Ausgangswert eines Zeit-zu-Digital-Wandlers innerhalb einer Phasenregelschleife |
| US10116313B2 (en) * | 2015-08-25 | 2018-10-30 | Intel Corporation | Apparatus and method to mitigate phase and frequency modulation due to inductive coupling |
| KR102307932B1 (ko) * | 2017-03-10 | 2021-10-01 | 프로체크 아게 | 전자기파들에 의한 콘크리트 구조물의 탐지 |
| JP2021073750A (ja) * | 2018-03-07 | 2021-05-13 | アール・エフ・アーキテクチャ株式会社 | 発振装置 |
| JP7021033B2 (ja) * | 2018-09-07 | 2022-02-16 | 株式会社東芝 | 変調器及び信号伝送システム |
| CN111934680A (zh) * | 2020-07-31 | 2020-11-13 | 上海安路信息科技有限公司 | 输出频率校准方法及输出频率校准系统 |
| CN118249808A (zh) * | 2024-05-29 | 2024-06-25 | 杭州胜金微电子有限公司 | 带数字补偿的压控晶体振荡器电路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326518A (ja) * | 1993-05-13 | 1994-11-25 | Matsushita Electric Ind Co Ltd | 周波数変調回路 |
| JPH09289447A (ja) * | 1996-04-22 | 1997-11-04 | Sony Corp | Ｐｌｌ回路 |
| US6008703A (en) * | 1997-01-31 | 1999-12-28 | Massachusetts Institute Of Technology | Digital compensation for wideband modulation of a phase locked loop frequency synthesizer |
| JP2001156629A (ja) * | 1999-11-22 | 2001-06-08 | Nec Corp | 位相同期ループ及びそれを有する周波数シンセサイザ |
| FR2809890B1 (fr) * | 2000-05-31 | 2002-08-16 | Matra Nortel Communications | Synthetiseur a modulation numerique |
| JP3638124B2 (ja) * | 2001-01-11 | 2005-04-13 | 日本電気株式会社 | クロック信号回路及び該クロック信号回路を搭載した電子装置搭載機器 |
| US6834084B2 (en) * | 2002-05-06 | 2004-12-21 | Rf Micro Devices Inc | Direct digital polar modulator |
| US6833767B1 (en) * | 2003-03-28 | 2004-12-21 | National Semiconductor Corporation | Frequency synthesizer using digital pre-distortion and method |
-
2003
- 2003-01-08 JP JP2003002501A patent/JP4282998B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-08 WO PCT/JP2004/000061 patent/WO2004093309A1/ja active Application Filing
- 2004-01-08 EP EP04700777A patent/EP1583224A4/en not_active Withdrawn
- 2004-01-08 CN CNB2004800011566A patent/CN100466460C/zh not_active Expired - Fee Related
- 2004-01-08 US US10/531,050 patent/US7224237B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2713569C1 (ru) * | 2019-09-04 | 2020-02-05 | Акционерное общество "Концерн "Созвездие" | Синтезатор частот с широкополосной модуляцией |
Also Published As
| Publication number | Publication date |
|---|---|
| US7224237B2 (en) | 2007-05-29 |
| WO2004093309A1 (ja) | 2004-10-28 |
| CN1701505A (zh) | 2005-11-23 |
| US20060055466A1 (en) | 2006-03-16 |
| EP1583224A4 (en) | 2006-04-19 |
| JP2004266306A (ja) | 2004-09-24 |
| CN100466460C (zh) | 2009-03-04 |
| EP1583224A1 (en) | 2005-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4282998B2 (ja) | 変調器及びその補正方法 | |
| US6975687B2 (en) | Linearized offset QPSK modulation utilizing a sigma-delta based frequency modulator | |
| JP4041323B2 (ja) | 周波数変調装置、周波数変調方法、および、無線回路装置 | |
| JP4808882B2 (ja) | Ｐｌｌとデルタシグマ変調器とを有する無線送信器機構 | |
| US7394418B2 (en) | Apparatus comprising a sigma-delta modulator and method of generating a quantized signal-delta modulator | |
| US7215215B2 (en) | Phase modulation apparatus, polar modulation transmission apparatus, wireless transmission apparatus and wireless communication apparatus | |
| JP3850448B2 (ja) | カルテシアン増幅器を備えた回路装置 | |
| US8190111B2 (en) | Two-point polar modulator and method for generating a polar-modulated signal based on amplitude information and phase information | |
| WO2006118056A1 (ja) | ２点変調型位相変調装置、ポーラ変調送信装置、無線送信装置及び無線通信装置 | |
| JP2004506364A (ja) | 波形発生器を用いた周波数変調器 | |
| US7333789B2 (en) | Wide-band modulation PLL, timing error correction system of wide-band modulation PLL, modulation timing error correction method and method for adjusting radio communication apparatus having wide-band modulation PLL | |
| JP2007221773A (ja) | Ｐｌｌ変調回路、無線送信装置及び無線通信装置 | |
| US20120092048A1 (en) | Compensation of phase lock loop (pll) phase distribution caused by power amplifier ramping | |
| JP3852938B2 (ja) | 広帯域変調ｐｌｌおよびその変調度調整方法 | |
| US6058291A (en) | Methods and apparatus for carrier suppression in a radio modulator | |
| JP2500744B2 (ja) | 負帰還増幅器 | |
| KR20080050494A (ko) | 오프셋 위상동기루프의 기저대역 보상 | |
| JP4410128B2 (ja) | 周波数変調装置及びポーラ変調送信装置 | |
| JP2004518382A (ja) | ２点変調を有するトランシーバのトリミング法 | |
| EP1612946B1 (en) | Apparatus comprising a sigma-delta modulator and method of generating a quantized signal in a sigma-delta modulator | |
| JP3919343B2 (ja) | 受信機 | |
| JP4815572B2 (ja) | 補償された高速ｐｌｌ回路 | |
| JP4002073B2 (ja) | Ｆｍ変調装置及びｆｍ変調装置の周波数制御方法 | |
| JP2006319927A (ja) | Ａｆｃ回路 | |
| JPH07283726A (ja) | Ｐｌｌ発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060106 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060325 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071114 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071121 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071128 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071205 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090123 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090217 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090318 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |