JP3852938B2 - 広帯域変調ｐｌｌおよびその変調度調整方法 - Google Patents

広帯域変調ｐｌｌおよびその変調度調整方法 Download PDF

Info

Publication number
JP3852938B2
JP3852938B2 JP2003298857A JP2003298857A JP3852938B2 JP 3852938 B2 JP3852938 B2 JP 3852938B2 JP 2003298857 A JP2003298857 A JP 2003298857A JP 2003298857 A JP2003298857 A JP 2003298857A JP 3852938 B2 JP3852938 B2 JP 3852938B2
Authority
JP
Japan
Prior art keywords
modulation
pll
signal
output
controlled oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003298857A
Other languages
English (en)
Other versions
JP2005072875A (ja
Inventor
俊介 平野
健敏 越智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003298857A priority Critical patent/JP3852938B2/ja
Priority to US10/568,318 priority patent/US20060197605A1/en
Priority to PCT/JP2004/010679 priority patent/WO2005020428A1/ja
Publication of JP2005072875A publication Critical patent/JP2005072875A/ja
Application granted granted Critical
Publication of JP3852938B2 publication Critical patent/JP3852938B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0966—Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock

Description

本発明は、ＰＬＬの帯域幅よりも広い帯域幅を持つ変調信号で変調されたＲＦ（Radio Frequency）変調信号を生成し出力可能な広帯域変調ＰＬＬおよびその変調度調整方法に関するものである。
一般にＰＬＬ（Phase Locked Loop）変調回路には、低コスト、低消費電力、良好なノイズ特性と変調精度が求められる。ＰＬＬで変調をかける場合、変調精度を良くするためには変調信号の周波数帯域（変調帯域）幅よりもＰＬＬの周波数帯域（ＰＬＬ帯域）幅を広くすることが望ましい。
しかしながら、ＰＬＬ帯域幅を広くすると、ノイズ特性の劣化を招く。そこで、ＰＬＬ帯域幅を変調帯域幅よりも狭く設定し、ＰＬＬ帯域内の変調とＰＬＬ帯域外の変調を異なる２箇所でかける２点変調という技術が考案された（例えば、特許文献１参照）。
図８は、従来の広帯域変調ＰＬＬを示す概略構成図である。図８に示すように、従来の広帯域変調ＰＬＬは、制御電圧端子（Ｖｔ）の電圧に応じて発振周波数が変化する電圧制御発振器（以下、ＶＣＯ）１と、ＶＣＯ１から出力されるＲＦ変調信号の周波数を分周する分周器２と、分周器２の出力信号と基準信号の位相を比較し位相差に応じた信号を出力する位相比較器３と、位相比較器の出力信号を平均化するループフィルタ４とを含むＰＬＬに、変調データに基づいて変調信号を出力する変調感度テーブル７と、制御部６からのゲイン制御信号に応じてゲインを調整しつつ変調感度テーブル７の出力信号をアナログ電圧に変換するＤ／Ａ変換器１０と、変調感度テーブル７からの出力信号にチャネル選択情報を加算した信号をデルタシグマ変調をかけ分周比として分周器２へ出力するデルタシグマ変調器９と、Ｖｔの電圧値をディジタル値に変換して制御部６に出力するＡ／Ｄ変換器１１とを備えている。
図９は、広帯域変調ＰＬＬの動作説明のための周波数特性を示す図である。ここで、ＰＬＬの伝達関数をＨ（ｓ）（但し、ｓ＝ｊω）とする。Ｈ（ｓ）は図９に示すような低域通過特性をもつ。分周器２に設定する分周比に加えられた変調信号には、伝達関数Ｈ（ｓ）の低域通過フィルタがかけられる。一方、ＶＣＯ１の制御電圧端子(Vt)に加えられた変調信号には、図９に示すような伝達関数１−Ｈ（ｓ）の高域通過フィルタがかけられる。
これら２つの変調成分はＶＣＯ１の制御電圧端子で加算されるため、変調信号には等価的に図９の破線で示したフラットな特性がかけられてＶＣＯ１に与えられることになる。その結果、ＶＣＯ１からは、ＰＬＬ帯域外まで及ぶ、広帯域なＲＦ変調信号が出力することが可能となる。
ところで、ＶＣＯ１の制御電圧端子へ入力する変調信号の振幅は、ＶＣＯ１から出力されるＲＦ変調信号の周波数偏移に変換される。その変換利得は変調感度と呼ばれ、一般的にその単位は［Ｈｚ／Ｖ］である。
Ｄ／Ａ変換器１０から出力される信号の振幅はＶＣＯ１の変調感度と整合が取れている必要がある。それは、これらの整合が取れていないと、図１０に示すように伝達関数１−Ｈ（ｓ）にズレ量(ここではａ倍)が掛けられることになり、破線で示すＨ（ｓ）との合成特性は周波数に対してフラットでなくなってしまう。これは変調精度を劣化させる要因となる。
図１１は一般的なＶＣＯの制御電圧に対する出力信号周波数の変化を表す特性の一例を示す図である。変調感度は、この電圧−周波数特性のカーブの傾きで表される。図１１に示すように、ＶＣＯの発振周波数によって変調感度が異なるので、異なるＶＣＯの発振周波数で同じ周波数偏移変調信号を得るためには、ＶＣＯの制御電圧端子に入力する変調信号の振幅はＶＣＯの発振周波数に応じて変化させる必要がある。
図１２は一般的なＶＣＯの発振周波数に対する変調感度の特性を示した図である。同図より、発振周波数によって変調感度が変化することがわかる。
ここで、ＶＣＯの発振周波数によって変調感度が異なることに起因して、制御電圧を変化させる必要がある場合の一例を説明する。ＶＣＯ１の周波数２ＧＨｚにおける変調感度が１００ＭＨｚ／Ｖで、変調信号の最大周波数偏移が５ＭＨｚであると仮定する。この場合、Ｖｔには最大振幅５００ｍＶの信号を入力する必要がある。ところがＶＣＯ１の周波数が２．１ＧＨｚの時に変調感度が８０ＭＨｚ／Ｖになったとする。この場合、Ｖｔには最大振幅６２．５ｍＶの信号を入力する必要がある。つまり、ＶＣＯ１の周波数によってＤ／Ａ変換器１０の出力信号振幅を変化させる必要がでてくる。
なお、分周器２に設定する分周比に含まれる変調成分に対しての変調感度は基準信号の周波数になり、ＶＣＯ１の周波数に対して変化しない。たとえば、ＶＣＯ１の周波数が２ＧＨｚで、基準信号の周波数が１ＭＨｚ、変調信号の最大周波数偏移が５ＭＨｚであると仮定した場合を例にとって説明する。この場合、最大の分周比の変化幅は５となる。したがって、この計算にＶＣＯ１の周波数は無関係である。
図８の場合は、周波数に対する変調感度の特性を変調感度テーブル７として持ち、チャネル周波数が変わった際に制御電圧の変動分を計算することにより変調感度の補正を行い、Ｄ／Ａ変換器のゲインを調整している。
ここで、図１３はＶＣＯの原理図の一例である。ＶＣＯ１は、インダクタＬと、コンデンサＣ、制御電圧Ｖｔの電圧値によって容量が変化する可変容量ダイオードＣv、能動素子１００で構成され、発振周波数ｆvcoは数１で決まる。
Figure 0003852938
このようなＶＣＯをＬＳＩに集積化する場合、インダクタＬ、コンデンサＣ、可変容量ダイオードＣv等の素子の値が製造ばらつきにより変化する。これによりＶＣＯの発振周波数に対する変調感度の特性はそれぞれのＬＳＩで異なるものとなる。
しかしながら、上記従来の広帯域変調ＰＬＬにあっては、これらのばらつきに起因するＬＳＩごとの変調感度の特性に対して変調感度テーブルを準備する必要がある。すなわち、周波数に対する変調感度のテーブルをＬＳＩごと別個に測定し、メモリ等へ書き込み保持する必要がある。
この変調感度テーブルを準備するためには、使用する全てのチャネルの周波数に対する変調感度を測定する必要があり、それにはＰＬＬの周波数切換を測定ポイントの数だけ行うこととなる。したがって、非常に時間がかかり、製造コストを増大させるばかりでなく、メモリ量も多く、ＬＳＩのコストも増大させるという事情があった。
米国特許６，２１１，７４７号明細書
本発明は、従来の問題を解決するためになされたもので、良好な変調精度を有する広帯域変調ＰＬＬを、低コストで提供することを目的とする。
本発明の広帯域変調ＰＬＬは、
第１の制御端子及び第２の制御端子を備えた電圧制御発振器と、前記電圧制御発振器の出力信号を分周する分周器と、前記分周器の後段に接続された位相比較器と、前記位相比較器の出力を平均化し前記電圧制御発振器の第２の制御端子へ出力するループフィルタとを含むＰＬＬ部と、
入力された変調データに基づき、前記電圧制御発振器の第１の制御端子に第１の変調信号を入力して変調をかける第１の変調入力部と、
前記変調データに基づき、前記分周器又は前記位相比較器に第２の変調信号を入力する第２の変調入力部と、
を備える。
この構成により、変調精度が良好な広帯域変調ＰＬＬを簡易に提供することができる。
また、本発明の広帯域変調ＰＬＬは、変調度調整時に前記第１の変調入力部および前記第２の変調入力部へ第１のキャリブレーション用データおよび第２のキャリブレーション用データをそれぞれ入力するキャリブレーション用データ生成部と、
前記第１のキャリブレーション用データと、前記第２のキャリブレーション用データが入力された場合の、前記電圧制御発振器からの出力に基づいた信号を比較して、前記第１の変調入力部の変調度を調整する変調度調整手段と、
を備えるものである。
この構成により、小型および低コストな変調精度が良好な広帯域変調ＰＬＬを提供することができ、また、ＶＣＯの周波数を変えながらキャリブレーションする必要がないので、短時間でキャリブレーションが終了させることができる。
さらに、本発明の広帯域変調ＰＬＬは、前記キャリブレーション用データ生成部は、ＰＬＬ帯域外の正弦波信号である前記第１のキャリブレーション用データと、ＰＬＬ帯域内の正弦波信号である前記第２のキャリブレーション用データとを出力するものである。
この構成により、ＰＬＬ帯域内とＰＬＬ帯域外の広帯域にわたって変調を行う場合の、二点変調による利得差に起因する変調精度の劣化を防ぐことができる。
また、本発明の広帯域変調ＰＬＬは、前記変調度調整手段は、前記第１のキャリブレーション用データが入力された場合と前記第２のキャリブレーション用データが入力された場合との前記電圧制御発振器の出力に基づいた信号の最大周波数偏移の差に基づいて、前記第１の変調入力部の変調度を調整するものである
この構成により、変調度の調整を簡易に行うことができる。
さらに、本発明の広帯域変調ＰＬＬは、前記第２の変調入力部は、キャリア周波数データと前記変調データに基づいて前記分周器の分周比を制御する分周比生成手段を有する。
この構成により、分周比と電圧制御発振器の２点に変調をかける場合において、小型および低コストな変調精度が良好な広帯域変調ＰＬＬを提供することができ、また、ＶＣＯの周波数を変えながらキャリブレーションする必要がないので、短時間でキャリブレーションが終了させることができる。
また、本発明の広帯域変調ＰＬＬは、前記第２の変調入力部は、キャリア周波数データと前記変調データに基づいて変調信号を生成して、前記位相比較器へ出力するダイレクトディジタルシンセサイザを有する。
この構成により、小型および低コストな変調精度が良好な広帯域変調ＰＬＬを提供することができ、また、ＶＣＯの周波数を変えながらキャリブレーションする必要がないので、短時間でキャリブレーションが終了させることができる。
また、本発明の広帯域変調ＰＬＬは、前記分周器は、縦続接続された複数の分周比固定の分周器を有する。
この構成により、消費電力が少なく、小型および低コストな変調精度が良好な広帯域変調ＰＬＬを提供することができる。
また、本発明は、前記広帯域変調ＰＬＬを備えた無線端末装置を提供する。
この構成により、良好な変調精度を安価で提供することができる。
本発明の広帯域変調ＰＬＬの変調システムは、
前記広帯域変調ＰＬＬと、
前記広帯域変調ＰＬＬの電圧制御発振器の出力を復調する復調器と、
前記復調器の出力に基づいて変調度を調整して前記広帯域変調ＰＬＬの第１の変調入力部に変調度調整信号を出力する変調度調整手段と、
を備える。
この構成により、小型および低コストな変調精度が良好な広帯域変調ＰＬＬを提供することができ、また、ＶＣＯの周波数を変えながらキャリブレーションする必要がないので、短時間でキャリブレーションが終了させることができる。
本発明のポーラー変調システムは、
前記広帯域変調ＰＬＬと、
入力された振幅変調データに基づいてエンベロープ信号を生成するエンベロープ信号生成部と、
前記広帯域変調ＰＬＬの前記電圧制御発振器の出力と、前記エンベロープ信号生成部との出力信号に基づいて送信出力信号を生成するポーラー変調器と、
を備える。
この構成により、小型および低コストな変調精度が良好な広帯域変調ＰＬＬを提供することができ、また、ＶＣＯの周波数を変えながらキャリブレーションする必要がないので、短時間でキャリブレーションが終了させることができる。
本発明のポーラー変調システムの変調度調整システムは、
前記ポーラー変調システムと、
前記広帯域変調ＰＬＬの電圧制御発振器の出力を復調する復調器と、
前記復調器の出力に基づいて変調度を調整して前記広帯域変調ＰＬＬの第１の変調入力部に変調度調整信号を出力する変調度調整手段と、
を備える。
この構成により、小型および低コストな変調精度が良好な広帯域変調ＰＬＬを提供することができ、また、ＶＣＯの周波数を変えながらキャリブレーションする必要がないので、短時間でキャリブレーションが終了させることができる。
本発明の広帯域変調ＰＬＬの変調度調整方法は、
第１の制御端子及び第２の制御端子を備えた電圧制御発振器と、前記電圧制御発振器の出力信号を分周する分周器と、前記分周器の後段に接続された位相比較器と、前記位相比較器の出力を平均化し前記電圧制御発振器の第２の制御端子へ出力するループフィルタとを含むＰＬＬ部を備えた広帯域変調ＰＬＬの変調度調整方法であって、
前記電圧制御発振器の第１の制御端子に第１のキャリブレーション用データを入力するステップと、
前記ＰＬＬ部の前記分周器又は前記位相比較器に第２のキャリブレーション用データを入力するステップと、
前記第１のキャリブレーション用データが入力されたときの前記電圧制御発振器の出力を復調するステップと、
前記第２のキャリブレーション用データが入力されたときの前記電圧制御発振器の出力を復調するステップと、
前記復調された信号に基づいて、前記電圧制御発振器の第１の制御端子に入力される変調信号の変調度を調整するステップと、
を備える。
この方法により、小型および低コストな変調精度が良好な広帯域変調ＰＬＬを提供することができ、また、ＶＣＯの周波数を変えながらキャリブレーションする必要がないので、短時間でキャリブレーションが終了させることができる。
また、本発明のポーラー変調システムの変調度調整方法は、
第１の制御端子及び第２の制御端子を備えた電圧制御発振器と、前記電圧制御発振器の出力信号を分周する分周器と、前記分周器の後段に接続された位相比較器と、前記位相比較器の出力を平均化し前記電圧制御発振器の第２の制御端子へ出力するループフィルタとを含むＰＬＬ部を有する広帯域変調ＰＬＬを備えたポーラー変調システムの変調度調整方法であって、
前記電圧制御発振器の第１の制御端子に第１のキャリブレーション用データに基づいた第１の変調信号を入力するステップと、
前記ＰＬＬ部の前記分周器又は前記位相比較器に第２のキャリブレーション用データに基づいた第２の変調信号を入力するステップと、
ポーラー変調器にて、前記ＰＬＬ部の前記電圧制御発振器の出力信号と、振幅変調データに基づいた振幅変調信号とを合成するステップと、
前記第１のキャリブレーション用データが入力されたときの前記ポーラー変調器の出力を復調するステップと、
前記第２のキャリブレーション用データが入力されたときの前記ポーラー変調器の出力を復調するステップと、
前記復調された信号に基づいて、前記電圧制御発振器の第１の制御端子に入力される変調信号の変調度を調整するステップと、
を備える。
この方法により、小型および低コストな変調精度が良好な広帯域変調ＰＬＬを提供することができ、また、ＶＣＯの周波数を変えながらキャリブレーションする必要がないので、短時間でキャリブレーションが終了させることができる。
本発明によれば、良好な変調精度を有する広帯域変調ＰＬＬを、低コストで提供することができる。
（第１の実施形態）
図１は、第１の実施形態を説明するための広帯域変調ＰＬＬを示す概略構成図である。図１において、第１の実施形態に係る広帯域変調ＰＬＬは、ＰＬＬ用（入力電圧Ｖt）と変調信号入力用（入力電圧Ｖm）の２つの制御電圧端子を有し、それぞれの入力電圧に応じて発振周波数が変化する電圧制御発振器（以下、ＶＣＯ）２１と、ＶＣＯ２１の出力信号を分周する分周器２２と、基準信号の位相と分周器２２の出力信号の位相とを比較して位相差に応じた信号を出力する位相比較器２３と、位相比較器２３の出力信号を平滑化して制御電圧Ｖtを出力するループフィルタ２４とを有するＰＬＬ部を備える。
さらに、第１の実施形態に係る広帯域変調ＰＬＬは、位相変調データを生成する変調信号生成部２５と、キャリブレーション用データを生成するキャリブレーション用データ生成部２６と、入力されたキャリブレーション用データと位相変調データとのいずれか一方を選択するセレクタ２７、２８と、セレクタ２７の出力信号とキャリア周波数データとを合成して分周比を生成する分周比生成部２９と、セレクタ２８の出力信号と変調度調整信号とに基づいてＶＣＯ２１の制御電圧Ｖmを生成して出力する制御信号生成部３０と、ＶＣＯ２１が出力するＲＦ変調信号を復調する復調器３１と、復調器３１の出力に基づいて変調度調整信号を生成して制御信号生成部３０へ出力する変調度調整手段３２とを備える。
ここで、キャリブレーション用データ生成部２６は、二種類のキャリブレーション用データｆc1、ｆc2を出力する。図１では、キャリブレーション用データｆc1はセレクタ２７に、キャリブレーション用データｆc2はセレクタ２８にそれぞれ入力されている。
ここで、キャリア周波数データおよび基準信号は図示しない制御部から出力される。なお、これらのデータおよび信号は、個別の制御部により出力されてもよいし、広帯域変調ＰＬＬを制御するための１つの制御部により出力されてもよい。さらに、このような広帯域変調ＰＬＬを、移動端末装置や無線基地局等の無線通信装置等に適用する場合、このような無線通信装置等の動作を制御する制御部によって、これらの制御信号およびデータが出力されてもよい。
図２は第１の実施形態に係る広帯域変調ＰＬＬのＶＣＯの原理図である。ＶＣＯ２１は、インダクタＬと、コンデンサＣと、可変容量ダイオードＣv1と、可変容量ダイオードＣv2と、能動素子１００とを備え、発振周波数ｆvcoは数２で決まる。
Figure 0003852938
ここで、本実施形態では、ＶＣＯ２１の周波数は電圧Ｖtの制御によりＣv1の容量値を変えてコントロールする。これにより、ＶＣＯ２１の周波数によらずＶmのバイアス電位を固定にできるので、Ｖtの変化によるＶＣＯ２１の変調感度をほぼ一定にすることができる。
次に図３を用いて、制御信号生成部３０について説明する。図３は、第１の実施形態に係る広帯域変調ＰＬＬの制御信号生成部の一例を示す概略構成図である。図３に示すように、制御信号生成部３０は、微分器２００と、増幅器２０１と、可変利得増幅器２０２と、Ｄ／Ａ変換器２０３とを備え、ＶＣＯ２１に対する制御信号を生成する。
変調信号生成部２５から出力された位相変調データまたはキャリブレーション用データ生成部２６から出力されたキャリブレーション用データｆc2は、微分器２００を介して増幅器２０１に入力される。ここで、増幅器２０１の利得は１／Ｋmであり、ＫmはＶＣＯ２１の制御電圧Ｖmに対する変調感度である。増幅器２０１によって、位相変調データまたはキャリブレーション用データｆc2が電圧の次元に変換される。
増幅器２０１の出力信号は変調度調整手段３２から出力された変調度調整信号に基づいて利得が制御される可変利得増幅器２０２に入力されて、変調度が調整される。可変利得増幅器２０２の出力信号はＤ／Ａ変換器２０３でアナログ信号に変換され、ＶＣＯ２１の制御信号として出力される。なお、このＰＬＬで周波数変調をかけたい場合は微分器２００を削除すればよい。また、Ｄ／Ａ変換器の位置は必ずしもこの位置でなくともよい。ディジタルとアナログの境界がどこにあってもよい。
図４は、第１の実施形態に係る広帯域変調ＰＬＬの分周比生成部の一例を示す概略構成図である。図４に示すように、分周比生成部２９は、微分器３００と、増幅器３０１と、加算器３０２と、デルタシグマ変調器３０３とを備え、分周器２２に対する分周比を生成する。
変調信号生成部２５から出力された位相変調データまたはキャリブレーション用データ生成部２６から出力されたキャリブレーション用データｆc1は、微分器３００を介して増幅器３０１に入力される。ここで、増幅器３０１の利得は１／ｆrefであり、ｆrefは基準信号の周波数である。増幅器３０１によって、分周比の次元に変換される。
増幅器３０１の出力信号は、加算器３０２にて、キャリア周波数データを加えられた後、デルタシグマ変調器３０３に入力される。デルタシグマ変調器３０３は、加算器３０２の出力信号をデルタシグマ変調し、分周器２２の分周比として出力する。なお、このＰＬＬで周波数変調をかけたい場合は微分器３００を削除すればよい。
次に、本実施形態に係る広帯域変調ＰＬＬにおける変調度の調整方法について説明する。まず、分周比生成部２９は、キャリア周波数データのみに従い分周比を生成し、ＰＬＬ部をキャリア周波数データに応じた周波数にロックさせる。このＰＬＬ部がキャリア周波数データに応じた周波数にロックしたら、キャリブレーション用データ生成部２６は、キャリブレーション用データとして、ＰＬＬ帯域内の周波数ｆc1(図１０参照)の正弦波を出力する。
キャリブレーション用データ生成部２６で出力されたキャリブレーション用データｆc1はセレクタ２７を介して、分周比生成部２９に入力され、分周比生成部２９は分周比を生成して分周比に変調をかける。これにより、ＶＣＯ２１はｆc1の周波数で変調されたＲＦ変調信号を出力する。
復調器３１は、ＶＣＯ２１の出力信号を復調し、ｆc1の周波数の正弦波を出力する。そして、変調度調整手段３２は、この正弦波の振幅値を読み取り、保持する。
次に、キャリブレーション用データ生成部２６は、キャリブレーション用データとして、ＰＬＬ帯域外の周波数ｆc2(図１０参照)の正弦波を出力する。キャリブレーション用データ生成部２６で出力されたキャリブレーション用データ、ｆc2はセレクタ２８を介して制御信号生成部３０に入力され、制御信号生成部３０はＶＣＯ２１の制御信号Ｖmを生成してＶＣＯ２１に変調をかける。これにより、ＶＣＯ２１はｆc2の周波数で変調されたＲＦ変調信号を出力する。
復調器３１は、ＶＣＯ２１の出力信号を復調し、ｆc2の周波数の正弦波を出力する。そして、変調度調整手段３２は、復調器３１から出力された正弦波の振幅値を変調度調整手段３２は読み取り、保持してあるｆc1復調出力の振幅値と比較する。
ここで、キャリブレーション用データ生成部２６は、キャリブレーション用データを、ｆc1とｆc2との最大周波数偏移が同じとなるように設定する。前述したように、分周比の最大変化幅と基準信号の比較周波数の積は、出力信号の最大周波数偏移となるので、ＶＣＯ２１の制御電圧Ｖtに対する変調感度が仮にばらついていても、ＶＣＯの出力の振幅はばらつくことはない。
一方、キャリブレーション用データｆc2に基づいて、制御信号生成部３０が生成する制御信号対しては、ＶＣＯ２１の制御電圧Ｖmに対する変調感度Ｋmに依存するものである。したがって、ＶＣＯ２１の制御電圧Ｖmに対する変調感度Ｋmがばらついた場合、このばらついた分だけ振幅がばらつくことになる。すなわち、ＶＣＯ２１が２つの制御端子を備え、そのうちの一つをＶＣＯに対する変調入力用とすることで、変調度の調整が簡易となる。
したがって、ＶＣＯ２１の出力を復調した信号の振幅を比較することにより、Ｋmのばらつきに起因する、ＰＬＬ帯域内の変調（分周比変調）とＰＬＬ帯域外の変調（ＶＣＯ変調）との利得差を求めることが可能となる。
図５は第１の実施形態に係る広帯域変調ＰＬＬの復調器の出力波形を示す図である。例えば、Ｖmの変調感度が大きくなる方向にＶＣＯ２１を構成する素子の値がばらついた場合、図５に示すようにｆc2の復調出力の振幅値はｆc1の復調出力の振幅値より大きくなる。この振幅値の差をＶeとすると、変調度調整手段３２は、この振幅値の差Ｖeがゼロになるように、可変利得増幅器２０２の利得を調整する変調度調整信号を算出し、その値を保持する。これによりＰＬＬ帯域内の変調信号に対する変調度と、ＰＬＬ帯域外の変調信号に対する変調度がそろうため、変調信号に対する周波数特性は図９の破線のようにフラットとなる。
このような本発明の第１の実施形態の広帯域変調ＰＬＬによれば、ＶＣＯの変調感度にばらつきが生じた場合、変調度の調整にはデータを１つ保持すれば良いだけなので、メモリ量は極めて小さくすることが可能であるため、小型および低コストな変調精度が良好な広帯域変調ＰＬＬを提供することができる。また、ＶＣＯの周波数を変えながらキャリブレーションする必要がないので、短時間でキャリブレーションが終了し、キャリブレーションによる製造コストの増加は小さくすることができる。また、ＶＣＯの出力の復調信号の最大周波数偏移の差を検出するだけでよいので、簡易に変調度の調整を行うことができる。
なお、復調器３１、変調度調整手段３２を集積化せずに、別途復調器および変調度調整手段を設ける、または測定器等を用いて、広帯域変調ＰＬＬや、広帯域変調ＰＬＬを備えた無線通信装置等の製造工程等で上記キャリブレーションを実施する変調度調整システムとしても良い。この場合、復調器３１、変調度調整手段３２の分だけＬＳＩチップ上の面積が縮小できるので、ＬＳＩの低コスト化が図れる。また、キャリブレーション動作の説明で周波数変調をかける例を示したが、位相変調にも適用可能である。また、キャリブレーション用信号は正弦波に限るものではない。
また、キャリブレーション用データの周波数ｆc1およびｆc2は、これらの入力に対する広帯域変調ＰＬＬの利得が互いに影響を及ぼさないような周波数が好ましい。例えば、図１０に示すｆc1およびｆc2のように、ｆc1はＰＬＬ帯域外変調の利得が十分に低くなるような周波数、ｆｃ２はＰＬＬ帯域内変調による利得が十分に低くなるような周波数である。
（第２の実施形態）
図６は、本発明の第２の実施形態を説明するための広帯域変調ＰＬＬを示す概略構成図である。第１の実施形態で説明した図１と重複する部分には同一の符号を付す。
図６において、第２の実施形態に係る広帯域変調ＰＬＬは、ダイレクトディジタルシンセサイザ（Direct Digital Synthesizer、以下ＤＤＳ）３５を備え、位相変調を行う箇所が、ＤＤＳ３５とＶＣＯ２１の２ヶ所であることが第１の実施形態とは異なる。
ＤＤＳ３５は数値演算の結果を、内蔵するＤ／Ａ変換回路等を通して直接出力するものであり、図６に示すように、キャリア周波数データと位相変調データに基づいて数値計算を行い、キャリア信号および変調信号を出力することができる。ＤＤＳ３５での変調は第１の実施形態の分周比変調と同等であるため、キャリブレーションは第１の実施形態と同様の方法で求めることができる。
ここで、ＤＤＳ３５の出力は数値演算で直接波形を生成する、すなわち周波数を変化させることもできるので、広帯域変調ＰＬＬに設けられる分周器２２として、分周比固定の固定分周器を適用することができる。固定分周器は、複数の分周器を縦続接続して構成することができ、さらに後段にいくほど動作周波数が下がるので、消費電力を少なくすることができる。特に、分周比を２のべき乗に設定すれば、複数の２分周器を従属接続して構成すれば良いので更に消費電力が少なくすることができる。
勿論、分周器２２を可変分周器としても良い。この場合、ＤＤＳ３５で周波数を変えるために分解能を小さくする必要がなくなるため、ＤＤＳ３５の回路を簡素化することができる。
このような本発明の第２の実施形態の広帯域変調ＰＬＬによれば、ＶＣＯの変調感度にばらつきが生じた場合、変調度の調整にはデータを１つ保持すれば良いだけなので、メモリ量は極めて小さくすることが可能になるため、小型化および低コスト化を図ることができる。
更に、ＶＣＯの周波数を変えながらキャリブレーションする必要がないので、短時間でキャリブレーションが終了し、製造コストの増加は小さくすることができる。また、ＶＣＯの出力の復調信号の最大周波数偏移の差を検出するだけでよいので、簡易に変調度の調整を行うことができる。
なお、復調器３１、変調度調整手段３２を集積化せずに、別途復調器および変調度調整手段を設ける、または測定器等を用いて、広帯域変調ＰＬＬや、広帯域変調ＰＬＬを備えた無線通信装置等の製造工程等で上記キャリブレーションを実施する変調度調整システムとしても良い。この場合、復調器３１、変調度調整手段３２の分だけＬＳＩチップ上の面積が縮小できるので、ＬＳＩの低コスト化を図ることができる。
（第３の実施形態）
図７は、本発明の第３の実施形態を説明するためのポーラー変調システムを示す概略構成図である。第１の実施形態で説明した図１と重複する部分には同一の符号を付す。図７に示すように、第３の実施形態に係るポーラー変調システムは、第１の実施形態で説明した広帯域変調ＰＬＬに加え、エンベロープ信号生成部３３と、ポーラー変調器３４とを更に備える。
ここで、変調信号生成部２５は、例えばＨＰＳＫ（Hybrid Phase Shift Keying）のように、位相の他にエンベロープも変調されている変調信号を生成し、位相変調データと振幅変調データに分離してそれぞれを出力する。エンベロープ信号生成部３３は、変調信号生成部２５から入力されたディジタルの振幅変調データをアナログのエンベロープ信号に変換する。ポーラー変調器３４は、極座標平面上でＶＣＯ２１が出力するＲＦ変調信号と、エンベロープ信号生成部３３が出力するエンベロープ信号とを合成して送信出力信号を生成して出力する。
なお、キャリブレーション動作は実施の形態１と同様であるが、復調器３１は、ポーラー変調器３４が出力する送信出力信号を復調して、変調度調整手段３２によって、変調度調整信号が設定される。
このような本発明の第３の実施形態のポーラー変調システムによれば、ポーラー変調器の出力を復調して変調度調整信号を生成するため、ポーラー変調器で発生する位相歪等もキャリブレーションすることができる。
また、変調度の調整にはデータを１つ保持すれば良いだけなので、メモリ量は極めて小さく、低コスト化を図ることができる。
更に、ＶＣＯの周波数を変えながらキャリブレーションする必要がないので、短時間でキャリブレーションが終了し、製造コストの増加は小さい。また、ポーラー変調器の出力の復調信号の最大周波数偏移の差を検出するだけでよいので、簡易に変調度の調整を行うことができる。
なお、復調器３１、変調度調整手段３２を集積化せずに、別途復調器および変調度調整手段を設ける、または測定器等を用いて、広帯域変調ＰＬＬや、広帯域変調ＰＬＬを備えた無線通信装置等の製造工程等で上記キャリブレーションを実施する変調度調整システムとしても良い。この場合、復調器３１、変調度調整手段３２の分だけＬＳＩチップ上の面積が縮小できるので、ＬＳＩの低コスト化が図れる。また、第２の実施形態で説明した図６に示される広帯域変調ＰＬＬをポーラー変調システムに適用してもよい。
本発明の広帯域変調ＰＬＬは、小型および低コストで変調精度を向上させることができる効果を有し、移動無線機や無線基地局装置等の無線通信装置等に有用である。
第１の実施形態を説明するための広帯域変調ＰＬＬを示す概略構成図 第１の実施形態に係る広帯域変調ＰＬＬのＶＣＯの原理図 第１の実施形態に係る広帯域変調ＰＬＬの制御信号生成部の一例を示す概略構成図 第１の実施形態に係る広帯域変調ＰＬＬの分周比生成部の一例を示す概略構成図 第１の実施形態に係る広帯域変調ＰＬＬの復調器の出力波形を示す図 本発明の第２の実施形態を説明するための広帯域変調ＰＬＬを示す概略構成図 本発明の第３の実施形態を説明するためのポーラー変調システムを示す概略構成図 従来の広帯域変調ＰＬＬを示す概略構成図 広帯域変調ＰＬＬの動作説明のための周波数特性を示す図 広帯域変調ＰＬＬの動作説明のための周波数特性を示す図 一般的なＶＣＯの制御電圧に対する出力信号周波数の変化を表す特性の一例を示す図 一般的なＶＣＯの発振周波数に対する変調感度の特性を示した図 ＶＣＯの原理図の一例
符号の説明
２１、５０ 電圧制御発振器
２２ 分周器
２３ 位相比較器
２４ ループフィルタ
２５ 変調信号生成部
２６ キャリブレーション用データ生成部
２７、２８ セレクタ
２９ 分周比生成部
３０ 制御信号生成部
３１ 復調器
３２ 変調度調整手段
３３ エンベロープ信号生成部
３４ ポーラー変調器
３５ ＤＤＳ
２００、３００ 微分器
２０１、３０１ 増幅器
２０２ 可変利得増幅器
２０３ Ｄ／Ａ変換器
３０２ 加算器
３０３ デルタシグマ変調器

Claims (13)

  1. 第１の制御端子及び第２の制御端子を備えた電圧制御発振器と、前記電圧制御発振器の出力信号を分周する分周器と、前記分周器の後段に接続された位相比較器と、前記位相比較器の出力を平均化し前記電圧制御発振器の第２の制御端子へ出力するループフィルタとを含むＰＬＬ部と、
    入力された変調データに基づき、前記電圧制御発振器の第１の制御端子に第１の変調信号を入力して変調をかける第１の変調入力部と、
    前記変調データに基づき、前記分周器又は前記位相比較器に第２の変調信号を入力する第２の変調入力部と、
    を備えた広帯域変調ＰＬＬ。
  2. 請求項１記載の広帯域変調ＰＬＬであって、
    変調度調整時に前記第１の変調入力部および前記第２の変調入力部へ第１のキャリブレーション用データおよび第２のキャリブレーション用データをそれぞれ入力するキャリブレーション用データ生成部と、
    前記第１のキャリブレーション用データと、前記第２のキャリブレーション用データが入力された場合の、前記電圧制御発振器からの出力に基づいた信号を比較して、前記第１の変調入力部の変調度を調整する変調度調整手段と、
    を備えた広帯域変調ＰＬＬ。
  3. 請求項２記載の広帯域変調ＰＬＬであって、
    前記キャリブレーション用データ生成部は、ＰＬＬ帯域外の正弦波信号である前記第１のキャリブレーション用データと、ＰＬＬ帯域内の正弦波信号である前記第２のキャリブレーション用データとを出力するものである広帯域変調ＰＬＬ。
  4. 請求項３記載の広帯域変調ＰＬＬであって、
    前記変調度調整手段は、前記第１のキャリブレーション用データが入力された場合と前記第２のキャリブレーション用データが入力された場合との前記電圧制御発振器の出力に基づいた信号の最大周波数偏移の差に基づいて、前記第１の変調入力部の変調度を調整するものである広帯域変調ＰＬＬ。
  5. 請求項１ないし４のいずれか一項記載の広帯域変調ＰＬＬであって、
    前記第２の変調入力部は、キャリア周波数データと前記変調データに基づいて前記分周器の分周比を制御する分周比生成手段を有する広帯域変調ＰＬＬ。
  6. 請求項１ないし４のいずれか一項記載の広帯域変調ＰＬＬであって、
    前記第２の変調入力部は、キャリア周波数データと前記変調データに基づいて変調信号を生成して、前記位相比較器へ出力するダイレクトディジタルシンセサイザを有する広帯域変調ＰＬＬ。
  7. 請求項６記載の広帯域変調ＰＬＬであって、
    前記分周器は、縦続接続された複数の分周比固定の分周器を有する広帯域変調ＰＬＬ。
  8. 請求項１ないし７のいずれか一項記載の広帯域変調ＰＬＬを備えた無線端末装置。
  9. 請求項１ないし７のいずれか一項記載の広帯域変調ＰＬＬと、
    前記広帯域変調ＰＬＬの電圧制御発振器の出力を復調する復調器と、
    前記復調器の出力に基づいて変調度を調整して前記広帯域変調ＰＬＬの第１の変調入力部に変調度調整信号を出力する変調度調整手段と、
    を備える広帯域変調ＰＬＬの変調度調整システム。
  10. 請求項１ないし７のいずれか一項記載の広帯域変調ＰＬＬと、
    入力された振幅変調データに基づいてエンベロープ信号を生成するエンベロープ信号生成部と、
    前記広帯域変調ＰＬＬの前記電圧制御発振器の出力と、前記エンベロープ信号生成部との出力信号に基づいて送信出力信号を生成するポーラー変調器と、
    を備えるポーラー変調システム。
  11. 請求項１０記載のポーラー変調システムと、
    前記広帯域変調ＰＬＬの電圧制御発振器の出力を復調する復調器と、
    前記復調器の出力に基づいて変調度を調整して前記広帯域変調ＰＬＬの第１の変調入力部に変調度調整信号を出力する変調度調整手段と、
    を備えるポーラー変調システムの変調度調整システム。
  12. 第１の制御端子及び第２の制御端子を備えた電圧制御発振器と、前記電圧制御発振器の出力信号を分周する分周器と、前記分周器の後段に接続された位相比較器と、前記位相比較器の出力を平均化し前記電圧制御発振器の第２の制御端子へ出力するループフィルタとを含むＰＬＬ部を備えた広帯域変調ＰＬＬの変調度調整方法であって、
    前記電圧制御発振器の第１の制御端子に第１のキャリブレーション用データを入力するステップと、
    前記ＰＬＬ部の前記分周器又は前記位相比較器に第２のキャリブレーション用データを入力するステップと、
    前記第１のキャリブレーション用データが入力されたときの前記電圧制御発振器の出力を復調するステップと、
    前記第２のキャリブレーション用データが入力されたときの前記電圧制御発振器の出力を復調するステップと、
    前記復調された信号に基づいて、前記電圧制御発振器の第１の制御端子に入力される変調信号の変調度を調整するステップと、
    を備えた広帯域変調ＰＬＬの変調度調整方法。
  13. 第１の制御端子及び第２の制御端子を備えた電圧制御発振器と、前記電圧制御発振器の出力信号を分周する分周器と、前記分周器の後段に接続された位相比較器と、前記位相比較器の出力を平均化し前記電圧制御発振器の第２の制御端子へ出力するループフィルタとを含むＰＬＬ部を有する広帯域変調ＰＬＬを備えたポーラー変調システムの変調度調整方法であって、
    前記電圧制御発振器の第１の制御端子に第１のキャリブレーション用データに基づいた第１の変調信号を入力するステップと、
    前記ＰＬＬ部の前記分周器又は前記位相比較器に第２のキャリブレーション用データに基づいた第２の変調信号を入力するステップと、
    ポーラー変調器にて、前記ＰＬＬ部の前記電圧制御発振器の出力信号と、振幅変調データに基づいた振幅変調信号とを合成するステップと、
    前記第１のキャリブレーション用データが入力されたときの前記ポーラー変調器の出力を復調するステップと、
    前記第２のキャリブレーション用データが入力されたときの前記ポーラー変調器の出力を復調するステップと、
    前記復調された信号に基づいて、前記電圧制御発振器の第１の制御端子に入力される変調信号の変調度を調整するステップと、
    を備えた広帯域変調ＰＬＬの変調度調整方法。
JP2003298857A 2003-08-22 2003-08-22 広帯域変調ｐｌｌおよびその変調度調整方法 Expired - Fee Related JP3852938B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003298857A JP3852938B2 (ja) 2003-08-22 2003-08-22 広帯域変調ｐｌｌおよびその変調度調整方法
US10/568,318 US20060197605A1 (en) 2003-08-22 2004-07-21 Broadband modulation pli, and modulation factor adjusting method therefor
PCT/JP2004/010679 WO2005020428A1 (ja) 2003-08-22 2004-07-21 広帯域変調ｐｌｌおよびその変調度調整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003298857A JP3852938B2 (ja) 2003-08-22 2003-08-22 広帯域変調ｐｌｌおよびその変調度調整方法

Publications (2)

Publication Number Publication Date
JP2005072875A JP2005072875A (ja) 2005-03-17
JP3852938B2 true JP3852938B2 (ja) 2006-12-06

Family

ID=34213734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003298857A Expired - Fee Related JP3852938B2 (ja) 2003-08-22 2003-08-22 広帯域変調ｐｌｌおよびその変調度調整方法

Country Status (3)

Country Link
US (1) US20060197605A1 (ja)
JP (1) JP3852938B2 (ja)
WO (1) WO2005020428A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1816816A4 (en) 2005-04-27 2013-05-15 Panasonic Corp TWO POINT MODULATION TYPE PHASE MODULATION MODULATION APPARATUS, POLAR MODULATION TRANSMISSION APPARATUS, RADIO TRANSMITTING APPARATUS, AND WIRELESS COMMUNICATION APPARATUS
TW200740124A (en) * 2006-04-03 2007-10-16 Realtek Semiconductor Corp Rail-to-rail input voltage-controlled oscillating device
CN101421930A (zh) * 2006-04-12 2009-04-29 Nxp股份有限公司 配置锁相环电路的方法以及系统
DE102008021876B4 (de) 2008-05-02 2010-06-17 Infineon Technologies Ag Polarmodulator und Verfahren zum Erzeugen eines Polar modulierten Signals
EP2173029B1 (fr) * 2008-10-03 2010-12-22 The Swatch Group Research and Development Ltd. Procédé d'auto-calibrage d'un synthétiseur de fréquence à modulation FSK à deux points
JP5163539B2 (ja) * 2009-02-26 2013-03-13 アイコム株式会社 変調回路の変調度調整方法
US8704602B2 (en) 2009-08-12 2014-04-22 Panasonic Corporation Two-point modulation device using voltage controlled oscillator, and calibration method
US7902891B1 (en) * 2009-10-09 2011-03-08 Panasonic Corporation Two point modulator using voltage control oscillator and calibration processing method
JP5557634B2 (ja) * 2010-07-20 2014-07-23 ルネサスエレクトロニクス株式会社 高周波信号処理装置
JP2012065153A (ja) 2010-09-16 2012-03-29 Jvc Kenwood Corp 無線送信装置
US9000858B2 (en) * 2012-04-25 2015-04-07 Qualcomm Incorporated Ultra-wide band frequency modulator
US8952763B2 (en) * 2012-05-10 2015-02-10 Mediatek Inc. Frequency modulator having digitally-controlled oscillator with modulation tuning and phase-locked loop tuning
US9484859B2 (en) * 2014-11-05 2016-11-01 Mediatek Inc. Modulation circuit and operating method thereof
US9350296B1 (en) * 2015-01-23 2016-05-24 Freescale Semiconductor, Inc. Systems and methods for calibrating a dual port phase locked loop
WO2020008573A1 (ja) * 2018-07-04 2020-01-09 三菱電機株式会社 周波数変調発振源、レーダ装置及び周波数変調発振源の制御方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH114201A (ja) * 1997-06-11 1999-01-06 Oki Electric Ind Co Ltd Ｆｍ変調波送信器
JP3354453B2 (ja) * 1997-08-21 2002-12-09 株式会社ケンウッド Ｆｍ通信機の変調特性調整回路
DE69826835T2 (de) * 1998-05-29 2006-02-23 Motorola Semiconducteurs S.A. Frequenzsynthetisierer
JP2000307666A (ja) * 1999-04-26 2000-11-02 Kenwood Corp 周波数偏位変調回路

Also Published As

Publication number Publication date
WO2005020428A1 (ja) 2005-03-03
JP2005072875A (ja) 2005-03-17
US20060197605A1 (en) 2006-09-07

Similar Documents

Publication Publication Date Title
CN100466460C (zh) 调制器及其校正方法
JP3852938B2 (ja) 広帯域変調ｐｌｌおよびその変調度調整方法
US7215215B2 (en) Phase modulation apparatus, polar modulation transmission apparatus, wireless transmission apparatus and wireless communication apparatus
US7301405B2 (en) Phase locked loop circuit
JP4691035B2 (ja) フェーズロックループ帯域幅校正回路及びその方法
US8750441B2 (en) Signal cancellation to reduce phase noise, period jitter, and other contamination in local oscillator, frequency timing, or other timing generators or signal sources
CA2240630C (en) Digital calibration of a transceiver
US7826811B2 (en) Phase modulation apparatus and wireless communication apparatus
US7755443B2 (en) Delay-based modulation of RF communications signals
JP3934585B2 (ja) 広帯域変調ｐｌｌ、広帯域変調ｐｌｌのタイミング誤差補正システム、変調タイミング誤差補正方法および広帯域変調ｐｌｌを備えた無線通信装置の調整方法
JP2003264482A (ja) 周波数ホッピングスペクトル拡散通信装置、その周波数偏移制御方法及び周波数偏移制御に用いられる係数を求める方法
JP2005304004A (ja) Ｐｌｌ変調回路及びポーラ変調装置
JP3852939B2 (ja) 広帯域変調ｐｌｌおよびその変調度調整方法
US6690210B2 (en) Transmitting device
JP2004518382A (ja) ２点変調を有するトランシーバのトリミング法
JP2005304007A (ja) 位相変調装置、ポーラ変調送信装置、無線送信装置及び無線通信装置
US6163232A (en) Frequency/phase modulator using a digital synthesis circuit in a phase locked loop
US11356106B2 (en) Phase locked loop and electronic device including the same
JP3108477U (ja) ラジオコントロール用送信機
JP2005064663A (ja) 電圧制御発振器およびこれを用いたｐｌｌ周波数シンセサイザ変調回路

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060904

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090915

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100915

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110915

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120915

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130915

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees