CN100466460C - 调制器及其校正方法 - Google Patents
调制器及其校正方法 Download PDFInfo
- Publication number
- CN100466460C CN100466460C CNB2004800011566A CN200480001156A CN100466460C CN 100466460 C CN100466460 C CN 100466460C CN B2004800011566 A CNB2004800011566 A CN B2004800011566A CN 200480001156 A CN200480001156 A CN 200480001156A CN 100466460 C CN100466460 C CN 100466460C
- Authority
- CN
- China
- Prior art keywords
- frequency
- filter
- characteristic
- modulator
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012937 correction Methods 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims description 19
- 238000001514 detection method Methods 0.000 claims abstract description 4
- 238000001914 filtration Methods 0.000 claims description 14
- 230000015654 memory Effects 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 10
- 230000004044 response Effects 0.000 claims description 10
- 230000000052 comparative effect Effects 0.000 claims description 8
- 230000001915 proofreading effect Effects 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 230000014509 gene expression Effects 0.000 description 23
- 230000008859 change Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 230000006866 deterioration Effects 0.000 description 10
- 238000003556 assay Methods 0.000 description 4
- 230000000712 assembly Effects 0.000 description 4
- 238000000429 assembly Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 241001269238 Data Species 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0991—Modifications of modulator for regulating the mean frequency using a phase locked loop including calibration means or calibration methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Amplitude Modulation (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
即使在存在制造不一致时，也有可能在使用PLL合成器的宽带调制器中维持频率特性的一致性，并避免调制精度的降低。通过由调制信号生成器(42)生成的调制信号来对分频器(2)的分频比进行调制。在使用用于从VCO(1)输出调制载波信号的PLL(6)的宽带调制器中，通过选择器(40)而输入来自校准数据生成器(15)的第一和第二校准数据。A/D转换器(11)将出现在环路滤波器(5)的输出上的每个调制信号的AC分量的幅度值、或由调制器(18)调制的每个调制信号的AC分量的幅度值转换为数字值。误差检测组件(32)检测所述两者之间的差。频率特性校正组件(33)生成控制信号FCR，用于对所述差进行分解，并校正PLL(6)或预畸变滤波器(8)的频率特性。
Description
技术领域
本发明涉及一种调制器及其校正方法，该调制器在无线电单元中使用，并生成和输出频率范围比PLL(锁相环路)的频率范围更宽的经调制的载波信号，由此使用PLL频率合成器来执行宽带调制。
背景技术
通常，使用PLL合成器的调制器电路需要低成本、低功耗、以及良好的噪声特性和调制精度。在基于PLL的调制中，为提供更佳的调制精度，期望提供比调制信号的频率范围(调制带宽)更宽的PLL频率范围(PLL带宽)。然而，存在一个问题，即扩大PLL带宽未能抑制来自PLL的每个组件的噪声，由此引起噪声特性恶化。
在相关技术中，在美国专利第6008703号中描述了一种技术，其设置比调制带宽更窄的PLL带宽，并利用调制数据而对被PLL的频率特性抑制的调制信号分量预先进行放大(预畸变(pre-distorting))。
图14基本上为美国专利第6008703号的图2A中示出的配置的忠实再现。在图14中，相位比较器36、环路滤波器40、压控振荡器(VCO)26、以及多级分频器30构成PLL。
数字调制数据包含超过PLL的截止频率的频率分量。使用数字补偿滤波器46来提供具有与PLL的频率特性相反的特性的数字调制数据，并使用加法器50来覆盖(overlay)载波信号。接下来，由∑Δ调制器56对加法器50的输出信号进行调制，并使用所得到的调制信号来对多级分频器30进行调制。由此，从VCO 26输出经调制的载波信号。
(所引用的专利文献)美国专利第6008703号(图2A、3A-3C、以及4)
当使用上述技术时，理论上，针对于PLL的闭环频率特性，在超过PLL的截止频率的频带中可得到平坦增益特性。这应当在实质上展宽PLL。
在将作为模拟电路的PLL形成到集成电路中的情况中，电阻器和电容器值可能取决于电路元件的制造而变化，并且，PLL的频率特性可能相应地变化。由此，PLL的频率特性被改变。另一方面，由于数字补偿滤波器的特性由在设计时确定的滤波器系数而固定，所以所述特性不变。由此，PLL的频率特性和数字补偿滤波器的频率特性彼此不匹配。
实际上，难以在超过PLL的截止频率的频率范围中得到平坦的增益特性。
通过参照图15和16来更为详细地描述本申请的发明人所得出的检验结果。
图15为示出相关技术的电路中的理想频率特性的特性曲线。通过将PLL6的频带中的增益标准化为0[db]，而得到图15中的垂直轴上的增益。通过截止频率的低通频率特性来表示PLL的闭环频率特性，其类似于图15中的特性曲线A。图14中的数字补偿滤波器46的特性具有通过PLL的频率特性的相反特性来表示的频率特性，其类似于图15中的特性曲线B。
图14中示出的数字调制数据为在频带fBW中的数字值的信号。利用作为数字滤波器的数字补偿滤波器46，在超过PLL6的频带的区域中对数字调制数据进行信号分量的放大，并且，使用放大的信号来对多级分频器进行调制。
由此，将从图14中的VCO 26输出的经调制的载波信号的频率特性与PLL的频率特性合成，以形成平坦的频率特性，如图15中示出的特性曲线C所示。由此，即使在调制带宽超过了PLL的带宽(截止频率)的情况中，也有可能执行调制，由此提供调制精度及良好的噪声特性。
如前所述，实际上，由于例如PLL的电路组件的特性变化的原因，而难以得到这种增益特性。例如，在将PLL形成到集成电路中的情况中，电阻器和电容器值取决于电路元件的制造而变化，并且，PLL的频率特性相应地变化。
图16为示出在图14中示出的相关技术的电路中的PLL的频率特性已变化的情况中得到的频率特性的特性曲线。
在图16中，特性曲线Ax示出了PLL的闭环频率特性，其中，截止频率已改变为fcx。由于数字补偿滤波器为数字滤波器，所以假定其频率特性从设计阶段起便不改变(特性曲线B)。由此，合成的频率特性不再平坦，如在图16中示出的特性曲线Cx。
这样，由于集成电路的制造偏差，而在PLL的频率特性和数字补偿滤波器的频率特性之间产生了偏差。这妨碍得到平坦的特性，并降低了调制精度。
已基于这种检验结果而完成了本发明，并且，本发明的目的在于，提供能够使用PLL频率合成器来执行宽带调制的调制器及其校正方法，其中，即使在存在电路元件的制造偏差的情况中，所述PLL频率合成器也可避免调制精度的恶化。
发明内容
根据本发明的调制器包括具有压控振荡器、分频器和相位比较器的PLL，该调制器基于具有与比PLL的频带宽更宽的带宽有关的信息的调制数据而生成调制信号，通过此调制信号来设置分频器的分频比，并从压控振荡器输出经调制的载波信号，以及通过预畸变滤波器而对调制数据执行滤波处理，以在生成调制信号的过程中提供与PLL的频率特性相反的频率特性，由此允许宽带调制，其中，该调制器包括:误差检测组件，用于针对出现在压控振荡器的控制端上的调制信号的ac(交流)分量，而检测等于或低于PLL的截止频率的频率中的幅度值与高于该截止频率的频率中的幅度值之间的差；以及频率特性校正组件，用于按照消除检测出的差的方向而校正PLL的频率特性和预畸变滤波器的频率特性中的至少一个。
通过此配置，有可能校正PLL或预畸变滤波器的频率特性。此校正消除了PLL的频率特性和预畸变滤波器的频率特性之间的偏差，因此，即使在频带超过PLL的截止频率的情况中，也提供平坦的增益特性。由此，有可能即使在存在电路元件的制造偏差的情况中也能避免调制精度的恶化。
根据本发明的调制器包括选择器，用于选择性地输入在等于或低于PLL的截止频率的频率上的第一校准数据、以及在高于PLL的截止频率的频率上的第二校准数据，作为调制数据。
通过此配置，有可能预测PLL的频率特性和预畸变滤波器的频率特性之间的偏差，因此确保精确的频率校正。
根据本发明的调制器包括:PLL，其包括用于输出经调制的载波信号的压控振荡器、用于通过经调制的分频比而对压控振荡器的输出信号的频率进行分频的分频器、用于将分频器的输出信号的相位与参考信号的相位相比较并输出相位差的相位比较器、用于将相位比较器的输出信号转换为电压或电流的电荷泵、以及用于对电荷泵的输出信号执行低通滤波并将所得到的信号输出到压控振荡器的环路滤波器；调制数据生成器，用于生成并输出具有与比PLL的带宽更宽的带宽有关的信息的调制数据；预畸变滤波器，其具有约与PLL的频率特性相反的特性，并且，其对调制数据进行滤波；分频比调制组件，用于对预畸变滤波器的输出信号进行调制，并输出所得到的输出信号，作为用来设置分频器的分频比的调制信号；以及预畸变滤波器频率特性校正组件，用于输出用来改变预畸变滤波器的频率特性的控制信号。
通过此配置，有可能在即使存在PLL的频带偏差的情况中，也能改变预畸变滤波器的截止频率，以校正该偏差，由此避免调制精度的恶化。
根据本发明的调制器包括校准数据生成器，用于生成具有与PLL的频带有关的频率信息的第一校准数据、以及具有与PLL的频带之外的频带有关的频率信息的第二校准数据，并将所述校准数据输出到预畸变滤波器，其中，预畸变滤波器频率特性校正组件包括:A/D(模拟/数字)转换器，用于将分别响应于第一和第二校准数据而出现在环路滤波器的输出上的、具有由分频比调制组件调制的分频比的ac分量的幅度值转换为数字信号；比较组件，用于比较从A/D转换器输出的两个幅度值的数据，并输出差值信息；以及滤波器特性控制组件，用于根据从比较组件输出的差值信息而改变预畸变滤波器的特性。
通过此配置，有可能通过比较出现在环路滤波器的输出上的、与第一和第二校准数据相对应的ac分量的幅度，而容易地检测PLL的频率特性和预畸变滤波器的频率特性之间的偏差。
或者，根据本发明的调制器包括校准数据生成器，用于生成具有与PLL的频带有关的频率信息的第一校准数据、以及具有与PLL的频带之外的频带有关的频率信息的第二校准数据，并将所述校准数据输出到预畸变滤波器；以及解调器，用于对压控振荡器的输出信号进行解调，其中，预畸变滤波器频率特性校正组件包括:A/D转换器，用于将分别响应于第一和第二校准数据而出现在环路滤波器的输出上的、具有由分频比调制组件调制的分频比的ac分量的幅度值转换为数字信号；比较组件，用于比较从A/D转换器输出的两个幅度值的数据，并输出差值信息；以及滤波器特性控制组件，用于根据从比较组件输出的差值信息而改变预畸变滤波器的特性。
通过此配置，基于还可通过对压控振荡器的输出信号(经调制的载波)进行解调而得到出现在环路滤波器的输出上的、与第一和第二校准数据相对应的ac分量的思想，有可能通过比较解调器的输出信号的幅度值，而容易地检测PLL的频率特性和预畸变滤波器的频率特性之间的偏差。
根据本发明的调制器包括:PLL，其包括用于输出经调制的载波信号的压控振荡器、用于通过经调制的分频比而对压控振荡器的输出信号的频率进行分频的分频器、用于将分频器的输出信号的相位与参考信号的相位相比较并输出相位差的相位比较器、用于将相位比较器的输出信号转换为电压或电流的电荷泵、以及用于对电荷泵的输出信号执行低通滤波并将所得到的信号输出到压控振荡器的环路滤波器；调制数据生成器，用于生成并输出具有与比PLL的带宽更宽的带宽有关的信息的调制数据；预畸变滤波器，其具有约与PLL的频率特性相反的特性，并且，其对调制数据进行滤波；分频比调制组件，用于对预畸变滤波器的输出信号进行调制，并输出所得到的输出信号，作为用来设置分频器的分频比的调制信号；以及PLL频率特性校正组件，用于输出用来改变电荷泵的电流增益的控制信号。
通过此配置，有可能通过控制电荷泵的电流而改变PLL的频率特性，并校正PLL的频率特性和预畸变滤波器的频率特性的偏差，由此避免调制精度的恶化。
根据本发明的调制器包括校准数据生成器，用于生成具有与PLL的频带有关的频率信息的第一校准数据、以及具有与PLL的频带之外的频带有关的频率信息的第二校准数据，并将所述校准数据输出到预畸变滤波器，其中，PLL频率特性校正组件包括:A/D转换器，用于将分别响应于第一和第二校准数据而出现在环路滤波器的输出上的、具有由分频比调制组件调制的分频比的ac分量的幅度值转换为数字信号；比较组件，用于比较从A/D转换器输出的两个幅度值的数据，并输出差值信息；以及电荷泵电流控制组件，用于根据从比较组件输出的差值信息而改变电荷泵的电流增益。
通过此配置，有可能基于环路滤波器的输出而容易地检测PLL的频率特性和预畸变滤波器的频率特性之间的偏差。
或者，根据本发明的调制器包括校准数据生成器，用于生成具有与PLL的频带有关的频率信息的第一校准数据、以及具有与PLL的频带之外的频带有关的频率信息的第二校准数据，并将所述校准数据输出到预畸变滤波器；以及解调器，用于对压控振荡器的输出信号进行解调，其中，PLL频率特性校正组件包括:A/D转换器，用于将分别响应于第一和第二校准数据而出现在环路滤波器的输出上的、具有由分频比调制组件调制的分频比的ac分量的幅度值转换为数字信号；比较组件，用于比较从A/D转换器输出的两个幅度值的数据，并输出差值信息；以及电荷泵电流控制组件，用于根据从比较组件输出的差值信息而改变电荷泵的电流增益。
通过此配置，有可能基于解调器的输出(校准信号分量)而容易地检测PLL的频率特性和预畸变滤波器的频率特性之间的偏差。
在另一方面中，滤波器特性控制组件包括存储器，用于存储用来改变预畸变滤波器的频率特性的控制数据。
通过此配置，有可能通过使用存储在例如ROM(只读存储器)的存储器中的控制数据查找表，而容易地生成用于预畸变滤波器的频率特性的控制信号。这使电路规模小型化，并减小总成本。
在另一方面中，电荷泵电流控制组件包括存储器，用于存储用来改变PLL的频率特性的控制数据。
通过此配置，有可能通过使用存储在例如ROM的存储器中的控制数据查找表，而容易地生成用于电荷泵的电流增益的控制信号。这使电路规模小型化，并减小总成本。
在另一方面中，在环路滤波器的输出端和压控振荡器的输入端之间提供了具有比调制信号的带宽更高的截止频率的低通滤波器。
通过此配置，有可能减小比调制频带更高的频带(比调制数据所指明的最大频率更高的频带)中的噪声，由此改善噪声特性。
在上面的配置中，第一和第二校准数据具有单频信息项。
通过此配置，校准信号(用于校准的调制信号)具有单音，其简化了在校准中的比较处理。换句话说，减小了校正误差，以便提高调制精度。
在另一方面中，在预畸变滤波器频率特性校正组件中，在改变压控振荡器的输出频率之后，比较组件便立即比较分别响应于第一和第二校准数据而出现在环路滤波器的输出上的、具有由分频比调制组件调制的分频比的ac分量的幅度值，并且，滤波器特性控制组件根据比较结果而改变预畸变滤波器的特性。
通过此配置，有可能同时改变PLL的频率特性和预畸变滤波器的频率特性。这提高了校准精度，由此提高了调制精度。
在另一方面中，环路滤波器和A/D转换器彼此ac耦合。
通过此配置，消除了将A/D转换器的位数分配给环路滤波器输出的dc分量的需要，其提高了校准信号的幅度测定精度。可替换地，有可能减少A/D转换器的位数，其减小了总成本。
在另一方面中，调制器在改变预畸变滤波器的特性之后中止A/D转换器的操作。通过此配置，有可能减小电流消耗。
在另一方面中，调制器在改变预畸变滤波器的特性之后中止解调器的操作。通过此配置，有可能减小电流消耗。
在另一方面中，预畸变滤波器为IIR型数字滤波器。
通过此配置，有可能通过数字滤波器来提供具有PLL的幅度和相位的频率特性，其提高了调制精度。
根据本发明的移动无线单元包括前述配置中的任一个的调制器。由此，有可能提高移动无线单元的传送信号的调制精度。
根据本发明的无线电基站包括前述配置中的任一个的调制器。由此，有可能提高移动无线电单元的传送信号的调制精度。
根据本发明的用于调制器的校正方法为用于校正这种调制器的方法，该调制器基于具有与比PLL的频带宽更宽的带宽有关的信息的调制数据而生成调制信号，通过此调制信号来设置分频器的分频比，并从压控振荡器输出经调制的载波信号，以及通过预畸变滤波器而对调制数据执行滤波处理，以在生成调制信号的过程中提供与PLL的频率特性相反的频率特性，由此允许宽带调制，其中，该方法包括:误差检测步骤，用于针对出现在压控振荡器的控制端上的所述调制信号的ac分量，而检测等于或低于PLL的截止频率的频率中的幅度值与高于该截止频率的频率中的幅度值之间的差；以及频率特性校正步骤，用于按照消除检测出的差的方向而校正PLL的频率特性和预畸变滤波器的频率特性中的至少一个。
通过此过程，有可能使PLL的频率特性和预畸变滤波器的频率特性相匹配。即使在频率范围超过PLL的截止频率的情况中，这也提供平坦的增益特性，其避免了调制精度的恶化。
附图说明
图1为示出根据本发明的第一实施例的使用PLL频率合成器的宽带调制器的配置的方框图；
图2为图解在根据第一实施例的调制器中的特定校准操作的说明性操作图；
图3为图解在根据第一实施例的调制器中的特定校准操作的说明性操作图；
图4为示出根据本发明的第二实施例的使用PLL频率合成器的宽带调制器的配置的方框图；
图5为图解在根据第二实施例的调制器中的操作的频率特性图；
图6为图解在根据第二实施例的调制器中的操作的频率特性图；
图7为图解在根据第二实施例的调制器中的操作的频率特性图；
图8为图解PLL的截止频率以上的调制信号分量的幅度值和等于或低于该截止频率的调制信号分量的幅度值之间的偏差的说明性操作图；
图9为示出根据本发明的第三实施例的使用PLL频率合成器的宽带调制器的配置的方框图；
图10为图解在根据第三实施例的调制器中的操作的频率特性图；
图11为示出根据本发明的第四实施例的使用PLL频率合成器的宽带调制器的配置的方框图；
图12为示出根据本发明的第五实施例的使用PLL频率合成器的宽带调制器的配置的方框图；
图13为图解在根据第五实施例的调制器中的操作的频率特性图；
图14为示出根据相关技术的使用PLL频率合成器的宽带调制器的示例配置的方框图；
图15为图解发明人作出的检验结果的频率特性图；
图16为图解发明人作出的检验结果的频率特性图；
在图中，标记1表示压控振荡器(VCO)，2表示分频器，3表示相位比较器，4表示电荷泵，5表示环路滤波器，6表示PLL(锁相环)，7表示调制数据生成器，8表示预畸变滤波器，9表示加法器，10表示∑Δ调制器，11表示A/D转换器(ADC，模拟/数字转换器)，12表示寄存器，13表示比较组件，14表示滤波器特性控制组件，15表示校准数据生成器，16表示选择器，17、27表示校正组件，18表示解调器，19表示低通滤波器，20表示电荷泵电流控制组件，31表示存储器，32表示误差检测组件，33表示频率特性校正组件，40表示选择器，而42表示调制信号生成器。
具体实施方式
下面通过参照附图来描述本发明的实施例。在此实施例中，示出了能够使用PLL频率合成器来执行宽带调制的调制器的构造示例，例如，该调制器用作移动通信系统的移动无线终端或无线基站设备。
(第一实施例)
图1为示出根据本发明的第一实施例的使用PLL频率合成器的宽带调制器的配置的方框图。图2和3图解了在图1中示出的调制器中的校准操作。
在第一实施例中，阐明了本发明的基本配置及其特征。图1中示出的根据此实施例的调制器对PLL中的分频器的分频比进行调制，并且，调制信号出现在VCO的控制端，作为其结果，从VCO输出经调制的载波信号。
如图1所示，PLL 6包括:压控振荡器(下文中称为VCO)1；分频器(具有分频比为1/N的可变分频器，其中，在图1的示例中，为了方便，N为任意整数)2；相位比较器3，用于比较分频器2的输出信号的相位和参考信号的相位，以输出相位差；电荷泵4，用于将相位比较器3的输出信号转换为电压或电流；以及环路滤波器5，用于对电荷泵4的输出信号进行平均化。
通过调制信号DCR来对分频器2的分频比进行调制。或者，调制信号DCR自身指明了分频比。由调制信号生成器42生成调制信号DCR。有可能选择性地将调制数据从调制数据生成器输入到调制信号生成器42、或将校准数据从校准数据生成器15输入到调制信号生成器42。
调制信号生成器42包括:预畸变滤波器8，其具有与PLL 6的频率特性相反的特性，并且，其对调制数据(或校准数据)进行滤波；加法器9，用于将指定PLL 6的输出信号频率的频率数据和预畸变滤波器8的输出信号相加；以及∑Δ调制器10，用于将加法器9的输出信号转换为具有对分频器2设置的分频比的输出信号，并输出所得到的信号(或生成调制信号DCR)。
在使用PLL的此类调制器中，调制信号DCR的平均值必须包含小数值，以提供调制精度。通过公知的小数-N(fractional-N)合成技术，而使其成为可能。为了对伴随于小数-N合成过程的量化噪声执行噪声消除，而提供∑Δ调制器10。
在图1中示出的根据此实施例的调制器中，使用调制信号DCR来对分频器2的分频比进行调制。由此，通过分频器2、相位比较器3、电荷泵4、以及环路滤波器5，在VCO 1的频率控制端上覆盖调制信号，并且，VCO 1输出经调制的载波信号。也就是说，出现在VCO 1的频率控制端上的调制信号的电压幅度表示作为VCO 1的输出的经调制的载波信号的最大频率偏差。
此外，根据此实施例的调制器包括A/D转换器(ADC)11、误差检测组件32、存储器31、以及频率特性校正组件33，以校正PLL的频率特性和预畸变滤波器8的频率特性之间的偏差。根据需要，该调制器包括解调器18。
在图1中，虚线箭头指明与频率特性的校正相关的信号的路径。
例如，校准数据可以是频率比PLL 6的截止频率低(fCAL:单频)的第一校准数据、以及频率比PLL 6的截止频率高(fBW:单频)的第二校准数据。
当通过选择器40而将第一校准数据输入到调制信号生成器42时，由第一校准数据指明的频率fCAL(低于PLL 6的截止频率)的ac(交流)分量出现在环路滤波器5的输出上。A/D转换器11将该ac分量的幅度值转换为数字值，并将其临时存储在存储器31中。
接下来，当通过选择器40而将第二校准数据输入到调制信号生成器42时，由第二校准数据指明的频率fBW(高于PLL 6的截止频率)的ac分量出现在环路滤波器5的输出上。A/D转换器11将该环路滤波器的输出的ac分量的幅度值转换为数字值，并将其传送到误差检测组件32。
误差检测组件32取出存储在存储器31中的频率fCAL的ac分量的幅度数据，并将取出的数据与所传送的频率F2的ac分量的幅度数据相比较。
校准数据已经过了处理，以增加在超过PLL 6的截止频率的调制频带中的增益。理想地，应当在PLL 6的截止频率附近确保增益的线性。
理论上，出现在环路滤波器5的输出上的频率f2的ac分量的幅度值应当与上述频率fCAL的ac分量的幅度值相匹配。然而，实际上，PLL 6的频率特性由于电路元件的制造偏差而不同，其造成了误差。
如上所述，出现在VCO 1的频率控制端上的调制信号的电压幅度表示作为VCO 1的输出的经调制的载波信号的最大频率偏差。由此，出现在VCO 1的频率控制端上的频率fCAL和频率fBW的ac分量之间的电压幅度值的差表示调制误差，其直接导致调制精度的下降。
误差检测组件32检测与频率fCAL、fBW相对应的ac分量的电压幅度值中的差(误差)。由此，有可能检测高于和低于PLL 6的截止频率的频谱的增益特性中的差。
将误差检测组件32检测出的误差结果提供到频率特性校正组件33。频率特性校正组件33生成用于校正增益差的控制信号FCR。将控制信号FCR提供到预畸变滤波器8或作为PLL 6的组件的电荷泵。
由此，预畸变滤波器8的频率特性(截止频率)、或电荷泵4的电流容量改变，其改变PLL 6的截止频率。
这样，即使在超过PLL的截止频率的频带(调制频带)中，也提供平坦的增益特性。
可通过对VCO 1的输出信号(频率调制的信号)进行解调，来再现出现在环路滤波器5的输出上的调制信号DCR的ac分量。由此，通过对VCO 1的输出信号进行解调、并将经解调的信号输入到A/D转换器11，而不是将环路滤波器5的输出信号直接输入到A/D转换器11，来进行类似的频率特性校正。
下面参照图2和3来描述第一实施例的具体操作。
在校准之前，如图2所示，将频率数据(f1)提供到调制信号生成器42(未对f1进行调制)，并从VCO 1输出频率f1的载波信号，同时锁定PLL。
随后，如图3所示而执行校准。
从校准数据生成器15生成第一校准数据(具有作为低于PLL 6的截止频率fc的频率的fCAL的信息)，并将该数据输入到预畸变滤波器8。该频率输入低于PLL 6的截止频率fc，使得其不被放大。输出第一校准信号(具有信号幅度“S”)。
通过第一校准信号来对分频器2的分频比进行调制。如上所述，调制信号DCR的ac分量出现在VCO 1的频率控制端上。该ac分量具有信号幅度
“S”。
类似地，生成第二校准数据(具有高于PLL 6的截止频率fc的fBW的信息)，并将该数据输入到预畸变滤波器8。预畸变滤波器8将信号幅度从“S”扩展(放大)到“W”，以便补偿PLL 6中的信号幅度的下降。
第二校准信号通过∑Δ调制器10，并被形成为更精细等级(finer-gradation)信号(调制信号DCR)，使用该信号来对分频器2的分频比进行调制。
调制信号DCR的ac分量出现在VCO 1的频率控制端上。ac分量的理想信号幅度为“S”，但由于PLL的频率特性的偏差，实际幅度不为“S”。
误差检测组件32检测幅度值之间的差，并按照消除所述差的方向而改变PLL 6或预畸变滤波器8的频率特性(更具体地，截止频率)。
在此实施例中，通过上面的操作，即使在超过PLL的截止频率的频率范围中，也提供平坦的增益特性，由此执行高精度的宽带调制。
(第二实施例)
图4为示出根据本发明的第二实施例的使用PLL频率合成器的宽带调制器的配置的方框图。在图4的配置中，一般给与图1中的组件相同的组件分配相同的标记和标号。
根据第二实施例的调制器使用环路滤波器5的输出信号作为输入，并包括用于输出用来校正频率特性的控制信号的校正组件27。例如，校正组件27包括:A/D转换器(ADC)11，用于将模拟信号转换为数字值；寄存器12，用于存储A/D转换器11的输出信号；比较组件13，用于将存储在寄存器12中的数据与A/D转换器11的输出信号相比较；以及滤波器特性控制组件14，用于基于比较组件13的输出信号而控制预畸变滤波器8的特性。
第二实施例还包括:校准数据生成器15；调制数据生成器7；以及选择器(选择切换器)16，用于在校准数据生成器15和调制数据生成器7的输出信号之间进行选择，并将所选信号输出到预畸变滤波器8。
在不特别限定滤波器特性控制组件14的配置的情况下，滤波器特性控制组件14包括存储此实施例中的控制数据的ROM(查找表)，如图4所示。
接下来，下面描述根据第二实施例的调制器的操作。假定在根据第二实施例的调制器上，PLL 6的频率特性和预畸变滤波器8的频率特性之间存在偏差，如图16所示。
当更新频率数据时，与公知的PLL操作相同，将VCO 1的输出频率改变为目标频率。在改变频率之后立即产生锁相。执行校准，以校正图16中的频率特性Cx所示出的频率特性中的偏差。
图5至7为图解在根据第二实施例的调制器中的操作的频率特性图。
在锁相之后，校准数据生成器15输出比作为PLL的频率特性的截止频率低的频率(此示例中为fCAL)，如图5所示。在此情况中，将fCAL设置为低于截止频率的偏差范围的频率，该偏差可能由于环路滤波器5的制造过程中的偏差而产生。
处于PLL 6的频带中的fCAL的频率分量出现在环路滤波器5的输出上。通过A/D转换器11而将频率fCAL的ac分量的幅度转换为数字值，并将其存储到寄存器12中。在图5和6中，PLL 1的频率特性、预畸变滤波器8的频率特性、以及合成的频率特性分别为A1、B1、以及C1。
接下来，校准数据生成器15输出与调制带宽(的上限)相对应的频率(此示例中为fBW)，如图6所示。再次通过A/D转换器而将频率fBW的ac分量的幅度转换为数字值，并将得到的值输出到比较组件13。比较组件13将该值与存储在寄存器12中的频率fCAL的幅度电平相比较，并输出比较结果。
如图15所示，在PLL 6的频率特性A和预畸变滤波器8的频率特性B彼此无偏差的情况中，比较误差为0，并且，合成频率的频率特性C是平坦的。在存在如图16所示的偏差的情况中，出现比较误差。
如图6所示，在PLL的频率特性A1在较低范围中变化的情况中(在图15中，截止频率为fc，而在图6中，其为更低的频率fcx)，频率fBW的ac分量的值比存储在寄存器12中的频率fCAL的ac分量的值小DG。
图8示出了PLL的截止频率以上的调制信号分量的幅度值和等于或低于该截止频率的调制信号分量的幅度值之间的偏差。在图8中，假定在时刻t1之前输出fCAL的调制信号分量(ac分量)，而在时刻t1之后输出fBW的调制信号分量(ac分量)。在图8中，幅度值(峰值)具有差DH。
在PLL的频率特性在较高范围中变化的情况中，频率fBW的ac分量的值大于存储在寄存器12中的频率fCAL的ac分量的值。滤波器特性控制组件14改变预畸变滤波器8的截止频率，使得从比较组件13输出的比较结果将为0。
如图7所示，在比较结果达到0时完成校准。接下来，从调制数据生成器7输出调制数据，并将其提供到预畸变滤波器8。通过合成包含偏差的PLL6的频率特性A1和预畸变滤波器8的频率特性B2，而使合成之后的频率特性C2平坦化。
这样，根据第二实施例，即使在存在PLL的频率特性的偏差的情况中，也可改变预畸变滤波器8的截止频率，来校正偏差。这避免了调制精度的恶化。
校准信号为单音(单频)信号，而不是调制信号。这确保了高精度的比较。减小校正误差，以便提高调制精度。
在锁相之后进行校准。即使在VCO 1控制灵敏度(振荡频率相对于施加到频率控制端的电压的关系；单位是Hz/V)依振荡频率而变化的情况中，校准也可消除该变化。这进一步提高了调制精度。
尽管通过A/D转换器11而将环路滤波器5的输出转换为数字值，并通过使用寄存器12、比较组件13、以及滤波器特性控制组件14而生成控制预畸变滤波器8的信号，但只要使用具有相同功能的校正组件，便可采用另一种配置。
滤波器特性控制组件14包括ROM(查找表)，用于存储用来改变预畸变滤波器8的截止频率的控制数据。这有利于控制预畸变滤波器8并减小电路规模，由此减小总成本。滤波器特性控制组件14可不包括ROM。
校准信号为单音信号，而不是调制信号，使得环路滤波器5可与A/D转换器11进行ac耦合(ac-couple)。例如，在使用高通滤波器(其中，频率fCAL的信号通过)而进行ac耦合的情况中，不需要分配A/D转换器11的位数给环路滤波器5的输出的dc分量，这提高了校准信号的幅度测定精度。减小A/D转换器11的位数可减小总成本。
在预畸变滤波器的特性改变、并结束校准时，可中止A/D转换器11的操作，直到下一次更新频率数据为止。这确保了较低的功耗。
理想的预畸变滤波器为IIR滤波器。通过IIR滤波器，有可能通过数字滤波器而提供具有PLL的幅度和相位的频率特性，其提高了调制精度。
即使在使用除了具有单音的信号之外的信号，如调制信号来作为校准信号的情况中，可提供能够通过使用环路滤波器5的输出信号来改变预畸变滤波器8的频率特性的校正组件，以获得相同的效果。
(第三实施例)
图9为示出根据本发明的第三实施例的使用PLL频率合成器的宽带调制器的配置的方框图。
第三实施例包括电荷泵电流控制组件，用于根据比较组件13、而不是滤波器特性控制组件14的输出，来控制电荷泵4的电流增益。在此情况中，电荷泵4为电流输出型。其它组件与图4中示出的第二实施例的组件相同。
在第三实施例中，校准数据生成器15输出具有与调制带宽相对应的频率(此示例中为fBW)的输出信号，如图6所示。与第二实施例相同，比较组件13将A/D转换器11的输出和寄存器12的输出相比较，并输出比较结果。
改变电荷泵4的电流增益可改变PLL 6的频率特性。电荷泵电流控制组件20改变电荷泵4的电流增益，使得从比较组件13输出的比较结果将为0，由此校正PLL 6的频率特性。由此，如图10所示，在比较结果已达到0时完成校准。使用校准控制信号来将从调制数据生成器7输出的调制信号输入到预畸变滤波器8。通过合成校正之后的PLL 6的频率特性A2和预畸变滤波器8的频率特性B1，而使合成后的频率特性C2平坦化。
这样，根据第三实施例，即使在PLL频带中存在偏差，也通过控制电荷泵的电流来改变PLL的频率特性，以校正该偏差。这避免了调制精度的恶化。
通过预畸变滤波器8的固定特性而减小电路规模比增加电路数目来改变电荷泵4的电流增益更具优势。通过电路小型化而减小了总成本。
尽管通过A/D转换器11而将环路滤波器5的输出转换为数字值，并通过使用寄存器12、比较组件13、以及电荷泵电流控制组件20而生成控制电荷泵4的信号，但只要使用具有相同功能的校正组件，便可采用另一种配置。
电荷泵电流控制组件20可包括ROM，用于存储用来改变电荷泵4的电流增益的控制数据。这有利于控制电荷泵4并减小电路规模，由此减小总成本。
根据本发明的调制器可包括分别控制电荷泵4的电流增益、以及预畸变滤波器8的截止频率的第三实施例的电荷泵电流控制组件20、以及第二实施例的滤波器特性控制组件14。
在此情况中，有可能同时改变PLL的频率特性和预畸变滤波器的频率特性。这提高了校准精度，由此提高了调制精度。
即使在使用除了具有单音的信号之外的信号，如调制信号来作为校准信号的情况中，可提供能够通过使用环路滤波器5的输出信号来改变电荷泵4的电流增益的校正组件，以获得相同的效果。
(第四实施例)
图11为示出根据本发明的第四实施例的使用PLL频率合成器的宽带调制器的配置的方框图。
第四实施例包括解调器18，用于对VCO 1的输出信号进行解调，而不使用环路滤波器5的输出信号作为A/D转换器11的输入。此实施例使用解调器18的输出作为A/D转换器11的输入。其它组件与图4中示出的第二实施例的组件相同。
在第四实施例中，可由解调器18来对校准信号进行解调。与第二实施例相同，通过将经解调的信号输入到A/D转换器11，而执行校准。
在预畸变滤波器的特性改变、并结束校准时，可中止A/D转换器11的操作，直到下一次更新频率数据为止。这确保了较低的功耗。
这样，根据第四实施例，即使在存在PLL的频率特性的偏差时，也改变预畸变滤波器8的截止频率来校正该偏差。这避免了调制精度的恶化。
在图9中示出的第三实施例中，可提供用于对VCO 1的输出信号进行解调的解调器18，而不使用环路滤波器5的输出信号作为A/D转换器11的输入，以获得相同的效果。
(第五实施例)
图12为示出根据本发明的第五实施例的使用PLL频率合成器的宽带调制器的配置的方框图。
在第五实施例中，PLL 33包括低通滤波器19。PLL 33将环路滤波器5的输出通过低通滤波器19而发送到VCO 1的频率控制端。其它组件与图4中示出的第二实施例的组件相同。
与第二实施例相同，预畸变滤波器8具有与环路滤波器5的频率特性相反的频率特性。低通滤波器19的截止频率高于调制频带。
图13示出了根据第五实施例的调制器的频率特性。将PLL 33的频率特性A3与低通滤波器19的特性合成，使得在超过了调制频带中的频率fBW时，衰减斜率变得陡峭。由此，在与预畸变滤波器8的频率特性B2合成之后得到的频率特性C3示出了在fBW之后的衰减量的增加。
这样，根据第五实施例，PLL 33包括低通滤波器19，其改善了在高于调制频带的频带中的噪声特性。
通过将低通滤波器19添加到第一至第四实施例中的每个中，而获得相同的效果。
如上所述，根据此实施例，即使在存在由电路元件的制造偏差所造成的频率特性的偏差的情况中，通过改变和校正PLL和预畸变滤波器中的至少一个的频率特性，使得即使在频带超过了PLL的截止频率的情况中，也能提供平坦的增益特性。即使在存在电路元件的制造偏差的情况中，这也避免了调制精度的恶化，由此允许高精度宽带调制。
尽管已详细地、并通过参照特定实施例来描述了本发明，但本领域的技术人员将认识到，其中可作出各种改变和修改，而不背离其精髓和范围。
此专利申请基于日本专利申请第2003-002501号，通过引用而将其公开内容合并于此。
工业应用性
如上所述，根据本发明，有可能提供能够执行宽带调制的调制器，即使在存在电路元件的制造偏差的情况中，该调制器也可避免调制精度的恶化。
Claims (24)
1、一种调制器，包括:
锁相环路，其包括压控振荡器、分频器和相位比较器，
其特征在于
所述调制器基于具有与比锁相环路的频带宽更宽的带宽有关的信息的调制数据而生成调制信号，通过此调制信号来设置所述分频器的分频比，并从所述压控振荡器输出经调制的载波信号，以及通过预畸变滤波器而对所述调制数据执行滤波处理，以在生成所述调制信号的过程中提供与所述锁相环路的频率特性相反的频率特性，由此允许宽带调制，
其中，所述调制器包括:
误差检测组件，用于针对出现在所述压控振荡器的控制端上的调制信号的交流分量，而检测等于或低于所述锁相环路的截止频率的频率中的幅度值与高于所述截止频率的频率中的幅度值之间的差，以及
频率特性校正组件，用于按照消除所述检测出的差的方向而校正所述锁相环路的频率特性和所述预畸变滤波器的频率特性中的至少一个。
2、如权利要求1所述的调制器，所述调制器包括选择器，用于选择性地输入在等于或低于所述锁相环路的截止频率的频率上的第一校准数据、以及在高于所述锁相环路的截止频率的频率上的第二校准数据，作为所述调制数据。
3、一种调制器，包括:
锁相环路，其包括，
压控振荡器，用于输出经调制的载波信号，
分频器，用于通过经调制的分频比而对所述压控振荡器的输出信号的频率进行分频，
相位比较器，用于将所述分频器的输出信号的相位与参考信号的相位相比较，并输出相位差，
电荷泵，用于将所述相位比较器的输出信号转换为电压或电流，以及
环路滤波器，用于对所述电荷泵的输出信号执行低通滤波并将所得到的信号输出到所述压控振荡器；
其特征在于，所述调制器还包括:
调制数据生成器，用于生成并输出具有与比所述锁相环路的带宽更宽的带宽有关的信息的调制数据；
预畸变滤波器，其具有约与所述锁相环路的频率特性相反的特性，并且，其对所述调制数据进行滤波；
分频比调制组件，用于对所述预畸变滤波器的输出信号进行调制，并输出所得到的输出信号，作为用来设置所述分频器的分频比的调制信号；以及
预畸变滤波器频率特性校正组件，用于输出用来改变所述预畸变滤波器的频率特性的控制信号。
4、如权利要求3所述的调制器，所述调制器包括:
校准数据生成器，用于生成具有与所述锁相环路的频带有关的频率信息的第一校准数据、以及具有与所述锁相环路的频带之外的频带有关的频率信息的第二校准数据，并将所述校准数据输出到所述预畸变滤波器，
其中，所述预畸变滤波器频率特性校正组件包括:
模拟/数字转换器，用于将分别响应于所述第一和第二校准数据而出现在所述环路滤波器的输出上的、具有由所述分频比调制组件调制的分频比的交流分量的幅度值转换为数字信号；
比较组件，用于比较从所述模拟/数字转换器输出的所述两个幅度值的数据，并输出差值信息；以及
滤波器特性控制组件，用于根据从所述比较组件输出的所述差值信息而改变所述预畸变滤波器的特性。
5、如权利要求3所述的调制器，所述调制器包括:
校准数据生成器，用于生成具有与所述锁相环路的频带有关的频率信息的第一校准数据、以及具有与所述锁相环路的频带之外的频带有关的频率信息的第二校准数据，并将所述校准数据输出到所述预畸变滤波器，以及
解调器，用于对所述压控振荡器的输出信号进行解调，
其中，所述预畸变滤波器频率特性校正组件包括:
模拟/数字转换器，用于将分别响应于所述第一和第二校准数据而出现在所述环路滤波器的输出上的、具有由所述分频比调制组件调制的分频比的交流分量的幅度值转换为数字信号；
比较组件，用于比较从所述模拟/数字转换器输出的所述两个幅度值的数据，并输出差值信息；以及
滤波器特性控制组件，用于根据从所述比较组件输出的所述差值信息而改变所述预畸变滤波器的特性。
6、如权利要求4或5所述的调制器，其中，所述滤波器特性控制组件包括存储器，用于存储用来改变所述预畸变滤波器的频率特性的控制数据。
7、如权利要求3至5中的任一个所述的调制器，其中，在所述环路滤波器的输出端和所述压控振荡器的输入端之间提供具有比所述调制信号的带宽高的截止频率的低通滤波器。
8、如权利要求4或5所述的调制器，其中，所述第一和第二校准数据具有单频信息项。
9、如权利要求4或5所述的调制器，其中，在所述预畸变滤波器频率特性校正组件中，在改变所述压控振荡器的输出频率之后，所述比较组件便立即比较分别响应于所述第一和第二校准数据而出现在所述环路滤波器的输出上的、具有由所述分频比调制组件调制的分频比的交流分量的幅度值，并且，所述滤波器特性控制组件根据所述比较结果而改变所述预畸变滤波器的特性。
10、如权利要求4所述的调制器，其中，所述环路滤波器和所述模拟/数字转换器彼此交流耦合。
11、如权利要求4或5所述的调制器，其中，所述调制器在改变所述预畸变滤波器的特性之后中止所述模拟/数字转换器的操作。
12、如权利要求5所述的调制器，其中，所述调制器在改变所述预畸变滤波器的特性之后中止所述解调器的操作。
13、如权利要求3-5，10和12中的任一个所述的调制器，其中，所述预畸变滤波器为IIR型数字滤波器。
14、一种调制器，包括:
锁相环路，其包括，
压控振荡器，用于输出经调制的载波信号，
分频器，用于通过经调制的分频比而对所述压控振荡器的输出信号的频率进行分频，
相位比较器，用于将所述分频器的输出信号的相位与参考信号的相位相比较并输出相位差，
电荷泵，用于将所述相位比较器的输出信号转换为电压或电流，以及
环路滤波器，用于对所述电荷泵的输出信号执行低通滤波并将所得到的信号输出到所述压控振荡器；
其特征在于所述调制器还包括:
调制数据生成器，用于生成并输出具有与比所述锁相环路的带宽更宽的带宽有关的信息的调制数据；
预畸变滤波器，其具有约与所述锁相环路的频率特性相反的特性，并且，其对所述调制数据进行滤波；分频比调制组件，用于对所述预畸变滤波器的输出信号进行调制，并输出所得到的输出信号，作为用来设置所述分频器的分频比的调制信号；以及
锁相环路频率特性校正组件，用于输出用来改变所述电荷泵的电流增益的控制信号。
15、如权利要求14所述的调制器，所述调制器包括:
校准数据生成器，用于生成具有与所述锁相环路的频带有关的频率信息的第一校准数据、以及具有与所述锁相环路的频带之外的频带有关的频率信息的第二校准数据，并将所述校准数据输出到所述预畸变滤波器，
其中，所述锁相环路频率特性校正组件包括:
模拟/数字转换器，用于将分别响应于所述第一和第二校准数据而出现在所述环路滤波器的输出上的、具有由所述分频比调制组件调制的分频比的交流分量的幅度值转换为数字信号；
比较组件，用于比较从所述模拟/数字转换器输出的所述两个幅度值的数据，并输出差值信息；以及
电荷泵电流控制组件，用于根据从所述比较组件输出的所述差值信息而改变所述电荷泵的电流增益。
16、如权利要求14所述的调制器，所述调制器包括:
校准数据生成器，用于生成具有与所述锁相环路的频带有关的频率信息的第一校准数据、以及具有与所述锁相环路的频带之外的频带有关的频率信息的第二校准数据，并将所述校准数据输出到所述预畸变滤波器，以及
解调器，用于对所述压控振荡器的输出信号进行解调，
其中，所述锁相环路频率特性校正组件包括:
模拟/数字转换器，用于将分别响应于所述第一和第二校准数据而出现在所述环路滤波器的输出上的、具有由所述分频比调制组件调制的分频比的交流分量的幅度值转换为数字信号；
比较组件，用于比较从所述模拟/数字转换器输出的所述两个幅度值的数据，并输出差值信息；以及
电荷泵电流控制组件，用于根据从所述比较组件输出的所述差值信息而改变所述电荷泵的电流增益。
17、如权利要求15或16所述的调制器，其中，所述电荷泵电流控制组件包括存储器，用于存储用来改变所述锁相环路的频率特性的控制数据。
18、如权利要求14至16中的任一个所述的调制器，其中，在所述环路滤波器的输出端和所述压控振荡器的输入端之间提供具有比所述调制信号的带宽高的截止频率的低通滤波器。
19、如权利要求15或16所述的调制器，其中，所述第一和第二校准数据具有单频信息项。
20、如权利要求15所述的调制器，其中，所述环路滤波器和所述模拟/数字转换器彼此交流耦合。
21、如权利要求14-16、20中的任一个所述的调制器，其中，所述预畸变滤波器为IIR型数字滤波器。
22、一种包括根据权利要求1至21中的任一个所述的调制器的移动无线单元。
23、一种包括根据权利要求1至21中的任一个所述的调制器的无线电基站。
24、一种用于校正调制器的方法，该调制器基于具有与比锁相环路的频带宽更宽的带宽有关的信息的调制数据而生成调制信号，通过此调制信号来设置分频器的分频比，并从压控振荡器输出经调制的载波信号，以及通过预畸变滤波器而对所述调制数据执行滤波处理，以在生成所述调制信号的过程中提供与所述锁相环路的频率特性相反的频率特性，由此允许宽带调制，
其中，该方法包括:误差检测步骤，用于针对出现在所述压控振荡器的控制端上的所述调制信号的交流分量，而检测等于或低于所述锁相环路的截止频率的频率中的幅度值与高于该截止频率的频率中的幅度值之间的差，以及频率特性校正步骤，用于按照消除所述检测出的差的方向而校正所述锁相环路的频率特性和所述预畸变滤波器的频率特性中的至少一个。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003002501A JP4282998B2 (ja) | 2003-01-08 | 2003-01-08 | 変調器及びその補正方法 |
| JP2501/2003 | 2003-01-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1701505A CN1701505A (zh) | 2005-11-23 |
| CN100466460C true CN100466460C (zh) | 2009-03-04 |
Family
ID=33111898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004800011566A Expired - Fee Related CN100466460C (zh) | 2003-01-08 | 2004-01-08 | 调制器及其校正方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7224237B2 (zh) |
| EP (1) | EP1583224A4 (zh) |
| JP (1) | JP4282998B2 (zh) |
| CN (1) | CN100466460C (zh) |
| WO (1) | WO2004093309A1 (zh) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6856199B2 (en) * | 2000-10-10 | 2005-02-15 | California Institute Of Technology | Reconfigurable distributed active transformers |
| AU2002224368A1 (en) | 2000-10-10 | 2002-04-22 | California Institute Of Technology | Distributed circular geometry power amplifier architecture |
| TWI326967B (en) | 2002-03-11 | 2010-07-01 | California Inst Of Techn | Differential amplifier |
| US7535977B2 (en) * | 2004-09-30 | 2009-05-19 | Gct Semiconductor, Inc. | Sigma-delta based phase lock loop |
| JP4176705B2 (ja) * | 2004-12-02 | 2008-11-05 | シャープ株式会社 | Ｐｌｌ回路 |
| US7098754B2 (en) * | 2005-01-31 | 2006-08-29 | Rf Micro Devices, Inc. | Fractional-N offset phase locked loop |
| TWI392221B (zh) * | 2005-05-24 | 2013-04-01 | Axiom Microdevices Inc | 在使用時鐘除法的通訊系統中調變相位或頻率的方法 |
| US20070057737A1 (en) * | 2005-09-14 | 2007-03-15 | Freescale Semiconductor, Inc. | Compensation for modulation distortion |
| JP4398416B2 (ja) * | 2005-10-07 | 2010-01-13 | 株式会社エヌ・ティ・ティ・ドコモ | 変調装置、変調方法、復調装置、及び復調方法 |
| KR100719693B1 (ko) * | 2006-02-15 | 2007-05-17 | 주식회사 하이닉스반도체 | Ｐｖｔ 변화에 둔감하게 안정적으로 동작하는 ｐｌｌ 및 그동작 방법 |
| KR100847687B1 (ko) * | 2006-10-20 | 2008-07-23 | (주)에프씨아이 | 주파수합성기 및 주파수조절방법 |
| CN101212212B (zh) * | 2006-12-30 | 2011-06-22 | 凌阳科技股份有限公司 | 具有自校准功能的高精度振荡器及校准方法 |
| US7486118B2 (en) * | 2007-03-23 | 2009-02-03 | Mediatek Inc. | Signal generating apparatus and method thereof |
| US7382201B1 (en) * | 2007-03-23 | 2008-06-03 | Mediatek Inc. | Signal generating apparatus and method thereof |
| US20080232443A1 (en) * | 2007-03-23 | 2008-09-25 | Tai-Yuan Yu | Signal generating apparatus |
| US7710197B2 (en) * | 2007-07-11 | 2010-05-04 | Axiom Microdevices, Inc. | Low offset envelope detector and method of use |
| JP5080317B2 (ja) * | 2008-03-05 | 2012-11-21 | ルネサスエレクトロニクス株式会社 | 送信機 |
| US8081936B2 (en) * | 2009-01-22 | 2011-12-20 | Mediatek Inc. | Method for tuning a digital compensation filter within a transmitter, and associated digital compensation filter and associated calibration circuit |
| FR2946488B1 (fr) * | 2009-06-03 | 2012-05-04 | St Ericsson Sa | Correction de decalage de frequence |
| JP2011151473A (ja) * | 2010-01-19 | 2011-08-04 | Panasonic Corp | 角度変調器、送信装置及び無線通信装置 |
| CN102545886B (zh) * | 2010-12-23 | 2014-02-05 | 博通集成电路（上海）有限公司 | Gfsk调制器、gfsk调制方法及发射机 |
| CN102141771B (zh) * | 2011-03-08 | 2013-10-02 | 无锡辐导微电子有限公司 | 一种频率校正方法和装置 |
| US8862648B2 (en) * | 2011-05-24 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fast filter calibration apparatus |
| US8258835B1 (en) * | 2011-06-15 | 2012-09-04 | Asahi Kasei Microdevices Corporation | Cancellation system for phase jumps at loop gain changes in fractional-N frequency synthesizers |
| JP5566974B2 (ja) * | 2011-08-29 | 2014-08-06 | 株式会社東芝 | 信号生成回路、発振装置、レーダー装置 |
| CN103036557B (zh) * | 2011-09-29 | 2018-03-09 | 德克萨斯仪器德国股份有限公司 | 包括锁相环的电子设备及控制受控振荡器的方法 |
| US9099960B2 (en) | 2012-02-21 | 2015-08-04 | Hughes Network Systems, Llc | Apparatus and method for phase locked loop bandwidth expansion |
| DE102015110293A1 (de) * | 2015-06-26 | 2016-12-29 | Intel IP Corporation | Ein System und ein Verfahren zum Bestimmen einer Korrektur für einen Ausgangswert eines Zeit-zu-Digital-Wandlers innerhalb einer Phasenregelschleife |
| US10116313B2 (en) | 2015-08-25 | 2018-10-30 | Intel Corporation | Apparatus and method to mitigate phase and frequency modulation due to inductive coupling |
| AU2017403029B2 (en) * | 2017-03-10 | 2022-11-17 | Proceq Sa | Probing a structure of concrete by means of electromagnetic waves |
| JP2021073750A (ja) * | 2018-03-07 | 2021-05-13 | アール・エフ・アーキテクチャ株式会社 | 発振装置 |
| JP7021033B2 (ja) * | 2018-09-07 | 2022-02-16 | 株式会社東芝 | 変調器及び信号伝送システム |
| RU2713569C1 (ru) * | 2019-09-04 | 2020-02-05 | Акционерное общество "Концерн "Созвездие" | Синтезатор частот с широкополосной модуляцией |
| CN111934680A (zh) * | 2020-07-31 | 2020-11-13 | 上海安路信息科技有限公司 | 输出频率校准方法及输出频率校准系统 |
| CN118249808A (zh) * | 2024-05-29 | 2024-06-25 | 杭州胜金微电子有限公司 | 带数字补偿的压控晶体振荡器电路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326518A (ja) * | 1993-05-13 | 1994-11-25 | Matsushita Electric Ind Co Ltd | 周波数変調回路 |
| JPH09289447A (ja) * | 1996-04-22 | 1997-11-04 | Sony Corp | Ｐｌｌ回路 |
| US6008703A (en) * | 1997-01-31 | 1999-12-28 | Massachusetts Institute Of Technology | Digital compensation for wideband modulation of a phase locked loop frequency synthesizer |
| JP2001156629A (ja) * | 1999-11-22 | 2001-06-08 | Nec Corp | 位相同期ループ及びそれを有する周波数シンセサイザ |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2809890B1 (fr) * | 2000-05-31 | 2002-08-16 | Matra Nortel Communications | Synthetiseur a modulation numerique |
| JP3638124B2 (ja) | 2001-01-11 | 2005-04-13 | 日本電気株式会社 | クロック信号回路及び該クロック信号回路を搭載した電子装置搭載機器 |
| US6834084B2 (en) * | 2002-05-06 | 2004-12-21 | Rf Micro Devices Inc | Direct digital polar modulator |
| US6833767B1 (en) * | 2003-03-28 | 2004-12-21 | National Semiconductor Corporation | Frequency synthesizer using digital pre-distortion and method |
-
2003
- 2003-01-08 JP JP2003002501A patent/JP4282998B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-08 US US10/531,050 patent/US7224237B2/en not_active Expired - Fee Related
- 2004-01-08 WO PCT/JP2004/000061 patent/WO2004093309A1/ja active Application Filing
- 2004-01-08 EP EP04700777A patent/EP1583224A4/en not_active Withdrawn
- 2004-01-08 CN CNB2004800011566A patent/CN100466460C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326518A (ja) * | 1993-05-13 | 1994-11-25 | Matsushita Electric Ind Co Ltd | 周波数変調回路 |
| JPH09289447A (ja) * | 1996-04-22 | 1997-11-04 | Sony Corp | Ｐｌｌ回路 |
| US6008703A (en) * | 1997-01-31 | 1999-12-28 | Massachusetts Institute Of Technology | Digital compensation for wideband modulation of a phase locked loop frequency synthesizer |
| JP2001156629A (ja) * | 1999-11-22 | 2001-06-08 | Nec Corp | 位相同期ループ及びそれを有する周波数シンセサイザ |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1583224A1 (en) | 2005-10-05 |
| WO2004093309A1 (ja) | 2004-10-28 |
| EP1583224A4 (en) | 2006-04-19 |
| JP2004266306A (ja) | 2004-09-24 |
| US20060055466A1 (en) | 2006-03-16 |
| US7224237B2 (en) | 2007-05-29 |
| JP4282998B2 (ja) | 2009-06-24 |
| CN1701505A (zh) | 2005-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100466460C (zh) | 调制器及其校正方法 | |
| EP2258047B1 (en) | Frequency synthesis | |
| US7301405B2 (en) | Phase locked loop circuit | |
| US7142062B2 (en) | VCO center frequency tuning and limiting gain variation | |
| US7979038B2 (en) | PLL modulation circuit, radio transmission device, and radio communication device | |
| US7148760B2 (en) | VCO gain tuning using voltage measurements and frequency iteration | |
| JP3852938B2 (ja) | 広帯域変調ｐｌｌおよびその変調度調整方法 | |
| KR20050042172A (ko) | 2점 위상 변조기의 트리밍 | |
| WO2003026133A1 (en) | Accumulator based phase locked loop | |
| US6700447B1 (en) | Trimming of a two point phase modulator | |
| JP3852939B2 (ja) | 広帯域変調ｐｌｌおよびその変調度調整方法 | |
| US7391270B2 (en) | Phase locked loop and method for phase correction of a frequency controllable oscillator | |
| US6717476B2 (en) | Modulator | |
| JP4898700B2 (ja) | 位相変調装置および無線通信装置 | |
| CN1717861B (zh) | 使用频率偏移补偿的调制器和方法 | |
| US7120407B2 (en) | Receiver and its tracking adjusting method | |
| CN114731137A (zh) | 用于数据传输的设备和方法 | |
| US6163232A (en) | Frequency/phase modulator using a digital synthesis circuit in a phase locked loop | |
| CN101019324B (zh) | 锁相环电路及补偿锁相环电路的方法 | |
| JP2005064663A (ja) | 電圧制御発振器およびこれを用いたｐｌｌ周波数シンセサイザ変調回路 | |
| JPH06224956A (ja) | 移動体通信機の無線送信回路 | |
| EP1450495A1 (en) | Receiver and its tracking adjusting method | |
| JPH07283726A (ja) | Ｐｌｌ発振回路 | |
| JP2006203805A (ja) | Ｐｌｌ変調器、通信機器、及び移動無線機 | |
| JP2006173936A (ja) | 電圧制御発振器及びそれを用いたｐｌｌ回路並びに周波数変調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090304 Termination date: 20130108 |