DE102015110293A1 - Ein System und ein Verfahren zum Bestimmen einer Korrektur für einen Ausgangswert eines Zeit-zu-Digital-Wandlers innerhalb einer Phasenregelschleife - Google Patents

Ein System und ein Verfahren zum Bestimmen einer Korrektur für einen Ausgangswert eines Zeit-zu-Digital-Wandlers innerhalb einer Phasenregelschleife Download PDF

Info

Publication number
DE102015110293A1
DE102015110293A1 DE102015110293.5A DE102015110293A DE102015110293A1 DE 102015110293 A1 DE102015110293 A1 DE 102015110293A1 DE 102015110293 A DE102015110293 A DE 102015110293A DE 102015110293 A1 DE102015110293 A1 DE 102015110293A1
Authority
DE
Germany
Prior art keywords
signal
frequency
correction
time
output value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102015110293.5A
Other languages
English (en)
Inventor
Thomas Mayer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Intel IP Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel IP Corp filed Critical Intel IP Corp
Priority to DE102015110293.5A priority Critical patent/DE102015110293A1/de
Priority to PCT/IB2016/053359 priority patent/WO2016207758A1/en
Priority to US15/575,830 priority patent/US10298243B2/en
Publication of DE102015110293A1 publication Critical patent/DE102015110293A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Ein System zum Bestimmen einer Korrektur für einen Ausgangswert eines Digital-zu-Zeit-Wandlers innerhalb einer Phasenregelschleife wird bereitgestellt. Der Ausgangswert bezieht sich auf eine Zeitdifferenz zwischen einem Eingangssignal und einem Referenzsignal, die an den Zeit-zu-Digital-Wandler geliefert werden. Das System umfasst einen digital gesteuerten Oszillator, der ausgebildet ist, um ein erstes Signal unabhängig von dem Ausgangssignal zu erzeugen. Das erste Signal weist eine erste Frequenz auf, die sich von einem ganzzahligen Mehrfachen einer Referenzfrequenz des Referenzsignals unterscheidet. Das System umfasst ferner einen Frequenzteiler, der ausgebildet ist, um das Eingangssignal für den Zeit-zu-Digital-Wandler basierend auf dem ersten Signal zu erzeugen. Das Eingangssignal weist eine zweite Frequenz auf, die ein Bruchteil der ersten Frequenz ist. Ferner umfasst das System eine Verarbeitungseinheit, die ausgebildet ist, um die Korrektur unter Verwendung einer Verteilung von Ausgangswerten von mehreren Zeitdifferenzen zu berechnen.

Description

  • Gebiet
  • Beispiele beziehen sich auf das Korrigieren einer Nichtlinearität eines Zeit-zu-Digital-Wandlers in einer Phasenregelschleife. Genauer gesagt beziehen sich Beispiele auf ein System und ein Verfahren zum Bestimmen einer Korrektur für einen Ausgangswert eines Zeit-zu-Digital-Wandlers innerhalb einer Phasenregelschleife. Einige Beispiele beziehen sich auf ein System und ein Verfahren zum Modifizieren eines Ausgangswerts eines Zeit-zu-Digital-Wandlers innerhalb einer Phasenregelschleife.
  • Hintergrund
  • Bei einer Phasenregelschleife (PLL; Phase-Locked Loop) wird ein Zeit-Digital-Wandler (TDC; Time-to-Digital Converter) verwendet, um eine Phasendifferenz zwischen einem Referenzsignal und einem Ausgangssignal zu detektieren, das durch einen digital gesteuerten Oszillator (DCO; digitally-controlled oscillator) der PLL bereitgestellt wird. Ein Steuerungssignal für den DCO wird durch den TDC basierend auf einer detektierten Phasendifferenz bereitgestellt. Eine Nichtlinearität des TDC kann Rauschen in dem Steuerungssignal für den DCO verursachen. Somit kann eine Qualität des Ausgangssignals des DCO verschlechtert werden. Das Rauschen, das durch den TDC erzeugt wird, kann dominant im Vergleich zu Quantisierungsrauschen sein, das durch einen Frequenzteiler der PLL erzeugt wird, die zum Steuern eines Verhältnisses einer Frequenz des Ausgangssignals zu einer Frequenz des Referenzsignals verwendet wird. Da jedoch die Ausgabe des TDC ein digitales Signal ist, kann eine Korrektur der Nichtlinearität des TDC mit Hilfe von digitalen Verarbeitungsschaltungen angewendet werden. Zum Beispiel kann eine Nachschlagtabelle mit Korrekturwerten verwendet werden, um die Ausgabe des TDC zu korrigieren. Die digitale Korrektur der Nichtlinearität des TDC erfordert jedoch präzise Kenntnis im Hinblick auf die Nichtlinearität des TDC.
  • Herkömmliche Ansätze verwenden einen Modus mit geschlossenem Regelkreis der PLL zum Bestimmen von Korrekturwerten für die Ausgabe des TDC. Die bestimmten Korrekturwerte werden jedoch durch eine Übertragungsfunktion des geschlossenen Regelkreises beeinflusst. Es kann somit einen Bedarf nach einer verbesserten Bestimmung einer Korrektur für einen Ausgangswert eines TDC innerhalb einer PLL geben.
  • Kurze Beschreibung der Figuren
  • Nachfolgend werden einige Beispiele von Vorrichtungen und/oder Verfahren ausschließlich beispielhaft und bezugnehmend auf die beiliegenden Figuren beschrieben, in denen
  • 1 ein Beispiel eines Systems zum Bestimmen einer Korrektur für einen Ausgangswert eines TDC innerhalb einer PLL darstellt;
  • 2 ein anderes Beispiel eines Systems zum Bestimmen einer Korrektur für einen Ausgangswert eines TDC innerhalb einer PLL darstellt;
  • 3 ein Beispiel eines zeitlichen Verlaufs einer Phasendifferenz zwischen einem Referenzsignal und einem Eingangssignal darstellt, die an einen TDC eines Systems gemäß einem hierin beschriebenen Beispiel bereitgestellt werden;
  • 4 ein Beispiel einer Korrektur für einen Ausgangswert eines TDC innerhalb einer PLL darstellt;
  • 5 ein Beispiel einer PLL unter Verwendung einer Korrektur für einen Ausgangswert ihres TDC darstellt;
  • 6 ein Beispiel eines Mobilkommunikationsbauelements darstellt, das ein System zum Bestimmen einer Korrektur eines Ausgangswerts eines TDC innerhalb einer PLL oder ein System zum Modifizieren eines Ausgangswerts eines TDC innerhalb einer PLL umfasst;
  • 7 ein Flussdiagramm eines Beispiels eines Verfahrens zum Bestimmen einer Korrektur eines Ausgangswerts eines TDC innerhalb einer PLL darstellt; und
  • 8 ein Flussdiagramm eines Beispiels eines Verfahrens zum Modifizieren eines Ausgangswerts eines TDC innerhalb einer PLL darstellt.
  • Detaillierte Beschreibung
  • Verschiedene Beispiele werden nun ausführlicher Bezug nehmend auf die beiliegenden Zeichnungen beschrieben, in denen einige Beispiele dargestellt sind. In den Figuren können die Stärken von Linien, Schichten und/oder Bereichen zur Verdeutlichung übertrieben sein.
  • Während sich dementsprechend weitere Beispiele für verschiedene Modifikationen und alternative Formen eignen, werden einige Beispiele derselben in den Figuren beispielhaft gezeigt und hier ausführlich beschrieben. Es versteht sich jedoch, dass es nicht beabsichtigt ist, Beispiele auf die offenbarten bestimmten Formen zu begrenzen, sondern im Gegensatz Beispiele alle in den Schutzbereich der Offenbarung fallenden Modifikationen, Entsprechungen und Alternativen abdecken sollen. In der gesamten Beschreibung der Figuren beziehen sich gleiche Bezugszeichen auf gleiche oder ähnliche Elemente.
  • Es versteht sich, dass, wenn ein Element als mit einem anderen Element „verbunden” oder „gekoppelt” bezeichnet wird, es direkt mit dem anderen Element verbunden oder gekoppelt sein kann oder Zwischenelemente vorhanden sein können. Wenn im Gegensatz ein Element als „direkt” mit einem anderen Element „verbunden” oder „gekoppelt” bezeichnet wird, sind keine Zwischenelemente vorhanden. Sonstige zum Beschreiben des Verhältnisses zwischen Elementen benutzte Ausdrücke sollten auf gleichartige Weise ausgelegt werden (z. B. „zwischen” gegenüber „direkt zwischen”, „benachbart” gegenüber „direkt benachbart” usw.).
  • Die hier verwendete Terminologie bezweckt nur das Beschreiben bestimmter Beispiele und soll nicht begrenzend für weitere Beispiele sein. Nach hiesigem Gebrauch sollen die Singularformen „ein, eine” und „das, der, die” auch die Pluralformen umfassen, es sei denn im Zusammenhang wird deutlich etwas anderes angegeben. Es versteht sich weiterhin, dass die Begriffe „umfasst”, „umfassend”, „aufweisen” und/oder „aufweisend” bei hiesigem Gebrauch das Vorhandensein angegebener Merkmale, Ganzzahlen, Schritte, Operationen, Elemente und/oder Bestandteile angeben, aber nicht das Vorhandensein oder die Zufügung eines oder mehrerer anderer Merkmale, Ganzzahlen, Schritte, Operationen, Elemente, Bestandteile und/oder Gruppen derselben ausschließen.
  • Sofern nicht anderweitig definiert besitzen alle hier benutzten Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) die gleiche Bedeutung wie sie gewöhnlich von einem Durchschnittsfachmann auf dem Gebiet verstanden wird, zu dem Beispiele gehören. Weiterhin versteht es sich, dass Begriffe, z. B. die in gewöhnlich benutzten Wörterbüchern Definierten, als eine Bedeutung besitzend ausgelegt werden sollten, die ihrer Bedeutung im Zusammenhang der entsprechenden Technik entspricht, sofern sie hier nicht ausdrücklich anderweitig definiert sind.
  • Nachfolgendend beziehen sich verschiedene Beispiele auf Geräte (z. B. Mobiltelefon, Basisstation) oder Komponenten (z. B. Sender, Sendeempfänger) von Geräten, die in drahtlosen oder mobilen Kommunikationssystemen verwendet werden. Ein Mobilkommunikationssystem kann z. B. einem der Mobilkommunikationssysteme entsprechen, die durch das Generations-Partnerschafts-Projekt der 3. Generation (3rd Generation Partnership Projekt = 3GPP) standardisiert sind, z. B. das Globale System für Mobilkommunikation (Global System for Mobile Communications = GSM), Erhöhte Datenraten für GSM-Weiterentwicklung (Enhanced Data rates for GSM Evolution = EDGE), GSM EDGE-Funkzugriffsnetz (GSM EDGE Radio Access Network = GERAN), Hochgeschwindigkeits-Paketzugriff (High Speed Packet Access = HSPA), Universelles, Terrestrisches Funkzugriffsnetz (Universal Terrestrial Radio Access Network = UTRAN) oder Entwickeltes UTRAN (Evolved UTRAN = E-UTRAN), Langzeitentwicklung (Long Term Evolution = LTE) oder fortschrittliche LTE (LTE-Advanced = LTE-A) oder Mobilkommunikationssysteme mit unterschiedlichen Standards, z. B. Weltweite Interoperabilität für Mikrowellenzugriff (Worldwide Interoperability for Microwave Access = WIMAX) IEEE 802.16 oder Drahtloses, Lokales Netz (Wireless Local Area Network = WLAN) IEEE 802.11, im Allgemeinen jegliches System basierend auf Zeitmultiplexzugriff (Time Division Multiple Access = TDMA), Frequenzmultiplexzugriff (Frequency Division Multiple Access = FDMA), Orthogonalfrequenzmultiplexzugriff (Orthogonal Frequency Division Multiple Access = OFDMA), Codemultiplexzugriff (Code Division Multiple Access = CDMA) usw. Die Ausdrücke Mobilkommunikationssystem und Mobilkommunikationsnetz können synonym verwendet werden.
  • Das Mobilkommunikationssystem kann eine Mehrzahl von Sendepunkten oder Basisstation-Sendeempfängern umfassen, die wirksam sind, um Funksignale an einen mobilen Sendeempfänger zu kommunizieren. Bei diesen Beispielen kann das Mobilkommunikationssystem mobile Sendeempfänger, Relaisstation-Sendeempfänger und Basisstation-Sendeempfänger umfassen. Die Relaisstation-Sendeempfänger und Basisstation-Sendeempfänger können aus einer oder mehreren zentralen Einheiten und einer oder mehreren entfernten Einheiten bestehen.
  • Ein mobiler Sendeempfänger oder ein mobiles Gerät kann einem Smartphone, einem Mobiltelefon, einer Benutzereinrichtung (UE = User Equipment), einem Laptop, einem Notebook, einem Personal-Computer, einem Personaldigitalassistenten (PDA = Personal Digital Assistant), einem Universellen-Seriellen-Bus-Stecker (USB-Stecker) (USB = Universal Serial Bus) einem Tablet-Computer, einem Auto usw. entsprechen. Ein mobiler Sendeempfänger oder Endgerät kann auch als UE oder Benutzer entsprechend der 3GPP-Terminologie bezeichnet werden. Ein Basisstation-Sendeempfänger kann sich in dem festen oder stationären Teil des Netzes oder Systems befinden. Ein Basisstation-Sendeempfänger kann einem Radio Remote Head (entferntem Funkkopf), einem Sendepunkt, einem Zugriffspunkt, einer Makrozelle, einer Kleinzelle, einer Mikrozelle, einer Picozelle, einer Femtozelle, einer Metrozelle usw. entsprechen. Der Begriff Kleinzelle kann sich auf jegliche Zelle beziehen, die kleiner als eine Makrozelle ist, d. h. eine Mikrozelle, eine Picozelle, eine Femtozelle oder eine Metrozelle. Außerdem wird eine Femtozelle als kleiner als eine Picozelle angesehen, die als kleiner als eine Mikrozelle angesehen wird. Ein Basisstation-Sendeempfänger kann eine drahtlose Schnittstelle eines verdrahteten Netzes sein, die ein Senden und Empfangen von Funksignalen an eine UE, einen mobilen Sendeempfänger oder einen Relay-Sendeempfänger ermöglicht. Ein solches Funksignal kann mit Funksignalen übereinstimmen, die z. B. durch 3GPP standardisiert sind, oder im Allgemeinen einem oder mehreren der oben aufgeführten Systeme entsprechen. Somit kann ein Basisstation-Sendeempfänger einem NodeB, einem eNodeB, einem BTS, einem Zugriffspunkts usw. entsprechen. Ein Relaisstation-Sendeempfänger kann einem Zwischennetzknoten in dem Kommunikationspfad zwischen einem Basisstation-Sendeempfänger und einem Mobilstations-Sendeempfänger entsprechen. Ein Relaisstation-Sendeempfänger kann ein von einem mobilen Sendeempfänger empfangenes Signal an einen Basisstation-Sendeempfänger bzw. von dem Basisstation-Sendeempfänger empfangene Signale an den Mobilstations-Sendeempfänger weiterleiten.
  • Das Mobilkommunikationssystem kann zellular sein. Der Begriff Zelle bezieht sich auf ein Abdeckungsgebiet von Funkdiensten, die durch einen Sendepunkt, eine entfernte Einheit, einen Remote Head (entfernten Kopf), einen Remote Radio Head, einen Basisstation-Sendeempfänger, einen Relay-Sendeempfänger oder einen NodeB bzw. einen eNodeB bereitgestellt sind. Die Begriffe Zelle und Basisstation-Sendeempfänger können synonym verwendet werden. Bei einigen Beispielen kann eine Zelle einem Sektor entsprechen. Zum Beispiel können Sektoren unter Verwendung von Sektorantennen erreicht werden, die eine Charakteristik für ein Abdecken einer eckigen Sektion rund um einen Basisstation-Sendeempfänger oder eine entfernte Einheit bereitstellen. Bei einigen Beispielen kann ein Basisstation-Sendeempfänger oder eine entfernte Einheit zum Beispiel drei bis sechs Zellen betreiben, die Sektoren von 120° (im Fall von drei Zellen) bzw. 60° (im Fall von sechs Zellen) abdecken. Gleichermaßen kann ein Relay-Sendeempfänger eine oder mehrere Zellen in seinem Abdeckungsbereich einrichten. Ein mobiler Sendeempfänger kann an zumindest einer Zelle registriert sein oder derselben zugeordnet sein, d. h. er kann einer Zelle zugeordnet sein, derart, dass Daten zwischen dem Netz und der mobilen Vorrichtung in dem Abdeckungsbereich der zugeordneten Zelle unter Verwendung eines dedizierten Kanals, einer dedizierten Verknüpfung oder Verbindung ausgetauscht werden können. Ein mobiler Sendeempfänger kann somit direkt oder indirekt an einem Relaisstation- oder Basisstation-Sendeempfänger registriert oder demselben zugeordnet sein, wo eine indirekte Registrierung oder Zuordnung durch einen oder mehrere Relay-Sendeempfänger erfolgen kann.
  • 1 stellt ein Beispiel eines Systems 100 zum Bestimmen einer Korrektur 141 für einen Ausgangswert 111 eines TDC 110 innerhalb einer PLL dar. Der Ausgangswert 111 ist bezogen auf eine Zeitdifferenz zwischen einem Eingangssignal 131 und einem Referenzsignal 101, die an den TDC 110 geliefert werden. Zum Bestimmen der Korrektur 141 wird die PLL in einem Kalibrierungsmodus betrieben (einem ersten Betriebsmodus). Sobald die Korrektur 141 für den Ausgangswert 111 bestimmt wurde, kann die PLL in einem regulären Modus betrieben werden (einem zweiten Operationsmodus, zum Beispiel dargestellt in 5).
  • Das System 100 umfasst einen DCO 120. In einem regulären Modus wird der DCO 120 durch den Ausgangswert 111 oder ein Signal gesteuert, das sich auf den Ausgangswert 111 bezieht (zum Beispiel kann ein Schleifenfilter ein Steuerungssignal basierend auf dem Ausgangswert 111 an den DCO bereitstellen). Das heißt, der DCO 120 erzeugt ein (zweites) Signal abhängig von dem Ausgangswert 111. In dem Kalibrierungsmodus, der in 1 dargestellt ist, erzeugt der DCO 120 ein erstes Signal 121 unabhängig von dem Ausgangswert 111 und stellt das erste Signal 121 an einen Frequenzteiler 130 bereit. Das erste Signal 121 hat eine erste Frequenz, die sich von einem ganzzahligen Mehrfachen einer Referenzfrequenz des Referenzsignals 101 unterscheidet, das an den TDC 110 geliefert wird. Das Referenzsignal 101 wird durch den TDC 110 zum Bestimmen einer Phasenbeziehung (Zeitdifferenz) zwischen dem Eingangssignal 131 und dem Referenzsignal 101 verwendet, um den DCO 120 zu steuern. Angenommen, die Referenzfrequenz des Referenzsignals 101 ist fREF, kann die Frequenz des ersten Signals 121 zum Beispiel folgende sein: 1.9·fREF, 2.04·fREF, 8.6·fREF, 17.2·fREF, 143.99·fREF, 189.001·fREF oder 256.96·fREF.
  • Der Frequenzteiler 130 erzeugt das Eingangssignal 131 basierend auf dem ersten Signal 121. Das Eingangssignal 131 hat eine zweite Frequenz, die ein Bruchteil der ersten Frequenz des ersten Signals 121 ist. Zum Beispiel kann der Frequenzteiler 130 einen Multi-Modulus-Teiler aufweisen, um ein Verhältnis der zweiten Frequenz zu der ersten Frequenz auszuwählen.
  • Das Eingangssignal 131 wird an den TDC 110 geliefert. Der TDC 110 vergleicht eine Phase des Eingangssignals 131 mit einer Phase des Referenzsignals 101, das heißt der TDC 110 bestimmt eine Zeitdifferenz zwischen dem Eingangssignal 131 und dem Referenzsignal 101. Basierend auf der Phasenbeziehung zwischen dem Eingangssignal 131 und dem Referenzsignal 101 stellt der TDC 110 den Ausgangswert 111 bereit. Der Ausgangswert 111 ist eine digitale Darstellung der bestimmten Zeitdifferenz.
  • Das in 1 dargestellte System 100 wird in einem Steuerungsmodus betrieben, da der DCO 120 das erste Signal 121 unabhängig von dem Ausgangswert 111 bereitstellt, das heißt ein möglicherweise vorhandener Regelkreis ist nicht aktiviert. Die erste Frequenz des ersten Signals 121 ist ein nicht-ganzzahliges Mehrfaches der Referenzfrequenz des Referenzsignals 101, aber die Phase des ersten Signals 121 ist nicht an die Phase des Referenzsignals 101 verriegelt, das heißt die Phase des ersten Signals 101 ist unabhängig von der Phase des Referenzsignals 101. Aufgrund der Frequenzdifferenz der ersten Frequenz des ersten Signals 121 zu einem ganzzahligen Mehrfachen der Referenzfrequenz des Referenzsignals 101 verändert sich eine Phasendifferenz (Zeitdifferenz) zwischen dem ersten Signal 121 und dem Referenzsignal 101 im Laufe der Zeit. Zum Beispiel ändert sich die Phasendifferenz ungefähr linear über der Zeit. Dementsprechend ändert sich auch eine Phasendifferenz zwischen dem Eingangssignal 131 und dem Referenzsignal 101, da das Eingangssignal 131 auf dem ersten Signal 121 basiert. Für eine zunehmende Frequenzdifferenz der ersten Frequenz des ersten Signals 121 zu einem ganzzahligen Mehrfachen der Referenzfrequenz des Referenzsignals 101 kann sich die Phasendifferenz zwischen dem Eingangssignal 131 und dem Referenzsignal 101 schneller ändern.
  • Eine im Wesentlichen einheitliche Verteilung der Phasendifferenzen (Zeitdifferenzen) wird an den TDC 110 bereitgestellt, das heißt jede Phasendifferenz wird an den TDC 110 mit einer im Wesentlichen gleichen Häufigkeit bereitgestellt. Eine Verteilung von Ausgangswerten von mehreren bestimmten Zeitdifferenzen ist im Wesentlichen einheitlich, wenn der TDC 110 vollständig linear wäre. Das heißt, jeder der Ausgangswerte für die mehreren Zeitdifferenzen, die durch den TDC 110 bestimmt werden, würde eine im Wesentlichen gleiche Häufigkeit aufweisen. Dementsprechend bezieht sich eine Abweichung von der einheitlichen Verteilung der Ausgangswerte 111 des TDC 110 auf die Nichtlinearität des TDC 110.
  • Die Verarbeitungseinheit 140 berechnet die Korrektur 141 unter Verwendung der Verteilung der Ausgangswerte der mehreren bestimmten Zeitdifferenzen. Zum Beispiel kann die Verarbeitungseinheit 140 die Verteilung der Ausgangswerte in Bins eines Histogramms sammeln (zum Beispiel durch Zählen einer Anzahl von Vorkommnissen der verschiedenen Ausgangswerte 111 für die bestimmten Zeitdifferenzen). Die Bins können einem vorbestimmten Bereich der Ausgangswerte entsprechen. Zum Beispiel kann ein nichtlinearer TDC 110 eine höhere Anzahl von Vorkommnissen von Ausgangswerten, die sich auf eine größere Zeitdifferenz (Phasendifferenz) beziehen, und eine niedrigere Anzahl von Vorkommnissen von Ausgangswerten, die sich auf eine geringere Zeitdifferenz (Phasendifferenz) beziehen verursachen. Somit kann das Histogramm eine differentielle Nichtlinearität (DNL; Differential Nonlinearity) des TDC 110 zeigen. DNL beschreibt die Abweichung einer Quantisierungsstufe von einem idealen Wert. Für einen idealen linearen TDC sollten alle Quantisierungsstufen dieselbe Zeitverzögerung aufweisen. Die Abweichung einer Zeitverzögerung einer einzelnen Quantisierungsstufe von der idealen Zeitverzögerung wird als die DNL eines TDC bezeichnet.
  • Zum Bestimmen der Korrektur für den Ausgangswert 111 kann die Verarbeitungseinheit 140 zum Beispiel einen Integrator aufweisen, der Inhalte von Bins des Histrogramms integriert. Das heißt, die Verarbeitungseinheit 140 kann die integrale Nichtlinearität INL (INL; Integral Nonlinearity) des TDC durch Integrieren der DNL bestimmen. Die INL beschreibt die tatsächliche Abweichung eines quantisierten Werts von einem idealen Wert. Für eine ideale Quantisierung ist die Zeitverzögerung zwischen aufeinanderfolgenden Abtastwerten dieselbe für alle Abtastwerte. Somit ist eine Linie, die alle Abtastwerte verbindet, eine gerade Linie. Für eine nichtlineare Quantisierung jedoch variiert die Zeitverzögerung zwischen aufeinanderfolgenden Abtastwerten so, dass die Abtastwerte einen Versatz zu der geraden Linie aufweisen, bestimmt durch die Abtastwerte der idealen Quantisierung. Somit beschreibt die INL die Distanz des einzelnen Abtastwerts zu der idealen, geraden Linie. Dementsprechend kann die INL verwendet werden, um den Ausgangswert 111 zu korrigieren, der durch den nichtlinearen TDC 110 bereitgestellt wird. Zum Beispiel kann die INL in einer Nachschlagtabelle als Korrekturwert gespeichert sein. Eine Signalkorrektureinheit zwischen dem TDC 110 und dem DCO 120 bereitgestellt sein, um den Ausgangswert 111 durch den Korrekturwert zu modifizieren, um einen korrigierten Ausgangswert an den DCO 120 bereitzustellen.
  • Das System 100 kann es erlauben, die Nichtlinearität eines TDC mit hoher Genauigkeit zu bestimmen. Da das System 100 in einem Offen-Schleifen-Modus betrieben wird, beeinflussen Übertragungscharakteristika der PLL (zum Beispiel eines Schleifenfilters innerhalb der PLL) die Korrektur nicht. Dementsprechend kann es das System erlauben, eine Korrektur für das Ausgangssignal des TDC zu bestimmen, die sich nur auf die Nichtlinearität des TDC bezieht. Somit kann ein Korrekturwert, der gemäß dem vorgeschlagenen Konzept bestimmt wird, das Reduzieren von Rauschen in Bezug auf die Nichtlinearität des TDC in dem Steuerungssignal für den DCO präziser erlauben. Zum Beispiel kann während der Operation der PLL in dem regulären Modus (das heißt der DCO erzeugt ein zweites Signal abhängig von dem Ausgangswert und der Frequenzteiler erzeugt das Eingangssignal für den TDC basierend auf dem zweiten Signal mit einer zweiten Frequenz, die ein Bruchteil der Frequenz des zweiten Signals ist), eine Korrektureinheit mit dem TDC verbunden sein. Die Korrektureinheit kann einen Ausgangswert modifizieren, repräsentiert durch das Ausgangssignal des TDC (das ein Steuerungssignal für den DCO ist), durch eine Korrektur, die in dem Kalibrierungsmodus bestimmt wird (zum Beispiel Addieren oder Subtrahieren der Korrektur zu/von dem Ausgangswert, repräsentiert durch das Ausgangssignal des TDC). Zum Beispiel kann die Korrektur in einer Nachschlagtabelle in dem Kalibrierungsmodus gespeichert werden und kann an die Korrektureinheit in dem regulären Modus bereitgestellt werden. Entsprechend kann ein korrigiertes Steuerungssignal für den DCO so bereitgestellt werden, dass eine Rauschkomponente in dem Steuerungssignal für den DCO reduziert werden kann. Somit kann der DCO ein Signal (zum Beispiel ein Radiofrequenzsignal) hoher Qualität bereitstellen. Das heißt, ein System zum Modifizieren eines Ausgangswerts eines TDC innerhalb einer PLL kann bei einigen Beispielen bereitgestellt werden.
  • Bei einigen Beispielen kann der Frequenzteiler 130 ausgebildet sein, um ein Verhältnis der zweiten Frequenz (des Eingangssignals 131) zu der ersten Frequenz (des ersten Signals 121) basierend auf einem Steuerungssignal 161 auszuwählen oder zu ändern. Das Steuerungssignal 161 für den Frequenzteiler 130 kann auf dem Ausgangswert 111 des TDC 110 basieren. Zum Beispiel kann das System 100 optional einen Komparator 150 aufweisen, der den Ausgangswert 111 mit einer Schwelle 152 vergleicht. Der Komparator kann ein Vergleichsergebnis 151 an eine Signalmodifikationseinheit 160 bereitstellen. Die Signalmodifikationseinheit 160 kann ein konstantes Signal 162 basierend auf dem Vergleichsergebnis 151 modifizieren, um das Steuerungssignal 161 bereitzustellen. Das konstante Signal 162 kann eine Signalform aufweisen, die über der Zeit konstant ist (zum Beispiel kann das konstante Signal konstant einen gleichen digitalen Wert über der Zeit anzeigen).
  • Das Bereitstellen des Steuerungssignals 161 basierend auf dem Ausgangswert 111 des TDC 110 kann erlauben, nur Zeitdifferenzen (Phasendifferenzen) zwischen dem Referenzsignal 101 und dem Eingangssignal 131 innerhalb eines definierten Bereichs bereitzustellen. Wie oben beschrieben wurde, kann das Steuerungssignal 161 basierend auf dem einem Vergleich des Ausgangswerts 111 mit der Schwelle 152 modifiziert werden. Zum Beispiel kann ein Wert, der durch das konstante Signal 162 repräsentiert ist, durch einen Versatzwert modifiziert werden, wenn der Ausgangswert 111 die Schwelle 152 überschreitet. Der Wert, der durch das konstante Signal 162 repräsentiert ist, kann (dem Frequenzteiler 130) ein gewünschtes Verhältnis der zweiten Frequenz zu der ersten Frequenz anzeigen. Bei einigen Beispielen kann der Wert, der durch das konstante Signal 162 repräsentiert wird, durch einen Versatzwert modifiziert werden, wenn der Ausgangswert 111 unter die Schwelle 152 fällt. Zum Beispiel kann der Wert, der durch das konstante Signal 162 repräsentiert wird, für eine Oszillationsperiode des Eingangssignals modifiziert werden (das heißt für die Oszillationsperiode der zweiten Frequenz). Dementsprechend wird die zweite Frequenz des Eingangssignals 131 für diese Periode durch den Frequenzteiler 130 so modifiziert (zum Beispiel wird die Frequenz erhöht oder reduziert), dass die Zeitdifferenz (Phasendifferenz) zwischen dem Referenzsignal 101 und dem Eingangssignal 131, die an den TDC 110 bereitgestellt werden, um eine oder mehrere Oszillationsperioden des ersten Signals reduziert werden kann. Somit kann die Zeitdifferenz (Phasendifferenz) zwischen dem Referenzsignal 101 und dem Eingangssignal 131 innerhalb eines definierten Bereichs gehalten werden.
  • Wie oben erörtert wurde, kann sich die Phasendifferenz zwischen dem Eingangssignal 131 und dem Referenzsignal 101 für eine zunehmende Frequenzdifferenz der ersten Frequenz des ersten Signals 121 schneller zu einem ganzzahligen Mehrfachen der Referenzfrequenz des Referenzsignals 101 ändern. Um eine Frequenz des Modifizierens des Werts, repräsentiert durch das konstante Signal 162, basierend auf dem Ausgangswert 111 zu reduzieren, kann die Frequenzdifferenz der ersten Frequenz des ersten Signals 121 zu einem ganzzahligen Mehrfachen der Referenzfrequenz des Referenzsignals 101 niedrig sein. Das heißt, die erste Frequenz des ersten Signals 121 kann sehr nahe an einem ganzzahligen Mehrfachen der Referenzfrequenz des Referenzsignals 101 sein. Somit kann bei einigen Beispielen ein absoluter Wert einer Differenz zwischen einem Verhältnis der ersten Frequenz zu der Referenzfrequenz und einem Verhältnis des ganzzahligen Mehrfachen der Referenzfrequenz zu der Referenzfrequenz kleiner sein als 0,4, 0,3, 0,2, 0,1, 0,05, 0,01 oder 0,001. Dementsprechend kann die Phasendifferenz zwischen dem Eingangssignal 131 und dem Referenzsignal 101 langsam zunehmen.
  • Das System 100 kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren der nachfolgend beschriebenen Beispiele entsprechen.
  • Allgemein ausgedrückt beziehen sich einige Beispiele auf ein Mittel zum Bestimmen einer Korrektur für einen Ausgangswert eines TDC innerhalb einer PLL. Der Ausgangswert bezieht sich auf eine Zeitdifferenz zwischen einem Eingangssignal und einem Referenzsignal, die an den TDC geliefert werden. Das Mittel zum Bestimmen einer Korrektur umfasst ein Mittel zum Erzeugen eines ersten Signals unabhängig von dem Ausgangswert. Das erste Signal weist eine erste Frequenz auf, die sich von einem ganzzahligen Mehrfachen einer Referenzfrequenz des Referenzsignals unterscheidet. Das Mittel zum Bestimmen einer Korrektur umfasst ferner ein Mittel zum Erzeugen des Eingangssignals für den TDC basierend auf dem ersten Signal. Das Eingangssignal weist eine zweite Frequenz auf, die ein Bruchteil der ersten Frequenz ist. Das Mittel zum Bestimmen einer Korrektur umfasst ferner ein Mittel zum Berechnen der Korrektur unter Verwendung einer Verteilung von Ausgangswerten von mehreren Zeitdifferenzen.
  • Einige Beispiele beziehen sich auf ein Mittel zum Modifizieren eines Ausgangswerts eines TDC innerhalb einer PLL. Der Ausgangswert bezieht sich auf eine Zeitdifferenz zwischen einem Eingangssignal und einem Referenzsignal, die an den TDC geliefert werden. Das Mittel umfasst ein Mittel zum Erzeugen eines ersten Signals unabhängig von dem Ausgangswert in einem ersten Operationsmodus des Systems. Das erste Signal hat eine erste Frequenz, die sich von einem ganzzahligen Mehrfachen einer Referenzfrequenz des Referenzsignals unterscheidet. Ferner umfasst das Mittel ein Mittel zum Erzeugen, in dem ersten Modus, des Eingangssignals für den TDC basierend auf dem ersten Signal. Das Eingangssignal hat eine zweite Frequenz, die ein Bruchteil der ersten Frequenz ist. Das Mittel umfasst ferner ein Mittel zum Berechnen, in dem ersten Modus, einer Korrektur für den Ausgangswert unter Verwendung einer Verteilung von Ausgangswerten von mehreren Zeitdifferenzen. Das Mittel zum Erzeugen eines ersten Signals ist ausgebildet, um abhängig von dem Ausgangswert ein zweites Signal in einem zweiten Operationsmodus des Systems zu erzeugen. Das Mittel zum Erzeugen des Eingangssignals ist ausgebildet, um in dem zweiten Modus das Eingangssignal basierend auf dem zweiten Signal zu erzeugen, wobei die zweite Frequenz ein Bruchteil der Frequenz des zweiten Signals ist. Das Mittel umfasst ferner ein Mittel zum Modifizieren, in dem zweiten Modus, des Ausgangswerts durch die Korrektur. Das Mittel kann ferner ein Mittel zum Empfangen der Korrektur in dem ersten Modus und zum Liefern der Korrektur an das Mittel zum Modifizieren des Ausgangswerts in dem zweiten Modus aufweisen.
  • Das Mittel zum Bestimmen einer Korrektur kann durch ein System zum Bestimmen einer Korrektur für ein Ausgangssignal eines TDC einer PLL implementiert werden, wie vorangehend oder nachfolgend beschrieben ist (zum Beispiel 1). Das Mittel zum Bereitstellen eines ersten Signals kann durch einen DCO implementiert werden, wie vorangehend oder nachfolgend beschrieben ist (zum Beispiel 1). Das Mittel zum Bereitstellen des Eingangssignal kann durch einen Frequenzteiler implementiert werden, wie vorangehend oder nachfolgend beschrieben ist (zum Beispiel 1). Das Mittel zum Herleiten einer Korrektur kann implementiert werden durch eine Verarbeitungseinheit, die vorangehend oder nachfolgend beschrieben ist (zum Beispiel 1). Das Mittel zum Modifizieren eines Ausgangswerts eines TDC innerhalb einer PLL kann durch ein System zum Modifizieren eines Ausgangswerts eines TDC innerhalb einer PLL implementiert werden, das vorangehend oder nachfolgend beschrieben ist (zum Beispiel 1 oder 5). Das Mittel zum Modifizieren des Ausgangswerts durch die Korrektur kann durch eine Korrektureinheit implementiert werden, die vorangehend oder nachfolgend beschrieben ist (zum Beispiel 1 oder 5). Das Mittel zum Empfangen und zum Liefern der Korrektur kann durch eine Nachschlagtabelle implementiert werden, die vorangehend oder nachfolgend beschrieben ist (zum Beispiel 1, 2 oder 5).
  • 2 stellt ein anderes Beispiel eines Systems 200 zum Bestimmen einer Korrektur für einen Ausgangswert 111 eines TDC 110 innerhalb einer (digitalen) PLL dar. Der Ausgangswert 111 bezieht sich auf eine Zeitdifferenz zwischen einem Eingangssignal 131 und einem Referenzsignal 101, die an den TDC 110 geliefert werden.
  • Der TDC 110 erzeugt den Ausgangswert 111 basierend auf einer Zeitdifferenz (Phasendifferenz) zwischen dem Eingangssignal 131 und dem Referenzsignal 101. Ein Schleifenfilter 280 (zum Beispiel ein Tiefpassfilter) empfängt den Ausgangswert 111. Basierend auf dem Ausgangswert 111 erzeugt das Schleifenfilter 280 ein weiteres Steuerungssignal 281 und stellt es an den DCO 120 bereit. Der DCO 120 erzeugt ein erstes Signal 121 mit einer ersten Frequenz, die ein Mehrfaches einer Frequenz des Referenzsignals 101 ist. Das erste Signal 121 wird an einen Multi-Modulus-Teiler (MMD; multi-modulus divider) 230 bereitgestellt, der als Frequenzteiler dient. Der MDD 230 stellt das Eingangssignal 131 für den TDC 110 bereit. Das Eingangssignal 131 hat eine zweite Frequenz, die ein Bruchteil der ersten Frequenz ist. Ein Verhältnis der zweiten Frequenz zu der ersten Frequenz wird durch den MMD 230 basierend auf einem regulären Steuerungssignal 264 eingestellt. Das reguläre Steuerungssignal 264 wird an den MMD 230 durch einen Sigma-Delta-Modulator (ΣΔ-Modulator) 270 basierend auf einem Eingangssignal (Kanalwort) 271 bereitgestellt. Der ΣΔ-Modulator 270 stellt das digitale reguläre Steuerungssignal 264 basierend auf dem Eingangssignal 271 unter Verwendung einer Sigma-Delta-Modulation bereit. Das Eingangssignal 271 kann Informationen über ein gewünschtes Verhältnis der ersten Frequenz zu der Referenzfrequenz aufweisen.
  • Die obige Konfiguration der PLL wird in einem regulären Modus (zweiter Operationsmodus) betrieben, um das erste Signal 121 mit einer ersten Frequenz bereitzustellen, die sich von einem ganzzahligen Mehrfachen der Referenzfrequenz 101 unterscheidet. Wie in Verbindung mit 1 erörtert wurde, ist es vorteilhaft, die erste Frequenz nahe einem ganzzahligen Mehrfachen der Referenzfrequenz 101 einzustellen.
  • Wenn die erste Frequenz auf die gewünschte Frequenz eingestellt ist, zum Beispiel nahe einem ganzzahligen Mehrfachen der Referenzfrequenz 101 (das heißt ein Bruchteil-Kanal der PLL ist eingestellt), wird die PLL in einem Kalibrierungsmodus (erster Betriebsmodus) zum Bestimmen einer Korrektur für den Ausgangswert 111 des TDC 110 betrieben. Daher wird ein erstes Einfriersignal 282 an das Schleifenfilter 280 bereitgestellt. Das erste Einfriersignal 282 verursacht, dass das Schleifenfilter 280 konstant das momentane weitere Steuerungssignal 281 unabhängig von dem Ausgangswert 111 bereitstellt. Somit stellt der DCO 120 konstant das erste Signal 121 bereit, wobei die erste Frequenz nahe einem ganzzahligen Mehrfachen der Referenzfrequenz 101 ist. Das erste Signal 121 wird unabhängig von dem Ausgangswert 111 bereitgestellt.
  • Zusätzlich dazu wird ein zweites Einfriersignal 272 an den ΣΔ-Modulator 270 bereitgestellt. Das zweite Einfriersignal 272 verursacht, dass der ΣΔ-Modulator 270 konstant das momentane reguläre Signal 264 als konstantes Signal 262 an einen Addierer 260 (der als Signalmodifikationseinheit dient) unabhängig von dem Eingangssignal 271 bereitstellt. Das reguläre Steuerungssignal 264 wird nicht mehr an den MMD 230 bereitgestellt. Der Addierer 260 kann einen Wert modifizieren, der durch das konstante Signal 262 repräsentiert ist, um das Steuerungssignal 261 bereitzustellen. Somit stellt der MMD 230 das Eingangssignal 131 an den TDC 110 mit einer konstanten zweiten Frequenz bereit. Die zweite Frequenz ist ein fester Bruchteil der ersten Frequenz.
  • Somit wird die PLL in einem Offen-Schleifen-Modus betrieben, wenn die erste Frequenz auf die gewünschte Frequenz eingestellt ist. Wie in Verbindung mit 1 erörtert wurde, ändert sich die Zeitdifferenz zwischen dem Eingangssignal 131 und dem Referenzsignal 101 (zum Beispiel im Wesentlichen linear), da sich die erste Frequenz von einem ganzzahligen Mehrfachen der Referenzfrequenz unterscheidet. Das heißt, mehrere Zeitdifferenzen werden an den TDC 110 bereitgestellt. Eine im Wesentlichen einheitliche Verteilung von Zeitdifferenzen (Phasendifferenzen) wird an den TDC 110 bereitgestellt. Eine Nichtlinearität des TDC 110 wird durch Bestimmen einer Verteilung von Ausgangswerten der mehreren bestimmten Zeitdifferenzen bestimmt. Jegliche Abweichung von einer im Wesentlichen einheitlichen Verteilung der Ausgangswerte 111 charakterisiert die Nichtlinearität des TDC 110.
  • Eine Verarbeitungseinheit 240 ist bereitgestellt, um ein Histogramm 240-1 der Ausgangswerte 111 zu bestimmen, die durch den TDC 110 für die mehreren Zeitdifferenzen bereitgestellt werden. Das heißt, der Ausgangswert des TDC 110 wird in Bins des Histogramms 240-1 gesammelt. Die Bins des Histogramms entsprechen einem vorbestimmten Bereich der Ausgangswerte. Zum Beispiel kann das Histogramm 240-1 eine Anzahl von Vorkommnissen für jeden Ausgangswert 111 zeigen. Wie in Verbindung mit 1 erörtert wurde, kann diese Verteilung eine DNL des TDC 110 repräsentieren. Um die INL zu berechnen (zum Beispiel als Korrektur für einen Ausgangswert des TDC) umfasst die Verarbeitungseinheit 240 einen Integrator 240-2, der ausgebildet ist, um die Verteilung von Ausgangswerten zu integrieren (zum Beispiel durch Integrieren des Histogramms). Die bestimmten Korrekturen für die Ausgangswerte des TDC 110 werden in einer Nachschlagtabelle 241 gespeichert. Während einer regulären Operation der PLL (zum Beispiel beschrieben in Verbindung mit 5) kann die PLL die bestimmten Korrekturen verwenden, um Ausgangswerte des TDC 110 für die Nichtlinearität des TDC 110 zu korrigieren.
  • Wie in Verbindung mit 1 erörtert wurde, kann die Zeitdifferenz zwischen dem Eingangssignal 131 und dem Referenzsignal 101 innerhalb eines gewünschten Bereichs gehalten werden. Daher umfasst das System 200 einen Komparator 250. Der Komparator 250 vergleicht den Ausgangswert 111 mit einer Schwelle (a) 252. Basierend auf einem Vergleichsergebnis 251 des Komparators 250 liefert eine Versatzbereitstellungseinheit 253 einen Versatzwert an den Addierer 260, um den Wert linear zu modifizieren, der durch das konstante Signal 262 repräsentiert wird. Zum Beispiel kann der Addierer 260 den Versatzwert zu/von dem Wert addieren oder subtrahieren, der durch das konstante Signal 262 repräsentiert wird. Zum Beispiel kann der Versatzwert an den Addierer für eine Oszillationsperiode der zweiten Frequenz bereitgestellt werden (das heißt für die Oszillationsperiode des Eingangssignals 131). Dementsprechend kann das Steuerungssignal 261 für die eine Oszillationsperiode der zweiten Frequenz modifiziert werden, so dass der MMD 230 das Eingangssignal 131 mit einer unterschiedlichen Frequenz für die eine Oszillationsperiode der zweiten Frequenz bereitstellt. Durch Variieren der zweiten Frequenz des Eingangssignals 131 für eine gegebene Zeitperiode kann die Zeitdifferenz zwischen dem Eingangssignal 131 und dem Referenzsignal 101 aufgrund der unterschiedlichen Oszillationsperiode des Eingangssignals 131 während der gegebenen Zeitperiode reduziert werden. Dementsprechend kann die zunehmende Zeitdifferenz zwischen dem Eingangssignal 131 und dem Referenzsignal 101 um eine oder mehrere Oszillationsperioden der ersten Frequenz reduziert werden.
  • Anders ausgedrückt kann der TDC einer Teiler-basierten, digitalen PLL kalibriert werden, um ein In-Band-Rauschen der PLL zu reduzieren. Die Kalibrierung kann mit dem Verriegeln der digitalen Phasenregelschleife (DPLL; digital Phase-locked loop) auf einen Bruchteil-Kanal starten, der nahe einem ganzzahligen Mehrfachen der Referenzfrequenz ist. Der Versatz zu dem ganzzahligen Kanal kann eine Flankensteilheit des Sägezahnphasensignals an dem TDC-Eingang definieren. Sobald die Verriegelung erreicht ist, können die Schleifenfilter-Ausgabe und die MMD-Eingabe auf ihre aktuellen Werte eingefroren werden, was die PLL effektiv auf die Offen-Schleife einstellen kann, aber die DCO-Frequenz nahe der gewollten Bruchteil-Frequenz halten kann. Da in diesem begrenzten Offen-Schleifen-Modus die DCO-Frequenz weiterhin ungefähr an dem Bruchteil-Kanal sein kann, aber die DPLL-Ausgangsphase möglicherweise nicht mehr an der Referenz verriegelt ist, kann sich die TDC-Eingangsverzögerung weiter ungefähr linear gemäß dem Kanalbruchteil ändern. Das inhärente Rauschen des DCO kann zu einer zusätzlichen Drift führen. Mit einem geeignet ausgewählten Bruchteil-Kanal kann die Driftrate klein im Vergleich zu der Rampe sein, aufgrund des Kanalbruchteils. Um die TDC-Eingabe innerhalb einer definierten Region zu halten, kann die TDC-Ausgabe überwacht und mit einem Schwellenwert verglichen werden. Wenn der Schwellenwert überschritten wird, kann der MMD-Eingangswert für einen Zyklus durch einen additiven Wert modifiziert werden. Dies kann zu einem Sprung der MMD-Ausgangsverzögerung um eine oder mehrere DCO-Perioden führen. Der induzierte Sprung kann in die entgegengesetzte Richtung der Flanke des Sägezahnsignals gehen.
  • Eine statistische Extraktion gemäß einer Steuerung im Hinblick auf die Linearität in einer Teiler-basierten PLL kann somit ermöglicht werden. Dies kann ausgeführt werden durch Schalten des PLL-Rückkopplungsteilers auf die oben definierte Weise, um ein nicht-driftendes, sägezahnförmiges Eingangssignal an dem TDC zu erzeugen, während die PLL in einem Offen-Schleifen-Modus arbeitet. Die statistische Verteilung des TDC-Ausgangssignals ist idealerweise konstant, wenn der TDC linear ist, so dass jegliche Abweichung von der Konstanten an der Nichtlinearität liegt und durch Sammeln eines Histogramms erfasst werden kann.
  • Das Histogramm kann gesammelt werden durch Zählen der Anzahl von Vorkommnissen von jedem TDC-Ausgangswert. Ein linearer TDC würde zu einem flachen Histogramm führen. Ein nichtlinearer TDC kann mit zu höheren Wahrscheinlichkeit von TDC-Ausgangswerten führen, was breiteren Verzögerungselementen entspricht, und zu einer niedrigeren Wahrscheinlichkeit für schmalere Verzögerungselemente. So können die Histogrammdaten direkt die DNL zeigen. Die INL kann durch Integration der DNL berechnet werden.
  • Das System 200 kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren der nachfolgend beschriebenen Beispiele entsprechen.
  • 3 stellt ein Beispiel eines zeitlichen Verlaufs einer Phasendifferenz zwischen einem Referenzsignal und einem Eingangssignal dar, die an einen TDC eines Systems bereitgestellt werden, gemäß einem hierin beschriebenen Beispiel (zum Beispiel dargestellt in 1 oder 2).
  • Die Abszisse bezeichnet die Zeit und die Ordinate bezeichnet die Zeitdifferenz (Phasendifferenz) zwischen dem Eingangssignal und dem Referenzsignal (Eingangsverzögerung). Die Eingangsverzögerung weist eine Sägezahnform mit zwei sich wiederholenden Teilen s1 und s2 auf. Der Flankenteil s1 stellt die zunehmende Zeitdifferenz mit Bezug auf die Frequenzdifferenz der ersten Frequenz zu einem ganzzahligen Mehrfachen der Referenzfrequenz dar. Für eine zunehmende Frequenzdifferenz zwischen der ersten Frequenz und dem ganzzahligen Mehrfachen nimmt eine Flanke des Flankenteils s1 zu.
  • Wie in Verbindung mit 1 und 2 erörtert wurde, können die Zeitdifferenzen, die dem TDC präsentiert werden, innerhalb eines definierten Bereichs gehalten werden. Daher kann der Ausgangswert des TDC mit einem Schwellenwert verglichen werden. Ein Schwellenwert a ist in 3 dargestellt, der die maximale Zeitdifferenz anzeigt, die dem TDC präsentiert wird. Sobald dem TDC die maximale Zeitdifferenz präsentiert wird, wird das Steuerungssignal für den Frequenzteiler (zum Beispiel den MMD 230, dargestellt in 2) modifiziert. Zum Beispiel wird ein Wert, der durch das Steuerungssignal repräsentiert ist, um einen Versatzwert b für eine Oszillationsperiode der zweiten Frequenz erhöht oder verringert. Dementsprechend wird die zweite Frequenz des Eingangssignals für den TDC modifiziert (erhöht oder verringert) für diese Zeitperiode. Die temporär modifizierte Frequenz des Eingangssignals für den TDC verursacht eine Reduktion der Zeitdifferenz zwischen dem Eingangssignal und dem Referenzsignal. Die Reduktion der Zeitdifferenz ist durch Teil s2 in 3 dargestellt. Zum Beispiel kann ein Verringern des Werts, der durch das Steuerungssignal repräsentiert ist, um einen Versatzwert b für eine Oszillationsperiode der ersten Frequenz, die Zeitdifferenz zwischen dem Eingangssignal und dem Referenzsignal um b Oszillationsperioden der ersten Frequenz reduzieren, da die Oszillationsperiode der zweiten Frequenz temporär kleiner ist aufgrund des modifizierten Steuerungssignals. Dementsprechend kann das periodische Modifizieren des Steuerungssignals für den Frequenzteiler erlauben, die Zeitdifferenzen, die dem TDC präsentiert werden, effektiv innerhalb eines definierten Bereichs zu halten.
  • 3 stellt eine Situation dar, in der die erste Frequenz etwas niedriger ist als ein ganzzahliges Mehrfaches der Referenzfrequenz, daher wird das Steuerungssignal für den Frequenzteiler modifiziert, wenn der Ausgangswert (der die Zeitdifferenz repräsentiert) die Schwelle a überschreitet. Wenn zum Beispiel die erste Frequenz etwas höher ist als das ganzzahlige Mehrfache der Referenzfrequenz, wäre eine Flanke von Flankenteil s1 umgekehrt, so dass das Steuerungssignal für den Frequenzteiler modifiziert werden würde, wenn der Ausgangswert (der die Zeitdifferenz repräsentiert) unter eine Schwelle fällt.
  • Anders ausgedrückt ist ein exemplarischer Signalverlauf des TDC-Eingangssignals in 3 gezeigt. Der Sägezahn kann zwei sich wiederholende Teile aufweisen – s1 und s2. Der Flankenteil s1 kann definiert sein durch die DCO-Frequenz, die einen kleinen Versatz zu dem nächsten ganzzahligen Mehrfachen der Referenzfrequenz aufweist. Um die TDC-Eingabe in einer definierten Region zu halten, kann die TDC-Ausgabe überwacht und mit einem Schwellenwert a verglichen werden. Wenn der Schwellenwert überschritten wird, kann der MMD-Eingangswert für einen Zyklus um einen additiven Wert b modifiziert werden. Das heißt, sobald das Niveau a erreicht ist, kann der MMD-Teilerwert für einen Zyklus modifiziert werden, was zu einer Verschiebung der Eingangsverzögerung um b DCO-Perioden führt. a und b können ausgewählt werden, um die gewollte Region des TDC zu erfassen. Wenn zum Beispiel die DPLL einen ΣΔ-Modulator dritter Ordnung an dem MDD-Eingang verwendet, kann die resultierende Verzögerungsvariation an der TDC-Eingabe +/–2 DCO-Perioden relativ zu einem konstanten Versatz sein. Somit könnte b auf 4 eingestellt sein und könnte auf den äquivalenten Wert von 2 DCO-Perioden plus den konstanten Versatz eingestellt sein. Dies kann zu einem Sprung der MMD-Ausgangsverzögerung um b DCO-Perioden führen. Der induzierte Sprung kann in die entgegengesetzte Richtung der Flanke des Sägezahnsignals gehen.
  • 4 stellt ein Beispiel einer Korrektur für einen Ausgangswert eines TDC einer PLL dar. Genauer gesagt stellt 4 einen Vergleich zwischen einer INL 410 des TDC, bestimmt gemäß dem vorgeschlagenen Konzept, und einer simulierten INL 420 des TDC dar. Die Abszisse bezeichnet Ausgangswerte des TDC und die Ordinate bezeichnet die INL für den spezifischen Ausgangswert. Die Abszissenregionen am Rand des Diagramms stellen Ausgangswerte des TDC bezogen auf maximale und minimale Zeitdifferenzen dar, die dem TDC präsentiert werden (zum Beispiel dargestellt in 3 als Spitze und Tal des Zeitverlaufs).
  • Wie in Verbindung mit 1 erörtert wurde, beschreibt die INL die aktuelle Abweichung eines quantisierten Werts von einem idealen Wert. 4 stellt dar, dass die INL 410, die gemäß dem vorgeschlagenen Konzept bestimmt wurde, mit der simulierten INL 420 weitgehend übereinstimmt. Die leichte Abweichung an den Rändern des Diagramms resultiert aus der plötzlichen Änderung der Zeitdifferenz an der minimalen und der maximalen Zeitdifferenz aufgrund der Modifikation des Steuerungssignals für den Frequenzteiler. Anders ausgedrückt ist ersichtlich, dass innerhalb eines definierten Bereichs, der durch ausgewählte Werte von a und b der erfassten INL gegeben ist, weitgehend mit der modellierten INL übereinstimmt.
  • 5 stellt ein Beispiel einer PLL 500 dar, die eine Korrektur, die gemäß einem hierin beschriebenen Beispiel bestimmt wird, für ein Ausgangssignal 511 ihres TDC 510 verwendet.
  • Die PLL 500 umfasst einen DCO 520, der ein PLL-Ausgangssignal 521 bereitstellt. das PLL-Ausgangssignal 521 wird an einen MMD 530 bereitgestellt. Der MMD 530 stellt ein Eingangssignal 531 für den TDC 510 basierend auf dem PLL-Ausgangssignal 521 und auf dem digitalen Steuerungssignal 561 bereit, das durch einen ΣΔ-Modulator 560 bereitgestellt wird. Der ΣΔ-Modulator 560 stellt das digitale Steuerungssignal 561 an den MMD 530 basierend auf einem Kanalwort bereit. Das Kanalwort umfasst Informationen bezogen auf ein gewünschtes Verhältnis einer Frequenz des PLL-Ausgangssignals 521 zu einer Referenzfrequenz eines Referenzsignals 501, das an den TDC 510 bereitgestellt wird. Der MMD 530 stellt das Eingangssignal 531 mit einer Frequenz, die ein Bruchteil der Frequenz des PLL-Ausgangssignals 521 ist, basierend auf dem Steuerungssignal 561 bereit.
  • Der TDC 510 vergleicht eine Phase des Eingangssignals 531 mit einer Phase des Referenzsignals 501, das heißt der TDC 510 bestimmt eine Zeitdifferenz zwischen dem Eingangssignal 531 und dem Referenzsignal 501. Basierend auf der Phasendifferenz zwischen dem Eingangssignal 531 und dem Referenzsignal 501 stellt der TDC 510 ein digitales Signal 511 bereit, das einen digitalen Wert repräsentiert, der die Phasendifferenz anzeigt. Aufgrund einer Nichtlinearität des TDC 510 kann der Wert, der durch das digitale Signal 511 repräsentiert ist, verzerrt werden, das heißt das digitale Signal 511 kann Rauschen enthalten.
  • Das digitale Signal 511 wird an einen Addierer 540 bereitgestellt. Der Addierer 540 modifiziert den Wert, der durch das digitale Signal 511 repräsentiert wird. Zum Beispiel kann der Addierer den Wert linear modifizieren (zum Beispiel addieren oder subtrahieren), der durch das digitale Signal 511 repräsentiert wird, durch eine Korrektur 541, um das korrigierte Ausgangssignal 542 bereitzustellen. Die Korrektur wird durch eine Nachschlagtabelle 570 an den Addierer 540 bereitgestellt. Die durch die Nachschlagtabelle 570 bereitgestellte Korrektur 541 wird gemäß einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder gemäß einem oder mehreren der vorangehend oder nachfolgend beschriebenen Beispiele bestimmt. Somit kann die Korrektur 541 das Reduzieren von Rauschen in Bezug auf die Nichtlinearität des TDC 510 in dem Ausgangssignal 511 sehr präzise erlauben. Das korrigierte Ausgangssignal 542 wird an ein Schleifenfilter 550 bereitgestellt, das ein weiteres Steuerungssignal 551 an den DCO 520 basierend auf dem korrigierten Ausgangssignal 542 bereitstellt.
  • Da das Rauschen, das sich auf die Nichtlinearität des TDC 510 bezieht, effektiv durch die Korrektur 541 reduziert werden kann, die gemäß dem vorgeschlagenen Konzept bestimmt wird, kann das korrigierte Ausgangssignal 542 weniger Rauschen enthalten als ein hypothetisches korrigiertes Ausgangssignal, das unter Verwendung einer Korrektur erzeugt wurde, die gemäß herkömmlichen Ansätzen bestimmt wurde. Dementsprechend stellt das Schleifenfilter 550 ein weiteres Steuerungssignal 551 an den DCO 520 bereit, das weniger Rauschen enthalten kann. Somit kann der DCO 520 das PLL-Ausgangssignal 521 mit höherer Qualität bereitstellen. Zum Beispiel kann die PLL 500 ein Radiofrequenzsignal hoher Qualität ausgeben.
  • Ein Beispiel einer Implementierung, die eine Korrekturbestimmung für einen Ausgangswert eines TDC innerhalb einer PLL verwendet, gemäß einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren der oben beschriebenen Beispiele, ist in 6 dargestellt. 6 stellt schematisch ein Beispiel eines Mobilkommunikationsgeräts oder Mobiltelefons oder Endgeräts 600 dar, umfassend ein System 630 zum Bestimmen einer Korrektur für einen Ausgangswert eines TDC innerhalb einer PLL gemäß einem hierin beschriebenen Beispiel, oder ein System 640 zum Modifizieren eines Ausgangswerts eines TDC innerhalb einer PLL gemäß einem hierin beschriebenen Beispiel. Das System 630 oder das System 640 kann in einem Sender 621 enthalten sein. Alternativ oder zusätzlich kann das System 630 oder das System 640 in einem Empfänger 622 enthalten sein. Der Sender 621 und/oder der Empfänger 622 können in einem Sendeempfänger 620 enthalten sein. Ein Antennenelement 610 des Mobilkommunikationsgeräts 600 kann mit dem Sendeempfänger 620 oder mit dem Sender 621 und/oder dem Empfänger 622 gekoppelt sein. Zu diesem Zweck kann das Mobilkommunikationsgerät derart bereitgestellt sein, dass es das Erzeugen von Radio frequenzsignalen hoher Qualität mit Hilfe einer PLL erlaubt.
  • Ein Beispiel eines Verfahrens 700 zum Bestimmen einer Korrektur für einen Ausgangswert eines TDC innerhalb einer PLL ist mit Hilfe eines Flussdiagramms in 7 dargestellt. Der Ausgangswert bezieht sich auf eine Zeitdifferenz zwischen einem Eingangssignal und einem Referenzsignal. Das Verfahren umfasst das Erzeugen 702 eines ersten Signals unabhängig von dem Ausgangswert. Das erste Signal weist eine erste Frequenz auf, die sich von einem ganzzahligen Mehrfachen einer Referenzfrequenz des Referenzsignals unterscheidet. Ferner umfasst das Verfahren das Erzeugen 704 des Eingangssignals für den TDC basierend auf dem ersten Signal. Das Eingangssignal weist eine zweite Frequenz auf, die ein Bruchteil der ersten Frequenz ist. Das Verfahren umfasst ferner das Berechnen 706 der Korrektur unter Verwendung einer Verteilung von Ausgangswerten von mehreren Zeitdifferenzen.
  • Weitere Details und Aspekte des Verfahrens werden in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der vorangehend beschriebenen Beispiele erwähnt (zum Beispiel 1–5). Das Verfahren kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren der vorangehend beschriebenen Beispiele entsprechen.
  • Ein Beispiel eines Verfahrens 800 zum Modifizieren eines Ausgangswerts eines TDC innerhalb einer PLL ist mit Hilfe eines Flussdiagramms in 8 dargestellt. Der Ausgangswert bezieht sich auf eine Zeitdifferenz zwischen einem Eingangssignal und einem Referenzsignal. Das Verfahren umfasst das Berechnen 802 einer Korrektur für den Ausgangswert in einem ersten Operationsmodus. Das Berechnen 802 der Korrektur umfasst das Erzeugen (802-1) eines ersten Signals unabhängig von dem Ausgangswert. Das erste Signal weist eine erste Frequenz auf, die sich von einem ganzzahligen Mehrfachen einer Referenzfrequenz des Referenzsignals unterscheidet. Ferner umfasst das Berechnen 802 der Korrektur das Erzeugen 802-2 des Eingangssignals für den TDC basierend auf dem ersten Signal. Das Eingangssignal weist eine zweite Frequenz auf, die ein Bruchteil der ersten Frequenz ist. Das Berechnen 802 der Korrektur umfasst ferner das Berechnen 802-3 der Korrektur unter Verwendung einer Verteilung von Ausgangswerten von mehreren Zeitdifferenzen. Das Verfahren umfasst ferner das Erzeugen 804, abhängig von dem Ausgangswert, eines zweiten Signals in einem zweiten Operationsmodus. Ferner umfasst das Verfahren das Erzeugen 806, in dem zweiten Modus, des Eingangssignals basierend auf dem zweiten Signal. Die zweite Frequenz ist ein Bruchteil der Frequenz des zweiten Signals. Das Verfahren umfasst ferner das Modifizieren 808, in dem zweiten Modus, des Ausgangswerts durch die Korrektur.
  • Weitere Details und Aspekte des Verfahrens werden in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der vorangehend beschriebenen Beispiele erwähnt (zum Beispiel 1–5). Das Verfahren kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren der vorangehend beschriebenen Beispiele entsprechen.
  • Die hierin beschriebenen Beispiele können wie folgt zusammengefasst werden:
    Beispiel 1 ist ein System zum Bestimmen einer Korrektur für einen Ausgangswert eines Zeit-zu-Digital-Wandlers innerhalb einer Phasenregelschleife, wobei sich der Ausgangswert auf eine Zeitdifferenz zwischen einem Eingangssignal und einem Referenzsignal bezieht, die an den Zeit-zu-Digital-Wandler geliefert werden, umfassend: einen digital gesteuerten Oszillator, der ausgebildet ist, um ein erstes Signal unabhängig von dem Ausgangswert zu erzeugen, wobei das erste Signal eine erste Frequenz aufweist, die sich von einem ganzzahligen Mehrfachen einer Referenzfrequenz des Referenzsignals unterscheidet; einen Frequenzteiler, der ausgebildet ist, um das Eingangssignal für den Zeit-zu-Digital-Wandler basierend auf dem ersten Signal zu erzeugen, wobei das Eingangssignal eine zweite Frequenz aufweist, die ein Bruchteil der ersten Frequenz ist; und eine Verarbeitungseinheit, die ausgebildet ist, um die Korrektur unter Verwendung einer Verteilung von Ausgangswerten von mehreren Zeitdifferenzen zu berechnen.
  • Bei Beispiel 2 ist der Frequenzteiler von Beispiel 1 ausgebildet, um ein Verhältnis der zweiten Frequenz zu der ersten Frequenz basierend auf einem Steuerungssignal auszuwählen, wobei das Steuerungssignal auf dem Ausgangswert basiert.
  • Bei Beispiel 3 umfasst das System von Beispiel 2 ferner: einen Komparator, der ausgebildet ist, um den Ausgangswert mit einer Schwelle zu vergleichen; und eine Signalmodifikationseinheit, die ausgebildet ist, um ein konstantes Signal basierend auf einem Vergleichsergebnis des Komparators zu modifizieren, um das Steuerungssignal bereitzustellen.
  • Bei Beispiel 4 ist die Signalmodifikationseinheit in dem System von Beispiel 3 ausgebildet, um einen Wert, der durch das konstante Signal repräsentiert ist, um einen Versatzwert für eine Oszillationsperiode des Eingangssignals linear zu modifizieren.
  • Bei Beispiel 5 umfasst das System von Beispiel 4 ferner eine Versatzbereitstellungseinheit, die ausgebildet ist, um den Versatzwert an die Signalmodifikationseinheit basierend auf dem Vergleichsergebnis des Komparators zu liefern.
  • Bei Beispiel 6 umfasst der Frequenzteiler in dem System von Beispiel 3, Beispiel 4 oder Beispiel 5 einen Multi-Modulus-Teiler, und das System umfasst ferner einen Sigma-Delta-Modulator, der ausgebildet ist, um das konstante Signal unabhängig von einem zweiten Eingangssignal zu erzeugen, das an den Sigma-Delta-Modulator bereitgestellt wird.
  • Bei Beispiel 7 ist ein absoluter Wert einer Differenz zwischen einem Verhältnis der ersten Frequenz zu der Referenzfrequenz und einem Verhältnis des ganzzahligen Mehrfachen der Referenzfrequenz zu der Referenzfrequenz kleiner als ungefähr 0,05.
  • Bei Beispiel 8 umfasst die Verarbeitungseinheit in dem System von einem der vorangehenden Beispiele einen Integrator, der ausgebildet ist, um die Verteilung von Ausgangswerten zu integrieren.
  • Bei Beispiel 9 ist die Verarbeitungseinheit in dem System von Beispiel 8 ferner ausgebildet, um die Verteilung von Ausgangswerten in Bins eines Histogramms zu sammeln, wobei die Bins einem vorbestimmten Bereich der Ausgangswerte entsprechen, und wobei der Integrator ferner ausgebildet ist, um Inhalte der Bins zu integrieren.
  • Bei Beispiel 10 umfasst das System in dem System von einem der vorangehenden Beispiele ferner ein Schleifenfilter, das ausgebildet ist, um den Ausgangswert zu empfangen, und wobei das Schleifenfilter ferner ausgebildet ist, um ein weiteres Steuerungssignal für den digital gesteuerten Oszillator unabhängig von dem Ausgangswert zu erzeugen.
  • Beispiel 11 ist ein System zum Modifizieren eines Ausgangswerts eines Zeit-zu-Digital-Wandlers innerhalb einer Phasenregelschleife, wobei sich der Ausgangswert auf eine Zeitdifferenz zwischen einem Eingangssignal und einem Referenzsignal bezieht, die zu einem Zeit-zu-Digital-Wandler geliefert werden, umfassend: einen digital gesteuerten Oszillator, der ausgebildet ist, um ein erstes Signal unabhängig von dem Ausgangswert in einem ersten Operationsmodus zu erzeugen, wobei das erste Signal eine erste Frequenz aufweist, die sich von einem ganzzahligen Mehrfachen einer Referenzfrequenz des Referenzsignals unterscheidet; einen Frequenzteiler, der ausgebildet ist, um in dem ersten Modus das Eingangssignal für den Zeit-zu-Digital-Wandler basierend auf dem ersten Signal zu erzeugen, wobei das Eingangssignal eine zweite Frequenz aufweist, die ein Bruchteil der ersten Frequenz ist; eine Verarbeitungseinheit, die ausgebildet ist, um in dem ersten Modus eine Korrektur für den Ausgangswert unter Verwendung einer Verteilung von Ausgangswerten von mehreren Zeitdifferenzen zu berechnen, wobei der digital gesteuerte Oszillator ausgebildet ist, um abhängig von dem Ausgangswert ein zweites Signal in einem zweiten Operationsmodus zu erzeugen, wobei der Frequenzteiler ausgebildet ist, um in dem zweiten Modus das Eingangssignal basierend auf dem zweiten Signal zu erzeugen, wobei die zweite Frequenz ein Bruchteil der Frequenz des zweiten Signals ist; und eine Korrektureinheit, die ausgebildet ist, um in dem zweiten Modus den Ausgangswert durch die Korrektur zu modifizieren.
  • Bei Beispiel 12 umfasst das System von Beispiel 11 ferner eine Nachschlagtabelle, die ausgebildet ist, um in dem ersten Modus die Korrektur zu empfangen und in dem zweiten Modus die Korrektur an die Korrektureinheit zu liefern.
  • Beispiel 13 ist ein Sender umfassend ein System zum Bestimmen einer Korrektur für ein Ausgangssignal eines Zeit-zu-Digital-Wandlers innerhalb einer Phasenregelschleife gemäß einem der Ansprüche 1 bis 10 oder ein System zum Modifizieren eines Ausgangswerts eines Zeit-zu-Digital-Wandlers innerhalb einer Phasenregelschleife gemäß einem der Ansprüche 11 und 12.
  • Beispiel 14 ist ein Empfänger umfassend ein System zum Bestimmen einer Korrektur für ein Ausgangssignal eines Zeit-zu-Digital-Wandlers innerhalb einer Phasenregelschleife gemäß einem der Ansprüche 1 bis 10 oder ein System zum Modifizieren eines Ausgangswerts eines Zeit-zu-Digital-Wandlers innerhalb einer Phasenregelschleife gemäß einem der Ansprüche 11 und 12.
  • Beispiel 15 ist ein Mobilkommunikationsgerät umfassend einen Sender gemäß Beispiel 13 und/oder einen Empfänger gemäß Beispiel 14.
  • Bei Beispiel 16 umfasst das Mobilkommunikationsgerät gemäß Beispiel 15 ferner zumindest eine Antenne, die mit dem Sender und/oder dem Empfänger gekoppelt ist.
  • Beispiel 17 ist ein Mittel zum Bestimmen einer Korrektur für einen Ausgangswert eines Zeit-zu-Digital-Wandlers innerhalb einer Phasenregelschleife, wobei sich der Ausgangswert auf eine Zeitdifferenz zwischen einem Eingangssignal und einem Referenzsignal bezieht, die an den Zeit-zu-Digital-Wandler geliefert werden, umfassend: ein Mittel zum Erzeugen eines ersten Signals unabhängig von dem Ausgangswert, wobei das erste Signal eine erste Frequenz aufweist, die sich von einem ganzzahligen Mehrfachen einer Referenzfrequenz des Referenzsignals unterscheidet; ein Mittel zum Erzeugen des Eingangssignals für den Zeit-zu-Digital-Wandler basierend auf dem ersten Signal, wobei das Eingangssignal eine zweite Frequenz aufweist, die ein Bruchteil der ersten Frequenz ist; und ein Mittel zum Berechnen der Korrektur unter Verwendung einer Verteilung von Ausgangswerten von mehreren bestimmten Zeitdifferenzen.
  • Bei Beispiel 18 ist das Mittel zum Bereitstellen des Eingangssignals bei dem Mittel von Beispiel 17 ausgebildet zum Auswählen eines Verhältnisses der zweiten Frequenz zu der ersten Frequenz basierend auf einem Steuerungssignal, und wobei das Steuerungssignal auf dem Ausgangswert basiert.
  • Beispiel 19 ist ein Mittel zum Modifizieren eines Ausgangswerts eines Zeit-zu-Digital-Wandlers innerhalb einer Phasenregelschleife, wobei sich der Ausgangswert auf eine Zeitdifferenz zwischen einem Eingangssignal und einem Referenzsignal bezieht, die an den Zeit-zu-Digital-Wandler geliefert werden, umfassend: ein Mittel zum Erzeugen eines ersten Signals unabhängig von dem Ausgangswert in einem ersten Operationsmodus des Systems, wobei das erste Signal eine erste Frequenz aufweist, die sich von einem ganzzahligen Mehrfachen einer Referenzfrequenz des Referenzsignals unterscheidet; ein Mittel zum Erzeugen, in dem ersten Modus, des Eingangssignals für den Zeit-zu-Digital-Wandler basierend auf dem ersten Signal, wobei das Eingangssignal eine zweite Frequenz aufweist, die ein Bruchteil der ersten Frequenz ist; ein Mittel zum Berechnen, in dem ersten Modus, einer Korrektur für den Ausgangswert unter Verwendung einer Verteilung von Ausgangswerten von mehreren Zeitdifferenzen, wobei das Mittel zum Erzeugen eines ersten Signals ausgebildet ist, um abhängig von dem Ausgangswert ein zweites Signals in einem zweiten Operationsmodus des Systems zu erzeugen, wobei das Mittel zum Erzeugen des Eingangssignals ausgebildet ist, um in dem zweiten Modus das Eingangssignal basierend auf dem zweiten Signal zu erzeugen, wobei die zweite Frequenz ein Bruchteil der Frequenz des zweiten Signals ist; und ein Mittel zum Modifizieren, in dem zweiten Modus, des Ausgangswerts durch die Korrektur.
  • Bei Beispiel 20 umfasst das Mittel von Beispiel 19 ferner ein Mittel zum Empfangen der Korrektur in dem ersten Modus und zum Liefern der Korrektur zu dem Mittel zum Modifizieren des Ausgangswerts in dem zweiten Modus.
  • Beispiel 21 ist ein Verfahren zum Bestimmen einer Korrektur für einen Ausgangswert eines Zeit-zu-Digital-Wandlers innerhalb einer Phasenregelschleife, wobei sich der Ausgangswert auf eine Zeitdifferenz zwischen einem Eingangssignal und einem Referenzsignal bezieht, die an den Zeit-zu-Digital-Wandler geliefert werden, umfassend: Erzeugen eines ersten Signals unabhängig von dem Ausgangswert, wobei das erste Signal eine erste Frequenz aufweist, die sich von einem ganzzahligen Mehrfachen einer Referenzfrequenz des Referenzsignals unterscheidet; Erzeugen des Eingangssignals für den Zeit-zu-Digital-Wandler basierend auf dem ersten Signal, wobei das Eingangssignal eine zweite Frequenz aufweist, die ein Bruchteil der ersten Frequenz ist; und Berechnen der Korrektur unter Verwendung einer Verteilung von Ausgangswerten von mehreren Zeitdifferenzen.
  • Bei Beispiel 22 umfasst das Erzeugen des Eingangssignals für den Zeit-zu-Digital-Wandler bei dem Verfahren von Beispiel 21 das Auswählen eines Verhältnisses der zweiten Frequenz zu der ersten Frequenz basierend auf einem Steuerungssignal, und wobei das Steuerungssignal auf dem Ausgangswert basiert.
  • Bei Beispiel 23 umfasst das Erzeugen des Eingangssignals bei dem Verfahren von Beispiel 22: das Vergleichen des Ausgangswerts mit einer Schwelle; und das Modifizieren eines konstanten Signals basierend auf einem Vergleichsergebnis, um das Steuerungssignal bereitzustellen.
  • Bei Beispiel 24 umfasst das Modifizieren des konstanten Signals bei dem Verfahren von Beispiel 23 das lineare Modifizieren eines Werts, der durch das konstante Signal repräsentiert ist, um einen Versatzwert für eine Oszillationsperiode des Eingangssignals.
  • Bei Beispiel 25 ist ein absoluter Wert einer Differenz zwischen einem Verhältnis der ersten Frequenz zu der Referenzfrequenz und einem Verhältnis des ganzzahligen Mehrfachen der Referenzfrequenz zu der Referenzfrequenz kleiner als ungefähr 0,05 bei dem Verfahren von einem der vorangehenden Ansprüche.
  • Bei Beispiel 26 umfasst das Berechnen der Korrektur bei dem Verfahren von einem der vorangehenden Ansprüche das Integrieren der Verteilung von Ausgangswerten.
  • Bei Beispiel 27 umfasst das Integrieren der Verteilung von Ausgangswerten bei dem Verfahren von Beispiel 26 ferner: das Sammeln der Verteilung von Ausgangswerten in Bins eines Histogramms, wobei die Bins einem vorbestimmten Bereich von Ausgangswerten entsprechen; und das Integrieren von Inhalten der Bins.
  • Beispiel 28 ist ein Verfahren zum Modifizieren eines Ausgangswerts eines Zeit-zu-Digital-Wandlers innerhalb einer Phasenregelschleife, wobei sich der Ausgangswert auf eine Zeitdifferenz zwischen einem Eingangssignal und einem Referenzsignal bezieht, die an den Zeit-zu-Digital-Wandler geliefert werden, umfassend: Berechnen einer Korrektur für den Ausgangswert in einem ersten Operationsmodus, das Berechnen der Korrektur umfassend: Erzeugen eines ersten Signals unabhängig von dem Ausgangswert, wobei das erste Signal eine erste Frequenz aufweist, die sich von einem ganzzahligen Mehrfachen einer Referenzfrequenz des Referenzsignals unterscheidet; Erzeugen des Eingangssignals für den Zeit-zu-Digital-Wandler basierend auf dem ersten Signal, wobei das Eingangssignal eine zweite Frequenz aufweist, die ein Bruchteil der ersten Frequenz ist; Berechnen der Korrektur unter Verwendung einer Verteilung von Ausgangswerten von mehreren Zeitdifferenzen; und Erzeugen, abhängig von dem Ausgangswert, eines zweiten Signals in einem zweiten Operationsmodus; Erzeugen, in dem zweiten Modus, des Eingangssignals basierend auf dem zweiten Signal, wobei die zweite Frequenz ein Bruchteil der Frequenz des zweiten Signals ist; und Modifizieren, in dem zweiten Modus, des Ausgangswerts durch die Korrektur.
  • Beispiel 29 ist ein computerlesbares Speicherungsmedium, das gespeichert auf demselben ein Programm aufweist, das einen Programmcode zum Ausführen des Verfahrens gemäß einem der Beispiele 21 bis 28 aufweist, wenn das Programm auf einem Computer oder Prozessor ausgeführt wird.
  • Beispiel 30 ist ein Computerprogramm mit einem Programmcode, der ausgebildet ist, um das Verfahren von einem der Beispiele 21 bis 28 auszuführen, wenn das Computerprogramm auf einem Computer oder Prozessor ausgeführt wird.
  • Beispiele können weiterhin ein Computerprogramm mit einem Programmcode zum Durchführen eines der obigen Verfahren bereitstellen, wenn das Computerprogramm auf einem Computer oder Prozessor ausgeführt wird. Ein Fachmann würde leicht erkennen, dass Schritte verschiedener oben beschriebener Verfahren durch programmierte Computer durchgeführt werden können. Hierbei sollen einige Beispiele auch Programmspeichervorrichtungen, z. B. Digitaldatenspeichermedien, abdecken, die maschinen- oder computerlesbar sind und maschinenausführbare oder computerausführbare Programme von Anweisungen codieren, wobei die Anweisungen einige oder alle der Schritte der oben beschriebenen Verfahren durchführen. Die Programmspeichervorrichtungen können z. B. Digitalspeicher, magnetische Speichermedien wie beispielsweise Magnetplatten und Magnetbänder, Festplattenlaufwerke oder optisch lesbare Digitaldatenspeichermedien sein. Auch sollen weitere Beispiele Computer programmiert zum Durchführen der Schritte der oben beschriebenen Verfahren oder (feld-)programmierbare Logik-Arrays ((F)PLA = (Field) Programmable Logic Arrays) oder (feld-)programmierbare Gate-Arrays ((F)PGA = (Field) Programmable Gate Arrays) programmiert zum Durchführen der Schritte der oben beschriebenen Verfahren abdecken.
  • Durch die Beschreibung und Zeichnungen werden nur die Grundsätze der Offenbarung dargestellt. Es versteht sich daher, dass der Fachmann verschiedene Anordnungen ableiten kann, die, obwohl sie nicht ausdrücklich hier beschrieben oder dargestellt sind, die Grundsätze der Offenbarung verkörpern und in ihrem Sinn und Rahmen enthalten sind. Weiterhin sollen alle hier aufgeführten Beispiele ausdrücklich nur Lehrzwecken dienen, um den Leser beim Verständnis der Grundsätze der Offenbarung und der durch den (die) Erfinder beigetragenen Konzepte zur Weiterentwicklung der Technik zu unterstützen, und sollen als ohne Begrenzung solcher besonders aufgeführten Beispiele und Bedingungen dienend aufgefasst werden. Weiterhin sollen alle hiesigen Aussagen über Grundsätze, Aspekte und Beispiele der Offenbarung wie auch besondere Beispiele derselben deren Entsprechungen umfassen.
  • Als „Mittel für ...” (Durchführung einer gewissen Funktion) bezeichnete Funktionsblöcke sind als Funktionsblöcke umfassend Schaltungen zu verstehen, die jeweils zum Durchführen einer gewissen Funktion ausgebildet sind. Daher kann ein „Mittel für etwas” ebenso als „Mittel ausgebildet für oder geeignet für etwas” verstanden werden. Ein Mittel ausgebildet zum Durchführen einer gewissen Funktion bedeutet daher nicht, dass ein solches Mittel notwendigerweise die Funktion durchführt (zu einem gegebenen Zeitpunkt).
  • Funktionen verschiedener, in den Figuren dargestellter Elemente einschließlich jeder als „Mittel”, „Mittel zur Bereitstellung eines Sensorsignals”, „Mittel zum Erzeugen eines Sendesignals” usw. bezeichneter Funktionsblöcke können durch die Verwendung dedizierter Hardware wie beispielsweise „eines Signalanbieters”, „einer Signalverarbeitungseinheit”, „eines Prozessors”, „einer Steuerung”, usw. wie auch als Hardware fähig der Ausführung von Software in Verbindung mit zugehöriger Software bereitgestellt werden. Weiterhin könnte jede hier als „Mittel” beschriebene Instanz als „ein oder mehrere Module”, „eine oder mehrere Vorrichtungen”, „eine oder mehrere Einheiten”, usw. implementiert sein oder diesem entsprechen. Bei Bereitstellung durch einen Prozessor können die Funktionen durch einen einzigen dedizierten Prozessor, durch einen einzelnen geteilten Prozessor oder durch eine Vielzahl einzelner Prozessoren bereitgestellt werden, von denen einige gemeinschaftlich verwendet werden können. Weiterhin soll ausdrückliche Verwendung des Begriffs „Prozessor” oder „Steuerung” nicht als ausschließlich auf zur Ausführung von Software fähige Hardware bezogen ausgelegt werden, und kann implizit ohne Begrenzung Digitalsignalprozessor-(DSP-)Hardware, Netzprozessor, anwendungsspezifische integrierte Schaltung (ASIC = Application Specific Integrated Circuit), feldprogrammierbare Logikanordnung (FPGA = Field Programmable Gate Array), Nurlesespeicher (ROM = Read Only Memory) zum Speichern von Software, Direktzugriffsspeicher (RAM = Random Access Memory) und nichtflüchtige Speichervorrichtung (storage) einschließen. Auch kann sonstige Hardware, herkömmliche und/oder kundenspezifische, eingeschlossen sein.
  • Der Fachmann sollte verstehen, dass alle hiesigen Blockschaltbilder konzeptmäßige Ansichten beispielhafter Schaltungen darstellen, die die Grundsätze der Offenbarung verkörpern. Auf ähnliche Weise versteht es sich, dass alle Ablaufdiagramme, Flussdiagramme, Zustandsübergangsdiagramme, Pseudocode und dergleichen verschiedene Prozesse darstellen, die im Wesentlichen in computerlesbarem Medium dargestellt und so durch einen Computer oder Prozessor ausgeführt werden können, ungeachtet dessen, ob ein solcher Computer oder Prozessor ausdrücklich dargestellt ist.
  • Weiterhin sind die nachfolgenden Ansprüche hiermit in die detaillierte Beschreibung aufgenommen, wo jeder Anspruch als getrenntes Beispiel für sich stehen kann. Wenn jeder Anspruch als getrenntes Beispiel für sich stehen kann, ist zu beachten, dass – obwohl ein abhängiger Anspruch sich in den Ansprüchen auf eine besondere Kombination mit einem oder mehreren anderen Ansprüchen beziehen kann – andere Beispiele auch eine Kombination des abhängigen Anspruchs mit dem Gegenstand jedes anderen abhängigen oder unabhängigen Anspruchs einschließen können. Diese Kombinationen werden hier vorgeschlagen, so fern nicht angegeben ist, dass eine bestimmte Kombination nicht beabsichtigt ist. Weiterhin sollen auch Merkmale eines Anspruchs für jeden anderen unabhängigen Anspruch eingeschlossen sein, selbst wenn dieser Anspruch nicht direkt abhängig von dem unabhängigen Anspruch gemacht ist.
  • Es ist weiterhin zu beachten, dass in der Beschreibung oder in den Ansprüchen offenbarte Verfahren durch eine Vorrichtung mit Mitteln zum Durchführen jeder der jeweiligen Schritte dieser Verfahren implementiert sein können.
  • Weiterhin versteht es sich, dass die Offenbarung vielfacher, in der Beschreibung oder den Ansprüchen offenbarter Schritte oder Funktionen nicht als in der bestimmten Reihenfolge befindlich ausgelegt werden sollte. Durch die Offenbarung von vielfachen Schritten oder Funktionen werden diese daher nicht auf eine bestimmte Reihenfolge begrenzt, es sei denn, dass diese Schritte oder Funktionen aus technischen Gründen nicht austauschbar sind. Weiterhin kann in einigen Beispielen ein einzelner Schritt mehrere Teilschritte einschließen oder in diese aufgebrochen werden. Solche Teilschritte können eingeschlossen sein und Teil der Offenbarung dieses Einzelschritts bilden, sofern sie nicht ausdrücklich ausgeschlossen sind.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • IEEE 802.16 [0018]
    • IEEE 802.11 [0018]

Claims (25)

  1. Ein System (100) zum Bestimmen einer Korrektur (141) für einen Ausgangswert (111) eines Zeit-zu-Digital-Wandlers (110) innerhalb einer Phasenregelschleife, wobei sich der Ausgangswert (111) auf eine Zeitdifferenz zwischen einem Eingangssignal (131) und einem Referenzsignal (101) bezieht, die an den Zeit-zu-Digital-Wandler (110) geliefert werden, umfassend: einen digital gesteuerten Oszillator (120), der ausgebildet ist, um ein erstes Signal (121) unabhängig von dem Ausgangswert (111) zu erzeugen, wobei das erste Signal (121) eine erste Frequenz aufweist, die sich von einem ganzzahligen Mehrfachen einer Referenzfrequenz des Referenzsignals (101) unterscheidet; einen Frequenzteiler (130), der ausgebildet ist, um das Eingangssignal (131) für den Zeit-zu-Digital-Wandler (110) basierend auf dem ersten Signal (121) zu erzeugen, wobei das Eingangssignal (131) eine zweite Frequenz aufweist, die ein Bruchteil der ersten Frequenz ist; und eine Verarbeitungseinheit (140), die ausgebildet ist, um die Korrektur (141) unter Verwendung einer Verteilung von Ausgangswerten von mehreren Zeitdifferenzen zu berechnen.
  2. Das System gemäß Anspruch 1, wobei der Frequenzteiler (130) ausgebildet ist, um ein Verhältnis der zweiten Frequenz zu der ersten Frequenz basierend auf einem Steuerungssignal (161) auszuwählen, und wobei das Steuerungssignal (161) auf dem Ausgangswert (111) basiert.
  3. Das System gemäß Anspruch 2, das System ferner umfassend: einen Komparator (150), der ausgebildet ist, um den Ausgangswert (111) mit einer Schwelle (152) zu vergleichen; und eine Signalmodifikationseinheit (160), die ausgebildet ist, um ein konstantes Signal (162) basierend auf einem Vergleichsergebnis (151) des Komparators (150) zu modifizieren, um das Steuerungssignal (161) bereitzustellen.
  4. Das System gemäß Anspruch 3, wobei die Signalmodifikationseinheit (160) ausgebildet ist, um einen Wert, der durch das konstante Signal (162) repräsentiert ist, um einen Versatzwert für eine Oszillationsperiode des Eingangssignals (131) linear zu modifizieren.
  5. Das System gemäß Anspruch 4, ferner umfassend eine Versatzbereitstellungseinheit (253), die ausgebildet ist, um den Versatzwert an die Signalmodifikationseinheit (160) basierend auf dem Vergleichsergebnis (151) des Komparators (150) zu liefern.
  6. Das System gemäß Anspruch 3, Anspruch 4 oder Anspruch 5, wobei der Frequenzteiler (130) einen Multi-Modulus-Teiler (230) umfasst, und wobei das System ferner einen Sigma-Delta-Modulator (270) umfasst, der ausgebildet ist, um das konstante Signal unabhängig von einem zweiten Eingangssignal zu erzeugen, das an den Sigma-Delta-Modulator (270) bereitgestellt wird.
  7. Das System gemäß einem der vorangehenden Ansprüche, wobei ein absoluter Wert einer Differenz zwischen einem Verhältnis der ersten Frequenz zu der Referenzfrequenz und einem Verhältnis des ganzzahligen Mehrfachen der Referenzfrequenz zu der Referenzfrequenz kleiner ist als ungefähr 0,05.
  8. Das System gemäß einem der vorangehenden Ansprüche, wobei die Verarbeitungseinheit (140) einen Integrator (240-2) aufweist, der ausgebildet ist, um die Verteilung von Ausgangswerten zu integrieren.
  9. Das System gemäß Anspruch 8, wobei die Verarbeitungseinheit (140) ferner ausgebildet ist, um die Verteilung von Ausgangswerten in Bins eines Histogramms (240-1) zu sammeln, wobei die Bins einem vorbestimmten Bereich der Ausgangswerte entsprechen, und wobei der Integrator (240-2) ferner ausgebildet ist, um Inhalte der Bins zu integrieren.
  10. Das System gemäß einem der vorangehenden Ansprüche, wobei das System ferner ein Schleifenfilter (280) umfasst, das ausgebildet ist, um den Ausgangswert (111) zu empfangen, und wobei das Schleifenfilter (280) ferner ausgebildet ist, um ein weiteres Steuerungssignal (281) für den digital gesteuerten Oszillator (120) unabhängig von dem Ausgangswert (111) zu erzeugen.
  11. Ein System zum Modifizieren eines Ausgangswerts eines Zeit-zu-Digital-Wandlers innerhalb einer Phasenregelschleife, wobei sich der Ausgangswert auf eine Zeitdifferenz zwischen einem Eingangssignal und einem Referenzsignal bezieht, die zu einem Zeit-zu-Digital-Wandler geliefert werden, umfassend: einen digital gesteuerten Oszillator, der ausgebildet ist, um ein erstes Signal unabhängig von dem Ausgangswert in einem ersten Operationsmodus zu erzeugen, wobei das erste Signal eine erste Frequenz aufweist, die sich von einem ganzzahligen Mehrfachen einer Referenzfrequenz des Referenzsignals unterscheidet; einen Frequenzteiler, der ausgebildet ist, um in dem ersten Modus das Eingangssignal für den Zeit-zu-Digital-Wandler basierend auf dem ersten Signal zu erzeugen, wobei das Eingangssignal eine zweite Frequenz aufweist, die ein Bruchteil der ersten Frequenz ist; eine Verarbeitungseinheit, die ausgebildet ist, um in dem ersten Modus eine Korrektur für den Ausgangswert unter Verwendung einer Verteilung von Ausgangswerten von mehreren Zeitdifferenzen zu berechnen, wobei der digital gesteuerte Oszillator ausgebildet ist, um abhängig von dem Ausgangswert ein zweites Signal in einem zweiten Operationsmodus zu erzeugen, wobei der Frequenzteiler ausgebildet ist, um in dem zweiten Modus das Eingangssignal basierend auf dem zweiten Signal zu erzeugen, wobei die zweite Frequenz ein Bruchteil der Frequenz des zweiten Signals ist; und eine Korrektureinheit, die ausgebildet ist, um in dem zweiten Modus den Ausgangswert durch die Korrektur zu modifizieren.
  12. Das System gemäß Anspruch 11, ferner umfassend eine Nachschlagtabelle, die ausgebildet ist, um in dem ersten Modus die Korrektur zu empfangen und in dem zweiten Modus die Korrektur an die Korrektureinheit zu liefern.
  13. Ein Sender (621) umfassend ein System zum Bestimmen einer Korrektur für ein Ausgangssignal eines Zeit-zu-Digital-Wandlers innerhalb einer Phasenregelschleife gemäß einem der Ansprüche 1 bis 10/oder ein System zum Modifizieren eines Ausgangswerts eines Zeit-zu-Digital-Wandlers innerhalb einer Phasenregelschleife gemäß einem der Ansprüche 11 und 12.
  14. Ein Empfänger (622) umfassend ein System zum Bestimmen einer Korrektur für ein Ausgangssignal eines Zeit-zu-Digital-Wandlers innerhalb einer Phasenregelschleife gemäß einem der Ansprüche 1 bis 10/oder ein System zum Modifizieren eines Ausgangswerts eines Zeit-zu-Digital-Wandlers innerhalb einer Phasenregelschleife gemäß einem der Ansprüche 11 und 12.
  15. Ein Mobilkommunikationsgerät (600) umfassend einen Sender gemäß Anspruch 13 und/oder einen Empfänger gemäß Anspruch 14.
  16. Das Mobilkommunikationsgerät gemäß Anspruch 15, ferner umfassend zumindest eine Antenne, die mit dem Sender und/oder dem Empfänger gekoppelt ist.
  17. Ein Verfahren (700) zum Bestimmen einer Korrektur für einen Ausgangswert eines Zeit-zu-Digital-Wandlers innerhalb einer Phasenregelschleife, wobei sich der Ausgangswert auf eine Zeitdifferenz zwischen einem Eingangssignal und einem Referenzsignal bezieht, die an den Zeit-zu-Digital-Wandler geliefert werden, umfassend: Erzeugen (702) eines ersten Signals unabhängig von dem Ausgangswert, wobei das erste Signal eine erste Frequenz aufweist, die sich von einem ganzzahligen Mehrfachen einer Referenzfrequenz des Referenzsignals unterscheidet; Erzeugen (704) des Eingangssignals für den Zeit-zu-Digital-Wandler basierend auf dem ersten Signal, wobei das Eingangssignal eine zweite Frequenz aufweist, die ein Bruchteil der ersten Frequenz ist; und Berechnen (706) der Korrektur unter Verwendung einer Verteilung von Ausgangswerten von mehreren Zeitdifferenzen.
  18. Das Verfahren gemäß Anspruch 17, wobei das Erzeugen (704) des Eingangssignals für den Zeit-zu-Digital-Wandler das Auswählen eines Verhältnisses der zweiten Frequenz zu der ersten Frequenz basierend auf einem Steuerungssignal aufweist, und wobei das Steuerungssignal auf dem Ausgangswert basiert.
  19. Das Verfahren gemäß Anspruch 18, das Erzeugen des Eingangssignals (704) ferner umfassend: Vergleichen des Ausgangswerts mit einer Schwelle; und Modifizieren eines konstanten Signals basierend auf einem Vergleichsergebnis, um das Steuerungssignal bereitzustellen.
  20. Das Verfahren gemäß Anspruch 19, wobei das Modifizieren des konstanten Signals das lineare Modifizieren eines Werts, der durch das konstante Signal repräsentiert ist, um einen Versatzwert für eine Oszillationsperiode des Eingangssignals aufweist.
  21. Das Verfahren gemäß einem der vorangehenden Ansprüche, wobei ein absoluter Wert einer Differenz zwischen einem Verhältnis der ersten Frequenz zu der Referenzfrequenz und einem Verhältnis des ganzzahligen Mehrfachen der Referenzfrequenz zu der Referenzfrequenz kleiner ist als ungefähr 0,05.
  22. Das Verfahren gemäß einem der vorangehenden Ansprüche, wobei das Berechnen (706) der Korrektur das Integrieren der Verteilung von Ausgangswerten aufweist.
  23. Das Verfahren gemäß Anspruch 22, das Integrieren der Verteilung von Ausgangswerten ferner umfassend: Sammeln der Verteilung von Ausgangswerten in Bins eines Histogramms, wobei die Bins einem vorbestimmten Bereich von Ausgangswerten entsprechen; und Integrieren von Inhalten der Bins.
  24. Ein Verfahren (800) zum Modifizieren eines Ausgangswerts eines Zeit-zu-Digital-Wandlers innerhalb einer Phasenregelschleife, wobei sich der Ausgangswert auf eine Zeitdifferenz zwischen einem Eingangssignal und einem Referenzsignal bezieht, die an den Zeit-zu-Digital-Wandler geliefert werden, umfassend: Berechnen (802) einer Korrektur für den Ausgangswert in einem ersten Operationsmodus, das Berechnen der Korrektur umfassend: Erzeugen (802-1) eines ersten Signals unabhängig von dem Ausgangswert, wobei das erste Signal eine erste Frequenz aufweist, die sich von einem ganzzahligen Mehrfachen einer Referenzfrequenz des Referenzsignals unterscheidet; Erzeugen (802-2) des Eingangssignals für den Zeit-zu-Digital-Wandler basierend auf dem ersten Signal, wobei das Eingangssignal eine zweite Frequenz aufweist, die ein Bruchteil der ersten Frequenz ist; Berechnen (802-3) der Korrektur unter Verwendung einer Verteilung von Ausgangswerten von mehreren Zeitdifferenzen; und Erzeugen (804), abhängig von dem Ausgangswert, eines zweiten Signals in einem zweiten Operationsmodus; Erzeugen (806), in dem zweiten Modus, des Eingangssignals basierend auf dem zweiten Signal, wobei die zweite Frequenz ein Bruchteil der Frequenz des zweiten Signals ist; und Modifizieren (808), in dem zweiten Modus, des Ausgangswerts durch die Korrektur.
  25. Ein computerlesbares Speicherungsmedium, das gespeichert auf demselben ein Programm aufweist, das einen Programmcode zum Ausführen des Verfahrens gemäß einem der Ansprüche 17 bis 24 aufweist, wenn das Programm auf einem Computer oder Prozessor ausgeführt wird.
DE102015110293.5A 2015-06-26 2015-06-26 Ein System und ein Verfahren zum Bestimmen einer Korrektur für einen Ausgangswert eines Zeit-zu-Digital-Wandlers innerhalb einer Phasenregelschleife Pending DE102015110293A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102015110293.5A DE102015110293A1 (de) 2015-06-26 2015-06-26 Ein System und ein Verfahren zum Bestimmen einer Korrektur für einen Ausgangswert eines Zeit-zu-Digital-Wandlers innerhalb einer Phasenregelschleife
PCT/IB2016/053359 WO2016207758A1 (en) 2015-06-26 2016-06-08 A system and a method for determining a correction for an output value of a time-to-digital converter within a phase- locked loop
US15/575,830 US10298243B2 (en) 2015-06-26 2016-06-08 System and a method for determining a correction for an output value of a time-to-digital converter within a phase-locked loop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015110293.5A DE102015110293A1 (de) 2015-06-26 2015-06-26 Ein System und ein Verfahren zum Bestimmen einer Korrektur für einen Ausgangswert eines Zeit-zu-Digital-Wandlers innerhalb einer Phasenregelschleife

Publications (1)

Publication Number Publication Date
DE102015110293A1 true DE102015110293A1 (de) 2016-12-29

Family

ID=57537154

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015110293.5A Pending DE102015110293A1 (de) 2015-06-26 2015-06-26 Ein System und ein Verfahren zum Bestimmen einer Korrektur für einen Ausgangswert eines Zeit-zu-Digital-Wandlers innerhalb einer Phasenregelschleife

Country Status (3)

Country Link
US (1) US10298243B2 (de)
DE (1) DE102015110293A1 (de)
WO (1) WO2016207758A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110754041A (zh) * 2017-07-17 2020-02-04 英特尔Ip公司 用于校准数字到时间转换器的相位非线性的方法和系统
US10511315B1 (en) * 2018-09-21 2019-12-17 Silicon Laboratories Inc. Adaptive jitter and spur adjustment for clock circuits
US10958278B2 (en) * 2019-07-31 2021-03-23 Intel Corporation Techniques in phase-lock loop configuration in a computing device
EP4140039A1 (de) 2020-04-24 2023-03-01 Telefonaktiebolaget LM ERICSSON (PUBL) Zeit-digital-wandleranordnung mit vergrössertem erfassungsbereich
CN115516768A (zh) * 2020-04-28 2022-12-23 瑞典爱立信有限公司 时间数字转换器校准

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1458101A1 (de) * 2003-03-14 2004-09-15 STMicroelectronics S.r.l. Fraktional-Phasenregelschleife
WO2008072851A1 (en) * 2006-12-15 2008-06-19 Syncoam Co., Ltd Oscillating-frequency variable oscillator

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4282998B2 (ja) * 2003-01-08 2009-06-24 パナソニック株式会社 変調器及びその補正方法
US7859344B2 (en) * 2008-04-29 2010-12-28 Renesas Electronics Corporation PLL circuit with improved phase difference detection
US8570107B2 (en) * 2011-04-01 2013-10-29 Mediatek Singapore Pte. Ltd. Clock generating apparatus and frequency calibrating method of the clock generating apparatus
US8508266B2 (en) 2011-06-30 2013-08-13 Broadcom Corporation Digital phase locked loop circuits with multiple digital feedback loops
US9225562B2 (en) * 2012-02-27 2015-12-29 Intel Deutschland Gmbh Digital wideband closed loop phase modulator with modulation gain calibration
US8953730B2 (en) * 2012-04-20 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Auto frequency calibration for a phase locked loop and method of use
US9628094B2 (en) * 2013-09-26 2017-04-18 Intel Corporation Apparatus and method for fast phase locking for digital phase locked loop

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1458101A1 (de) * 2003-03-14 2004-09-15 STMicroelectronics S.r.l. Fraktional-Phasenregelschleife
WO2008072851A1 (en) * 2006-12-15 2008-06-19 Syncoam Co., Ltd Oscillating-frequency variable oscillator

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
IEEE 802.11
Ravi, A.; Pellerano, S.; Ornelas, C.; Lakdawala, H.; Tetzlaff, T.; Degani, O.; Sajadieh, M.; Soumyanath, K.: A 9.2–12GHz, 90nm digital fractional-N synthesizer with stochastic TDC calibration and −35/−41dBc integrated phase noise in the 5/2.5GHz bands. In: VLSI Circuits (VLSIC), 2010 IEEE Symposium on, 16. -18. June 2010, S. 143 - 144.
Ravi, A.; Pellerano, S.; Ornelas, C.; Lakdawala, H.; Tetzlaff, T.; Degani, O.; Sajadieh, M.; Soumyanath, K.: A 9.2-12GHz, 90nm digital fractional-N synthesizer with stochastic TDC calibration and -35/-41dBc integrated phase noise in the 5/2.5GHz bands. In: VLSI Circuits (VLSIC), 2010 IEEE Symposium on, 16. -18. June 2010, S. 143 - 144. *
Samarah, A.; Carusone, A.C.: A Digital Phase-Locked Loop With Calibrated Coarse and Stochastic Fine TDC. In: Solid-State Circuits, IEEE Journal of, Vol. 48, Aug. 2013, Nr. 8, S. 1829 - 1841. *

Also Published As

Publication number Publication date
US20180131380A1 (en) 2018-05-10
WO2016207758A1 (en) 2016-12-29
US10298243B2 (en) 2019-05-21

Similar Documents

Publication Publication Date Title
DE102015110293A1 (de) Ein System und ein Verfahren zum Bestimmen einer Korrektur für einen Ausgangswert eines Zeit-zu-Digital-Wandlers innerhalb einer Phasenregelschleife
DE102014017440B4 (de) Feedback-Kalibrierung eines Digital-Zeit-Wandlers
DE102013114797B4 (de) Sendeempfängervorrichtung und Verfahren zum Erzeugen eines Kompensationssignals
DE102015006935B4 (de) Kalibrierung eines segmentierten Digital-Zeit-Wandlers
DE102014113922B4 (de) Digital-zu-Analog-Wandler-Schaltungen, Sender und Verfahren zum Erzeugen eines Hochfrequenz-Sendesignals und Verfahren einer Digital-zu-Analog-Umwandlung
DE102014104478B4 (de) Eine Schaltung, eine integrierte Schaltung, ein Sender, ein Empfänger, ein Sende-Empfangs-Gerät, ein Verfahren zum Erhalten von Kalibrierungsdaten und ein Verfahren zum Erzeugen einesLokaloszillatorsignals
DE102015110238A1 (de) Eine Schaltung und ein Verfahren zum Erzeugen eines Radiofrequenzsignals
DE102014114044B4 (de) Eine Vorrichtung und ein Verfahren zum Erzeugen von Basisbandempfangssignalen
DE102013203304B4 (de) Digitaler Breitband-Regelkreis-Phasenmodulator mit Modulationsverstärkungskalibrierung
DE102014106630B4 (de) Peak-to-Average Power Ratio- (PAR) -Signalreduzierung
DE102015110275A1 (de) Vorrichtungen und Verfahren zum Verschieben eines digitalen Signals um eine Verschiebungszeit zum Bereitstellen eines verschobenen Signals
DE112017007155T5 (de) Zeit-zu-digital-wandler, digitale phasenregelschleife, verfahren zum betreiben eines zeit-zu-digital-wandlers und verfahren für eine digitale phasenregelschleife
DE112015006863T5 (de) Duale Konnektivität für Zuverlässigkeit
DE102011004752A1 (de) Signalverarbeitungsschaltung und Verfahren
DE102014119071A1 (de) Eine Vorrichtung und ein Verfahren zum Erzeugen eines Sendesignals
DE202014105774U1 (de) Vorrichtung zum Betreiben von Oszilatorsignalen
DE112017007753T5 (de) Ein verfahren und ein system zum kalibrieren einer phasen-nichtlinearität eines digital-zeit-wandlers
DE102023001555A1 (de) Inl-detektion und -kalibrierung für phaseninterpolator
DE102018121318A1 (de) Vorrichtung und verfahren zum erzeugen eines oszillationssignals, mobilkommunikationssysteme und mobilgerät
DE102015104809A1 (de) Eine Vorrichtung und ein Verfahren zum Verarbeiten eines Signals, das von einem empfangenen Radiofrequenzsignal abhängt
DE102015110274A1 (de) Eine vorrichtung und ein verfahren zum verstärken eines eingangssignals
DE102014104142A1 (de) Quantisierungsschaltung und Verfahren zum Quantisieren einer Eingangsgröße
DE102013113495A1 (de) Vorrichtung und Verfahren zum Bereitstellen von Oszillatorsignalen
DE102015116241B4 (de) Ein Verfahren zum Betreiben einer Radiofrequenz-Digital-Analog-Wandlungsschaltungsanordnung im Fall eines ersten und eines nachfolgenden zweiten Eingangsabtastwertes mit unterschiedlichen Vorzeichen, und eine Digital-Analog-Wandlungsschaltungsanordnung
DE102015116246B4 (de) Ein Verfahren und eine Vorrichtung zum Bestimmen eines rauschgeformten, quantisierten Parameters, der zu der Erzeugung eines Ausgangssignals beiträgt

Legal Events

Date Code Title Description
R163 Identified publications notified
R082 Change of representative

Representative=s name: WITHERS & ROGERS LLP, DE

R081 Change of applicant/patentee

Owner name: APPLE INC., CUPERTINO, US

Free format text: FORMER OWNER: INTEL IP CORPORATION, SANTA CLARA, CALIF., US

Owner name: APPLE INC., CUPERTINO, US

Free format text: FORMER OWNER: INTEL IP CORPORATION, SANTA CLARA, CA, US

R082 Change of representative

Representative=s name: WITHERS & ROGERS LLP, DE

R012 Request for examination validly filed