DE102023001555A1

DE102023001555A1 - Inl-detektion und -kalibrierung für phaseninterpolator

Info

Publication number: DE102023001555A1
Application number: DE102023001555.5A
Authority: DE
Inventors: Seong-Ho Lee; SangHye Chung; Hyung-Joon Jeon; Vadim Milirud; Wei Zhang; Angus Tang
Original assignee: Avago Technologies International Sales Pte Ltd
Current assignee: Avago Technologies International Sales Pte Ltd
Priority date: 2022-04-22
Filing date: 2023-04-19
Publication date: 2023-11-09
Also published as: CN116938200A; US11569804B1

Abstract

Eine Vorrichtung weist Steuerlogik auf, die mit einer Phasendetektorschaltung und einer einstellbaren Verzögerungsschaltung verbunden ist. Die Steuerlogik ist dazu konfiguriert, einen Zustand einer ersten Phase eines Ausgangssignals eines Phaseninterpolators bezüglich einer zweiten Phase eines Referenzsignals zu erhalten und eine Verzögerung des Referenzsignals einzustellen, bis die zweite Phase mit der ersten Phase übereinstimmt. Die Steuerlogik ist des Weiteren dazu konfiguriert, eine Gesamtverzögerung des Referenzsignals zu messen, wenn die zweite Phase mit der ersten Phase übereinstimmt, und integrale Nichtlinearität des Phaseninterpolators bei dem ersten Code basierend auf der Gesamtverzögerung zu bestimmen. Die Steuerlogik kann des Weiteren einen ersten Code eines Phaseninterpolators basierend wenigstens teilweise auf der integralen Nichtlinearität kalibrieren.

Description

Die vorliegende Offenbarung bezieht sich im Allgemeinen auf Verfahren, Systeme und Vorrichtungen zum Adressieren von Fehlern, die durch Nichtlinearität in Phaseninterpolatoren eingebracht werden.
Ein Phaseninterpolator (PI), allgemein auch als „Phasenrotator“ bezeichnet, ist eine Kernkomponente, die wesentliche Transceiverfunktionen, wie zum Beispiel Takt- und Datenwiederherstellung bzw. Clock and Data Recovery (CDR), Schleifentimingmodus bzw. Loop Timing Mode und Spreizspektrumtaktung bzw. Spread Spectrum Clocking (SSC) ermöglicht. Die Transceiverleistung leidet unter integraler Nichtlinearität (INL) im PI, die Jitter in den wiederhergestellten Takt einbringt.
Jitter ist wichtig bei Systemen mit fortgeschrittener Modulation, wie zum Beispiel Pulsamplitudenmodulation der 4. Ebene (PAM4) und Quadraturamplitudenmodulation der 16. Ebene (QAM16) / Quadraturamplitudenmodulation der 64. Ebene (QAM64), die das dominante Modulationsschema für Verbindungen mit einer Geschwindigkeit von 100 Gigabit und darüber sind. Der Timing- und Noise-Margin eines modulierten Signals ist signifikant kleiner als für ein Nicht-Rückkehr-nach-Null bzw. Non-Return-to-Zero (NRZ) -Signal. Für Empfänger auf Analog-Digital-Wandler (ADW) bzw. Analog-to-Digital Converter (ADC) -Basis mit fortgeschrittener Modulation verschlechtert ungenaues Abtasttakt-Timing die ADW-Leistung. Die Verschlechterungseffekte werden mit Hochgeschwindigkeits-Eingangssignalen größer.
Somit werden Verfahren, Systeme und Vorrichtungen für INL-Detektion und -Kalibrierung bereitgestellt.
Gemäß einem Aspekt wird ein Verfahren bereitgestellt, das aufweist:

Bestimmen einer ersten Phase eines Ausgangssignals eines Phaseninterpolators, wobei das Ausgangssignal durch den Phaseninterpolator basierend auf einem ersten Code erzeugt wird;
Einstellen, über eine einstellbare Verzögerungsschaltung, einer Verzögerung eines Referenzsignals, das eine zweite Phase hat, bis die zweite Phase mit der ersten Phase übereinstimmt, wobei die Verzögerung des Referenzsignals in Inkrementen von Schritten einstellbar ist;
Messen, über Steuerlogik, der Verzögerung des Referenzsignals, wenn die zweite Phase mit der ersten Phase übereinstimmt, wobei die Verzögerung in Schritten gemessen wird;
Bestimmen der integralen Nichtlinearität des Phaseninterpolators bei dem ersten Code basierend wenigstens teilweise auf der Verzögerung; und
Kalibrieren, über die Steuerlogik, des ersten Codes basierend wenigstens teilweise auf der integralen Nichtlinearität.

Vorteilhaft weist das Bestimmen der integralen Nichtlinearität des Phaseninterpolators bei dem ersten Code des Weiteren auf:

Umwandeln, über die Steuerlogik, der Gesamtverzögerung von Schritten in eine Phasendifferenz, die in niederwertigsten Bits des ersten Codes gemessen wird.
Vorteilhaft weist das Kalibrieren des ersten Codes des Weiteren auf:
- Erzeugen, über die Steuerlogik, eines zweiten Codes, wobei der zweite Code durch Einstellen des ersten Codes basierend auf der Phasendifferenz erzeugt wird; und
- Abbilden, über die Steuerlogik, des ersten Codes auf den zweiten Code.

Vorteilhaft ist der zweite Code ein Phaseninterpolatorcode, der am nächsten an einem eingestellten Phaseninterpolatorcode ist, wobei der eingestellte Phaseninterpolatorcode der erste Code ist, der basierend auf der Phasendifferenz eingestellt wird.
Vorteilhaft weist der Phaseninterpolator eine oder mehrere Digital-Analog-Wandler (DAW) -Einheiten auf, wobei jede DAW-Einheit einem jeweiligen Code entspricht, wobei das Kalibrieren des ersten Codes des Weiteren aufweist:

Einstellen eines Gewichts wenigstens einer DAW-Einheit der einen oder der mehreren DAW-Einheiten basierend auf der Phasendifferenz.

Vorteilhaft weist das Verfahren des Weiteren auf:

Bestimmen der integralen Nichtlinearität des Phaseninterpolators an einem ersten Intervall von Phaseninterpolatorcodes, wobei das Bestimmen der integralen Nichtlinearität des Phaseninterpolators an dem ersten Intervall des Weiteren aufweist:
- Bestimmen jeweiliger erster Phasen des Ausgangssignals des Phaseninterpolators, das basierend auf jeweiligen Phaseninterpolatorcodes erzeugt wird, die durch das erste Intervall getrennt sind;
- für jeden jeweiligen Phaseninterpolatorcode, Verzögern, über die einstellbare Verzögerungsschaltung, des Referenzsignals, bis jeweilige zweite Phasen des Referenzsignals mit korrespondierenden jeweiligen ersten Phasen übereinstimmen; und
- Messen, über die Steuerlogik, jeweiliger Verzögerungen des Referenzsignals, wenn jeweilige zweite Phasen mit den korrespondierenden jeweiligen ersten Phasen übereinstimmen.

Vorteilhaft weist das Verfahren des Weiteren auf:

Abbilden, über die Steuerlogik, jedes Phaseninterpolatorcodes des Phaseninterpolators auf einen jeweiligen kalibrierten Phaseninterpolatorcode basierend auf der gemessenen Gesamtverzögerung.

Vorteilhaft weist das Verfahren des Weiteren auf:

Bestimmen, über eine Phasendetektorschaltung, eines Zustands der ersten Phase bezüglich der zweiten Phase, wobei der Zustand angibt, ob die erste Phase der zweiten Phase voreilt oder der zweiten Phase nacheilt;
wobei das Messen der Gesamtverzögerung des Weiteren das Messen der Gesamtverzögerung aufweist, wenn ein Übergang im Zustand der ersten Phase bezüglich der zweiten Phase stattfindet, wobei der Übergang eine Zustandsänderung der ersten Phase bezüglich der zweiten Phase ist.

Gemäß einem Aspekt wird eine Schaltung bereitgestellt, die aufweist:

einen Phasendetektor, der konfiguriert ist zum:
- Bestimmen einer ersten Phase eines Ausgangssignals eines Phaseninterpolators, wobei das Ausgangssignal durch den Phaseninterpolator basierend auf einem ersten Code erzeugt wird;
- Bestimmen einer zweiten Phase eines Referenzsignals;
- Bestimmen eines Zustands der ersten Phase bezüglich der zweiten Phase, wobei der Zustand angibt, ob die erste Phase der zweiten Phase voreilt oder nacheilt;
- eine einstellbare Verzögerungsschaltung, die mit der Phasendetektorschaltung verbunden ist, wobei die einstellbare Verzögerungsschaltung dazu konfiguriert ist, eine Verzögerung des Referenzsignals einzustellen, bis die zweite Phase mit der ersten Phase übereinstimmt, wobei die Verzögerung des Referenzsignals in Inkrementen von Schritten einstellbar ist;
- Steuerlogik, die mit der Phasendetektorschaltung und der einstellbaren Verzögerungsschaltung verbunden ist, wobei die Steuerlogik konfiguriert ist zum:
  - Messen einer Gesamtverzögerung des Referenzsignals, wenn die zweite Phase mit der ersten Phase übereinstimmt, wobei die Gesamtverzögerung in Schritten gemessen wird;
  - Bestimmen der integralen Nichtlinearität des Phaseninterpolators bei dem ersten Code basierend auf der Gesamtverzögerung; und
  - Kalibrieren des ersten Codes basierend wenigstens teilweise auf der integralen Nichtlinearität.

Vorteilhaft ist die Steuerlogik des Weiteren konfiguriert zum Umwandeln der Gesamtverzögerung von Schritten in eine Phasendifferenz, die in niederwertigsten Bits des ersten Codes gemessen wird, wobei die integrale Nichtlinearität des Phaseninterpolators basierend auf der Phasendifferenz bestimmt wird.
Vorteilhaft weist das Kalibrieren des ersten Codes des Weiteren das Erzeugen eines zweiten Codes auf, wobei der zweite Code durch Einstellen des ersten Codes basierend auf der Phasendifferenz erzeugt wird, wobei die Steuerlogik des Weiteren dazu konfiguriert ist, den ersten Code auf den zweiten Code abzubilden.
Vorteilhaft ist der zweite Code ein Phaseninterpolatorcode, der am nächsten an einem eingestellten Phaseninterpolatorcode ist, wobei der eingestellte Phaseninterpolatorcode der erste Code ist, der basierend auf der Phasendifferenz eingestellt wird.
Vorteilhaft ist die Steuerlogik des Weiteren dazu konfiguriert, ein Gewicht von wenigstens einer Digital-Analog (DAW) -Einheit des Phaseninterpolators basierend auf der Phasendifferenz einzustellen, wobei der Phaseninterpolator eine oder mehrere DAW-Einheiten aufweist, wobei jede DAW-Einheit einem jeweiligen Code entspricht.
Vorteilhaft weist das Messen der Gesamtverzögerung des Weiteren das Messen der Gesamtverzögerung auf, wenn ein Übergang im Zustand der ersten Phase bezüglich der zweiten Phase stattfindet, wobei der Übergang eine Zustandsänderung der ersten Phase bezüglich der zweiten Phase ist.
Gemäß einem Aspekt wird eine Vorrichtung bereitgestellt, die aufweist:

Steuerlogik, die mit einer Phasendetektorschaltung und einer einstellbaren Verzögerungsschaltung verbunden ist, wobei die Steuerlogik konfiguriert ist zum:
- Erhalten, über die Phasendetektorschaltung, eines Zustands einer ersten Phase eines Ausgangssignals eines Phaseninterpolators bezüglich einer zweiten Phase eines Referenzsignals, wobei der Zustand angibt, ob die erste Phase der zweiten Phase voreilt oder nacheilt, wobei das Ausgangssignal von einem Phaseninterpolator basierend auf einem ersten Code erzeugt wird;
- Einstellen, über die einstellbare Verzögerungsschaltung, einer Verzögerung des Referenzsignals, bis die zweite Phase mit der ersten Phase übereinstimmt, wobei die Verzögerung des Referenzsignals in Inkrementen von Schritten einstellbar ist;
- Messen einer Gesamtverzögerung des Referenzsignals, wenn die zweite Phase mit der ersten Phase übereinstimmt, wobei die Gesamtverzögerung in Schritten gemessen wird;
- Bestimmen der integralen Nichtlinearität des Phaseninterpolators bei dem ersten Code basierend auf der Gesamtverzögerung; und
- Kalibrieren des ersten Codes basierend wenigstens teilweise auf der integralen Nichtlinearität.

Vorteilhaft ist die Steuerlogik des Weiteren konfiguriert zum Umwandeln der Gesamtverzögerung von Schritten in eine Phasendifferenz, die in niederwertigsten Bits des ersten Codes gemessen wird, wobei die integrale Nichtlinearität des Phaseninterpolators basierend auf der Phasendifferenz bestimmt wird.
Vorteilhaft weist das Kalibrieren des ersten Codes des Weiteren das Erzeugen eines zweiten Codes auf, wobei der zweite Code durch Einstellen des ersten Codes basierend auf der Phasendifferenz erzeugt wird, wobei die Steuerlogik des Weiteren dazu konfiguriert ist, den ersten Code auf den zweiten Code abzubilden.
Vorteilhaft ist der zweite Code ein Phaseninterpolatorcode, der am nächsten an einem eingestellten Phaseninterpolatorcode ist, wobei der eingestellte Phaseninterpolatorcode der erste Code ist, der basierend auf der Phasendifferenz eingestellt wird.
Vorteilhaft ist die Steuerlogik des Weiteren konfiguriert zum Einstellen eines Gewichts wenigstens einer Digital-Analog (DAW) -Einheit des Phaseninterpolators basierend auf der Phasendifferenz, wobei der Phaseninterpolator eine oder mehrere DAW-Einheiten aufweist, wobei jede DAW-Einheit einem jeweiligen Code entspricht.
Vorteilhaft weist das Messen der Gesamtverzögerung des Weiteren das Messen der Gesamtverzögerung auf, wenn ein Übergang im Zustand der ersten Phase bezüglich der zweiten Phase stattfindet, wobei der Übergang eine Zustandsänderung der ersten Phase bezüglich der zweiten Phase ist.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Ein weitergehendes Verständnis der Art und der Vorteile bestimmter Ausführungsformen kann durch Bezug auf die verbleibenden Abschnitte der Beschreibung und die Zeichnungen gewonnen werden. In den Zeichnungen werden gleiche Bezugszeichen verwendet, um auf ähnliche Komponenten hinzuweisen. In einigen Fällen wird einem Bezugszeichen eine Unterkennzeichnung zugeordnet, um eine von mehreren ähnlichen Komponenten zu bezeichnen. Wenn auf ein Bezugszeichen ohne Angabe einer existierenden Unterkennzeichnung Bezug genommen wird, soll sich dieses auf alle derartigen mehreren ähnlichen Komponenten beziehen.

1 ist ein schematisches Blockdiagramm eines Empfängersystems gemäß verschiedenen Ausführungsformen;
2 ist ein schematisches Blockdiagramm eines Sendersystems gemäß verschiedenen Ausführungsformen;
3 ist ein schematisches Blockdiagramm einer INL-Detektionsschaltung gemäß verschiedenen Ausführungsformen;
4 ist ein schematisches Diagramm, das einen Vorgang von INL-Detektion zeigt, gemäß verschiedenen Ausführungsformen;
5 ist ein schematisches Diagramm, das eine Steuerlogikimplementierung für INL-Kalibrierung zeigt, gemäß verschiedenen Ausführungsformen; und
6 ist ein Flussdiagramm eines Verfahrens zur variationstoleranten Linearphaseninterpolation gemäß verschiedenen Ausführungsformen.

DETAILIERTE BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
Verschiedene Ausführungsformen stellen Werkzeuge und Techniken für INL-Detektion und -Kalibrierung bei Phaseninterpolatoren bereit.
Bei einigen Ausführungsformen wird ein Verfahren für INL-Detektion und -Kalibrierung bei Phaseninterpolatoren bereitgestellt. Das Verfahren kann das Bestimmen einer ersten Phase eines Ausgangssignals eines Phaseninterpolators aufweisen, wobei das Ausgangssignal durch den Phaseninterpolator basierend auf einem ersten Code erzeugt wird, und das Einstellen, über eine einstellbare Verzögerungsschaltung, einer Verzögerung eines Referenzsignals, das eine zweite Phase hat, bis die zweite Phase mit der ersten Phase übereinstimmt, wobei die Verzögerung des Referenzsignals in Inkrementen von Schritten einstellbar ist. Das Verfahren weist des Weiteren das Messen, über Steuerlogik, der Verzögerung des Referenzsignals auf, wenn die zweite Phase mit der ersten Phase übereinstimmt, wobei die Verzögerung in Schritten gemessen wird, das Bestimmen der integralen Nichtlinearität des Phaseninterpolators bei dem ersten Code basierend wenigstens teilweise auf der Verzögerung, und das Kalibrieren, über die Steuerlogik, des ersten Codes basierend wenigstens teilweise auf der integralen Nichtlinearität.
Bei einigen Ausführungsformen wird eine Schaltung für INL-Detektion und -Kalibrierung bei Phaseninterpolatoren bereitgestellt. Die Schaltung kann eine Phasendetektorschaltung aufweisen, die konfiguriert ist zum Bestimmen einer ersten Phase eines Ausgangssignals eines Phaseninterpolators, wobei das Ausgangssignal durch den Phaseninterpolator basierend auf einem ersten Code erzeugt wird, zum Bestimmen einer zweiten Phase eines Referenzsignals, und zum Bestimmen eines Zustands der ersten Phase bezüglich der zweiten Phase, wobei der Zustand angibt, ob die erste Phase der zweiten Phase voreilt oder nacheilt. Die Schaltung kann des Weiteren eine einstellbare Verzögerungsschaltung aufweisen, die mit der Phasendetektorschaltung verbunden ist, wobei die einstellbare Verzögerungsschaltung dazu konfiguriert ist, eine Verzögerung des Referenzsignals einzustellen, bis die zweite Phase mit der ersten Phase übereinstimmt, wobei die Verzögerung des Referenzsignals in Inkrementen von Schritten einstellbar ist. Die Schaltung kann des Weiteren Steuerlogik aufweisen, die mit der Phasendetektorschaltung und der einstellbaren Verzögerungsschaltung verbunden ist. Die Steuerlogik kann konfiguriert sein zum Messen einer Gesamtverzögerung des Referenzsignals, wenn die zweite Phase mit der ersten Phase übereinstimmt, wobei die Gesamtverzögerung in Schritten gemessen wird, zum Bestimmen der integralen Nichtlinearität des Phaseninterpolators bei dem ersten Code basierend auf der Gesamtverzögerung, und zum Kalibrieren des ersten Codes basierend wenigstens teilweise auf der integralen Nichtlinearität.
Bei weiteren Ausführungsformen wird eine Vorrichtung für INL-Detektion und -Kalibrierung bei Phaseninterpolatoren bereitgestellt. Die Vorrichtung kann Steuerlogik aufweisen, die mit einer Phasendetektorschaltung und einer einstellbaren Verzögerungsschaltung verbunden ist. Die Steuerlogik kann konfiguriert sein zum Erhalten, über die Phasendetektorschaltung, eines Zustands einer ersten Phase eines Ausgangssignals eines Phaseninterpolators bezüglich einer zweiten Phase eines Referenzsignals, wobei der Zustand angibt, ob die erste Phase der zweiten Phase voreilt oder nacheilt, wobei das Ausgangssignal von einem Phaseninterpolator basierend auf einem ersten Code erzeugt wird, zum Einstellen, über die einstellbare Verzögerungsschaltung, einer Verzögerung des Referenzsignals, bis die zweite Phase mit der ersten Phase übereinstimmt, wobei die Verzögerung des Referenzsignals in Inkrementen von Schritten einstellbar ist, und zum Messen einer Gesamtverzögerung des Referenzsignals, wenn die zweite Phase mit der ersten Phase übereinstimmt, wobei die Gesamtverzögerung in Schritten gemessen wird. Die Steuerlogik kann des Weiteren konfiguriert sein zum Bestimmen der integralen Nichtlinearität des Phaseninterpolators bei dem ersten Code basierend auf der Gesamtverzögerung, und zum Kalibrieren des ersten Codes basierend wenigstens teilweise auf der integralen Nichtlinearität.
In der folgenden Beschreibung werden zu Erläuterungszwecken zahlreiche Details dargelegt, um ein profundes Verständnis der beschriebenen Ausführungsformen zu gewährleisten. Es ist jedoch für den Fachmann offensichtlich, dass andere Ausführungsformen ohne einige dieser Details praktiziert werden können. In anderen Fällen sind Strukturen und Vorrichtungen aus Gründen der Übersichtlichkeit in Form von Blockdiagrammen ohne vollständige Einzelheiten gezeigt. Mehrere Ausführungsformen sind vorliegend beschrieben, und während verschiedene Merkmale verschiedenen Ausführungsformen zugeschrieben sind, ist es selbstverständlich, dass die in Bezug auf eine Ausführungsform beschriebenen Merkmale auch bei anderen Ausführungsformen enthalten sein können. Ebenso sollte jedoch kein einzelnes Merkmal oder Merkmale einer beschriebenen Ausführungsform als für jede Ausführungsform der Erfindung wesentlich betrachtet werden, weil andere Ausführungsformen der Erfindung solche Merkmale weglassen können.
In ähnlicher Weise ist es, wenn auf ein Element als „verbunden“ oder „gekoppelt“ mit einem anderen Element Bezug genommen wird, selbstverständlich, dass die Elemente direkt mit dem anderen Element verbunden sein können, oder dass Zwischenelemente zwischen den Elementen vorhanden sein können. Im Gegensatz dazu ist es selbstverständlich, dass, wenn auf ein Element als „direkt verbunden“ oder „direkt gekoppelt“ mit einem anderen Element Bezug genommen wird, bei der „direkten“ Verbindung zwischen den Elementen keine Zwischenelemente vorhanden sind. Die Existenz einer direkten Verbindung schließt jedoch andere Verbindungen, bei denen Zwischenelemente vorhanden sein können, nicht aus.
Des Weiteren können die vorliegend beschriebenen Verfahren und Prozesse zur Vereinfachung der Beschreibung in einer bestimmten Reihenfolge beschrieben sein. Es ist jedoch selbstverständlich, dass, wenn es der Zusammenhang nicht anders vorgibt, Zwischenprozesse vor und/oder nach jedem Abschnitt des beschriebenen Prozesses stattfinden können, und weitere verschiedene Abläufe gemäß verschiedenen Ausführungsformen umgeordnet, hinzugefügt und/oder weggelassen werden können.
Wenn es nicht anders angegeben ist, sollten alle Zahlen, die vorliegend verwendet werden, um Mengen, Dimensionen und so weiter auszudrücken, so verstanden werden, dass sie in allen Fällen durch den Begriff „ca.“ modifiziert werden. In der vorliegenden Anmeldung schließt die Verwendung des Singulars den Plural ein, wenn es nicht eigens anders angegeben ist, und die Verwendung der Begriffe „und“ und „oder“ bedeutet „und/oder“, wenn es nicht anders angegeben ist. Außerdem sollte die Verwendung des Begriffs „einschließlich“ sowie anderer Formen wie zum Beispiel „aufweist“ und „enthalten“, als nicht ausschließlich betrachtet werden. Ebenso umfassen Begriffe wie zum Beispiel „Element“ oder „Komponente“ sowohl Elemente und Komponenten, die eine Einheit aufweisen, als auch Elemente und Komponenten, die mehr als eine Einheit aufweisen, außer es ist eigens anders angegeben.
Herkömmliche Ansätze fokussieren sich typischerweise auf das Verbessern des PI selbst und der vorausgehenden Schaltungen. Um INL abzumildern, versuchen beispielsweise herkömmliche Ansätze, Transistorgröße- und Eingangsamplitudenkombinationen einzustellen, um eine Phase-zu-Eingang-Steuerbeziehung zu linearisieren. Herkömmliche Ansätze sind jedoch nicht in der Lage, über verschiedene Prozess-, Spannungs- und Temperatur- bzw. Process, Voltage, Temperature (PVT) -Bedingungen gute Linearität zu erzielen. Diese Ansätze führen häufig zu übermäßigem Stromverbrauch und/oder Bereichsoverhead, was zu großer Transistorgröße oder hoher Eingangsamplitude führt. Ein anderer herkömmlicher Ansatz versucht, einen PI-Stromvorspannungs-Digital-Analog-Wandler (DAW) mit nichteinheitlicher Gewichtung zu formen, um das Nichtlinearphase-zu-PI-Codeverhältnis auszugleichen. Dieser Prozess kann gleichermaßen nicht über verschiedene PVT-Bedingungen angewendet werden, weil die PI-Nichtlinearitätsform (z.B. die Form eines PI-Nichtlinearitätsprofils, das INL über dem PI-Code darstellt) mit PVT variiert. Die PI-Nichtlinearitätsform kann sich auch mit Variationen der Eingangssignalamplitude und der Anstiegs-/Abfallzeit ändern, die nicht durch ein ungleichmäßiges Gewichten des PI-Stromvorspannungs-DAW kompensiert werden können. Außerdem kann das Formen des PI-Stromvorspannungs-DAW (z.B. Strom-DAW) zu großer Amplitudenvariation über dem PI-Code (z.B. variiert die Amplitude des PI-Ausgangs in Abhängigkeit vom PI-Code) führen.
Die nachstehend dargelegten Ausführungsformen können einen robusteren, skalierbaren Ansatz zum Abmildern von INL ermöglichen. Insbesondere beschreiben die nachstehenden Ausführungsformen Techniken zum Ermitteln von INL eines bestimmten PI, und zum Kalibrieren, um die ermittelte INL des PI zu entfernen. Beispielsweise werden nicht-ideale Zustände, die aus einem Eingangstakt in den PI (z.B. Mehrphasen-Bitversatzfehler, Arbeitszyklusstörung, Signalamplitude und -form) herrühren, aufgehoben. Dies kann Stromverbrauch und Größe vorangehender Schaltungen, die Takte für PI-Eingänge bereitstellen, reduzieren.
1 ist ein schematisches Blockdiagramm eines Empfängersystems 100 gemäß verschiedenen Ausführungsformen. Das System 100 weist einen Entzerrer bzw. Equalizer 105, einen Abtaster 110, einen Phaseninterpolator 115, eine Empfänger (Rx) - Phasenregelschleife bzw. Phase-Locked Loop (PLL) 120, eine PI-Phasensteuerung 125, einen Phasendetektor und Schleifenfilter 130 und einen Deserialisierer 135 auf. Es wird angemerkt, dass die verschiedenen Komponenten des Systems 100 in 1 schematisch dargestellt sind, und dass Modifizierungen der verschiedenen Komponenten und andere Anordnungen des Systems 100 möglich und in Übereinstimmung mit den verschiedenen Ausführungsformen sein können.
Bei verschiedenen Ausführungsformen kann das System 100 dazu konfiguriert sein, ein Eingangssignal V_in zu empfangen, das in ein digitales Ausgangssignal D_out umzuwandeln ist. Bei verschiedenen Beispielen ist V_in ein analoges Signal, das von dem Empfängersystem 100 empfangen wird. Bei einigen Beispielen kann der Entzerrer 105 dazu konfiguriert sein, das Eingangssignal V_in zu entzerren. Bei einigen Beispielen weist der Entzerrer 105 einen linearen Entzerrer, wie zum Beispiel einen zeitstetigen linearen Entzerrer bzw. Continuous Time Linear Equalizer (CTLE) auf, während der Entzerrer 105 bei weiteren Ausführungsformen einen nicht-linearen Entzerrer, wie zum Beispiel einen Entscheidungsrückkopplungs-Entzerrer bzw. Decision Feedback Equalizer (DFE) oder eine Kombination aus CTLE und/oder DFE aufweist. Bei einigen Beispielen weist der Entzerrer 105 einen oder mehrere Entzerrer in einer mehrstufigen Anordnung auf. Der Entzerrer 105 kann, ohne Einschränkung, einen digitalen Entzerrer und/oder einen hybriden Entzerrer aufweisen. Der Entzerrer 105 kann des Weiteren einen einstellbaren Verstärker mit automatischer Verstärkungssteuerung bzw. Automatic Gain Control (AGC) aufweisen. Gemäß einigen Beispielen kann der Entzerrer 105 dazu konfiguriert sein, das Eingangssignal V_in zu entzerren, um Kanaleigenschaften (z.B. Kanalverlust) und Rauschen Rechnung zu tragen.
Das entzerrte Signal aus dem Entzerrer 105 kann an den Abtaster 110 geliefert werden. Bei einigen Beispielen kann der Abtaster 110 einen ADW und/oder eine oder mehrere Abkappschaltungen bzw. Slicer aufweisen. Gemäß verschiedenen Ausführungsformen kann der Abtaster 110 dazu konfiguriert sein, das entzerrte Eingangssignal V_in abzutasten. Bei einigen Beispielen kann das Eingangssignal ein demoduliertes Signal sein, von dem der Abtaster 110 sequenziell Abtastsignale an den Deserialisierer 135 ausgibt. Bei verschiedenen Ausführungsformen kann der Abtaster 110 durch ein von dem PI 115 erzeugtes Taktsignal getaktet werden. Der Abtaster 110 kann serielle Daten des Eingangssignals, entzerrt von dem Entzerrer 105 und synchronisiert mit den von dem PI 115 ausgegebenen Taktsignalen abtasten. So kann der Deserialisierer 135 die seriellen Abtastungen des Abtasters 110 in mehrere parallele Abtastungen umwandeln, die an nachgeschaltete digitale Blöcke als jeweilige Bits des ausgegebenen digitalen Signals D_out weiterzuleiten sind. Bei einem Beispiel kann der Deserialisierer 135 eine Demultiplexerschaltung aufweisen.
Bei einigen Beispielen empfängt der PI 115, um die Taktsignale zu erzeugen, von dem Rx PLL 120 einen Satz von Quadraturtaktsignalen (z.B. gleichphasige Taktsignale (I/IB) und Quadraturtaktsignale (Q/QB)). Bei verschiedenen Beispielen kann jedes der Taktsignale von einem Referenztaktsignal phasenverschoben sein, wobei die vier Taktsignale I, IB, Q und QB gleichmäßig beabstandet sind. Bei einigen Beispielen können I und Q um 90 Grad in der Phase getrennt sein, IB 90 Grad von Q phasenverschoben sein, und QB 90 Grad von IB phasenverschoben sein. Obwohl die Taktsignale vorliegend in Bezug auf verschiedene Beispiele zu Erläuterungszwecken als Vierphasen-Quadraturtaktsignale beschrieben werden, ist es selbstverständlich, dass die Taktsignale nicht auf Vierphasen-Quadraturtaktsignale beschränkt sind, und dass bei anderen Ausführungsformen eine andere Anzahl von Taktsignalen verwendet werden kann. So können die Taktsignale bei verschiedenen Beispielen Mehrphasen-Taktsignale (z.B. Vierphasen, Achtphasen) mit einer m-Anzahl von Phasen aufweisen, wobei m eine ganze Zahl ist. Bei einigen Beispielen können die Mehrphasen-Taktsignale von dem PLL, wie zum Beispiel dem Rx PLL 120, bereitgestellt werden. Ein PLL, wie zum Beispiel der Rx PLL 120 (und der Tx PLL 220 unten) ist eine Schaltung, die dazu konfiguriert ist, Taktsignale mit Rückkopplungsmechanismen zum genauen Verfolgen der Frequenz eines Eingangssignals zu erzeugen. Bei anderen Beispielen kann der PI 115 dazu konfiguriert sein, die Mehrphasen-Taktsignale direkt aus einem Referenztaktsignal zu erzeugen, im Gegensatz zum Empfangen der Mehrphasen-Taktsignale von einem PLL.
Bei einigen Beispielen kann der PI 115 komplementäre wiederhergestellte Taktsignale CK und CKb erzeugen, die ein Abtasttaktsignal für den Abtaster 110 sein können. Bei verschiedenen Beispielen kann der PI 115 die Phasen der Taktsignale von dem Rx PLL 120 basierend auf einem von der PI-Phasensteuerung 125 erzeugten Phasensteuersignal einstellen oder interpolieren. So können die wiederhergestellten Taktsignale Taktsignale sein, die von dem PI 115 basierend auf Phasenfehlern erzeugt werden, die aus dem digitalen Ausgangssignal extrahiert werden. Demgemäß kann bei einigen Beispielen die PI-Phasensteuerung 125 des Weiteren mit einer Phasendetektor-(PD) und Schleifenfilter 130 -Schaltung 130 verbunden sein. Der PD und Schleifenfilter 130 kann dazu konfiguriert sein, Phasenfehlerinformationen, die aus dem digitalen Ausgangssignal D_out extrahiert werden, zu filtern und die Phase des Eingangssignals zu verfolgen. So kann die PI-Phasensteuerung 125 Phasenfehlerinformationen, die aus dem digitalen Ausgangssignal extrahiert werden, von dem PD und Schleifenfilter 130 empfangen.
So kann die PI-Phasensteuerung 125, obwohl sie einen gewissen Timingfehler zum Beispiel durch eine Takt-Daten-Wiederherstellungs- bzw. Clock-Data-Recovery (CDR) -Schleife abmildern kann, die Nichtlinearität des PI 115 nicht adressieren. Demgemäß wird ein PI 115, der eine INL-Detektions- und -Kalibrierungsarchitektur implementiert, nachstehend unter Bezug auf 3 dargelegt und näher beschrieben.
2 ist ein schematisches Blockdiagramm eines Sendersystems 200 gemäß verschiedenen Ausführungsformen. Das System 200 weist einen Serialisierer 205, einen Retimer 210, einen PI 215, einen Tx PLL 220, eine PI-Phasensteuerung 225 und einen Treiber 230 auf. Es wird angemerkt, dass die verschiedenen Komponenten des Systems 200 in 2 schematisch dargestellt sind, und dass Modifizierungen der verschiedenen Komponenten und andere Anordnungen des Systems 200 möglich und in Übereinstimmung mit den verschiedenen Ausführungsformen sein können.
Bei verschiedenen Ausführungsformen kann das System 200 dazu konfiguriert sein, ein digitales Eingangssignal D_in zu empfangen, das in ein analoges Ausgangssignal V_out umzuwandeln ist. Der Serialisierer 205 kann dazu konfiguriert sein, die mehreren parallelen Bits des digitalen Eingangssignals D_in in einen seriellen Strom der jeweiligen Bits umzuwandeln. Bei einem Beispiel kann der Serialisierer 135 eine Multiplexerschaltung aufweisen. Der Retimer 210 kann dazu konfiguriert sein, die Daten von dem Serialisierer 205 wiederherzustellen, den eingebetteten Takt aus dem digitalen Eingangssignal zu extrahieren, und die Daten mit einem von dem PI 215 bereitgestellten Taktsignal erneut zu übermitteln. So kann der Retimer 210 dazu konfiguriert sein, die Ausgänge aus dem Serialisierer auf die korrekte Taktphase zu synchronisieren.
Der Treiber 230 empfängt den Ausgang des Retimers 210, wandelt den Datenstrom in ein analoges Signal um, und treibt das analoge Signal in den entsprechenden Kanal. Bei verschiedenen Beispielen kann der Treiber 230 als Spannungsmodustreiberschaltung, Strommodustreiberschaltung oder DAW implementiert sein. Bei einigen Beispielen können die Serialisierer 205 und Retimer 210 als einziges Schaltungselement zusammengeführt sein. Ähnlich können bei einigen Beispielen die Retimer 210 und Treiber 230 ebenso als einziges Schaltungselement zusammengeführt sein. Der Tx PLL 220 weist Schaltung zum Bereitstellen eines rauscharmen Taktsignals für den Retimer 210 auf.
Bei verschiedenen Beispielen kann das Sendersystem 200 die Daten mit einer geringfügig anderen Rate als der Taktsignalfrequenz von der Tx PLL 220 übertragen. So kann das Sendersystem 200 einen PI 215 verwenden, um einen Frequenz-Offset von dem Tx PLL 220 einzuführen. Bei verschiedenen Beispielen können PI-Codes über die PI-Phasensteuerschaltung 225 erzeugt (oder gesteuert) werden. Demgemäß kann die PI-Phasensteuerschaltung 225 dazu konfiguriert sein, den PI-Code gemäß einem gegebenen Frequenz-Offset (F_offset) zu erzeugen. Die Phase des PI-Ausgangstaktsignals kann von der PI-Phasensteuerschaltung 225 verschoben und/oder rotiert werden, um den gewünschten Frequenz-Offset in das Tx PLL 220 Taktsignal einzuführen.
Bei dem Sendersystem 200 kann PI-Nichtlinearität zu Jitter führen, der die Leistung des Retimers 210 verschlechtern und den Ausgang des Treibers 230 stören kann. Demgemäß wird nachstehend unter Bezug auf 3 ein PI 215, der eine INL-Detektions- und -Kalibrierungsarchitektur implementiert, dargelegt und näher beschrieben.
3 ist ein schematisches Blockdiagramm einer INL-Detektionsschaltung 300 gemäß verschiedenen Ausführungsformen. Die INL-Detektionsschaltung 300 weist einen PI 305, eine Zeitlinealschaltung 310, einen Phasendetektor 315 und Steuerlogik 320 auf. Es wird angemerkt, dass die verschiedenen Komponenten der Schaltung 300 in 3 schematisch dargestellt sind, und dass Modifizierungen der verschiedenen Komponenten und andere Anordnungen der Schaltung 300 möglich und in Übereinstimmung mit den verschiedenen Ausführungsformen sein können.
Gemäß verschiedenen Ausführungsformen kann der PI 305 dazu konfiguriert sein, ein Eingangssignal (z.B. ein Taktsignal) basierend auf einem PI-Code zu rotieren. Insbesondere kann der PI 305 ein Eingangssignal von 0 auf 360 Grad (z.B. eine Phasenverschiebung von 0 auf 360 Grad) basierend auf dem PI-Code rotieren. Zu Erläuterungszwecken kann bei einem Beispiel ein PI-Code ein 2-Bit-Wert sein, der die PI-Codes 1 (00), 2 (01), 3 (10) und 4 (11) aufweist. Im Idealfall sollte jeder „ideale“ PI-Code eine korrespondierende Phasenverschiebung von 1 niederwertigsten Bit bzw. Least Significant Bit (LSB) verursachen. Selbstverständlich kann bei anderen Ausführungsformen der PI-Code mehr mögliche Werte haben (z.B. ein 4-Bit PI-Code, ein 8-Bit PI-Code, etc.) und ist nicht auf die oben verwendeten Beispiele und die nachstehenden Beispiele beschränkt. Bei dem obigen Beispiel (z.B. 4 mögliche Codes) kann 1 LSB einer 90-Grad Verschiebung entsprechen (z.B. führt der PI-Code 1 zu einer 90-Grad Verschiebung, der PI-Code 2 führt zu einer 180-Grad Verschiebung, der PI-Code 3 führt zu einer 270-Grad Verschiebung, und der PI-Code 4 führt zu einer 360-Grad Verschiebung). Aufgrund von INL kann der PI 305 jedoch nicht bei jedem PI-Code eine ideale 1-LSB Verschiebung erzeugen. So kann bei verschiedenen Ausführungsformen der PI 305 einen PI-Code empfangen und basierend auf dem PI-Code ein phasenverschobenes Taktsignal erzeugen. Die Phase des Ausgangssignals des PI 305 kann als „PI-Phase“ bezeichnet werden. Aufgrund von INL verursacht jeder PI-Code eine Verschiebung der PI-Phase, die sich von einer idealen Phase, die dem PI-Code entspricht (z.B. einer Phasenverschiebung, die von einem idealen PI ohne INL erzeugt werden würde), unterscheidet. Bei verschiedenen Beispielen wird die INL als Differenz zwischen der Phase des PI und einer idealen PI-Phase in LSB-Einheiten ausgedrückt. Eine Zeitlinealschaltung 310 kann bei der INL-Detektionsschaltung 300 in Kombination mit dem Phasendetektor 315 verwendet werden, um die INL zu messen.
Demgemäß kann bei verschiedenen Ausführungsformen die Zeitlinealschaltung 310 in Kombination mit dem Phasendetektor 315 dazu konfiguriert sein, die Phasendifferenz des PI 305 (z.B. Phase des Signalausgangs durch den PI 305, oder „PI-Phase“) bei verschiedenen PI-Codes zu messen. Bei verschiedenen Beispielen kann die Zeitlinealschaltung 310 verschiedene Arten einstellbarer Verzögerungsschaltungen auf dem Chip bzw. tunable on-chip delay (TOD) -Schaltungen (auch als „einstellbare Verzögerungsschaltungen“ bezeichnet) aufweisen. Bei einigen Beispielen kann die Zeitlinealschaltung 310, ohne Einschränkung, verschiedene Arten von Schaltungen aufweisen, wie zum Beispiel einen Bitversatzsteuerblock, einen Digital-Zeit-Wandler (DZW) bzw. Digital-to-Time Converter (DTC), einen Zeit-Digital-Wandler (ZDW) bzw. Time-to-Digital Converter (TDC), oder andere geeignete Schaltung, die dazu konfiguriert ist, die Phase des PI 305 zu messen. Bei einigen Ausführungsformen kann die Zeitlinealschaltung 310 eine grobe Verzögerungsleitung mit feiner Verzögerungssteuerung aufweisen. Die Zeitlinealschaltung 310 kann zum Beispiel einen zusätzlichen PI, wie zum Beispiel einen Replik-PI, aufweisen, der dazu konfiguriert ist, das Referenzsignal zu erzeugen. Bei einigen Beispielen kann der Replik-PI grobe Steuerung über die Phase des Referenzsignals bereitstellen, während feine Verzögerung über einen nachgeschalteten einstellbaren Verzögerungsschaltungsabschnitt der Zeitlinealschaltung 310 bereitgestellt werden kann.
Bei verschiedenen Beispielen kann die Zeitlinealschaltung 310 dazu konfiguriert sein, ein Referenzsignal in „Schritten“ zu verzögern (z.B. eine Phasenverschiebung verursachen). Jeder Schritt der Zeitlinealschaltung 310 führt zu einer Verzögerung vorgegebener Dauer. Anders ausgedrückt führt jeder Schritt zu einer um eine „Schrittgröße“ verlängerten Verzögerung. Bei einigen Ausführungsformen kann die Zeitlinealschaltung 310 zum Beispiel ein Inverter sein, der einen Ausgang hat, der von einer Vielzahl von Kondensatoren entsprechend der Anzahl von Schritten der Zeitlinealschaltung 310 gesteuert wird. Die Kondensatoren können selektiv ein- oder ausgeschaltet werden, um eine Verzögerung einzustellen. Demgemäß kann die Zeitlinealschaltung 310 dazu konfiguriert sein, ein Referenzsignal, wie zum Beispiel ein Taktsignal, das eine Referenzphase hat, zu verzögern. Auf diese Weise kann die Phase des Referenzsignals geschoben werden (z.B. im Zeitverlauf verschoben werden), indem die Verzögerung über die Zeitlinealschaltung 3 10 eingestellt wird. Die Phase des verzögerten Taktsignals wird somit als verzögerte Referenzphase bezeichnet.
Bei einigen Beispielen kann die verzögerte Referenzphase an die Phase des PI 305 angepasst werden. Bei einigen Beispielen kann die verzögerte Referenzphase bei einem ersten Code und/oder bei einem Code, der keiner Phasenverschiebung entspricht, an die Phase des PI 305 angepasst werden. Um festzustellen, ob die verzögerte Referenzphase mit der Phase des PI 305 übereinstimmt, kann die von der Zeitlinealschaltung 310 in das Referenzsignal eingeführte Verzögerung geschoben werden (z.B. die Verzögerungsschritte vergrößert werden), bis festgestellt wird, dass ein Übergang in der relativen Phase des verzögerten Referenzsignals und der Phase des PI 305 stattgefunden hat, wie nachstehend beschrieben wird. Auf diese Weise können eine Phase des PI 305 und eine verzögerte Referenzphase in Übereinstimmung gebracht werden.
Sobald die Phase des PI 305 und die verzögerte Referenzphase in Übereinstimmung gebracht worden sind, kann die Phase des PI 305 bei verschiedenen PI-Codes dann mit der Zeitlinealschaltung 310 unter Verwendung eines ähnlichen Anpassungsvorgangs gemessen werden. Für jeden PI-Code des PI 305 kann zum Beispiel die Phase des PI 305 durch Vergleich mit der Phase des verzögerten Referenzsignals (z.B. verzögerte Referenzphase) gemessen werden. Die Zeitlinealschaltung 310 kann somit das Referenzsignal in Inkrementen von Schritten verzögern, bis die Phase des Referenzsignals bei einem jeweiligen PI-Code mit der Phase des PI 305 übereinstimmt. Auf diese Weise kann eine Phase des PI 305 bei jedem PI-Code (in Schritten der Zeitlinealschaltung 310) gemessen werden, indem die verzögerte Referenzphase zum Vergleich mit der Phase des PI 305 verwendet wird.
Bei verschiedenen Ausführungsformen kann das Referenzsignal zum Beispiel durch eine Replikschaltung erzeugt werden. Bei einigen Beispielen weist die Replikschaltung einen Replik-PI auf, der dazu konfiguriert ist, einen Ausgang zu erzeugen, der eine PI-Phase hat, die als Referenzphase zu verwenden ist. Bei einigen Beispielen kann der Replik-Pl den Ausgang basierend auf einem gemeinsamen Taktsignal mit dem PI 305 erzeugen. Bei einigen Beispielen kann die Replikschaltung in enger Nähe mit dem PI 305 positioniert werden, um ähnliche Umgebungsbedingungen (z.B. Spannung, Temperatur, etc.) zu haben. Bei anderen Beispielen kann die Zeitlinealschaltung 310 den Replik-PI aufweisen, und das Referenzsignal kann als Eingang in den Replik-PI verwendet werden, wodurch grobe Phasensteuerung über das Referenzsignal bereitgestellt werden kann. Die Zeitlinealschaltung 310 kann dann Feinsteuerung über die Phase des Ausgangs des Repliksignals unter Verwendung einer einstellbaren Verzögerungsschaltung (z.B. TOD) wie vorstehend beschrieben zeigen.
Bei verschiedenen Ausführungsformen ist ein Phasendetektor 315 dazu konfiguriert, eine Phasendifferenz zwischen dem Ausgang der Zeitlinealschaltung 310 und dem Ausgang des PI 305 zu ermitteln. Der Phasendetektor 315 kann, ohne Einschränkung, verschiedene Arten von Phasendetektorschaltungen, wie zum Beispiel einen D-Flip-Flop (DFF) -Phasendetektor oder einen Phasendetektor auf ADW-Basis aufweisen. Bei einigen Beispielen ist der Phasendetektor 315 dazu konfiguriert, einen Zustand der Phase des PI 305 bezüglich der verzögerten Referenzphase anzugeben (z.B., ob die Phase des von dem PI 305 erzeugten Signals der Phase des von der Zeitlinealschaltung 310 verzögerten Referenzsignals voreilt oder nacheilt).
Bei einigen Beispielen kann der Schritt, bei dem der Übergang stattfindet (z.B. in Phase nacheilend nach in Phase voreilend), verwendet werden, um die Phase des PI 305 zu bestimmen (z.B. basierend auf der Verzögerung des Referenzsignals / verzögerten Referenzsignals). Bei einigen Ausführungsformen kann zum Beispiel der Phasendetektor 315 einen Wert „0“ ausgeben, um anzuzeigen, dass die Phase des Pl 305 der verzögerten Referenzphase nacheilt (z.B. Ausgang der Zeitlinealschaltung 310), und einen Wert „1“, um anzuzeigen, dass die Phase des PI 305 der verzögerten Referenzphase voreilt. Bei noch anderen Ausführungsformen kann ein Übergangspunkt in der entgegengesetzten Richtung bestimmt werden (z.B., wenn der Ausgang des Phasendetektors 315 von 1 zu 0 übergeht), oder es können beide Übergänge (von 0 zu 1 und 1 zu 0) verwendet werden. Demgemäß kann im Betrieb die Zeitlinealschaltung 310 verwendet werden, um eine jeweilige Phase des PI 305 bei jedem jeweiligen PI-Code des PI 305 zu messen.
Demgemäß kann basierend auf dem Ausgang des Phasendetektors 315 bestimmt werden, zwischen welchen Schritten der Zeitlinealschaltung 310 die Phasen in Übereinstimmung gebracht werden. Beispielsweise kann bei einem ersten Schritt der Zeitlinealschaltung 310 der Phasendetektor 315 anzeigen, dass sich der Ausgang der Zeitlinealschaltung 310 in der Phase hinter dem Ausgang des PI 305 befindet. Bei einem Folgeschritt der Zeitlinealschaltung 310 kann der Phasendetektor 315 anzeigen, dass sich der Ausgang der Zeitlinealschaltung 310 in der Phase vor dem Ausgang des PI 305 befindet. So kann bei einigen Beispielen ein Punkt zwischen Verzögerungsschritten als Messpunkt (z.B., um die Phase des PI 305 zu messen) zwischen zwei Schritten der Zeitlinealschaltung 310 bestimmt werden. Bei einigen Ausführungsformen kann zum Beispiel ein Teilschritt (z.B. ein Wert, der zwischen zwei Schritten der Zeitlinealschaltung 310 gemessen wird) basierend wenigstens teilweise auf einer statistischen Rauschverteilung zwischen Schritten (z.B. vor und nach dem Übergang des Ausgangs des Phasendetektors 315) bestimmt werden. Bei einigen Beispielen folgt die Rauschverteilung einer Gaußverteilung und der bestimmte Teilschritt basiert auf der Gaußverteilung (z.B. als Mittelwert der Rauschverteilung).
Bei einigen Beispielen kann die Verzögerung der Zeitlinealschaltung 310 in Schritten oder alternativ als Zeiteinheiten gemessen werden. Die Zeitlinealschaltung 310 kann zum Beispiel eine maximale Verzögerung erzeugen, die in eine Anzahl n von Schritten aufgeteilt wird. So kann eine Verzögerung als Anzahl von Schritten ausgedrückt werden. Demgemäß kann bei einigen Beispielen die Steuerlogik 320 dazu konfiguriert sein, die Verzögerung der Zeitlinealschaltung 310 in LSB-Einheiten des PI 305 zu bestimmen, indem von Schritten in LSB des PI 305 umgewandelt wird. Um die Verzögerung des Zeitlineals in LSB-Einheiten umzuwandeln, kann die Steuerlogik 320 eine Umwandlung vornehmen, wie sie nachstehend unter Bezug auf 4 im Einzelnen beschrieben wird.
Bei verschiedenen Ausführungsformen kann die Steuerlogik 320 Hardware, Software oder eine Kombination aus Hardware und Software aufweisen. Bei einigen Beispielen kann die Steuerlogik 320 wenigstens teilweise in den PI-Phasensteuerschaltungen 125, 225 von 1 & 2 enthalten sein. Bei weiteren Beispielen kann die Steuerlogik 320 wenigstens teilweise Teil eines/einer von den PI-Phasensteuerschaltungen 125, 225 separaten Steueruntersystems und/oder -schaltung sein.
Bei einigen Ausführungsformen kann die Steuerlogik 320 dazu konfiguriert sein, INL durch Messen der Phase des PI 305 bei jedem jeweiligen PI-Code zu ermitteln, wie oben beschrieben ist. Die Steuerlogik 320 kann bei einigen Beispielen des Weiteren ein Verzögerungssteuersignal ausgeben, das dazu konfiguriert ist, eine einstellbare Verzögerung der Zeitlinealschaltung 310 zu steuern. Bei einigen Beispielen kann die einstellbare Verzögerung über ein Steuersignal (z.B. „Verzögerungssteuerung“) gesteuert werden, das dazu konfiguriert ist, Kondensatoren in einer kondensatorgesteuerten Verzögerungsschaltung zu aktivieren und/oder zu deaktivieren.
Bei weiteren Ausführungsformen kann die Steuerlogik 320 dazu konfiguriert sein, die Verzögerung der Zeitlinealschaltung 310 in LSB-Einheiten umzuwandeln. Basierend auf der Umwandlung von LSB-Einheiten kann die Steuerlogik 320 des Weiteren dazu konfiguriert sein, den PI 305 zur INL-Abmilderung zu kalibrieren, wie im nachstehend unter Bezug auf 5 im Einzelnen beschrieben wird. Bei einigen Ausführungsformen kann eine INL basierend auf der gemessenen Phase des PI 305 und einer idealen Phase für einen korrespondierenden PI-Code bestimmt werden. Die INL kann für jeden PI-Code des PI 305 in LSB bestimmt werden. Die Steuerlogik 320 kann somit einen kalibrierten PI-Code basierend auf der bestimmten INL für jeden PI-Code erzeugen. Bei anderen Ausführungsformen kann die INL bei jeder Anzahl m von PI-Codes gemessen werden, wobei m eine ganze Zahl ist. Die INL kann beispielsweise bei jedem anderen PI-Code, alle vier PI-Codes, alle 8 PI-Codes, etc. gemessen werden.
Demgemäß kann bei einigen Ausführungsformen die Steuerlogik 320 jeden einer Vielzahl ursprünglicher PI-Codes auf einen jeweiligen kalibrierten PI-Code abbilden, basierend auf der gemessenen INL des PI 305 für einen gegebenen ursprünglichen PI-Code. Bei einigen Beispielen ist der kalibrierte PI-Code der ursprüngliche PI-Code, eingestellt durch die gemessene INL. Bei weiteren Beispielen kann jeder einer Anzahl m ursprünglicher PI-Codes, die dem ursprünglichen PI-Code vorangehen, für den die INL gemessen wird (einschließlich des ursprünglichen PI-Codes, für den die INL gemessen wird), basierend auf dem gemessenen ursprünglichen PI-Code kalibriert werden. Bei anderen Beispielen kann jeder einer Anzahl m von PI-Codes, die auf den ursprünglichen PI-Code folgen, für den die INL gemessen wird (einschließlich des ursprünglichen PI-Codes, für den die INL gemessen wird), gemäß dem gemessenen ursprünglichen PI-Code kalibriert werden.
Demgemäß kann bei einem Beispiel, um eine Verzögerung der Phase des PI 305 für einen gegebenen ursprünglichen PI-Code zu erzeugen, der ursprüngliche PI-Code durch die gemessene INL (z.B. in LSB gemessen) eingestellt werden. Der ursprüngliche PI-Code wie eingestellt kann als kalibrierter PI-Code (in diesem Beispiel ein niedriger PI-Code) gesetzt werden. So kann der kalibrierte PI-Code zu einer Phase des PI 305 führen, die am nächsten an einer idealen Phase für den ursprünglichen PI-Code ist. Für ursprüngliche PI-Codes, bei denen die Phase des PI 305 bezüglich der idealen Phase für den ursprünglichen PI in der Phase hinten ist, kann der ursprüngliche PI-Code durch den Betrag (gemessen in LSB) eingestellt werden, um die Phase vorzurücken. Ähnlich kann für ursprüngliche PI-Codes, bei denen die Phase des PI 305 bezüglich der idealen Phase für den ursprünglichen PI in der Phase vorne ist, der ursprüngliche PI-Code durch den Betrag (gemessen in LSB) eingestellt werden, um eine Verzögerung der Phase zu verursachen. Bei diesem Beispiel kann der ursprüngliche PI-Code durch die INL eingestellt werden, was zu einem größeren PI-Code führt. Der eingestellte PI-Code kann als kalibrierter PI-Code gesetzt werden, und somit kann der ursprüngliche PI-Code auf den größeren, kalibrierten PI-Code abgebildet werden. Die Kalibrierung kann auf diese Weise für jeden ursprünglichen PI-Code stattfinden, wobei jeder ursprüngliche PI-Code auf einen jeweiligen kalibrierten PI-Code abgebildet wird. So können PI-Codes, die an einem Empfänger erzeugt werden, wie zum Beispiel dem Empfängersystem 100, oder einem Sender, wie zum Beispiel dem Sendersystem 200, basierend auf dem obigen INL-Kalibrierungsverfahren erneut abgebildet werden, und kalibrierte PI-Codes können für jeweilige PIs bereitgestellt werden.
Bei einigen Beispielen kann die Einstellung des ursprünglichen PI-Codes durch die gemessene INL zu einem Wert führen, der zwischen PI-Codes liegt. Beispielsweise kann es nötig sein, dass ein gegebener PI-Code durch einen LSB-Teilwert eingestellt wird. Bei solchen Beispielen kann der dem eingestellten PI-Code am nächsten liegende ganze PI-Code ausgewählt werden, um als kalibrierter PI-Code verwendet zu werden. Bei einigen Beispielen kann dies zu einer Situation führen, bei der mehrere PI-Codes auf denselben kalibrierten PI-Code abgebildet werden können. Ähnlich können bei einigen Beispielen kalibrierte PI-Codes nicht jeden PI-Code aufweisen. Beispielsweise kann ein ursprünglicher PI-Code 64 (z.B. 00111111) auf den kalibrierten PI-Code 63 (z.B. 00111110) abgebildet werden, und ein ursprünglicher PI-Code 65 (z.B. 01000000) kann auf den kalibrierten PI-Code 65 abgebildet werden. Somit kann kein kalibrierter PI-Code einem PI-Code von 64 entsprechen.
Bei einigen weiteren Beispielen kann Digital-Analog-Wandler-Kalibrierung verwendet werden, um den PI 305 für INL zu kalibrieren. Bei einigen Beispielen kann der PI DAW-Einheiten aufweisen, die in Gruppen mit verschiedenen Code-Offsets segmentiert sind. Bei einem Satz von Beispielen kann jedes Segment von DAW-Einheiten drei DAW-Einheiten aufweisen, die jeweils einen jeweiligen Code haben. Jedes Segment von DAW-Einheiten kann bei verschiedenen Beispielen von einem jeweiligen PI-Code gesteuert werden. Der Ausgang jeder jeweiligen DAW-Einheit kann bei einigen Beispielen gewichtet werden. Das DAW-Gewicht kann zum Beispiel basierend auf ermittelter INL umprogrammiert werden. Insbesondere kann das Gewichten eingestellt werden, um eine nichtlineare Kalibrierungskurve zu zeigen. Auf diese Weise können bei einigen Beispielen spezifische DAW-Segmente gemäß INL-Messungen bei einem gegebenen ursprünglichen PI-Code (oder jedem Satz einer Anzahl von m PI-Codes wie vorstehend beschrieben) gewichtet werden.
4 ist ein schematisches Diagramm, das einen Vorgang 400 von INL-Detektion zeigt, gemäß verschiedenen Ausführungsformen. Insbesondere zeigt 4 eine ideale PI-Phase eines Signals gemäß einem ursprünglichen PI-Code bezüglich einer PI-Phase eines Signals, das von einem PI erzeugt wird, wie zum Beispiel dem PI 305 von 3, für den gegebenen ursprünglichen PI-Code. Bei diesem Beispiel wird ein 2-Bit PI-Code, der 4 mögliche Werte hat (z.B. volle PI-Rotation über vier PI-Codes), verwendet. Bei einem PI-Code von 1 wird von dem PI ein Signal erzeugt, das eine erste PI-Phase 405 hat. Eine Zeitlinealschaltung kann verwendet werden, um die Differenz zwischen der ersten PI-Phase 405 und der ersten idealen PI-Phase entsprechend dem ursprünglichen PI-Code von 1 in Form von Zeitlinealschritten zu messen. Wie vorstehend beschrieben ist, können Zeitlinealschritte diskrete Zeitinkremente sein, um die ein Referenzsignal verzögert werden kann. Demgemäß kann die Phasendifferenz zwischen der idealen Pl-Phase und der Phase des PI basierend auf der gemessenen Differenz in Schritten des Zeitlineals bestimmt werden. Ähnlich kann bei einem PI-Code von 2 eine zweite PI-Phase 410 erzeugt werden. Eine Phasendifferenz kann ähnlich zwischen der zweiten PI-Phase 410 und der zweiten idealen Phase entsprechend dem ursprünglichen PI-Code von 2 gemessen werden. Eine ähnliche Phasendifferenz kann für die dritte PI-Phase 415 und die vierte PI-Phase 420 bestimmt werden.
Insbesondere kann, um die Phasendifferenz zu bestimmen, Steuerlogik, wie zum Beispiel die Steuerlogik 320, dazu konfiguriert sein, die gemessenen Schritte der Zeitlinealschaltung in LSB-Einheiten des PI umzuwandeln. Bei einigen Ausführungsformen kann die Umwandlung basierend auf einem Skalierungsfaktor (SF) bestimmt werden. Insbesondere ist bei einigen Beispielen SF durch das Verhältnis der Gesamtzahl von LSBs des PI-Codes (z.B. 2-Bit PI-Code hat 4 Gesamt-LSBs, 4-Bit hat 16 Gesamt-LSBs, und 8-Bit hat 256 Gesamt-LSBs) gegenüber der Gesamtzahl von Schritten (z.B. Verzögerungsschritten) der Zeitlinealschaltung gegeben. $SF = \frac{Gesamt - LSBs}{Gesamtschritte}$
Dann kann die Phasendifferenz zwischen der PI-Phase des PI und der idealen PI-Phase in LSB als Anzahl von Schritten, um die ein Referenzsignal verzögert wird, um mit der jeweiligen PI-Phase des PI übereinzustimmen, mal dem Skalierungsfaktor, minus der Anzahl von LSBs des PI-Codes (z.B. PI-Code 1 = 1LSB, PI-Code 2 = 2LSB, usw.) gegeben sein. ${INL}_{L S B} = (SF * Anzahl von Schritten) - (urspr \ddot{u} nglicher PI - Code)$
Bei einigen Beispielen kann, wie in 4 gezeigt ist, das Referenzsignal eine Phase haben, die einem PI-Code von 0 entspricht. Somit kann die Anzahl von Schritten effektiv von der Phase eines unverschobenen Signals des PI zu der jeweiligen Phase des PI bei einem gegebenen PI-Code gemessen werden. Bei dem gezeigten Beispiel kann das Zeitlineal eine Gesamtzahl von Schritten gleich: 20 + 12 + 8 + 8 = 48 Schritte haben. Die Gesamtzahl von LSBs des PI-Codes ist 4 (für einen 2-Bit PI-Code). Demgemäß ist SF gegeben durch: 4/48 = 1/12.
Für die erste PI-Phase 405 wird die Anzahl von Schritten mit 20 gemessen. Somit kann die INL (z.B. gemessene Phasendifferenz von einer „idealen“ Referenz-PI-Phase) des PI bei dem ersten PI-Code (z.B. 1) gegeben sein durch (20 * 1/12) - 1 LSB = 0,67 LSB, wie in der Phasendifferenzübersicht 425 gezeigt ist. Für die zweite PI-Phase 410 kann die INL des PI bei dem zweiten PI-Code (z.B. 2) gegeben sein durch (32 * 1/12) - 2 LSB = 0,67 LSB. Für die dritte PI-Phase 415 kann die INL des PI bei dem dritten PI-Code (z.B. 3) gegeben sein durch (40 * 1/12) - 3 LSB = 0,32 LSB. Die vierte PI-Phase 420 kann keiner Phasenverschiebung (oder vollen Rotation) durch den PI entsprechen und somit liegt eine INL = (48 * 1/12) - 4 LSB = 0 LSB vor, wie erwartet. Auf diese Weise kann die INL unter Verwendung einer Zeitlinealschaltung ermittelt und gemessen werden und über Steuerlogik in LSB umgewandelt werden.
Demgemäß erzeugt bei einigen Beispielen, um eine ideale PI-Phase zu erzeugen, die einem ursprünglichen PI-Code von 1 entspricht, der ursprüngliche PI-Code 0 eine PI-Phase, die in der Phase näher an der idealen PI-Phase ist als die erste PI-Phase 405. Somit kann bei einigen Beispielen der ursprüngliche PI-Code 1 auf den kalibrierten PI-Code 0 abgebildet werden. Ähnlich erzeugt, um eine ideale PI-Phase zu erzeugen, die einem ursprünglichen PI-Code von 2 entspricht, der ursprüngliche PI-Code 1 eine PI-Phase, die in der Phase näher an der idealen PI-Phase ist als die zweite PI-Phase 410. Anders ausgedrückt ist die erste PI-Phase 405 in der Phase näher an der idealen PI-Phase für den PI-Code 2 als die zweite PI-Phase 410. Somit kann bei einigen Beispielen der ursprüngliche PI-Code 2 auf einen kalibrierten PI-Code 1 abgebildet werden. Für die dritte PI-Phase 415, die einem ursprünglichen PI-Code von 3 entspricht, ist die dritte PI-Phase 415 in der Phase am nächsten an der korrespondierenden idealen PI-Phase. Somit kann bei einigen Beispielen der ursprüngliche PI-Code 3 auf sich selbst (z.B. einen kalibrierten PI-Code 3) abgebildet werden. Für den PI-Code 0 / 4 ist ebenso keine Einstellung nötig, und somit können PI-Codes auf sich selbst abgebildet werden. Dieses Abbilden ist nachstehend unter Bezug auf 5 näher beschrieben.
5 ist ein schematisches Diagramm, das eine Steuerlogikimplementierung 500 für INL-Kalibrierung zeigt, gemäß verschiedenen Ausführungsformen. Insbesondere zeigt 5 ein Abbildungsschema 505 zwischen einem ursprünglichen PI-Code und einem kalibrierten PI-Code basierend auf gemessener INL wie vorstehend beschrieben. Wie gezeigt ist, wird hier zu Erläuterungszwecken ein 8-Bit PI-Code [7:0] als Beispiel gezeigt (obwohl PI-Codes anderer Größe ebenso verwendet werden können). Wie vorstehend beschrieben ist, kann die INL für einen gegebenen ursprünglichen PI-Code gemessen werden. Für einen 8-Bit PI-Code können die Werte des PI-Codes von 0 bis 255 für insgesamt 256 LSB reichen. Auf der linken Seite des Abbildungsschemas ist ein ursprünglicher PI-Code als erster Eingang in eine digitale Addierer- / Subtrahiererschaltung vorgesehen. Der PI-Code kann dann über die digitale Addierer- / Subtrahiererschaltung durch die korrespondierende gemessene INL (in LSB) eingestellt werden. Bei anderen Beispielen kann die INL auf das nächste ganze LSB gerundet werden. Bei anderen Ausführungsformen kann die Summe (oder ggf. Differenz) auf das nächste ganze LSB gerundet werden. Bei diesem Beispiel wird der PI-Code durch seinen korrespondierenden Dezimalwert bezeichnet (z.B. PI-Code „0“ entspricht binärem „00000000“, während bei dem vorhergehenden Beispiel der 2-Bit binäre PI-Code „00“ als erster PI-Code oder PI-Code 1 bezeichnet wurde). Demgemäß wird bei dem gezeigten Beispiel ein ursprünglicher PI-Code 0 durch eine gemessene INL (basierend auf der Differenz zwischen der Phase des PI und der idealen PI-Phase) eingestellt, um einen kalibrierten PI-Code zu bestimmen. Somit ist der kalibrierte PI-Code derselbe wie der ursprüngliche PI-Code. Für den PI-Code 100 wird jedoch der ursprüngliche PI-Code durch 3 LSB eingestellt und somit auf einen kalibrierten PI-Code von 97 abgebildet. Der ursprüngliche PI-Code 192 kann ähnlich auf einen kalibrierten PI-Code von 193 abgebildet werden, und der ursprüngliche PI-Code 255 kann auf den kalibrierten PI-Code 255 abgebildet werden. Bei einigen Beispielen kann, wie vorstehend beschrieben, die INL jede Anzahl m von PI-Codes gemessen werden. Bei solchen Beispielen werden die PI-Codes (100-m) bis 100 auf kalibrierte PI-Codes (100-m-3) bis 97 abgebildet.
Es ist selbstverständlich, dass bei anderen Beispielen ein anderer Algorithmus (z.B. Abbildungsschema) zum Abbilden des ursprünglichen PI-Codes auf einen kalibrierten PI-Code verwendet werden kann, und dass das Abbilden nicht auf eine einzige Implementierung stattfindet. Bei anderen Ausführungsformen kann zum Beispiel das Abbilden des ursprünglichen PI-Codes auf einen kalibrierten PI-Code gemäß einer Kurvenangleichungsfunktion bestimmt werden. Eine Kurve oder andere mathematische Funktion kann zum Beispiel basierend auf der gemessenen INL erzeugt werden, und kalibrierten PI-Codes, die bestimmt wurden, um zu der Kurve zu passen. Bei einigen Beispielen kann ein Interpolationsschema verwendet werden, um kalibrierte PI-Codes zu bestimmen. Bei noch weiteren Beispielen kann ein Maschinenlernmodell angewendet werden, um kalibrierte PI-Codes zu bestimmen.
Bei einigen Ausführungsformen kann das Abbildungsschema 505 zum Beispiel als Abbildungsschaltung implementiert werden. Bei einigen Beispielen weist die Abbildungsschaltung eine Nachschlagetabelle auf, die in Steuerlogik, wie zum Beispiel der Steuerlogik 320 von 3, gespeichert ist. Das Abbildungsschema 505 kann gemäß einer gemessenen INL dynamisch aktualisiert werden. So weist bei einigen Beispielen die Steuerlogik eine digitale Addierer- / Subtrahiererschaltung wie oben beschrieben auf, die dazu konfiguriert ist, einen ursprünglichen PI-Code gemäß einer gemessenen INL einzustellen und einen jeweiligen kalibrierten PI-Code auszugeben.
6 ist ein Flussdiagramm eines Verfahrens 600 für INL-Detektion und -Kalibrierung gemäß verschiedenen Ausführungsformen. Das Verfahren 600 kann bei Block 605 beginnen durch Bestimmen einer Phase eines PI-Ausgangssignals. Bei verschiedenen Beispielen kann ein PI ein phasenverschobenes Eingangssignal (z.B. ein Taktsignal) basierend auf einem PI-Code erzeugen. Im Fall eines idealen PI sollte bei jedem PI-Code die Phase des Eingangssignals um 1 LSB verschoben werden. Die Phase des ideal verschobenen Signals ist die ideale PI-Phase. Jedoch ist dies aufgrund von INL nicht der Fall. Somit kann die Phase des PI-Ausgangssignals (z.B. die Phase des PI) bestimmt werden.
Bei Block 610 wird das Verfahren 600 fortgesetzt durch Messen der INL des PI bei dem gegebenen PI-Code. Bei verschiedenen Beispielen kann die INL als Phasendifferenz zwischen der Phase des PI bei einem gegebenen PI-Code und einer idealen PI-Phase bei dem PI-Code gemessen werden. Wie vorstehend beschrieben ist, sollte ein ursprünglicher PI-Code ein Signal erzeugen, das um eine ideale Phase verschoben ist - z.B. 1 LSB bei jedem PI-Code. Wie vorstehend beschrieben ist, kann, unter Verwendung des Beispiels eines 2-Bit PI-Codes, 1 LSB einer 90-Grad Verschiebung entsprechen. Demgemäß kann bei verschiedenen Ausführungsformen die INL als Differenz zwischen der Phase des PI bei dem PI-Code und der korrespondierenden idealen PI-Phase in LSB-Einheiten gemessen werden. Wie vorstehend beschrieben ist, kann bei einigen Beispielen eine INL des PI in Schritten einer Zeitlinealschaltung gemessen werden. Die Schritte des Zeitlineals können dann in LSB-Einheiten umgewandelt werden. Eine Zeitlinealschaltung weist bei verschiedenen Beispielen eine einstellbare Verzögerungsschaltung auf. Die Zeitlinealschaltung kann dazu konfiguriert sein, ein Referenzsignal auszugeben, das um die Dauer einer einstellbaren Verzögerung der Zeitlinealschaltung verzögert worden ist. Bei einigen Beispielen kann die Phase des PI bei einem gegebenen Code mit dem Referenzsignal verglichen werden, das verzögert (effektiv phasenverschoben) worden ist, wie vorstehend beschrieben ist. Bei einigen Beispielen können die Phase des PI und die verzögerte Referenzphase über eine Phasendetektorschaltung verglichen werden. Bei einigen Beispielen gibt die Phasendetektorschaltung ein Signal aus, das eine Position der Phase des PI bezüglich der verzögerten Referenzphase angibt.
Demgemäß kann bei einigen Beispielen die Zeitlinealschaltung die Phase des Referenzsignals schieben (z.B. wird die Phase des Referenzsignals im Zeitverlauf verschoben), indem die einstellbare Verzögerung eingestellt wird. Beispielsweise kann das Referenzsignal inkrementell (und/oder dekrementell) in Schritten verzögert werden, bis der Ausgang der Phasendetektorschaltung übergeht, was angibt, dass die Phase des PI und die verzögerte Referenzphase in Übereinstimmung gebracht worden sind. Eine Phasendifferenz von einer idealen PI-Phase kann somit in Schritten der Zeitlinealschaltung gemessen werden. Bei einigen Beispielen kann die Phasendifferenz von der idealen PI-Phase basierend wenigstens teilweise auf einer Gesamtzahl von Schritten der Zeitlinealschaltung für eine volle Rotation des PI bestimmt werden (z.B. unter Verwendung eines Skalierungsfaktors wie vorstehend beschrieben). Somit wird eine Verzögerung des Referenzsignals an dem Punkt, an dem die verzögerte Referenzphase mit der Phase des PI übereinstimmt, bei jedem jeweiligen PI-Code in Schritten der Zeitlinealschaltung gemessen. Die Verzögerung kann dann beispielsweise über Steuerlogik unter Verwendung eines Skalierungsfaktors wie vorstehend beschrieben in LSB-Einheiten umgewandelt werden. Bei einigen Beispielen kann die INL für den PI bei jedem PI-Code gemessen werden. Bei anderen Beispielen kann die INL in Intervallen von jeder Anzahl von m PI-Codes gemessen werden.
Bei Block 615 wird das Verfahren 600 fortgesetzt durch Kalibrieren des PI-Codes gemäß der gemessenen INL. Wie vorstehend beschrieben ist, kann bei einigen Beispielen jeder PI-Code basierend auf der gemessenen INL eingestellt werden, die ein PI-Ausgangssignal erzeugt, das eine Phase hat, die am nächsten an der idealen PI-Phase für einen gegebenen PI-Code ist. Demgemäß kann bei verschiedenen Beispielen zur Unterscheidung der PI-Code vor der Kalibrierung „ursprünglicher“ PI-Code und nach der Kalibrierung „kalibrierter“ PI-Code genannt werden. Somit kann bei einigen Beispielen jeder ursprüngliche PI-Code auf einen kalibrierten PI-Code abgebildet werden, wobei der kalibrierte PI-Code veranlasst, dass der PI einen Ausgang erzeugt, der eine Phase hat, die am nächsten zu der idealen PI-Phase für den ursprünglichen PI-Code ist. Bei einigen Beispielen kann die INL in LSB gemessen werden. Demgemäß kann das Kalibrieren des PI-Codes das Einstellen jedes ursprünglichen PI-Codes basierend auf der gemessenen INL in LSB aufweisen, und gemäß einem Abbildungsschema, wie vorstehend beschrieben ist. Bei einem Beispiel kann beispielsweise, wenn ein PI eine gemessene INL von 0,67 LSB für einen gegebenen PI-Code hat, der ursprüngliche PI-Code bei einigen Beispielen um 0,67 LSB reduziert werden. Entsprechend kann, wenn der PI eine gemessene INL von -0,67 LSB für einen gegebenen PI-Code hat, der ursprüngliche PI-Code um 0,67 LSB erhöht werden.
Bei einigen weiteren Beispielen weist das Kalibrieren des PI-Codes das Kalibrieren stromgesteuerter DAWs eines PI basierend auf der INL auf. Wie vorstehend beschrieben ist, kann der PI DAW-Einheiten aufweisen, die in Gruppen mit verschiedenen PI-Codes unterteilt sind. Bei einigen Beispielen kann jedes Segment des DAW durch einen jeweiligen PI-Code gesteuert werden. Somit kann der Ausgang jeder jeweiligen DAW-Einheit gemäß INL-Messungen bei einem gegebenen ursprünglichen PI-Code (oder jedem Satz einer Anzahl von m PI-Codes wie vorstehend beschrieben) gewichtet werden, um die Effekte der gemessenen INL zu kompensieren.
Bei Block 620 weist das Verfahren 600 des Weiteren das Abbilden des ursprünglichen PI-Codes auf einen kalibrierten PI-Code auf. Wie vorstehend beschrieben ist, kann die Einstellung des ursprünglichen PI-Codes durch die INL zu einem PI-Code führen, der durch eine LSB-Teileinheit eingestellt worden ist. Bei solchen Beispielen kann der ursprüngliche PI-Code auf den nächstliegenden PI-Code als kalibrierter PI-Code abgebildet werden. Bei einigen Beispielen kann jeder ursprüngliche PI-Code auf einen jeweiligen kalibrierten PI-Code abgebildet werden. Bei einigen Beispielen kann das Abbilden über eine Nachschlagetabelle implementiert werden, die in Steuerlogik gespeichert ist. Bei weiteren Beispielen kann das Abbilden wenigstens teilweise über eine Addierer- / Subtrahiererschaltung implementiert werden, die einen ursprünglichen PI-Code einstellen kann, um einen korrespondierenden kalibrierten PI-Code basierend auf der gemessenen INL zu erzeugen.
Die oben unter Bezug auf verschiedene Ausführungsformen beschriebenen Techniken und Prozesse können von einem oder mehreren Systemen 100, 200 und/oder Untersystemen und Komponenten davon durchgeführt werden, wie zum Beispiel der oben unter Bezug auf die 1-3 beschriebenen variationstoleranten Linearphaseninterpolatorschaltung 300, und die die von verschiedenen anderen Ausführungsformen bereitgestellten Verfahren wie vorliegend beschrieben durchführen können.
Obwohl einige Merkmale und Aspekte unter Bezug auf die Ausführungsformen beschrieben worden sind, wird der Fachmann erkennen, dass zahlreiche Modifizierungen im Geist und Umfang der Erfindung möglich sind. Zum Beispiel können die vorliegend beschriebenen Verfahren und Prozesse unter Verwendung von Hardwarekomponenten, anwenderspezifisch integrierten Schaltungen (ICs), programmierbarer Logik und/oder beliebigen Kombinationen davon implementiert werden. Des Weiteren sind, obwohl verschiedene Verfahren und Prozesse, die vorliegend beschrieben wurden, der Einfachheit halber unter Bezug auf besondere strukturelle und/oder funktionelle Komponenten beschrieben sein können, die durch verschiedene Ausführungsformen bereitgestellten Verfahren nicht auf eine bestimmte strukturelle und/oder funktionelle Architektur beschränkt, sondern können stattdessen in jeder geeigneten Hardwarekonfiguration implementiert werden. Ähnlich kann, obwohl eine Funktionalität einer oder mehreren Systemkomponenten zugeschrieben wird, diese Funktionalität, wenn es der Zusammenhang nicht anders vorgibt, unter verschiedenen anderen Systemkomponenten gemäß den mehreren Ausführungsformen verteilt werden. Außerdem können, obwohl die Vorgänge der vorliegend beschriebenen Verfahren und Prozesse der Einfachheit halber in einer bestimmten Reihenfolge beschrieben sind, verschiedene Vorgänge gemäß verschiedenen Ausführungsformen umgeordnet, hinzugefügt und/oder weggelassen werden, wenn es der Zusammenhang nicht anders vorgibt. Außerdem können die unter Bezug auf ein Verfahren oder einen Prozess beschriebenen Vorgänge in anderen beschriebenen Verfahren oder Prozessen enthalten sein. Ebenso können Systemkomponenten, die gemäß einer bestimmten strukturellen Architektur und/oder in Bezug auf ein System beschrieben worden sind, in anderen strukturellen Architekturen organisiert und/oder in anderen beschriebenen Systemen enthalten sein. Daher können, obwohl verschiedene Ausführungsformen zur Vereinfachung der Beschreibung und zur Erläuterung von Aspekten dieser Ausführungsformen mit oder ohne einige Merkmale beschrieben worden sind, die verschiedenen Komponenten und/oder Merkmale, die vorliegend unter Bezug auf eine bestimmte Ausführungsform beschrieben worden sind, von anderen beschriebenen Ausführungsformen ersetzt oder diesen hinzugefügt und/oder davon entfernt werden, wenn es der Kontext nicht anders vorgibt.

Claims

Verfahren, das aufweist: Bestimmen einer ersten Phase eines Ausgangssignals eines Phaseninterpolators, wobei das Ausgangssignal durch den Phaseninterpolator basierend auf einem ersten Code erzeugt wird; Einstellen, über eine einstellbare Verzögerungsschaltung, einer Verzögerung eines Referenzsignals, das eine zweite Phase hat, bis die zweite Phase mit der ersten Phase übereinstimmt, wobei die Verzögerung des Referenzsignals in Inkrementen von Schritten einstellbar ist; Messen, über Steuerlogik, der Verzögerung des Referenzsignals, wenn die zweite Phase mit der ersten Phase übereinstimmt, wobei die Verzögerung in Schritten gemessen wird; Bestimmen der integralen Nichtlinearität des Phaseninterpolators bei dem ersten Code basierend wenigstens teilweise auf der Verzögerung; und Kalibrieren, über die Steuerlogik, des ersten Codes basierend wenigstens teilweise auf der integralen Nichtlinearität.
Verfahren nach Anspruch 1, wobei das Bestimmen der integralen Nichtlinearität des Phaseninterpolators bei dem ersten Code des Weiteren aufweist: Umwandeln, über die Steuerlogik, der Gesamtverzögerung von Schritten in eine Phasendifferenz, die in niederwertigsten Bits des ersten Codes gemessen wird.
Verfahren nach Anspruch 1, wobei das Kalibrieren des ersten Codes des Weiteren aufweist: Erzeugen, über die Steuerlogik, eines zweiten Codes, wobei der zweite Code durch Einstellen des ersten Codes basierend auf der Phasendifferenz erzeugt wird; und Abbilden, über die Steuerlogik, des ersten Codes auf den zweiten Code.
Verfahren nach Anspruch 3, wobei der zweite Code ein Phaseninterpolatorcode ist, der am nächsten an einem eingestellten Phaseninterpolatorcode ist, wobei der eingestellte Phaseninterpolatorcode der erste Code ist, der basierend auf der Phasendifferenz eingestellt wird.
Verfahren nach Anspruch 1, wobei der Phaseninterpolator eine oder mehrere Digital-Analog-Wandler (DAW) -Einheiten aufweist, wobei jede DAW-Einheit einem jeweiligen Code entspricht, wobei das Kalibrieren des ersten Codes des Weiteren aufweist: Einstellen eines Gewichts wenigstens einer DAW-Einheit der einen oder der mehreren DAW-Einheiten basierend auf der Phasendifferenz.
Verfahren nach Anspruch 1, das des Weiteren aufweist: Bestimmen der integralen Nichtlinearität des Phaseninterpolators an einem ersten Intervall von Phaseninterpolatorcodes, wobei das Bestimmen der integralen Nichtlinearität des Phaseninterpolators an dem ersten Intervall des Weiteren aufweist: Bestimmen jeweiliger erster Phasen des Ausgangssignals des Phaseninterpolators, das basierend auf jeweiligen Phaseninterpolatorcodes erzeugt wird, die durch das erste Intervall getrennt sind; für jeden jeweiligen Phaseninterpolatorcode, Verzögern, über die einstellbare Verzögerungsschaltung, des Referenzsignals, bis jeweilige zweite Phasen des Referenzsignals mit korrespondierenden jeweiligen ersten Phasen übereinstimmen; und Messen, über die Steuerlogik, jeweiliger Verzögerungen des Referenzsignals, wenn jeweilige zweite Phasen mit den korrespondierenden jeweiligen ersten Phasen übereinstimmen.
Verfahren nach Anspruch 6, das des Weiteren aufweist: Abbilden, über die Steuerlogik, jedes Phaseninterpolatorcodes des Phaseninterpolators auf einen jeweiligen kalibrierten Phaseninterpolatorcode basierend auf der gemessenen Gesamtverzögerung.
Verfahren nach Anspruch 1, das des Weiteren aufweist: Bestimmen, über eine Phasendetektorschaltung, eines Zustands der ersten Phase bezüglich der zweiten Phase, wobei der Zustand angibt, ob die erste Phase der zweiten Phase voreilt oder der zweiten Phase nacheilt; wobei das Messen der Gesamtverzögerung des Weiteren das Messen der Gesamtverzögerung aufweist, wenn ein Übergang im Zustand der ersten Phase bezüglich der zweiten Phase stattfindet, wobei der Übergang eine Zustandsänderung der ersten Phase bezüglich der zweiten Phase ist.
Schaltung, die aufweist: eine Phasendetektorschaltung, die konfiguriert ist zum: Bestimmen einer ersten Phase eines Ausgangssignals eines Phaseninterpolators, wobei das Ausgangssignal durch den Phaseninterpolator basierend auf einem ersten Code erzeugt wird; Bestimmen einer zweiten Phase eines Referenzsignals; Bestimmen eines Zustands der ersten Phase bezüglich der zweiten Phase, wobei der Zustand angibt, ob die erste Phase der zweiten Phase voreilt oder nacheilt; eine einstellbare Verzögerungsschaltung, die mit der Phasendetektorschaltung verbunden ist, wobei die einstellbare Verzögerungsschaltung dazu konfiguriert ist, eine Verzögerung des Referenzsignals einzustellen, bis die zweite Phase mit der ersten Phase übereinstimmt, wobei die Verzögerung des Referenzsignals in Inkrementen von Schritten einstellbar ist; Steuerlogik, die mit der Phasendetektorschaltung und der einstellbaren Verzögerungsschaltung verbunden ist, wobei die Steuerlogik konfiguriert ist zum: Messen einer Gesamtverzögerung des Referenzsignals, wenn die zweite Phase mit der ersten Phase übereinstimmt, wobei die Gesamtverzögerung in Schritten gemessen wird; Bestimmen der integralen Nichtlinearität des Phaseninterpolators bei dem ersten Code basierend auf der Gesamtverzögerung; und Kalibrieren des ersten Codes basierend wenigstens teilweise auf der integralen Nichtlinearität.
Vorrichtung, die aufweist: Steuerlogik, die mit einer Phasendetektorschaltung und einer einstellbaren Verzögerungsschaltung verbunden ist, wobei die Steuerlogik konfiguriert ist zum: Erhalten, über die Phasendetektorschaltung, eines Zustands einer ersten Phase eines Ausgangssignals eines Phaseninterpolators bezüglich einer zweiten Phase eines Referenzsignals, wobei der Zustand angibt, ob die erste Phase der zweiten Phase voreilt oder nacheilt, wobei das Ausgangssignal von einem Phaseninterpolator basierend auf einem ersten Code erzeugt wird; Einstellen, über die einstellbare Verzögerungsschaltung, einer Verzögerung des Referenzsignals, bis die zweite Phase mit der ersten Phase übereinstimmt, wobei die Verzögerung des Referenzsignals in Inkrementen von Schritten einstellbar ist; Messen einer Gesamtverzögerung des Referenzsignals, wenn die zweite Phase mit der ersten Phase übereinstimmt, wobei die Gesamtverzögerung in Schritten gemessen wird; Bestimmen der integralen Nichtlinearität des Phaseninterpolators bei dem ersten Code basierend auf der Gesamtverzögerung; und Kalibrieren des ersten Codes basierend wenigstens teilweise auf der integralen Nichtlinearität.