CN1717861B - 使用频率偏移补偿的调制器和方法 - Google Patents

使用频率偏移补偿的调制器和方法 Download PDF

Info

Publication number
CN1717861B
CN1717861B CN038257211A CN03825721A CN1717861B CN 1717861 B CN1717861 B CN 1717861B CN 038257211 A CN038257211 A CN 038257211A CN 03825721 A CN03825721 A CN 03825721A CN 1717861 B CN1717861 B CN 1717861B
Authority
CN
China
Prior art keywords
port
input
oscillator
multiplier
transfer function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN038257211A
Other languages
English (en)
Other versions
CN1717861A (zh
Inventor
保罗·B.·索菲亚诺思
戴维·W.·费尔德鲍默
达林·K.·温尼格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1717861A publication Critical patent/CN1717861A/zh
Application granted granted Critical
Publication of CN1717861B publication Critical patent/CN1717861B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0958—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation by varying the characteristics of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

一种用于在频率合成器内使用的双端口电压控制振荡器(28)，包括第一和第二输入端口和输出。第一端口耦合在用于接收输入数据和参考频率的锁相环配置中。响应于信道选择和调整参数，该锁相环调谐所述振荡器。该振荡器的第二端口具有可变增益特性。乘法器(22)耦合到第二端口，用于将输入数据乘以转移函数，以改变该输入数据，从而补偿第二端口的可变增益特性。

Description

使用频率偏移补偿的调制器和方法
技术领域
本发明一般涉及调频(FM)发射机，更具体地说，涉及一种用于补偿因为双端口频率合成器在其工作频率范围上调谐造成的偏移偏差(deviation variance)的方法和设备。
背景技术
锁相环(PLL)是具有被连续调整以匹配相位从而锁定到参考信号频率上的电压或电流驱动振荡器的电路。PLL经常在无线通信系统内使用，尤其在使用调频(FM)(即一种通过改变电磁波的瞬时频率将数据叠加在交流波形上的方法)发送信息的情况下。
PLL通常包括电压受控振荡器(VCO)，例如利用电容或电感振荡电路(tank circuit)来进行调谐。相位比较器、电荷泵和低通滤波器反馈环路使VCO能够根据参考频率搜索和锁定到所期望的频率上。如果VCO频率偏离选定的参考频率，则相位比较器结合电荷泵和低通滤波器生成提供给VCO调谐系统的误差电压，以将VCO带回到参考频率。PLL、VCO、参考信号、电荷泵、低通滤波器和相位比较器以及在反馈环路内的可编程除法器包括通常所称的频率合成器。
在典型的单端口VCO的情况下，通过提供变化的输入数据给可编程的除法器，调制VCO输出的中心频率(fc)。随后将除法器的输出和具有频率(FREF)的参考信号提供给相位检测器，它比较参考信号的相位与除法器输出的相位，并在由电荷泵处理之后提供相位误差信号给环路低通滤波器。将滤波器的电压或电流输出提供给单个VCO输入以将该VCO调谐到期望的频率上。
不幸的是，单端口调制方法可能不适合于高速数据应用；例如，当输入数据速率超过PLL的自然环路频率时。例如，如果数字输入数据在每秒1兆比特的速率上改变，和环路响应例如是40kHz，则环路响应将滤除正在改变的数据，并且将改变调制特性。在高数据速率的频移键控(FSK)系统中，就是这种情况。FSK是一种发射数字信号的方法，所述数字信号具有两种二进制状态；即逻辑0(低)和逻辑1(高)，分别用频率自fc的偏差表示。也就是，逻辑0用在第一特定频率上的波形表示，逻辑1用在另一频率上的波形表示。
双端口VCO包括第二调制端口，用于接收如此组合低通响应和高通响应的输入数据的模拟形式。这种双端口调制允许在高于自然环路频率的频率上的调制。因而，在不牺牲输入数据速率的情况下，在建立主端口环路带宽方面实现了某种程度的灵活性。单端口和双端口合成器的结构是公知的，不需要进一步的讨论。然而，感兴趣的读者可以参考于1996年9月11日授权的标题为“Dual-Port Phase andMagnitude Balance Synthesizer and Modulator and Method forTransceiver”的美国专利US 5,557,244和于1999年6月15日授权的标题为“ Method of an Apparatus for Controlling Modulation ofDigital Signals in Frequency Modulated Transmis
FSK FM发射机设计成在包括多个(例如80个)不同频率信道的特定频带上工作，所述频率信道分别具有中心频率和上下频率限制。这个特定频带在上述类型的双端口VCO的调谐范围内，可以使用双端口合成器将VCO的输出调谐到期望的信道上。随后，VCO将围绕它调谐到的特定信道的中心频率调制输出载波。
希望围绕每个信道中心频率的频率偏移在特定频带上基本上是恒定的。为了实现这一目的，VCO的第二端口增益在VCO的工作范围上应当保持恒定。然而，实际上，与第二端口相关的增益(以频率每伏即MHz/volt为单位测量)并不恒定，而是对中心频率敏感的。也就是说，第二端口VCO增益随着将VCO在其工作频带上调谐而改变。这种在第二端口增益特性上的改变导致在用于不同信道的基本上类似的调制电压的瞬时载波频率的不同改变。例如，所期望的自每条信道的中心频率的偏移可以是170kHz。将特定调制电压提供给VCO的第二端口以实现这一偏移可能导致在一条信道内120kHz的偏移和在另一条信道内250kHz的偏移。
已经使用若干种方法来避免与变化的第二端口增益特性相关的问题。可以使用完全不同的结构。也就是，可以使用单端口结构，从而避免与第二端口增益特性相关的问题。不幸的是，同时失去了与双端口VCO相关的高数据速率和低功耗的优点。可选择地，可以使用机械或电子调谐设备。然而，必需将这样的设备合并在每个单元内，这明显地增加了生产成本。另一种方法涉及严格限制在VCO制造过程中的处理参数，从而降低VCO的第二端口增益在其频带内的可变性。这同样增加了生成成本，并使制造非常复杂。如果VCO工作在非常窄的频带上，则与可变的第二端口增益特性相关的问题将不再明显，这是显而易见的。不幸的是，某些应用需要在很宽的频带上的操作。例如，为了满足蓝牙标准，VCO必需工作在80MHz的带宽上。
因此，希望提供一种用于补偿在使用双端口VCO的FSK FM发射机的工作频带上的偏移偏差的方法和设备。
发明内容
根据本发明的一个方面，提供一种频率合成器，包括：双端口电压受控振荡器，包括第一和第二输入端口和输出，所述第一输入端口耦合在用于接收输入数据和参考频率的锁相环配置中，所述第二输入端口具有可变增益特性并且被配置为响应于接收自所述振荡器的调整参数调谐所述振荡器；和乘法器，耦合到所述第二输入端口，用于将所述输入数据乘以转移函数，以改变所述输入数据，从而补偿所述可变增益特性。
根据本发明的另一个方面，提供一种用于在包括可调谐电压振荡器的双端口调频发射机内使用的频率合成器，所述可调谐电压振荡器包括用于对所述振荡器进行调谐和调频的第一端口和用于对所述振荡器进行调频的第二端口，包括：乘法器，具有第一和第二输入并具有输出，所述乘法器在其第一输入上接收数字数据输入信号，并在其第二输入上接收来自所述振荡器的反馈信号，所述反馈信号表示在所述振荡器的第一端口上的调制特性，所述乘法器响应于所述反馈信号，用于提供转移函数，当将该转移函数与所述数据信号相乘时在其所述输出上生成校正后的数字数据信号，用于修改施加给所述第二端口的调制信号，从而随着在预定调谐范围内调谐该振荡器，改变任何FM偏移偏差；和数模转换器，耦合到所述乘法器和所述第二端口，用于将所述校正后的数字数据信号转换成模拟信号。
根据本发明的又一个方面，提供一种用于补偿在包括具有第一端口和第二端口的电压控制振荡器的频率合成器内的偏移偏差的方法，包括：随着调谐所述振荡器，向耦合到所述振荡器的乘法器自动提供与所述振荡器的调制特性相关的反馈信息，所述反馈信息包括由所述振荡器生成的调整参数；和响应于所述反馈信息，自动调整施加给第二端口的调制，以改变在所述振荡器的调谐范围内的FM偏移偏差；响应于所述反馈信息调谐所述振荡器。
附图说明
下面的附图用于说明具体的实施例，因此，并不限制本发明的范围，而是有助于正确理解本发明。将在下面的详细描述中结合使用这些附图。在下文中，将结合附图描述本发明，其中类似的数字表示类似的单元，和：
图1图示VCO在其工作频带上的可变第二端口增益特性；
图2图示由于图1所示的VCO的第二端口增益特性导致的在VCO的工作频带内两个信道中出现的偏移偏差；
图3是根据本发明教导的双端口PLL结构的简化方框图；
图4是用于在图3所示的系统内使用的乘法器的简化示意图；和
图5是在图3所示的VCO内使用的振荡电路的简化示意图。
具体实施方式
下面的描述实质上是示例性的，并不以任何方式限制本发明的范围、可应用性或配置。而是，下面的描述提供用于方便地说明本发明的示例性实施例的实例。在不脱离本发明的范围的情况下，可以在在此所描述的单元的功能和结构中对所描述的实施例进行各种改变。
参见图1和图2，将双端口VCO的工作频带图示为具有频率下限(f1)和频率上限(f2)。如先前所描述的，工作频带包括多个信道，在图2中仅将其中两个信道图示为信道A和信道B。如图所示，信道A具有频率下限fLA、频率上限fUA和第一中心频率fCA。信道B具有频率下限fLB、频率上限fUB和中心频率fCB。
如先前所描述的，理想上，VCO的第二端口增益特性在VCO的工作频带上保持相对恒定，以便提供给VCO的第二端口的恒定电压摆动导致在工作频带上在VCO的输出上的相同频率偏差。参见图1，可接受的第二端口增益偏移图示为具有下限g1、上限g2和中心gc。不幸的是，第二端口VCO增益特性并不恒定，而是在VCO的工作频带上对频率是敏感的。因而，基本上类似的调制电压伴随有不同的VCO增益。也就是，虽然自每个信道中心频率的偏移应当保持相对恒定，但是实际上，因为在VCO工作频带上可变的第二端口增益，它将作为频率(信道)的函数而改变。例如，在给定的情况下，第二端口增益特性可以是递增的线性函数，如在图1中的10所图示的。因为在信道A的中心频率(fCA)上的增益保持低于图1所示的可接受的增益偏移，围绕中心频率fCA的频率偏移可能低于所期望的，如在图2中12所图示的。相反地，在信道B的中心频率(fCB)上的第二端口增益特性保持低于可接收的增益偏移，在信道B内的频率偏移可能超过所期望的频率偏移，如在信道B内14所图示的。
这个问题的解决方法涉及将真正的第二端口特性的逆向(inverse)转移函数应用于最终以调制电压的形式提供给VCO的第二端口的数据。这个逆向转移函数在图1中图示为直线16。应当理解虽然第二端口增益特性在图1中图示为随着频率递增的线性函数，但是第二端口增益特性也可以包括二次和更高次的分量。在这些情况下，将使用包含二次和更高次分量的适当逆向转移函数。然而，为了便于解释，下文对本发明的设备和方法的描述将涉及在图1中10所示类型的线性第二端口增益特性。
图3是根据本发明教导的双端口PLL结构的方框图。参见图3，将输入数据(DATA IN)提供给调制ROM电路18，所述调制ROM电路18包括耦合到分数(fractional)除法器20和乘法器22的输出。调制ROM 18接收数字输入数据，在这个实施例中，将其转换成输入数据流的过抽样高斯滤波器。
分数除法器20包括耦合到调制器ROM 18的输出的第一输入，耦合到VCO 28的输出32的第二输入和耦合以接收信道选择信号34的第三输入。分数除法器20具有随着时间变化的除法比例，以便有效的除法比例可以以非整数的步长改变。将分数除法器20的输出提供给相位检测器/电荷泵24的输入。相位检测/电荷泵24的第二输入耦合以接收具有参考频率(FREF)的信号。相位检测器/电荷泵24的输出与参考信号和分数除法器20的输出之间的相位误差成正比。电荷泵提供用于充电或放电低通滤波器(LPF)26的脉冲，所述LPF又生成提供给VCO 28的端口1的输出电压。最后，VCO 28的输出32表示已经合成的输出，从而完成锁相环路。VCO 28安装有图5所示类型的振荡电路30(在下文中将详细描述)。通过利用本领域的技术人员公知的调整(trim)算法改变振荡电路30的电容，以离散步长在其工作频带上粗调VCO 28。
如此所述的结构还包括本领域的技术人员公知的双端口合成器。然而，为了进一步讨论包括分数除法器和双端口VCO的锁相环合成器(其中利用电容振荡电路根据已经建立的调整算法粗调双端口VCO)，感兴趣的读者可以参考于1996年9月17日授权的标题为“Dual-Port Phase and Magnitude Balanced Synthesizer Modulatorand Method for a Transceiver”的美国专利US 5,557,244、于2000年10月17日授权的标题为“Self-Calibrating VCO Correction Circuitand Method of Operation”的美国专利US 6,133,797、于1996年2月27日授权的标题为“Fractional N Frequency Synthesis with ResidualError Correction and Method Thereof”的美国专利US 5,495,206，其教导在此引用作为参考。
再次参见图3，将调制器ROM 18的输出提供给乘法器22的第一输入。还提供给乘法器22的输入的是来自VCO 28的调整信号，它表示通过内部振荡电路和实现当前选定信道中心频率必需的调整算法生成的调整结果或参数。因而，可以为每个信道向乘法器22提供不同的调整参数(trim parameter)。乘法器22使用VCO 28的调整参数在调制器ROM 18的输出上应用转移函数(transfer function)，它如前所述地与第二端口增益特性逆向相关。
将结合图4更详细地描述乘法器22的操作。如前所述，已经选择线性第二端口增益特性来解释本发明。因而，应用于乘法器22的逆向转移函数将采用线性等式的形式；即y＝mx+b，其中y表示转移函数，它补偿调制器ROM 16的输出，从而显著地降低上面结合不恒定的第二端口增益函数描述的问题。
参见图4，可以看出将通过VCO调整算法确定的可变调整参数X反馈给乘法器电路40的第一输入。乘法器电路40的第二输入接收通过测试许多设备经验地确定的乘法器项(m)。也就是，通过实验室测试，确定逆向转移函数的斜率(m)，并作为输入提供给乘法器电路40。将乘法器电路40的输出(mx)提供给加法器42的第一输入。将通过经验确定的截取项(b)提供给加法器42的第二输入。将所获得的逆向转移函数提供给乘法器44的第一输入，将调制器ROM18的输出提供给乘法器44的第二输入。以这种方式，已经在正确的方向上校正或调节(scale)在乘法器44的输出上出现并提供给数模转换器(MOD DAC)36的信号，从而抑制不恒定的第二端口增益特性的不利影响。再次参见图3，来自数模转换器36的电压信号输出调制VCO 28的第二端口，并因此调制输出载波。
图5是用于在图3所示的双端口VCO中使用的简化振荡电路的一个例子的示意图。电路的总电感用电感器L表示，CF表示电路的固定电容。该电路的总调整电容用NCT表示，其中变量N是用于设置VCO 28的粗略频率的调整电容器的数量并且与图4中的参数x直接相关。在上面引用的美国专利US 6,133,797中可以找到使用电容振荡电路调谐VCO的更详细的讨论。
因而，已经提供了一种用于补偿双端口电压受控振荡器的第二端口增益的偏差的方法和设备。已经参考具体实施例描述了本发明。然而，应当理解在不脱落权利要求书中阐述的本发明的范围的情况下，可以进行各种修改和改变。因此，说明书附图应当视为说明性的，而非限制性的，所有这些修改将包括在本发明的保护范围之内。

Claims (14)

1.一种频率合成器，包括：
双端口电压受控振荡器，包括第一和第二输入端口和输出，所述第一输入端口耦合在用于接收输入数据和参考频率的锁相环配置中，所述第二输入端口具有可变增益特性并且被配置为响应于接收自所述振荡器的调整参数调谐所述振荡器；和
乘法器，耦合到所述第二输入端口，用于将所述输入数据乘以转移函数，以改变所述输入数据，从而补偿所述可变增益特性。
2.根据权利要求1的合成器，其中所述乘法器接收所述调整参数，以形成所述转移函数。
3.根据权利要求2的合成器，其中所述乘法器包括：
第一乘法电路，用于将所述调整参数乘以经验推导出的乘法器项，以生成所述转移函数的第一项；
求和电路，用于求和所述转移函数的所述第一项与经验推导出的截取项，以生成所述转移函数的第二项；和
第二乘法电路，用于将所述输入数据乘以所述转移函数。
4.根据权利要求2的合成器，其中所述可变增益特性是频率的函数，并且其中所述转移函数与所述可变增益特性逆向相关。
5.根据权利要求4的合成器，其中所述可变增益特性是第一线性的函数，所述转移函数是与所述第一线性函数逆向相关的第二线性函数。
6.根据权利要求5的合成器，其中所述第二线性函数采取y＝mx+b的形式，其中x是所述调整参数，m和b是根据经验确定的常数。
7.根据权利要求3的合成器，其中所述锁相环包括：
除法器，具有耦合到所述输入数据的第一输入、耦合到所述振荡器的输出的第二输入和被配置为接收信道选择信号的第三输入；
相位检测器和电荷泵，具有耦合到所述除法器的输出的第一输入，并且具有耦合到参考频率的第二输入；和
低通滤波器，具有耦合到所述相位检测器和电荷泵的输出的输入，并且具有耦合到所述第一端口的输出。
8.根据权利要求7的合成器，其中所述除法器是分数除法器。
9.根据权利要求8的合成器，还包括调制电路，所述调制电路具有被耦合以接收所述输入数据的输入，并且具有耦合到所述除法器和所述乘法器的输出。
10.根据权利要求9的合成器，还包括数模转换器，所述数模转换器具有耦合到所述乘法器的输出的输入，并且具有耦合到所述第二端口的输出。
11.一种用于在包括可调谐电压振荡器的双端口调频发射机内使用的频率合成器，所述可调谐电压振荡器包括用于对所述振荡器进行调谐和调频的第一端口和用于对所述振荡器进行调频的第二端口，包括：
乘法器，具有第一和第二输入并具有输出，所述乘法器在其第一输入上接收数字数据输入信号，并在其第二输入上接收来自所述振荡器的反馈信号，所述反馈信号表示在所述振荡器的第一端口上的调制特性，所述乘法器响应于所述反馈信号，用于提供转移函数，当将该转移函数与所述数据信号相乘时在其所述输出上生成校正后的数字数据信号，用于修改施加给所述第二端口的调制信号，从而随着在预定调谐范围内调谐该振荡器，改变任何FM偏移偏差；和
数模转换器，耦合到所述乘法器和所述第二端口，用于将所述校正后的数字数据信号转换成模拟信号。
12.根据权利要求11的频率合成器，其中所述乘法器包括：
第一乘法电路，用于将所述反馈信号乘以经验推导出的乘法器项，以生成所述转移函数的第一项；
求和电路，用于求和所述转移函数的所述第一项与经验推导出的截取项，以生成所述转移函数的第二项；和
第二乘法电路，用于使所述数字数据信号与所述转移函数相乘。
13.一种用于补偿在包括具有第一端口和第二端口的电压控制振荡器的频率合成器内的偏移偏差的方法，包括：
随着调谐所述振荡器，向耦合到所述振荡器的乘法器自动提供与所述振荡器的调制特性相关的反馈信息，所述反馈信息包括由所述振荡器生成的调整参数；和
响应于所述反馈信息，自动调整施加给第二端口的调制，以改变在所述振荡器的调谐范围内的FM偏移偏差；
响应于所述反馈信息调谐所述振荡器。
14.根据权利要求13的方法，其中自动修改所述振荡器的调制特性的步骤还包括通过向所述输入信息施加与所述振荡器的第二端口增益特性逆向相关的转移函数，来改变数字输入信息的步骤。
CN038257211A 2002-12-26 2003-09-23 使用频率偏移补偿的调制器和方法 Expired - Lifetime CN1717861B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/330,852 2002-12-26
US10/330,852 US7158603B2 (en) 2002-12-26 2002-12-26 Method and apparatus for compensating deviation variances in a 2-level FSK FM transmitter
PCT/US2003/030587 WO2004062085A1 (en) 2002-12-26 2003-09-23 Modulator using compensation or frequency deviation, and method

Publications (2)

Publication Number Publication Date
CN1717861A CN1717861A (zh) 2006-01-04
CN1717861B true CN1717861B (zh) 2011-06-08

Family

ID=32654605

Family Applications (1)

Application Number Title Priority Date Filing Date
CN038257211A Expired - Lifetime CN1717861B (zh) 2002-12-26 2003-09-23 使用频率偏移补偿的调制器和方法

Country Status (6)

Country Link
US (1) US7158603B2 (zh)
EP (1) EP1579566A1 (zh)
CN (1) CN1717861B (zh)
AU (1) AU2003279029A1 (zh)
TW (1) TW200419934A (zh)
WO (1) WO2004062085A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2394372B (en) * 2002-10-19 2004-08-25 Motorola Inc Frequency generation in a wireless communication unit
US7747237B2 (en) * 2004-04-09 2010-06-29 Skyworks Solutions, Inc. High agility frequency synthesizer phase-locked loop
US7502602B2 (en) * 2005-07-19 2009-03-10 Intel Corporation Method and apparatus to compensate loop error of phase locked loop
US7869541B2 (en) * 2006-11-17 2011-01-11 Broadcom Corporation Method and system for direct and polar modulation using a two input PLL
TW200935719A (en) * 2008-02-05 2009-08-16 Rafael Microelectronics Inc Multi-band VCO
CN104300914B (zh) * 2013-12-27 2017-11-03 陕西烽火电子股份有限公司 一种基于dds和dsp的射频数字化调制方法
EP3477864B1 (en) * 2017-10-31 2020-07-08 Nxp B.V. Apparatus comprising a phase-locked loop
US10986768B2 (en) * 2018-12-20 2021-04-27 Cnh Industrial Canada, Ltd. Agricultural product application in overlap areas

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999007065A1 (en) * 1997-07-31 1999-02-11 Ericsson Inc. Systems and methods for automatic deviation setting and control in radio transmitters
EP0961412A1 (en) * 1998-05-29 1999-12-01 Motorola Semiconducteurs S.A. Frequency synthesiser
WO2002067428A2 (de) * 2001-02-22 2002-08-29 Infineon Technologies Ag Abgleichverfahren und abgleicheinrichtung für pll-schaltung zur zwei-punkt-modulation

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5555276A (en) * 1990-01-18 1996-09-10 Norand Corporation Method of and apparatus for controlling modulation of digital signals in frequency-modulated transmissions
US5495206A (en) * 1993-10-29 1996-02-27 Motorola, Inc. Fractional N frequency synthesis with residual error correction and method thereof
US5483203A (en) * 1994-11-01 1996-01-09 Motorola, Inc. Frequency synthesizer having modulation deviation correction via presteering stimulus
FR2729518B1 (fr) * 1995-01-13 1997-06-06 Sgs Thomson Microelectronics Boucle a verrouillage de phase de demodulation d'un signal module en frequence
US5557244A (en) * 1995-04-24 1996-09-17 Motorola, Inc. Dual port phase and magnitude balanced synthesizer modulator and method for a transceiver
US6016332A (en) * 1997-08-15 2000-01-18 Texas Instruments Incorporated Method and apparatus for effecting analog phase-locked loop control of a signal frequency
US5952892A (en) * 1997-09-29 1999-09-14 Lsi Logic Corporation Low-gain, low-jitter voltage controlled oscillator circuit
US6133797A (en) * 1999-07-30 2000-10-17 Motorola, Inc. Self calibrating VCO correction circuit and method of operation
KR100652356B1 (ko) * 2000-02-07 2006-11-30 삼성전자주식회사 광대역 채널 클럭 복원 시 안정된 클럭 재생을 위한 위상동기 루프 및 그의 동작 방법
US6552617B1 (en) * 2000-11-06 2003-04-22 Skyworks Solutions, Inc. Dual-tune input integrated VCO on a chip
US6990164B2 (en) * 2001-10-01 2006-01-24 Freescale Semiconductor, Inc. Dual steered frequency synthesizer
JP3555608B2 (ja) * 2001-11-30 2004-08-18 日本電気株式会社 フェイズロックドループ回路及びクロック再生回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999007065A1 (en) * 1997-07-31 1999-02-11 Ericsson Inc. Systems and methods for automatic deviation setting and control in radio transmitters
EP0961412A1 (en) * 1998-05-29 1999-12-01 Motorola Semiconducteurs S.A. Frequency synthesiser
WO2002067428A2 (de) * 2001-02-22 2002-08-29 Infineon Technologies Ag Abgleichverfahren und abgleicheinrichtung für pll-schaltung zur zwei-punkt-modulation

Also Published As

Publication number Publication date
TW200419934A (en) 2004-10-01
EP1579566A1 (en) 2005-09-28
WO2004062085A1 (en) 2004-07-22
AU2003279029A1 (en) 2004-07-29
US7158603B2 (en) 2007-01-02
US20040125904A1 (en) 2004-07-01
CN1717861A (zh) 2006-01-04

Similar Documents

Publication Publication Date Title
KR100532899B1 (ko) 위상 동기 루프를 제어하기 위한 포스트-필터링형 δς변조기
US5903194A (en) Digital phase modulation of frequency synthesizer using modulated fractional division
US7154347B2 (en) Compensating method for a PLL circuit that functions according to the two-point principle, and PLL circuit provided with a compensating device
US7002417B2 (en) RC and SC filter compensation in a radio transceiver
CN100592728C (zh) 具有可控传输带宽的调制器和控制传输带宽的相应方法
GB2354649A (en) Method and apparatus for generating a modulated radio frequency output signal
EP1671422A2 (en) Phase-locked loop bandwidth calibration circuit and method thereof
US6441690B1 (en) Phase-locked loop frequency synthesizer
WO2004093309A1 (ja) 変調器及びその補正方法
CN105577183B (zh) 一种双环路电荷泵带宽自适应锁相环
CN1717861B (zh) 使用频率偏移补偿的调制器和方法
US7391270B2 (en) Phase locked loop and method for phase correction of a frequency controllable oscillator
US7508276B2 (en) Frequency modulator
CN1937411A (zh) 用于锁相环系统中的信号滤波的系统和方法
CN100471188C (zh) 使用二点调制收发器的调整方法
US6690210B2 (en) Transmitting device
US20220400039A1 (en) Device and method for transmitting data
US7349516B2 (en) Method for trimming a two-point modulator, and a two-point modulator having a trimming apparatus
GB2233844A (en) A frequency synthesiser
US8102215B2 (en) Compensated high-speed PLL circuit
JPH05114921A (ja) 変調特性補正回路
Hunter et al. Using Two-Point Modulation To Reduce Synthesizer Problems When Designing DC-Coupled GMSK Modulators

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: APPLE COMPUTER, INC.

Free format text: FORMER OWNER: FISICAL SEMICONDUCTOR INC.

Effective date: 20150619

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150619

Address after: American California

Patentee after: APPLE Inc.

Address before: Texas in the United States

Patentee before: FREESCALE SEMICONDUCTOR, Inc.

CX01 Expiry of patent term

Granted publication date: 20110608

CX01 Expiry of patent term