CN100471188C - 使用二点调制收发器的调整方法 - Google Patents

使用二点调制收发器的调整方法 Download PDF

Info

Publication number
CN100471188C
CN100471188C CNB018224741A CN01822474A CN100471188C CN 100471188 C CN100471188 C CN 100471188C CN B018224741 A CNB018224741 A CN B018224741A CN 01822474 A CN01822474 A CN 01822474A CN 100471188 C CN100471188 C CN 100471188C
Authority
CN
China
Prior art keywords
frequency
modulated
pll circuit
modulation
frequency divider
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018224741A
Other languages
English (en)
Other versions
CN1488219A (zh
Inventor
M·哈梅斯
S·范瓦森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Intel Deutschland GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1488219A publication Critical patent/CN1488219A/zh
Application granted granted Critical
Publication of CN100471188C publication Critical patent/CN100471188C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/10Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/12Modulator circuits; Transmitter circuits

Abstract

在具有一PLL电路之以二点调制原理工作之收发器之振幅调整方法中,一模拟调制信号之振幅的选择系以一定义的数字调制信号之一调制偏移为基础,输入模拟调制信号之预定的数据序列,决定在模拟调制信号的调制偏移,并校正模拟调制信号之振幅,以便匹配数字调制信号之调制偏移与模拟调制信号之被决定的调制偏移之间的差异。

Description

使用二点调制收发器的调整方法
本发明涉及一种对按照二点调制原理工作的PLL电路进行调制的方法,尤其涉及一种在具有LPP电路的移动射频系统的收发器中的振幅调制方法,该收发器于发射机中系基于二点调制(two-pointmodulation)原理工作,并具有在限制器/鉴别器(limiter/discriminator)原理工作的接收机。
移动射频系统中之收发器用之发射机概念的低复杂度系由具有在已知的二点调制原理上工作之发射机所提供,于其中可能以频宽大于一PLL频宽之信号调制该PLL(phase locked loop,相位锁定回路)电路,因此该PLL电路具有与频率无关之传输响应(response)。
图三,以简化的方式,表示了已知的发射机之PLL电路,其于二点调制原理上工作,其具有例如,在顺向路径(forward path)之一相位频率检测器1,一充电泵浦2,一回路滤波器3以及一压控振荡器(VCO)5,并具有在调制器之回馈路径(feedback path)中的具有除数N的分频器6。
为了产生二点调制,在PLL电路中导入模拟调制(analogmodulation),其于真实传输处理之前已经在总合点4于信道中频(channel mid-frequency)上稳定,该总合点4系位于顺向路径中之压控振荡器5之上游并代表一高通(high-pass)点(在此点输入的模拟调制在由封闭控制回路所提供之具有高通滤之输出上作用),并引入数字调制(digital modulation)至PLL电路中,其于真实传输处理之前已经在回馈路径中之分频器6上于信道中频上稳定,其代表一低通(low-pass)点。此二调制信号随后在PLL电路的输出被叠加,以便产生所欲之与频率无关的响应。
于此型态的发射机概念中,此PLL控制电路维持封闭。由于噪声响应的需求,PLL控制回路的频宽进一步被设计成比传输被调制信号所需之频宽窄。因此,除了纯粹的数字调制,模拟调制被用以补偿被严格限制的频宽,于该情况中,除了在同相位被同步的模拟与数字调制之外,此二调制信号的振幅匹配也是很重要的。
由于模拟调制所使用之组件中的生产误差,关于,例如,调制的变化率,调制电压及类似者的产生,需要在生产之后于模拟与数字调制之间执行振幅调整。而且,如果也需要考虑由温度改变所造成的干扰,此振幅调整必须在每一传输程序之前执行。
一种已知的调整方法导入二调制,从PLL电路提供输出信号至一外部测量的接收机,于该处解调制,并执行适合的振幅调整。因为压控振荡器5具有做为电压之函数的非线性频率响应,然而,此种振幅调整必须为大量的信道的每一者执行,这产生长的测量期间,此外,需要将调整信息储存于内存中。此外,不可能将此方式中从温度改变所产生的干扰列入考虑。
另一种已知的调整方法包括藉由此发射机/接收机之接收机部之接收及解调制。然而,为此目的,在接收机中需要一个完整的第二PLL电路,这除了相当大的电路复杂度以及与此复杂度相关的较多成本,还需要于使用一外差接收机(heterodyne receiver)时,将此接收机之频率设定至对应该发射机频率与中间频率之间差异的频率。
此已知之调整方法因此具有缺点,一方面具有长的测量期间,另一方面具有高水平的设备及电路复杂度,以及对应的高成本。
本发明因此系以提供使用二点调制之发射机/接收机用之调整方法之目的为基础,允许小复杂度的快速振幅调整,并令其可能将温度干扰列入考虑。
此目的藉由如本发明权利要求1的方法而达成。
本发明之有利发展系为所附从属权利要求的主题。
因此,依据本发明,一种具有在二点调制原理工作之PLL电路之一发射机/接收机用之调整方法之特征在于以下步骤:--基于一被定义之数字调制信号之调制偏移所做之模拟调制信号振幅的选择;该模拟调制信号之预定数据序列之应用;该模拟调制信号在接收机输出之调制偏移的决定以及模拟调制信号之振幅校正,以匹配数字调制信号之调制偏移与模拟调制信号之被决定的调制偏移之间的差异。
于执行调整程序之前,此PLL电路于一传输程序之前被设定至一信道中频,以便产生一稳定状态。
较佳者,此数字调制信号于调整期间被停止激励,以防止在选择模拟调制信号之一初始振幅时模拟调制被向外调整。
模拟调制信号之预定数据序列最好被输入PLL电路之顺向路径中之一预定高通(high-pass)点,而该数字调制信号被输入PLL电路回馈路径中之一预定低通点,因此产生PLL电路具有有利于设计响应之全面转换功能。
数字调制信号于此情况中以某些适合的方式被输入至一第一分频器。
如果来自PLL电路的输出信号通过位于来自回馈路径之分支之信号路径中之一第二分频器,于第二分频器中被除频,随后被当成一输入信号而被输入接收机,具有不需要接收机中之一第二PLL电路的优点。
此情况中之第二分频器的除数最好是选择来自第二分频器之输出频率对应接收机的中间频率。
另一方式是,可选择一整数值做为第二分频器之除数,因此来自第二分频器之输出频率需要接近接收机之中间频率,因此产生第二分频器之除数选择的自由度,考虑接收机的真实频带。
本发明将使用较佳实施例于以下文字中被详细描述,并参考所附之图式,其中:
第一图表示依二点调制原理工作之PLL电路,且于其中可使用基于一较佳实施例使用二点调制之一发射机/接收机用之调整方法;
第二图表示依据较佳实施例之调整方法之简化流程图;以及
第三图表示依二点调制原理工作之已知的简化形式的PLL电路。
图一表示依二点调制原理工作之PLL电路设计,且于其中可使用基于一较佳实施例使用二点调制之一发射机/接收机(收发器)用之调整方法。
如图三所示之已知的PLL电路,一相位频率检测器1,一充电泵浦2,一回路滤波器3,一总合点4以及一压控振荡器5被提供于顺向路径(forward path)中,以及具有除数N1之一第一分频器6被设置于如图一所示之PLL电路之回馈路径中,且此PLL电路也于传输程序之前在信道中频稳定。
此外,具有除数N2的第二分频器7被设置于从PLL电路之回馈路径分出之信号路径中,在第一分频器6之后,且此第二分频器7由做为一外差接收机(未被表示于此处)之部份之一FM解调制器8所跟随,该外差接收机本身已知为在限制器/鉴别器原理工作。
图一所示之电路设计的操作方法将于下文有详细描述。
首先,一参考频率fR被输入PLL电路中之相位检测器1之第一输入。在相位检测器1中比较参考频率fR与第一回馈路径下游中来自第一分频器6之频率,并产生一控制讯,其于一已知方式中于充电泵浦2,回路滤波器3以及压控振荡器5中被处理。在频率fVCO之输出信号因此在压控振荡器之输出出现。压控振荡器5中之输出信号fVCO被输入第一分频器6,其位于PLL电路之回馈路径中且其除数为6,因此产生频率f VCO/N1之信号。
为产生二点调制,模拟调制在位于PLL电路之顺向路径中压控振荡器4之上游的总合点4被导入PLL电路中,而数字调制在PLL电路之回馈路径中之第一分频器6被导入PLL电路中。
来自第一分频器6之数字调制信号f VCO/N1随后被输入相位频率检测器1之第二输入以及分频器7,其位于来自PLL电路回馈路径之分支之信号路径中位于第一分频器6之后,且其除数为N2。
第二分频器7以其除数N2除来自第一分频器6之f VCO/N1,因此第二分频器7在频率f VCO/(N2*N1)产生进一步被除的输出信号。
来自第二分频器7之输出信号fVCO/(N2*N1)随后被输入下游FM调制器8,并由该调制器调制。
第二分频器7之除数N2于较佳实施例中被选择为输出频率fVCO/(N2*N1)对应外差接收机之中间频率,其优点在于不需要接收机中之向下混合来自压控振荡器5之输出信号fVCO用之第二PLL控制回路。
因为,由于可能的频率偏移,此接收机通常适合较宽频率范围,第二分频器之除数N2也可被选择为其输出频率fVCO/(N2*N1)本质上系位于中间频率之附近,对应一频率偏移。然而,输出频率fVCO/(N2*N1)之精确位置为已知,且因此在适合的方式中被列入考虑。
此优点产生除数N2之选择的额外自由度,如以下文字所将描述者。
此外,来自分频器7之输出信号系一数字信号。因为下游接收机在限制器/鉴别器原理工作,且亦可被设计以处理不连续值,来自限制器之数字形式及模拟形式之连续输出信号因此适合当成此接收机之输入信号使用,如果其于限制器之后被输入。
应注意的是,经由90°相位偏移的输出信号由第二分频器7所要求,当处理复数值(complex-value)信号时,在与复数值限制器输出信号相等的方式中。
如同这样的改善是可行的,尤其是对偶数的除数N2,其可基于如上所述之额外自由度而被有利地选择。
如上所述之PLL电路之调整方法将于下文参照图二所示之流程图而被详细描述。
在第一步骤S1,PLL电路做为准备的测量在传输程序之前被设定至一信道中频。类似这样的设定处理在任何操作情况中都是需要的,即使不执行此调整方法。
模拟调制及数字调制随后如上所述般地在第二步骤S2中被输入。
于第三步骤S3中,在第一分频器6导入之数字调制被停止激励,且在总合点4被导入的模拟调制信号的振幅被选择,因此该振幅对应为数字调制信号所设定的调制偏移并由于其数字形式而无误差。
此数字调制因此在调整期间被停止激励,且仅使用模拟调制。因为此封闭的PLL控制电路将调整出模拟调制,此调制干扰的集合必须在瞬时相位期间在预先定义的时间被执行。
模拟调制之一适合的数据序列随后于第四步骤S4被输入。
在第五步骤S5,由模拟调制产生的调制偏移随后在接收机之调制器8之输出被决定。
之后,在第七步骤S7,被输入之模拟调制信号之振幅被校正,以便匹配数字调制信号之调制偏移与模拟调制信号之被决定的调制偏移之间的差异。
所述的方法因此可以获得关于发生在简单方式中之错误的品质保证,并简单地藉由减法决定适合的校正值。
如以上所述,在具有一PLL电路之移动射频系统之收发器之振幅调整方法中,其于发射机中以二点调制原理工作并具有在限制器/鉴别器原理工作之接收机,模拟调制信号之振幅的选择系以一定义的数字调制信号之一调制偏移为基础输入模拟调制信号之预定的数据序列,决定在接收机之一调制器之输出的模拟调制信号的调制偏移,并校正模拟调制信号之振幅,以便匹配数字调制信号之调制偏移与模拟调制信号之被决定的调制偏移之间的差异。

Claims (11)

1.具有按照二点调制原理工作的PLL电路(1至6)的发射机/接收机的调整方法,其特征在于包括以下步骤:
-根据一个被确定的数字调制信号的调制偏移来选择模拟调制信号的幅度;
-施加该模拟调制信号的一个预定的数据序列;
-求出在接收机(8)的一个输出端的模拟调制信号的调制偏移;
-校正该模拟调制信号的幅度以使其匹配于所述数字调制信号与所求出的模拟调制信号的调制偏移之差。
2.根据权利要求1所述的方法,其特征在于:
该PLL电路(1至6)于一传输过程之前被设定至一信道中频。
3.根据权利要求1所述的方法,其特征在于:
该数字调制信号于调整期间被停止激励。
4.如权利要求第1项之方法,其特征在于:
该模拟调制信号之预定数据序列被输入该PLL电路(1至6)之顺向路径中之一预定高通(high-pass)点(4)。
5.根据权利要求1所述的方法,其特征在于:
该数字调制信号被输入PLL电路(1至6)回馈路径中之一预定低通(low-pass)点(6)。
6.根据权利要求5所述的方法,其特征在于:
该数字调制信号被输入至一第一分频器(6)。
7.根据前述权利要求之一所述的方法,其特征在于:
来自该PLL电路(1至6)之输出信号通过位于来自回馈路径之分支之信号路径中之一第二分频器(7)。
8.根据权利要求7所述的方法,其特征在于:
来自该PLL电路(1至6)的输出信号于一第二分频器(7)中被除频,且随后被当成一输入信号而被输入接收机(8)。
9.根据权利要求6至8之一所述的方法,其特征在于:
该第二分频器(7)之除数(N2)被选择而使来自该第二分频器(7)之输出频率对应该接收机(8)之该中间频率。
10.根据权利要求6至8之一所述的方法,其特征在于:
选择一整数值做为该第二分频器(7)之一除数(N2)。
11.根据权利要求10所述的方法,其特征在于:
该整数值被选择,因此该第二分频器(7)之输出频率系位于该接收机(8)之中间频率附近。
CNB018224741A 2001-02-02 2001-12-28 使用二点调制收发器的调整方法 Expired - Fee Related CN100471188C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10104775A DE10104775A1 (de) 2001-02-02 2001-02-02 Abgleichverfahren für einen Transceiver mit Zwei-Punkt-Modulation
DE10104775.4 2001-02-02

Publications (2)

Publication Number Publication Date
CN1488219A CN1488219A (zh) 2004-04-07
CN100471188C true CN100471188C (zh) 2009-03-18

Family

ID=7672667

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018224741A Expired - Fee Related CN100471188C (zh) 2001-02-02 2001-12-28 使用二点调制收发器的调整方法

Country Status (7)

Country Link
US (1) US6774738B2 (zh)
EP (1) EP1356651B1 (zh)
JP (1) JP2004518382A (zh)
CN (1) CN100471188C (zh)
AT (1) ATE277471T1 (zh)
DE (2) DE10104775A1 (zh)
WO (1) WO2002062029A2 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7508898B2 (en) * 2004-02-10 2009-03-24 Bitwave Semiconductor, Inc. Programmable radio transceiver
TWI373925B (en) * 2004-02-10 2012-10-01 Tridev Res L L C Tunable resonant circuit, tunable voltage controlled oscillator circuit, tunable low noise amplifier circuit and method of tuning a resonant circuit
US20080007365A1 (en) * 2006-06-15 2008-01-10 Jeff Venuti Continuous gain compensation and fast band selection in a multi-standard, multi-frequency synthesizer
US7672645B2 (en) 2006-06-15 2010-03-02 Bitwave Semiconductor, Inc. Programmable transmitter architecture for non-constant and constant envelope modulation
KR100810386B1 (ko) * 2007-02-12 2008-03-04 삼성전자주식회사 휴대단말기의 송신주파수 합성 장치 및 방법
US7541879B2 (en) * 2007-09-24 2009-06-02 Panasonic Corporation System for compensation of VCO non-linearity
US8041449B2 (en) * 2008-04-17 2011-10-18 Teradyne, Inc. Bulk feeding disk drives to disk drive testing systems
KR101544994B1 (ko) * 2008-09-16 2015-08-17 삼성전자주식회사 2점 위상 변조기 및 이 장치의 변환 이득 교정 방법
US8547123B2 (en) * 2009-07-15 2013-10-01 Teradyne, Inc. Storage device testing system with a conductive heating assembly
JP5694696B2 (ja) * 2010-07-15 2015-04-01 ラピスセミコンダクタ株式会社 周波数シンセサイザ装置及び変調周波数変位調整方法
US9020089B2 (en) 2013-07-12 2015-04-28 Infineon Technologies Ag Phase-locked loop (PLL)-based frequency synthesizer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69026151T2 (de) * 1989-07-08 1996-08-22 Plessey Semiconductors Ltd Frequenzsynthesizer
US5983077A (en) * 1997-07-31 1999-11-09 Ericsson Inc. Systems and methods for automatic deviation setting and control in radio transmitters
US6034573A (en) * 1997-10-30 2000-03-07 Uniden San Diego Research & Development Center, Inc. Method and apparatus for calibrating modulation sensitivity
US6172579B1 (en) * 1999-02-02 2001-01-09 Cleveland Medical Devices Inc. Three point modulated phase locked loop frequency synthesis system and method
DE19929167A1 (de) * 1999-06-25 2000-12-28 Siemens Ag Modulator und Verfahren zur Phasen- oder Frequenzmodulation mit einer PLL-Schaltung

Also Published As

Publication number Publication date
JP2004518382A (ja) 2004-06-17
EP1356651A2 (de) 2003-10-29
WO2002062029A3 (de) 2002-12-12
WO2002062029A2 (de) 2002-08-08
CN1488219A (zh) 2004-04-07
US20040048590A1 (en) 2004-03-11
DE10104775A1 (de) 2002-08-29
EP1356651B1 (de) 2004-09-22
DE50103813D1 (de) 2004-10-28
US6774738B2 (en) 2004-08-10
ATE277471T1 (de) 2004-10-15

Similar Documents

Publication Publication Date Title
JP4808882B2 (ja) Pllとデルタシグマ変調器とを有する無線送信器機構
US6122326A (en) High precision, low phase noise synthesizer with vector modulator
US6597754B1 (en) Compensation of frequency pulling in a time-division duplexing transceiver
US4581749A (en) Data frequency modulator with deviation control
US20050285688A1 (en) Phase moulation apparatus, polar modulation transmission apparatus, wireless transmission apparatus and wireless communication apparatus
US7535311B2 (en) Direct wideband modulation of a frequency synthesizer
CN100471188C (zh) 使用二点调制收发器的调整方法
AU9101898A (en) A post-filtered delta sigma for controlling a phase locked loop modulator
US6898257B2 (en) Transmitter device having a modulation closed loop
US20080205550A1 (en) Method and System for Using a Phase Locked Loop for Upconversion in a Wideband Polar Transmitter
KR100968388B1 (ko) 오프셋 위상동기루프의 기저대역 보상
US6993300B2 (en) Accurate gain direct modulation (KMOD) using a dual-loop PLL
US4993048A (en) Self-clocking system
JP2004064105A (ja) 半導体装置及び受信機
US8437442B2 (en) Method and apparatus for generating a carrier frequency signal
EP2180593A1 (en) Frequency drift compensation for a frequency synthesizer
CA2118810C (en) Radio having a combined pll and afc loop and method of operating the same
US5802462A (en) FM-PM receivers with frequency deviation compression
US7869484B2 (en) Transmitter apparatus with adaptive power and phase for CDMA applications
US6526262B1 (en) Phase-locked tracking filters for cellular transmit paths
EP1249929B1 (en) FM-PLL modulator
GB2233844A (en) A frequency synthesiser
US8412116B1 (en) Wireless transceiver
US20220400039A1 (en) Device and method for transmitting data
US20080205545A1 (en) Method and System for Using a Phase Locked Loop for Upconversion in a Wideband Crystalless Polar Transmitter

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INTEL MOBILE COMMUNICATIONS TECHNOLOGY LTD.

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG

Effective date: 20120606

Owner name: INTEL MOBILE COMMUNICATIONS LTD.

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY LTD.

Effective date: 20120606

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER NAME: INFENNIAN TECHNOLOGIES AG

CP03 Change of name, title or address

Address after: Neubiberg, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right

Effective date of registration: 20120606

Address after: Neubiberg, Germany

Patentee after: Intel Mobile Communications GmbH

Address before: Neubiberg, Germany

Patentee before: Infineon Technologies AG

Effective date of registration: 20120606

Address after: Neubiberg, Germany

Patentee after: Intel Mobile Communications GmbH

Address before: Neubiberg, Germany

Patentee before: Intel Mobile Communications GmbH

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090318

Termination date: 20141228

EXPY Termination of patent right or utility model