CN1937411A - 用于锁相环系统中的信号滤波的系统和方法 - Google Patents

用于锁相环系统中的信号滤波的系统和方法 Download PDF

Info

Publication number
CN1937411A
CN1937411A CNA2006101463913A CN200610146391A CN1937411A CN 1937411 A CN1937411 A CN 1937411A CN A2006101463913 A CNA2006101463913 A CN A2006101463913A CN 200610146391 A CN200610146391 A CN 200610146391A CN 1937411 A CN1937411 A CN 1937411A
Authority
CN
China
Prior art keywords
phase
frequency
signal
phase component
loop filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101463913A
Other languages
English (en)
Inventor
瓦利德·K·M·阿麦德
戴维·本特森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
M/a-Com
MA Com Inc
Pine Valley Investments Inc
Original Assignee
Pine Valley Investments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pine Valley Investments Inc filed Critical Pine Valley Investments Inc
Publication of CN1937411A publication Critical patent/CN1937411A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Transmitters (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种用于调制电磁信号相位分量的系统和方法，包括具有第一和第二输入端和输出端的相位/频率检测器(290)。该第一相位/频率检测器输入端被配置为接收参考信号。该系统可以包括具有输入端和输出端的振荡器(270)。该振荡器(270)可以被配置为在其输出端产生所需的振荡器输出信号。分频器(260)可以被配置为接收振荡器输出信号。分频器(260)可以具有分频器计数输入端和分频器输出(carryout)输出端，该分频器输出输出端可以连接到第二相位/频率检测器输入端。环路滤波器(250)可以串联连接在相位/频率检测器输出端和振荡器输入端之间。该环路滤波器(250)具有包括至少两个频率响应率变化点(412，422)的传递函数(414)，其中每个频率响应率变化点(412，422)对应于传递函数(414)的极点或零点。

Description

用于锁相环系统中的信号滤波的系统和方法
技术领域
本发明一般涉及用于调制电磁信号的相位分量(component)的方法和装置，更具体地，涉及用于锁相环系统中的环路滤波器。
背景技术
电磁波和信号(下文中称为“信号”)用于多种不同目的。例如，可以为了传送信息而譬如通过衰减和/或放大电磁波特性地处理电磁信号，例如，正如当为了传送数据而调制电流或射频(RF)波的幅度、频率或相位时所看到的。作为另一个例子，可以通过衰减和/或放大电磁信号，当可以以被控方式随着波传送功率时，这正如当调制电路中的电压和电流时所看到的。而且，譬如，当可以通过处理功率特性经由信号传送信息时，这些使用方式可以组合。
电磁信号处理可以通过数字或模拟技术完成。数字和模拟衰减和/或放大也可以被组合-即为了完成所需的任务，在系统内同一波形可以受到各种类型的数字和/或模拟衰减和/或放大。
在电子信号的处理过程中，锁相环系统(也称为锁相环)可以用于多种目的，譬如用于无线通讯设备的收发器中的频率合成器和相位调制器，无线通讯设备譬如GSM(全球移动通信系统)、PCS(个人通信系统)、PCN(个人通信网络)和DECT(数字增强无绳通信)设备。在典型的锁相环(“PLL”)中，参考频率上的参考信号与从PLL输出端得到的反馈信号一起输入到相位/频率检测器。频率/相位检测器的输出经过环路滤波器滤波并且施加到压控振荡器以便产生所需频率上的输出信号。然后该输出信号频率形成输入到相位/频率检测器的至少部分反馈信号。
低通环路滤波器可以用在锁相环中以减少高频噪声，同样也减少基带附近的寄生信号。一种用在锁相环中的环路滤波器是具有单转折频率和恒定衰减(roll-off)的二阶或三阶低通滤波器。然而，设计合适的滤波器是困难的，而不得不采用折衷方案。例如，如果环路滤波器的转折频率设定得低以便有效地减少高频噪声，那么它会减少基带的高频信号，这是不期望的。类似地，如果环路滤波器的转折频率设定得较高以便适应整个基带，那么环路滤波器就不能有效地减少高频噪声。
如果锁相环与预加重滤波器组合使用以便提供组合的平坦频率响应，则会出现另一难点。如果环路滤波器的转折频率设定得低以便有效地减少基带附近的寄生信号，那么需要来自预加重滤波器的不期望的高增益以进行补偿。
因此，需要用于滤波锁相环中的电磁信号的方法和系统，其有效地减少邻近寄生信号和高频噪声信号，而无需不必要减少基带信号或者要求具有不期望的高增益预加重滤波器。还需要信号调制器和发送器，其使用具有这种滤波方法和系统的锁相环。
发明内容
该问题通过一种用于调制电磁信号相位分量的系统来解决，该系统包括具有第一、第二输入端和输出端的相位/频率检测器。该第一相位/频率检测器输入端被配置为接收参考信号。该系统还包括具有输入端和输出端的振荡器。该振荡器被配置为在其输出端产生所需的振荡器输出信号。分频器被配置为接收振荡器输出信号。分频器具有分频器计数输入端和分频器输出(carryout)输出端，该分频器输出输出端连接到第二相位/频率检测器输入端。环路滤波器串联连接在相位/频率检测器输出端和振荡器输入端之间。该环路滤波器具有包括至少两个频率响应率变化点的传递函数，其中每个频率响应率变化点对应于传递函数中的极点或零点。
该问题还通过一种调制电磁信号相位分量的方法来解决，该方法包括基于电磁信号的相位分量产生相位分量信号。将该相位分量信号提供到锁相环中的环路滤波器。该环路滤波器具有包括至少两个频率响应率变化点的传递函数，其中每个频率响应率变化点对应于传递函数中的极点或零点。利用环路滤波器滤波相位分量信号以便产生滤波的相位分量信号。
附图说明
附图中的元件不必按尺寸绘制，而重点是说明本发明原理。而且，在附图中，在不同附图中相同的参考数字自始至终表示相应的部件。现在将参考附图通过例示方式描述本发明，其中：
图1是图示根据本发明一个方面的包括相位调制器的发送器的方框图。
图2是图示根据本发明另一方面的包括锁相环的相位调制器的方框图。
图3是图示根据本发明另一方面的频率响应的方框图，该频率响应由包括锁相环的相位调制器的元件提供。
图4是图示根据本发明另一方面的级联环路滤波器频率响应的曲线图。
图5是图示根据本发明的一个方面的与锁相环一起使用的预加重滤波器的频率响应的曲线图。
图6是图示与锁相环一起使用的预加重滤波器的频率响应的曲线图，该锁相环使用具有单转折频率的低通环路滤波器。
图7是图示根据本发明另一方面的设计环路滤波器的方法的流程图。
图8是图示根据本发明另一方面的调制电磁信号相位分量的方法的流程图。
具体实施方式
本发明的实施例包括用于处理电磁波和信号的装置、方法和制造产品。为了说明目的，一个示例性实施例包括适用于处理电磁波和信号的相位调制器。在本申请中描述的该相位调制器可以在宽范围的应用场合中实现，例如发送器、接收器、转换器等。为了说明目的，在图1中图示了根据本发明一个方面的包括相位调制器的示例性发送器。
图1中图示了根据本发明一个方面的发送器的一个例子。发送器100包括基带处理器110、相位调制器120、功率放大器130、和天线140。在下面将更详细描述示例性发送器100的各种元件，这些元件实际上可以是模拟或数字的。示例性发送器100还可以包括模拟和数字元件的组合。
在此使用的术语“信号”应该广义解释为包括从一个位置向另一个位置传送数据的任何形式，例如电流或电磁场，其包括但不限于可以接通或切断的直流电或者包括一个或多个数据流的交流电或电磁载波。例如，可以通过调制将数据叠加在载波电流或波上，这可以以模拟或数字的形式实现。在此使用的术语“数据”也应该广义解释为包括任何类型的情报或其他信息，例如但不限于音频、视频、和/或文本信息。
如图1中所示，基带处理器110可以是例如数字信号处理器，譬如，能够响应输入信号产生功率控制信号和数据控制信号的数字信号处理器。该输入信号可以是例如基带信号。为了产生用于传送的输出信号，可以利用数据控制信号调节电功率，该输出信号是输入信号的放大形式。
由本实施例中的基带处理器110产生的数据控制信号包括电磁波，其包含从输入信号得到的数据。例如，基带处理器110可以将自然基带I、Q数据从笛卡儿域转换到极域，以便产生包括输入信号幅度分量的模拟或数字数据控制信号和包括输入信号相位分量的电磁信号。基带处理器110可以使用矩形坐标到极坐标转换器，例如CORDIC算法，以便输出R、P(sin)和P(cos)形式的极坐标。R坐标表示输入信号的幅度分量，P(sin)和P(cos)坐标表示信号的相位分量。
然后，输入信号的幅度和相位分量通过各自的路径传送到功率放大器130。例如，可以将原始输入信号的幅度分量调制为一系列数字脉冲，包括量化为位B0至BN-1的数字字，其具有最高有效位和最低有效位。数字字可以在不同实施例中具有可变长度。
继而，相位分量由相位调制器120单独处理，然后施加到功率放大器130。例如，相位分量可以由相位调制器120调制以便产生信道上的相位调制载波。然后，相位调制载波可以提供到功率放大器130。然后，功率放大器130可以将幅度分量与相位调制载波组合，以便产生具有所需输出功率信号电平的完全调制载波。
图2图示了一个用于处理输入信号的相位分量的示例性方式，其是图示根据本发明另一个方面的包括锁相环210的相位调制器120的方框图。相位调制器120从基带处理器接收相位分量信号，并且可以通过预加重滤波器220传递信号。
预加重滤波器220可被计算为具有作为锁相环210和∑Δ(sigma delta)调制器230的闭环响应的倒数的幅度和相位响应。例如，图3图示了预加重滤波器的频率响应310的一个例子，该频率响应是锁相环210的环路滤波器250的频率响应330的倒数。如下面将论述的，在一些例子中，锁相环210和∑Δ(sigma delta)调制器230具有固有设计带宽以便将信号中的噪声最小化。然而，以这种方式限制带宽会导致信号高频成分的衰减(即减少)。预加重滤波器220通过增加那些较高频成分的增益来补偿衰减，从而产生更平滑(例如变平)的总频率响应，并且有效地扩展了相位调制器120的调制带宽。预加重滤波器220可以利用数字信号处理器数字地实现，虽然并不仅限于此。例如，预加重滤波器220可以是FIR(有限脉冲响应)滤波器或IIR(无限脉冲响应)滤波器。预加重滤波器220还可以被计算为设定相位调制器120的总通带响应(例如4MHz)。
相位调制器120被配置为将输入信号的相位分量调制到具有选定中心频率的载波上。例如，要在中心频率附近调制给定信号，该中心频率可以由信道计算确定，通过该信道计算将载波频率(例如1880MHz)除以参考源频率以便建立信号信道。
一种类型的信道计算可以产生具有整数部分和小数部分的数字(number)。例如，信道计算器240可以从基带处理器110接收信道数字，并且确定可选择的非整数字，利用该数字分频相位调制器120的载波。这使信道选择成为可能，在该信道上要调制相位数据信号。作为信道计算处理的说明，假定以1880MHz的载波频率作为例子，该数字相对于参考频率可以表示为23.5至24.5。然后，该数字的小数部分可以与数据信号组合，该数据信号可以传递到相位调制器120中的∑Δ(sigma delta)调制器230。∑Δ(sigmadelta)调制器230可以与锁相环210结合使用以便获得输入信号相位分量在载波上的宽带调制。∑Δ(sigma delta)调制器230可用于随机化和过采样输入信号相位分量，并且多个输出采样的平均值等于输入。∑Δ(sigma delta)调制器230可以将来自数字化处理的固有量化噪声频率整形，从而在所需的频率上使量化噪声低。
∑Δ(sigma delta)调制器230可以包括例如一系列加法器/累加器和反馈元件，用于输入小数相位/信道数字数据(其可以是模拟或数字信号)和输出与小数输入相等的一系列数字化整数。∑Δ(sigma delta)调制器230可以被配置为使得输入范围对于相位调制数据和信道数字的小数部分是充足的。例如，∑Δ(sigma delta)调制器230可以是三位系统，其能够产生八个不同的输出数字(例如-3，-2，-1，0，1，2，3，和4)。然而，应该理解∑Δ(sigma delta)调制器230可以包括任何需要数目的位或元件。对于每个输入采样，∑Δ(sigma delta)调制器230可以产生四个输出整数，产生四倍于输入的过采样率。以这种方式在∑Δ(sigma delta)调制器230中采样输入调制数据可能在输入调制信号上引入噪声。任何这样的噪声可以由锁相环210中的环路滤波器250滤波。
∑Δ(sigma delta)调制器230的输出与从信道计算器240接收的信道数字的整数部分组合。例如，组合可以产生在20和28之间的数字。信道数字小数部分和整数部分的组合可以提供到分频器260，并且用于将锁相环210锁定到所需的RF载波。
锁相环210用于利用输入信号的相位分量调制由RF载波信号源合成的信号，该RF载波信号源譬如载波源270。载波源270可以是能够产生载波的任何电磁波源，譬如射频压控振荡器(VCO)。
参考源280(或者它的一些数字分频)的频率与载波源270的输出频率作比较，并由分频器260从∑Δ(sigma delta)调制器230和信道计算器240接收的一系列数字分频。例如，参考源280可以包括恒定或基本恒定频率的压控振荡器，或者可以从另一频率的源得到。
相位/频率检测器290用于比较两个信号的相对相位并且输出与两个相位之间的差(相移)成比例的信号。该输出信号可以用于调节载波源270的频率，从而在相位-频率检测器290中测量的相位差基本上接近且优选地等于零。因此，由相位调制器120输出的信号的相位可以由锁相环的反馈环锁定以便防止由于载波源270相位和频率的变化(例如失真)而导致的不期望的信号相位偏移。
如图2所示，来自载波源270的反馈信号可以通过分频器260传递，分频器的分频比由表示从∑Δ(sigma delta)调制器230接收的相位分量信息和从信道计算器240接收的信道信息的一系列数字控制。得到的信号可以传递到相位/频率检测器290，如上所述，在相位/频率检测器290处其与来自参考源280的信号进行比较。该组合的信号可以通过环路滤波器250传递，并且与由载波源270产生的载波信号组合。
一种类型的用于锁相环的环路滤波器是具有单转折频率和恒定衰减的低通滤波器。例如，图3图示了一个这种环路滤波器的频率响应或传递函数330。然而，如上所述，如果环路滤波器的转折频率设定的相对低以便有效地减少较高频噪声，那么它会减少基带的较高频率，这是不期望的。类似地，如果环路滤波器的转折频率设定的较高以便适应整个基带，那么环路滤波器不能有效地减少基带附近频率的寄生成分。另外，为了提高环路稳定性，环路滤波器的传递函数330优选地具有比总相位调制频率响应320的阶数较低的阶数。
具有多极点和/或零点的环路滤波器传递函数可以平衡这些冲突因素。环路滤波器传递函数中的每个极点和每个零点在环路滤波器的频率响应中产生率变化点。具有多极点和/或零点的传递函数的环路滤波器的一个例子是具有不同转折频率的两个组件滤波器的级联。每个组件滤波器为总环路滤波器传递函数提供一个极点或零点。一个组件滤波器可以提供在基带附近频率中的寄生信号的抑制。此滤波器可以是低阶的以便将对环路稳定性的任何影响最小化。第二组件滤波器可以提供较高的转折频率，其可以比系统的调制带宽更高。这样，第二滤波器可以有效地减少基带以上的噪声，而没有对系统的基带调制响应产生不期望的影响。
图4是图示根据本发明另一个方面的级联环路滤波器的传递函数的曲线图。该传递函数是用于具有两个级联组件滤波器的环路滤波器250的。得到的传递函数包括三个分离的特性传递函数区域410、412和414，其由两个频率响应率变化点420和422分开。这两个频率响应率变化点420和422对应于环路滤波器传递函数中的两个极点。所得到的环路滤波器传递函数的两个率转折点420和422和特性区域410、412和414在每个区域提供不同的频率响应特性，并且有效地平衡上述的噪声减少、环路稳定性和一致基带响应的冲突关系。
对应于图4所示的环路滤波器传递函数的两个级联组件滤波器中的每个都具有在特定频率上的极点，其导致两个频率响应率变化点420和422。在此实施例中，频率响应率变化点420和422在组合的环路滤波器中用作单独的转折频率。例如，第一组件滤波器具有相对低阶，并且具有约100kHz的转折频率。第一组件滤波器的相对低阶提供了在中间特性区域412中频率响应的缓斜率，并且将对环路稳定性的任何影响最小化。第一组件滤波器的传递函数中的极点在环路滤波器传递函数中产生约100kHz的第一频率响应率变化点420。因此，该组件滤波器抑制基带附近的各频率的寄生信号。第二组件滤波器具有相对高阶，并且具有较高的约500kHz的转折频率。第二组件滤波器的较高阶提供在较高特性区域414的频率响应中的较陡斜率。在第二组件滤波器的传递函数中的极点产生约500kHz的第二频率响应率变化点422。该组件滤波器可以有效地减少大大超过基带的频率上的噪声。因为在环路滤波器传递函数中的第二率变化点422与基带频率相比相当高，所以第二组件滤波器将对系统基带调制响应的不期望影响最小化。
具有多个极点和/或零点的环路滤波器传递函数，例如如图4所示的传递函数，可以通过减小预加重滤波器的频率响应中的必要增益而提供额外的好处。如上面参考图3的描述，预加重滤波器220的频率响应310可以设计为环路滤波器传递函数330的倒数，从而提供更平滑的总频率响应。由于如上所述的具有多个传递函数极点和/或零点的环路滤波器可以提供基带附近较小的衰减，预加重滤波器的增益可以相应地减小。例如，图5图示了根据本发明的一个方面的与具有多个传递函数极点或零点的环路滤波器一起使用的预加重滤波器的频率响应500。图5中所示的预加重滤波器响应500的峰值增益约为40dB。相反地，图6图示了与具有单转折频率和因此具有单一极点或零点的低通环路滤波器一起使用的预加重滤波器的频率响应600。图6所示的频率响应600的峰值增益约为85-90dB。因为具有多个极点和/或零点的环路滤波器传递函数可以提供在基带附近的环路滤波器频率响应中的更平缓的衰减，所以允许预加重滤波器220提供更小的增益。
根据本发明的环路滤波器250可以包括任何数量的所需组件滤波器和传递函数极点和/或零点。因此，可以设计环路滤波器250的频率响应以便与各种类型的相位调制器和锁相环一起作用。例如，环路滤波器250的设计可以考虑锁相环的各参数，譬如，振荡器对温度和/或频率的的灵敏度，分频器的分频比，相位/频率检测器的特性，相位噪声要求等。此外，环路滤波器250可以利用模拟或数字元件来实现。例如，环路滤波器250可以由电阻和电容的梯形网络来实现。可替代地，环路滤波器250可以由集成电路来实现。环路滤波器250也可以由数字信号处理技术来实现。如果使用数字元件，则需要通过提供一个或多个模数转换器和/或数模转换器将信号从模拟量转换为数字量或相反转换。
现在返回到图1，从相位调制器120输出的处理过的波可以具有恒定包络线(即其幅度可以没有变化)，然而其表示原始输入波的相位分量。然后，该输出波可以传送到需要的地方，譬如到功率放大器130，其可以包括多种合适类型的放大器元件的任一种。例如，当由从输入信号的幅度分量输出的数字字适当地调整后，功率放大器130可以被适配为用作电流源。输入信号的幅度分量可以从基带处理器110单独传递到功率放大器130，并且可以用于启动功率放大器130内的各部分，以便相对于原始输入信号放大或衰减相位调制载波信号。这可以从功率放大器130产生组合的输出电流，其表示包括来自输入信号信息的放大的或衰减的载波。
对于某些发送器、接收器和收发器，譬如相位调制器120的部件，可以专用于特定的输入信号、载波和输出信号(例如，各种类型的蜂窝式电话，譬如CDMA、CDMA2000、WCDMA、GSM、TDMA)，以及各种其他类型的设备，有线的和无线的(例如蓝牙、802.11a，-b，-g、雷达、IxRTT、无线电、GPRS、计算机、计算机或非计算机通信设备、或者手持设备)。用在这些环境中的调制方案可以包括：例如用于GSM中的GMSK；用于DECT和蓝牙中的GFSK；用于EDGE中的8-PSK；用于IS-2000中的OQPSK和HPSK；用于TDMA中的p/4 DQPSK；用于802.11中的OFDM。
图7是图示根据本发明另一个方面的设计环路滤波器的方法的流程图。如方框710所示，确定锁相环所需的传递函数。如方框720所示，确定在锁相环传递函数和环路滤波器250所需的传递函数之间的关系。例如，该关系可以基于锁相环的各参数，例如振荡器对温度和/或频率的灵敏度、分频器的分频比、相位/频率检测器的特性、相位噪声要求等。然后，如方框730所示，基于所确定的关系和任何必需或所需要的参数计算所需的环路频率响应。例如，该计算可以基于下式，例如：
H(f)＝G-1(f)*P(f)
其中，H(f)表示级联环路滤波器频率响应，P(f)表示总所需锁相环传递函数，和G(f)表示锁相环频率响应。
图8是图示根据本发明另一个方面的调制电磁信号相位分量的方法的流程图。如方框810所示，基于电磁信号的相位分量，产生相位分量信号。例如，如图2中所示，相位分量信号可以由相位/频率检测器290产生。如方框820所示，相位分量信号提供到环路滤波器250。如上所述，环路滤波器传递函数包括由至少两个极点和/或零点分开的多个特性频率响应区域，并且可以被设计为提供任何所需的环路滤波器频率响应。如方框830所示，利用环路滤波器250滤波相位分量信号。然后，如方框840所示，滤波后的相位分量信号可以提供到振荡器。例如，如图2中所示，振荡器可以是压控振荡器270。然后，如方框850所示，可以基于滤波后的相位分量信号产生所需的振荡器输出信号。例如振荡器输出信号可以提供到放大器，譬如图1中所示的功率放大器130。

Claims (15)

1.一种用于调制电磁信号相位分量的系统，包括：
相位/频率检测器，具有第一相位/频率检测器输入端、第二相位/频率检测器输入端和相位/频率检测器输出端，该第一相位/频率检测器输入端被配置为接收参考信号；
振荡器，具有振荡器输入端和振荡器输出端，其中该振荡器被配置为在振荡器输出端产生所需的振荡器输出信号；
分频器，该分配器被配置为接收振荡器输出信号，其中分频器具有分频器计数输入端和分频器输出输出端，并且其中该分频器输出输出端连接到第二相位/频率检测器输入端；以及
环路滤波器，其串联连接在相位/频率检测器输出端和振荡器输入端之间，其中该环路滤波器具有包括至少两个频率响应率变化点的传递函数，其中每个频率响应率变化点对应于传递函数的极点或零点。
2.根据权利要求1所述的用于调制电磁信号相位分量的系统，其中所述环路滤波器传递函数包括两个极点。
3.根据权利要求1所述的用于调制电磁信号相位分量的系统，其中所述环路滤波器传递函数包括两个零点。
4.根据权利要求1所述的用于调制电磁信号相位分量的系统，其中所述环路滤波器传递函数包括一个极点和一个零点。
5.根据权利要求1所述的用于调制电磁信号相位分量的系统，还包括：
∑Δ(sigma delta)调制器，其与分频器通信并且被配置为产生表示电磁信号相位分量的数字信号，其中该数字信号经过频率整形以便减少低于所需频率的量化噪声。
6.根据权利要求5所述的用于调制电磁信号相位分量的系统，还包括：
预加重滤波器，其与∑Δ(sigma delta)调制器通信并且被配置为补偿环路滤波器传递函数中的衰减。
7.根据权利要求1所述的用于调制电磁信号相位分量的系统，还包括：
分段功率放大器(130)，其与振荡器通信，并且包括多个功率放大器段，其中每个功率放大器段被配置为基于振荡器输出信号产生放大信号。
8.根据权利要求1所述的用于调制电磁信号相位分量的系统，其中所述振荡器输出信号具有基本恒定的包络线。
9.一种调制电磁信号相位分量的方法，包括：
基于电磁信号的相位分量产生相位分量信号；
将相位分量信号提供到锁相环中的环路滤波器，其中该环路滤波器具有包括至少两个频率响应率变化点的传递函数，其中每个频率响应率变化点对应于传递函数中的极点或零点；以及
利用环路滤波器将相位分量信号滤波以便产生滤波后的相位分量信号。
10.根据权利要求9所述的调制电磁信号相位分量的方法，其中所述环路滤波器传递函数包括两个极点。
11.根据权利要求9所述的调制电磁信号相位分量的方法，其中所述环路滤波器传递函数包括两个零点。
12.根据权利要求9所述的调制电磁信号相位分量的方法，其中所述环路滤波器传递函数包括一个极点和一个零点。
13.根据权利要求9所述的调制电磁信号相位分量的方法，还包括：
将滤波后的相位分量信号提供到振荡器；以及
基于滤波后的相位分量信号产生所需的振荡器输出信号。
14.根据权利要求13所述的调制电磁信号相位分量的方法，还包括：
将振荡器输出信号提供到具有多个放大器段的分段功率放大器；以及
根据基于电磁信号幅度分量的控制信号启动每个放大器段以便基于振荡器输出信号产生放大信号。
15.根据权利要求9所述的确定所需环路滤波器响应的方法，其中所述锁相环的至少一个参数包括从下述参数组中选择的参数，该参数组由振荡器对温度的灵敏度、振荡器对频率的灵敏度、分频器的分频比、相位/频率检测器的特性和相位噪声要求组成。
CNA2006101463913A 2005-08-17 2006-08-17 用于锁相环系统中的信号滤波的系统和方法 Pending CN1937411A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/208,237 2005-08-17
US11/208,237 US7417513B2 (en) 2005-08-17 2005-08-17 System and method for signal filtering in a phase-locked loop system

Publications (1)

Publication Number Publication Date
CN1937411A true CN1937411A (zh) 2007-03-28

Family

ID=37025054

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101463913A Pending CN1937411A (zh) 2005-08-17 2006-08-17 用于锁相环系统中的信号滤波的系统和方法

Country Status (3)

Country Link
US (1) US7417513B2 (zh)
EP (1) EP1755224A1 (zh)
CN (1) CN1937411A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115425969A (zh) * 2022-09-14 2022-12-02 深圳市华智芯联科技有限公司 锁相环路的补偿滤波器设计方法、装置及计算机设备

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009122333A2 (en) * 2008-03-31 2009-10-08 Nxp B.V. Digital modulator
US8781414B2 (en) * 2012-12-11 2014-07-15 Intel Mobile Communications GmbH Envelope detector and method for detecting an envelope of a signal to be amplified by a power amplifier
CN107846218B (zh) * 2017-12-08 2023-07-11 广东电网有限责任公司电力科学研究院 一种基于梳状滤波器的锁相环
US11431342B2 (en) * 2020-12-24 2022-08-30 Stmicroelectronics International N.V. High performance phase locked loop for millimeter wave applications
CN112953531B (zh) * 2021-02-18 2022-03-18 华南理工大学 一种基于delta-sigma调制器的锁相环小数分频方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4352074A (en) * 1980-02-01 1982-09-28 Westinghouse Electric Corp. Phase-locked loop filter
US5414741A (en) * 1993-10-14 1995-05-09 Litton Systems, Inc. Low phase noise oscillator frequency control apparatus and method
US5952895A (en) * 1998-02-23 1999-09-14 Tropian, Inc. Direct digital synthesis of precise, stable angle modulated RF signal
US6140882A (en) * 1998-11-23 2000-10-31 Tropian, Inc. Phase lock loop enabling smooth loop bandwidth switching
US6094101A (en) * 1999-03-17 2000-07-25 Tropian, Inc. Direct digital frequency synthesis enabling spur elimination
US6208211B1 (en) * 1999-09-24 2001-03-27 Motorola Inc. Low jitter phase locked loop having a sigma delta modulator and a method thereof
US6255912B1 (en) * 1999-09-27 2001-07-03 Conexant Systems, Inc. Phase lock loop used as up converter and for reducing phase noise of an output signal
US6611176B1 (en) * 2000-12-21 2003-08-26 Texas Instruments Incorporated Method and apparatus for two zeros/two poles active compensation phase locked loops
US7003049B2 (en) * 2001-06-12 2006-02-21 Rf Micro Devices, Inc. Fractional-N digital modulation with analog IQ interface
US6703878B2 (en) * 2002-07-25 2004-03-09 Intel Corporation Input jitter attenuation in a phase-locked loop
US7002417B2 (en) * 2003-03-21 2006-02-21 Nokia Corporation RC and SC filter compensation in a radio transceiver
US7912145B2 (en) * 2003-12-15 2011-03-22 Marvell World Trade Ltd. Filter for a modulator and methods thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115425969A (zh) * 2022-09-14 2022-12-02 深圳市华智芯联科技有限公司 锁相环路的补偿滤波器设计方法、装置及计算机设备
CN115425969B (zh) * 2022-09-14 2023-09-08 深圳市华智芯联科技有限公司 锁相环路的补偿滤波器设计方法、装置及计算机设备

Also Published As

Publication number Publication date
US7417513B2 (en) 2008-08-26
US20070040618A1 (en) 2007-02-22
EP1755224A1 (en) 2007-02-21

Similar Documents

Publication Publication Date Title
CN100555882C (zh) ∑δ发送电路以及使用它的信号收发机
EP1178601A1 (en) Frequency modulation using a digital filter for baseband waveshaping
JPH11508755A (ja) 無線トランシーバの伝送パワーレベルを制御するハイブリッド・アナログ／デジタル方法および装置
WO2001011783A1 (en) Fractional- n frequency synthesiser
CN1937411A (zh) 用于锁相环系统中的信号滤波的系统和方法
WO2005057781A1 (en) Compensating for load pull in electromagnetic signal propagation using adaptive impedance matching
US7706495B2 (en) Two-point frequency modulation apparatus
US20040213356A1 (en) Combined digital-to-analog converter and signal filter
US6845083B2 (en) Multi-standard transmitter system and method for a wireless communication system
US7551685B2 (en) Apparatus, methods and articles of manufacture for signal correction using adaptive phase re-alignment
US7340007B2 (en) Apparatus, methods and articles of manufacture for pre-emphasis filtering of a modulated signal
JP4410128B2 (ja) 周波数変調装置及びポーラ変調送信装置
WO2002031963A2 (en) Modulator using a phase-locked loop
CN1717861B (zh) 使用频率偏移补偿的调制器和方法
EP1936898A1 (en) Phase modulation device and wireless communication device
US7545865B2 (en) Apparatus, methods and articles of manufacture for wideband signal processing
CN1711736A (zh) 用于调制信号的预加重滤波的装置、方法和产品
EP1550205A2 (en) Apparatus and methods for wideband signal processing
WO2004034665A2 (en) Apparatus and method for adaptively re-aligning a modulated output signal
WO2004045180A1 (en) Apparatus, methods and articles of manufacture for pre-emphasis filtering of a modulated signal
Jiang et al. A wideband sigma-delta PLL based phase modulator with pre-distortion filter
WO2005064877A1 (en) Digital rf modulator comprising a phase or frequency return path
CN1714499A (zh) 用于宽带信号处理的装置和方法
WO2002007333A2 (en) Phase modulator using a frequency synthesizer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication