CN101019324B - 锁相环电路及补偿锁相环电路的方法 - Google Patents

Abstract

本发明涉及一种补偿方法和锁相环(PLL)电路，其中，使用了不同类型的两点调制，并通过在环路滤波器或压控振荡器处引入预定设置来替换环路滤波器的积分调整器。从而，可以改进PLL电路的动态设定，以获得可以确保调制所需精度的其它电路组件的时间。

Description

锁相环电路及补偿锁相环电路的方法

技术领域

本发明涉及一种锁相环(PLL)电路、以及一种对这种PLL电路进行补偿以便尤其减小了一阶PLL环路的设定时间的方法。这里使用的术语“一阶PLL”表示环路滤波器中不具有积分功能(I-调整器术语)的PLL。

背景技术

锁相环电路输出与输入信号同步的信号。实质上，锁相环电路产生了在频率上跟踪输入信号、并显示出与输入信号的固定相位关系的输出信号。通常，PLL电路包括相位/频率检测器、环路滤波器(如，低通滤波器)、压控振荡器(VCO)，以及如果必要，还包括分频器。如果输入至相位检测器的时钟频率和VCO的输出频率相等，则不需要分频器。

在全球移动通信系统(GSM)标准中，传输VCO必须能够在小于200毫秒的时间内将100MHz阶跃(step)锁定为大于90Hz的精确度。这是由于通过在不使用时关闭发射子系统来将电流消耗(耗尽)最小化、并在开启发射子系统时迅速重启的需要。此外，非常重要的是，要在很大的温度和部分的变化范围内满足本说明书。由于积分调整器的缓慢，传统的滤波器配置是不适合的。由于需要在环路处具有良好的稳定边际，所以所期望的PLL带宽限制了积分调整器的可能速度。对于由PLL提供的滤波的需求限制了PLL的带宽。

传统的PLL电路包括电荷泵(charge-pump)相位检测器，其中，电荷泵依据超前或延迟的相位信号，对低通滤波器中的电容器进行充电和放电。然后，低通滤波器消除与相位差相对应的输出电压信号的高频分量和噪声。低通滤波器对相位差信号进行平滑，以将该信号转换为控制电压，将该控制电压提供给VCO来控制振荡频率。VCO是PLL电路的最关键组件。由VCO的转换增益V_VCO来确定对控制电压的输出频率相关性。由于PLL电路是负反馈环路这一事实，PLL电路用于将提供给相位检测器的振荡信号和频率输入信号之间的相位差最小化。当PLL电路到达锁定点或稳定状态时，两个信号的相位彼此匹配，即，VCO输出信号的振荡相位和频率变得与频率输入信号的相位和频率相同。

对于理想的情况，在设定的模式或状态(也可以称作锁定模式或状态、或稳定模式或状态)下，频率输入信号的输入相位Θ_i、相位检测器的输出处的误差相位Θ_e和VCO处的输出相位Θ₀为零。

在′Phase Lock Techniques′，F.M.Gardener，Wiley和Sons，NewYork，1979，第二版，第48页中，将PLL电路称为‘二阶环路’，其中，这个名称与开环的拉普拉斯传递函数中的积分项1/s的个数有关。具体地，开环传递函数可以表示如下：

G(s)＝K_PZ_LFK₀/s，    (1)

其中，Z_LF＝(R+1/sC)F_r(s)，从而等式(1)可以改进如下：

G(s)＝K_PRK₀F_r(s)(1/s+1/(s²RC)，    (2)

其中，F_r(s)表示可以包括在环路滤波器中的波纹滤波器的传递函数、Z_LF表示环路滤波器的阻抗、R表示环路滤波器的RC积分电路的电阻器的电阻、以及C表示环路滤波器的RC积分电路的电容器的电容、K_P表示相位检测器的转换因子、K₀表示VCO的转换因子、以及s与拉普拉斯运算符相对应(s＝jω＝j2πf)。由于一阶环路不包括积分电容器C的事实，所以一阶环路省略了第二项1/(s²RC)。忽视波纹滤波器的传递函数并因而设置F_r＝1，可以将一阶环路的开环传递函数缩减为：

G(s)＝K_PRK₀/s    (3)

其函数描述了在电路频率ωA＝K_PRK₀处经过0dB轴的渐近线。

然而，由于一阶环路并不显示出任何积分行为的事实，所以获得了大的稳定状态的相位误差。具有积分行为的次级环路可以消除这种稳定状态的相位误差，但是以减小的设定速度为代价。

文献US 6,157,271公开了一种在宽频率范围内具有快速的调谐功能的PLL电路。控制器生成了提供给数模转换器(DAC)的数字开环频率控制信号，该模数转换器产生了可变DC参考势能。将该参考势能用作添加于相位检测器的输出处的开环调谐电压，以减少PLL电路的采集时间。

发明内容

因此，本发明的目的是提供一种改进的PLL电路和补偿方法，通过所述电路和方法，可以减小稳定状态的相位误差和设定时间。

由一种锁相环电路来实现，该锁相环电路包括：环路滤波器装置；压控振荡器装置，与所述环路滤波器装置相连；电压发生器装置，与所述环路滤波器装置相连，以在所述锁相环电路的闭环操作期间向所述环路滤波器装置提供预定偏移电压；设置装置，用于根据所述压控振荡器装置的特征来设置所述电压；以及补偿装置，用于生成补偿电流，并用于将所述补偿电流提供给所述环路滤波器装置的输入，以补偿所述锁相环电路的相位检测器装置的相位误差；所述补偿装置包括第一转换装置，用于将输入调制频率转换为所述补偿电流。

和由一种用于补偿锁相环电路的方法来实现该目的，所述方法包括以下步骤：在闭环操作期间，向所述锁相环电路的环路滤波器装置(20)提供预定偏移电压；根据所述锁相环电路的压控振荡器装置(30)的特征，将所述偏移电压设置为所期望的输出频率的所需值；以及用于生成补偿电流，并用于将所述补偿电流提供给所述环路滤波器装置(20)的输入，以补偿所述锁相环电路的相位检测器装置(10)的相位误差；其中，将输入调制频率转换为所述补偿电流。

因此，在闭环操作的特定时间相位期间，将偏移或补偿电压提供给环路滤波器装置，并根据压控振荡器装置的特性来设置偏移电压的电压值。由于优选的偏移电压(具有与二阶环路的积分元件处的电压类似的功能)，所以可以在没有大的稳定状态的相位误差的情况下设定一阶环路。应用于一阶环路，所建议的解决方案导致了以远比二阶环路的速度快速度进行环路设定，这对于许多应用来说都非常有价值。

此外，可以提供补偿装置，用于生成补偿电流和用于将补偿电流提供给环路滤波器装置的输入，以补偿PLL电路的相位检测器装置的相位误差。从而，可以进一步减少剩余稳定状态的相位误差的缺点。补偿装置可以包括在电压发生器装置与环路滤波器装置的输入电阻器之间串联耦合的电阻器装置，其中，电流源可以与电阻器装置并联连接。从而，可以提供增加的电流，使得来自电流源的泄漏电流不太危险。

可以使设置装置适合于将偏移电压设置为压控振荡器的输入处所需的值，以生成所期望的输出频率。因此，在稳定状态中，将偏移电压设置为大约是针对所期望的频率的VCO曲线的值，从而可以显著地降低稳定状态的相位误差。

此外，可以对设置装置进行设置，以基于压控振荡器的所期望的输出频率来预先选择压控振荡器的特征曲线。从而，可以使压控振荡器的转换特征适合于所期望的频率，因而将稳定状态的相位误差最小化。

具体地，可以对设置装置进行设置，以控制压控振荡器，从而平移(shift)VCO特征。VCO特征的平移提供了可以防止压控振荡器的调谐或控制电压改变的优点。与在VCO之前的环路滤波器处的DC设置相比，VCO特征的平移是可选的。

可以以不同的方式在PLL系统处插入发射机的频率或相位调制，但是可以与以上的补偿措施结合。这种结合导致了增强的补偿装置，该增强补偿装置可以包括第一转换装置，用于将输入调制频率转换为补偿电流。此外，第二转换装置可以提供用于将调制频率转换为输入相位信号。这确保了在改变调制频率时不改变误差相位。

作为根据本发明的另一方面的可选项，第三转换装置可以提供用于将输入调制频率转换为在PLL电路中提供的分数分配器的分配器因子。在这种情况下，可以额外地使用第一和第二转换装置，并可以将调制频率直接提供给相位检测器装置。

附图说明

现在将参照附图，基于优选实施例来描述本发明，其中：

图1示出了根据优选实施例的PLL电路的示意性结构框图；

图2示出了根据优选实施例，将补偿电流引入在环路滤波器处的偏移电压的示意性结构框图；

图3示出了表示PLL电路的闭环行为的示意性频率图示；

图4a和4b示出了表示不同PLL环路的误差相位行为的示意性波形图示；

图5示出了根据第一优选实施例的PLL电路的示意性功能结构框图；

图6示出了表示VCO曲线的平移的示意性图示；以及

图7示出了根据第二优选实施例的PLL电路的示意性功能结构框图。

具体实施方式

现在结合PPL电路来描述优选实施例，其中在环路滤波器中没有积分调整器、但具有用于获得减少的设置时间和减小的稳定状态相位误差。

图1示出了根据优选实施例的PLL电路的示意性结构框图。PLL电路包括相位检测器10、环路滤波器20(可以是低通滤波器)、VCO30、以及分频器50。此外，设置补偿电路60，用于将补偿电流I_c提供给求和节点25，在此求和节点25处，将补偿电流I_c添加于检测电流I_d，该检测电流I_d与由相位检测器10检测到的相位差相对应。

除此之外，预选择电路40还提供用于预先选择所期望的频率f_CH-的VCO曲线或特征、以及分频器50的分频比率N_CH的值、VCO 30的转换增益K_VCO、或者这些参数中的至少一个。此外，预选择电路40控制电压源70，该电压源70在环路滤波器20与参考电势(例如，地电势)之间连接，以将偏移电压V_int引入环路滤波器20。

相位检测器10是这样的设备，用于检测提供给输入端5的输入信号与提供给输出端15并经由分频器50反馈回来的VCO 30的输出信号之间的相位差。基于两个输入信号之间的差异，相位检测器10产生与相位差的量成正比的检测电流I_d。在PLL电路中，在输入端5处接收的输入信号与频率参考信号相对应，以及在输出端15处的输出信号与反馈或输出频率信号相对应。环路滤波器20消除了高频分量和噪声，并平滑了相位差信号，以将该信号转换为提供给VCO 30来控制振荡器频率的误差或控制电压。VCO 30的增益K_VCO与电压至频率的转换相关联。通过VCO 30的这种转换增益K_VCO来确定对于控制电压的频率相关性。

设置预选择电路40来将电压源70的电压V_int设置为VCO 30的特征曲线用于生成所期望的频率所需的值。或者可选地，预选择电路40将VCO曲线进行平移。当设定了PLL电路时(即，当达到了控制环路的平衡状态时)，在环路滤波器20内仍然保持了小电压误差。该误差引起了在相位检测器10的输出处的稳定状态相位误差。提供附加的补偿电流I_c来补偿该误差。

图2示出了在环路滤波器20的输入处加入补偿电流I_c的选项的示意性电路图。因此，图2的电路可以用于替换图1中补偿块60、求和节点25、以及环路滤波器块20的组合。具体地，根据图2，具有阻抗Z_LF的环路滤波器20包括具有传递函数F_r的波纹滤波器22，用于将控制或调谐电压V_tune提供给VCO 30。此外，环路滤波器20包括电阻值(R-R_div)的输入电阻器与分压电阻器R_div的串联连接。电压源70在输入电阻器和分压电阻器、以及参考电势的串联连接之间串联。此外，电流源80与分压电阻器R_div并联连接，并提供了增加的补偿电流I_co，其中，通过将补偿电流I_c乘以串联连接的总电阻R和分压电阻器R_div的电阻值之间的比率来获得该增加的补偿电流I_co。从而，可以使用增加的电流I_co＝I_c·R/R_div，在环路滤波器20的输入处实现总电压V_int0＝I_c·R+V_int。由于补偿电流I_c通常是小电流的事实，所以最好使用增加的电流I_co和类似于图2中描述的电路。从而，来自电流源80的泄漏电流不太危险。

图3示出了具有被忽略的波纹滤波器的不同PLL电路的闭环行为的示意性频率图示(即，F_r＝1)。在图3中，参数D表示二次项的阻尼或衰减因子。参数ω_n与本征频率相对应，以及参数ω_A与定义了具有-20dB/dec的斜度的一角的临界频率相对应。D＝∞的曲线与二次项是零的一阶环路相对应，因而也与根据优选实施例的PLL电路相对应。

图4a和4b分别示出了表示在输入相位Θ_i的相位阶跃和在输入电路频率ω_i的频率阶跃的情况下，在相位检测器10的输出处的误差相位的时间行为的示意性信号指示或波形图示。如可以从图4a中得到的，相位阶跃响应Θ_es(t)依据阻尼因子D，并提供了与一阶环路相对应的D＝∞情况下的快速设定。根据图4b，频率阶跃的相位响应Θ_eR(t)。以斜坡开始，并以依据阻尼因子D的速度返回零。在无穷阻尼因子D＝∞的情况下，误差相位将返回零，并将保持在稳定状态的相位误差Θ_eR∞＝Δω_i/ω_A，该相位误差与频率阶跃与临界频率之间的比率相对应。

根据优选实施例，预选择电路40和补偿电路60的引入用于补偿在图4a和4b中指示的相位误差。

图5示出了根据第一优选实施例的PLL电路的示意性功能结构框图。这里，由求差节点12和具有转换功能、或表示从所检测的相位误差Θ_e至检测电流I_d的转换的参数K_P的转换单元14来指示相位检测器的功能行为。此外，通过转换单元62，在补偿单元60中生成补偿电流I_c，转换单元62的功能可以由1/RK_VCO表示，1/RK_VCO表示基于输入调制频率向ω_{mod_in}如来生成补偿电流I_c，其中，R与环路滤波器20的输入电阻器的电阻值相对应，以及K_VCO与VCO 30的转换增益相对应。还使用基于函数1/sN_CH执行转换的另一转换单元90，从输入调制频率ω_{mod_in}中生成输入相位Θ_i，其中，s表示拉普拉斯运算符。在求和节点25处获得补偿电流I_c和检测电流I_d之和，并提供给与可控制电压源70连接的环路滤波器20，根据所接收的传输信道的信道频率f_CH，生成了偏移电压V_int(f_CH)。

环路滤波器20将总和电流转换为调谐或控制电压V_tune，该调谐或控制电压V_tune被提供给VCO 30的求差节点32。在求差节点32处，减去电压V_abs(fCH)，以能够增加控制电压V_tune，并因而呈现控制电压V_tune的现实电压范围。将电压差V₀转换为输出信号N_CHΘ₀(s)，这是RF信号的相位Θ_0RF。将VCO输出信号提供给分频器50，在这里，将VCO输出信号除以N_CH，以获得在相位检测器处与输入相位Θ_i进行比较的反馈相位Θ_n。对于F_r＝1和K_{VCO_62}＝K_{VCO_34}，针对Θ_e的调制的影响是可忽略的。

在预设置单元或功能40处，响应启动信号S，来执行对于所期望的信道频率f_CH和值N_CH、K_VCO、V_abs和V_int(f_CH)的VCO曲线的数字预先选择。因此，基于所期望的频率f_CH来调整偏移电压V_int和VCO 30的特征，从而增加控制环路的设定速度，以响应调制频率ω_{mode_in}的改变。

波纹滤波器函数F_r(s)可以是与地没有欧姆连接的RC滤波器。环路滤波器20的输入源和输出负载具有高欧姆电阻值。因而可以通过引入偏移电压V_int和DC补偿电流I_c，来将在图4b中示出的剩余稳定状态的相位误差的缺点最小化。可以通过额外地施加补偿电I_c来实现进一步减小。例如，图5中示出的电流可以用于移动终端等中的频率调制。优选地，相位误差可以对F_r(s)＝1的特定情况进行补偿。在调制频率ω_{mod_in}改变时，并不改变相位误差Θ_e。

图6示出了VCO 30的转换函数的特征图，其中，为了通过值I_c·R或通过V_abs＝V_abs(f_CH)-ω_{mod_in}/K_VCO来将附加电压V_abs平移，而移动VCO曲线。由于该平移，在平移曲线的初始控制电压V_{tune_0}处满足频率改变Δω_i。因此，由于曲线的改变，而不需要从V_{tune_0}至V_{tune_1}的控制电压的改变。从而可以防止稳定状态的误差。可以通过降低通常在类似于VCO 30的VCO中提供的变容二极管处的电压来实现VCO曲线的平移。

图7示出了可选第二优选实施例的示意性功能结构框图，其中，调制频率ω_{mod_in}并不经由图5的转换块90来馈入相位检测器的相位输入端，而是提供给修正后的分数分频器52。新的分数分频器52具有分频器因子N＝N_CH+K_mod(t)，其中，K_mod＝ω_{mod_in}/ω_ref。因子K_mod(t)是用于分数-N传输调制的时间变化因子。分频器52处的调制用于补偿Θ_e处的调制。因此，PLL系统的动态行为不会干扰经由块62和20的VCO的调制。分频器处的调制与图5中的块90所做的相同。

在精细阶跃尺寸的应用中，分数-N合成器或频率发生器通过由图7的分数-N分频器52来替换传统的整数-N分频器，改进了整数-N设计。该分数-N分频器52有效地利用非整数N(可以是分数，例如，N/(N+/-3))来对VCO30的频率进行划分。结果，频率发生器可以通过例如参考频率ω_ref的N/(N+3)来进行阶跃。该改进是以引入了由分数-N分频器52所生成的假响应为代价的。在分数-N分频器52的累加器中的延迟误差和定期行为导致了这些激励(spur)。然而，环路滤波器20对这些激励进行衰减，这限制了环路带宽，以将激励减小至可接受的电平。与图5中的整数-N分频器相比的结果是，可以省略图5中的块90，但是这是以引入不必要的激励为代价的。

在本第二优选实施例中，将调制频率ω_{mod_in}(该调制频率可以是在基带处的最小高斯移位键控(GSMK)调制信号，并且是数字配置的)提供给比率确定单元54，其中，对调制频率ω_{mod_in}与参考频率ω_ref之间的比率进行计算，以获得提供给分数-N分频器52的K_mod。此外，与图5的第一优选实施例类似，将输入调制频率ω_{mod_in}提供给转换单元62，该转换单元62可以具有DAC功能，用于生成提供给求和节点25的补偿电流I_c。现在，将输入相位Θ_i＝0提供给相位检测器10的求差节点12。在分数-N分频器52的输出处，获得反馈频率ω_back，并提供给第二求差节点56(可以包括在图1的块10中)，在这里，减去参考频率ω_ref，并将差值提供给转换单元92(在数学术语中，由于相位是对频率的积分，所以1/s表示积分)，在这里，将频率差转换为提供给第一求差节点12的相位差Θ₀。

在VCO 30处，将控制电压V_tune直接提供给转换单元34，现在，将转换单元34设置为将控制电压V_tune转换为在第二求和节点36处加上了无线电信道频率ω_{RF_CH}的频率信号，以获得提供给分数-N分频器52的无线电频率ω_RF。然后，通过在第三求差节点38处生成在无线电信道频率ω_{RF_CH}与无线电频率ω_RF之差，以在VCO 30处获得PLL电路的调制输出频率。

因此，根据第二优选实施例的PLL电路或系统包括分数-N合成器和分数-N传输调制器。可以通过补偿电流I_c来补偿调制误差。

在以上的第一和第二优选实施例中，使用了不同类型的两点调制，并通过在环路滤波器或压控振荡器处引入预定设置来替换环路滤波器的积分调整器。从而，可以改进PLL电路的动态设定时间，以获得可以确保所需调制精度的其它电路组件的时间。可以通过图2中示出的电路来实现补偿电流I_c。此外，可以通过设置或预选择电路40，来实现在图6中示出的VCO曲线的移动，这并未在图7中明确地示出，但是也可以并入第二优选实施例中。

作为可选项，根据第三优选实施例，可以在具有预补偿、而不具有两点调制的情况下使用分数-N调制。在这种情况下，不再需要图7的DAC 62，以及必须将预补偿单元加在比率确定单元54的前面。在具有I调整器的传统的较高阶PLL电路中，这种附加的预补偿单元需要PLL电路的特定参数的确切知识。然而，如果例如通过使用以上的第一和第二实施例的预选择单元40来省去I调整器，则可以很大程度地缓解该问题。因此，具有分数-N调制的预选择单元40与预补偿的组合导致了在不需要任何两点调制情况下的改进的电路行为。

可以在PLL的制造期间，对用于获得V_int值和/或VCO特征的预选择单元40的设置进行存储或编程。作为可选项，以数字函数或软件例程来实现控制函数的功能，这在完成设定之前都是可变的，在完成设定之后固定。类似地，在设定过程期间，可以按照逐步地(stepwise)方式转变VCO特征曲线，并可以在设定了PLL电路之后固定。

应当注意，本发明并不意欲限制于以上优选实施例地特定特征。偏移电压V_int可以在生成稳定状态误差信号处与任何类型的环路滤波器连接。此外，任何类型的电流生成和电流耦合技术可以用于在相位检测器10的输出或环路滤波器20的输入处加上相位检测器10的输出。因而优选实施例可以在所附权利要求的范围内变化。

此外，所描述的附图仅是示意性而非限制性的。在附图中，可以放大元件中的一些的尺寸，以及不按比例绘出，以用于示例性目的。术语″包括″用于本说明书和权利要求中，并不排除其它元件或步骤。在引用单数名词时使用不定冠词或定冠词(例如，‘a’或‘an’或‘the’)，这包括处特定陈述之外的多个这种名词。说明书和权利要求中的术语第一、第二、第三等用于区分类似的元件，并不必用于描述连续或时间顺序。应当理解，这里所描述的本发明的实施例能够以与这里所描述或示出的其它序列进行操作。此外，尽管已经讨论了优选实施例、特定结构和配置，但是可以在不偏离所附权利要求的情况下做出形式和细节上的不同改变或修改。

Claims (10)

1.一种锁相环电路，包括：

a)环路滤波器装置(20)；

b)压控振荡器装置(30)，与所述环路滤波器装置(20)相连；

c)电压发生器装置(70)，与所述环路滤波器装置(20)相连，以在所述锁相环电路的闭环操作期间向所述环路滤波器装置(20)提供预定偏移电压；

d)设置装置(40)，用于根据所述压控振荡器装置(30)的特征来设置所述电压；以及

e)补偿装置(60)，用于生成补偿电流，并用于将所述补偿电流提供给所述环路滤波器装置(20)的输入，以补偿所述锁相环电路的相位检测器装置(10)的相位误差；

其特征在于，

所述补偿装置(60)包括第一转换装置(62)，用于将输入调制频率转换为所述补偿电流。

2.如权利要求1所述的电路，还包括电阻器装置(R_div)，所述电阻器装置(R_div)串联在所述电压发生器装置(70)与所述环路滤波器装置(20)的输入电阻器之间，其中，所述补偿装置包括与所述电阻器装置(R_div)并联的电流源(80)。

3.如权利要求1或2所述的电路，其中，所述设置装置(40)适于将所述偏移电压设置为所述压控振荡器(30)的输入的所需值，以生成所期望的输出频率。

4.如权利要求1或2所述的电路，其中，所述锁相环电路是一阶环路电路。

5.如权利要求1或2所述的电路，其中，将所述设置装置(40)设置为：基于所述压控振荡器(30)的所期望的输出频率，预先选择所述压控振荡器(30)的特征曲线。

6.如权利要求1所述的电路，还包括第二转换装置(90)，用于将所述调制频率转换为输入相位信号。

7.如权利要求1或2所述的电路，还包括第三转换装置(54)，用于将输入调制频率转换为在所述锁相环电路中设置的分数分频器(52)的分频器因子。

8.如权利要求7所述的电路，还包括与所述第三转换装置连接的预补偿装置。

9.如权利要求1或2所述的电路，其中，所述设置装置(40)设置为：控制所述压控振荡器(30)，以对所述特征进行平移。

10.一种用于补偿锁相环电路的方法，所述方法包括以下步骤：

a)在闭环操作期间，向所述锁相环电路的环路滤波器装置(20)提供预定偏移电压；

b)根据所述锁相环电路的压控振荡器装置(30)的特征，将所述偏移电压设置为所期望的输出频率的所需值；以及

c)生成补偿电流，并用于将所述补偿电流提供给所述环路滤波器装置(20)的输入，以补偿所述锁相环电路的相位检测器装置(10)的相位误差；

其特征在于，生成补偿电流包括将输入调制频率转换为所述补偿电流。

Images