KR102008361B1

KR102008361B1 - 서브샘플링 위상 고정 루프

Info

Publication number: KR102008361B1
Application number: KR1020187026867A
Authority: KR
Inventors: 안드레스 제이콥슨
Original assignee: 후아웨이 테크놀러지 컴퍼니 리미티드
Priority date: 2015-01-28
Filing date: 2015-01-28
Publication date: 2019-08-07
Also published as: WO2016119835A1; EP3158645A1; CN107210747A; EP3158645B1; KR20180105273A; CN111541445B; EP3399649B1; US20190158101A1; US10224942B2; CN111541445A; CN107210747B; KR101901763B1; KR20170057418A; EP3312996A1; JP2017522835A; BR112016025240A2; EP3399649A1; JP6425801B2; US10615807B2; US20170324416A1

Abstract

서브샘플링 위상 고정 루프에 대해 개시하며, 이것은 디지털/시간 변환기(digital-to-time converter)(102), 샘플러 모듈(104), 보간기(106), 및 전압 제어 발진기(108)를 포함한다. 디지털/시간 변환기(102)는 제1 시점 t₁에서의 제1 지연 신호 S_DLY1 및 제2 시점 t₂에서의 제2 지연 신호 S_DLY2를 제공하도록 구성되어 있다. 샘플러 모듈(104)은 제1 지연 신호 S_DLY1에 기초하여 제1 시점 t₁에서의 발진기 출력 신호 S_OUT의 제1 샘플 S₁ 및 제2 지연 신호 S_DLY2에 기초하여 제2 시점 t₂에서의 발진기 출력 신호 S_OUT의 제2 샘플 S₂를 제공하도록 구성되어 있다. 보간기(106)는 제1 샘플 S₁ 및 제2 샘플 S₂를 보간함으로써 샘플러 신호 S_SAMPL을 제공하도록 구성되어 있다. 전압 제어 발진기(108)는 상기 샘플러 신호 S_SAMPL에 기초하여 발진기 출력 신호 S_OUT를 제어하도록 구성되어 있다.

Description

서브샘플링 위상 고정 루프{SUB-SAMPLING PHASE-LOCKED LOOP}

본 발명은 서브샘플링 위상 고정 루프에 관한 것이다. 또한, 본 발명은 대응하는 방법 및 컴퓨터 프로그램에도 관한 것이다.

위상 고정 루프(phase-locked loop, PLL)는 무선 주파수(radio frequency, RF) 및 밀리미터파(millimetre-wave, MW) 무선 전송기뿐만 아니라 테스트 기기 및 클록 생성기에서도 중요한 부품이다. PLL은 기준 주파수가 다중 N인 신호를 생성한다. PLL 이점의 한 가지 중요한 특징은 위상 잡음과 가장 내용으로 정량화된 그 스펙트럼 순도이다. 지난 수십 년 동안 여러 PLL 아키텍처가 제시되어 왔다. 가장 장 수행하는 PLL 중 하나가 서브샘플링 PLL이다.

서브샘플링 PLL(sub-sampling PLL, SS-PLL)은 피드백 시스템이고, 주기가 T인 입력 기준 클록, 샘플러, 순방향 루프 기능 및 전압 제어 발진기(voltage controlled oscillator, VCO)를 가진다. 원하는 주파수가 기준 주파수의 정수 N배라 하면, 즉 모든 N번째 VCO 제로-크로싱은 포지티브 기준 에지와 일치할 것이다. 기준 주기 T의 모든 배수에서, VCO의 사인 출력은 제로와 교차해야 한다. VCO 주파수에 작은 오차는 전압 오차를 초래한다. 이 오차 전압이 샘플러에 의해 포착된다.

샘플러의 출력은 통상적으로 2개의 전류원으로 이루어진 충전 펌프를 제어하도록 구성되어 있는데, 2개의 전류원 중 하나는 고정 전류이고 다른 하나는 변조될 수 있는 전류이다. 전류원은 짧은 펄스 동안 출력에 동시에 연결된다. 충전 펌프의 출력 전류는 통상적으로 루프 필터에 의해 통합되고 필터링된 다음 VCO의 출력 주파수를 제어한다.

VCO의 출력 주파수가 너무 낮으면, 샘플러는 더 낮은 전압에서, VCO 사인 곡선을 더 일찍 샘플링한다. 이것은 충전 펌프의 순 출력 전류(net output current)를 증가시킵니다. 저역 통과 필터(Low Pass Filter, LPF) 출력 전압은 증가하고 VCO 주파수는 증가한다. VCO 주파수가 너무 높으면 반대 현상이 발생한다. 이 피드백 루프는 VCO 주파수를 원하는 기준 주파수의 배수로 유지한다.

샘플러는 모든 VCO 에지를 포착할 수 있으므로 서브 샘플링 PLL은 작은 동기 범위를 가진다. 이를 피하기 위해, 일반적인 SS-PLL에는 추가적인 거친 고정 루프가 있다. SS-PLL 루프에는 기존 솔루션에서 알려진 바와 같이 병렬의 전통적인 PLL 루프가 수반된다.

전술한 SS-PLL은 정수 -N 동작으로 제한된다. 기준 입력 경로에 제어 가능한 디지털/시간 변환기(digital-to-time converter, DTC)를 도입하여 분수-N 서브샘플링 PLL(fractional-N sub-sampling PLL, SSF-PLL)을 구현할 수 있다. SSF-PLL의 기본 원리는 포지티브 기준 에지가 VCO 출력의 (이상적인) 제로-크로싱과 일치하도록 지연시키는 것이다. 지연이 하나의 VCO 기간보다 길 때, 이전의 VCO 제로 크로싱이 대신 샘플링된다. 이로 인해 톱니 모양의 기준 클럭 지연이 발생한다.

DTC의 지연은 t_D의 배수로 설정된다. 이상적인 VCO 제로 크로싱은 대부분의 경우 이 지연과 일치하지 않는다. 이것은 샘플링된 전압에서 소위 양자화 오차를 일으킬 것이다. 샘플링된 전압은 너무 낮거나 너무 높다.

DTC의 제한된 해상도로 인해 샘플러의 출력에서 전압 오차가 발생한다. 이것은 PLL 출력의 스펙트럼 저하를 초래한다. DTC 지연의 결정적인, 램프 형상 때문에 감쇄는 대부분 가짜 톤(spurious tones)의 형태로 나타난다. 따라서 해상도를 높이는 것이 가장 중요하다.

본 발명의 목적은 종래의 솔루션의 단점 및 문제점을 완화하거나 해결하는 솔루션을 제공하는 것이다.

본 발명의 다른 목적은 디지털/시간 변환기의 제한된 분해능을 갖는 문제점이 적어도 감소되는 서브 샘플링 위상 고정 루프를 제공하는 것이다.

본 명세서 및 대응하는 청구범위에서의 "또는"은 "및" 그리고 "또는"을 포함하는 수학적 OR로서 이해되어야 하며, XOR(배타적 OR)로서 이해되어서는 안 된다.

위와 같은 목적은 독립항의 주제에 의해 충족된다. 본 발명의 다른 유리한 구현 형태는 종속 청구항에서 찾을 수 있다.

본 발명의 제1 관점에 따라. 전술한 목적 및 다른 목적은 디지털/시간 변환기, 샘플러 모듈, 보간기, 및 전압 제어 발진기를 포함하는 서브샘플링 위상 고정 루프로 달성된다. 상기 디지털/시간 변환기는 제1 시점 t₁에서의 제1 지연 신호 S_DLY1 및 제2 시점 t₂에서의 제2 지연 신호 S_DLY2를 제공하도록 구성되어 있으며, 제1 시점 t₁은 발진기 출력 신호 S_OUT를 위한 제1 이상적인 샘플링 인스턴트 이전이고, 제2 시점 t₂는 발진기 출력 신호 S_OUT를 위한 제2 이상적인 샘플링 인스턴트 이후이다. 상기 샘플러 모듈은 제1 지연 신호 S_DLY1에 기초하여 제1 시점 t₁에서의 발진기 출력 신호 S_OUT의 제1 샘플 S₁ 및 제2 지연 신호 S_DLY2에 기초하여 제2 시점 t₂에서의 발진기 출력 신호 S_OUT의 제2 샘플 S₂를 제공하도록 구성되어 있다. 상기 보간기는 제1 샘플 S₁ 및 제2 샘플 S₂를 보간함으로써 샘플러 신호 S_SAMPL을 제공하도록 구성되어 있다. 상기 전압 제어 발진기는 상기 샘플러 신호 S_SAMPL에 기초하여 발진기 출력 신호 S_OUT를 제어하도록 구성되어 있다.

종래기술에 따른 서브샘플링 위상 고정 루프에서, 디지털/시간 변환기(DTC)의 해상도를 증가시키는 것은 여러 실시 관련 이유로 어렵다. 제시된 발명의 목적은 한정된 DTC 해상도의 충격을 완화하는 것이다.

본 발명의 제1 관점에 따른 서브샘플링 위상 고정 루프의 특징에 의해 달성되는 효과는 DTC의 해상도를 증가시킴으로써 달성되는 효과와 비교될 수 있다. 그렇지만, DTC의 해상도를 높이는 것보다 회로 레벨에서 위에서 언급한 효과를 얻는 것이 더 쉽다. 제안된 개념을 사용한 결과 SSF-PLL의 스펙트럼 순도가 높아졌으며 위상 잡음과 가짜 톤이 낮아졌다. 따라서, 본 발명의 실시예들의 주요 이점은 실현하는 것이 더 용이한 방식으로 상기 결과를 제공한다는 것인데, 즉, 이상적인 샘플링 인스턴트에서 샘플링하는 대신에, 이상적인 샘플링 인스턴트에서의 샘플이 제1 샘플과 제2 샘플 사이의 보간에 의해 계산되는 것이다. 따라서 더 나은 샘플링을 달성하기 위해 DTC의 해상도를 향상시킬 필요가 없다.

제1 이상적인 샘플링 인스턴트는 제2 이상적인 샘플링 인스턴트와 같을 수 있다. 그렇지만, 물론 제2 이상적인 샘플링 인스턴트가 제1 이상적인 샘플링 인스턴트와 다를 수도 있다. 보간기는 당업자에게 그 자체로 공지된 많은 다른 방식으로 제공될 수 있다.

제1 관점에 따른 서브샘플링 위상 고정 루프의 제1 가능한 실시 형태에서, 상기 디지털/시간 변환기는, 기준 신호 S_REF 및 제어 신호를 수신하도록 구성되어 있으며, 상기 제어 신호는 발진기 출력 신호 S_OUT의 원하는 주파수와 상기 기준 신호 S_REF의 주파수 간의 인자를 정의한다. 상기 디지털/시간 변환기는 샘플링을 위해 시점을 정의하는 변환기 신호 S_C를 생성하고, 상기 변환기 신호 S_C, 상기 기준 신호 S_REF, 및 상기 제어 신호에 기초하여 제1 지연 신호 S_DLY1및 제2 지연 신호 S_DLY2를 제공하도록 추가로 구성되어 있다.

이러한 제1 가능한 실시 형태의 이점은 기준 신호 S_REF 및 제어 신호가 외부 소스로부터 발생할 수 있다는 것이다. 이것은 서브 샘플링 위상 동기 루프를 보다 융통성 있게 만든다.

제1 관점의 제1 실시 형태에 따른 서브샘플링 위상 고정 루프의 제2 가능한 실시 형태에서, 상기 디지털/시간 변환기는 제어 신호 및 기준 신호 S_REF에 기초하여 제1 이상적인 샘플링 인스턴트 및 제2 이상적인 샘플링 인스턴트를 결정하도록 추가로 구성되어 있다.

이 제2 가능한 구현 형태의 이점은 이상적인 샘플링 인스턴트가 다른 방식으로 결정되도록 하는 것보다 서브샘플링 위상 고정 루프가 더 용이하게 구현하게 된다는 점이다.

제1 관점의 제1 또는 제2 실시 형태 중 어느 하나에 따른 서브샘플링 위상 고정 루프의 제3 가능한 실시 형태 또는 이와 같은 서브샘플링 위상 고정 루프에서, 상기 서브샘플링 위상 고정 루프는 샘플러 신호 S_SAMPL을 필터링해서 필터링된 샘플러 신호 S_FILT를 제공하도록 구성되어 있는 순방향 전달 함수 모듈을 더 포함한다. 상기 전압 제어 발진기는 상기 필터링된 샘플러 신호 S_FILT를 사용해서 발진기 출력 신호 S_OUT를 제어하도록 추가로 구성되어 있다.

순방향 전달 함수 모듈은 바람직하게는 저역 통과 필터이지만, 다른 순방향 전달 함수도 사용할 수 있다. 이 제3 가능한 실시 형태의 이점은 샘플러 신호를 필터링함으로써 서브 샘플링 위상 동기 루프의 루프 다이내믹이 향상된다는 것이다. 또한, 필터링은 전압 제어 발진기에서 나타나는 기준 주파수 에너지(리플)의 양을 제한한다. 이러한 리플은 원하지 않는 FM 측파대를 생성할 수 있다.

제1 관점의 이전의 가능한 실시 형태 중 어느 하나에 따른 서브샘플링 위상 고정 루프의 제3 가능한 실시 형태 또는 이와 같은 서브샘플링 위상 고정 루프에서, 샘플러 모듈은 제1 샘플러 및 제2 샘플러를 포함한다. 제1 샘플러는 제1 지연 신호 S_DLY1에 기초하여 제1 샘플 S₁을 제공하도록 구성되어 있으며, 제2 샘플러는 제2 지연 신호 S_DLY2에 기초하여 제2 샘플 S₂를 제공하도록 구성되어 있다.

이 제4 가능한 실시 형태의 이점은 각 샘플러가 하나의 샘플만 제공하면 된다는 것이다. 이것은 샘플러를 더 쉽게 실현할 수 있게 한다. 물론 하나의 샘플러 만 가질 수도 있지만 이것은 제2 샘플을 채취하는 동안 제1 샘플을 위한 저장 장치가 필요하다.

제1 관점의 이전의 가능한 실시 형태 중 어느 하나에 따른 서브샘플링 위상 고정 루프의 제5 가능한 실시 형태 또는 이와 같은 서브샘플링 위상 고정 루프에서, 상기 보간기는 다음 식을 사용해서 제1 샘플 S₁ 및 제2 샘플 S₂를 보간하도록 추가로 구성되어 있으며,

S_SAMPL= (1 - f) × S₁+ f × S₂

여기서 f는 0-1 사이의 값을 가지는 보간 인자이다.

제1 및 제2 샘플의 보간에 다른 수식을 사용할 수 있다. 그렇지만, 샘플이 바람직하게는 발진기 출력 신호에 대한 제로 크로싱 주변의 시간에 가깝게 취해 지므로, 발진기 출력 신호가 직선이라는 가정은 매우 양호한 근사이다. 따라서 위의 수식은 우수한 보간 결과를 제공한다. 물론, 어떤 이유로든 발진기 출력 신호가 직선으로 근사 될 수 없는 경우 다른 공식을 사용할 수도 있다. 이 제5 가능한 구현 형태의 이점은 구현하는 것이 상대적으로 쉽고 동시에 좋은 결과를 제공한다는 것이다.

제1 관점의 제5 가능한 실시 형태에 따른 서브샘플링 위상 고정 루프의 제6 가능한 실시 형태 또는 이와 같은 서브샘플링 위상 고정 루프에서, 상기 보간기는 제1 조정 가능한 커패시터 디바이스 및 제2 조정 가능한 커패시터 디바이스를 포함한다. 상기 보간기는 제1 조정 가능한 커패시터 디바이스의 커패시턴스 값을 (1-f)xC에 설정하고 제1 조정 가능한 커패시터 디바이스에 제1 샘플 S₁을 저장하도록 추가로 구성되어 있다. 상기 보간기는 제2 조정 가능한 커패시터 디바이스의 커패시턴스 값을 fxC에 설정하고 제2 조정 가능한 커패시터 디바이스에 제2 샘플 S₂를 저장하도록 추가로 구성되어 있으며, C는 제1 조정 가능한 커패시터 디바이스(132)의 최대 커패시턴스 값 및 제2 조정 가능한 커패시터 디바이스(134)의 최대 커패시턴스 값이다. 보간기는 제1 조정 가능한 커패시터 디바이스와 제2 조정 가능한 커패시터 디바이스를 병렬 연결함으로써 샘플러 신호 S_SAMPL을 제공하도록 추가로 구성되어 있다.

이 제6 가능한 실시 형태의 이점은 실시하기가 상대적으로 쉽다는 것이다. 또한 지속적으로 조정 가능한 커패시터를 쉽게 이용할 수 있다. 단계적으로 조정 가능한 커패시턴스 값을 갖는 것이 허용 가능한 경우, 조정 가능한 커패시터는 여러 방식으로 실시될 수 있다.

제1 관점의 제5 가능한 실시 형태에 따른 서브샘플링 위상 고정 루프의 제7 가능한 실시 형태에서, 제1 조정 가능한 커패시터 디바이스는 M개의 결합 가능한 단위 크기의 커패시터를 포함하며, 제2 조정 가능한 커패시터 디바이스는 M개의 결합 가능한 단위 크기의 커패시터를 포함하며, 여기서 M≥1이다. 상기 보간기는 제1 조정 가능한 커패시터 디바이스에서 M-m개의 결합 가능한 단위 크기의 커패시터를 결합하도록 추가로 구성되어 있으며, 상기 보간기(106)는 제2 조정 가능한 커패시터 디바이스(134)에서 m개의 결합 가능한 단위 크기의 커패시터(146)를 결합하도록 추가로 구성되어, 제1 조정 가능한 커패시터 디바이스(132)의 용량은 (M-m)xC_CAP이고 제2 조정 가능한 커패시터 디바이스(134)의 용량은 mxC_CAP이며, 여기서 C_CAP는 각각의 유닛 크기의 커패시터(146)의 용량이다.

이 제7 가능한 실시 형태의 이점은 결합 가능한 단위 크기의 커패시터를 갖는 조정 가능한 커패시터를 실시하는 것이 더 쉽다는 것이다. 이러한 결합 가능한 단위 크기의 커패시터는 집적 회로상에 쉽게 집적될 수 있다.

제1 관점의 제5 가능한 실시 형태에 따른 서브샘플링 위상 고정 루프의 제8 가능한 실시 형태에서, 상기 보간기는 제1 샘플 S₁을 수신하도록 구성되어 있는 제1 입력(136), 제2 샘플 S₂를 수신하도록 구성되어 있는 제1 입력, 제1 입력과 제2 입력 사이에 직렬로 연결된 M개의 저항 - 여기서 M≥2이고, M개의 저항은 콘덕터와 연결되어 있음 - ; 및 보간기 출력을 포함한다. 상기 보간기는 상기 보간기 출력을 콘덕터, 제1 입력 또는 제2 입력 중 어느 하나에 연결하여, 상기 보간기 출력상에서 샘플러 신호 S_SAMPL을 제공하도록 추가로 구성되어 있다.

본 발명의 제1 관점에 따른 서브 샘플링 위상 동기 루프의 이 제8 가능한 실시 형태는 전술한 바와 같은 커패시터를 사용하는 제7 실시 형태에 대한 대안이다. 적용 분야에 따라 커패시터 대신 저항을 사용하는 것이 유리할 수도 있다.

제1 관점의 제1 내지 제4 가능한 실시 형태 중 어느 하나에 따른 서브샘플링 위상 고정 루프의 제9 가능한 실시 형태 또는 이와 같은 서브샘플링 위상 고정 루프에서, 상기 서브샘플링 위상 고정 루프는, 제1 샘플 S₁ 및 제2 샘플 S₂ 간의 차이를 변환함으로써 디지털 신호 S_D를 제공하도록 구성되어 있는 아날로그/디지털 변환기 모듈을 더 포함하며, 상기 보간기는 디지털 신호 S_D를 보간하여 샘플러 신호 S_SAMPL을 제공하도록 추가로 구성되어 있다.

디지털 보간법은 당업자에게 공지된 기술이므로 여기서 상세히 설명하지는 않을 것이다. 주로, 디지털 보간법은 전술한 보간 기법에 대한 대안이다. 본 발명의 제1 관점에 따른 서브 샘플링 위상 고정 루프의 이 제9 가능한 실시 형태의 이점은 디지털 보간이 보다 견고한 결과를 제공할 수 있다는 것이다.

제1 관점의 제1 내지 제4 가능한 실시 형태 중 어느 하나에 따른 서브샘플링 위상 고정 루프의 제10 가능한 실시 형태 또는 이와 같은 서브샘플링 위상 고정 루프에서, 제1 이상적인 샘플링 인스턴트는 제2 이상적인 샘플링 인스턴트와는 상이하다.

이 제10 가능한 실시 형태의 이점은 샘플 간의 시간이 더 커진다는 점이다. 이것은 디지털/시간 변환기가 매우 짧은 시간 동안 2개의 지연 신호를 전송할 필요없이 단일 디지털/시간 변환기를 사용할 수 있게 한다. 또한, 제1 이상적인 샘플링 인스턴트가 제2 이상적인 샘플링 인스턴트와 상이한 경우, 단지 하나의 샘플러로 본 발명의 제1 관점에 따른 서브 샘플링 위상 동기 루프를 실현하는 것이 더 쉽다.

제1 관점의 제10 가능한 실시 형태에 따른 서브샘플링 위상 고정 루프의 제11 가능한 실시 형태에서, 제1 이상적인 샘플링 인스턴트 및 제2 이상적인 샘플링 인스턴트는 기준 신호 S_REF의 연속적인 주기에 있다.

이 제11 가능한 실시 형태의 이점은 제1 이상적인 샘플링 인스턴트가 제2 이상적인 샘플링 인스턴트와 상이한 경우 최상의 보간 결과를 제공한다는 것이다.

본 발명의 제2 관점에 따르면, 전술한 목적 및 다른 목적은 발진기 출력 신호를 제어하는 방법으로 달성되며, 상기 방법은, 제1 시점 t₁에서의 제1 지연 신호 S_DLY1 및 제2 시점 t₂에서의 제2 지연 신호 S_DLY2를 제공하는 단계를 포함하며, 제1 시점 t₁은 발진기 출력 신호 S_OUT를 위한 제1 이상적인 샘플링 인스턴트 이전이고, 제2 시점 t₂는 발진기 출력 신호 S_OUT를 위한 제2 이상적인 샘플링 인스턴트 이후이다. 상기 방법은 제1 지연 신호 S_DLY1에 기초하여 제1 시점 t₁에서의 발진기 출력 신호 S_OUT의 제1 샘플 S₁ 및 제2 지연 신호 S_DLY2에 기초하여 제2 시점 t₂에서의 발진기 출력 신호 S_OUT의 제2 샘플 S₂를 제공하는 단계를 더 포함한다. 상기 방법은 제1 샘플 S₁ 및 제2 샘플 S₂를 보간함으로써 샘플러 신호 S_SAMPL을 제공하는 단계 및 상기 샘플러 신호 S_SAMPL에 기초하여 발진기 출력 신호 S_OUT를 제어하는 단계를 더 포함한다.

본 발명의 제2 관점에 따른 방법의 특징에 의해 달성되는 효과는 제1 시점 t₁과 제2 시점 t₂ 사이의 시간을 감소시킴으로써 달성되는 효과와 비교될 수 있다. 그렇지만, 제1 시점 t₁과 제2 시점 t₂ 사이의 시간을 감소시키는 것보다 본 발명의 제2 관점에 따른 방법을 수행하는 것이 더 쉽다. 제안된 개념을 사용한 결과, 발진기 출력 신호 S_OUT의 스펙트럼 순도가 높아졌으며 위상 잡음과 의사 톤이 낮아졌다. 따라서, 실시예들의 주요 이점은 구현이 보다 쉬운 방식으로 상기 결과를 제공한다는 것이다.

본 발명의 제3 관점에 따르면, 전술한 목적 및 다른 목적은 컴퓨터 프로그램에 의해 달성되며, 상기 컴퓨터 프로그램은 상기 컴퓨터 프로그램이 컴퓨터 상에서 실행될 때 본 발명의 제2 관점에 따른 방법을 수행하는 프로그램 코드를 가진다.

도 1은 본 발명의 실시예에 따른 서브샘플링 위상 고정 루프에 대한 개략도이다.
도 2는 2개의 개별적인 DTC를 포함하는 본 발명의 추가의 실시예에 따른 서브샘플링 위상 고정 루프에 대한 개략도이다.
도 3은 DTC로부터의 기준 신호 S_REF, 발진기 출력 신호 S_OUT, 및 변환기 신호 S_C 사이의 관계를 나타내는 타이밍도이다.
도 4는 본 발명의 실시예에 따른 보간기 및 샘플러에 대한 개략도이다.
도 5는 보간기가 이산 용량을 포함하는, 본 발명의 실시예에 따른 보간기 및 샘플러를 도시한다.
도 6은 보간기가 저항성 래더를 포함하는, 본 발명의 추가의 실시예에 따른 보간기 및 샘플러를 도시한다.
도 7은 보간기가 디지털 도메인에서 작동하도록 구성되어 있는, 본 발명의 추가의 실시예에 따른 보간기 및 샘플러를 도시한다.
도 8은 서브샘플링 위상 고정 루프가 2개의 연속적인 샘플을 보간하도록 구성되어 있는, 본 발명의 추가의 실시예에 따른 서브샘플링 위상 고정 루프를 도시한다.
도 9는 DTC로부터의 기준 신호 S_REF, 발진기 출력 신호 S_OUT, 및 변환기 신호 S_C 사이의 관계를 나타내는 타이밍도이다.
도 10은 본 발명의 실시예에 따른 서브샘플링 위상 고정 루프에서 사용될 수 있는 충전 램프를 도시한다.
도 11은 거친 록킹 위상 고정 루프와 연결된 서브 샘플링 위상 고정 루프를 나타낸다.
도 12는 본 발명의 실시예에 따른 서브샘플링 위상 고정 루프에서 사용될 수 있는 DCT 기반 충전 램프를 도시한다.
도 13은 본 발명의 실시예에 따른 방법을 도시한다.

이하의 상세한 설명에서 동일한 도면부호는 다른 도면에서 대응하는 특징에 사용될 것이다.

도 1은 본 발명의 실시예에 따른 서브샘플링 위상 고정 루프(100)에 대한 개략도를 도시한다. 서브샘플링 위상 고정 루프(100)는 디지털/시간 변환기(digital-to-time converter)(102), 샘플러 모듈(104), 보간기(106), 및 전압 제어 발진기(108)를 포함한다. 디지털/시간 변환기(102)는 제1 시점 t₁에서의 제1 지연 신호 S_DLY1 및 제2 시점 t₂에서의 제2 지연 신호 S_DLY2를 제공하도록 구성되어 있다. 제1 시점 t₁은 발진기 출력 신호 S_OUT를 위한 제1 이상적인 샘플링 인스턴트 이전이고, 제2 시점 t₂는 발진기 출력 신호 S_OUT를 위한 제2 이상적인 샘플링 인스턴트 이후이다. 제1 이상적인 샘플링 인스턴트는 실시예에 따라 제2 이상적인 샘플링 인스턴트와 동일한 샘플링 인스턴트일 수 있다. 샘플러 모듈(104)은 제1 지연 신호 S_DLY1에 기초하여 제1 시점 t₁에서의 발진기 출력 신호 S_OUT의 제1 샘플 S₁ 및 제2 지연 신호 S_DLY2에 기초하여 제2 시점 t₂에서의 발진기 출력 신호 S_OUT의 제2 샘플 S₂를 제공하도록 구성되어 있다. 보간기(106)는 제1 샘플 S₁ 및 제2 샘플 S₂를 보간함으로써 샘플러 신호 S_SAMPL을 제공하도록 구성되어 있다. 그러므로 샘플러 신호는 제1 시점 t₁과 제1 이상적인 샘플링 인스턴트 간의 제1 시간차 및 제2 시점 t₂과 제2 이상적인 샘플링 인스턴트 간의 제2 시간차를 고려한 보간이다. 제1 이상적인 샘플링 인스턴트와 제2 이상적인 샘플링 인스턴트는 이상적인 신호/원하는 신호를 위한 제로 크로싱에 있다.

실시예에 따르면 보간은 선형이다. 그러므로 이상적인 샘플링 인스턴트에 가장 근접하는 샘플은 보간에서 최대 가중치가 부여된다. 이 방법에서 샘플러 신호가 제공되는데, 이것은 이상적인 샘플링 인스턴트에서 취해진 샘플에 기초하는 샘플러 신호에 대응한다. 전압 제어 발진기(108)는 샘플러 신호 S_SAMPL에 기초하여 발진기 출력 신호 S_OUT를 제어하도록 구성되어 있다. 이 방법에서 전압 제어 발진기의 주파수는 원하는 주파수에 제어된다.

도 2는 2개의 개별적인 디지털/시간 변환기 모듈(DTC)(162, 162')을 포함하는 본 발명의 추가의 실시예에 따른 서브샘플링 위상 고정 루프(100)에 대한 개략도이다. 도시된 실시예에 따른 서브샘플링 위상 고정 루프(100)는 또한 입력(156) 및 출력(158)을 포함하는 변조기(154)를 포함한다. 변조기(154)는 입력상에서 제어 신호 N_f를 수신하고 출력(158) 상에서 DTC(162, 162')를 위한 제어 신호를 제공하도록 구성되어 있다. 제어 신호 N_f는 발진기 출력 신호 S_OUT의 원하는 주파수 및 기준 신호 S_REF의 주파수 간의 인자를 정의한다. 변조기(154)는 그 출력(158) 상에서 디지털/시간 변환기 모듈을 제어하기 위한 변조기 신호를 제공하도록 구성되어 있다. 각각의 디지털/시간 변환기(162, 162')는 제1 입력(150, 150') 및 제2 입력(152, 152')을 포함한다. 각각의 디지털/시간 변환기(162, 162')는 제1 입력(150, 150') 상에서 기준 신호 S_REF를 수신하고 제2 입력(152, 152') 상에서 변조기(154)의 출력(158)으로부터 변조 신호를 수신하도록 구성되어 있다.

DTC(162, 162')에 의해 생성되는 각각의 지연 신호는 발진기 출력 신호 S_OUT의 샘플이 다운스트림 샘플러에 의해 취해질 때의 시점을 정의한다. DTC(162, 162')는 샘플링을 위한 가능한 시점을 정의하는 변환기 신호 S_C를 생성하고 변환기 신호 S_C, 기준 신호 S_REF 및 제어 신호 N_f에 기초하여 제1 지연 신호 S_DLY1 및 제2 지연 신호 S_DLY2를 제공하도록 구성되어 있다.

도 2의 서브샘플링 위상 고정 루프(100)는 제1 샘플러(116)를 포함하며 이것은 발진기 출력 신호 S_OUT를 위한 입력(170), 제1 지연 신호 S_DLY1을 위한 지연 신호 입력(172) 및 제1 샘플 S₁을 위한 출력(174)을 더 포함한다. 도 2의 서브샘플링 위상 고정 루프(100)는 제2 샘플러(130)를 포함하며 이것은 발진기 출력 신호 S_OUT를 위한 입력(176), 제2 지연 신호 S_DLY2를 위한 지연 신호 입력(178) 및 제2 샘플 S₂를 위한 출력(180)을 더 포함한다. 제1 샘플러(116)는 제1 지연 신호 S_DLY1에 기초하여 제1 시점 t₁에서 발진기 출력 신호 S_OUT를 샘플링하여 제1 샘플 S₁을 유도하도록 구성되어 있다. 제2 샘플러(130)는 제2 지연 신호 S_DLY2에 기초하여 제2 시점 t₂에서 발진기 출력 신호 S_OUT를 샘플링하여 제2 샘플 S₂를 유도하도록 구성되어 있다. 제1 샘플러(116) 및 제2 샘플러(130)는 도 1에 도시된 샘플러 모듈(104)에 대한 가능한 실시를 형성한다. 제1 샘플러(116) 및 제2 샘플러(130) 각각은 전압을 측정하고 저장하는 커패시터와 같은 수단을 포함한다. 샘플러에 대한 가능한 실시는 도 4 및 도 5에 도시되어 있다.

서브샘플링 위상 고정 루프(100)는 보간기(106)를 더 포함하며 이것은 제1 샘플러(116)로부터의 제1 샘플을 위한 제1 입력(182) 및 제2 샘플러로부터의 제1 샘플을 위한 제2 입력(184) 및 출력(186)을 포함한다. 보간기(106)는 샘플 사이를 보간하여 보간기(106)의 출력(186) 상에서 제공되는 샘플러 신호 S_SAMPL을 생성한다. 서브샘플링 위상 고정 루프는 보간기(106)의 출력에 접속되어 있는 입력(190) 및 출력(192)을 포함한다. 필터(188)는 샘플러 신호 S_SAMPL을 저역 통과 필터링하도록 구성되어 있다. 또한, 서브샘플링 위상 고정 루프는 전압 제어 발진기(108)를 포함하며 이것은 필터의 출력에 연결된 입력(194) 및 발진기 출력 신호 S_OUT을 위한 출력(266)을 포함한다. 전압 제어 발진기는 필터링된 샘플러 신호에 기초하여 발진기 출력 신호 S_OUT을 제어하도록 구성되어 있다. 보간기(106)와 필터(188) 사이에는 파선으로 나타난 바와 같이 충전 펌프(224)라 하는 중간 회로가 배치될 수 있다. 충전 펌프(224)는 보간기(106)와 필터(188) 사이에서 매칭 회로로서 기능한다.

도 3은 DTC로부터의 기준 신호 S_REF, 발진기 출력 신호 S_OUT, 및 변환기 신호 S_C 사이의 관계를 나타내는 타이밍도이다. 도 3은 또한 발진기 출력 신호 S_OUT의 작은 부분 및 샘플링 위한 시점 t₁, t₂를 도시하고 있다. 발진기 출력 신호 S_OUT의 네거티브 전압으로부터 포지티브 전압으로의 제로 크로싱(164)은 기준 신호 S_REF의 네거티브 전압으로부터 포지티브 전압으로의 제로 크로싱(166)과 함께 도시되어 있다. 이 제로 크로싱 모두는 이상적인 샘플링 인스턴트로서 사용될 수 있다. 이 예에서 제로 크로싱(164)은 언급된 이상적인 샘플링 인스턴트에 대응하는 것으로 이해해야 한다. S₁ 및 S₂는 시점 t₁ 및 t₂에서 취해진 제1 및 제2 샘플이다. 도 3에 도시된 바와 같이 제1 시점 t₁은 발진기 출력 신호 S_OUT의 제로 크로싱(164) 이전이고, 제2 시점 t₂는 발진기 출력 신호 S_OUT의 제로 크로싱(164) 이후이다. 디지털/시간 변환기 또는 변환기들은 제1 시점 t₁에서의 제1 지연 신호 S_DLY1(예를 들어 상승 또는 하강 에지) 및 제2 시점 t₂에서의 제2 지연 신호 S_DLY2(예를 들어 상승 또는 하강 에지)를 제공한다.

발진기 출력 신호 S_OUT 및 기준 신호 S_REF가 t=0에서 정렬되는 것으로 가정하면, 분수 비

에 있어서, N_i번째 발진기 출력 신호 제로 크로싱은 기준 에지보다 약간 이전에 발생한다. (N_i+1)번째 제로 크로싱은 기준 에지보다 약간 이후에 발생한다. 시간 차 T_E는 다음과 같이 주어진다:

여기서 t_VCO는 발진기 출력 신호의 주기이다.

이 지연을 발진기 출력 신호 사이클의 수로 표현하는 것이 편리하거나, 또는

이러한 지연은 모든 주어진 출력 주파수에 대한 제약이라는 것에 주목하라. k번째 기준 사이클에서의 지연은 다음과 같이 주어진다:

서브 샘플링 위상 고정 루프의 원리는 발진기 출력 신호 S_OUT의 이상적인 제로 크로싱과 일치하도록 포지티브 기준 에지를 지연시키는 것이다. 지연이 발진기 출력 신호

의 하나의 주기보다 큰 경우, 이전의 S_OUT 제로 크로싱이 대신 샘플링된다. 이것은 기준 신호 S_REF의 톱니형 지연을 유도한다.

지연

에 대한 수정된 표현은 다음과 같이 주어진다:

여기서 mod는 모듈러 연산자이다.

디지털/시간 변환기는 다양한 방식으로 실현될 수 있음, 이것은 당업자에게 잘 알려져 있으므로 여기서 상세히 설명하지 않는다.

도 4는 본 발명의 실시예에 따른 보간기(106) 및 샘플러(104)의 조합을 포함하는 보간기-샘플러 모듈(400)을 개략적으로 도시하고 있다. 발진기 출력 신호 S_OUT는 지연

및

을 사용하여 2회 샘플링되며, 즉 이상적인 샘플링 인스턴트 이전에 하나의 샘플링 및 이후의 하나의 샘플링이다.

보간기-샘플러 모듈(400)은 제1 조정 가능한 커패시터 디바이스(132) 및 제2 조정 가능한 커패시터 디바이스(134)를 포함한다. 보간기-샘플러 모듈(400)은 제1 입력(170)과 제1 조정 가능한 커패시터 디바이스(132) 사이에 배치된 제1 스위치(196) 및 제2 입력(176)과 제2 조정 가능한 커패시터 디바이스(134) 사이에 배치된 제2 스위치(198)를 더 포함한다. 보간기-샘플러 모듈(400)은 제1 조정 가능한 커패시터 디바이스와 보간기-샘플러 모듈(400)의 출력(186) 사이에 배치된 제3 스위치(200) 및 제2 조정 가능한 커패시터 디바이스와 출력(186) 사이에 배치된 제4 스위치(202)를 더 포함한다. 보간기-샘플러 모듈(400)은 조정 가능한 커패시터 디바이스(132, 134)의 커패시턴스를 조정하도록 구성되어 있는 제어기(168), 및 스위치(196, 198, 200 및 202)를 더 포함한다. 제1 스위치(196) 및 제1 조정 가능한 커패시터 디바이스(132)는 제1 샘플러(116)를 구성한다. 제2 스위치(198) 및 제2 조정 가능한 커패시터 디바이스(134)는 제2 샘플러(130)를 구성한다. 스위치(200 및 202)는 스위치(200 및 202)의 출력에서의 노드와 함께 보간기(106)를 구성한다. 추적 단계에서, 제1 스위치(196) 및 제2 스위치(198)는 닫히고 제3 스위치(200) 및 제4 스위치(202)는 열린다. 제1 조정 가능한 커패시터 디바이스(132)와 제2 조정 가능한 커패시터 디바이스(134) 각각에 걸리는 전압은 입력 전압(발진기 출력 신호 S_OUT의 전압)을 추적한다. 제1 조정 가능한 커패시터 디바이스(132)는 Q₁(t) = S_out(t)×(1-f)×C(단, 0≤f＜1)의 충전을 유지하고, 여기서 (1-f)xC는 제1 조정 가능한 커패시터 디바이스(132)의 커패시턴스이다. 마찬가지로, 제2 조정 가능한 커패시터 디바이스는 Q₂(t) = S_out(t)×f×C의 충전을 유지하고, 여기서 fxC는 제2 조정 가능한 커패시터 디바이스(134)의 커패시턴스이다.

유지 단계 동안, 제1 스위치(196) 및 제2 스위치(198)가 열린다. 제1 스위치(196)는 t=t₁(제1 지연 신호 S_DLY1에 의해 지시되는 시점)에서 열리고 제2 스위치(198)가 t=t₂(제2 지연 신호 S_DLY2에 의해 지시되는 시점)에서 열린다. t = t₃ > t₂ > t₁에서, 제3 스위치와 제4 스위치는 동시에 닫힌다. 총 전하량은 2개의 커패시터에 분배되고 전체 커패시턴스는 C이다. 그러므로 전압은 다음과 같이 된다:

이 기술을 사용해서 전압은 인자 f에 의해 보간된다.

도 5는 제1 조정 가능한 커패시터 디바이스(132) 및 제2 조정 가능한 커패시터 디바이스(134)를 포함하는 추가의 가능한 보간기-샘플러 모듈(500)을 개략적으로 도시한다. 제1 조정 가능한 커패시터 디바이스(132)는 M개의 결합 가능한 단위 크기의 커패시터(146)를 포함하고, 제2 조정 가능한 커패시터 디바이스(134)는 M개의 결합 가능한 단위 크기의 커패시터(146)를 포함하며, 여기서 M≥1이다. 보간기-샘플러 모듈(500)은 제1 조정 가능한 커패시터 디바이스(132)에서 M-m개의 결합 가능한 단위 크기의 커패시터(146)를 결합하고, 여기서 M≥m이며, 또한 제2 조정 가능한 커패시터 디바이스(134)에서 m개의 결합 가능한 단위 크기의 커패시터(146)를 결합하도록 구성되어 있으므로, 제1 조정 가능한 커패시터 디바이스(132)의 커패시턴스는 (M-m)xC_CAP이고 제2 조정 가능한 커패시터 디바이스(134)의 커패시턴스는 mxC_CAP이며, 여기서 C_CAP는 각각의 단위 크기의 커패시터(146)의 커패시턴스이다.

보간기-샘플러 모듈(500)은 제1 입력(170)과 제1 조정 가능한 커패시터 디바이스(132) 사이에 배치된 제1 스위치(196) 및 제2 입력(176)과 제2 조정 가능한 커패시터 디바이스(134) 사이에 배치된 제2 스위치(198)를 더 포함한다. 보간기-샘플러 모듈(500)은 제1 조정 가능한 커패시터 디바이스와 보간기(106)의 출력(186) 사이에 배치된 제3 스위치(200) 및 제2 조정 가능한 커패시터 디바이스와 출력(186) 사이에 배치된 제4 스위치(202)를 더 포함한다. 제1 스위치(196)와 제1 조정 가능한 커패시터 디바이스(132)는 제1 샘플러(116)를 구성한다. 제2 스위치(198)와 제2 조정 가능한 커패시터 디바이스(134)는 제2 샘플러(130)를 구성한다. 스위치(200 및 202)는 스위치(200 및 202)의 출력에서의 노드와 함께 보간기(106)를 구성한다. 보간기-샘플러 모듈(500)은 조정 가능한 커패시터 디바이스(132, 134)의 커패시턴스를 조정하도록 구성되어 있는 제어기(168) 및 스위치(196, 198, 200 및 202)를 더 포함한다. 본 실시예에 따른 조정 가능한 커패시터는 실현하기가 상대적으로 복잡하지 않다. 본 실시예에 따른 보간기(106) 및 샘플러의 기능은 도 4의 실시예와 관련해서 설명된 것과 동일하다. 제어기(168)는 보간기-샘플러 모듈(500)에 통합될 수도 있고, 별도의 유닛일 수도 있으며 중앙 제어 유닛 상에서 실행되는 컴퓨터 프로그램일 수도 있다.

도 6은 본 발명의 추가의 실시예에 따라 보간기(106) 및 샘플러 모듈(104)을 포함하는 추가의 가능한 보간기-샘플러 모듈(600)을 개략적으로 도시하고 있으며, 보간기(106)는 저항성 래더(resistive ladder)를 포함한다. 보간기-샘플러 모듈(600)은 제1 샘플러(116)를 포함하며, 이것은 발진기 출력 신호 S_OUT를 위한 입력(170), 제1 지연 신호 S_DLY1를 위한 지연 신호 입력(172) 및 제1 샘플 S₁을 위한 출력(174)을 포함한다. 보간기-샘플러 모듈(600)는 제2 샘플러(130)를 포함하며, 이것은 발진기 출력 신호 S_OUT를 위한 입력(176), 제2 지연 신호 S_DLY2를 위한 지연 신호 입력(178) 및 제2 샘플 S₂를 위한 출력(180)을 포함한다. 제1 샘플러(116)의 출력(174)에는 제1 버퍼 증폭기(212)가 연결되고 제2 샘플러(130)의 출력(180)에는 제2 버퍼 증폭기(214)가 연결되어 각각의 샘플러에 고 저항 부하(high-ohmic load)를 제공한다.

보간기(106)는 제1 샘플 S₁을 수신하도록 구성되어 있는 제1 입력(136) 및 제2 샘플 S₂를 수신하도록 구성되어 있는 제2 입력(138)을 포함한다. 보간기(106)는 제1 입력(136)과 제2 입력(138) 사이에 직렬로 연결된 M개의 저항(148)을 포함하고, 여기서 M≥2이고, M개의 저항(148)은 콘덕터(144), 및 보간기 출력(142)에 연결된다. 보간기(106)는 콘덕터(144), 제1 입력(136) 또는 제2 입력(138) 중 어느 하나에 보간기 출력(142)을 연결하여, 보간기 출력(142) 상에서 샘플러 신호 S_SAMPL을 제공하도록 추가로 구성되어 있다. 보간기-샘플러 모듈(600)은 어느 콘덕터(144)가 출력에 연결되어야 하는지를 제어하도록 구성되어 있는 제어기(168)를 더 포함한다. 제어기는 대안으로 중앙 제어 유닛 또는 프로세서의 일부일 수도 있다. 출력 전압은 m번째 저항에 취해지며, 다음의 출력 전압이 주어진다:

도 7은 본 발명의 추가의 실시예에 따른 보간기-샘플러 모듈(700)을 도시한다. 보간기-샘플러 모듈(700)은 제1 샘플러(116)를 포함하며, 이것은 발진기 출력 신호 S_OUT를 위한 입력(170), 제1 지연 신호 S_DLY1를 위한 지연 신호 입력(172) 및 제1 샘플 S₁을 위한 출력(174)을 포함한다. 보간기-샘플러 모듈(700)는 제2 샘플러(130)를 포함하며, 이것은 발진기 출력 신호 S_OUT를 위한 입력(176), 제2 지연 신호 S_DLY2를 위한 지연 신호 입력(178) 및 제2 샘플 S₂를 위한 출력(180)을 포함한다. 도 7의 보간기-샘플러 모듈(700)은 제1 샘플러(116)의 출력(174) 및 제2 샘플러(130)의 출력(180)에 연결되는 가변 이득 증폭기(216)도 포함한다. 보간기-샘플러 모듈(700)은 가변 이득 증폭기(216), 아날로그/디지털 변환기(217), 이득 조정 블록(218) 및 디지털 영역에서 작동하도록 구성되어 있는 디지털 보간기(106)를 포함한다. 제1 샘플러(116)의 출력과 제2 샘플러(130)의 출력 간의 차이, 즉 제1 샘플 S₁과 제2 샘플 S₂ 간의 차이는 가변 이득 증폭기(VGA)에 의해 증폭된다. 증폭된 신호는 그런 다음 아날로그/디지털 변환기(ADC)를 사용해서 디지털 신호로 변환된다. 이득 조정 블록(218)은 아날로그/디지털 변환기(ADC)의 전체 범위가 사용될 수 있도록 VGA의 이득을 조정하는 피드백 루프를 형성한다. 디지털 보간기(220)의 출력은 디지털 워드이고, 아날로그 이득으로 다시 변환될 때 사용될 수 있다. 디지털 워드가 전압 제어 발진기(108)를 제어하는 데 사용되는 경우, 전압 제어 발진기는 디지털 워드에 의해 제어될 수 있도록 적응되어야 한다.

도 8은 본 발명의 추가의 실시예에 따른 서브샘플링 위상 고정 루프(100)를 도시하며, 여기서 서브샘플링 위상 고정 루프(100)는 2개의 연속적인 샘플을 보간하도록 구성되어 있다. 그러므로 제1 이상적인 샘플링 인스턴트는 제2 이상적인 샘플링 인스턴트와는 다르다. 서브샘플링 위상 고정 루프(100)는 디지털/시간 변환기 모듈(DTC)(162)을 포함한다. 도시된 실시예에 따른 서브샘플링 위상 고정 루프(100)는 또한 입력(156) 및 출력(158)을 포함하는 변조기(154)를 포함한다. 변조기(154)는 입력 상에서 제어 신호 N_f를 수신하고 출력(158) 상에서 DTC에 제어 신호를 제공하도록 구성되어 있다. 제어 신호 N_f는 발진기 출력 신호 S_OUT의 원하는 주파수와 기준 신호 S_REF의 주파수 간의 인자를 정의한다. 변조기(154)는 그 출력(158) 상에서 디지털/시간 변환기 모듈(162)을 제어하기 위한 변조기 신호를 제공하도록 구성되어 있다. 디지털/시간 변환기(162)는 제1 입력(150) 및 제2 입력(152)을 포함한다. 디지털/시간 변환기 모듈(162)은 제1 입력(150) 상에서 기준 신호 S_REF를 수신하고 제2 입력(152) 상에서 변조기(154)의 출력(158)으로부터 변조 신호, 및 발진기 출력 신호의 샘플이 취해질 때의 시점을 정의하는 지연 신호를 수신하도록 구성되어 있다. DTC는 샘플링을 위한 가능한 시점을 정의하는 변환기 신호 S_C를 생성하고 변환기 신호 S_C, 기준 신호 S_REF 및 제어 신호기초하여 제1 지연 신호 S_DLY1 및 제2 지연 신호 S_DLY2를 제공하도록 구성되어 있다. 서브샘플링 위상 고정 루프(100)는 샘플러(116)를 더 포함하며 이것은 발진기 출력 신호 S_OUT를 위한 입력(170) 및 제1 샘플 S₁과 제2 샘플 S₂를 위한 출력(174)을 가진다. 서브샘플링 위상 고정 루프(100)는 제1 셀 C1 및 제2 셀 C2를 가지는 아날로그 시프트 레지스터(222)를 더 포함한다. 각각의 샘플 S₁, S₂은 아날로그 시프트 레지스터(222)의 셀 C1, C2에 주입되고, 보간은

와

사이에서 수행된다. 기준 사이클 k의 지연은 d(k)이다. DTC 지연의 수로 표시되는, 기준 사이클 k에서의 이상적인 지연은 다음과 같이 제공된다:

DTC는 정수의 사이클에 의해 입력을 지연시키므로, 이 수는 정수로 반올림되어야 한다. 지연이 짝수 사이클

에서 반내림하고, 홀수 사이클

에서 반올림하면, 샘플 S₁, S₂는 너무 낮고 너무 높은 사이에서 교대할 것이다. 각 사이클에서의 전압은 다음과 같이 표현될 수 있다:

항은 DTC 양자화로 인한 전압이다.

는 VCO 위상 변동으로 인한 전압이다. 후자가 샘플링하고자 하는 양이다. 위 식에서, 샘플러는 VCO 신호의 제로-크로싱 주위의 작은 영역에서 작동하는 것으로 가정하면, 선형 함수로 근사될 수 있다. 서브샘플링 위상 고정 루프(100)는 보간기(106)를 더 포함하며, 이것은 제1 셀 C1로부터의 제1 샘플을 위한 제1 입력(182), 제2 셀 C2로부터의 제2 샘플을 위한 제2 입력(184) 및 출력(186)을 가진다. 보간기(106)는 샘플 사이에서 보간하여 샘플러 신호 S_SAMPL을 생성하고 이 신호는 보간기(106)의 출력(186) 상에서 제공된다. 서브샘플링 위상 고정 루프(100)는 보간기(106)의 출력에 연결된 입력(190) 및 출력(192)을 더 포함한다. 필터(188)는 샘플러 신호 S_SAMPL을 저역 통과 필터링하도록 구성되어 있다. 또한, 서브샘플링 위상 고정 루프는 전압 제어 발진기(108)를 포함하며 이것은 필터의 출력에 연결된 입력(194) 및 발진기 출력 신호 S_OUT을 위한 출력(266)을 포함한다. 전압 제어 발진기(108)는 필터링된 샘플러 신호에 기초하여 발진기 출력 신호 S_OUT을 제어하도록 구성되어 있다.

도 9는 DTC로부터의 기준 신호 S_REF, 발진기 출력 신호 S_OUT, 및 변환기 신호 S_C 사이의 관계를 나타내는 타이밍도이다. 도 9는 2개의 연속적인 샘플, 즉 t=(k-1)×T에서 하나와 t=k×T에서 하나를 도시하고 있다.

가 사이클마다 변하지 않는다고 가정하면, 즉

이면,

및

는

가 제거되고

만이 남도록 보간될 수 있다. 이 가정은

상에서 이 고주파 잡음이 통상적으로 작기 때문에 PLL을 위해 유지된다. 보간 인자는 다음과 같이 주어진다:

실제의 보간은 용량성 보간기, 저항성 보간기 또는 디지털 보간기를 사용하여 이전의 장에서 서술한 바와 같이 수행될 수 있다.

도 10은 예를 들어 도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 서브샘플링 위상 고정 루프에서 사용될 수 있는 충전 램프를 도시한다. 충전 펌프(224)는 고정 전류(I_U)를 가지는 제1 전류원(226) 및 변조될 수 있는 전류(I_D + g_m × V_CTRL)를 가지는 제2 전류원(228)을 포함한다. 충전 펌프는 또한 출력(268)을 포함한다. 전류원은 단펄스 동안 출력(268)에 동시에 연결되고, 순수 출력 전류는 I_U - I_D - g_m × V_CTRL로 된다. 출력 펄스의 듀티 사이클은 충전 펌프(224)의 전체 이득을 설정한다. 충전 펌프는 또한 제1 전류원(226)과 출력(268) 사이의 제1 스위치(270) 및 제2 전류원(228)과 출력(268) 사이의 제2 스위치(272)를 포함한다. 충전 펌프(224)는 또한 제1 스위치(270) 및 제2 스위치(272)를 제어하도록 구성되어 있는 펄스 발생기(pulser)(274)를 포함한다.

도 11은 거친 록킹 위상 고정 루프와 연결된 서브 샘플링 위상 고정 루프를 나타낸다. 거친 록킹 위상 고정 루프에 연결된 서브샘플링 위상 고정 루프를 포함하는 회로(230)를 도시하고 있다. 회로는 샘플러(232)를 포함하며 이것은 기준 신호 S_REF를 위한 입력(234), 발진기 출력 신호 S_OUT를 위한 입력(262), 및 샘플 S₁을 위한 출력(258)을 가진다. 회로는 제1 충전 펌프(236)를 더 포함하며 이것은 샘플 S₁을 위한 입력(238) 및 제어 전류 i_CP를 위한 출력(240)을 가진다. 회로는 루프 필터(238)를 더 포함하며 이것은 제어 전류 i_CP를 위한 입력(260) 및 필터링된 제어 신호 S_CONTROL을 위한 출력(242)을 포함한다. 회로는 전압 제어 발진기(VCO)를 더 포함하며 이것은 필터링된 제어 신호 S_CONTROL을 위한 입력(264) 및 발진기 출력 신호 S_OUT를 위한 출력(244)을 포함한다. 샘플러(232)는 N번째 에지만이 아닌, 어떠한 VCO 에지를 포착할 수 있으므로 서브샘플링 PLL은 작은 고정 범위를 가진다. 이를 피하기 위해, 통상적인 SS-PLL은 도 11에 도시된 바와 같이 추가의 거친 고정 루프를 가진다. 그러므로 회로는 N-분할형 부재(246), 위상 주파수 검출기 (phase-frequency detector, PFD) 및 추가 전하 펌프(248)를 더 포함한다. 제2 전하 펌프(248)의 출력 전류는 제1 충전 펌프(236)의 출력 전류에 부가된다. 이 종래의 PLL 루프는 큰 고정 범위를 가진다. 거친 PLL 루프가 일단 잠긴 후에 비활성화되도록 하기 위해, 작은 위상 차에 대해 그 출력이 0이 되도록 데드-존(dead-zone)이 PFD 출력에 부가된다. 본 발명의 가능한 추가의 실시예에서, 설정된 거친 록킹 위상 고정 루프는 전술한 실시예의 서브샘플링 위상 고정 루프(100)와 함께 사용될 수 있다.

도 12는 본 발명의 실시예에 따른 서브샘플링 위상 고정 루프에서 사용될 수 있는 디지털/시간 변환기(DCT)(162) 기반 충전 램프를 도시한다. DTC(162)는 기준 신호 S_REF를 위한 제1 입력(150)을 포함한다. DTC(162)는 전류원(250), 커패시터 뱅크(252) 내의 일련의 커패시터 C 및 스위치(256), 및 로직 버퍼(254)를 더 포함한다. 기준 신호 S_REF가 하이(high)로 되면, 전류원(250)은 커패시터 뱅크를 충전한다. 로직 버퍼(254)의 임계값에 도달하면, DTC의 출력 S_DLY은 로우에서 하이로 천이한다. 커패시터 뱅크를 충전하는 데 걸리는 시간은 닫혀 있는 스위치(256)의 수에 달려 있다. 이에 의해 디지털 제어를 사용해서 지연을 t_D의 배수로 설정하는 것이 가능하다. SSF-PLL의 성공적인 동작을 위해 t_D는 공개되어야 한다.

도 13은 본 발명의 실시예에 따른 방법을 도시한다. 제1 단계 202에서, 제1 시점 t₁에서 제1 지연 신호 S_DLY1이 제공되고 제2 시점 t₂에서 제2 지연 신호 S_DLY2가 제공된다. 제1 시점 t₁은 발진기 출력 신호 S_OUT를 위한 제1 이상적인 샘플링 인스턴트 이전이고, 제2 시점 t₂는 발진기 출력 신호 S_OUT를 위한 제2 이상적인 샘플링 인스턴트 이후이다. 제2 단계 204에서, 제1 단계 202의 제공에 연속해서, 제1 지연 신호 S_DLY1에 기초하여 제1 시점 t₁에서 발진기 출력 신호 S_OUT의 제1 샘플 S₁이 제공되고 제2 지연 신호 S_DLY2에 기초하여 제2 시점 t₂에서 발진기 출력 신호 S_OUT의 제2 샘플 S₂가 적어도 제공된다. 제3 단계 206에서, 제1 샘플 S₁ 및 제2 샘플 S₂를 보간함으로써 샘플러 신호 S_SAMPL이 제공된다. 마지막으로, 제4 단계 208에서, 샘플러 신호 S_SAMPL에 기초하여 발진기 출력 신호 S_OUT가 제어된다.

도 2에 도시된 바와 같이, 2개의 DTC를 사용할 필요가 없다. 하나의 DTC가 2개의 연속적인 기준 에지를 출력할 수 있으면, 2개의 샘플러가 이에 의해 클록될 수 있다.

2개 이상의 샘플러를 보간하는 것이 가능하다. 이것은 DTC(들)의 단계 크기에서의 차이를 평균화하는 부가적 이점을 가질 수 있다. 이것은 보간기의 복잡도를 증가시킬 것이다.

또한, 본 발명에 따른 어떠한 방법도 코드 수단을 가지는 컴퓨터 프로그램으로 실현될 수 있으며, 이 코드 수단은 프로세싱 수단에 의해 실행될 때 그 프로세싱 수단이 방법의 단계를 수행할 수 있게 한다. 컴퓨터 프로그램은 컴퓨터 프로그램 제품의 컴퓨터 판독 가능형 매체에 포함되어 있다. 컴퓨터 프로그램 제품은 리드-온리 메모리(Read-Only Memory, ROM), 프로그래머블 리드-온리 메모리(Programmable Read-Only Memory, PROM), 소거 가능 PROM(Erasable PROM, EPROM), 플래시 메모리(Flash memory), 전기적으로 소거 가능한 PROM(Electrically Erasable PROM, EEPROM), 또는 하드디스크와 같은 임의의 메모리를 필수적으로 포함할 수 있다.

마지막으로, 본 발명은 전술한 실시예에 제한되는 것이 아니라 첨부된 독립 청구항의 범위 내에서 모든 실시예와 관련되고 병합한다는 것을 이해해야 한다.

본 발명의 추가적인 실시예는 아래와 같다. 아래의 기재에서 사용된 번호는 위의 기재에서 사용된 번호와 일치하도록 사용된 것이 아님을 주의해야 한다.

실시예 1.

서브샘플링 위상 고정 루프(100)로서,

디지털/시간 변환기(digital-to-time converter)(102),

샘플러 모듈(104),

보간기(106), 및

전압 제어 발진기(108)

를 포함하며,

상기 디지털/시간 변환기(102)는 제1 시점 t₁에서의 제1 지연 신호 S_DLY1 및 제2 시점 t₂에서의 제2 지연 신호 S_DLY2를 제공하도록 구성되어 있으며, 제1 시점 t₁은 발진기 출력 신호 S_OUT를 위한 제1 이상적인 샘플링 인스턴트 이전이고, 제2 시점 t₂는 발진기 출력 신호 S_OUT를 위한 제2 이상적인 샘플링 인스턴트 이후이며,

상기 샘플러 모듈(104)은 제1 지연 신호 S_DLY1에 기초하여 제1 시점 t₁에서의 발진기 출력 신호 S_OUT의 제1 샘플 S₁ 및 제2 지연 신호 S_DLY2에 기초하여 제2 시점 t₂에서의 발진기 출력 신호 S_OUT의 제2 샘플 S₂를 제공하도록 구성되어 있으며,

상기 보간기(106)는 제1 샘플 S₁ 및 제2 샘플 S₂를 보간함으로써 샘플러 신호 S_SAMPL을 제공하도록 구성되어 있으며,

상기 전압 제어 발진기(108)는 상기 샘플러 신호 S_SAMPL에 기초하여 발진기 출력 신호 S_OUT를 제어하도록 구성되어 있는, 서브샘플링 위상 고정 루프.

실시예 2.

실시예 1에 있어서,

상기 디지털/시간 변환기(102)는,

기준 신호 S_REF 및 제어 신호를 수신하고 - 상기 제어 신호는 발진기 출력 신호 S_OUT의 원하는 주파수와 상기 기준 신호 S_REF의 주파수 간의 인자를 정의함 - ;

샘플링을 위해 가능한 시점을 정의하는 변환기 신호 S_C를 생성하며; 그리고

상기 변환기 신호 S_C, 상기 기준 신호 S_REF, 및 상기 제어 신호에 기초하여 제1 지연 신호 S_DLY1및 제2 지연 신호 S_DLY2를 제공하도록 추가로 구성되어 있는, 서브샘플링 위상 고정 루프.

실시예 3.

실시예 2에 있어서,

상기 디지털/시간 변환기(102)는 상기 제어 신호 및 상기 기준 신호 S_REF에 기초하여 제1 이상적인 샘플링 인스턴트 및 제2 이상적인 샘플링 인스턴트를 결정하도록 추가로 구성되어 있는, 서브샘플링 위상 고정 루프.

실시예 4.

실시예 1 내지 실시예 3 중 어느 하나에 있어서,

상기 서브샘플링 위상 고정 루프는,

상기 샘플러 신호 S_SAMPL을 필터링해서 필터링된 샘플러 신호 S_FILT를 제공하도록 구성되어 있는 순방향 전달 함수 모듈(114)

을 더 포함하며,

상기 전압 제어 발진기(108)는 상기 필터링된 샘플러 신호 S_FILT를 사용해서 발진기 출력 신호 S_OUT를 제어하도록 추가로 구성되어 있는, 서브샘플링 위상 고정 루프.

실시예 5.

실시예 1 내지 실시예 4 중 어느 하나에 있어서,

상기 샘플러 모듈(104)은,

제1 샘플러(116), 및

제2 샘플러(130)

를 포함하며,

제1 샘플러(116)는 제1 지연 신호 S_DLY1에 기초하여 제1 샘플 S₁을 제공하도록 구성되어 있으며,

제2 샘플러(130)는 제2 지연 신호 S_DLY2에 기초하여 제2 샘플 S₂를 제공하도록 구성되어 있는, 서브샘플링 위상 고정 루프.

실시예 6.

실시예 1 내지 실시예 5 중 어느 하나에 있어서,

상기 보간기(106)는 다음 식을 사용해서 제1 샘플 S₁ 및 제2 샘플 S₂를 보간하도록 추가로 구성되어 있으며,

S_SAMPL= (1 - f) × S₁+ f × S₂

여기서 f는 0-1 사이의 값을 가지는 보간 인자인, 서브샘플링 위상 고정 루프.

실시예 7.

실시예 6에 있어서,

상기 보간기(106)는,

제1 조정 가능한 커패시터 디바이스(132), 및

제2 조정 가능한 커패시터 디바이스(134)

를 포함하며,

상기 보간기(106)는 제1 조정 가능한 커패시터 디바이스(132)의 커패시턴스 값을 (1-f)xC에 설정하고 제1 조정 가능한 커패시터 디바이스(132)에 제1 샘플 S₁을 저장하도록 추가로 구성되어 있으며,

상기 보간기(106)는 제2 조정 가능한 커패시터 디바이스(134)의 커패시턴스 값을 fxC에 설정하고 제2 조정 가능한 커패시터 디바이스(134)에 제2 샘플 S₂를 저장하도록 추가로 구성되어 있으며,

C는 제1 조정 가능한 커패시터 디바이스(132)의 최대 커패시턴스 값 및 제2 조정 가능한 커패시터 디바이스(134)의 최대 커패시턴스 값이며,

상기 보간기(106)는 제1 조정 가능한 커패시터 디바이스(132)와 제2 조정 가능한 커패시터 디바이스(134)를 병렬 연결함으로써 샘플러 신호 S_SAMPL을 제공하도록 추가로 구성되어 있는, 서브샘플링 위상 고정 루프.

실시예 8.

실시예 7에 있어서,

제1 조정 가능한 커패시터 디바이스(132)는 M개의 결합 가능한 단위 크기의 커패시터(engagable unit-sized capacitor)(146)를 포함하며,

제2 조정 가능한 커패시터 디바이스(134)는 M개의 결합 가능한 단위 크기의 커패시터(146)를 포함하며,

여기서 M≥1이며,

상기 보간기(106)는 제1 조정 가능한 커패시터 디바이스(132)에서 M-m개의 결합 가능한 단위 크기의 커패시터(146)를 결합하도록 추가로 구성되어 있으며,

상기 보간기(106)는 제2 조정 가능한 커패시터 디바이스(134)에서 m개의 결합 가능한 단위 크기의 커패시터(146)를 결합하도록 추가로 구성되어, 제1 조정 가능한 커패시터 디바이스(132)의 용량은 (M-m)xC_CAP이고 제2 조정 가능한 커패시터 디바이스(134)의 용량은 mxC_CAP이며,

여기서 C_CAP는 각각의 유닛 크기의 커패시터(146)의 용량인, 서브샘플링 위상 고정 루프.

실시예 9.

실시예 6에 있어서,

상기 보간기(106)는,

제1 샘플 S₁을 수신하도록 구성되어 있는 제1 입력(136),

제2 샘플 S₂를 수신하도록 구성되어 있는 제2 입력(138),

제1 입력(136)과 제2 입력(138) 사이에 직렬로 연결된 M개의 저항(148) - 여기서 M≥2이고, M개의 저항(148)은 콘덕터(144)와 연결되어 있음 - ; 및

보간기 출력(142)

을 포함하며,

상기 보간기(106)는 상기 보간기 출력(142)을 콘덕터(144), 제1 입력(136) 또는 제2 입력(138) 중 어느 하나에 연결하여, 상기 보간기 출력(142) 상에서 샘플러 신호 S_SAMPL을 제공하도록 추가로 구성되어 있는, 서브샘플링 위상 고정 루프.

실시예 10.

실시예 1항 내지 실시예 5 중 어느 하나에 있어서,

상기 서브샘플링 위상 고정 루프는

제1 샘플 S₁ 및 제2 샘플 S₂ 간의 차이를 변환함으로써 디지털 신호 S_D를 제공하도록 구성되어 있는 아날로그/디지털 변환기 모듈(122)

을 더 포함하며,

상기 보간기(106)는 디지털 신호 S_D를 보간하여 샘플러 신호 S_SAMPL을 제공하도록 추가로 구성되어 있는, 서브샘플링 위상 고정 루프.

실시예 11.

실시예 1 내지 실시예 10 중 어느 하나에 있어서,

제1 이상적인 샘플링 인스턴트는 제2 이상적인 샘플링 인스턴트와는 상이한, 서브샘플링 위상 고정 루프.

실시예 12.

실시예 11에 있어서,

제1 이상적인 샘플링 인스턴트 및 제2 이상적인 샘플링 인스턴트는 기준 신호 S_REF의 연속적인 주기에 있는, 서브샘플링 위상 고정 루프.

실시예 13.

발진기 출력 신호를 제어하는 방법으로서, 상기 방법(200)은,

제1 시점 t₁에서의 제1 지연 신호 S_DLY1 및 제2 시점 t₂에서의 제2 지연 신호 S_DLY2를 제공하는 단계 - 제1 시점 t₁은 발진기 출력 신호 S_OUT를 위한 제1 이상적인 샘플링 인스턴트 이전이고, 제2 시점 t₂는 발진기 출력 신호 S_OUT를 위한 제2 이상적인 샘플링 인스턴트 이후임 - ;

제1 지연 신호 S_DLY1에 기초하여 제1 시점 t₁에서의 발진기 출력 신호 S_OUT의 제1 샘플 S₁ 및 제2 지연 신호 S_DLY2에 기초하여 제2 시점 t₂에서의 발진기 출력 신호 S_OUT의 제2 샘플 S₂를 제공하는 단계;

제1 샘플 S₁ 및 제2 샘플 S₂를 보간함으로써 샘플러 신호 S_SAMPL을 제공하는 단계; 및

상기 샘플러 신호 S_SAMPL에 기초하여 발진기 출력 신호 S_OUT를 제어하는 단계

를 포함하는, 발진기 출력 신호를 제어하는 방법.

실시예 14.

컴퓨터 프로그램으로서,

상기 컴퓨터 프로그램은 컴퓨터 판독 가능형 매체에 기록되어 있으며, 상기 컴퓨터 프로그램이 컴퓨터(300) 상에서 실행될 때, 제13항에 따른 방법을 수행하는 프로그램 코드를 가지는 컴퓨터 프로그램.

Claims

서브샘플링 위상 고정 루프(100)로서,
디지털/시간 변환기(digital-to-time converter)(102),
샘플러 모듈(104),
보간기(106), 및
발진기(108)
를 포함하며,
상기 디지털/시간 변환기(102)는 제1 지연 신호 S_DLY1 및 제2 지연 신호 S_DLY2를 상기 샘플러 모듈(104)에 제공하도록 구성되어 있으며,
상기 샘플러 모듈(104)은 제1 지연 신호 S_DLY1에 기초하여 발진기 출력 신호 S_OUT의 제1 샘플 S₁ 및 제2 지연 신호 S_DLY2에 기초하여 발진기 출력 신호 S_OUT의 제2 샘플 S₂를 제공하도록 구성되어 있으며,
상기 보간기(106)는 제1 샘플 S₁ 및 제2 샘플 S₂를 보간함으로써 샘플러 신호 S_SAMPL을 제공하도록 구성되어 있으며,
상기 발진기(108)는 상기 샘플러 신호 S_SAMPL에 기초하여 상기 발진기 출력 신호 S_OUT를 제어하고 상기 샘플러 모듈(104)에 상기 발진기 출력 신호 S_OUT를 제공하도록 구성되어 있는, 서브샘플링 위상 고정 루프(100).
제1항에 있어서,
상기 디지털/시간 변환기(102)는,
기준 신호 S_REF 및 제어 신호를 수신하고 - 상기 제어 신호는 발진기 출력 신호 S_OUT의 원하는 주파수와 상기 기준 신호 S_REF의 주파수 간의 인자를 정의함 - ;
샘플링을 위해 가능한 시점을 정의하는 변환기 신호 S_C를 생성하며; 그리고
상기 변환기 신호 S_C, 상기 기준 신호 S_REF, 및 상기 제어 신호에 기초하여 제1 지연 신호 S_DLY1및 제2 지연 신호 S_DLY2를 제공하도록 추가로 구성되어 있는, 서브샘플링 위상 고정 루프(100).
제2항에 있어서,
상기 디지털/시간 변환기(102)는 2개의 개별적인 디지털/시간 변환기(DTC) 모듈(162, 162')을 더 포함하고, 상기 DTC 모듈(162, 162')은 변환기 신호 S_C, 상기 기준 신호 S_REF 및 상기 제어 신호에 기초하여 상기 제1 지연 신호 S_DLY1 및 상기 제2 지연 신호 S_DLY2를 제공하도록 구성되어 있고,
상기 변환기 신호 S_C는 샘플링을 위한 가능한 시점을 정의하기 위해 상기 DTC 모듈(162, 162')에 의해 생성되는, 서브샘플링 위상 고정 루프(100).
제3항에 있어서,
상기 제어 신호를 수신하고 그리고 상기 DTC 모듈(162, 162')을 제어하기 위한 변조 신호를 제어하도록 구성된 변조기(154)를 더 포함하는, 서브샘플링 위상 고정 루프(100).
제1항에 있어서,
상기 서브샘플링 위상 고정 루프(100)는,
상기 보간기(106)의 출력에 연결된 입력(190) 및 출력(192)를 포함하는 필터(188)을 더 포함하고,
상기 필터(188)는 상기 샘플러 신호 S_SAMPL을 저역 통과 필터링하도록 구성되는, 서브샘플링 위상 고정 루프(100).
제1항에 있어서,
상기 샘플러 모듈(104)은,
제1 샘플러(116), 및
제2 샘플러(130)
를 포함하며,
상기 제1 샘플러(116)는 제1 지연 신호 S_DLY1에 기초하여 상기 제1 샘플 S₁을 제공하도록 구성되어 있으며,
상기 제2 샘플러(130)는 제2 지연 신호 S_DLY2에 기초하여 상기 제2 샘플 S₂를 제공하도록 구성되어 있는, 서브샘플링 위상 고정 루프(100).
제1항에 있어서,
상기 샘플러 모듈(104)은,
제1 샘플러(116), 및
제2 샘플러(130)
를 포함하며,
상기 제1 샘플러(116)는 제1 스위치(196)를 포함하고, 상기 제1 스위치(196)는 제1 지연 신호 S_DLY1에 의해 제어되고,
상기 제2 샘플러(130)는 제2 스위치(198)를 포함하고, 상기 제2 스위치(198)는 제2 지연 신호 S_DLY2에 의해 제어되는, 서브샘플링 위상 고정 루프(100).
제6항에 있어서,
상기 제1 샘플러(116)는 제1 조정 가능한 커패시터 디바이스(132) 및 제1 스위치(196)를 포함하고,
상기 제1 스위치(196)는 상기 제1 샘플러(116)의 입력(170)과 상기 제1 조정 가능한 커패시터 디바이스(132) 사이에 배치되고,
상기 제2 샘플러(130)는 제2 조정 가능한 커패시터 디바이스(134) 및 제2 스위치(198)를 포함하고,
상기 제2 스위치(198)는 상기 제2 샘플러(130)의 입력(176)과 상기 제2 조정 가능한 커패시터 디바이스(134) 사이에 배치되는, 서브샘플링 위상 고정 루프(100).
제8항에 있어서,
상기 보간기(106)는 제3 스위치(200) 및 제4 스위치(202)를 포함하고,
상기 제3 스위치(200)는 상기 제1 조정 가능한 커패시터 디바이스(132)와 상기 보간기(106)의 출력(186) 사이에 배치되고,
상기 제4 스위치(202)는 상기 제2 조정 가능한 커패시터 디바이스(134)와 상기 보간기(106)의 출력(186) 사이에 배치되는, 서브샘플링 위상 고정 루프(100).
제9항에 있어서,
상기 조정 가능한 커패시터 디바이스(132, 134)의 커패시턴스를 조정하도록 구성되어 있는 제어기(168), 및 스위치(196, 198, 200 및 202)를 더 포함하는, 서브샘플링 위상 고정 루프(100).
제8항에 있어서,
상기 제1 조정 가능한 커패시터 디바이스(132)는 M개의 결합 가능한 단위 크기의 커패시터(146)를 포함하고, 상기 제2 조정 가능한 커패시터 디바이스(134)는 M개의 결합 가능한 단위 크기의 커패시터(146)를 포함하며, 여기서 M≥1인, 서브샘플링 위상 고정 루프(100).
제6항에 있어서,
상기 제1 샘플러(116)는 상기 발진기 출력 신호 S_OUT를 위한 입력(170), 상기 제1 지연 신호 S_DLY1을 위한 지연 신호 입력(172) 및 상기 제1 샘플 S₁을 위한 출력(174)을 포함하고,
상기 제2 샘플러(130)는 상기 발진기 출력 신호 S_OUT를 위한 입력(176), 상기 제2 지연 신호 S_DLY2를 위한 지연 신호 입력(178) 및 상기 제2 샘플 S₂를 위한 출력(180)을 포함하는, 서브샘플링 위상 고정 루프(100).
제12항에 있어서,
상기 제1 샘플러(116)의 출력(174)에 연결되도록 구성된 제1 버퍼 증폭기(212);
상기 제2 샘플러(130)의 출력(180)에 연결되어 각각의 샘플러에 고 저항 부하(high-ohmic load)를 제공하는 제2 버퍼 증폭기(214)를 더 포함하는, 서브샘플링 위상 고정 루프(100).
제12항에 있어서,
상기 보간기(106)는,
상기 제1 샘플 S₁을 수신하도록 구성되어 있는 제1 입력(136),
상기 제2 샘플 S₂를 수신하도록 구성되어 있는 제2 입력(138),
상기 제1 입력(136)과 상기 제2 입력(138) 사이에 직렬로 연결된 M개의 저항(148) - 여기서 M≥2이고, M개의 저항(148)은 콘덕터(144)와 연결되어 있음 - ; 및
보간기 출력(142)
을 포함하며,
상기 보간기 출력(142)은 콘덕터(144), 제1 입력(136) 또는 제2 입력(138) 중 어느 하나에 연결되어, 상기 보간기 출력(142) 상에 샘플러 신호 S_SAMPL을 제공하는, 서브샘플링 위상 고정 루프(100).
제12항에 있어서,
상기 제1 샘플러(116)의 출력(174) 및 상기 제2 샘플러(130)의 출력(180)에 연결되는 가변 이득 증폭기(216) - 상기 가변 이득 증폭기(216)는 상기 제1 샘플러(116)의 출력(174)과 상기 제2 샘플러(130)의 출력(180) 간의 차이를 증폭하도록 구성됨 - ;
상기 가변 이득 증폭기(216)의 출력에 연결된 아날로그/디지털 변환기(217) - 상기 아날로그/디지털 변환기(217)는 상기 제1 샘플러(116)의 출력(174)과 상기 제2 샘플러(130)의 출력(180) 간의 차이를 디지털 신호로 변환하도록 구성됨 - 및
상기 가변 이득 증폭기(216)의 이득을 조정하는 피드백 루프를 형성하도록 구성된 이득 조정 블록(218)을 더 포함하는, 서브샘플링 위상 고정 루프(100).
제5항에 있어서,
상기 보간기(106)와 상기 필터(188) 사이에 배치되어 중간 회로로서 동작하는 충전 펌프(224)를 더 포함하는, 서브샘플링 위상 고정 루프(100).
제1항 또는 제2항에 있어서,
상기 디지털/시간 변환기(102)는 디지털/시간 변환기 모듈(162)을 포함하고, 상기 샘플러 모듈(104)은 샘플러(116)를 포함하고,
상기 서브샘플링 위상 고정 루프(100)는 변조기(154) 및 아날로그 시프트 레지스터(222)를 포함하며,
상기 디지털/시간 변환기 모듈(162)은 제1 입력(150) 및 제2 입력(152)을 포함하고, 상기 디지털/시간 변환기 모듈(162)은 상기 제1 입력(150) 상에서 기준 신호 S_REF를 수신하고 상기 제2 입력(152) 상에서 상기 변조기(154)의 출력(158)으로부터 변조 신호를 수신하도록 구성되고,
상기 변조기(154)는 입력(156) 및 출력(158)을 포함하고, 상기 변조기(154)는 입력(156) 상에서 제어 신호 N_f를 수신하고 상기 디지털/시간 변환기 모듈(162)을 제어하기 위한 제어 신호를 제공하도록 구성되어 있고,
상기 제어 신호 N_f는 발진기 출력 신호 S_OUT의 원하는 주파수와 기준 신호 S_REF의 주파수 간의 인자를 정의하며,
상기 샘플러(116)는 발진기 출력 신호 S_OUT를 위한 입력(170), 제1 지연 신호 S_DLY1을 위한 지연 신호 입력(172), 및 제1 샘플 S₁과 제2 샘플 S₂를 위한 출력(174)을 포함하고,
상기 아날로그 시프트 레지스터(222)는 제1 셀 C1 및 제2 셀 C2를 가지고, 각각의 샘플 S₁, S₂은 상기 아날로그 시프트 레지스터(222)의 셀 C1, C2에 주입되고, 보간은
와
사이에서 수행되며,
상기 보간기(106)는, 제1 셀 C1로부터의 제1 샘플 S₁을 위한 제1 입력(182), 제2 셀 C2로부터의 제2 샘플 S₂을 위한 제2 입력(184) 및 출력(186)을 포함하고, 상기 보간기(106)는 제1 샘플 S₁과 제2 샘플 S₂ 사이에서 보간하여 샘플러 신호 S_SAMPL을 생성하고 샘플러 신호 S_SAMPL는 상기 보간기(106)의 출력(186) 상에서 제공되는, 서브샘플링 위상 고정 루프(100).
제17항에 있어서,
상기 서브샘플링 위상 고정 루프(100)는 상기 보간기(106)의 출력에 연결된 입력(190) 및 출력(192)를 포함하는 필터(188)를 더 포함하고,
상기 필터(188)는 상기 샘플러 신호 S_SAMPL을 저역 통과 필터링하도록 구성되며,
상기 발진기(108)는 상기 필터(188)의 출력에 연결된 입력(194) 및 상기 발진기 출력 신호 S_OUT을 위한 출력(266)을 포함하고,
상기 발진기(108)는 필터링된 샘플러 신호에 기초하여 상기 발진기 출력 신호 S_OUT을 제어하도록 구성되어 있는, 서브샘플링 위상 고정 루프(100).